特許 6751131 多層デバイスおよび多層デバイスを製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6751131

(24)【登録日】2020年8月17日

(45)【発行日】2020年9月2日

(54)【発明の名称】多層デバイスおよび多層デバイスを製造するための方法

(51)【国際特許分類】

   H01C 7/112 20060101AFI20200824BHJP

【ＦＩ】

   H01C7/112

【請求項の数】15

【外国語出願】

【全頁数】14

(21)【出願番号】特願2018-234077(P2018-234077)

(22)【出願日】2018年12月14日

(62)【分割の表示】特願2017-544357(P2017-544357)の分割

【原出願日】2016年11月4日

(65)【公開番号】特開2019-62227(P2019-62227A)

(43)【公開日】2019年4月18日

【審査請求日】2018年12月21日

(31)【優先権主張番号】102015120640.4

(32)【優先日】2015年11月27日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】300002160

【氏名又は名称】ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＴＤＫ ＥＬＥＣＴＲＯＮＩＣＳ ＡＧ

(74)【代理人】

【識別番号】110002664

【氏名又は名称】特許業務法人ナガトアンドパートナーズ

(72)【発明者】

【氏名】ヴォズニアック， ウヴェ

(72)【発明者】

【氏名】ファヒイティンガー， トーマス

【審査官】 田中 晃洋

(56)【参考文献】

【文献】 特開平１１−２９７５０７（ＪＰ，Ａ）

【文献】 特開２００１−０３５７４１（ＪＰ，Ａ）

【文献】 国際公開第２０１４／２０６６５０（ＷＯ，Ａ１）

【文献】 特開平１１−１６３４３３（ＪＰ，Ａ）

【文献】 特開平０９−１３４８０８（ＪＰ，Ａ）

【文献】 特開２０１３−０９８５４０（ＪＰ，Ａ）

【文献】 特表２０１８−５０６１９０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｃ ７／１１２

(57)【特許請求の範囲】

【請求項1】

１つのセラミック基体（２）および少なくとも１つの金属パターン（３，５，６）を備える多層デバイス（１）であって、
前記金属パターン（３，５，６）は、９５％を超える銀を含み、共焼結されており、
前記基体（２）は、液相を用いて焼結された１つのバリスタセラミックであり、
前記基体（２）は、以下の組成
主成分としてＺｎＯ、
０．５〜５ｍｏｌ％のＳｂ_２Ｏ_３、
０．０５〜２ｍｏｌ％のＣｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，およびＣｒ_２Ｏ_３のうちの少なくとも１つ、
０．１ｍｏｌ％未満のＢ_２Ｏ_３、Ａｌ_２Ｏ_３、およびＮｉＯのうちの少なくとも１つ、
を含む、
ことを特徴とする多層デバイス。

【請求項2】

前記基体（２）は、前記金属パターン（３，５，６）の１つの材料を用いたドーピングを含み、前記基体（２）は、前記金属パターン（３，５，６）の１つの材料を用いて、焼結工程中の前記金属パターン（３，５，６）の材料の前記基体（２）への拡散が低減されるようにドーピングされている、請求項１に記載の多層デバイス。

【請求項3】

前記基体（２）は、前記金属パターン（３，５，６）の１つの金属の化合物の０．１〜１ｍｏｌ％のドーピングを含むことを特徴とする、請求項２に記載の多層デバイス。

【請求項4】

前記基体（２）は、酸化ビスマスまたは酸化プラセオジムを含むことを特徴とする、請求項１乃至３のいずれか１項に記載の多層デバイス。

【請求項5】

前記金属パターン（３，５，６）は、少なくとも１つの内部電極（３）および／または少なくとも１つの外部メタライジング部（５）および／または少なくとも１つのビア（６）を備えることを特徴とする、請求項１乃至４のいずれか１項に記載の多層デバイス。

【請求項6】

前記金属パターン（３，５，６）は、セラミックの前記基体（２）の１つの材料を用いたドーピングを含むことを特徴とする、請求項１乃至５のいずれか１項に記載の多層デバイス。

【請求項7】

前記金属パターン（３，５，６）の厚さおよび横方向の大きさは、１．５μｍ以下となっていることを特徴とする、請求項１乃至６のいずれか１項に記載の多層デバイス。

【請求項8】

前記金属パターン（３，５，６）は、９９％以上銀から成っていることを特徴とする、請求項１乃至７のいずれか１項に記載の多層デバイス。

【請求項9】

前記ドーピングは、酸化銀または炭酸銀を含むことを特徴とする、請求項１乃至８のいずれか１項に記載の多層デバイス。

【請求項10】

請求項１乃至９のいずれか１項に記載の多層デバイスにおいて、
前記多層デバイスは少なくとも１つのパッシベーション層（４）を備え、
前記パッシベーション層（４）は、共焼結されており、
前記パッシベーション層（４）の材料は、充填材を有するガラスまたは１つのセラミックを含み、
前記材料は、焼結の前に前記基体（２）上に取り付けられている、
ことを特徴とする多層デバイス。

【請求項11】

請求項１０に記載の多層デバイスにおいて、
前記パッシベーション層（４）は、前記金属パターン（３，５，６）の材料を用いてドーピングされており、
前記ドーピングは、前記パッシベーション層（４）における前記材料の飽和濃度以上である、
ことを特徴とする多層デバイス。

【請求項12】

請求項１乃至１１のいずれか１項に記載の多層デバイスを製造するための方法であって、
セラミック材を含む複数の層と電極ペーストを含む複数の層とを交互に上下に重ねて配設し、１つの積層体とするステップであって、当該セラミック材は、当該電極ペーストの１つの材料でドーピングされているステップと、
前記積層体を焼結して、その間に複数の内部電極が配設された複数のセラミック層とするステップと、
を備えることを特徴とする方法。

【請求項13】

前記セラミック材は、前記電極ペーストの前記材料を用いて０．１〜１ｍｏｌ％でドーピングされていることを特徴とする、請求項１２に記載の方法。

【請求項14】

請求項１２または１３に記載の方法において、
前記電極ペーストは銀を含み、
前記電極ペーストは、前記セラミック材の１つの材料を用いてドーピングされており、
前記セラミック材は、酸化銀または炭酸銀を用いてドーピングされている、
ことを特徴とする方法。

【請求項15】

請求項１２乃至１４のいずれか１項に記載の方法において、
前記方法はさらに、
前記セラミック材の少なくとも１つの表面に１つの絶縁層をとりつけるステップであって、当該絶縁層が前記電極ペーストの１つの材料および前記セラミック材の１つの材料を用いてドーピングされているステップ、
を備え、
前記絶縁層は、焼結の前に取り付けられる、
ことを特徴とする方法。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は電子多層デバイスおよび多層デバイスを製造するための方法に関する。

【背景技術】

【0002】

酸化亜鉛をベースにした多層デバイスは通常バリスタとして知られている。多層デバイスの電気的接続のためには、一般的にコストのかかる銀およびパラジウム（Ａｇ，Ｐｄ）からなる内部電極が用いられる。

【0003】

ここで銀−パラジウム合金からなる内部電極は、たとえば特許文献１に開示されているように、焼結工程の際のセラミック材料へのこの電極材料の拡散を低減するためにしばしば用いられる。パラジウムを添加することにより、この電極層の融点が好適に高くなり、こうしてこの電極層はセラミックと一緒に焼結することができ、この焼結の間の銀の拡散を低減することができる。このパラジウム添加は、しかしながら、これが非常に高価であるという欠点を有している。

【0004】

さらに加えて、たとえば特許文献２では、大きな層厚の焼結工程中に、１０μｍ程度までの電極層の減少が生じるということが知られている。この大きな層厚は、材料（複数）の異なる焼結特性の結果、強い層間剥離が生じるという欠点がある。さらに加えて、内部電極層が厚くなると、より大きな体積が必要となり、これは非常に小さなサイズの部品の場合には障害となる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第４６７５６４４号明細書

【特許文献2】米国特許第４９５９２６２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の課題は、改善された特性の多層デバイス、および改善された多層デバイスの製造のための方法を提示することである。

【課題を解決するための手段】

【0007】

上記の課題は、独立請求項１，１３に記載の多層デバイスにより解決される。

【0008】

１つの態様によれば、１つの多層デバイスが記載される。この多層デバイス（以下簡単にデバイスと称する）は、１つのセラミック基体を備える。この基体は、たとえば１つのバリスタセラミックである。好ましくはこの基体は１つの酸化亜鉛（ＺｎＯ）バリスタである。この基体は、たとえば９５ｍｏｌ％のＺｎＯを含む。この基体のさらなる材料としては、Ｓｂ_２Ｏ_３，Ｂｉ_２Ｏ_３が含まれていてよく、たとえば０．５〜５ｍｏｌ％の範囲で含まれていてよい。さらにこの基体は、Ｃｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，Ｃｒ_２Ｏ_３を含んでよく、たとえば０．０５〜２ｍｏｌ％の範囲で含んでよく、たとえば０．５ｍｏｌ％含んでよい。０．１ｍｏｌ％より小さな濃度のものでは、たとえば０．０５ｍｏｌ％では、この基体はさらにＢ_２Ｏ_３，Ａｌ_２Ｏ_３，およびＮｉＯを含んでよい。

【0009】

上記のデバイスは、さらに少なくとも１つの金属パターンを備える。このデバイスは、複数の金属パターン、たとえば２つまたは３つの異なる金属パターンを備えてよい。これらの金属パターンは、内部パターン（複数）であってよい。これはこれらの金属パターンが少なくとも部分的に上記のデバイスの内部領域に配設されていてよいことを意味している。さらにこれらの金属パターンは、外部パターン（複数）であってもよい。これはこれらの金属パターンが上記のデバイスの外部領域に配設されていてよいことを意味している。好ましくは上記の基体および上記の金属パターンは、共焼結されている。これは、基体および金属パターンで、上記のデバイスの製造プロセスの際に１つの共通の焼結プロセスが行われることを意味している。

【0010】

上記の基体は、上記の金属パターンの１つの材料を用いたドーピングを含む。具体的には、この基体は、この金属パターンの金属の１つの化合物を用いてドーピングされている。好ましくはこの基体は、この金属パターンの金属の１つの化合物の０．１〜１ｍｏｌ％のドーピング、たとえば０．５または０．７ｍｏｌ％のドーピングを含む。この基体のドーピング量は、好ましくは、焼結工程の前に既にこの基体がこの金属パターンの金属で飽和されているように調整される。この基体は、好ましくは、焼結工程の間のこの金属パターンの材料のこの基体への拡散が低減されるように、あるいは好ましくは禁止されるように、この金属パターンの材料によってドーピングされている。

【0011】

上記の基体の上記の金属パターンの金属での飽和は、焼結の間にこの基体がこの金属パターンの材料を全く取り込むことができないということをもたらす。以上によりこの金属パターンでは、この焼結の間に材料の損失が全く起こらない。この金属パターンのタイプおよび量では、以下に説明するように金属の損失をもはや考慮しなともよい。こうしてたとえば低拡散係数の材料を全く使用しなくともよい。さらに、焼結の後で本来必要とされるよりはるかに多い金属を準備しなくともよく、むしろこの金属量は、もっと少なく、そして正確な寸法とすることができる。これは金属パターンのコストの低減および焼結後の顕著に改善された寸法の金属パターンをもたらし、これは特に非常に小さなパターンでは決定的に重要である。

【0012】

１つの実施形態によれば、上記の金属パターンは、少なくとも１つの内部電極を備える。この金属パターンは、複数の内部電極を備えてよい。これらの内部電極は、上記の多層デバイスの内部に、具体的には上記の基体内に配設されている。具体的には、この多層デバイスは、この基体のセラミック層（複数）とこれらの層の間にある内部電極とが交互になったものを備えている。代替としてまたは追加的に、上記の金属パターンは、少なくとも１つの外部メタライジング部、たとえば２つの外部メタライジング部を備えてよい。この外部メタライジング部は、このデバイスの外面に配設されている。代替としてまたは追加的に、上記の金属パターンは、少なくとも１つのビア、たとえば２つ、３つ、または４つのビア備えてよい。これらのビアは、上記の基体の内部に配設されている。これらのビアは、この基体の少なくとも部分的な貫通接続部として用いられる。１つのビアを介して、たとえば１つの外部メタライジング部を１つの内部電極と接続することができる。

【0013】

好ましくは上記の金属パターンは、ドーピングを含む。この金属パターンは、好ましくは上記のセラミック基体の１つの材料を用いてドーピングされている。たとえば、この金属パターンは、ＺｎＯを用いたドーピングを含む。さらにこの代替として、この金属パターンは、Ｓｂ_２Ｏ_３，Ｂｉ_２Ｏ_３，Ｃｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，Ｃｒ_２Ｏ_３，Ｂ_２Ｏ_３，Ａｌ_２Ｏ_３，ＮｉＯ，またはこれらの組合せを用いたドーピングを含む。

【0014】

上記のセラミックをこの金属パターンの金属で飽和することによって、セラミックおよび金属パターンの共焼結の際に、この金属パターンが消失することまたは薄くなることを防ぐことができる。こうして特に、非常に薄い内部電極、外部メタライジング部、および／またはビアを形成することができる。以上により、非常に小さな、そして汎用に使用できる部品を実現することができる。好ましくは、上記の金属パターンの厚さおよび横方向の大きさは、１．５μｍ以下となっている。こうしてたとえば１つの内部電極は、１．５μｍ以下の厚さを備え、たとえば１．２μｍまたは１．０μｍの厚さを備える。

【0015】

１つの実施形態によれば、上記の基体は酸化ビスマスを含む。さらにこの代替として、この基体は、酸化プラセオジムを含んでもよい。好ましくは、この基体は、液相を用いて焼結されたセラミックであり、ここで上記の金属パターンが共焼結されている。この多層デバイスを、たとえば非常に薄い金属パターンを有して製造するために、既にこの電極材料の融点より下側で焼結することができる１つのセラミックを準備しなければならない。したがってこの焼結の際には、既にこの低い温度で存在する１つの液相が必要となる。酸化ビスマスは、たとえば８４０℃未満の融点を有する。したがってこのセラミック、たとえば酸化ビスマスは液相として使用される。

【0016】

酸化ビスマスの使用は、焼結の際の上記の金属パターンの材料の拡散を大きくする。上記の基体を上記の金属パターンの材料でドーピングすることによって、酸化ビスマスを添加するにも拘わらず、この焼結工程のこの金属パターンの材料の拡散を効果的に禁止することができる。まとめると以上により、上記の金属パターンの材料損失を生じることなしに、焼結助剤としての酸化ビスマスの量を多くすることができる。酸化ビスマスの量を多くすることによって、たとえば上記のデバイスの空隙率を低くすることができ、そしてこれにより改善された特性を有するデバイスとすることができる。

【0017】

１つの実施形態によれば、上記の金属パターンは銀を含む。この金属パターンは、実質的に銀から成っている。好ましくはこの金属パターンは９５％を越える銀から成り、たとえば９８％または９９％または１００％の銀から成っている。この場合、上記の基体のドーピングは酸化銀または炭酸銀を含む。この基体の銀ドーピングにより、電極材料の拡散による、この金属パターンの損失を効果的に防止することができる。同時にこの金属パターンにおけるパラジウムの使用をやめることができる。またこの金属パターン用に、極めて容易に酸化できない、ニッケルまたはアルミニウムのような金属を使用することが必要であると、これらの金属は、たとえば大部分が酸化亜鉛から成る基体と共に共焼結する際に、多くの問題の原因となり、これはこの多層デバイスの品質に悪影響を与えかねない。

【0018】

上記の基体のドーピングによって、この基体における銀含有量は、常に、焼結、この基体のセラミック材料の調合、または上記の金属パターンの形状および量からは影響を受けないものとなる。これは、この基体が、その熱的特性（熱膨張，収縮）に関しても、電気的特性（容量、Ｖ−Ｉ特性曲線、堅牢性）に関しても、常に、一定の特性を有すること、どのような金属パターンおよびどれだけ多くの金属パターンが使用されるかということから影響を受けないものとなること、をもたらす。

【0019】

さらに銀は、たとえばパラジウムのような他の材料と比較して低い融点を有している。上記の金属パターンの材料として銀を用いることによって、したがって焼結工程を比較的低い温度、たとえば９６０℃以下で行わなければならない。

【0020】

１つの実施形態によれば、上記の金属パターンは、パラジウムを含む。この金属パターンは実質的にパラジウムから成っている。好ましくはこの金属パターンは、９５％以上パラジウムから成っており、たとえば９８％または９９％または１００％パラジウムから成っている。この場合、上記の基体のドーピングは、パラジウム化合物を含んでいる。パラジウムは銀より高い融点を備えている。上記の金属パターンの材料としてパラジウムを使用することによって、このため上記の焼結はより高い温度、たとえば１１００℃以上で行うことができる。

【0021】

上記の基体のドーピングによって、この基体におけるパラジウム含有量は、常に、焼結、この基体のセラミック材料の調合、または上記の金属パターンの形状および量からは影響を受けないものとなる。これは、この基体が、その熱的特性（熱膨張，収縮）に関しても、電気的特性（容量、Ｖ−Ｉ特性曲線、堅牢性）に関しても、常に、一定の特性を有すること、どのような金属パターンが使用されるかということから影響を受けないものとなること、をもたらす。

【0022】

１つの実施形態によれば、上記の金属パターンは、パラジウムと銀から成る合金を含む。たとえばこの合金は７０％の銀と３０％のパラジウムから成る。この場合、上記の基体のドーピングは銀を含む。上記の金属パターンにパラジウムおよび銀を使用することによって、焼結工程を１１００℃より低いが９６０℃より高い中間の温度で行うことができる。たとえばここでは焼結は約１０００℃の温度で行われる。

【0023】

１つの実施形態によれば、上記の多層デバイスは、少なくとも１つのパッシベーション層を備える。このパッシベーション層すなわち絶縁層は、好ましくは少なくとも上記の基体の１つの表面に配設されている。このパッシベーション層は、上記の基体の全表面を包囲して配設されていてよい。この代替として、このパッシベーション層は、この基体の表面を部分的にのみ覆っている。このパッシベーション層は、このデバイスを湿気および化学媒体に対して保護するように、および／または電気的に絶縁するように構成され、配設されている。

【0024】

上記のパッシベーション層は、たとえばセラミックおよび／または充填材を有するガラスを含む。このパッシベーションは、バリスタセラミックを含んでよい。好ましくはこのパッシベーション層は、共焼結されている。換言すれば、基体、金属パターン、およびパッシベーション層は一緒に焼結工程が行われる。このパッシベーション層は、このためこの焼結工程の前にこの基体に配設される。

【0025】

好ましくは、このパッシベーション層は、上記の金属パターンの材料、たとえば銀またはパラジウムでドーピングされている。このドーピングは、このパッシベーション層における上記の金属パターンの材料の飽和濃度以上となっている。さらにこのドーピング層は、セラミック基体の材料でドーピングされていてよい。好ましくはこのドーピング層は、セラミック基体からの主ドーパントでドーピングされている。このパッシベーション層は、ＺｎＯ，Ｓｂ_２Ｏ_３，Ｂｉ_２Ｏ_３，Ｃｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，Ｃｒ_２Ｏ_３，Ｂ_２Ｏ_３，Ａｌ_２Ｏ_３，ＮｉＯ，またはこれらの組合せを用いたドーピングを含む。

【0026】

上記の金属パターンに加えてこのパッシベーション層も共焼結されると、これは焼結の際にこの金属パターンの拡散する材料に対する受け皿となる。この金属パターンの材料、たとえば銀を用いたパッシベーション層の充分なドーピングにより、このパッシベーション層は焼結の際に他の金属を全く取り込むことができないことが確実にされる。以上により、どのように多くのパッシベーション材料が使用されてもこれに関係なく、上記の共焼結された金属パターンの品質は常に維持されたままとなる。

【0027】

上記のパッシベーション層においては、上記の金属パターンの材料を用いたドーピングは好ましくは上記の基体におけるよりも多くなっている。好ましくはこのパッシベーション層は、この金属パターンの金属を用いて、１ｍｏｌ％より多くドーピングされており、たとえば２または５ｍｏｌ％でドーピングされている。具体的には、このパッシベーション層のドーピングは、上記の飽和値より多くてよい。これはこのパッシベーション層では、活性領域が全く存在せず、そして上記の金属パターンの材料は、上記の基体において、上記の飽和値までのみ上昇し得るが、それより高くにはなり得ないからである。

【0028】

もう１つの態様によれば、１つの多層デバイスを製造するための方法が提示される。この多層デバイスは、好ましくは上述の多層デバイスに対応している。具体的には、この製造方法は、上記に記載した多層デバイスの製造のために用いることができる。上記の多層デバイスに関して記載された全ての特徴は、この方法に対しても適用されるものであり、またこの逆も成り立つものである。本方法は、以下の処理ステップを備える。
−セラミック材を含む層（複数）と電極ペーストを含む層（複数）とを交互に上下に重ねて配設し、１つの積層体とするステップ。このセラミック材は、この電極ペーストの１つの材料でドーピングされており、具体的にはこの電極ペーストの金属の化合物でドーピングされている。好ましくはこのセラミック材は、この電極ペーストの材料を用いて０．１〜１ｍｏｌ％でドーピングされている。
−この積層体を焼結して、その間に内部電極（複数）が配設されたセラミック層（複数）とするステップ。

【0029】

本方法により製造された多層デバイスは、上記の電極材料の一部分でドーピングされて
いるセラミック材料を備え、そしてこの多層デバイスではこのセラミック材料が上記の金属材料と一緒に焼結されている。このセラミックのドーピングにより、電極材料の拡散による損失を低減あるいは防止することができる。

【0030】

１つの実施形態によれば、上記の電極ペーストは銀を含む。好ましくは、さらにこの電極ペーストは、上記のセラミック材の１つの材料を用いたドーピングを含む。たとえば、この電極ペーストは、ＺｎＯでドーピングされている。しかしながらこのセラミック材の材料（たとえばＳｂ_２Ｏ_３，Ｂｉ_２Ｏ_３，Ｃｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，Ｃｒ_２Ｏ_３，Ｂ_２Ｏ_３，Ａｌ_２Ｏ_３，ＮｉＯ，またはこれらの組合せ）を用いた、この電極ペーストの他のドーピングも可能である。

【0031】

上記のセラミック材は、好ましくは酸化銀または炭酸銀でドーピングされている。この代替として、上記の電極ペーストは、パラジウムを含んでもよく、そして上記のセラミック材は、パラジウム合金でドーピングされていてもよい。この代替として、上記の電極ペーストは、パラジウムおよび銀から成る合金を含んでもよく、そして上記のセラミック材は、銀でドーピングされていてもよい。

【0032】

１つの実施形態によれば、上記のセラミック材は、酸化亜鉛および酸化ビスマスを含む。好ましくは上記の焼結は、１０００℃以下の温度、たとえば９６０℃で行われる。特にこの焼結は、上記の電極ペーストが銀から成る場合、９６０℃以下の温度で行われる。たとえば、上記の電極ペーストが実質的にパラジウムから成る場合、上記の焼結は、１１００℃以上の温度、たとえば１２００℃で行われる。たとえば、上記の電極ペーストがパラジウムと銀の合金から成る場合、上記の焼結は、約１０００℃の温度で行われる。

【0033】

１つの実施形態によれば、本方法は、以下の追加的なステップを備える。
−上記のセラミック材の少なくとも１つの表面に１つの絶縁層をとりつけるステップであって、この絶縁層が上記の電極ペーストの１つの材料でドーピングされているステップ。さらにこの絶縁層は、上記のセラミック材の１つの材料でドーピングされていてよい。好ましくはこの絶縁層は、上記のセラミック材からの主ドーパントでドーピングされている。

【0034】

上記の絶縁層は、好ましくは、上記の電極ペーストの材料を用いて、上記のセラミック材よりも高い割合でドーピングされている。この絶縁層は、焼結の前に取り付けられる。この絶縁層は、たとえばもう１つのセラミック材を含む。

【0035】

実施形態例とこれに付随する図を参照して、本発明を以下に詳細に説明する。

【0036】

以下に説明する図面は、寸法を正確に示すものではない。むしろより見易いように、個々の寸法は、拡大、縮小、または歪んで表示されていることがあり得る。

【0037】

互いに同じ要素、または同じ機能を担う要素は、同じ参照番号で示されている。

【図面の簡単な説明】

【0038】

【図1】１つの多層デバイスの断面の概略図を示す。

【図2】図１に示す多層デバイスを上面図で示す。

【図3】１つの多層デバイスの断面の概略図を示す。

【図4】１つの多層デバイスの断面の概略図を示す。

【図5】図４に示す多層デバイスを上面図で示す。

【図6A】従来技術によって実現された多層デバイスの図を示す。

【図6B】本発明によって実現された多層デバイスの図を示す。

【図7】本発明によって実現された多層デバイスの図を示す。

【0039】

図１は、１つの多層デバイスの断面の概略図を示す。

【0040】

この多層デバイス１は、１つのバリスタ多層デバイスである。この多層デバイス１は、１つのセラミック基体２を備える。この基体２は複数の層からなっている。この多層デバイス１は、金属パターン（複数）を備える。具体的には、この実施形態例においては、この基体２の層（複数）の間に内部電極（複数）３が配設されている。内部電極３およびセラミック基体２は、最終的な多層デバイス１を得るために、一緒に焼結（共焼結）されている。

【0041】

この基体２は、この実施形態例によれば、１つの酸化亜鉛（ＺｎＯ）バリスタである。具体的にはこの基体２は、ほぼ９５ｍｏｌ％のＺｎＯから成っている。この基体のさらなる材料としては、Ｓｂ_２Ｏ_３，Ｂｉ_２Ｏ_３が含まれていてよく、たとえば０．５〜５ｍｏｌ％の範囲で含まれていてよい。さらにこの基体２は、Ｃｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，Ｃｒ_２Ｏ_３を含んでよく、たとえば０．０５〜０．２ｍｏｌ％の範囲で含んでよい。０．１ｍｏｌ％未満の濃度のものでは、この基体はさらに、Ｂ_２Ｏ_３，Ａｌ_２Ｏ_３，およびＮｉＯを含んでよい。さらにこのセラミックは、１つの焼結助剤、たとえば酸化ビスマスを含んでよい。

【0042】

内部電極（複数）３は、１つの金属を含んでいる。具体的にはこれらの内部電極３は、銀（Ａｇ）を含んでいる。好ましくはこれらの内部電極は９０重量％を越える銀から成り、たとえば９５重量％，９８重量％，または９９重量％の銀から成る。この銀の代替として、これらの内部電極３は、１つの他の金属、たとえばパラジウムを含んでよい。好ましくは、これらの内部電極３は、この場合実質的にパラジウムから成っている。

【0043】

内部電極（複数）３は、とりわけ薄く実装されている。具体的には、これらの内部電極３は、１．５μｍ以下の厚さを備え、たとえば１．４μｍまたは１．２μｍまたは１．０μｍの厚さを備えている。これらの内部電極３の厚さは、好ましくは、これらの厚さが焼結プロセスに耐えるように正に十分なものであるように設定されている。これらの内部電極３の厚さがほんの僅かであることにより、層間剥離のリスクが大幅に低減される。この層間剥離ではこれらの電極層が上記の基体２のセラミック材料から離れてしまい、これによってこのデバイス１は不安定になる。さらに小さな厚さの電極層は、同じ機能で、このデバイス１の体積を有効利用することができるという利点を有している。

【0044】

この基体２は、材料としてさらに電極材料を備えている。具体的には、この基体２は、これらの内部電極３の金属の１つの化合物を用いてドーピングされている。好ましくはこの基体２のセラミック材料は、酸化銀または炭酸銀を用いてドーピングされている。この代替として、これらの内部電極３がパラジウムを含む場合、これに対応してこの基体は、パラジウム化合物を用いてドーピングされていてよい。たとえば、この基体は、これらの内部電極３の金属の化合物を用いて、０．１〜１ｍｏｌ％の量でドーピングされていてよい。

【0045】

上記の基体２のセラミック材料を、電極材料を用いてドーピングすることによって、焼結工程中の上記の内部電極（複数）３の材料のセラミック体への拡散を制御あるいは避けることができる。このセラミックにおける電極材料の量によって、具体的には拡散平衡を達成することができ、この拡散平衡は焼結の際の電極金属のこのセラミックへの拡散を阻害する。こうしてこれらのセラミック特性への内部電極３の影響は低減することができる。

【0046】

セラミック基体２および内部電極３の焼結の後、この実施形態例では、多層デバイス１上に１つのパッシベーション層４が取り付けられる。このパッシベーション層４は、この基体２の１つの表面すなわち１つの外面上に取り付けられる。特に、このパッシベーション層４は、この基体２の全表面を覆っている。このパッシベーション層４は、この基体２を外部の影響に対し保護する。このパッシベーション層４は、たとえば充填材を有するガラスまたは１つのセラミックを含んでよい。このパッシベーション４は、バリスタセラミックを含んでよい。

【0047】

さらに、上記の多層デバイス１は、この多層デバイス１の電気的接続のための外部メタライジング部（複数）５を備える。これらの外部メタライジング部５は、この多層デバイス１の反対側にある側面（複数）に配設されている。これらの外部メタライジング部５は、好ましくは上記の内部電極３と同じ材料を含んでいる。たとえば、これらの外部メタライジング部５は銀を含んでいる。

【0048】

これらの外部メタライジング部５は、上記のパッシベーション層４上に配設されている。これらの外部メタライジング部５は、この実施形態例においても同様に焼結工程の後に取り付けられている。図２は、焼結後に塗布されるパッシベーション層４ならびにこれらの外部メタライジング部５を上面図で示す。

【0049】

図３は、もう１つの実施形態例による、１つの多層デバイスの概略図を示す。

【0050】

図１および２を参照して説明した多層デバイスと異なり、図３に示す多層デバイス１では、パッシベーション層４が上記の基体２および上記の内部電極（複数）３と一緒に焼結されている。この目的のため、このパッシベーション層４は、焼結の前にこの基体２上に取り付けられる。この際このパッシベーション層４は、この基体２の全表面上に、またはこの基体２の表面の部分領域上にのみ取り付けられる。

【0051】

このパッシベーション層４を共焼結するために、このパッシベーション層４は、電極材料を用いてドーピングされている。好ましくはこのパッシベーション層４は、銀を用いてドーピングされている。この際この銀ドーピングは、このパッシベーション層４における銀の飽和値以上の大きさであってよい。これはこのパッシベーション層４においては、電気的に活性な領域が全く存在しないからである。このパッシベーション層４のドーピングによって、焼結の際の上記の金属パターン（内部電極３）の劣化を阻害することができる。

【0052】

図４は、もう１つの実施形態例による、１つの多層デバイスの概略図を示す。

【0053】

この実施形態例においては、上記の多層デバイス１は、１つの基体２を備え、ここでこの基体２はＺｎＯの基板または担体として実装されている。

【0054】

この基体２には金属パターンが配設されている。具体的には、この基体２には、内部電極（複数）３およびビア（複数）６が配設されている。これらの内部電極３がこの基体２を水平方向に貫通しているのに対し、これらのビア６はこれらの内部電極３に対して垂直方向に配設されている。内部電極３、ビア６、およびセラミック基体２は、最終的な多層デバイス１を得るために、共焼結されている。

【0055】

これらの内部電極３およびビア６は、１つの金属を含んでいる。好ましくはこれらの内部電極３およびビア６は、銀を含んでいる。この代替として、これらの内部電極３およびビア６は、上述したようにパラジウムを含んでいてもよい。図１および２に示す実施形態例に関連して既に説明したように、これらの金属パターン（内部電極３，ビア６）は、とりわけ薄く実装されている。これらの内部電極３は、１．５μｍ以下の厚さを備え、たとえば１．０μｍまたは１．２μｍの厚さを備える。これらのビア６も、ほんの小さな横方向の大きさを備えている。

【0056】

上記の基体２は、材料としてさらに、上記の金属パターンの材料を含んでいる。以上により、焼結工程中の、電極材料のこの基体２への拡散が阻害される。さらに図１および２に関連した実施形態を参照する。

【0057】

図１および２に示す多層デバイス１と同様に、図４に示す多層デバイス１は、１つのパッシベーション層４ならびに外部メタライジング部（複数）５を備える。パッシベーション層４および外部メタライジング部（複数）５は、この実施形態例においては、焼結工程の後に取り付けられる。図５は、焼結後に塗布されるパッシベーション層４ならびにこれらの外部メタライジング部５を上面図で示す。

【0058】

先の図に関連して既に説明したように、同様にパッシベーション層４および外部メタライジング部５は共焼結されていてもよい。このパッシベーション層４に対しては、この場合金属パターンの材料を用いた充分なドーピングが必要である。

【0059】

以下に多層デバイスの製造のための方法が例示的に説明される。具体的には、実質的に銀から成る金属パターンを備える多層デバイスの製造のための方法が説明される。この代替として、実質的にパラジウムまたはパラジウムと銀の合金から成る金属パターンを備える多層デバイスが、これに対応する方法によって製造されてもよい。

【0060】

多層構造を有するバリスタの製造のためには、まずセラミックのグリーンシート（複数）が誘電性のセラミック成分（複数）から製造される。既に説明したように、これらのセラミックシートは、以下の成分を含んでよい。
−約９５ｍｏｌ％のＺｎＯ、
−Ｓｂ_２Ｏ_３，Ｂｉ_２Ｏ_３を用いた、０．５〜５ｍｏｌ％の範囲でのドーピング、
−Ｃｏ_３Ｏ_４，Ｍｎ_２Ｏ_３，ＳｉＯ_２，Ｃｒ_２Ｏ_３を用いた、０．０５〜２ｍｏｌ％の範囲でのドーピング、
−Ｂ_２Ｏ_３，Ａｌ_２Ｏ_３，ＳｉＯ_２，およびＮｉＯを用いた、０．１ｍｏｌ％の未満の濃度でのドーピング。

【0061】

さらに上記のセラミックは、これが上記の金属パターンの材料（好ましくは銀）の融点より下で既に高品質で焼結することができるようになっていなければならない。したがってこの焼結の際には、既に低い温度で存在する１つの液相が必要となる。これは酸化ビスマスのような液相によって確実にされる。このセラミックは、以下のように酸化ビスマスを用いてドーピングされた酸化亜鉛をベースにしている。この酸化ビスマスを用いたドーピングは、一般的に上記の内部電極３からの銀の拡散を大きくするが、しかしながらこの拡散は、このセラミックを銀を用いてドーピングすることによって阻害される。

【0062】

上記のセラミックは、具体的には酸化銀または炭酸銀でドーピングされている。この際このドーピングは、上記のセラミックが既に焼結の前に銀で飽和されているように設定されている。この飽和は、上記の焼結工程の間に、このセラミックがもはや銀を全く取り込むことができないようにする。以上により、この金属パターン（ここでは内部電極３）では、この焼結の間に材料の損失が全く起こらない。上記の酸化銀／炭酸銀を用いたセラミックシートのドーピングによって、このセラミックの調合にも、たとえばその空隙率を低減するために、大量の酸化ビスマスのような焼結助剤が混合される。

【0063】

最後に、上記のセラミックは、さらに１つの有機バインダ剤の調合が行われる。

【0064】

上記のセラミックシート（複数）上に、内部電極（複数）３が取り付けられ、ここでこのグリーンセラミックシートは、メタライジングペーストを用いて、電極パターンでコーティングされる。これらのメタライジングされたグリーンシートは積層される。これらの内部電極のメタライジングペーストあるいは電極ペーストとしては、金属成分として実質的に銀から成るペーストが使用される。

【0065】

続いてこのグリーン体は焼結され、ここで上記のバインダ、具体的にはその有機成分が蒸発される。この焼結温度は、これらの内部電極３の材料に合わせられる。Ａｇの内部電極では、この焼結温度は好ましくは、１０００℃未満であり、とりわけ好ましくは９６０℃未満である。この焼結温度は、たとえば９００℃となっている。

【0066】

以上より、この焼結の際の電極材料のセラミックへの拡散は、以下のような特性となっている。９００℃の焼結温度および０．１ｍｏｌ％より上の銀濃度では、これらのセラミックシートにおいて拡散係数は７・１０^−１１ｃｍ^２／ｓとなっている。９００℃の焼結温度および０．１ｍｏｌ％未満の銀濃度では、これらのセラミックシートにおいて拡散係数は３・１０^−８ｃｍ^２／ｓとなっている。

【0067】

上記のセラミックのドーピングによって、このセラミックにおける銀含有量は、上記の焼結、このセラミックの調合、または上記の金属パターンの形状および量からは影響を受けないものとなる。これは、このセラミックが、その熱的特性（熱膨張、収縮）に関しても、電気的特性（静電容量、Ｖ−Ｉ特性曲線、堅牢性）に関しても、常に、一定の特性を有することをもたらす。

【0068】

図３に示す実施形態例によれば、上記のパッシベーション層４も共焼結することができる。この場合、このパッシベーション層４は、既に焼結の前に、上記のセラミックシートの１つの外面すなわち表面上に取り付けられる。上記のパッシベーション材料との共焼結の際には、このパッシベーション材料も銀でドーピングされていなければならず、これによって焼結の際に、銀はこのパッシベーション層４へ全く拡散しない。この際、このドーピングは、このパッシベーション材料の飽和値より高いドーピングであってよい。

【0069】

もう１つの図示しない実施形態例によれば、上記の外部メタライジング部５も共焼結することができる。この場合、この外部メタライジング部５は、既に焼結の前に、上記のセラミックシートの１つの外面あるいは表面上に、あるいは上記のパッシベーション上に取り付けられる。この外部メタライジング部は、実質的に銀から成っている。この銀の拡散は、上記のセラミックシートの銀ドーピングによって（そして上記のパッシベーションの共焼結の際にもその銀ドーピングによって）阻害される。

【0070】

図４に示す実施形態例によれば、上記の基体２は、焼結の後は基板または担体素子として使用することができる。ここで図７は、実現された多層デバイスの図を示す。この場合は焼結の前にさらなる金属パターン（ビア６）がこの基体に取り付けられてよく、そしてこれに続いて共焼結されてよい。これらのさらなる金属パターンも、同様に実質的に銀から成っている。この銀の拡散は、上記のセラミックシートの銀ドーピングによって（そして上記のパッシベーションの共焼結の際にもその銀ドーピングによって）阻害される。

【0071】

図６Ｂは、本発明によって実現された多層デバイスの図を示す。注目すべきは、ここで内部電極３が整然と延伸していることである。特に、これらの内部電極３では、焼結工程の際に材料損失が全く起こっていないことが認められる。これは従来技術による、セラミック体が電極材料（銀）でドーピングされていない多層デバイス（図６Ａ参照）とは対照的である。

【0072】

ここで提示した物および方法の記載は、個々の特定の実施形態に限定されるものではない。むしろこれらの個々の実施形態の特徴は、技術的に意味がある限り、任意に互いに組み合わせることができる。

【符号の説明】

【0073】

１ ： 多層デバイス／デバイス
２ ： 基体
３ ： 内部電極
４ ： パッシベーション／パッシベーション層
５ ： 外部メタライジング部
６ ： ビア

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】