特許 6754310 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6754310

(24)【登録日】2020年8月25日

(45)【発行日】2020年9月9日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20200831BHJP

   H01L 29/12 20060101ALI20200831BHJP

   H01L 29/861 20060101ALI20200831BHJP

   H01L 29/868 20060101ALI20200831BHJP

   H01L 21/336 20060101ALI20200831BHJP

【ＦＩ】

   H01L29/78 652J

   H01L29/78 652T

   H01L29/78 653A

   H01L29/78 652K

   H01L29/91 H

   H01L29/91 F

   H01L29/78 652S

   H01L29/78 652M

   H01L29/78 301D

   H01L29/78 301G

   H01L29/78 301B

   H01L29/78 657B

【請求項の数】7

【全頁数】13

(21)【出願番号】特願2017-23496(P2017-23496)

(22)【出願日】2017年2月10日

(65)【公開番号】特開2018-129486(P2018-129486A)

(43)【公開日】2018年8月16日

【審査請求日】2019年9月18日

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】特許業務法人快友国際特許事務所

(72)【発明者】

【氏名】山下 侑佑

(72)【発明者】

【氏名】内村 純一

(72)【発明者】

【氏名】杉本 雅裕

(72)【発明者】

【氏名】海老原 康裕

【審査官】 杉山 芳弘

(56)【参考文献】

【文献】 特開２００５−０１１８４６（ＪＰ，Ａ）

【文献】 特開２０１５−０７３０１８（ＪＰ，Ａ）

【文献】 特開２０００−３５７８０１（ＪＰ，Ａ）

【文献】 特開２００８−１０３３９２（ＪＰ，Ａ）

【文献】 特開２００８−２１８５２７（ＪＰ，Ａ）

【文献】 特開２００８−０６０４１６（ＪＰ，Ａ）

【文献】 特開２０１５−１１８９６６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

(57)【特許請求の範囲】

【請求項1】

第１導電型の第１半導体領域と第２導電型の第２半導体領域と第１導電型の第３半導体領域を有しており、前記第１半導体領域と前記第２半導体領域と前記第３半導体領域が第１方向に沿ってこの順で並んでいる半導体基板と、
前記第３半導体領域に接する第１主電極と、
前記第１方向に沿って前記第１主電極から離れている第２主電極と、
絶縁ゲート部と、
ゲート分離半導体層と、を備えており、
前記絶縁ゲート部は、
前記第１半導体領域と前記第２半導体領域と前記第３半導体領域に接するゲート絶縁膜と、
少なくとも前記第１半導体領域と前記第３半導体領域の間に位置する前記第２半導体領域の部分に前記ゲート絶縁膜を介して対向する半導体のゲート電極と、を有しており、
前記ゲート分離半導体層は、前記ゲート絶縁膜よりも前記第２主電極側に配置されている部分を少なくとも有しており、前記第１半導体領域と前記ゲート電極に接しており、前記第１半導体領域と前記ゲート電極を隔てており、前記第１半導体領域及び前記ゲート電極よりも大きい電子親和力を有する、半導体装置。

【請求項2】

前記ゲート分離半導体層は、前記第１主電極に電気的に接続されている、請求項１に記載の半導体装置。

【請求項3】

前記半導体基板が炭化珪素であり、
前記ゲート電極がポリシリコンであり、
前記ゲート分離半導体層がゲルマニウムである、請求項１又は２に記載の半導体装置。

【請求項4】

前記ゲート電極は、不純物濃度が相対的に高濃度な高濃度ゲート電極と不純物濃度が相対的に低濃度な低濃度ゲート電極を有しており、
前記高濃度ゲート電極が、前記第１半導体領域と前記第３半導体領域の間に位置する前記第２半導体領域の部分の全範囲に前記ゲート絶縁膜を介して対向しており、
前記低濃度ゲート電極が、前記ゲート分離半導体層と前記高濃度ゲート電極の間に設けられている、請求項１〜３のいずれか一項に記載の半導体装置。

【請求項5】

前記第１方向は、前記半導体基板の厚み方向であり、
前記第１主電極が前記半導体基板の表面に設けられており、
前記第２主電極が前記半導体基板の裏面に設けられており、
前記絶縁ゲート部が、前記半導体基板の前記表面から前記第３半導体領域及び前記第２半導体領域を貫通して前記第１半導体領域に侵入するトレンチ内に設けられており、
前記ゲート絶縁膜は、前記トレンチの側面を被覆しており、
前記ゲート電極は、前記トレンチの底面に露出しており、
前記ゲート分離半導体層が、前記トレンチの底面に露出する前記ゲート電極に接する、請求項１〜４のいずれか一項に記載の半導体装置。

【請求項6】

前記半導体基板の前記厚み方向に沿って伸びており、前記ゲート分離半導体層に接する接続部をさらに有しており、
前記接続部は、前記半導体基板の前記表面に直交する方向から観測したときに、前記絶縁ゲート部の長手方向の端部よりも外側に配置されており、
前記ゲート分離半導体層は、前記接続部を介して前記第１主電極に電気的に接続されている、請求項５に記載の半導体装置。

【請求項7】

前記第１半導体領域がドリフト領域であり、前記第２半導体領域がボディ領域であり、前記第３半導体領域がソース領域であり、第１主電極がソース電極であり、第２主電極がドレイン電極である、請求項１〜６のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、半導体装置に関する。

【背景技術】

【0002】

ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）と称される半導体装置は、トレンチ型又はプレーナ型の絶縁ゲート部を備えることが多い。例えばＭＯＳＦＥＴを例にすると、このような半導体装置では、絶縁ゲート部のドレイン側端部のゲート絶縁膜に電界が集中するという問題が知られている。特許文献１は、このような電界集中を緩和するために、トレンチ型の絶縁ゲート部の底部、即ち、絶縁ゲート部のドレイン側端部のゲート絶縁膜に接するようにｐ型の電界緩和領域を設ける技術を開示する。電界緩和領域は、絶縁ゲート部のドレイン側端部のゲート絶縁膜に集中する電界を緩和することができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０−９８１８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、電界緩和領域が設けられていても、絶縁ゲート部のドレイン側端部のゲート絶縁膜に集中する電界によってゲート絶縁膜が絶縁破壊し、半導体装置の信頼性が低下することが懸念される。本明細書は、ゲート絶縁膜の絶縁破壊を抑制し、信頼性の高い半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置は、例えば縦型又は横型のＭＯＳＦＥＴ、縦型又は横型のＩＧＢＴを含むことができる。本明細書が開示する半導体装置の一実施形態は、半導体基板、第１主電極、第２主電極、絶縁ゲート部及びゲート分離半導体層を備えることができる。半導体基板は、第１導電型の第１半導体領域と第２導電型の第２半導体領域と第１導電型の第３半導体領域を有しており、第１半導体領域と第２半導体領域と第３半導体領域が第１方向に沿ってこの順で並んでいる。半導体装置が縦型の場合、第１方向が半導体基板の厚み方向であり、第１半導体領域と第２半導体領域と第３半導体領域が半導体基板の厚み方向に沿ってこの順で並んでいる。半導体基板が横型の場合、第１方向が半導体基板の面方向であり、第１半導体領域と第２半導体領域と第３半導体領域が半導体基板の面方向に沿ってこの順で並んでいる。必要に応じて、これら半導体領域の間に他の半導体領域が介在してもよい。第１主電極は、第３半導体領域に接する。第２主電極は、第１方向に沿って第１主電極から離れて配置されている。絶縁ゲート部は、ゲート絶縁膜と半導体のゲート電極を有する。ゲート絶縁膜は、第１半導体領域と第２半導体領域と第３半導体領域に接する。ゲート電極は、少なくとも第１半導体領域と第３半導体領域の間に位置する第２半導体領域の部分にゲート絶縁膜を介して対向する。ゲート分離半導体層は、ゲート絶縁膜よりも第２主電極側に配置されている部分を少なくとも有しており、第１半導体領域とゲート電極に接しており、第１半導体領域とゲート電極を隔てている。ゲート分離半導体層は、第１半導体領域及びゲート電極よりも大きい電子親和力を有する。例えば、半導体基板が炭化珪素であり、ゲート電極がポリシリコンの場合、ゲート分離半導体層がゲルマニウムとすることができる。

【0006】

上記実施形態の半導体装置では、ゲート分離半導体層が、ゲート絶縁膜よりも第２主電極側に配置されている部分を少なくとも有するとともに第１半導体領域とゲート電極に接するように構成されていることを１つの特徴とする。このため、上記実施形態の半導体装置は、従来構造の第２主電極側端部に存在するゲート絶縁膜がゲート分離半導体層に置き換えられたように構成されている。このように、上記実施形態の半導体装置では、電界集中が起きやすい箇所にそもそもゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。また、上記実施形態の半導体装置では、ゲート分離半導体層が第１半導体領域及びゲート電極の双方よりも大きい電子親和力を有することを１つの特徴とする。これにより、第１半導体領域とゲート分離半導体層がヘテロ接合することから、第１半導体領域からゲート分離半導体層に向けて見たときに、第１半導体領域とゲート分離半導体層のヘテロ接合面に電位障壁を有するヘテロ接合ダイオードが形成される。また、ゲート電極とゲート分離半導体層がヘテロ接合することから、ゲート電極からゲート分離半導体層に向けて見たときに、ゲート電極とゲート分離半導体層のヘテロ接合面に電位障壁を有するヘテロ接合ダイオードが形成される。これら一対のヘテロ接合ダイオードは逆向きに接続されている。このため、上記実施形態の半導体装置では、ゲート絶縁膜の一部がゲート分離半導体層に置き換えられたような構成であっても、リーク電流が抑えられ、安定したオン動作及びオフ動作を実行することができる。

【0007】

上記実施形態の半導体装置では、ゲート分離半導体層が、第１主電極に電気的に接続されていてもよい。ゲート分離半導体層が第１主電極に電気的に接続されていると、オフのときにゲート分離半導体層と第１半導体領域の接合面から伸展する空乏層幅が大きくなり、電界を良好に緩和することができる。上記実施形態の半導体装置は、高い耐圧を有することができる。

【0008】

上記実施形態の半導体装置では、ゲート電極が、不純物濃度が相対的に高濃度な高濃度ゲート電極と不純物濃度が相対的に低濃度な低濃度ゲート電極を有することができる。高濃度ゲート電極が、第１半導体領域と第３半導体領域の間に位置する第２半導体領域の部分の全範囲にゲート絶縁膜を介して対向する。低濃度ゲート電極が、ゲート分離半導体層と高濃度ゲート電極の間に設けられている。この態様によると、高濃度ゲート電極が、第２半導体領域のうちの反転層が形成される領域に対向することができる。このため、半導体装置がオンのときに、第２半導体領域に十分な電界を加えることができ、第２半導体領域に高密度な反転層が形成され、低いチャネル抵抗が実現される。

【0009】

上記実施形態の半導体装置は、縦型素子として構成され得る。この場合、第１方向は半導体基板の厚み方向であり、第１主電極が半導体基板の表面に設けられており、第２主電極が半導体基板の裏面に設けられている。絶縁ゲート部は、半導体基板の表面から第３半導体領域及び第２半導体領域を貫通して第１半導体領域に侵入するトレンチ内に設けられている。ゲート絶縁膜は、トレンチの側面を被覆している。ゲート電極は、トレンチの底面に露出している。ゲート分離半導体層は、トレンチの底面に露出するゲート電極に接する。この態様によると、絶縁ゲート部の底部、即ち、絶縁ゲート部の第２主電極側端部にゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。

【0010】

上記実施形態の半導体装置が縦型素子として構成されている場合、半導体装置は、接続部をさらに有することができる。接続部は、半導体基板の厚み方向に沿って伸びており、ゲート分離半導体層に接する。接続部は、半導体基板の表面に直交する方向から観測したときに、絶縁ゲート部の長手方向の端部よりも外側に配置されている。ゲート分離半導体層は、接続部を介して第１主電極に電気的に接続されている。接続部には、ゲート分離半導体層と第１主電極を電気的に接続することが可能な限り、様々な材料を採用することができる。例えば、接続部は、第１導電型のゲルマニウムとすることができる。この態様では、接続部が、絶縁ゲート部が設けられている範囲の外側に配置されている。これにより、絶縁ゲート部によって形成されるチャネル領域の特性を阻害することなく、接続部を介してゲート分離半導体層と第１主電極を電気的に接続することができる。

【図面の簡単な説明】

【0011】

【図1】第１実施形態の半導体装置の要部断面図であり、図２のI-I線に対応した断面図を模式的に示す。

【図2】第１実施形態の半導体装置の要部断面図であり、図１のII-II線に対応した断面図を模式的に示す。

【図3】第１実施形態の半導体装置の要部断面図であり、図２のIII-III線に対応した断面図を模式的に示す。

【図4】第１実施形態の半導体装置と比較例の半導体装置の耐圧特性を示す。

【図5】第１実施形態の半導体装置と比較例の半導体装置の内蔵ダイオードの順方向特性を示す。

【図6】第１実施形態の半導体装置の変形例の要部断面図を模式的に示す。

【図7】第２実施形態の半導体装置の要部断面図を模式的に示す。

【発明を実施するための形態】

【0012】

（第１実施形態）図１〜３に示されるように、半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面を被覆するドレイン電極２２、半導体基板１０の表面を被覆するソース電極２４、半導体基板１０の表層部に設けられているトレンチ型の絶縁ゲート部３０、絶縁ゲート部３０のドレイン側端部に設けられているゲート分離半導体層４０及びゲート分離半導体層４０とソース電極２４を電気的に接続する接続部４２を備える。なお、ソース電極２４が第１主電極の一例であり、ドレイン電極２２が第２主電極の一例である。

【0013】

半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１、ｎ^-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ⁺型のボディコンタクト領域１４及びｎ⁺型のソース領域１５を有する。ドレイン領域１１とドリフト領域１２とボディ領域１３とソース領域１５は、半導体基板１０の厚み方向に沿ってこの順で並んでいる。

【0014】

ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面に露出する。ドレイン領域１１は、ドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面を被膜するドレイン電極２２にオーミック接触する。一例では、ドレイン領域１１は、その厚みが約１〜３００μｍであり、その不純物濃度が約１×１０¹⁸〜１×１０²³ｃｍ^-3である。

【0015】

ドリフト領域１２は、ドレイン領域１１上に設けられている。ドリフト領域１２は、絶縁ゲート部３０の側面に接する。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。一例では、ドリフト領域１２は、その厚みが約５〜２００μｍであり、その不純物濃度が約１×１０¹³〜１×１０¹⁷ｃｍ^-3である。なお、ドリフト領域１２は、第１半導体領域の一例である。

【0016】

ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、絶縁ゲート部３０の側面に接する。ボディ領域１３は、エピタキシャル成長技術を利用して、ドリフト領域１２の表面から結晶成長して形成される。一例では、ボディ領域１３は、その厚みが約１〜５μｍであり、その不純物濃度が約１×１０¹⁶〜１×１０¹⁸ｃｍ^-3である。なお、ボディ領域１３は、第２半導体領域の一例である。

【0017】

ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ボディコンタクト領域１４は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。ボディコンタクト領域１４は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウム又はボロンを導入して形成される。一例では、ボディコンタクト領域１４は、そのドーズ量が約１×１０¹⁴〜１×１０¹⁵ｃｍ^-2であり、そのピーク濃度が約１×１０¹⁹〜２×１０²⁰ｃｍ^-3である。

【0018】

ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１５は、絶縁ゲート部３０の側面に接する。ソース領域１５は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。ソース領域１５は、イオン注入技術を利用して、半導体基板１０の表層部に窒素又はリンを導入して形成される。一例では、ソース領域１５は、そのドーズ量が約１×１０¹⁴〜５×１０¹⁵ｃｍ^-2であり、そのピーク濃度が約１×１０¹⁹〜５×１０²⁰ｃｍ^-3である。ソース領域１５は、第３半導体領域の一例である。

【0019】

絶縁ゲート部３０は、半導体基板１０の表面から深部に向けて伸びており、ゲート絶縁膜３２及びゲート電極３４を有する。絶縁ゲート部３０は、ソース領域１５及びボディ領域１３を貫通してドリフト領域１２の一部に侵入するトレンチ３０Ｔ内に設けられている。ゲート絶縁膜３２は、トレンチ３０Ｔの側面を被覆しており、酸化シリコンで構成されている。ゲート絶縁膜３２は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、堆積技術を利用して、そのトレンチ３０Ｔの側面に選択的に堆積することで形成される。ゲート電極３４は、ゲート絶縁膜３２によってソース領域１５、ボディ領域１３及びドリフト領域１２から隔てられており、ｎ^-型のポリシリコンで構成されている。特に、ゲート電極３４は、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３の部分に対向しており、この対向部分に反転層を形成するように構成されている。ゲート電極３４は、トレンチ３０Ｔの底面に露出しており、ゲート分離半導体層４０に接する。一例では、ゲート電極３４は、その不純物濃度が約１×１０¹³〜１×１０¹⁷ｃｍ^-3である。

【0020】

ゲート分離半導体層４０は、絶縁ゲート部３０の底部に対応して配置されており、ゲート絶縁膜３２よりもドレイン電極２２側に配置されており、ドリフト領域１２によってドレイン領域１１及びボディ領域１３から隔てられている。ゲート分離半導体層４０は、ドリフト領域１２とゲート電極３４の間に配置されており、ドリフト領域１２とゲート電極３４に接しており、ドリフト領域１２とゲート電極３４を隔てる。ゲート分離半導体層４０の材料には、ｎ型の炭化珪素のドリフト領域１２とｎ型のポリシリコンのゲート電極３４の双方よりも電子親和力の大きい半導体が採用されている。この例では、ゲート分離半導体層４０の材料がｎ型のゲルマニウムである。これにより、ゲート分離半導体層４０は、ドリフト領域１２とゲート電極３４の双方にヘテロ接合している。ゲート分離半導体層４０とドリフト領域１２は、ドリフト領域１２からゲート分離半導体層４０に向けて見たときに、ドリフト領域１２とゲート分離半導体層４０のヘテロ接合面に電位障壁を有するヘテロ接合ダイオードを構成する。さらに、ゲート分離半導体層４０とゲート電極３４は、ゲート電極３４からゲート分離半導体層４０に向けて見たときに、ゲート電極３４とゲート分離半導体層４０のヘテロ接合面に電位障壁を有するヘテロ接合ダイオードを構成する。これら一対のヘテロ接合ダイオードは逆向きに接続されている。ゲート分離半導体層４０は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、蒸着技術を利用して、トレンチ３０Ｔの底面に選択的に堆積することで形成される。

【0021】

接続部４２は、半導体基板１０の表面に直交する方向から観測したときに、絶縁ゲート部３０の長手方向の端部よりも外側に配置されている。接続部４２は、絶縁ゲート部３０の長手方向の端部側面に沿って半導体基板１０の厚み方向に沿って伸びている。接続部４２の一端はゲート分離半導体層４０にオーミック接触しており、接続部４２の他端は半導体基板１０の表面に露出してソース電極２４にオーミック接触する。この例では、接続部４２は、ゲート分離半導体層４０と同一材料で形成されており、ｎ型のゲルマニウムである。このように、接続部４２は、ゲート分離半導体層４０とソース電極２４を電気的に接続する。接続部４２は、半導体基板１０の表層部に絶縁ゲート部３０用のトレンチ３０Ｔを形成した後に、蒸着技術を利用して、トレンチ３０Ｔの長手方向の端部側面に選択的に堆積することで形成される。

【0022】

次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４が接地されていると、半導体装置１はオフである。このとき、半導体装置１では、ドリフト領域１２とゲート分離半導体層４０で構成されるヘテロ接合ダイオードの電位障壁により、ドレイン電極２２とゲート電極３４の間は絶縁され、ドレイン電極２２とゲート電極３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置１は、安定したオフ動作を実行することができる。また、ドリフト領域１２とゲート分離半導体層４０の間のヘテロ接合ダイオードから伸びる空乏層により、絶縁ゲート部３０の底部の電界が緩和される。特に、半導体装置１では、絶縁ゲート部３０の底部にゲート絶縁膜３２が設けられていない。絶縁ゲート部３０の底部、即ち、絶縁ゲート部３０のドレイン側端部は電界集中が起きやすい箇所である。半導体装置１では、電界集中が起きやすい箇所にそもそもゲート絶縁膜３２が存在しないことから、ゲート絶縁膜３２の絶縁破壊が抑制される。このように、半導体装置１は、絶縁ゲート部３０のゲート絶縁膜３２の絶縁破壊が抑制され、高い信頼性を有することができる。

【0023】

ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、半導体装置１はオンである。このとき、半導体装置１では、ゲート分離半導体層４０とゲート電極３４で構成されるヘテロ接合ダイオードの電位障壁により、ドレイン電極２２とゲート電極３４の間は絶縁され、ドレイン電極２２とゲート電極３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置１は、安定したオン動作を実行することができる。

【0024】

上記したように、半導体装置１は、安定したオン動作及びオフ動作を実行することが可能であるとともに、ゲート絶縁膜３２の絶縁破壊が抑制され、高い信頼性を有することができる。さらに、半導体装置１では、絶縁ゲート部３０の底部にゲート絶縁膜３２が存在しないので、帰還容量が極めて小さく、スイッチング速度が向上する。

【0025】

図４に、半導体装置１の耐圧特性を示す。ここで、比較例は、ゲート分離半導体層４０がソース電極２４に接続されていない例である。図４に示されるように、半導体装置１は、比較例に比して高い耐圧を有することができる。半導体装置１では、ゲート分離半導体層４０がソース電極２４に電気的に接続されているので、ゲート分離半導体層４０が接地電位に固定される。これにより、半導体装置１がオフのときに、ドリフト領域１２とゲート分離半導体層４０の間のヘテロ接合ダイオードから伸展する空乏層幅が大きくなり、絶縁ゲート部３０の底部の電界が良好に緩和される。このため、半導体装置１は、高い耐圧を有することができる。

【0026】

図５に、半導体装置１の内蔵ダイオードの順方向電圧特性を示す。ここで、比較例は、ゲート分離半導体層４０がソース電極２４に接続されていない例である。図５に示されるように、半導体装置１の内蔵ダイオードは、比較例に比して低い順方向電圧を有することができる。半導体装置１では、ボディ領域１３とドリフト領域１２で構成されるｐｎダイオードに加えて、ゲート分離半導体層４０がソース電極２４に接続されていることにより、ゲート分離半導体層４０とドリフト領域１２で構成されるヘテロ接合ダイオードも内蔵ダイオードとして動作することができる。さらに、接続部４２とドリフト領域１２で構成されるヘテロ接合ダイオードも内蔵ダイオードとして動作することができる。これにより、半導体装置１の内蔵ダイオードは、低い順方向電圧を有することができる。

【0027】

図６に、変形例の半導体装置２を示す。半導体装置２のゲート電極３４は、不純物濃度が相対的に高濃度な高濃度ゲート電極３４ａと不純物濃度が相対的に低濃度な低濃度ゲート電極３４ｂを有する。高濃度ゲート電極３４ａはトレンチ３０Ｔ内の上側部分に配置されており、低濃度ゲート電極３４ｂはトレンチ３０Ｔ内の下側部分に配置されている。高濃度ゲート電極３４ａと低濃度ゲート電極３４ｂの境界が、ドリフト領域１２とボディ領域１３の境界深さと同一又はその境界深さよりも深い位置にあるのが望ましい。換言すると、高濃度ゲート電極３４ａがドリフト領域１２とソース領域１５の間に位置するボディ領域１３の部分の全範囲にゲート絶縁膜３２を介して対向しており、低濃度ゲート電極３４ｂがゲート分離半導体層４０と高濃度ゲート電極３４ａの間に配置されている。一例では、高濃度ゲート電極３４ａの不純物濃度が約１×１０¹⁸〜１×１０²³ｃｍ^-3であり、低濃度ゲート電極３４ｂの不純物濃度が約１×１０¹³〜１×１０¹⁷ｃｍ^-3である。

【0028】

半導体装置２では、オンしているときに、ゲート分離半導体層４０と低濃度ゲート電極３４ｂの間のヘテロ接合から伸びる空乏層が、高濃度ゲート電極３４ａ内に深く伸びることが抑制される。このため、半導体装置２では、高濃度ゲート電極３４ａの全体に亘って一定のゲート電圧が印加されるので、ボディ領域１３に対して十分な電界を加えることができる。このため、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３の部分の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。なお、このような効果を得るためには、トレンチ３０Ｔ内の上側部分に低抵抗な導電体が設けられていればよく、例えば、高濃度ゲート電極３４ａに代えて金属が用いられてもよい。

【0029】

（第２実施形態）図７に示されるように、半導体装置３は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１００、半導体基板１００の表面の一部を被覆するドレイン電極１２２、半導体基板１００の表面の一部を被覆するソース電極１２４、半導体基板１００の表面の一部であってドレイン電極１２２とソース電極１２４の間に配置されているプレーナ型の絶縁ゲート部１３０及び半導体基板１００の表面の一部であって絶縁ゲート部１３０のドレイン側端部に設けられているゲート分離半導体層１４０を備える。

【0030】

半導体基板１００は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１１、ｎ^-型のドリフト領域１１２、ｐ型のボディ領域１１３、ｐ⁺型のボディコンタクト領域１１４及びｎ⁺型のソース領域１１５を有する。ドレイン領域１１１とドリフト領域１１２とボディ領域１１３とソース領域１１５は、半導体基板１０の面方向に沿ってこの順で並んでいる。

【0031】

ドレイン領域１１１は、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ドレイン領域１１１は、イオン注入技術を利用して、半導体基板１００の表層部に窒素又はリンを導入して形成される。ドレイン領域１１１は、半導体基板１００の表面を被膜するドレイン電極１２２にオーミック接触する。

【0032】

ドリフト領域１１２は、ドレイン領域１１１とボディ領域１１３の間に設けられており、半導体基板１００の表面に露出する。ドリフト領域１１２は、絶縁ゲート部１３０の下面に接する。ドリフト領域１１２は、半導体基板１００の他の半導体領域を形成した残部として構成されている。なお、ドリフト領域１１２は、第１半導体領域の一例である。

【0033】

ボディ領域１１３は、半導体基板１０の表層部に配置されており、ドリフト領域１１２とソース領域１１５の間に設けられており、半導体基板１００の表面に露出する。ボディ領域１１３は、絶縁ゲート部１３０の下面に接する。ボディ領域１１３は、イオン注入技術を利用して、半導体基板１００の表層部にアルミニウム又はボロンを導入して形成される。なお、ボディ領域１１３は、第２半導体領域の一例である。

【0034】

ボディコンタクト領域１１４は、ボディ領域１１３上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ボディコンタクト領域１１４は、イオン注入技術を利用して、半導体基板１００の表層部にアルミニウム又はボロンを導入して形成される。ボディコンタクト領域１１４は、半導体基板１００の表面を被膜するソース電極１２４にオーミック接触する。

【0035】

ソース領域１１５は、ボディ領域１１３上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ソース領域１１５は、ボディ領域１１３によってドリフト領域１１２から隔てられている。ソース領域１１５は、絶縁ゲート部１３０の下面に接する。ソース領域１１５は、半導体基板１００の表面を被膜するソース電極１２４にオーミック接触する。ソース領域１１５は、イオン注入技術を利用して、半導体基板１００の表層部に窒素又はリンを導入して形成される。なお、ソース領域１１５は、第３半導体領域の一例である。

【0036】

絶縁ゲート部１３０は、半導体基板１００の表面上に設けられており、ゲート絶縁膜１３２及びゲート電極１３４を有する。ゲート絶縁膜１３２は、半導体基板１００の表面を被覆しており、酸化シリコンで構成されている。ゲート電極１３４は、ゲート絶縁膜１３２によってソース領域１１５、ボディ領域１１３及びドリフト領域１１２から隔てられており、ｎ型のポリシリコンで構成されている。ゲート電極１３４は、不純物濃度が相対的に高濃度な高濃度ゲート電極１３４ａと不純物濃度が相対的に低濃度な低濃度ゲート電極１３４ｂを有する。高濃度ゲート電極１３４ａと低濃度ゲート電極１３４ｂの境界が、ドリフト領域１１２とボディ領域１１３の境界と同一又はその境界よりもドレイン側に位置するのが望ましい。換言すると、高濃度ゲート電極１３４ａがドリフト領域１１２とソース領域１１５の間に位置するボディ領域１１３の部分の全範囲にゲート絶縁膜１３２を介して対向しており、低濃度ゲート電極１３４ｂがゲート分離半導体層１４０と高濃度ゲート電極１３４ａの間に配置されている。

【0037】

ゲート分離半導体層１４０は、半導体基板１００の表面上に設けられており、ドリフト領域１１２上に設けられている。ゲート分離半導体層１４０は、絶縁ゲート部１３０のドレイン側端部に対応して配置されており、ゲート絶縁膜１３２よりもドレイン電極１２２側に配置されており、ドリフト領域１１２によってドレイン領域１１１及びボディ領域１１３から隔てられている。ゲート分離半導体層１４０は、ドリフト領域１１２とゲート電極１３４の間に配置されており、ドリフト領域１１２とゲート電極１３４に接しており、ドリフト領域１１２とゲート電極１３４を隔てる。ゲート分離半導体層１４０の材料には、ｎ型の炭化珪素のドリフト領域１１２とｎ型のポリシリコンのゲート電極１３４の双方よりも大きな電子親和力を有する半導体が採用されている。この例では、ゲート分離半導体層１４０の材料がｎ型のゲルマニウムである。これにより、ゲート分離半導体層１４０は、ドリフト領域１１２とゲート電極１３４の双方にヘテロ接合している。ゲート分離半導体層１４０とドリフト領域１１２は、ドリフト領域１１２からゲート分離半導体層１４０に向けて見たときに、ドリフト領域１１２とゲート分離半導体層１４０のヘテロ接合面に電位障壁を有するヘテロ接合ダイオードを構成する。さらに、ゲート分離半導体層１４０とゲート電極１３４は、ゲート電極１３４からゲート分離半導体層１４０に向けて見たときに、ゲート電極１３４とゲート分離半導体層１４０のヘテロ接合面に電位障壁を有するヘテロ接合ダイオードを構成する。これら一対のヘテロ接合ダイオードは逆向きに接続されている。また、ゲート分離半導体層１４０は、ソース電極１２４に電気的に接続されている。ゲート分離半導体層１４０は、例えば紙面奥行方向において絶縁ゲート部１３０から延出し、その部分でソース電極１２４にオーミック接触することができる。ゲート分離半導体層１４０は、蒸着技術を利用して、半導体基板１００の表面の一部に堆積して形成される。

【0038】

次に、半導体装置３の動作を説明する。ドレイン電極１２２に正電圧が印加され、ソース電極１２４が接地され、絶縁ゲート部１３０のゲート電極１３４が接地されていると、半導体装置３はオフである。このとき、半導体装置３では、ドリフト領域１１２とゲート分離半導体層１４０で構成されるヘテロ接合ダイオードの電位障壁により、ドレイン電極１２２とゲート電極１３４の間は絶縁され、ドレイン電極１２２とゲート電極１３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置３は、安定したオフ動作を実行することができる。また、ドリフト領域１１２とゲート分離半導体層１４０の間のヘテロ接合から伸びる空乏層により、絶縁ゲート部１３０のドレイン側端部の電界が緩和される。特に、半導体装置３では、絶縁ゲート部１３０のドレイン側端部にゲート絶縁膜１３２が設けられていない。絶縁ゲート部１３０のドレイン側端部は電界集中が起きやすい箇所である。半導体装置３では、電界集中が起きやすい箇所にそもそもゲート絶縁膜１３２が存在しないことから、ゲート絶縁膜１３２の絶縁破壊が抑制される。このように、半導体装置３は、絶縁ゲート部１３０のゲート絶縁膜１３２の絶縁破壊が抑制され、高い信頼性を有することができる。また、半導体装置３では、ゲート分離半導体層１４０がソース電極１２４に電気的に接続されているので、ゲート分離半導体層１４０が接地電位に固定される。これにより、半導体装置３がオフのときに、ドリフト領域１１２とゲート分離半導体層１４０の間のヘテロ接合から伸展する空乏層幅が大きいので、上記したリーク電流の抑制及び電界緩和の効果が大きい。

【0039】

ドレイン電極１２２に正電圧が印加され、ソース電極１２４が接地され、絶縁ゲート部１３０のゲート電極１３４にソース電極１２４よりも正となる電圧が印加されていると、半導体装置３はオンである。このとき、半導体装置３では、ゲート分離半導体層１４０とゲート電極１３４で構成されるヘテロ接合ダイオードの電位障壁により、ドレイン電極１２２とゲート電極１３４の間は絶縁され、ドレイン電極１２２とゲート電極１３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置３は、安定したオン動作を実行することができる。

【0040】

上記したように、半導体装置３は、安定したオン及びオフの動作を実行することが可能であるとともに、ゲート絶縁膜１３２の絶縁破壊が抑制され、高い信頼性を有することができる。また、図６に示す半導体装置２と同様に、ゲート電極１３４が高濃度ゲート電極１３４ａと低濃度ゲート電極１３４ｂを有しているので、ドリフト領域１１２とソース領域１１５の間に位置するボディ領域１１３の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。

【0041】

上記では、ＭＯＳＦＥＴを例にして本明細書が開示する技術を説明した。本明細書が開示する技術は、ＭＯＳＦＥＴに限らず、他の半導体装置にも適用可能であり、例えばＩＧＢＴに適用することができる。特に、本明細書が開示する技術は、逆導通ＩＧＢＴに適用した場合に、上記と同様に、内蔵ダイオードの順方向電圧を低下させることができる。

【0042】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0043】

１：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
２２：ドレイン電極
２４：ソース電極
３０：絶縁ゲート部
３０Ｔ：トレンチ
３２：ゲート絶縁膜
３４：ゲート電極
４０：ゲート分離半導体層
４２：接続部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】