特許 6756376 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6756376

(24)【登録日】2020年8月31日

(45)【発行日】2020年9月16日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/861 20060101AFI20200907BHJP

   H01L 29/868 20060101ALI20200907BHJP

   H01L 21/329 20060101ALI20200907BHJP

   H01L 21/336 20060101ALI20200907BHJP

   H01L 29/78 20060101ALI20200907BHJP

   H01L 29/739 20060101ALI20200907BHJP

   H01L 29/12 20060101ALI20200907BHJP

   H01L 21/8234 20060101ALI20200907BHJP

   H01L 27/06 20060101ALI20200907BHJP

   H01L 21/322 20060101ALI20200907BHJP

【ＦＩ】

   H01L29/91 C

   H01L29/91 A

   H01L29/91 J

   H01L29/91 L

   H01L29/78 658H

   H01L29/78 657D

   H01L29/78 655B

   H01L29/78 653C

   H01L29/78 655C

   H01L29/78 652T

   H01L29/91 F

   H01L27/06 102A

   H01L21/322 L

【請求項の数】21

【全頁数】39

(21)【出願番号】特願2018-551653(P2018-551653)

(86)(22)【出願日】2017年11月14日

(86)【国際出願番号】JP2017041002

(87)【国際公開番号】WO2018092788

(87)【国際公開日】20180524

【審査請求日】2018年11月1日

(31)【優先権主張番号】特願2016-223541(P2016-223541)

(32)【優先日】2016年11月16日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】田村 正樹

(72)【発明者】

【氏名】阿部 和

(72)【発明者】

【氏名】藤井 岳志

【審査官】 綿引 隆

(56)【参考文献】

【文献】 特開２０１０−２８３１３２（ＪＰ，Ａ）

【文献】 国際公開第２０１３／１０８９１１（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３２２

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

(57)【特許請求の範囲】

【請求項1】

第１主面と第２主面とを有する第１導電型の第１半導体層と、
前記第１半導体層の前記第１主面に設けられた第２導電型の第２半導体層と、
前記第１半導体層の前記第２主面に設けられた第３半導体層と、
前記第１半導体層の内部の異なる深さに設けられた、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなし、かつ前記第２主面に平行な方向に前記第２半導体領域に接する第２導電型の第３半導体領域と、
前記第２半導体層に接する第１電極と、
前記第２半導体領域および前記第３半導体領域に接する第２電極と、
を備え、
前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低く、かつ前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有し、
前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低く、
複数の前記第１半導体領域のうちの最も前記第３半導体層側の前記第１半導体領域の、前記ピークよりも前記第３半導体層側の部分のうち、前記第１最大値の０．５倍以下の不純物濃度となる部分は、前記第３半導体領域と当該第１半導体領域との界面から所定の深さに達し、
前記所定の深さから前記第３半導体領域と当該第１半導体領域との界面までの距離は、前記第３半導体領域の厚さよりも長いことを特徴とする半導体装置。

【請求項2】

前記第３半導体領域の不純物濃度の前記第３最大値は、前記第２半導体領域の不純物濃度の前記第２最大値よりも低いことを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第３半導体領域の不純物濃度の前記第３最大値は、複数の前記第１半導体領域のうちの最も前記第３半導体層側の前記第１半導体領域の不純物濃度の前記ピークよりも高いことを特徴とする請求項１または２に記載の半導体装置。

【請求項4】

前記第３半導体領域の不純物濃度の前記第３最大値は、前記第２半導体領域と、複数の前記第１半導体領域のうちの最も前記第３半導体層側の前記第１半導体領域と、の界面で、前記第２半導体領域の不純物濃度の最低値よりも高いことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。

【請求項5】

前記所定の深さから前記第３半導体領域と当該第１半導体領域との界面までの距離は、前記第３半導体領域の厚さの２倍以上であることを特徴とする請求項１に記載の半導体装置。

【請求項6】

前記所定の深さから前記第３半導体領域と当該第１半導体領域との界面までの距離は、前記第３半導体領域の厚さ以上１０μｍ以下であることを特徴とする請求項５に記載の半導体装置。

【請求項7】

第１主面と第２主面とを有する第１導電型の第１半導体層と、
前記第１半導体層の前記第１主面に設けられた第２導電型の第２半導体層と、
前記第１半導体層の前記第２主面に設けられた第３半導体層と、
前記第１半導体層の内部の異なる深さに設けられた、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなし、かつ前記第２主面に平行な方向に前記第２半導体領域に接する第２導電型の第３半導体領域と、
前記第２半導体層に接する第１電極と、
前記第２半導体領域および前記第３半導体領域に接する第２電極と、
を備え、
前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低く、かつ前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有し、
前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低く、
前記第３半導体領域の厚さは、前記第２半導体領域の厚さよりも薄いことを特徴とする半導体装置。

【請求項8】

第１主面と第２主面とを有する第１導電型の第１半導体層と、
前記第１半導体層の前記第１主面に設けられた第２導電型の第２半導体層と、
前記第１半導体層の前記第２主面に設けられた第３半導体層と、
前記第１半導体層の内部の異なる深さに設けられた、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなし、かつ前記第２主面に平行な方向に前記第２半導体領域に接する第２導電型の第３半導体領域と、
前記第２半導体層に接する第１電極と、
前記第２半導体領域および前記第３半導体領域に接する第２電極と、
を備え、
前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低く、かつ前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有し、
前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低く、
前記第３半導体層と、最も前記第３半導体層側の前記第１半導体領域の前記ピークと、の間に結晶欠陥が導入されていることを特徴とする半導体装置。

【請求項9】

前記第１半導体層の前記第１主面に設けられ、前記第１電極に電気的に接続された第２導電型の第４半導体層と、
前記第４半導体層の内部に選択的に設けられ、前記第１電極に電気的に接続された第１導電型の第４半導体領域と、
前記第４半導体層の、前記第４半導体領域と前記第１半導体層との間の領域に接して設けられたゲート絶縁膜と、
前記ゲート絶縁膜を挟んで前記第４半導体層の反対側に設けられたゲート電極と、
前記第１半導体層の前記第２主面に選択的に設けられ、前記第２電極に接し、かつ前記第２主面に平行な方向に前記第２半導体領域に接する第２導電型の第５半導体領域と、
をさらに備えることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。

【請求項10】

前記第１半導体層の、前記第２半導体層との境界付近に結晶欠陥が導入されていることを特徴とする請求項９に記載の半導体装置。

【請求項11】

前記第１半導体領域は、水素ドナー層であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置。

【請求項12】

第１主面と第２主面とを有する第１導電型の第１半導体層と、
前記第１半導体層の前記第１主面に設けられた第２導電型の第２半導体層と、
前記第１半導体層の前記第２主面に設けられた第３半導体層と、
前記第１半導体層の内部に選択的に設けられた、前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域と、
前記第１半導体領域に接して前記第３半導体層の一部をなす、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
前記第１半導体領域に接して前記第３半導体層の一部をなし、かつ前記第２主面に平行な方向に前記第２半導体領域に接する第２導電型の第３半導体領域と、
前記第２半導体層に接する第１電極と、
前記第２半導体領域および前記第３半導体領域に接する第２電極と、
を備え、
前記第１半導体領域は、
前記第３半導体層との境界で不純物濃度がピーク濃度となり、かつ前記第２半導体層側へ向かって不純物濃度が線形に減少する上凸部と、
前記上凸部の前記第２半導体層側に前記上凸部に連続して形成され、かつ前記第２半導体層側に深くなるにしたがって不純物濃度が低濃度側に凸状に湾曲して減少する凸状部と、からなる不純物濃度分布を有し、
前記第１半導体領域の、前記第３半導体領域との界面での不純物濃度のピーク濃度は、前記第１半導体領域の、前記第２半導体領域との界面での不純物濃度のピーク濃度よりも低いことを特徴とする半導体装置。

【請求項13】

前記凸状部が分布する長さは、前記上凸部が分布する長さよりも長いことを特徴とする請求項１２に記載の半導体装置。

【請求項14】

前記第１半導体領域の不純物濃度のピーク濃度は、前記第２半導体領域の不純物濃度のピーク濃度よりも低いことを特徴とする請求項１２または１３に記載の半導体装置。

【請求項15】

前記第３半導体層から前記第１半導体領域にわたって、前記第１半導体層の前記第２主面で水素濃度がピーク濃度となり、かつ前記第１主面側へ向かうにしたがって水素濃度が減少する水素濃度分布を有し、
前記第１半導体層の前記第２主面から前記水素濃度分布よりも前記第１主面側に深い位置まで再結合中心が分布していることを特徴とする請求項１２〜１４のいずれか一つに記載の半導体装置。

【請求項16】

前記第１半導体層の前記第２主面での再結合中心濃度は、前記第１半導体領域の不純物濃度がピーク濃度となる深さでの再結合中心濃度よりも小さいことを特徴とする請求項１５に記載の半導体装置。

【請求項17】

前記第１半導体層の内部の、前記第１半導体領域よりも前記第１主面側に、前記第１半導体領域と離して設けられた、前記第１半導体層よりも不純物濃度の高い第１導電型の第４半導体領域をさらに備えることを特徴とする請求項１５または１６に記載の半導体装置。

【請求項18】

前記第４半導体領域の不純物濃度のピーク濃度は、前記第１半導体領域の不純物濃度のピーク濃度よりも低いことを特徴とする請求項１７に記載の半導体装置。

【請求項19】

前記第４半導体領域の再結合中心濃度は、前記第１半導体領域の不純物濃度が前記第１
半導体層の不純物濃度と一致する深さでの再結合中心濃度よりも高いことを特徴とする請
求項１７または１８に記載の半導体装置。

【請求項20】

前記第１半導体領域は、水素ドナー層であることを特徴とする請求項１２〜１９のいずれか一つに記載の半導体装置。

【請求項21】

第１主面と第２主面とを有する第１導電型の第１半導体層と、
前記第１半導体層の前記第１主面に設けられた第２導電型の第２半導体層と、
前記第１半導体層の前記第２主面に設けられた第３半導体層と、
前記第１半導体層の内部の異なる深さに設けられた、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなし、かつ前記第２主面に平行な方向に前記第２半導体領域に接する第２導電型の第３半導体領域と、
前記第２半導体層に接する第１電極と、
前記第２半導体領域および前記第３半導体領域に接する第２電極と、
を備え、
前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低く、かつ前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有し、
前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低く、
前記第２半導体領域と深さ方向に接する前記第１半導体領域の、最も前記第２主面側に位置する不純物濃度のピークよりも前記第２半導体領域側の部分のうち、不純物濃度のピーク値の０．５倍となる位置より、前記第１主面側に深い部分は、前記第３半導体領域と深さ方向に接する前記第１半導体領域の、前記位置より、前記第１主面側に深い部分と不純物濃度分布が等しいことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体装置に関する。

【背景技術】

【0002】

従来、４ＷＤ（Ｆｏｕｒ−Ｗｈｅｅｌ Ｄｒｉｖｅ：四輪駆動）等の自動車用途のダイオードとして、図１７に示す構造のダイオードが公知である。図１７は、従来のダイオードの構造を示す断面図である。図１７に示すように、従来構造のダイオードでは、半導体基板１１０の裏面に平行な方向に隣接して配置したｎ⁺型領域（以下、ｎ⁺型カソード領域とする）１０４およびｐ型領域（以下、ｐ型カソード領域とする）１０５でカソード層１０６が構成される。

【0003】

また、従来構造のダイオードは、ｎ^-型ドリフト層１０１とカソード層１０６との間に、ｎ型バッファ層１０７を備える。ｎ型バッファ層１０７は、ドーパントをリン（Ｐ）とし、半導体基板１１０の裏面１１０ａからの加速エネルギー６２０ｋｅＶ程度のイオン注入により１．７×１０¹²／ｃｍ³程度の不純物濃度に形成される。図１７には、ｎ型バッファ層（以下、Ｐ−ｎ型バッファ層とする）１０７をＰ−ｎバッファと図示する。

【0004】

このように、Ｐ−ｎ型バッファ層１０７は、半導体基板１１０の裏面１１０ａからリンをイオン注入することにより形成されるため、半導体基板１１０の裏面１１０ａから十分に浅い深さに配置される。このため、Ｐ−ｎ型バッファ層１０７を備えたダイオードでは、逆回復時に少数キャリアの掃き出しが速く、逆回復時間が短縮されるため、逆回復時間に生じる電力損失（以下、逆回復損失とする）Ｅｒｒが低減される。半導体基板１１０の裏面１１０ａとは、カソード層１０６が露出された面であり、カソード電極１０８との接触面である。符号１０２，１０３は、それぞれｐ型アノード層およびアノード電極である。

【0005】

従来構造のダイオードでは、逆回復時に、カソード電極１０８からｐ型カソード領域１０５にホール（正孔）が注入される。このため、ｎ⁺型カソード領域のみでカソード層を構成した通常のダイオードと比較して、カソード側のホール濃度（少数キャリア濃度）が高くなる。その結果、カソード側の電界が緩和され、逆回復時における電圧・電流波形の発振が抑制される。このような従来構造のダイオードとして、ｎ型ＦＳ層の不純物濃度を最適化して、順方向電圧（順方向電圧降下）Ｖｆの低減と逆回復損失Ｅｒｒの低減とのトレードオフ関係を改善させた装置が提案されている（例えば、下記特許文献１参照。）。

【0006】

下記特許文献１では、ｎ型バッファ層の不純物濃度のピーク値（最大値：ピーク濃度）は、１×１０¹⁶／ｃｍ³〜１×１０²⁰／ｃｍ³であり、ｎ^-型ドリフト層の不純物濃度よりも高く、かつｎ⁺型カソード領域の不純物濃度のピーク値よりも低い。ｐ型カソード領域の不純物濃度のピーク値に対するｎ型バッファ層の不純物濃度のピーク値の比は０．００１以上０．１以下である。特に、ｎ型バッファ層の、ｎ⁺型カソード領域とｎ^-型ドリフト層とに挟まれた部分の不純物濃度がｐ型カソード領域とｎ^-型ドリフト層とに挟まれた部分の不純物濃度よりも高い場合に、順方向電圧Ｖｆの低減と逆回復損失Ｅｒｒの低減とのトレードオフ関係がより改善される。

【0007】

また、ｎ型フィールドストップ（ＦＳ：Ｆｉｅｌｄ Ｓｔｏｐ）層の形成方法として、ｎ^-ドリフト層となる半導体基板の裏面から異なる加速エネルギーで複数回のプロトン注入を繰り返し行い、ｎ型半導体基板よりも低抵抗のｎ型ＦＳ層を形成する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、複数回のプロトン注入の際に、前回のプロトン注入で残されたディスオーダーによる移動度低下を補償するように次回のプロトン注入を行うことで、ディスオーダーを少なくして、特性不良の発生を抑制し、かつ高濃度の水素関連ドナー層を有するｎ型ＦＳ層を形成している。

【0008】

ｎ型ＦＳ層を備えたダイオードとして、ｎ型ＦＳ層中の、熱平衡時の多数キャリア濃度が半導体基板の裏面側からおもて面側へ向かう厚さ方向に単調に減少し、かつ下に（低不純物濃度側に）凸状に湾曲した不純物濃度分布を有する装置が提案されている（例えば、下記特許文献３（第００２９，００３０，００４３，００８２段落、第４，５図）参照。）。下記特許文献３では、半導体基板の全体のキャリアライフタイムを短くしてスイッチング速度を高速化するとともに、ｎ型ＦＳ層を設けることで高耐圧と急激な電流変化の緩和とを両立させている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１０−２８３１３２号公報

【特許文献2】特許第５７４１７１２号公報

【特許文献3】特開２０１５−２０１４７６号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら、従来構造のダイオードでは、逆回復損失Ｅｒｒを低減させることができるが、少数キャリアの掃き出しが速くなることで、順方向電圧Ｖｆが増大してしまう。このため、順方向電圧Ｖｆの低減と逆回復損失Ｅｒｒの低減との両立することは難しい。また、逆回復時に少数キャリアの掃き出しが速くなることで、電圧・電流波形がハードリカバリー（急峻な逆回復特性）になって発振し、ダイオードが破壊に至る虞がある。

【0011】

この発明は、上述した従来技術による問題点を解消するため、ダイオードにおいて、順方向電圧の低減と逆回復損失の低減とのトレードオフ関係を改善させることができ、かつソフトリカバリー化を実現することができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の第１半導体層は、第１主面と第２主面とを有する。前記第１半導体層の前記第１主面に、第２導電型の第２半導体層が設けられている。前記第１半導体層の前記第２主面に、第３半導体層が設けられている。前記第１半導体層の内部の異なる深さに、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域が設けられている。第１導電型の第２半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高い。第２導電型の第３半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。

【0013】

前記第３半導体領域は、前記第２主面に平行な方向に前記第２半導体領域に接する。第１電極は、前記第２半導体層に接する。第２電極は、前記第２半導体領域および前記第３半導体領域に接する。前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低い。かつ、前記第１半導体領域は、前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有する。前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低い。複数の前記第１半導体領域のうちの最も前記第３半導体層側の前記第１半導体領域の、前記ピークよりも前記第３半導体層側の部分のうち、前記第１最大値の０．５倍以下の不純物濃度となる部分は、前記第３半導体領域と当該第１半導体領域との界面から所定の深さに達する。前記所定の深さから前記第３半導体領域と当該第１半導体領域との界面までの距離は、前記第３半導体領域の厚さよりも長い。

【0014】

また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体領域の不純物濃度の前記第３最大値は、前記第２半導体領域の不純物濃度の前記第２最大値よりも低いことを特徴とする。

【0015】

また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体領域の不純物濃度の前記第３最大値は、複数の前記第１半導体領域のうちの最も前記第３半導体層側の前記第１半導体領域の不純物濃度の前記ピークよりも高いことを特徴とする。

【0016】

また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体領域の不純物濃度の前記第３最大値は、前記第２半導体領域と、複数の前記第１半導体領域のうちの最も前記第３半導体層側の前記第１半導体領域と、の界面で、前記第２半導体領域の不純物濃度の最低値よりも高いことを特徴とする。

【0018】

また、この発明にかかる半導体装置は、上述した発明において、前記所定の深さから前記第３半導体領域と当該第１半導体領域との界面までの距離は、前記第３半導体領域の厚さの２倍以上であることを特徴とする。

【0019】

また、この発明にかかる半導体装置は、上述した発明において、前記所定の深さから前記第３半導体領域と当該第１半導体領域との界面までの距離は、前記第３半導体領域の厚さ以上１０μｍ以下であることを特徴とする。

【0020】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の第１半導体層は、第１主面と第２主面とを有する。前記第１半導体層の前記第１主面に、第２導電型の第２半導体層が設けられている。前記第１半導体層の前記第２主面に、第３半導体層が設けられている。前記第１半導体層の内部の異なる深さに、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域が設けられている。第１導電型の第２半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高い。第２導電型の第３半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。かつ、前記第３半導体領域は、前記第２主面に平行な方向に前記第２半導体領域に接する。第１電極は、前記第２半導体層に接する。第２電極は、前記第２半導体領域および前記第３半導体領域に接する。前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低い。かつ、前記第１半導体領域は、前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有する。前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低い。前記第３半導体領域の厚さは、前記第２半導体領域の厚さよりも薄い。

【0021】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の第１半導体層は、第１主面と第２主面とを有する。前記第１半導体層の前記第１主面に、第２導電型の第２半導体層が設けられている。前記第１半導体層の前記第２主面に、第３半導体層が設けられている。前記第１半導体層の内部の異なる深さに、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域が設けられている。第１導電型の第２半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高い。第２導電型の第３半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。かつ、前記第３半導体領域は、前記第２主面に平行な方向に前記第２半導体領域に接する。第１電極は、前記第２半導体層に接する。第２電極は、前記第２半導体領域および前記第３半導体領域に接する。前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低い。かつ、前記第１半導体領域は、前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有する。前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低い。前記第３半導体層と、最も前記第３半導体層側の前記第１半導体領域の前記ピークと、の間に結晶欠陥が導入されている。

【0022】

また、この発明にかかる半導体装置は、上述した発明において、第２導電型の第４半導体層、第１導電型の第４半導体領域、ゲート絶縁膜、ゲート電極および第２導電型の第５半導体領域をさらに備える。前記第４半導体層は、前記第１半導体層の前記第１主面に設けられ、前記第１電極に電気的に接続されている。前記第４半導体領域は、前記第４半導体層の内部に選択的に設けられ、前記第１電極に電気的に接続されている。前記ゲート絶縁膜は、前記第４半導体層の、前記第４半導体領域と前記第１半導体層との間の領域に接して設けられている。前記ゲート電極は、前記ゲート絶縁膜を挟んで前記第４半導体層の反対側に設けられている。前記第５半導体領域は、前記第１半導体層の前記第２主面に選択的に設けられ、前記第２電極に接し、かつ前記第２主面に平行な方向に前記第２半導体領域に接する。

【0023】

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体層の、前記第２半導体層との境界付近に結晶欠陥が導入されていることを特徴とする。

【0024】

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体領域は、水素ドナー層であることを特徴とする。

【0025】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の第１半導体層は、第１主面と第２主面とを有する。前記第１半導体層の前記第１主面に、第２導電型の第２半導体層が設けられている。前記第１半導体層の前記第２主面に、第３半導体層が設けられている。前記第１半導体層の内部に、前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域が選択的に設けられている。第１導電型の第２半導体領域は、前記第１半導体領域に接して前記第３半導体層の一部をなす。前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高い。第２導電型の第３半導体領域は、前記第１半導体領域に接して前記第３半導体層の一部をなす。前記第３半導体領域は、前記第２主面に平行な方向に前記第２半導体領域に接する。

【0026】

第１電極は、前記第２半導体層に接する。第２電極は、前記第２半導体領域および前記第３半導体領域に接する。前記第１半導体領域は、上凸部と凸状部とからなる不純物濃度分布を有する。前記上凸部においては、前記第３半導体層との境界で不純物濃度がピーク濃度となり、かつ前記第２半導体層側へ向かって不純物濃度が線形に減少する不純物濃度分布となっている。前記凸状部においては、前記上凸部の前記第２半導体層側に前記上凸部に連続して形成され、かつ前記第２半導体層側に深くなるにしたがって不純物濃度が低濃度側に凸状に湾曲して減少する不純物濃度分布となっている。前記第１半導体領域の、前記第３半導体領域との界面での不純物濃度のピーク濃度は、前記第１半導体領域の、前記第２半導体領域との界面での不純物濃度のピーク濃度よりも低い。

【0027】

また、この発明にかかる半導体装置は、上述した発明において、前記凸状部が分布する長さは、前記上凸部が分布する長さよりも長いことを特徴とする。

【0028】

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体領域の不純物濃度のピーク濃度は、前記第２半導体領域の不純物濃度のピーク濃度よりも低いことを特徴とする。

【0029】

また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層から前記第１半導体領域にわたって、前記第１半導体層の前記第２主面で水素濃度がピーク濃度となり、かつ前記第１主面側へ向かうにしたがって水素濃度が減少する水素濃度分布を有する。前記第１半導体層の前記第２主面から前記水素濃度分布よりも前記第１主面側に深い位置まで再結合中心が分布していることを特徴とする。

【0030】

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体層の前記第２主面での再結合中心濃度は、前記第１半導体領域の不純物濃度がピーク濃度となる深さでの再結合中心濃度よりも小さいことを特徴とする。

【0031】

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体層の内部の、前記第１半導体領域よりも前記第１主面側に、前記第１半導体領域と離して設けられた、前記第１半導体層よりも不純物濃度の高い第１導電型の第４半導体領域をさらに備えることを特徴とする。

【0032】

また、この発明にかかる半導体装置は、上述した発明において、前記第４半導体領域の不純物濃度のピーク濃度は、前記第１半導体領域の不純物濃度のピーク濃度よりも低いことを特徴とする。

【0033】

また、この発明にかかる半導体装置は、上述した発明において、前記第４半導体領域の再結合中心濃度は、前記第１半導体領域の不純物濃度が前記第１半導体層の不純物濃度と一致する深さでの再結合中心濃度よりも高いことを特徴とする。

【0034】

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体領域は、水素ドナー層であることを特徴とする。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の第１半導体層は、第１主面と第２主面とを有する。前記第１半導体層の前記第１主面に、第２導電型の第２半導体層が設けられている。前記第１半導体層の前記第２主面に、第３半導体層が設けられている。前記第１半導体層の内部の異なる深さに、前記第１半導体層よりも不純物濃度の高い複数の第１導電型の第１半導体領域が設けられている。第１導電型の第２半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。前記第２半導体領域は、前記第１半導体領域よりも不純物濃度が高い。第２導電型の第３半導体領域は、最も前記第３半導体層側の前記第１半導体領域に接して前記第３半導体層の一部をなす。かつ、前記第３半導体領域は、前記第２主面に平行な方向に前記第２半導体領域に接する。第１電極は、前記第２半導体層に接する。第２電極は、前記第２半導体領域および前記第３半導体領域に接する。前記第１半導体領域は、不純物濃度の第１最大値が前記第２半導体領域の不純物濃度の第２最大値および前記第３半導体領域の不純物濃度の第３最大値よりも低い。かつ、前記第１半導体領域は、前記第１最大値をピークとし、当該ピークから前記第２半導体層側および前記第３半導体層側に向かって減少する不純物濃度分布を有する。前記第３半導体領域の、前記第１半導体領域との界面での不純物濃度は、前記第２半導体領域の、前記第１半導体領域との界面での不純物濃度よりも低い。前記第２半導体領域と深さ方向に接する前記第１半導体領域の、最も前記第２主面側に位置する不純物濃度のピークよりも前記第２半導体領域側の部分のうち、不純物濃度のピーク値の０．５倍となる位置より、前記第１主面側に深い部分は、前記第３半導体領域と深さ方向に接する前記第１半導体領域の、前記位置より、前記第１主面側に深い部分と不純物濃度分布が等しい。

【0035】

上述した発明によれば、逆回復時に、第２電極から第３半導体領域にホールが注入され、第３半導体層側のホール濃度が高くなる。これにより、第３半導体層側の電界が緩和され、逆回復時における電圧・電流波形の発振が抑制されるため、逆回復損失を低減させることができる。また、上述した発明によれば、定常状態での順バイアス時に、第１半導体層の中央の深さ付近のホール濃度が低く、その分、第３半導体層側のホール濃度が高くなる。このため、順方向電圧が高くなることを防止することができる。

【発明の効果】

【0036】

本発明にかかる半導体装置によれば、ダイオードにおいて、順方向電圧の低減と逆回復損失の低減とのトレードオフ関係を改善させることができ、かつソフトリカバリー化を実現することができるという効果を奏する。

【図面の簡単な説明】

【0037】

【図1】図１は、実施の形態１にかかる半導体装置の構造を示す断面図である。

【図2】図２は、図１の切断線Ａ１−Ａ２および切断線Ｂ１−Ｂ２における不純物濃度分布を示す特性図である。

【図3】図３は、逆回復時における電圧・電流波形の振動開始電圧を示す特性図である。

【図4】図４は、図３のシミュレーションに用いたチョーパー回路の回路構成を示す回路図である。

【図5】図５は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。

【図6】図６は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。

【図7】図７は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。

【図8】図８は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。

【図9】図９は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。

【図10】図１０は、実施の形態２にかかる半導体装置の要部の構造を示す断面図である。

【図11】図１１は、図１０の切断線Ａ１−Ａ２および切断線Ｄ１−Ｄ２における不純物濃度分布を示す特性図である。

【図12】図１２は、実施の形態３にかかる半導体装置の要部の構造を示す断面図である。

【図13】図１３は、ダイオードの逆回復時におけるカソード・アノード間電圧を示す特性図である。

【図14】図１４は、ダイオードの逆回復時におけるカソード・アノード間電圧の波形の一例を示す特性図である。

【図15】図１５は、ダイオードの順方向電圧と逆回復損失との関係を示す特性図である。

【図16】図１６は、ダイオードの順バイアス時のホール濃度分布を示す特性図である。

【図17】図１７は、従来のダイオードの構造を示す断面図である。

【図18】図１８は、実施の形態４にかかる半導体装置のネットドーピング濃度分布を示す特性図である。

【図19】図１９は、実施の形態４にかかる半導体装置の製造途中の状態を示す説明図である。

【図20】図２０は、図１８のネットドーピング濃度分布に対するキャリアライフタイム分布および再結合中心濃度分布の関係を示す特性図である。

【図21】図２１は、実施の形態４にかかる半導体装置の別の一例のネットドーピング濃度分布を示す特性図である。

【図22】図２２は、図２１のネットドーピング濃度分布に対するキャリアライフタイム分布および再結合中心濃度分布の関係を示す特性図である。

【発明を実施するための形態】

【0038】

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、特に言及がなければ、不純物濃度とは、ドナー濃度、アクセプタ濃度、またはこれらの正味のネットドーピング濃度である。

【0039】

（実施の形態１）
実施の形態１にかかる半導体装置の構造について、ダイオードを例に説明する。図１は、実施の形態１にかかる半導体装置の構造を示す断面図である。図１に示す実施の形態１にかかる半導体装置は、ｎ^-型ドリフト層（第１半導体層）１の内部に深さ方向に不純物濃度のピークを複数有するｎ型フィールドストップ層（複数のｎ型ＦＳ層（第１半導体領域）７）を備えたダイオードである。深さ方向とは、ｎ^-型の半導体基板（半導体チップ）１０の裏面（第２主面）１０ａからおもて面（第１主面）１０ｂへ向かう方向である。

【0040】

具体的には、半導体基板１０のおもて面１０ｂの表面層には、ｐ型アノード層（第２半導体層）２が設けられている。ｐ型アノード層２は、例えばボロン（Ｂ）等のｐ型不純物のイオン注入により形成された拡散領域である。半導体基板１０のおもて面１０ｂ上には、アノード電極（第１電極）３が設けられている。アノード電極３は、ｐ型アノード層２に接する。半導体基板１０の裏面１０ａの表面層には、半導体基板１０の裏面１０ａに平行な方向に隣接して、ｎ⁺型領域（ｎ⁺型カソード領域：第２半導体領域）４およびｐ型領域（ｐ型カソード領域：第３半導体領域）５がそれぞれ選択的に設けられている。

【0041】

ｎ⁺型カソード領域４およびｐ型カソード領域５は、例えば半導体基板１０の裏面１０ａに平行な方向に交互に繰り返し配置されている。ｎ⁺型カソード領域４は、例えばリン（Ｐ）等のｎ型不純物のイオン注入により形成された拡散領域である。ｐ型カソード領域５は、例えばボロン等のｐ型不純物のイオン注入により形成された拡散領域である。このｎ⁺型カソード領域４およびｐ型カソード領域５でカソード層（第３半導体層）６が構成されている。ｎ⁺型カソード領域４およびｐ型カソード領域５の詳細な構成については、後述する。

【0042】

半導体基板１０の、ｐ型アノード層２、ｎ⁺型カソード領域４およびｐ型カソード領域５以外の部分がｎ^-型ドリフト層１である。ｎ^-型ドリフト層１の内部には、半導体基板１０の裏面１０ａからカソード層６よりも深い位置に、ｎ型ＦＳ層７が設けられている。ｎ型ＦＳ層７は、半導体基板１０の裏面１０ａから異なる深さに、深さ方向に対向するように複数配置されている。ｎ型ＦＳ層７は、逆回復時に、ｐ型アノード層２とｎ^-型ドリフト層１との間のｐｎ接合から伸びる空乏層がｎ⁺型カソード領域４に達することを抑制する機能を有する。

【0043】

具体的には、ｎ型ＦＳ層７は、プロトン（Ｈ⁺）注入により半導体基板１０の内部に導入された水素原子をイオン化（ドナー化）して形成された水素原子を含む水素ドナー層である。ｎ型ＦＳ層７は、プロトン注入の飛程Ｒｐの深さ位置で不純物濃度のピーク値（最大値（第１最大値）：ピーク濃度）を示し、そのピーク値は半導体基板１０の不純物濃度よりも高い。各ｎ型ＦＳ層７の不純物濃度のピークは、他のｎ型ＦＳ層７から離れた深さ位置（以下、ピーク位置とする）にある。最もカソード側のｎ型ＦＳ層７（７ａ）の不純物濃度のピークＰ₁のピーク位置Ｘ_P1は、カソード層６よりも半導体基板１０の裏面１０ａから深い位置にある（図２参照）。

【0044】

図１には、４つのｎ型ＦＳ層７を配置し、半導体基板１０の裏面１０ａ側から順に符号７ａ〜７ｄを付す。各ｎ型ＦＳ層７ａ〜７ｄは、プロトン注入の飛程Ｒｐを中心に飛程Ｒｐのストラグリング（プロトン注入時のエネルギー損失等の確率的過程による飛程Ｒｐのばらつき（分散））ΔＲｐの幅で最大濃度の半値以上の不純物濃度となる部分をハッチングで示す。各ｎ型ＦＳ層７ａ〜７ｄのハッチング部分に挟まれた部分、および、ｎ型ＦＳ層７ａのハッチング部分とカソード層６とに挟まれた部分は、例えば上記特許文献２のようにディスオーダーを少なくした部分である。

【0045】

半導体基板１０の裏面１０ａ上には、カソード電極（第２電極）８が設けられている。カソード電極８は、ｎ⁺型カソード領域４およびｐ型カソード領域５に接する。ｎ^-型ドリフト層１の内部に結晶欠陥を導入し、結晶欠陥を導入した部分のキャリアライフタイムを短くしていてもよい。例えば、電子線照射により半導体基板１０全体に結晶欠陥が導入されていてもよいし、ヘリウム（Ｈｅ）照射によりｎ^-型ドリフト層１のカソード側の部分（ｎ型ＦＳ層７ａの内部）に結晶欠陥９（図１に×印で示す）が導入されていてもよい。図１には、例えば、ｎ型ＦＳ層７ａの不純物濃度のピークＰ₁（図２参照）と、カソード層６と、に挟まれた部分に結晶欠陥９を導入した場合を示す。

【0046】

次に、ｎ⁺型カソード領域４およびｐ型カソード領域５の構成について説明する。図２は、図１の切断線Ａ１−Ａ２および切断線Ｂ１−Ｂ２における不純物濃度分布を示す特性図である。図２には、切断線Ａ１−Ａ２における不純物濃度分布１１を実線で示し、切断線Ｂ１−Ｂ２における不純物濃度分布１２を破線で示す。切断線Ｂ１−Ｂ２における不純物濃度分布１２は、深さＸ₁よりも半導体基板１０の裏面１０ａから深い位置で、切断線Ａ１−Ａ２における不純物濃度分布１１に接している。この両不純物濃度分布１１，１２が接する部分からアノード側（ｐ型アノード層２側）に深い部分の不純物濃度分布は両不純物濃度分布１１，１２ともに同じであるため、実線でのみ示す。

【0047】

切断線Ａ１−Ａ２における不純物濃度分布１１は、半導体基板１０の裏面１０ａから深さ方向にｎ⁺型カソード領域４およびｎ型ＦＳ層７ａ，７ｂを通る部分の不純物濃度分布である。切断線Ｂ１−Ｂ２における不純物濃度分布１２は、半導体基板１０の裏面１０ａから深さ方向にｐ型カソード領域５およびｎ型ＦＳ層７ａ，７ｂを通る部分の不純物濃度分布である。図２は、横軸に半導体基板１０の裏面１０ａ（深さ＝０μｍ）からの深さを通常の目盛（不図示）で示し、縦軸に不純物濃度を対数目盛（不図示）で示す（図１１，１８，１９（ｂ），２０（ａ），２１，２２（ａ）においても同様）。

【0048】

ｎ⁺型カソード領域４は、例えば、ドーパントをリン（Ｐ）とし、半導体基板１０の裏面１０ａから加速エネルギー１１０ｋｅＶ程度で、ドーズ量３×１０¹⁵／ｃｍ²程度としたイオン注入により形成される。ｐ型カソード領域５は、例えば、ドーパントをボロン（Ｂ）とし、半導体基板１０の裏面１０ａから加速エネルギー１１０ｋｅＶ程度で、ドーズ量１×１０¹⁴／ｃｍ²程度としたイオン注入により形成される。本例の構造のダイオードでは、逆回復時にｐ型カソード領域５からｎ型ＦＳ層７（ｎ^-型ドリフト層１）にホールが注入されるように、ｐ型カソード領域５の不純物濃度はある程度高めに設定される。ｐ型カソード領域５の不純物濃度のピーク値（第３最大値）Ｃ₁は、ｎ⁺型カソード領域４の不純物濃度のピーク値（第２最大値）Ｃ₂よりも低く、かつ最もカソード側のｎ型ＦＳ層７（７ａ）の不純物濃度のピークＰ₁よりも高い。

【0049】

また、ｎ⁺型カソード領域４およびｐ型カソード領域５は、半導体基板１０の裏面１０ａから同じ深さＸ₂，Ｘ₁に達している（Ｘ₂＝Ｘ₁）。すなわち、半導体基板１０の裏面１０ａから同じ深さＸ₂，Ｘ₁に、ｎ⁺型カソード領域４とｎ型ＦＳ層７ａとの界面、および、ｐ型カソード領域５とｎ型ＦＳ層７ａとの界面が位置する。ｎ⁺型カソード領域４およびｐ型カソード領域５の不純物濃度Ｃ₂’，Ｃ₁’は、ｎ型ＦＳ層７ａとの界面で最低値を示す。ｐ型カソード領域５の不純物濃度のピーク値Ｃ₁は、ｎ⁺型カソード領域４と最もカソード側のｎ型ＦＳ層７（７ａ）との界面でｎ⁺型カソード領域４の不純物濃度の最低値Ｃ₂’より高くてもよい。また、ｐ型カソード領域５の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₁’は、ｎ⁺型カソード領域４の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₂’よりも１桁程度低い（Ｃ₁’＜Ｃ₂’）。

【0050】

ｎ⁺型カソード領域４とｐ型カソード領域５とで、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₁’，Ｃ₂’が異なるのは、プロトン注入によりｎ型ＦＳ層７が形成されるからである。具体的には、ｎ⁺型カソード領域４は上述したようにリン等のｎ型不純物のイオン注入により形成され、その不純物濃度はプロトン注入により形成されるｎ型ＦＳ層７の不純物濃度よりも１桁程度高くなる。このため、ｎ⁺型カソード領域４の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₂’は、リン等のイオン注入により形成されるｎ⁺型カソード領域４の不純物濃度に律速される。具体的には、ｎ⁺型カソード領域４の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₂’は、最もカソード側のｎ型ＦＳ層７ａの不純物濃度のピーク値Ｃ_P1未満であり、好ましくは例えば１×１０¹⁴／ｃｍ³以上３×１０¹⁵／ｃｍ³以下程度であることがよい。

【0051】

一方、切断線Ｂ１−Ｂ２における不純物濃度分布１２において、半導体基板１０の裏面１０ａから深さＸ₁までの部分はｐ型カソード領域５のｐ型不純物濃度分布であり、半導体基板１０の裏面１０ａから深さＸ₁より深い部分はｎ型ＦＳ層７のｎ型不純物濃度分布である。切断線Ｂ１−Ｂ２における不純物濃度分布１２は、ｐ型カソード領域５とｎ型ＦＳ層７ａで形成されるｐｎ接合の深さＸ₁において、低不純物濃度側に凸状に急峻に突出した不純物濃度分布となっている。すなわち、ｐ型カソード領域５の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₁’は、プロトン注入により形成されたｎ型ＦＳ層７ａのカソード側の不純物濃度で決まるため、リン等のｎ型不純物のイオン注入に律速されるｎ⁺型カソード領域４の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₂’よりも１桁程度低くすることができる。

【0052】

このように、プロトン注入によりｎ型ＦＳ層７を形成することで、ｐ型カソード領域５との界面においてｎ型ＦＳ層７ａの不純物濃度を、リン等のｎ型不純物のイオン注入によるＰ−ｎ型ＦＳ層１０７を備えた従来構造（図１７参照）よりも１桁程度低くすることができる。これにより、ｎ型ＦＳ層７ａの、ｐ型カソード領域５との界面付近を高抵抗にすることができるため、Ｐ−ｎ型ＦＳ層１０７を備えた従来構造よりもｐ型カソード領域５の幅（半導体基板１０の裏面１０ａに平行な方向の幅）を狭くすることができる。

【0053】

ｐ型カソード領域５の幅を狭くすることで、ｎ⁺型カソード領域４の占有面積（半導体基板１０の裏面１０ａから見た表面積）を増やすことができる。このため、半導体基板１０内でのｐｉｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードの占有面積を確保しやすい。また、ｐ型カソード領域５の幅を狭くすることで、定常状態での順バイアス時にアノード電極３からｐ型アノード層２に供給されカソード側に移動するホールがｐ型カソード領域５に入りにくくなる。このため、順方向電圧Ｖｆが高くなることを防止することができる。

【0054】

各ｎ型ＦＳ層７ａ〜７ｄの不純物濃度は、ｎ^-型ドリフト層１よりも高い。また、各ｎ型ＦＳ層７ａ〜７ｄの不純物濃度のピーク値は、ｐ型アノード層２の不純物濃度のピーク値（不図示）、ｐ型カソード領域５の不純物濃度のピーク値Ｃ₁、およびｎ⁺型カソード領域４の不純物濃度のピーク値Ｃ₂よりも低い。また、各ｎ型ＦＳ層７ａ〜７ｄは、半導体基板１０の裏面１０ａから深い位置に配置されるほど、その不純物濃度のピーク値が低くなっている。各ｎ型ＦＳ層７ａ〜７ｄの不純物濃度のピーク間の距離は、設計条件に合わせて種々変更可能である。また、各ｎ型ＦＳ層７ａ〜７ｄは、それぞれ不純物濃度のピークを頂点とし、アノード側およびカソード側へ向かって不純物濃度が減少する山型の不純物濃度分布を有する。

【0055】

各ｎ型ＦＳ層７ａ〜７ｄは、例えば、カソード側に隣接する領域との界面での不純物濃度よりもアノード側に隣接する領域との界面での不純物濃度が低くなっている。各ｎ型ＦＳ層７ａ〜７ｄのカソード側に隣接する領域とは、ｎ型ＦＳ層７ａの場合はカソード層６であり、ｎ型ＦＳ層７ｂ〜７ｄの場合はそれぞれカソード側に隣接するｎ型ＦＳ層７ａ〜７ｃである。各ｎ型ＦＳ層７ａ〜７ｄのアノード側に隣接する領域とは、ｎ型ＦＳ層７ａ〜７ｃの場合はそれぞれアノード側に隣接するｎ型ＦＳ層７ｂ〜７ｄであり、ｎ型ＦＳ層７ｄの場合はｎ^-型ドリフト層１である。また、各ｎ型ＦＳ層７ａ〜７ｄにおいて、不純物濃度のピーク（頂点）からカソード側へ向かって減少する不純物濃度勾配は、当該ピークからアノード側へ向かって減少する不純物濃度勾配よりも緩やかであってもよい。このような各ｎ型ＦＳ層７ａ〜７ｄの不純物濃度分布は、例えば特許文献２のように、プロトン注入で残されたディスオーダーによる移動度低下を補償するように次回のプロトン注入を行うことで形成可能である。

【0056】

最もカソード側のｎ型ＦＳ層７ａは、ｐ型カソード領域５との界面での不純物濃度（＝ｐ型カソード領域５の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₁’）よりもｎ⁺型カソード領域４との界面での不純物濃度（＝ｎ⁺型カソード領域４の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₂’）が高くなっている。また、最もカソード側のｎ型ＦＳ層７ａの不純物濃度のピーク値Ｃ_P1は、ｐ型カソード領域５の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₁’およびｎ⁺型カソード領域４の、ｎ型ＦＳ層７ａとの界面での不純物濃度Ｃ₂’よりも高く（Ｃ_P1＞Ｃ₁’、Ｃ_P1＞Ｃ₂’）、例えば１×１０¹⁶／ｃｍ³程度である。

【0057】

最もカソード側のｎ型ＦＳ層７ａの不純物濃度のピーク位置Ｘ_P1からｐ型カソード領域５とｎ型ＦＳ層７ａとの境界までの距離Ｘ₁₀（＝Ｘ_P1−Ｘ₁）は、例えば１μｍ以上１０μｍ以下程度であることがよい。これによって、逆バイアス時にｎ型ＦＳ層７による空乏層抑制効果が得られる。好適には、ｎ型ＦＳ層７ａの不純物濃度のピーク位置Ｘ_P1からｐ型カソード領域５とｎ型ＦＳ層７ａとの境界までの距離Ｘ₁₀は、例えば２μｍ以上７μｍ以下程度であることがよく、より好ましくは例えば３μｍ以上５μｍ以下程度であることがよい。その理由は、逆回復時におけるｐ型カソード領域５からの正孔の注入を担保するためである。

【0058】

ｎ型ＦＳ層７ａの不純物濃度のピークＰ₁よりもカソード側の部分のうち、ｎ型ＦＳ層７ａの不純物濃度のピーク値Ｃ_P1の０．５倍以下程度（好ましくは０．３倍以下程度、より好ましくは０．１倍以下程度）の不純物濃度Ｃ₃（≦０．５・Ｃ_P1（好ましくはＣ₃≦０．３・Ｃ_P1））である部分は、ｎ型ＦＳ層７ａの不純物濃度のピーク位置Ｘ_P1に達しない範囲で、ｐ型カソード領域５とｎ型ＦＳ層７ａとの境界から所定の深さＸ₃まで達している。この所定の深さＸ₃からｐ型カソード領域５とｎ型ＦＳ層７ａとの境界までの距離Ｘ₁₂（＝Ｘ₃−Ｘ₁）は、ｐ型カソード領域５の厚さＸ₁₁（＝Ｘ₁）よりも長く（Ｘ₁₁＜Ｘ₁₂＜Ｘ₁₀）、好ましくはｐ型カソード領域５の厚さＸ₁₁の２倍以上程度であることがよい（２・Ｘ₁₁≦Ｘ₁₂）。また、当該所定の深さＸ₃からｐ型カソード領域５とｎ型ＦＳ層７ａとの境界までの距離Ｘ₁₂は、ｐ型カソード領域５の厚さＸ₁₁よりも長く１０μｍ以下（Ｘ₁₁＜Ｘ₁₂≦１０μｍ）、好適には５μｍ以下、さらに好ましくは３μｍ以下であることがよい。その理由は、逆回復時におけるｐ型カソード領域５からの正孔の注入を担保するためである。

【0059】

Ｘ₁₁＜Ｘ₁₂となるようにｐ型カソード領域５およびｎ型ＦＳ層７ａを設けることで、逆回復時に、ｐ型カソード領域５からｎ型ＦＳ層７ａにホール（正孔）が注入されやすくなり、カソード側のホール濃度を高めることができる。このため、逆回復時（バイアス変化の過渡期）、アノード・カソード間電流Ｉ_AKが小さく、各領域内のキャリア濃度が低い状態においても、カソード・アノード間電圧Ｖ_KAの波形およびアノード・カソード間電流Ｉ_AKの波形が発振しにくくなる。この逆回復時における電圧・電流波形の振動開始電圧Ｖをシミュレーションした結果を図３に示す。

【0060】

図３は、逆回復時における電圧・電流波形の振動開始電圧を示す特性図である。図３の横軸は、ｐ型カソード領域５の厚さＸ₁₁に対する、深さＸ₃からｐ型カソード領域５とｎ型ＦＳ層７ａとの境界までの距離Ｘ₁₂の比率（＝Ｘ₁₂／Ｘ₁₁）である。図３の縦軸は、定格電圧Ｖ_rateに対する電圧・電流波形の振動開始電圧Ｖの比率（＝Ｖ／Ｖ_rate）である。振動開始電圧とは、以下の通りである。所定の電源電圧Ｖ_busでダイオードを逆回復させたときに、ダイオードの電圧Ｖ_AKの波形またはダイオードの電流Ｉ_AKの波形が振動をしないときのＶ_busから、Ｖ_busの値を徐々に増加させて再度逆回復させていき、Ｖ_AKまたはＩ_AKの波形が振動を開始したときのＶ_busの値を振動開始電圧とする。

【0061】

図３において、Ｘ₁₂／Ｘ₁₁＞１となる構成が本発明（以下、実施例とする）に相当する。一方、Ｘ₁₂／Ｘ₁₁≦１となる構成は、例えば上記特許文献１に開示されたダイオードに相当する（以下、従来例とする）。図３に示すように、実施例は、従来例よりも電圧・電流波形の振動開始電圧Ｖを高くすることができることがわかる。電圧・電流波形の振動開始電圧Ｖが高いほど発振しにくいことをあらわしている。

【0062】

実施例が従来例に比べて、電圧・電流波形の振動開始電圧Ｖを高くすることができる理由は、以下のように推測される。逆回復時にｎ^-型ドリフト層１に蓄積された電子は、カソード電極８側（ｐ型カソード領域５側）に向かって流れる。このｐ型カソード領域５に向かう電子は、ｐ型カソード領域５の基板おもて面１０ｂ側手前で、ｐ型カソード領域５に基板おもて面１０ｂに平行する方向（水平方向）に隣接するｎ⁺型カソード領域４に向かって進路を変えて進行し、ｎ⁺型カソード領域４に達する。このとき電子は、ｐ型カソード領域５の基板おもて面１０ｂ側手前で、水平方向に進行するので、電圧降下が生じる。電圧降下は、上記距離Ｘ₁₂の領域の抵抗すなわちｎ型ドーパントの濃度が低く、かつ上記距離Ｘ₁₂の領域が深さ方向に広いほど生じやすい。電圧降下が、ｐ型カソード領域５と上記距離Ｘ₁₂の領域とのｐｎ接合のビルトイン電位（約０．７Ｖ）を超えれば、ｐ型カソード領域５から正孔が注入される。また、実施例は、Ｘ₁₂／Ｘ₁₁≧２とすることで、電圧・電流波形の振動開始電圧Ｖを定格電圧Ｖ_rate以上にすることができる（Ｖ／Ｖ_rate≧１）。

【0063】

また、実施例は、Ｘ₁₂／Ｘ₁₁≧２とすることで、定格電圧Ｖ_rateに対する電圧・電流波形の振動開始電圧Ｖの比率は、ダイオードのアバランシェ耐圧Ｖ_B程度かそれ以下の一定値となる。図２において、符号Ｃ_P2は、最もカソード側のｎ型ＦＳ層７ａのアノード側に隣接するｎ型ＦＳ層７ｂの不純物濃度のピーク値である。符号Ｘ_P2は、ｎ型ＦＳ層７ｂの不純物濃度のピークＰ₂の、半導体基板１０の裏面１０ａからの深さ位置である。図示省略するが、半導体基板１０の厚さおよび比抵抗ρは、例えば、それぞれ１１７μｍ程度および７０Ωｃｍである。ｐ型アノード層２の不純物濃度は、例えば１×１０¹³／ｃｍ³である。

【0064】

図３のシミュレーションに用いた一般的なチョーパー回路の等価回路を図４に示す。図４は、図３のシミュレーションに用いたチョーパー回路の回路構成を示す回路図である。図４のチョーパー回路は、例えばインバータの１相分に相当する。ＩＧＢＴ３１のコレクタは、誘導負荷３２を介して電源３３の正極に接続される。ＩＧＢＴ３１のエミッタは、電源３３の負極に接続される。ダイオード３４は、アノードがＩＧＢＴ３１のコレクタに接続され、カソードが電源３３の正極に接続されることにより、誘導負荷３２に並列に接続される。コンデンサ３５は、ＩＧＢＴ３１のオン・オフにより充放電される。ダイオード３４は、上述した実施例または従来例に相当する。誘導負荷３２は、配線等の負荷に相当する。

【0065】

この図４のチョーパー回路では、ＩＧＢＴ３１のコレクタ・エミッタ間と、ダイオード３４のカソード・アノード間と、に交互に電源３３から一定の電源電圧Ｖ_busが供給される。ダイオード３４は、カソード・アノード間に電源電圧Ｖ_busが供給されたときに、逆バイアスから順バイアスに変化する。この逆バイアスから順バイアスに変化する過渡期（逆回復時）に、ダイオード３４のカソード・アノード間に、誘導負荷３２のインダクタンスＬに起因して、電源電圧Ｖ_busよりも大きなサージ電圧（＝Ｌ（ｄＩ／ｄｔ））が印加される。ダイオード３４のカソード・アノード間電圧Ｖ_KAの波形は、このサージ電圧が所定の電圧値であるときに発振して電源電圧Ｖ_busよりも高い最大電圧Ｖ_KA#peakとなり、その後、電源電圧Ｖ_busにおちつく（図１４参照）。この発振開始電圧を測定した結果が図３に示されている。

【0066】

次に、実施の形態１にかかる半導体装置の動作について説明する。アノード電極３に正電圧が印加され、カソード電極８に負電圧が印加される順バイアス時、カソード電極８からｎ⁺型カソード領域４に電子が供給され、アノード電極３からｐ型アノード層２にホールが供給される。これらのキャリア（電子、ホール）は、内部電位（例えばシリコン（Ｓｉ）の場合は０．７Ｖ程度）の順バイアスによりダイオード内部に生じる電界によって、極性の異なる電極側へ移動する。具体的には、ｎ⁺型カソード領域４内の電子はｐ型アノード層２へ移動し、ｐ型アノード層２内のホールはｎ⁺型カソード領域４へ移動する。これによって電極間が導通する。

【0067】

一方、アノード電極３に負電圧が印加され、カソード電極８に正電圧が印加される逆バイアス時、キャリア（電子、ホール）は順バイアス時とは逆方向へ移動する。一定時間が経過すると、ｐ型アノード層２とｎ^-型ドリフト層１との間のｐｎ接合付近に空乏層が形成され、電極間が導通しない状態となる。この逆バイアス時、カソード電極８からｐ型カソード領域５にホールが供給され、カソード側のホール濃度が高くなる。その結果、逆バイアスから順バイアスへ変化するまでの過渡期（逆回復時）に、カソード側の電界強度が緩和され、逆回復時における電圧・電流波形の発振が抑制される。

【0068】

次に、実施の形態１にかかる半導体装置の製造方法について説明する。図５〜９は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。まず、図５に示すように、ｎ^-型ドリフト層１となるｎ^-型の半導体基板（半導体ウエハ）１０を用意する。次に、ｐ型不純物のイオン注入により、半導体基板１０のおもて面１０ｂの表面層にｐ型アノード層２を形成する。

【0069】

次に、半導体基板１０の裏面１０ａから研削し、半導体基板１０の厚さを半導体装置（ダイオード）として用いる所定の製品厚さに減厚後、裏面１０ａから異なる加速エネルギーでの複数回のプロトン注入２１により、半導体基板１０の裏面１０ａから異なる深さに複数のｎ型ＦＳ層７を形成する。図５には、複数のｎ型ＦＳ層７をまとめて１層で示しているが、図１に示すように、半導体基板１０の裏面１０ａから異なる深さに不純物濃度のピークを有するｎ型ＦＳ層７ａ〜７ｄが形成される。

【0070】

次に、図６に示すように、半導体基板１０の裏面１０ａの全面に例えばボロンなどのｐ型不純物をイオン注入２２し、半導体基板１０の裏面１０ａの表面層にｐ型カソード領域５を形成する。ｐ型カソード領域５の不純物濃度のピーク値Ｃ₁は、例えば１×１０¹⁶／ｃｍ³以上１×１０²¹／ｃｍ³以下程度であってもよい。

【0071】

次に、図７に示すように、半導体基板１０の裏面１０ａに、ｎ⁺型カソード領域４の形成領域に対応する部分が開口されたイオン注入用マスク２３を形成する。次に、イオン注入用マスク２３をマスクとして、リンなどのｎ型不純物をイオン注入２４してｐ型カソード領域５をｎ型にすることで、半導体基板１０の裏面１０ａの表面層にｎ⁺型カソード領域４を選択的に形成する。ｎ⁺型カソード領域４の不純物濃度のピーク値Ｃ₂は、例えば、１×１０¹⁷／ｃｍ³以上１×１０²¹／ｃｍ³以下程度であってもよい。

【0072】

次に、イオン注入用マスク２３を除去した後、図８に示すように、アニール処理により、ｎ⁺型カソード領域４、ｐ型カソード領域５およびｎ型ＦＳ層７を活性化させる。次に、図９に示すように、半導体基板１０のおもて面１０ｂにアノード電極３を形成し、裏面１０ａにカソード電極８を形成する。その後、半導体ウエハをチップ状に切断（ダイシング）して個片化することで、図１に示すダイオードが完成する。

【0073】

以上、説明したように、実施の形態１によれば、半導体基板の裏面に平行な方向にｎ⁺型カソード領域に隣接してｐ型カソード領域を設けることで、ダイオードの逆回復時に、カソード電極からｐ型カソード領域にホールが注入され、カソード側のホール濃度が高くなる。これにより、カソード側の電界が緩和され、逆回復時における電圧・電流波形の発振が抑制されるため、逆回復損失を低減させることができる。また、最もカソード側のｎ型ＦＳ層の不純物濃度のピーク位置からｐ型カソード領域とｎ型ＦＳ層との境界までの距離および不純物濃度分布を上記条件の範囲内に設定して正孔の注入効率を調整することで、定常状態での順バイアス時に、ｎ^-型ドリフト層のアノード層側のホール濃度が低く、その分、カソード側のホール濃度が高くなる。このため、順方向電圧Ｖｆが高くなることを防止することができる。したがって、順方向電圧の低減と逆回復損失の低減とのトレードオフ関係を改善させることができる。

【0074】

また、実施の形態１によれば、深さ方向に不純物濃度のピーク位置の異なる複数のｎ型ＦＳ層を備えることで、逆回復時に、ｐ型アノード層とｎ^-型ドリフト層との間のｐｎ接合から伸びる空乏層が広がりにくくなり、ｐ型カソード領域にリーチスルーしにくくなる。このため、逆回復時に、ｐ型アノード層、ｎ^-型ドリフト層およびｐ型カソード領域からなる寄生のｐｎｐトランジスタが動作してダイオードが破壊に至ることを防止することができる。また、逆回復時、ｐ型アノード層とｎ^-型ドリフト層との間のｐｎ接合から伸びる空乏層が広がりにくいことで、カソード・アノード間電圧を低く抑えることができるため、逆回復時における電圧・電流波形の発振が抑制される。

【0075】

また、実施の形態１によれば、半導体基板の裏面の全面にｐ型カソード領域を形成し、ｐ型カソード領域の一部をｎ型にしてｎ⁺型カソード領域を形成することで、イオン注入のばらつきやマスクずれ等によらず、ｐ型カソード領域とｎ⁺型カソード領域とを確実に接触させることができる。

【0076】

（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図１０は、実施の形態２にかかる半導体装置の要部の構造を示す断面図である。図１０には、半導体基板１０の裏面１０ａの構成を示し、おもて面１０ｂの構成を図示省略する。また、ｎ型ＦＳ層７については、ｎ型ＦＳ層７ａ、７ｂ（図１，２参照）の不純物濃度のピークＰ₁，Ｐ₂のみを図示する。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、カソード層６を構成するｎ⁺型カソード領域４およびｐ型カソード領域４１において、ｐ型カソード領域４１の厚さＸ₁₁をｎ⁺型カソード領域４の厚さＸ₁₃よりも薄くした点である。

【0077】

ｎ型ＦＳ層７ａの、深さ方向にｐ型カソード領域４１に対向する部分５２は、ｎ⁺型カソード領域４とｎ型ＦＳ層７ａとの界面よりも半導体基板１０の裏面１０ａ側に厚さＸ₁₄（＝Ｘ₁₃−Ｘ₁₁）で突出している。逆回復時、アノード電極３から供給された電子５１がｎ⁺型カソード領域４へ移動する際に、ｎ型ＦＳ層７ａの、深さ方向にｐ型カソード領域４１に対向する部分５２で形成される抵抗（拡散層抵抗）５３での０．７Ｖの電圧降下により、この部分５２にｐ型カソード領域４１からホールが供給される。これにより、逆回復時における電圧・電流波形の発振がさらに抑制される。

【0078】

図１１は、図１０の切断線Ａ１−Ａ２および切断線Ｄ１−Ｄ２における不純物濃度分布を示す特性図である。図１１には、切断線Ａ１−Ａ２における不純物濃度分布１１を実線で示し、切断線Ｄ１−Ｄ２における不純物濃度分布１３を破線で示す。切断線Ａ１−Ａ２における不純物濃度分布１１は、実施の形態１と同様である。切断線Ｄ１−Ｄ２における不純物濃度分布１３は、深さＸ₂よりも深い位置で、切断線Ａ１−Ａ２における不純物濃度分布１１に接している。この両不純物濃度分布１１，１３が接する部分から深い部分の不純物濃度分布は両不純物濃度分布１１，１３ともに同じであるため、実線でのみ示す。

【0079】

切断線Ｄ１−Ｄ２における不純物濃度分布１３は、半導体基板１０の裏面１０ａから深さ方向にｐ型カソード領域４１およびｎ型ＦＳ層７ａ，７ｂを通る部分の不純物濃度分布である。切断線Ｄ１−Ｄ２における不純物濃度分布１３において、半導体基板１０の裏面１０ａから深さＸ₁までの部分はｐ型カソード領域４１のｐ型不純物濃度分布であり、半導体基板１０の裏面１０ａから深さＸ₁より深い部分はｎ型ＦＳ層７のｎ型不純物濃度分布である。ｐ型カソード領域４１とｎ型ＦＳ層７ａとの界面の深さＸ₁は、ｎ⁺型カソード領域４とｎ型ＦＳ層７ａとの界面の深さＸ₂よりも半導体基板１０の裏面１０ａから浅い深さに位置する（Ｘ₁＜Ｘ₂）。

【0080】

実施の形態２にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法において、ｐ型カソード領域５を形成するためのイオン注入２２の加速エネルギーを、ｎ⁺型カソード領域４を形成するためのイオン注入２４の加速エネルギーよりも小さくすればよい。具体的には、ｐ型カソード領域５は、例えば、ドーパントをボロンとし、半導体基板１０の裏面１０ａから加速エネルギー４５ｋｅＶ程度で、ドーズ量１×１０¹⁴／ｃｍ²程度としたイオン注入により形成されてもよい。ｎ⁺型カソード領域４を形成するためのイオン注入２４の条件は、実施の形態１と同様である。

【0081】

以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ｐ型カソード領域の厚さをｎ⁺型カソード領域の厚さよりも薄くすることで、逆回復時における電圧・電流波形の発振をさらに抑制することができる。

【0082】

（実施の形態３）
次に、実施の形態３にかかる半導体装置の構造について説明する。図１２は、実施の形態３にかかる半導体装置の要部の構造を示す断面図である。実施の形態３にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、同一の半導体基板１０にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）とダイオードとを形成した点である。

【0083】

すなわち、実施の形態３にかかる半導体装置は、実施の形態１を適用したＦＳ構造のＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ−ＩＧＢＴ：逆導通型ＩＧＢＴ）である。具体的には、ｎ^-型ドリフト層１となる同一の半導体基板１０上に、ＩＧＢＴを配置したＩＧＢＴ部６１と、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：フリーホイールダイオード）を配置したＦＷＤ部６２と、が設けられている。ＦＷＤ部６２のＦＷＤは、実施の形態１にかかる半導体装置（図１，２参照）であり、ＩＧＢＴ部６１のＩＧＢＴに逆並列に接続されている。

【0084】

より具体的には、ＩＧＢＴ部６１において、半導体基板１０のおもて面１０ｂの表面層には、ｐ型ベース領域７１が設けられている。トレンチ７２は、半導体基板１０のおもて面１０ｂから深さ方向にｐ型ベース領域７１を貫通してｎ^-型ドリフト層１に達する。また、トレンチ７２は、例えば、半導体基板１０のおもて面１０ｂから見て平面的に、ＩＧＢＴ部６１とＦＷＤ部６２とが並ぶ方向（図１２では紙面横方向）と直交する方向（図１２では紙面奥行き方向）に延びるストライプ状のレイアウトで配置されている。

【0085】

ｐ型ベース領域７１は、複数のトレンチ７２によって複数の領域（メサ部）に分離されている。トレンチ７２の内部には、ゲート絶縁膜７３を介してゲート電極７４が設けられている。ｐ型ベース領域７１の、隣り合うトレンチ７２に挟まれたメサ部には、ｎ⁺型エミッタ領域７５およびｐ⁺型コンタクト領域７６（ＩＧＢＴ部６１には不図示）がそれぞれ選択的に設けられている。ｎ⁺型エミッタ領域７５は、トレンチ７２の側壁のゲート絶縁膜７３を挟んでゲート電極７４に対向する。

【0086】

ｐ⁺型コンタクト領域７６は、ｎ⁺型エミッタ領域７５よりもメサ部の中央部側に配置され、かつｎ⁺型エミッタ領域７５に接する。これらｐ型ベース領域７１、トレンチ７２、ゲート絶縁膜７３、ゲート電極７４、ｎ⁺型エミッタ領域７５およびｐ⁺型コンタクト領域７６によってトレンチゲート構造のＭＯＳゲートが構成されている。隣り合うメサ部の中心間に挟まれた部分で１つの単位セル（素子の構成単位）が構成される。半導体基板１０のおもて面１０ｂ上には、ゲート電極７４を覆うように層間絶縁膜７７が設けられている。

【0087】

エミッタ電極７８は、層間絶縁膜７７を貫通するコンタクトホールを介してｎ⁺型エミッタ領域７５およびｐ⁺型コンタクト領域７６に接し、ｐ型ベース領域７１、ｎ⁺型エミッタ領域７５およびｐ⁺型コンタクト領域７６に電気的に接続されている。また、エミッタ電極７８は、層間絶縁膜７７によりゲート電極７４と電気的に接続されている。半導体基板１０の裏面１０ａの表面層には、ｐ型コレクタ層７９が選択的に設けられている。ｐ型コレクタ層７９は、後述する中間領域６３およびＦＷＤ部６２に延在している。コレクタ電極８０は、ｐ型コレクタ層７９に接する。

【0088】

ＦＷＤ部６２において、半導体基板１０のおもて面１０ｂ側には、ＩＧＢＴ部６１と同様に、ｐ型ベース領域７１、トレンチ７２（トレンチ３内部のゲート絶縁膜７３およびゲート電極７４も含む）、層間絶縁膜７７、エミッタ電極７８およびコレクタ電極８０が設けられている。ｐ型ベース領域７１、エミッタ電極７８およびコレクタ電極８０は、ＦＷＤ部６２において、それぞれＦＷＤのｐ型アノード領域、アノード電極およびカソード電極を兼ねており、実施の形態１のｐ型アノード層２、アノード電極３およびカソード電極８に相当する。ＦＷＤ部６２には、ｎ⁺型エミッタ領域７５およびｐ⁺型コンタクト領域７６は設けられていない。

【0089】

半導体基板１０の裏面１０ａの表面層には、実施の形態１と同様に、カソード層６（ｎ⁺型カソード領域４およびｐ型カソード領域５）が選択的に設けられている。ｎ⁺型カソード領域４は、ｐ型コレクタ層７９に接する。すなわち、ｎ⁺型カソード領域４は、ＦＷＤ部６２の最もＩＧＢＴ部６１側に設けられ、ｎ⁺型カソード領域４に対して、ｐ型コレクタ層７９と反対側にｐ型カソード領域５が設けられている。ｎ⁺型カソード領域４およびｐ型カソード領域５は、ＦＷＤ部６２において半導体基板１０の裏面１０ａに平行な方向に交互に繰り返し設けられていてもよい。

【0090】

ｐ型カソード領域５の不純物濃度は、本発明をＲＦＣ構造のダイオードに適用する場合（実施の形態１，２に相当）に比べて低めに設定される。具体的には、ｐ型カソード領域５は、例えば、ドーパントをボロンとし、半導体基板１０の裏面１０ａから加速エネルギー４５ｋｅＶ程度で、ドーズ量２×１０¹³／ｃｍ²程度としたイオン注入により形成される。特に限定しないが、ｐ型コレクタ層７９の幅（半導体基板１０の裏面１０ａに平行な方向の幅）ｗ１は、例えば５００μｍ以下程度である。カソード層６の幅ｗ２は、例えば２００μｍ以下程度である。ｎ⁺型カソード領域４およびｐ型カソード領域５の幅ｗ１１，ｗ１２は、例えば５０μｍ以下程度である。

【0091】

ｎ^-型ドリフト層１の内部には、半導体基板１０の裏面１０ａからカソード層６よりも深い部分に、ｎ型ＦＳ層８１が設けられている。ｎ型ＦＳ層８１は、実施の形態１のｎ型ＦＳ層７に相当する。ｎ型ＦＳ層８１は、実施の形態１と同様に複数（ここでは４つ）配置されている。図１２には、複数のｎ型ＦＳ層８１の不純物濃度のピークＰ₁〜Ｐ₄のみを図示する。ｎ型ＦＳ層８１は、ＩＧＢＴ部６１からＦＷＤ部６２にわたって設けられている。

【0092】

また、ｎ^-型ドリフト層１の内部には、ＦＷＤ部６２において、ｐ型アノード領域（ｐ型ベース領域７１）との境界付近およびカソード層６との境界付近にそれぞれ、例えばヘリウム照射によりライフタイムキラーとなる結晶欠陥８２，８３が導入されていてもよい。結晶欠陥８２，８３は、ＩＧＢＴ部６１の、中間領域６３との境界付近にまで延在させてもよい。カソード層６との境界付近に導入された結晶欠陥８３は、実施の形態１の結晶欠陥９に相当する。

【0093】

ＩＧＢＴ部６１とＦＷＤ部６２との間には、中間領域６３が設けられている。中間領域６３には、ｎ⁺型エミッタ領域７５が設けられていない。中間領域６３は、ＦＷＤ部６２のＦＷＤが動作するときに、ＦＷＤ部６２よりもキャリア濃度を低くし、ＩＧＢＴ部６１のＩＧＢＴへの動作の干渉を減らす機能を有する。半導体基板１０の、ｐ型ベース領域７１、ｐ型コレクタ層７９およびカソード層６以外の部分がｎ^-型ドリフト層１となる。

【0094】

また、ＦＷＤ部６２のＦＷＤとして、実施の形態２にかかる半導体装置（図１０，１１）を適用してもよい。

【0095】

以上、説明したように、実施の形態２によれば、ＲＣ−ＩＧＢＴに適用した場合においても、実施の形態１と同様の効果を得ることができる。

【0096】

（実施例１）
次に、上述した実施例（図１に示す複数回のプロトン注入による複数のｎ型ＦＳ層７を備えたＲＦＣ構造のダイオード）のカソード・アノード間電圧Ｖ_KAの波形についてシミュレーションにより検証した。図１３は、ダイオードの逆回復時におけるカソード・アノード間電圧を示す特性図である。図１４は、ダイオードの逆回復時におけるカソード・アノード間電圧の波形の一例を示す特性図である。図１３の横軸は、電源電圧Ｖ_busである。図１３の縦軸は、カソード・アノード間電圧Ｖ_KAの発振時の最大電圧Ｖ_KA#peakから電源電圧Ｖ_busを減算した値（＝Ｖ_KA#peak−Ｖ_bus）である。

【0097】

図１３には、比較として、上述した従来例（リン等のイオン注入による１つのｎ型ＦＳ層を備えたＲＦＣ構造のダイオード）のカソード・アノード間電圧Ｖ_KAの特性図も示す。カソード・アノード間電圧Ｖ_KAの発振時の最大電圧Ｖ_KA#peakとは、逆回復時に発振して電源電圧Ｖ_busよりも高くなり、その後、電源電圧Ｖ_busにおちつくまでの期間内におけるカソード・アノード間電圧Ｖ_KAの最大電圧である。具体的には、実施例のカソード・アノード間電圧Ｖ_KAの発振時の最大電圧Ｖ_KA#peakは、図１４に示すように、カソード・アノード間電圧Ｖ_KAが電源電圧Ｖ_busにおちつく前の、電源電圧Ｖ_busよりも高い最大電圧Ｖ₁に相当する。従来例のカソード・アノード間電圧Ｖ_KAの発振時の最大電圧Ｖ_KA#peakは、図１４に示すように、カソード・アノード間電圧Ｖ_KAが電源電圧Ｖ_busにおちつく前の、電源電圧Ｖ_busよりも高い最大電圧Ｖ₂に相当する。

【0098】

図１３に示す結果より、実施例は、従来例よりもカソード・アノード間電圧Ｖ_KAの発振時の最大電圧Ｖ_KA#peakを低減させることができることが確認された。

【0099】

（実施例２）
次に、上述した実施例について、順方向電圧Ｖｆの低減と逆回復損失Ｅｒｒの低減とのトレードオフ関係についてシミュレーションにより検証した。図１５は、ダイオードの順方向電圧と逆回復損失との関係を示す特性図である。図１６は、ダイオードの順バイアス時のホール濃度分布を示す特性図である。図１６には、図１５の円形枠Ｅ１で囲んだ順方向電圧条件でのホール濃度分布を示す。図１６の横軸は半導体基板１０の裏面１０ａ（深さ＝０μｍ）から深さ方向への深さであり、縦軸は半導体基板１０内のホール濃度である。

【0100】

図１５に示す結果より、実施例は、順方向電圧Ｖｆを同じ条件とした従来例と比較して、逆回復損失Ｅｒｒを低減させることができることが確認された。また、図１６に示すように、実施例は、定常状態での順バイアス時にｎ^-型ドリフト層１（バルク基板（半導体基板１０）の不純物濃度のままの部分：円形枠Ｅ２で囲む部分）のホール濃度が従来例よりも小さくなることが確認された。図示省略するが、他の順方向電圧条件時においても同様の結果となった。図１６に示す結果からも、実施例は、従来例よりも逆回復損失Ｅｒｒを低減させることができることが確認された。

【0101】

図示省略するが、実施の形態２，３にかかる半導体装置においても実施例と同様の結果となる。

【0102】

（実施の形態４）
次に、実施の形態４にかかる半導体装置の構造について説明する。図１８は、実施の形態４にかかる半導体装置のネットドーピング濃度分布を示す特性図である。実施の形態４にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、複数のｎ型ＦＳ層に代えて、ｎ^-型ドリフト層１の内部に、プロトンによる水素ドナーにより形成された所定のネットドーピング濃度分布２０３を有する１つのｎ型バッファ層２１１が選択的に設けられている点である。ｎ型バッファ層２１１は、実施の形態１と同様に、水素ドナー層である。

【0103】

ｎ型バッファ層２１１は、上凸部２１２と、下凸状部２１３と、からなるネットドーピング濃度分布２０３を有する。ｎ型バッファ層２１１のネットドーピング濃度分布２０３の上凸部２１２は、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11からアノード側（ｐ型アノード層２側）に向かって上に凸か略線形に減少する部分である。ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11は、水素ドナー以外のドナー濃度（リン、砒素など）がｎ型バッファ層２１１の水素ドナー濃度と略同じとなる位置であってもよい。

【0104】

ｎ型バッファ層２１１のネットドーピング濃度分布２０３の下凸状部２１３は、上凸部２１２のアノード側に上凸部２１２に連続して形成され、アノード側に深くなるにしたがってネットドーピング濃度が低濃度側に凸状（図１８の下に凸）に湾曲して徐々に減少する部分である。なお、濃度を示す縦軸は対数スケールであり、深さを示す横軸はリニアスケールである。縦軸の単位は、例えば（／ｃｍ³）である。

【0105】

縦軸が対数スケールで、ｎ型バッファ層２１１のネットドーピング濃度分布２０３が下に凸（下凸状部２１３の分布）であると、ｐ型アノード層２とｎ^-型ドリフト層１とのｐｎ接合から伸びる空乏層がｎ型バッファ層２１１に達した後、電圧増加に対して最初は当該空乏層が極めて徐々に伸長しなくなり、さらに電圧増加に対して少しずつ伸長の抑制度合が高くなる。濃度を示す軸が対数スケールにおいてｎ型バッファ層２１１のネットドーピング濃度分布２０３が下に凸である限り、当該空乏層の伸長の抑制度合は極めて低く維持できる。これにより、電圧波形では変化率ｄＶ／ｄｔを十分低くでき、いわゆるソフトな波形となる。

【0106】

一方、ｎ型バッファ層２１１のネットドーピング濃度分布２０３が対数スケールで上に凸（上凸部２１２の分布）に変化すると、ｐ型アノード層２とｎ^-型ドリフト層１とのｐｎ接合から伸びる空乏層の伸長は急激に抑制されるようになる。このため、当該空乏層がｎ型バッファ層２１１に達すると、電圧波形の変化率ｄＶ／ｄｔは急激に増加し、いわゆるハードな波形となる。このため、ｎ型バッファ層２１１のネットドーピング濃度分布２０３において上凸部２１２が分布する長さＸ₃₁を下凸状部２１３が分布する長さＸ₃₃よりも短くすると、ｐ型アノード層２とｎ^-型ドリフト層１とのｐｎ接合から空乏層の伸長のソフトな抑制効果に対して有効である。

【0107】

対数スケールで、ｎ型バッファ層２１１のネットドーピング濃度分布２０３が上に凸から下に凸に変化する位置は、例えばｎ型バッファ層２１１のネットドーピング濃度が、半導体基板１０のベースドーピング濃度Ｎ₀の７倍から１０倍の範囲となる位置である。ｎ型バッファ層２１１のネットドーピング濃度分布２０３が上に凸から下に凸に変化する位置は特に半導体基板１０（バルク基板）のベースドーピング濃度（ｎ^-型不純物濃度）Ｎ₀の８倍に一致する位置でもよく、この位置を上凸部２１２と下凸状部２１３との境界の深さＸ₂₁としてよい。

【0108】

ｎ型バッファ層２１１のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀の２倍となる深さＸ₂₅は、ｎ型バッファ層２１１を構成する水素ドナー濃度（水素ドナー濃度分布２２３のドナー濃度）が半導体基板１０のベースドーピング濃度Ｎ₀と一致する位置である。ｎ型バッファ層２１１のネットドーピング濃度は、水素ドナー濃度と半導体基板１０のベースドーピング濃度Ｎ₀との和であるからである。ｎ型バッファ層２１１のネットドーピング濃度分布２０３の下凸状部２１３は、ｎ型バッファ層２１１のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀の８倍（＝８Ｎ₀）となる深さＸ₂₁から半導体基板１０のベースドーピング濃度Ｎ₀と略一致する深さＸ₂₂の範囲であってよい。

【0109】

図１８には、半導体基板１０の裏面１０ａから深さ方向にｎ⁺型カソード領域４およびｎ型バッファ層２１１を通る部分（図１において、複数のｎ型ＦＳ層に代えて１つのｎ型バッファ層２１１を設けた構造とした場合における切断線Ａ１−Ａ２に相当する部分）における不純物濃度分布２０１を実線で示す。かつ、半導体基板１０の裏面１０ａから深さ方向にｐ型カソード領域５およびｎ型バッファ層２１１を通る部分（図１において、複数のｎ型ＦＳ層に代えて１つのｎ型バッファ層２１１を設けた構造とした場合における切断線Ｂ１−Ｂ２に相当する部分）における不純物濃度分布２０２を破線で示す。

【0110】

不純物濃度分布２０１，２０２は、一部にｎ型バッファ層２１１のネットドーピング濃度分布２０３を含む。また、不純物濃度分布２０２は、ｐ型カソード領域５とｎ型バッファ層２１１とのｐｎ接合の深さＸ₂₀よりも半導体基板１０の裏面１０ａから深い位置（深さＸ_P12）で、不純物濃度分布２０１（ｎ型バッファ層２１１のネットドーピング濃度分布２０３の上凸部２１２）に接している。この両不純物濃度分布２０１，２０２が接する深さＸ_P12よりもアノード側に深い部分の不純物濃度分布は両不純物濃度分布２０１，２０２ともに同じであるため、実線でのみ示す。

【0111】

不純物濃度分布２０１（すなわち半導体基板１０の裏面１０ａ側がｎ⁺型カソード領域４である部分）におけるｎ型バッファ層２１１のネットドーピング濃度のピーク値Ｃ_P11は、ｎ⁺型カソード領域４の不純物濃度のピーク値Ｃ₂よりも低い。不純物濃度分布２０２（すなわち半導体基板１０の裏面１０ａ側がｐ型カソード領域５である部分）におけるｎ型バッファ層２１１のネットドーピング濃度のピーク値Ｃ_P12は、ｐ型カソード領域５の不純物濃度のピーク値Ｃ₁よりも低く、かつ不純物濃度分布２０１におけるｎ型バッファ層２１１のネットドーピング濃度のピーク値Ｃ_P11よりも低い。

【0112】

不純物濃度分布２０１のｎ型バッファ層２１１のネットドーピング濃度分布２０３において、下凸状部２１３が分布する長さＸ₃₃は、上凸部２１２が分布する長さＸ₃₁よりも長くてもよい。不純物濃度分布２０１において、下凸状部２１３が分布する長さＸ₃₃とは、上凸部２１２と下凸状部２１３との境界の深さＸ₂₁から半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂までの距離である。上凸部２１２が分布する長さＸ₃₁とは、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11から上凸部２１２と下凸状部２１３との境界の深さＸ₂₁までの距離である。

【0113】

不純物濃度分布２０１において、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11とは、ｎ⁺型カソード領域４とｎ型バッファ層２１１との界面であり、ｎ⁺型カソード領域４のｎ型不純物とｎ型バッファ層２１１の水素ドナーと濃度の大小関係が逆転する深さ位置である。すなわち、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11を境に、ｎ型の不純物濃度分布２０１に対する寄与度が半導体基板１０の裏面１０ａ側でｎ⁺型カソード領域４のｎ型不純物が高く、当該ピーク値Ｃ_P11となる深さＸ_P11よりも半導体基板１０の裏面１０ａから深い部分でｎ型バッファ層２１１の水素ドナーが高くなっている。

【0114】

不純物濃度分布２０２のｎ型バッファ層２１１のネットドーピング濃度分布２０３において、下凸状部２１３が分布する長さＸ₃₃は、上凸部２１２’が分布する長さＸ₃₂よりも長くてもよい。不純物濃度分布２０２において、下凸状部２１３の長さＸ₃₃とは、上凸部２１２’と下凸状部２１３との境界の深さＸ₂₁から半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂までの距離である。上凸部２１２’の長さＸ₃₂とは、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P12となる深さＸ_P12から上凸部２１２’と下凸状部２１３との境界の深さＸ₂₁までの距離である。

【0115】

不純物濃度分布２０２において、ｎ型バッファ層２１１のネットドーピング濃度は、ｐ型カソード領域５とｎ型バッファ層２１１とのｐｎ接合の深さＸ₂₀からアノード側へ向かうにしたがって山状に高くなってピーク値を示す山状部２１４を有し、当該山状部２１４に連続してアノード側に上凸部２１２’を有し、かつ当該上凸部２１２’に連続してアノード側に下凸状部２１３を有する。不純物濃度分布２０２においてｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P12となる深さＸ_P12とは、ｎ型バッファ層２１１のネットドーピング濃度の山状部２１４のピーク値の深さである。

【0116】

実施の形態４を実施の形態２，３に適用してもよい。

【0117】

実施の形態４においては、逆回復時に、ｐ型アノード層２とｎ^-型ドリフト層１との間のｐｎ接合から伸びる空乏層を、ｎ型バッファ層２１１のネットドーピング濃度分布２０３が下凸状部２１３となっている部分で、当該下凸状部２１３の存在しないネットドーピング濃度分布のｎ型バッファ層を設けた場合を比べてゆっくり止めることができる。このｎ型バッファ層２１１による効果は、特に、実施の形態４を実施の形態３に適用（すなわち実施の形態４をＲＣ−ＩＧＢＴに適用）した場合に有用である。

【0118】

ＲＣ−ＩＧＢＴにおいて、ＦＷＤ部のＦＷＤの逆回復時に、ＩＧＢＴ部のＩＧＢＴのｎ⁺型エミッタ領域とｎ^-型ドリフト領域（ｎ^-型ドリフト層）とが短絡して、ｎ⁺型エミッタ領域をエミッタとし、ｐ型ベース領域をベースとし、ｎ^-型ドリフト領域をコレクタとする寄生ｎｐｎバイポーラトランジスタが動作したとする。このとき、ｎ型バッファ層２１１により、ネットドーピング濃度分布２０３が下凸状部２１３となっている部分で、ｎ^-型ドリフト領域のドナー濃度がｐ型ベース領域とのホール濃度よりも低い状態を維持することができる。これによって、ベース広がり効果（Ｋｉｒｋ効果：ｎ^-型ドリフト領域が実質的にベース領域になること）を抑制して、半導体基板１０の裏面１０ａ側に最大電界強度が移動することを抑制することができる。

【0119】

次に、実施の形態４にかかる半導体装置の製造方法について説明する。図１９は、実施の形態４にかかる半導体装置の製造途中の状態を示す説明図である。図１９（ａ）は、図１８のｎ型バッファ層２１１を形成するためのプロトン注入２２１時の状態を模式的に示す断面図である。図１９（ｂ）は、図１９（ａ）のプロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’である。図１９（ａ），１９（ｂ）の横軸は、図１８の半導体基板１０の裏面１０ａ（深さ＝０μｍ）からの深さに対応している（図２０（ａ），２０（ｂ）の横軸も同様）。なお、図１９では、ｎ⁺型カソード領域４とｐ型カソード領域５（図１参照）を図示省略している。

【0120】

まず、実施の形態１と同様に、ｎ^-型の半導体基板１０を用意し、ｐ型アノード層２の形成から半導体基板１０の裏面１０ａの研削までの工程を順に行う。次に、半導体基板１０の研削後の裏面１０ａから１つの加速エネルギーで一回のプロトン注入２２１か、あるいは異なる加速エネルギーでの複数回（複数段）のプロトン注入２２１を行い合わせるかによって、半導体基板１０の裏面１０ａから所定の深さＸ₂₂に達する１つのｎ型バッファ層２１１を形成する。

【0121】

図１９（ｂ）に示すプロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’は、ｎ⁺型カソード領域４およびｐ型カソード領域５の形成前におけるｎ型バッファ層２１１のネットドーピング濃度分布である。ｎ型バッファ層２１１のネットドーピング濃度分布は、後述するように後の工程でｎ型バッファ層２１１の表面層にｎ⁺型カソード領域４およびｐ型カソード領域５が形成されることで、図１８に示すネットドーピング濃度分布２０３となる。ｎ⁺型カソード領域４のドナーは例えばリンや砒素であり、ｐ型カソード領域５のアクセプタは例えばボロンである。

【0122】

この１回または複数回のプロトン注入２２１は、半導体基板１０の裏面１０ａ側に半導体基板１０と所定間隔ｄをあけて配置したアブソーバー２２２を介して半導体基板１０の裏面１０ａの全面に行う。半導体基板１０の裏面１０ａからのプロトンの飛程Ｒｐは、所定の厚さｔに設定したアブソーバー２２２にプロトンの運動エネルギーを吸収させることで調整する。アブソーバー２２２は、例えばアルミニウムなどでできた板状部材である。

【0123】

また、半導体基板１０の裏面１０ａからのプロトンの飛程Ｒｐ（すなわちプロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’のピーク値の深さ位置）は、半導体基板１０の裏面１０ａよりもアブソーバー２２２側（すなわち半導体基板１０の外側）に設定する。また、複数回のプロトン注入２２１の場合は、それぞれ異なる加速エネルギーで行い、すべてのプロトン注入２２１でプロトンの飛程Ｒｐを同じにする。プロトン注入２２１でプロトンの飛程Ｒｐは、半導体基板１０（シリコン基板）の裏面１０ａの表層面よりも、アブソーバー２２２側に位置するように設定してもよい。

【0124】

具体的には、アブソーバー２２２を介して例えば３回のプロトン注入２２１を行うとする。この場合、当該３回のプロトン注入２２１の加速エネルギーは、例えば２ＭｅＶ以上程度であり、それぞれ４ＭｅＶ程度、８ＭｅＶ程度および１６ＭｅＶ程度であってもよい。プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、加速エネルギーで決まる半値半幅の０．５倍から半値半幅の３．０倍の範囲の値の位置であってもよい。半値半幅とは、半導体基板１０に注入されるプロトンの濃度分布において、プロトン濃度がピークとなる位置から、プロトン濃度がピークの半値となる深さ方向のアブソーバー２２２側またはアブソーバー２２２側に対して反対側の位置までの長さである。

【0125】

例えば、半導体基板１０がシリコン基板であるとすると、プロトンの加速エネルギーが２ＭｅＶである場合、半値半幅は約１μｍである。このため、プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、０．５μｍ以上３．０μｍ以下程度であってもよい。プロトンの加速エネルギーが４ＭｅＶである場合、半値半幅は約３μｍである。このため、プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、１．５μｍ以上９．０μｍ以下程度であってもよい。プロトンの加速エネルギーが８ＭｅＶである場合、半値半幅は約１０μｍである。このため、プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、５．０μｍ以上３０μｍ以下程度であってもよい。プロトンの加速エネルギーが１６ＭｅＶである場合、半値半幅は約３０μｍである。このため、プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、１５μｍ以上９０μｍ以下程度であってもよい。また、複数回のプロトン注入２２１の場合、プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、複数回のプロトン注入２２１の中で最も低い加速エネルギーにおける半値半幅の０．５倍から半値半幅の３．０倍の範囲の値であってもよい。

【0126】

また、半導体基板がシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、酸化ガリウム（Ｇａ₂Ｏ₃）であっても、それぞれの場合で、プロトン注入２２１によるプロトンの飛程Ｒｐは、半導体基板１０の裏面１０ａからアブソーバー２２２側に、加速エネルギーで決まる半値半幅の０．５倍から半値半幅の３．０倍の範囲の値の位置であってもよい。

【0127】

このようにアブソーバー２２２を所定の厚さｔに設定することで、プロトン注入２２１におけるプロトンの飛程Ｒｐを調整する。当該プロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’にｎ⁺型カソード領域４およびｐ型カソード領域５の各ネットドーピング濃度分布が重なって、ｎ型バッファ層２１１のネットドーピング濃度分布２０３に上述した上凸部２１２および下凸状部２１３が形成される（図８参照）。

【0128】

プロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’において、半導体基板１０の裏面１０ａ（深さ＝０［μｍ］）におけるネットドーピング濃度は、プロトン注入２２１によるプロトンの飛程Ｒｐ（深さ＝−Ｒｐ［μｍ］）の位置におけるネットドーピング濃度の１０％以下であってもよい。

【0129】

図１９（ｂ）の水素ドナー濃度分布２２３および水素化学濃度分布２２４の、半導体基板１０の外側（横軸の深さが０μｍ未満の部分）に図示された部分は、プロトン注入２２１のプロトンの飛程Ｒｐの位置が明確になるように、プロトンの飛程Ｒｐからのプロトンの拡がりを示すガウス分布を半導体基板１０の外側にも仮想的に図示した仮想線である。

【0130】

すなわち、図１９（ｂ）の水素ドナー濃度分布２２３および水素化学濃度分布２２４の、半導体基板１０の外側に図示された部分は、プロトン注入２２１のエネルギーがアブソーバー２２２に吸収されることで、実際には半導体基板１０にプロトン注入２２１されない部分である。このため、図１９（ｂ）において横軸の深さが０μｍ未満の部分には、部材や物質、不純物濃度分布は存在しない。

【0131】

水素ドナー濃度が半導体基板１０のベースドーピング濃度Ｎ₀以上となる領域（すなわち半導体基板１０の裏面１０ａから水素ドナー濃度が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂までの領域）が、プロトン注入２２１により水素ドナーがネットドーピングされた領域である。この領域において、ｎ⁺型カソード領域４およびｐ型カソード領域５のネットドーピング濃度よりも水素ドナー濃度が低い深さでの水素ドナー濃度は、例えば次のように算出される。

【0132】

水素ドナー濃度が半導体基板１０のベースドーピング濃度Ｎ₀以上となる領域において、水素ドナー濃度を水素化学濃度で除算して、水素ドナーのドナー化率を予め算出する（水素ドナーのドナー化率＝水素ドナー濃度／水素化学濃度）。ドナー化率は深さに依存する場合もあるが、その平均値であってもよい。図１９（ｂ）には、水素ドナー濃度分布、水素化学濃度分布、および、半導体基板１０のベースドーピング濃度分布は、それぞれ符号２２３〜２２５を付した破線で示す（図２０，２２においても同様）。

【0133】

この水素ドナーのドナー化率を、ｎ⁺型カソード領域４のｎ型不純物のネットドーピング濃度およびｐ型カソード領域５のｐ型不純物のネットドーピング濃度よりもｎ型バッファ層２１１のネットドーピング濃度が低い深さでの水素化学濃度に乗算する。これによって、ｎ⁺型カソード領域４およびｐ型カソード領域５のネットドーピング濃度よりもｎ型バッファ層２１１のネットドーピング濃度が低い深さでの水素ドナー濃度が容易に算出可能である。

【0134】

水素化学濃度とは、プロトン注入２２１により半導体基板１０に導入されたプロトン（水素（ドナー化されていない水素を含む））の濃度である。半導体基板１０の内部の水素化学濃度は、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定可能である。

【0135】

水素ドナー濃度とは、半導体基板１０に導入されたプロトン（水素）のうち、ドナー化された水素（水素ドナー）のみの濃度である。半導体基板１０の内部の水素ドナー濃度は、拡がり抵抗（ＳＲ：Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ）測定、容量−電圧（ＣＶ：Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）測定および深い準位過渡分光（ＤＬＴＳ：Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定で測定可能である。

【0136】

なお、ＳＲ測定においては、プロトン注入２２１後の半導体基板１０のキャリア移動度がプロトン注入２２１前の半導体基板１０のキャリア移動度よりも低下している場合、ＣＶ測定と比べて水素ドナー濃度が低くなる。プロトン注入２２１のプロトンの飛程Ｒｐの位置における水素ドナー濃度は、例えば、水素ドナー濃度分布２２３をガウス分布と仮定することで、プロトン注入２２１によるプロトンのドーズ量および加速エネルギーに基づいて算出可能である。

【0137】

次に、実施の形態１と同様に、ｐ型カソード領域５およびｎ⁺型カソード領域４を形成した後、活性化のためのアニール処理を行う。活性化のためのアニール処理の温度は、例えば、３３０℃以上程度、好ましくは３５０℃以上程度、より好ましくは３８０℃以上程度とすることがよい。その理由は、半導体基板１０の内部にプロトンが拡散して、ｎ型バッファ層２１１のネットドーピング濃度分布２０３の下凸状部２１３がより形成されやすくなるからである。なお、実施の形態１と同様に、ｐ型カソード領域５およびｎ⁺型カソード領域４を形成した後、活性化のためのアニール処理は、それぞれプロトン注入および注入したプロトンの活性化アニール処理よりも前に行っても良い。

【0138】

ｎ型バッファ層２１１、ｐ型カソード領域５およびｎ⁺型カソード領域４を一括して活性化させることに代えて、ｎ型バッファ層２１１、ｐ型カソード領域５およびｎ⁺型カソード領域４を形成するごとに活性化のためのアニール処理を行ってもよい。その後、実施の形態１と同様に、アノード電極３またはカソード電極８の形成以降の工程を行うことによって、図１８に示すネットドーピング濃度分布２０３を有するｎ型バッファ層２１１を備えたダイオードが完成する。

【0139】

次に、プロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’と、キャリアライフタイムおよび再結合中心濃度と、の関係について説明する。図２０は、図１８のネットドーピング濃度分布に対するキャリアライフタイム分布および再結合中心濃度分布の関係を示す特性図である。図２０（ａ）には、図１９（ｂ）に示すプロトン注入２２１による水素ドナーのネットドーピング濃度分布２０３’を示す。図２０（ｂ）には、図２０（ａ）のネットドーピング濃度分布２０３’に対応するキャリアライフタイム分布および再結合中心濃度分布を示す。なお、図２０では、ｎ⁺型カソード領域４とｐ型カソード領域５（図１参照）を図示省略している。

【0140】

図２０（ｂ）に示すように、半導体基板１０の内部において、半導体基板１０のキャリアライフタイム（以下、バルクキャリアライフタイムとする）τ０のままの第１領域２３１と、当該第１領域２３１よりも半導体基板１０の裏面１０ａ側で、かつバルクキャリアライフタイムτ０よりもキャリアライフタイムの短い第２領域２３２と、の境界２３３の深さＸ₂₃は、ｎ型バッファ層２１１のネットドーピング濃度分布２０３（水素ドナーのネットドーピング濃度分布２０３’）の下凸状部２１３のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂よりも、半導体基板１０のおもて面１０ｂ側に位置していてもよい。この深さＸ₂₃に当該境界２３３を位置させるには、半導体基板１０の内部において、半導体基板１０の裏面１０ａから水素化学濃度分布（水素原子の分布）２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄よりも半導体基板１０のおもて面１０ｂ側に深い位置（深さＸ₂₃）まで再結合中心を分布させればよい。

【0141】

半導体基板１０の裏面１０ａから水素化学濃度分布２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄の位置は、ｎ型バッファ層２１１のネットドーピング濃度分布２０３の上凸部２１２，２１２’と下凸状部２１３との境界の深さＸ₂₁よりも半導体基板１０のおもて面１０ｂ側に位置してよい。さらに、半導体基板１０の裏面１０ａから水素化学濃度分布２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄の位置は、ｎ型バッファ層２１１のネットドーピング濃度が半導体基板のベースドーピング濃度Ｎ₀の２倍となる深さＸ₂₅よりも半導体基板１０のおもて面１０ｂ側に位置してよい。

【0142】

半導体基板１０の裏面１０ａから水素化学濃度分布２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄よりも半導体基板１０のおもて面１０ｂ側に深い位置まで再結合中心を分布させるには、ｎ型バッファ層２１１を形成するためのプロトン注入２２１においては、加速エネルギーを過剰に高くして過剰な運動エネルギーをプロトンに与え、プロトンに与えた過剰な運動エネルギーを上述したようにアブソーバー２２２で吸収させてから当該プロトンを半導体基板１０に注入する。加速エネルギーを過剰に高くするとは、すなわちアブソーバーで運動エネルギーを吸収させなければ、半導体基板１０の所定の深さよりもプロトンの飛程Ｒｐがさらに深くなる程度、あるいは、プロトンが半導体基板１０を突き抜ける程度に、加速エネルギーを高くすることであってもよい。

【0143】

このようにプロトン注入２２１を行うことで、プロトン注入２２１により半導体基板１０に大きな注入ダメージを与えることができ、点欠陥や転位、格子間原子、さらにこれらの度合が強いディスオーダーにより、再結合中心が多量に形成される。これにより、半導体基板１０の裏面１０ａから水素化学濃度分布２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄よりも半導体基板１０のおもて面１０ｂ側に深い位置（深さＸ₂₃）まで再結合中心を分布させることができる。さらに、半導体基板１０の裏面１０ａから水素化学濃度分布２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄よりも半導体基板１０のおもて面１０ｂ側に深い位置（深さＸ₂₃）まで再結合中心を分布させることで、ｎ型バッファ層２１１のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂におけるライフタイムτｂをτ０より低くすることができる。

【0144】

第１領域２３１には、再結合中心は形成されていない。このため、第１領域２３１のキャリアライフタイムは、バルクキャリアライフタイムτ０となる。このように半導体基板１０の内部に再結合中心を分布させることで、ｎ型バッファ層２１１のキャリアライフタイムは、バルクキャリアライフタイムτ０、または、半導体基板１０の内部で最も長いキャリアライフタイム（不図示）よりも短くなる。これにより、ＩＧＢＴのオン電圧低減とターンオフ損失低減とのトレードオフ関係を改善させることができる。また、ダイオードのターンオフ時に少数キャリアを蓄積するために逆回復特性により一時的に流れる電流（テール電流）を小さくすることができ、スイッチング損失を低減させることができる。

【0145】

半導体基板１０の内部のキャリアライフタイムは、例えば、半導体基板１０の裏面１０ａから水素化学濃度分布２２４が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₄で最も短い値τｍ１となる。半導体基板１０の内部の最短キャリアライフタイムτｍ１は、半導体基板１０の裏面１０ａ付近のキャリアライフタイムτｓよりも短くてもよい。最短キャリアライフタイムτｍ１は、半導体基板１０の裏面１０ａ付近のキャリアライフタイムτｓよりも短くすることができる。その理由は、次の通りである。

【0146】

半導体基板１０には、プロトン注入２２１により、半導体基板１０の裏面１０ａ付近で水素化学濃度が最も高く、かつ半導体基板１０の裏面１０ａから離れるほど水素化学濃度が低くなる水素化学濃度分布２２４で水素原子が導入される。半導体基板１０の水素原子は、点欠陥のダングリングボンド（未結合手）を終端する。このため、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11付近の領域と比べて、半導体基板１０の裏面１０ａ付近で多く点欠陥のダングリングボンドが水素原子で終端される。これによって、半導体基板１０の裏面１０ａ付近での再結合中心濃度は、ｎ型バッファ層２１１のネットドーピング濃度がピーク値Ｃ_P11となる深さＸ_P11での再結合中心濃度よりも小さくなるからである。

【0147】

ｎ型バッファ層２１１のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂でのキャリアライフタイムτｂは、半導体基板１０の裏面１０ａ付近のキャリアライフタイムτｓよりも長くてもよい。

【0148】

図２１は、実施の形態４にかかる半導体装置の別の一例のネットドーピング濃度分布を示す特性図である。図２１に示す実施の形態４にかかる半導体装置の別の一例が図１８に示す実施の形態４にかかる半導体装置と異なる点は、ｎ^-型ドリフト層１の内部においてｎ型バッファ層２１１よりも半導体基板１０の裏面１０ａから深い部分に、ｎ型バッファ層２１１と離して、プロトン注入による１つ以上のｎ型ＦＳ層２１５が選択的に設けられている点である。図２１には、ｎ型ＦＳ層２１５を１つ備える場合を示す。

【0149】

ｎ型ＦＳ層２１５の厚さＸ₄₂は、半導体基板１０の裏面１０ａ側がｎ⁺型カソード領域４である部分のｎ型バッファ層２１１の厚さＸ₄₁よりも厚くてもよい。この場合、複数回のプロトン注入２２１（図１９（ａ）参照）のうち、ｎ型バッファ層２１１を形成するためのプロトン注入２２１の加速エネルギーよりも、ｎ型ＦＳ層２１５を形成するためのプロトン注入２２１の加速エネルギーを高くする。

【0150】

または、ｎ型ＦＳ層２１５の厚さＸ₄₂は、半導体基板１０の裏面１０ａ側がｐ型カソード領域５である部分のｎ型バッファ層２１１の厚さＸ₄₁’よりも薄くてもよい。この場合、ｎ型ＦＳ層２１５を形成するためのプロトン注入は、ｎ型バッファ層２１１を形成するためのプロトン注入２２１よりも加速エネルギーを低くし、アブソーバー２２２を用いずに行えばよい。

【0151】

半導体基板１０の裏面１０ａ側がｐ型カソード領域５である部分のｎ型バッファ層２１１の厚さＸ₄₁’は、半導体基板１０の裏面１０ａ側がｎ⁺型カソード領域４である部分のｎ型バッファ層２１１の厚さＸ₄₁よりも薄い。ｎ型ＦＳ層２１５の不純物濃度のピーク値Ｃ_P13は、ｎ型バッファ層２１１のネットドーピング濃度のピーク値Ｃ_P11，Ｃ_P12よりも低くてもよい。

【0152】

ｎ型ＦＳ層２１５は、実施の形態１と同様に、水素ドナー層である。ｎ型ＦＳ層２１５を２つ以上設ける場合、実施の形態１のｎ型ＦＳ層と同様に、当該２つ以上のｎ型ＦＳ層２１５は、半導体基板１０の裏面１０ａから異なる深さに、深さ方向に対向するように配置される。

【0153】

このようにｎ型バッファ層２１１よりも半導体基板１０の裏面１０ａから深い部分に、プロトン注入による１つ以上のｎ型ＦＳ層２１５を設けることで、サージ電圧によりＩＧＢＴが自己クランプしてターンオフしアバランシェ状態が続く期間における破壊耐量を向上させることができる。また、ダイオードの逆回復時の電圧・電流波形の発振を抑制することができる。

【0154】

次に、図２１に示す実施の形態４にかかる半導体装置の別の一例において、図２１のｎ型バッファ層２１１およびｎ型ＦＳ層２１５を形成するためのプロトン注入による水素ドナーのネットドーピング濃度分布２０３’，２０４’と、キャリアライフタイムおよび再結合中心濃度と、の関係について説明する。図２２は、図２１のネットドーピング濃度分布に対するキャリアライフタイム分布および再結合中心濃度分布の関係を示す特性図である。

【0155】

図２２（ａ）には、図２１のｎ型バッファ層２１１およびｎ型ＦＳ層２１５を形成するためのプロトン注入による水素ドナーのネットドーピング濃度分布２０３’，２０４’を示す。図２２（ｂ）には、図２２（ａ）のネットドーピング濃度分布２０３’，２０４’に対応するキャリアライフタイム分布および再結合中心濃度分布を示す。図２２（ａ），２２（ｂ）の横軸は、図２１の半導体基板１０の裏面１０ａ（深さ＝０μｍ）からの深さに対応している。

【0156】

図２１に示す実施の形態４にかかる半導体装置の別の一例の再結合中心濃度分布が図１８に示す実施の形態４にかかる半導体装置の再結合中心濃度分布と異なる点は、ｎ型ＦＳ層２１５付近で再結合中心濃度が高くなっている点である。この再結合中心濃度分布は、ｎ型ＦＳ層２１５を、ｎ型バッファ層２１１と同様にアブソーバー２２２を用いてプロトン注入２２１によって形成することで実現可能である。ｎ型ＦＳ層２１５を設けることで、ｎ型ＦＳ層２１５を設けない場合と比べて、第１領域２３１と第２領域２３２との境界２３３の深さＸ₂₃’を半導体基板１０のおもて面１０ｂ側に近づけることができる。

【0157】

また、ｎ型ＦＳ層２１５付近の水素化学濃度は、ｎ型バッファ層２１１付近の水素化学濃度よりも低い。このため、ｎ型ＦＳ層２１５付近においては、ｎ型バッファ層２１１付近と比べて、点欠陥のダングリングボンドが水素原子で十分に終端されない。したがって、ｎ型ＦＳ層２１５付近の再結合中心濃度は、ｎ型バッファ層２１１のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂での再結合中心濃度よりも高くなっている。これによって、ｎ型ＦＳ層２１５付近のキャリアライフタイムτｍ２を、ｎ型バッファ層２１１のネットドーピング濃度が半導体基板１０のベースドーピング濃度Ｎ₀と一致する深さＸ₂₂でのキャリアライフタイムτｂよりも短くすることができる。

【0158】

以上、説明したように、実施の形態４によれば、複数のｎ型ＦＳ層に代えて、プロトンによる水素ドナーにより形成された１つのｎ型バッファ層を設けた場合においても、実施の形態１〜３と同様の効果を得ることができる。

【0159】

以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、４つのｎ型ＦＳ層を配置した場合を例に説明しているが、ｎ型ＦＳ層の個数は設計条件に合わせて種々変更可能である。また、各電極は、１つの金属膜からなる単層構造であってもよいし、複数の金属膜を積層した積層構造であってもよい。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。

【産業上の利用可能性】

【0160】

以上のように、本発明にかかる半導体装置は、インバータなどの電力変換装置や自動車のイグナイタなどに使用される半導体装置に有用である。

【符号の説明】

【0161】

１ ｎ^-型ドリフト層
２ ｐ型アノード層
３ アノード電極
４ ｎ⁺型カソード領域
５，４１ ｐ型カソード領域
６ カソード層
７，７ａ〜７ｄ，８１ ｎ型ＦＳ層
８ カソード電極
９，８２，８３ 結晶欠陥
１０ 半導体基板
１０ａ 半導体基板の裏面
１０ｂ 半導体基板のおもて面
１１〜１３，２０１，２０２ 不純物濃度分布
２１ プロトン注入
２２，２４ イオン注入
２３ イオン注入用マスク
３１ ＩＧＢＴ
３２ 誘導負荷
３３ 電源
３４ ダイオード
３５ コンデンサ
５１ 電子
５２ 最もカソード側のｎ型ＦＳ層の、深さ方向にｐ型カソード領域に対向する部分
６１ ＩＧＢＴ部
６２ ＦＷＤ部
６３ 中間領域
７１ ｐ型ベース領域
７２ トレンチ
７３ ゲート絶縁膜
７４ ゲート電極
７５ ｎ⁺型エミッタ領域
７６ ｐ⁺型コンタクト領域
７７ 層間絶縁膜
７８ エミッタ電極
７９ ｐ型コレクタ層
８０ コレクタ電極
２０３，２０３’，２０４’ ネットドーピング濃度分布
２１１ ｎ型バッファ層
２１２，２１２’ ｎ型バッファ層のネットドーピング濃度分布の上凸部
２１３ ｎ型バッファ層のネットドーピング濃度分布の下凸状部
２１４ ｎ型バッファ層のネットドーピング濃度分布の山状部
２１５ ｎ型バッファ層よりも半導体基板の裏面から深い部分に配置されたｎ型ＦＳ層
２２１ プロトン注入
２２２ アブソーバー
２２３ 水素ドナー濃度分布
２２４ 水素化学濃度分布
２２５ 半導体基板（バルク基板）のベースドーピング濃度分布（ｎ^-型不純物濃度分布）
２３１ 半導体基板の内部のバルクキャリアライフタイムのままの領域（第１領域）
２３２ 第１領域よりも半導体基板の裏面側の、バルクキャリアライフタイムよりもキャリアライフタイムの短い領域（第２領域）
２３３ 第１領域と第２領域との境界
Ｃ₁ ｐ型カソード領域の不純物濃度のピーク値
Ｃ₁’ ｐ型カソード領域の、最もカソード側のｎ型ＦＳ層との界面での不純物濃度
Ｃ₂ ｎ⁺型カソード領域の不純物濃度のピーク値
Ｃ₂’ ｎ⁺型カソード領域の、最もカソード側のｎ型ＦＳ層との界面での不純物濃度
Ｃ₃ 最もカソード側のｎ型ＦＳ層のカソード側の部分の不純物濃度（ｎ型ＦＳ層の不純物濃度のピーク値の０．５倍以下程度の不純物濃度）
Ｃ_P1 ｎ型ＦＳ層の不純物濃度のピーク値
Ｃ_P2 最もカソード側のｎ型ＦＳ層のアノード側に隣接するｎ型ＦＳ層の不純物濃度のピーク値
Ｃ_P11，Ｃ_P12 ｎ型バッファ層のネットドーピング濃度のピーク値
Ｃ_P13 ｎ型バッファ層よりも半導体基板の裏面から深い部分に配置されたｎ型ＦＳ層の不純物濃度のピーク値
ｄ 半導体基板の裏面とアブソーバーとの間隔
Ｎ₀ 半導体基板のベースドーピング濃度
Ｐ₁〜Ｐ₄ ｎ型ＦＳ層の不純物濃度のピーク
ｔ アブソーバーの厚さ
Ｘ₁ ｐ型カソード領域が半導体基板の裏面から達する深さ
Ｘ₂ ｎ⁺型カソード領域が半導体基板の裏面から達する深さ
Ｘ₃ ｎ型ＦＳ層の不純物濃度のピークよりもカソード側の部分のうち、ｎ型ＦＳ層の不純物濃度のピーク値の０．５倍以下程度の不純物濃度である部分が達する深さ
Ｘ₁₀ 最もカソード側のｎ型ＦＳ層の不純物濃度のピーク位置からｐ型カソード領域とｎ型ＦＳ層との境界までの距離
Ｘ₁₁ ｐ型カソード領域の厚さ
Ｘ₁₂ 所定深さからｐ型カソード領域とｎ型ＦＳ層との境界までの距離
Ｘ₁₃ ｎ⁺型カソード領域の厚さ
Ｘ₁₄ ｎ型ＦＳ層の、深さ方向にｐ型カソード領域に対向する部分の厚さ
Ｘ₂₀ 半導体基板の裏面からのｐ型カソード領域とｎ型バッファ層とのｐｎ接合の深さ
Ｘ₂₁ ｎ型バッファ層のネットドーピング濃度分布の上凸部と下凸状部との境界の深さ
Ｘ₂₂ ｎ型バッファ層のネットドーピング濃度が半導体基板（バルク基板）のベースドーピング濃度（ｎ^-型不純物濃度）と一致する深さ
Ｘ₂₃，Ｘ₂₃’ 第１領域と第２領域との境界の深さ
Ｘ₂₄ 半導体基板１０の裏面から水素化学濃度分布が半導体基板のベースドーピング濃度と一致する深さ
Ｘ₂₅ ｎ型バッファ層のネットドーピング濃度が半導体基板のベースドーピング濃度の２倍となる深さ
Ｘ₃₁，Ｘ₃₂ ｎ型バッファ層のネットドーピング濃度分布の上凸部が分布する長さ
Ｘ₃₃ ｎ型バッファ層のネットドーピング濃度分布の下凸状部が分布する長さ
Ｘ₄₁ ｎ型バッファ層の厚さ
Ｘ₄₂ ｎ型バッファ層よりも半導体基板の裏面から深い部分に配置されたｎ型ＦＳ層の厚さ
Ｘ_P1 最もカソード側のｎ型ＦＳ層の不純物濃度のピーク位置
Ｘ_P2 最もカソード側のｎ型ＦＳ層のアノード側に隣接するｎ型ＦＳ層の不純物濃度のピーク位置
Ｘ_P11，Ｘ_P12 ｎ型バッファ層のネットドーピング濃度がピーク値となる深さ
ｗ１ ｐ型コレクタ層の幅
ｗ２ カソード層の幅
ｗ１１ ｎ⁺型カソード領域の幅
ｗ１２ ｐ型カソード領域の幅
τ０ 半導体基板（バルク基板）のキャリアライフタイム
τｂ ｎ型バッファ層のネットドーピング濃度が半導体基板のベースドーピング濃度と一致する深さでのキャリアライフタイム
τｍ１ ｎ型バッファ層のネットドーピング濃度がピーク値となる深さでのキャリアライフタイム（半導体基板の内部の最短キャリアライフタイム）
τｍ２ ｎ型ＦＳ層付近のキャリアライフタイム
τｓ 半導体基板の裏面付近のキャリアライフタイム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】