知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6762955
(24)【登録日】2020年9月11日
(45)【発行日】2020年9月30日
(54)【発明の名称】アナログ干渉除去のためのロバスト係数計算
(51)【国際特許分類】
H04B 1/525 20150101AFI20200917BHJP
H04B 15/02 20060101ALI20200917BHJP
H04B 7/005 20060101ALI20200917BHJP
【ＦＩ】
H04B1/525
H04B15/02
H04B7/005
【請求項の数】12
【全頁数】35
(21)【出願番号】特願2017-547999(P2017-547999)
(86)(22)【出願日】2016年3月4日
(65)【公表番号】特表2018-511996(P2018-511996A)
(43)【公表日】2018年4月26日
(86)【国際出願番号】US2016021019
(87)【国際公開番号】WO2016148948
(87)【国際公開日】20160922
【審査請求日】2019年2月6日
(31)【優先権主張番号】14/658,047
(32)【優先日】2015年3月13日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】595020643
【氏名又は名称】クゥアルコム・インコーポレイテッド
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100109830
【弁理士】
【氏名又は名称】福原 淑弘
(74)【代理人】
【識別番号】100158805
【弁理士】
【氏名又は名称】井関 守三
(74)【代理人】
【識別番号】100112807
【弁理士】
【氏名又は名称】岡田 貴志
(72)【発明者】
【氏名】ホワン、インス
(72)【発明者】
【氏名】ソン、ボンヨン
(72)【発明者】
【氏名】トランド、ヒューイ
(72)【発明者】
【氏名】アルカラ、オスバルド
(72)【発明者】
【氏名】ソリマン、サミール・サリブ
【審査官】
対馬 英明
(56)【参考文献】
【文献】
特開２０１５−０４６８６５（ＪＰ，Ａ）
【文献】
米国特許第０６８６２３１５（ＵＳ，Ｂ１）
【文献】
特表２０１０−５０７３３７（ＪＰ，Ａ）
【文献】
米国特許第０８７９２５９８（ＵＳ，Ｂ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０４Ｂ １／３８−１／５８
Ｈ０４Ｂ １／７６−３／４４
Ｈ０４Ｂ ３／５０−３／６０
Ｈ０４Ｂ ７／００−７／０１
Ｈ０４Ｂ １／１０−１／１４
Ｈ０４Ｂ １５／００−１５／０６
(57)【特許請求の範囲】
【請求項1】
干渉除去のための方法であって、
送信信号を受信するために受信機を使用することと、
係数の第１のセットを使用して第１のコスト関数値を計算することと、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することと、
係数の前記第２のセットを使用して第２のコスト関数値を計算することと、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較することと、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用することと、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用し、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引くことと、
前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算することと、
を備える、方法。
送信信号を受信するために受信機を使用することと、
係数の第１のセットを使用して第１のコスト関数値を計算することと、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することと、
係数の前記第２のセットを使用して第２のコスト関数値を計算することと、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較することと、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用することと、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用し、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引くことと、
前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算することと、
を備える、方法。
【請求項2】
所定の条件が、使用のために前記第１の係数制御アルゴリズムをイネーブルする、請求項１に記載の方法。
【請求項3】
前記所定の条件は、受信信号強度指示（ＲＳＳＩ）しきい値より大きいＲＳＳＩであり、ここにおいて前記ＲＳＳＩは、前記第１のコスト関数値に対応するものである、請求項２に記載の方法。
【請求項4】
前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が示す場合、前記干渉除去のために係数の前記第２のセットを適用することをさらに備える、請求項１に記載の方法。
【請求項5】
係数の前記第３のセットを使用して第３のコスト関数値を計算することと、
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較することと、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用することと、
をさらに備える、請求項１に記載の方法。
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較することと、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用することと、
をさらに備える、請求項１に記載の方法。
【請求項6】
前記第２のコスト関数値を前記計算することは、係数の前記適用された第２のセットからもたらされる複数のサンプルのサンプル平均または移動平均に基づく、請求項１に記載の方法。
【請求項7】
係数の前記第１のセットおよび係数の前記第２のセットは、同相のおよび直交のコンポーネントによって示される、請求項１に記載の方法。
【請求項8】
前記第１のコスト関数値を前記計算することは、第１の平均平方誤差に基づき、前記第２のコスト関数値を前記計算することは、第２の平均平方誤差に基づく、請求項１に記載の方法。
【請求項9】
干渉除去のための装置であって、
少なくとも１つのプロセッサと、
係数の第１のセットを記憶するためのメモリであって、前記少なくとも１つのプロセッサに結合されたメモリと、
前記少なくとも１つのプロセッサに結合され、送信信号を受信するための受信機と、
係数の前記第１のセットを使用して第１のコスト関数値を計算するための手段と、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算するための手段と、
係数の前記第２のセットを使用して第２のコスト関数値を計算するための手段と、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較するための手段と、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用するための手段と、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用するための手段と、
前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算するための手段と、
を備え、
ここにおいて前記受信機は、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引く、装置。
少なくとも１つのプロセッサと、
係数の第１のセットを記憶するためのメモリであって、前記少なくとも１つのプロセッサに結合されたメモリと、
前記少なくとも１つのプロセッサに結合され、送信信号を受信するための受信機と、
係数の前記第１のセットを使用して第１のコスト関数値を計算するための手段と、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算するための手段と、
係数の前記第２のセットを使用して第２のコスト関数値を計算するための手段と、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較するための手段と、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用するための手段と、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用するための手段と、
前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算するための手段と、
を備え、
ここにおいて前記受信機は、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引く、装置。
【請求項10】
所定の条件が、使用のために前記第１の係数制御アルゴリズムをイネーブルし、前記所定の条件は、受信信号強度指示（ＲＳＳＩ）しきい値より大きいＲＳＳＩであり、前記ＲＳＳＩは、前記第１のコスト関数値に対応するものである、請求項９に記載の装置。
【請求項11】
係数の前記第３のセットを使用して第３のコスト関数値を計算するための手段と、
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較するための手段と、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用するための手段と、
をさらに備える、請求項９に記載の装置。
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較するための手段と、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用するための手段と、
をさらに備える、請求項９に記載の装置。
【請求項12】
少なくとも１つのプロセッサと、係数の第１のセットを記憶するためのメモリであって、前記少なくとも１つのプロセッサに結合されたメモリと、前記少なくとも１つのプロセッサに結合された受信機であって、ここにおいて前記受信機は送信信号を受信するように構成される、受信機と、を備えるデバイス上で、動作可能である、コンピュータ実行可能コードを記憶するコンピュータ可読記憶媒体であって、前記コンピュータ実行可能コードは、請求項１〜８のうちのいずれか一項に記載の方法を、前記少なくとも１つのプロセッサに実行させるための命令を備える、コンピュータ可読記憶媒体。
【発明の詳細な説明】
【関連出願の相互参照】
【0001】
[0001] 本出願は、２０１５年３月１３日に米国特許商標庁に出願された非仮出願第１４／６５８，０４７号の利益および優先権を主張するもので、その内容全体が参照により本書に組み込まれる。
【技術分野】
【0002】
[0002] 本開示は、概して、干渉除去システムおよび方法の分野に関し、特に、ベースバンド係数を使用して干渉除去の一部として残留ＤＣオフセット（residual DC offsets）（すなわち、ＤＣバイアス）の除去または最小化に関する。
【背景技術】
【0003】
[0003] 先進ワイヤレスデバイスは、同一、近接、高調波（harmonic）周波数において動作する複数の無線機を有し得る。無線機は、ネットワーク、例えばワイヤレス広域ネットワーク（ＷＷＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、ワイヤレスパーソナルエリアネットワーク（ＷＰＡＮ）、グローバルポジショニングシステム（ＧＰＳ）、グローバルナビゲーション衛星システム（ＧＬＯＮＡＳＳ）、ＢｅｉＤｏｕナビゲーション衛星システムなど、へのアクセスを提供し得る。無線機のいくつかの組み合わせは、それぞれの周波数間の干渉により共存する問題を生じさせる可能性がある。特に、１つの無線機が、別の無線機が受信しているのと同時に、および、同じまたはそれに近い周波数で、アクティブに送信している場合、送信無線機は、受信無線機に干渉を生じさせる（すなわち、デセンス（de-sense）する）可能性がある。例えば、同一帯域の干渉は、ブルートゥース（登録商標）（ＷＰＡＮ）および２．４ＧＨｚ ＷｉＦｉ（ＷＬＡＮ）間で生じ得、近接帯域の干渉はＷＬＡＮおよびロングタームエボリューション（ＬＴＥ（登録商標））帯域７、４０、４１間で生じ得、高調波干渉は、５．７ＧＨｚＩＳＭおよび１．９ＧＨｚ個人通信サービス（ＰＣＳ）間で生じ得、相互変調問題は、７ｘｘＭＨｚおよびＧＰＳ受信機間で生じ得る。
【0004】
[0004] アナログ干渉除去（ＡＩＣ）は、図１に示されるように、有線のＡＩＣパスにおける、および無線の結合路信号の位相および利得（gain）を一致させることによって受信無線機および送信無線機間の、干渉を除去し、ここにおいてｄｔは送信（アグレッサ（aggressor））無線機１０２から送信された信号であり、ｈｃは、送信無線機１０２から受信（ビクティム（victim））無線機１０４への結合チャネル（ワイヤセル結合パス信号）である。ＡＩＣ１０６は、ＡＩＣ１０６の出力に対する、負のサインを介して反映されたような結合チャネルｈｃの影響を、除去するように試みる。この除去は、別個の送信機-受信機アンテナのシナリオに対してのみならず、（１つまたは複数の）送信機および（１つまたは複数の）受信機が（１つまたは複数の）同じアンテナを共有するシナリオに対しても適用可能であり得る。後者の場合では、無線の結合チャネルが、有線チャネルに、さらに簡略化され得る。
【0005】
[0005] アナログ干渉除去は、ＲＦまたはベースバンドにおいて計算された適応可能なフィルタ係数を使用して行われ得、ここにおいてベースバンドは、デジタル実施、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号処理（ＤＳＰ）エレメントまたは特定用途向け集積回路（ＡＳＩＣ）を使用することを意味する。ベースバンド係数計算は、より正確な係数決定を可能にし得、それが、最適な干渉除去に通じ得る。かくして計算された係数は、望ましくない干渉を除去するために、基準信号を調整するためのアナログ干渉除去（ＡＩＣ）回路に送られる。しかしながら、ベースバンド処理の１つのデメリットは、望ましくないＤＣオフセットリーク（offset leakage）である。すなわち、基準信号は、ＡＩＣ調整の後に、残留ｄｃバイアスを有し得、それが干渉除去の質を低下させ得る。
【発明の概要】
【0006】
[0006] 下記は、本開示の１つまたは複数の態様の基本的な理解を提供するために、そのような態様の簡略化された概要を提示する。この概要は、本開示の全ての考慮された特徴の広範な概観ではなく、本開示の全ての態様の重要なまたはクリティカルな要素を特定することも、本開示の任意のまたは全ての態様の範囲を叙述することも意図していない。その唯一の目的は、後に提示されるより詳細な説明への序文として、簡潔な形態で本開示の１つまたは複数の態様のいくつかの概念を提示することである。
【0007】
[0007] 本開示の様々な態様に従えば、干渉除去のための方法は、送信信号を受信するための受信機を使用することと、係数の第１のセットを使用して第１のコスト関数値を計算することと、第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することと、係数の第２のセットを使用して第２のコスト関数値を計算することと、比較結果を与えるために第１のコスト関数値と第２のコスト関数値とを比較することと、干渉除去のために係数の第２のセットを適用するか第１のセットを適用するかを決定するためにその比較結果を使用することと、基準信号をフィルタ処理するために係数の第１のセットまたは第２のセットのうちの１つを適用し、干渉除去のために受信された送信信号からフィルタ処理された基準信号を差し引くことと、含む。
【0008】
[0008] 様々な態様では、干渉除去のための装置は、少なくとも１つのプロセッサと、係数の第１のセットを記憶するためのメモリであって、少なくとも１つのプロセッサに結合されたメモリと、少なくとも１つのプロセッサに結合された受信機であって、送信信号を受信するように構成された受信機と、少なくとも１つのプロセッサに結合された係数コントローラであって、以下の、係数の第１のセットを使用して第１のコスト関数値を計算することと、第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することと、係数の第２のセットを使用して第２のコスト関数値を計算することと、比較結果を与えるために第１のコスト関数値と第２のコスト関数値とを比較することと、干渉除去のために係数の第２のセットを適用するか第１のセットを適用するかを決定するためにその比較結果を使用することを行うように構成された係数コントローラと、基準信号をフィルタ処理するために係数の第１のセットまたは第２のセットのうちの１つを適用するためのアナログ干渉除去（ＡＩＣ）回路と、を含み、ここにおいて受信機は、干渉除去のために受信された送信信号からフィルタ処理された基準信号を差し引く。
【0009】
[0009] 様々な態様では、干渉除去のための装置は、少なくとも１つのプロセッサと、係数の第１のセットを記憶するためのメモリであって、少なくとも１つのプロセッサに結合されたメモリと、少なくとも１つのプロセッサに結合され、送信信号を受信するための受信機と、係数の第１のセットを使用して第１のコスト関数値を計算するための手段と、第１の係数制御アルゴリズムを使用して係数の第２のセットを計算するための手段と、係数の第２のセットを使用して第２のコスト関数値を計算するための手段と、比較結果を与えるために第１のコスト関数値と第２のコスト関数値とを比較するための手段と、干渉除去のために係数の第２のセットを適用するか第１のセットを適用するかを決定するためにその比較結果を使用するための手段と、基準信号をフィルタ処理するために係数の第１のセットまたは第２のセットを適用するための手段と、を含み、ここにおいて受信機は、干渉除去のために受信された送信信号からフィルタ処理された基準信号を差し引く。
【0010】
[0010] 様々な態様では、少なくとも１つのプロセッサと、係数の第１のセットを記憶するためのメモリであって、少なくとも１つのプロセッサに結合されたメモリと、少なくとも１つのプロセッサに結合された受信機であって、送信信号を受信するように構成された受信機と、を備えるデバイス上で動作可能なコンピュータ実行可能コードを記憶するコンピュータ可読記憶媒体であって、コンピュータ実行可能コードは、係数の第１のセットを使用して第１のコスト関数値を計算することを少なくとも１つのプロセッサにさせるための命令と、第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することを少なくとも１つのプロセッサにさせるための命令と、係数の第２のセットを使用して第２のコスト関数値を計算することを少なくとも１つのプロセッサにさせるための命令と、比較結果を与えるために第１のコスト関数値と第２のコスト関数値とを比較することを少なくとも１つのプロセッサにさせるための命令と、干渉除去のために係数の第２のセットを適用するか第１のセットを適用するかを決定するためにその比較結果を使用することを少なくとも１つのプロセッサにさせるための命令と、基準信号をフィルタ処理するために係数の第１のセットまたは第２のセットを適用することを少なくとも１つのプロセッサにさせるための命令と、を含み、ここにおいて受信機は、干渉除去のために受信された送信信号からフィルタ処理された基準信号を差し引くようにさらに構成される。
【0011】
[0011] 本開示のこれらの態様および他の態様は、以下に続く詳細の説明を検討すると、より十分に理解されるであろう。本開示の他の態様、特徴、および実施形態は、添付の図面と併せて、以下に続く本開示の具体的で実例的な実施形態の説明を検討すると、当業者には明らかになるだろう。本発明の特徴は、以下のある特定の実施形態および図面に関連して説明され得るが、本開示の全ての実施形態は、本書で説明される有利な特徴の１つまたは複数を含み得る。言い換えれば、１つまたは複数の実施形態は、特定の有利な特徴を有するものとして説明され得るが、そのような特徴の１つまたは複数もまた、本書で説明される開示の様々な実施形態に従って使用され得る。同様の方法で、例示的な実施形態は、デバイス、システム、または方法の実施形態として以下に説明され得るが、そのような実例的な実施形態が、様々なデバイス、システム、および方法で実施され得ることが理解されるべきである。
【図面の簡単な説明】
【0012】
【図1】アナログ干渉除去システムを例示するブロック図である。
【図2】１つまたは複数のワイヤレス通信デバイスを含むネットワーク環境を例示する図である。
【図3】本開示の様々な実施形態に従って、複数の送信機と複数の受信機を有するワイヤレス通信デバイスを例示するブロック図である。
【図4】本書に開示された様々な態様に従って干渉除去を行うように適応され得るシステムを例示するブロック図である。
【図5】ワイヤレス通信システムにおいて受信機のための係数コントローラの実施を例示するブロック図である。
【図6a】受信機おいて干渉除去を実施する間に電圧走査（voltage sweeping）を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図6b】受信機おいて干渉除去を実施する間に電圧走査を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図6c】受信機おいて干渉除去を実施する間に電圧走査を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図7a】受信機おいて干渉除去を実施する間に確率近似（stochastic approximation）を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図7b】受信機おいて干渉除去を実施する間に確率近似を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図7c】受信機おいて干渉除去を実施する間に確率近似を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図8a】受信機おいて干渉除去を実施する間に簡略化された確率近似（simplified stochastic approximation）を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図8b】受信機おいて干渉除去を実施する間に簡略化された確率近似を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図8c】受信機おいて干渉除去を実施する間に簡略化された確率近似を使用して残留ｄｃバイアスを最小化するための係数を決定するための例としてのアルゴリズムのフロー図を例示する。
【図9a】干渉除去のための方法のフロー図を例示する。
【図9b】干渉除去のための方法のフロー図を例示する。
【図10】本書に開示される特定の態様に従って適応された処理回路を利用した処理を利用する装置のためのハードウェア実施の例を例示する図である。
【図11】本書に開示される特定の態様に従って適応され得る処理回路を利用する装置の例を例示するブロック図である。
【詳細な説明】
【0013】
[0023] 添付された図面に関連して以下に記載される詳細な説明は、様々な構成の説明として意図され、本明細書に説明される概念が実施され得る唯一の構成を表すようには意図されない。詳細な説明は、様々な概念の完全な理解を提供することを目的とした特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしで実現され得ることは、当業者に明らかであろう。いくつかの事例では、周知の構造およびコンポーネントが、このような概念を曖昧にすることを避けるために、ブロック図の形式で示される。
【0014】
[0024] 本開示の様々な態様は、第２の無線機（トランシーバ）の受信性能に影響を与える１つの無線機（トランシーバ）による送信によってもたらされたローカル干渉を除去するための方法およびシステムに関する。特定の態様では、干渉除去システムは、異なる無線機の組み合わせに適応可能である。例えば、無線機の第１の組み合わせに起因する共存の問題に関しては、送信無線機（例えば、ＷｉＦｉ）は、干渉除去（ＩＣ）回路の入力のために選択され得、受信無線機（例えば、ブルートゥース）は、干渉除去回路の出力のために選択され得る。無線機の第２の(異なる)組み合わせに起因する共存の問題に関しては、送信無線機（例えば、ＷｉＦｉ）は、干渉除去回路の入力のために選択され得、受信無線機（例えば、ＬＴＥ帯域７）は、干渉除去回路の出力のために選択され得る。（干渉除去のような）除去という用語およびそれの変形は、少なくともいくつかの干渉が減じられるという点において、減少（reduction）、軽減（mitigation）および／または同様の語と同じ意味であり得ることが、留意されるべきである。
【0015】
[0025] 本開示の範囲内では、任意の適切な干渉除去回路が使用され得る。本開示のいくつかの態様では、干渉除去回路は、結合路における信号と干渉除去路における信号とを一致させるように構成されたアナログのワンタップ適応フィルタ（analog one-tap adaptive filter）であり得る。様々な例では、アナログのワンタップ適応フィルタは、アナログのワンタップ最小二乗平均（ＬＭＳ：least mean square）適応フィルタである。ＬＭＳ適応フィルタは、それが、エラー信号の最小二乗平均を生成するために計算されたフィルタ係数を使用して所望のフィルタを模倣するように、動作し得、それは、観測されたまたは受信された信号と所望の信号との間の差異を示し得る。従来のワンタップ干渉除去フィルタは、理想的には、周波数におけるそれのピークの除去エネルギーに焦点を当て、ここにおいて干渉する信号のパワーは、それの最大であり、従って複数の周波数の帯域または１つの周波数に影響を与える干渉、および／または干渉の１つのタイプに典型的に対処できる。ＤＣオフセットは、除去センターをアクティブに操るために、フィルタに適用され得、受信機から得られたベースバンド信号に従ってデジタルドメインにおいて自動的に計算されるＤＣオフセットの値を備える。ＤＣオフセットは、ベースバンド信号に従ってデジタルドメインにおいて計算されたフィルタ係数を使用して生成され得る。
【0016】
[0026] 本開示の特定の態様に従って、フィルタ係数（すなわち未知のｄｃバイアス）が決定され、コスト関数を最小化すること、すなわち除去エラーを最小化することによって干渉除去のためにＡＩＣ回路に提供される。
【0017】
[0027] 図２は、１つまたは複数のワイヤレス通信デバイス２０２ａ乃至２０２ｄを含むネットワーク環境２００を例示するブロック図である。各ワイヤレス通信デバイス２０２ａ乃至２０２ｄは、少なくとも１つのアクセスポイント２０６、２０８、２１０へ／から、ワイヤレス信号を送信および／または受信するように構成され得るか、適応され得る。いくつかの例では、ワイヤレス通信デバイス２０２ａ乃至２０２ｄは、少なくとも１つの他のワイヤレス通信デバイス２０２ａ乃至２０２ｄへ／から、ワイヤレス信号を送信および／または受信するように構成され得るか、適応され得る。１つまたは複数のワイヤレス通信デバイス２０２ａ乃至２０２ｄは、移動可能である間、静止したままでいることを主に意図されるデバイス、および／またはモバイルデバイスを含み得る。様々な例では、デバイスは、セルラー携帯電話、スマートフォン、携帯情報端末、携帯コンピュータデバイス、ウェアラブルコンピュータデバイス、および電化製品、メディアプレーヤ、ナビゲーションデバイス、タブレットなどであり得る。１つまたは複数のワイヤレス通信デバイス２０２ａ乃至２０２ｄはまた、ワイヤレス信号を送信および／または受信するためにイネーブルされる静止デバイス（例えば、デスクトップコンピュータ、マシンタイプ通信デバイスなど）を含み得る。１つまたは複数のワイヤレス通信デバイス２０２ａ乃至２０２ｄは、別のデバイスでの使用のために機能するようにイネーブルされ得る１つまたは複数の集積回路、回路ボード、および／または同等のものによって構成される、または具現化される装置またはシステムを含み得る。かくして、本書で使用されるように、「デバイス」および「モバイルデバイス」という用語は、各用語がワイヤレス信号を送信および／または受信し得るデバイスの任意の組み合わせ可能なグループ、または任意の単一のデバイスに言及することが意図される場合、同義で使用され得る。
【0018】
[0028] アクセスポイント２０６、２０８、２１０のうちの１つまたは複数は、無線アクセス技術（ＲＡＴ）を使用した接続性を提供する無線アクセスネットワーク（ＲＡＮ）２０４、２１４と連携され得る。ＲＡＮ２０４、２１４は、コアネットワークに１つまたは複数のワイヤレス通信デバイス２０２ａ乃至２０２ｄを接続し得る。様々な例では、ＲＡＮ２０４、２１４は、ＷＷＡＮ、ＷＬＡＮ、ＷＰＡＮ、ワイヤレスメトロポリタンエリアネットワーク（ＷＭＡＮ）、ブルートゥース通信システム、ＷｉＦｉ通信システム、モバイル通信のためのグローバルシステム（ＧＳＭ（登録商標））システム、エボリューションデータオンリー／エボリューションデータオプティマイズド（ＥＶＤＯ）通信システム、ウルトラモバイルブロードバンド（ＵＭＢ）通信システム、ＬＴＥ通信システム、衛星移動サービス補完的地上コンポーネント（ＭＳＳ−ＡＴＣ：Mobile Satellite Service- Ancillary Terrestrial Component）通信システム、および／または同等のものを含み得る。
【0019】
[0029] ＲＡＮ２０４、２１４は、クラウド２１２によって簡単に示されるように、他のデバイスおよび／またはリソースと通信するためにイネーブルされ得、そうでなければ他のデバイスおよび／またはリソースにわたって機能するようにアクセス可能であり得る。例えば、クラウド２１２は、１つまたは複数の通信デバイス、システム、ネットワーク、またはサービス、および／または、１つまたは複数のコンピュータデバイス、システム、ネットワーク、またはサービス、および／または同等のもの、またはそれらの任意の組み合わせを含み得る。
【0020】
[0030] 様々な例では、ＲＡＮ２０４、２１４は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、直交周波数分割多元接続（ＯＦＤＭＡ）、単一キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）などを含むが、それらに限定されない、任意の適切な多元接続および多重化スキームを使用し得る。ＲＡＮ２０４、２１４がＷＷＡＮである例では、ネットワークは、デジタルアドバンスドモバイルフォンシステム（Ｄ−ＡＭＰＳ）、ＩＳ−９５、ｃｄｍａ２０００、モバイル通信のためのグローバルシステム（ＧＳＭ）、ＵＭＴＳ、ｅＵＴＲＡ（ＬＴＥ）、または任意の他の適切なＲＡＴを実施し得る。ＧＳＭ、ＵＭＴＳおよびｅＵＴＲＡは、「第３世代パートナシッププロジェクト」（３ＧＰＰ（登録商標））と称するコンソーシアムからの文書において説明されている。ＩＳ−９５およびｃｄｍａ２０００は、「第３世代パートナシッププロジェクト２」（３ＧＰＰ２）と称するコンソーシアムからの文書において説明されている。３ＧＰＰおよび３ＧＰＰ２の文書は、公的に入手可能である。ＲＡＮ２０４、２１４がＷＬＡＮである例では、ネットワークは、ＩＥＥＥ８０２．１１ｘネットワーク、または他の任意の適切なネットワークタイプであり得る。ＲＡＮ２０４、２１４がＷＰＡＮである例では、ネットワークは、ブルートゥースネットワーク、ＩＥＥＥ８０２．１５ｘ、または他の任意のネットワークタイプであり得る。
【0021】
[0031] ワイヤレス通信デバイス２０２ａ乃至２０２ｄは、少なくとも１つの無線機（トランシーバとも呼ばれる）を含み得る。本書に使用されるように、「無線機」または「トランシーバ」という用語は、ワイヤレス信号を受信、および／またはワイヤレス信号を送信するためにイネーブルされ得る、任意の回路、および／または同等のものに言及し得る。特定の態様では、２つ以上の無線機は、回路、および／または同等のもの（例えば処理ユニット、メモリなど）の一部分を共有するためにイネーブルされ得る。すなわち、「無線機」または「トランシーバ」という用語は、信号を送信および受信どちらも行う能力を有するデバイスを含むと解釈され得、それは、別個の送信機および受信機を有するデバイス、信号を送信および受信するための組み合された回路を有するデバイス、および／または同等のものを含む。
【0022】
[0032] いくつかの態様では、ワイヤレス通信デバイス２０２ａ乃至２０２ｄは、ＲＡＮ２０４、２１４の少なくとも第１のネットワークと関連するワイヤレス信号を受信および／または送信するためにイネーブルされる第１の無線機と、ＲＡＮ２０４、２１４と一緒に配置されるか地理的にそれらにオーバーラップし得る他の送信機、ピアデバイス、またはアクセスポイント２０６、２０８、２１０と関連するワイヤレス信号を受信および／または送信するためにイネーブルされる第２の無線機、および／または、ナビゲーションシステム（例えば衛星ポジショニングシステムおよび／または同等のもの）を含み得る。
【0023】
[0033] 図３は、本書に開示される特定の態様に従って、複数の送信機３０２ａ乃至３０２ｄおよび複数の受信機３１０ａ乃至３１０ｄを含むワイヤレス通信デバイス３００を例示するブロック図である。Ｍ個の送信機３０２ａ乃至３０２ｄおよびＮ個の３１０ａ乃至３１０ｄは、最大ＭｘＮ個の受信機／送信機（Ｒｘ／Ｔｘ）回路として提供され得る。当業者は、Ｍの量とＮの量とが同じであることも同じでないこともあることを理解するであろう。そして、いくつかの場合では、それら量のいずれかはゼロであり得る。共存の問題は、１つまたは複数の送信機３０２ａ乃至３０２ｄがアクティブに送信しているとき、および１つまたは複数の受信機３１０ａ乃至３１０ｄがアクティブに受信しているときに、生じ得る。
【0024】
[0034] Ｒｘ／Ｔｘ回路３１０ａ／３０２ａ、３１０ｂ／３０２ｂ、３１０ｃ／３０２ｃ、および／または３１０ｄ／３０２ｄの各々は、例えば、それぞれの周波数、グループ遅延を有する無線周波数回路、他のＴｘ／Ｒｘ回路、Ｒｘ／Ｔｘ回路３１０ａ／３０２ａ、３１０ｂ／３０２ｂ、３１０ｃ／３２０ｃ、３１０ｄ／３０２ｄへの結合チャネル利得（coupling channel gains）、および／または同等のものを含む、特定のパラメータに従って動作するように構成され得る。例えば、第１のＴｘ／Ｒｘ回路３１０ａ／３０２ａは、第１の遅延ｄ１で第１の周波数ｆ１において動作し得、第２のＴｘ／Ｒｘ回路３１０ｂ／３０２ｂは、第２の遅延ｄ２で第２の周波数ｆ２において動作し得、第３のＴｘ／Ｒｘ回路３１０ｃ／３０２ｃは、第３の遅延ｄ３で第３の周波数ｆ３において動作し得る、など。第１のＴｘ／Ｒｘ回路３１０ａ／３０２ａは、第２のＴｘ／Ｒｘ回路３１０ｂ／３０２ｂへの結合チャネル利得ｈ１２、第３のＴｘ／Ｒｘ回路３１０ｃ／３０２ｃへの結合チャネル利得ｈ１３、などを有し得る。Ｔｘ／Ｒｘ回路３１０／３０２は様々な他のＴｘ／Ｒｘ回路への異なる結合チャネル利得を有し得る。
【0025】
[0035] 様々な態様では、装置３００は、例えば、同一、近接、高調波、または低調波（sub-harmonic）周波数で動作するＴｘ／Ｒｘ回路３１０ａ／３０２ａ、３１０ｂ／３０２ｂ、３１０ｃ／３０２ｃ、３１０ｄ／３０２ｄ間で生成される干渉を減じるように構成される。装置３００は、異なるＴｘ／Ｒｘ回路の組み合わせのために適応され得、または構成され得る。すなわち、装置３００は、Ｔｘ／Ｒｘ回路３１０ａ／３０２ａ、３１０ｂ／３０２ｂ、３１０ｃ／３０２ｃ、および／または３１０ｄ／３０２ｄの現在の組み合わせに起因する共存の問題に基づいて干渉を除去するように構成され得る。例えば、時間Ｔ１における共存の問題は、第１の送信機３０２ａがＷｉＦｉのために使用され、第２の受信機３１０ｂがブルートゥースのために使用されるときに生起し得る。いくつかのシステムでは、装置は、干渉除去（ＩＣ）回路３０６に第１の送信機３０２ａの出力を選択的に提供するように構成され得、そしてそれは、第２の受信機３１０ｂに干渉除去信号３１６を提供し得る。従って、干渉除去回路３０６、ビクティムＴｘ／Ｒｘ回路３１０ｂ／３０２ｂに対してアグレッサＴｘ／Ｒｘ回路３１０ａ／３０２ａに起因する干渉が、減じられることができる。様々な例では、アグレッサ３１０ａ／３０２ａからビクティムＴｘ／Ｒｘ回路３１０ｂ／３０２ｂへの結合チャネル利得は、２つのアンテナの分離に基づいて−１０ｄＢであり得、干渉除去回路３０６は、干渉除去の成功のためにこの利得を一致させるように構成され得る。動作の態様では、装置３００は、干渉除去構成を選択するように制御され得るデマルチプレクサ（ＤＥＭＵＸ：demultiplexer）回路３０８およびマルチプレクサ（ＭＵＸ）回路３０４を含み得る。
【0026】
[0036] 図４は、本書に開示される特定の態様に従って、送信機４０２と受信機４２０との間でローカルな干渉を除去するためのシステム４００の特定の態様を例示する。システム４００は、１つまたは複数のサブシステム、装置、デバイス、またはコンポーネントと連携され得る。送信機（ＴＸ）４０２は、オフェンディング送信機（offending transmitter）であり得、受信機４２０は、ビクティム受信機（victim receiver）であり得る。すなわち、送信機４０２は、ビクティム受信機４２０によって受信される無線の干渉信号４０６と関連してローカルな干渉を生成する、または生じさせるオフェンダ（offender）であり得る。オフェンディング送信機４０２およびビクティム受信機４２０は、同じデバイスの一部であり得る。さらに、単一の送信機４０２および単一の受信機４２０が示されるが、１つ以上の送信機４０２および／または１つ以上の受信機４２０が、本開示の態様に従って提供され得る。様々な態様では、送信機４０２は、図３に示される複数の送信機３０２のうちの１つであり、受信機４２０は、図３に示される複数の受信機３１０のうちの１つである。
【0027】
[0037] 送信機４０２は、電力増幅器（ＰＡ）４０８およびＴＸフィルタ４１０に連携され得るか、これらに結合され得、それらのコンポーネントは、当業者には周知であり、よってさらなる説明は、簡潔にするために省略される。ＰＡ４０８は、ＴＸ４０２による送信に関わるデータまたは信号を受信し得る。
【0028】
[0038] 送信機４０２は、カプラ４１２と連携され得る。カプラ４１２は、ＡＩＣ回路４１６に基準信号ｒ（ｔ）４０４を提供するために使用され得る。基準信号は、送信機４０２によって送信される信号のいくつかの部分または関数に対応し得、受信フィルタ４１４を通じて提供され得る。様々な例では、ＡＩＣ回路４１６は、ワンタップ適応フィルタ（例えば、ワンタップ最小二乗平均（ＬＭＳ：least mean square）適応フィルタ）を含み得る。
【0029】
[0039] おおむね、ＡＩＣ出力がローカルな干渉信号を除去するために破壊的なやり方で無線の干渉信号４０６と組み合され得るように、ＡＩＣ回路４１６は、所与の許容差（tolerance）内で無線の干渉信号４０６と一致する出力信号を生成するように構成され得る。ＡＩＣ回路４１６は、残留ｄｃバイアスを最小化するために、係数コントローラからＤＣオフセットを受信し得る。ＡＩＣ回路４１６は、加算器（adder）４２２への第１の入力として供給され得る出力を生成するように構成され得る。コンポーネント４２２が図４で加算器として図示されるが、当業者は、コンポーネント４２２が、信号を加える、または組み合わせる別のコンポーネント、積算器（integrator）、または結合器（combiner）である得ることを理解するであろう。加算器４２２への第２の入力は、ＲＸ４２０によって受信された無線の干渉信号４０６も対応し得る。いくつかの例では、無線の干渉信号４０６は、受信フィルタ４２４を通じて加算器４２２に提供され得る。
【0030】
[0040] 加算器４２２は、低雑音増幅器（ＬＮＡ：low-noise amplifier）４２６に提供される出力を生成するためにそれの入力を組み合わせるように構成され得る。様々な例では、加算器４２２は、受信フィルタ４２４から受信された入力からＡＩＣ回路４１６によって提供された入力を差し引くように構成され得る。フィルタ係数の選択が完全であるという理想的な場合では、干渉がＬＮＡ４２６に提供された信号において除去されるように、加算器４２２の第１の入力において提供された信号は、無線の干渉信号４０６に関連する干渉と同等である。この点において、カプラ４１２から、受信フィルタ４１４を通じて、ＡＩＣ回路４１６への経路は、基準信号ｒ（ｔ）を提供するために、基準経路として機能し得る。
【0031】
[0041] システム４００は、特定の許容差の範囲内で同じフィルタ特性を有するように受信機アンテナに結合された受信フィルタ４２４と基準信号経路における受信フィルタ４１４を提供し得る。すなわち、同じ方法で両信号をフィルタ処理することは、受信された信号（すなわち、無線の干渉信号４０６）と基準信号ｒ（ｔ）との間のいかなるタイミングの不一致も減じられる、または除去されることを確実にすることを、助けることができる。
【0032】
[0042] いくつかの例では、ＡＩＣ回路４１６は、受信された信号がベースバンド信号に転換された後に、それに基づく情報を使用して、構成され得る。様々な例では、係数コントローラ４５０は、ベースバンド信号から１つまたは複数の係数を取り出し、係数に基づいてＡＩＣ回路４１６を構成し得る。すなわち、ＬＮＡ４２６からの出力ｙ（ｔ）は、ミキサ４２８およびＡＩＣ回路４１６に提供され得る。そしてミキサ４２８は、ＬＮＡ４２６からの出力ｙ（ｔ）を、第１の信号ドメインまたは周波数から第２の信号ドメインまたは周波数に、転換する。例えば、第１の信号ドメインは、選択された無線周波数に関連し得、第２の信号ドメインは、ベースバンド周波数に関連し得る。ここでは、ベースバンド信号は、例えば最大２０ｋＨｚの可聴範囲に対応するいくつかの例では、非変調信号、ローパス信号、または比較的低い周波数の信号を含み得る。いくつかの例では、ミキサ４２８は、ベースバンドへの転換を提供するために、電圧制御発振器（ＶＣＯ）のような発振器から信号を受信し得る。
【0033】
[0043] ミキサ４２８からの出力ベースバンド信号は、アンチエイリアスフィルタ（anti-aliasing filter）として動作し得るアナログのフィルタ４３０に提供され得る。アナログフィルタ４３０の出力は、係数コントローラ４５０内に存在するように示されるアナログデジタルコンバータ（ＡＤＣ）４３２に提供され得る。ＡＤＣ４３２の出力は、受信機４２０の応答の測定を提供するために、アルゴリズムエンジン４３４に提供される。様々な例では、受信機の応答は、受信機の出力に存在する所望の信号、干渉および騒音の重ね合わせである。アルゴリズムエンジン４３４は、１つまたは複数のアルゴリズムに対応し得る。例えば、アルゴリズムは、（１つまたは複数の）コスト関数を計算するために使用され得、一方で別のアルゴリズムが、係数制御のために使用され得る。
【0034】
[0044] アルゴリズムエンジン４３４は、ＤＣオフセットを代表する１つまたは複数の信号を生成および出力し、および／または係数をＡＩＣ回路４１６にフィルタ処理するように、構成され得る。アルゴリズムエンジン４３４は、デジタルフォーマットにおいて出力を生成し得、出力は、デジタルアナログコンバータ（ＤＡＣ）４４０に提供され得る。そしてＤＡＣ４４０の出力は、ＡＩＣ回路４１６に提供され得る。図５に示されるように、アルゴリズムエンジン４３４は、様々な例では、以下の、コスト関数計算モジュール５０５、記憶コスト関数モジュール５１０、コスト関数比較モジュール５２０、係数計算アルゴリズム選択モジュール５３０、係数計算モジュール５５５および／または係数アプリケーションモジュール５７０であるコンポーネントのうちの１つまたは複数を含み得る。当業者は、アルゴリズムエンジン４３４内のコンポーネントのリストが排他的なリストではなく、他のコンポーネントが含まれ得、それらが本開示の精神および範囲内にあり得ることを、理解するであろう。
【0035】
[0045] ＡＩＣ回路４１６は、多相コンポーネント４８１および４８５を含み得る。多相コンポーネント４８１および４８５は、基準信号４０４に対して直交信号出力、および同相信号出力を生成するために使用され得る。同相信号出力は、位相シフトの無い（例えば、０度の位相シフトの）基準信号４０４を単純にパスすることによって生成され得る。直交信号出力は、基準信号４０４に９０度の位相シフトを適用することによって生成され得る。
【0036】
[0046] 第１の多相コンポーネント４８１による同相信号出力は、ミキサ４８２に提供される。第１の多相コンポーネント４８１による直交信号出力は、ミキサ４８４に提供される。ミキサ４８２、４８４の出力は、加算器、積算器、または結合器４８３に提供される。加算器４８３の出力は、加算器４２２への入力として機能する。
【0037】
[0047] 第２の多相コンポーネント４８５による同相信号出力は、ミキサ４８６に提供される。第２の多相コンポーネント４８５による直交信号出力は、ミキサ４９０に提供される。ミキサ４８６、４９０は、各々、ＬＮＡ４２６の出力に対応する第２の入力を受信する。かくして、本開示のいくつかの態様では、受信機４２０の出力信号に対応するフィードバックは、ＡＩＣ回路４１６への入力として提供される。
【0038】
[0048] ミキサ４８６の出力は、第１の加算器または積算器４８７に提供される。ミキサ４９０の出力は、第２の加算器または積算器４９１に提供される。積算器４８７、４９１の各々への第２の入力は、係数コントローラ４５０によって提供され、それは、ＡＩＣ回路４１６を操るために使用され得るデジタル化された受信信号から係数を生成する。積算器４８７、４９１の出力は、第１および第２のローパスフィルタ（ＬＰＦ）４８８および４９２を、それぞれ、含む、１つまたは複数のフィルタに提供され得る。第１および第２のＬＰＦ４８８、４９２の出力は、１つまたは複数の増幅器４８９および４９３に、それぞれ、提供され得る。増幅器４８９、４９３は、各々、独立して制御された利得（Ｇ）値を有し得る。いくつかの例では、共通の利得は、増幅器４８９および４９３の両方と関連して使用され得る。増幅器４８９、４９３の出力は、ミキサ４８２および４８４に、それぞれ、入力として提供され得る。
【0039】
[0049] 積算器４８７、４９１の各々への第２の入力は、係数コントローラ４５０によって実行されるアルゴリズムエンジン４３４によって出力されたオフセットおよび／または係数に対応する。係数は、ＬＮＡ４２６によるＲＦ信号出力に直接には基づかず、むしろ、係数は、受信された信号に、それがアナログデジタルコンバータ（ＡＤＣ）４３２を使用してベースバンド信号に転換された後に、基づく。すなわち、係数コントローラ４５０は、ＡＩＣ回路４１６を操るためにベースバンド信号から１つまたは複数の係数を生成し得る。デジタル係数は、デジタルアナログコンバータ４４０を使用してアナログ信号に転換され得る。
【0040】
[0050] 本書に開示された特定の態様に従って提供された干渉除去回路は、受信機に影響を与え得る複数の干渉ソースおよび／またはタイプに同時に対処するように適応され得る。様々な例では、干渉のソースは、ＬＴＥに割り当てられた周波数においてＬＴＥ信号を送信する近隣および／またはローカル送信アンテナであり得る。これらのＬＴＥ信号は、ＷｉＦｉ受信アンテナにおいて強い干渉を生成する可能性がある。帯域外（ＯＯＢ）輻射（out-of-band emission）、基本波輻射（fundamental emission）、および位相ノイズに起因する干渉を含む、異なるタイプの干渉が、生成され得る。干渉は、たとえＷｉＦｉチャネルによって使用される周波数がＬＴＥによって使用される周波数と全く異なる場合であっても、生成され得る。１つの特定の例では、干渉は、ＬＴＥ帯域４０（Ｂ４０）におけるＬＴＥ送信と２．４６２ＧＨｚ Ｗｉ−Ｆｉチャネル１１との間に生じ得る、それは、１００ＭＨｚの帯域幅を有する２．４ＧＨｚと２．３ＧＨｚとの間の周波数が割り当てられる。干渉は、アナログのアンチエイリアスフィルタであり得るチャンネライゼーションフィルタがミキサの後に配置され、過大なエネルギーがＷｉＦｉ帯域に流れ込み、ＲＸフロントエンドを飽和状態にするので、生じ得る。
【0041】
[0051] 図５は、ワイヤレス通信システムにおいて受信機のための係数コントローラの実施を例示するブロック図である。様々な例では、受信されたベースバンド信号ｓ（ｔ）は、直交信号コンポーネント、同相受信ベースバンド信号ｉ（ｔ）および直交受信ベースバンド信号ｑ（ｔ）に分解される。各直交信号コンポーネントは、ｉ（ｔ）およびｑ（ｔ）であり、アナログ入力信号処理モジュール５０１および５０２によって、それぞれ、処理される。様々な例では、アナログ入力信号処理モジュール５０１および５０２は、ローパスフィルタリング、増幅、アンチエイリアスフィルタリング、ｄｃバイアス補償などのような、ベースバンド信号処理機能を含み得る。次に、処理された直交信号コンポーネントは、その後、アナログデジタルコンバータを使用して、デジタル直交信号コンポーネント、ｘ（ｎ）およびｙ（ｎ）、に転換される。様々な例では、処理された直交信号コンポーネントは、別個のアナログデジタルコンバータ４３２ａおよび４３２ｂによって転換され、デジタル直交信号コンポーネント、ｘ（ｎ）およびｙ（ｎ）、を生成する。様々な例では、別個のアナログデジタルコンバータは、信号帯域幅Ｂの少なくとも２倍の高さのサンプルレートＲで、動作する（例えばNyquist-Shannonサンプリング基準）。別の例では、別個のアナログデジタルコンバータは、Ｎビットに対応する振幅分解能（amplitude resolution）で動作する。これらのデジタル直交信号コンポーネントは、係数コントローラ４５０内でアルゴリズムエンジン４３４への入力として機能する。様々な例では、アルゴリズムエンジン４３４は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、ソフトウェアベースのプロセッサ、または任意の適切なタイプの計算プラットフォームとして実施され得る。
【0042】
[0052] 次に、デジタル直交信号コンポーネントｘ（ｎ）およびｙ（ｎ）は、コスト関数計算モジュール５０５に入力される。コスト関数計算モジュール５０５は、干渉除去のためにＡＩＣ回路４１６に関わる係数を使用してコスト関数値を計算する。様々な例では、初期の係数値は、記憶された値、ランダム値であり得るか、０値に設定され得る。次の計算は、アップデートされている現在生成された値を使用する。様々な例では、コスト関数計算モジュール５０５は、ＡＩＣ回路４１６で使用される係数（例えば、ベースバンド係数）を最適化するために使用されるコスト関数Ｃ（ｒ）を生成する。別の例では、コスト関数計算モジュール５０５は、デジタル直交信号コンポーネントｘ（ｎ）およびｙ（ｎ）の複数のサンプルのためにコスト関数Ｃ（ｒ）を生成し、ここで、ｒ＝ｘ＋ｊｙおよびｊは虚数単位（imaginary unit）（すなわち、−１の平方根）である。例えば、コスト関数Ｃ（ｒ）は、サンプル平均、すなわち、所定の量のサンプルＭにわたるデジタル直交信号コンポーネントのマグニチュードの平方の非荷重合計（unweighted summation of the square of the magnitudes）、（すなわち、所定の持続時間）として計算され得る。
【0043】
【数1】
【0044】
[0053] 代わって、コスト関数Ｃ（ｒ）は、荷重係数αを有するデジタル直交信号コンポーネントのマグニチュードの平方の移動平均として計算され得る。
【0045】
【数2】
【0046】
ここで、
【0047】
【数3】
【0048】
【数4】
【0049】
[0054] 様々な例では、荷重係数αは、数字上の利便性のために、（１−α）が２（例えば、２０、２−１、２−２．．．）のパワーであるように、選択され得、または、完全に設定可能なものとして選択され得る。様々な態様では、移動平均は、αの構成を通じて変更可能な持続時間の利点を有する。他の態様では、移動平均は、より簡潔なハードウェア実施（例えば、分割の回避）を可能にし得る。
【0050】
[0055] コスト関数比較モジュール５２０は、複数のコスト関数値を比較する。次に、コスト関数Ｃ（ｒ）は、コスト関数記憶モジュール５１０において記憶される。そしてコスト関数Ｃ（ｒ）は、次に、コスト関数記憶モジュール５１０から取り出され、係数をアップデートするか、または係数を（ＡＩＣ回路４１６で使用されるために）その値に保持するかを決定するために、コスト関数しきい値Ｃ０と比較される。
【0051】
[0056] 様々な例では、コスト関数Ｃ（ｒ）がコスト関数しきい値Ｃ０を超過する場合、その後係数はアップデートされる。そうではない場合は、係数はその値に保持される（すなわち、フリーズされる（frozen））。様々な態様では、コスト関数は、受信信号強度指示（ＲＳＳＩ）に対応し、コスト関数比較は、ＲＳＳＩがＲＳＳＩしきい値より強い（例えば、干渉がＡＩＣ回路４１６のためにアップデートされたベースバンド係数を保証するのに十分な程度に強い）か否かを決定する。様々な例では、コスト関数は、（１つまたは複数の）干渉対信号レベルのような他のシステムパラメータに基づき得る。
【0052】
[0057] 係数計算アルゴリズム選択モジュール５３０は、干渉除去のために係数のセットを適用するか、または係数のセットをアップデートするか、を決定し得る。係数のセットが干渉除去のために適用される場合、係数のセットは、係数計算アルゴリズム選択モジュール５３０から（ライン５３１を介して）係数アプリケーションモジュール５７０に送られる。係数のセットがアップデートされる場合、係数計算アルゴリズムは、係数計算アルゴリズム選択モジュール５３０によって選択される。様々な例では、係数計算アルゴリズムは、電圧走査モジュール５４０内の電圧走査アルゴリズム、簡略化された確率近似モジュール５５０内の簡略化された確率近似アルゴリズム、または確率近似モジュール５６０内の確率近似アルゴリズム間で選択され得る。当業者は、（本書にリストアップされたものとは異なる）他の係数計算アルゴリズムが本開示の範囲または精神から逸脱せずに他の例で使用され得ることを、理解するであろう。次に、アップデートされたベースバンド係数は、選択された係数計算アルゴリズムによって計算され、係数アプリケーションモジュール５７０に送られる。様々な例では、係数アプリケーションモジュール５７０は、アルゴリズムエンジン４３４の出力として、アップデートされた係数（例えば、直交ベースバンド係数ｂｘおよびｂｙ）を供給する。
【0053】
[0058] 次に、アップデートされたベースバンド係数は、アップデートされたベースバンド係数をアナログ形式に転換するために、デジタルアナログコンバータに送られる。様々な例では、アップデートされた直交ベースバンド係数ｂｘおよびｂｙは、アップデートされたアナログ係数ｃｘおよびｃｙを生成するために、別個のアナログデジタルコンバータ４４０ａおよび４４０ｂによって転換される。次に、アップデートされたアナログ係数ｃｘおよびｃｙは、アップデートされかつ処理されたアナログ係数ｄｘおよびｄｙを生成するために、アナログ出力信号処理モジュール５７１および５７２によって処理される。様々な例では、アナログ出力信号処理モジュール５７１および５７２は、ローパスフィルタリング、増幅、ｄｃバイアス補償などのような、ベースバンド信号処理機能を含み得る。
【0054】
[0059] そして、アップデートされかつ処理されたアナログ係数ｄｘおよびｄｙは、干渉除去のためにＡＩＣ回路４１６に送られる。様々な例では、アップデートされかつ処理されたアナログ係数ｄｘおよびｄｙは、ＡＩＣ回路４１６に送られる前に、増幅器４９５によって増幅される。
【0055】
[0060] 図６ａ乃至６ｃは、受信機おいて干渉除去を実施する間に残留ｄｃバイアスを最小化するための係数を決定するために電圧走査（voltage sweeping）を使用するための例としてのアルゴリズムのフロー図を例示する。様々な態様では、係数計算アルゴリズムは、第１のデジタル信号コンポーネントｘ（ｎ）および第２のデジタル信号コンポーネントｙ（ｎ）を、入力として使用する。電圧走査を使用する係数計算アルゴリズムは、第１のベースバンド係数ｂｘおよび第２のベースバンド係数ｂｙを、出力として生成する。第１のデジタル信号コンポーネントｘ（ｎ）は、同相信号コンポーネントと呼ばれ、第２のデジタル信号コンポーネントｙ（ｎ）は、直交信号コンポーネントと呼ばれる。それに応じて、第１のベースバンド係数ｂｘは、同相係数と呼ばれ、第２のベースバンド係数ｂｙは、直交係数と呼ばれる。様々な例では、電圧走査を使用する係数計算アルゴリズムは、（図４に示される）アルゴリズムエンジン４３４内に存在する。
【0056】
[0061] 様々な例では、係数計算アルゴリズムは、最適な性能を決定するためにコスト関数Ｃを使用する。最適な性能は、コスト関数Ｃが最小化されるときに得られ得る。
【0057】
直交コンポーネントを固定し、電圧走査を使用して同相コンポーネントをインクリメントする[0062] ブロック６１０において、初期の直交係数ｂｙ０を得るために直交係数を固定値に設定し、初期の同相係数ｂｘ０を得るために同相係数を初期の値Ｖｍｉｎに初期化する。直交係数固定値は、例えば、同様に初期の直交係数ｂｙ０を得るために、Ｖｍｉｎに設定され得る。ブロック６１５において、ＡＩＣ回路４１６に初期の同相係数ｂｘ０および初期の直交係数ｂｙ０を供給し、初期の同相応答ｒ０を得る。様々な例では、初期の同相応答ｒ０は、サンプル平均として、または移動平均として、得られる。初期の同相応答ｒ０は、ｒ０＝（ｘ０，ｙ０）によって示され得る。
【0058】
[0063] ブロック６２０において、初期の同相応答ｒ０において判断される初期のコスト関数Ｃ（ｒ０）を計算する。ブロック６２５において、所定の条件Ｃ０と初期のコスト関数Ｃ（ｒ０）を比較する。様々な例では、所定の条件は、最小のＲＳＳＩレベルに対応する。初期のコスト関数Ｃ（ｒ０）がＣ０より大きい場合、ブロック６３５に進む。そうでない場合、ブロック６３０に進み、初期の同相係数をｂｘ０に、初期の直交係数をｂｙ０にフリーズさせる。
【0059】
[0064] ブロック６３５において、第１のアップデートされた同相係数ｂｘ１を得るために、初期の値ＶｍｉｎをＶｓｔｅｐだけインクリメントすることによって初期の同相係数ｂｘ０をアップデートする。ここでは、ｂｘ１．＝ｂｘ０＋Ｖｓｔｅｐとなり、ここにおいてＶｓｔｅｐは電圧インクリメントである。ブロック６４０において、干渉除去のためにＡＩＣ回路４１６に第１のアップデートされた同相係数ｂｘ１および初期の直交係数ｂｙ０を供給し、第１のアップデートされた同相応答ｒ１を得る。第１のアップデートされた同相応答ｒ１は、ｒ１＝（ｘ１，ｙ０）によって示され得る。ブロック６４５において、第１のアップデートされた同相応答ｒ１において判断される最初のアップデートされた同相コスト関数Ｃ（ｒ１）を計算する。様々な例では、第１のアップデートされた同相応答ｒ１は、サンプル平均として、または移動平均として、得られる。本書には示されていないが、アップデートされた同相コスト関数（Ｃ（ｒ２）、Ｃ（ｒ３）．．．Ｃ（ｒｎ））を得るためにＶｓｔｅｐだけインクリメントすることによる同相係数のさらなるアップデートが、行われ得る。同相係数のアップデートがＶｓｔｅｐによる先の同相係数のインクリメントに基づくことが、理解される。ブロック６５０において、同相コスト関数（Ｃ（ｒ０）、Ｃ（ｒ１）、Ｃ（ｒ２）、Ｃ（ｒ３）．．．Ｃ（ｒｎ））からの最小の同相コスト関数に基づいて最適な同相係数ｂｘｏｐｔを決定する。
【0060】
同相コンポーネントを固定し、電圧走査を使用して直交コンポーネントをインクリメントする[0065] ブロック６５５において、初期の同相係数ｂｘ０を得るために同相係数を固定値に、例えばＶｍｉｎに、設定し、初期の直交係数ｂｙ０を得るために直交係数を初期の値Ｖｍｉｎに初期化する。ブロック６６０において、ＡＩＣ回路４１６に初期の同相係数ｂｘ０および初期の直交係数ｂｙ０を供給し、初期の直交応答ｓ０を得る。初期の直交応答ｓ０は、ｓ０＝（ｘ０，ｙ０）によって示され得る。様々な例では、初期の直交応答ｓ０は、サンプル平均として、または移動平均として、得られる。
【0061】
[0066] ブロック６６５において、初期の直交応答ｓ０＝（ｘ０，ｙ０）において判断される初期のコスト関数Ｃ（ｓ０）を計算する。ブロック６７０において、所定の条件Ｃ１と初期のコスト関数Ｃ（ｓ０）を比較する。Ｃ１は、上記の同相関数計算においてＣ０と同じ値を有し得る。様々な例では、所定の条件Ｃ１は、最小のＲＳＳＩレベルに対応する。様々な例では、所定の条件Ｃ１は、ＲＳＳＩレベルに基づいて測定された値または記憶された値であり得る。初期のコスト関数Ｃ（ｓ０）がＣ１より大きい場合、ブロック６８０に進む。そうでない場合、ブロック６７５に進み、初期の同相係数をｂｘ０に、初期の直交係数をｂｙ０にフリーズさせる。
【0062】
[0067] ブロック６８０において、第１のアップデートされた直交係数ｂｙ１を得るために、初期の値ＶｍｉｎをＶｓｔｅｐだけインクリメントすることによって初期の直交係数ｂｙ０をアップデートする。ここでは、ｂｙ１．＝ｂｙ０＋Ｖｓｔｅｐ．となる。ブロック６８５において、干渉除去のためにＡＩＣ回路４１６に第１のアップデートされた直交係数ｂｙ１および初期の同相係数ｂｘ０を供給し、第１のアップデートされた直交応答ｓ１を得る。第１のアップデートされた直交応答ｓ１は、ｓ１＝（ｘ０，ｙ１）によって示され得る。ブロック６９０において、第１のアップデートされた直交応答ｓ１において判断される第１のアップデートされた直交コスト関数Ｃ（ｓ１）を計算する。様々な例では、第１のアップデートされた直交応答ｓ１は、サンプル平均として、または移動平均として、得られる。本書には示されていないが、アップデートされた直交コスト関数（Ｃ（ｓ２）、Ｃ（ｓ３）．．．Ｃ（ｓｍ））を得るためにＶｓｔｅｐだけインクリメントすることによる直交係数のさらなるアップデートが、行われ得る。直交係数のアップデートがＶｓｔｅｐによる先の直交係数のインクリメントに基づくことが、理解される。ブロック６９５において、直交コスト関数（Ｃ（ｓ０）、Ｃ（ｓ１）、Ｃ（ｓ２）、Ｃ（ｓ３）．．．Ｃ（ｓｍ））からの最小の直交コスト関数に基づいて最適な直交係数ｂｙｏｐｔを決定する。
【0063】
[0068] ブロック６９９において、残留ｄｃバイアスを最小化するためにＡＩＣ回路４１６に、最小の同相および直交コスト関数に基づく最適な係数ｂｘｏｐｔおよびｂｙｏｐｔを供給する。
【0064】
[0069] 図７ａ乃至７ｃは、受信機おいて干渉除去を実施する間に残留ｄｃバイアスを最小化するための係数を決定するために確率近似を使用するための例としてのアルゴリズムのフロー図を例示する。様々な態様では、係数計算アルゴリズムは、第１のデジタル信号コンポーネントｘ（ｎ）および第２のデジタル信号コンポーネントｙ（ｎ）を、入力として使用する。確率近似を使用する係数計算アルゴリズムは、第１のベースバンド係数ｂｘおよび第２のベースバンド係数ｂｙを、出力として生成する。第１のデジタル信号コンポーネントｘ（ｎ）は、同相信号コンポーネントと呼ばれ、第２のデジタル信号コンポーネントｙ（ｎ）は、直交信号コンポーネントと呼ばれる。それに応じて、第１のベースバンド係数ｂｘは、同相係数と呼ばれ、第２のベースバンド係数ｂｙは、直交係数と呼ばれる。様々な例では、確率近似を使用する係数計算アルゴリズムは、（図４に示される）アルゴリズムエンジン４３４内に存在する。
【0065】
直交コンポーネントを固定し、確率近似を使用して同相コンポーネントをインクリメントする[0070] ブロック７１０において、同相コンポーネントおよび直交コンポーネントを有する初期の係数ｃ０に係数を設定する。初期の係数ｃ０は、（ｂｘ０，ｂｙ０）として示され得、ここにおいてｂｘ０は初期の同相係数であり、ｂｙ０は初期の直交係数である。例が同相および直交係数で示されるが、それは任意の二次元、すなわち第１次元および第２次元、に一般化され得る。
【0066】
[0071] ブロック７１５において、第１の同相インクリメントΔｘだけ初期の同相係数ｂｘ０をインクリメントすることによって第１の同相係数ｂｘ１を得る、すなわち、ｂｘ１＝ｂｘ０＋Δｘ。かくして、同相インクリメントによる第１の２−Ｄ係数（first 2-D coefficient-via-in-phase-increment）（ｃ１）は、（ｂｘ１、ｂｙ０）として示される。ブロック７２０において、ＡＩＣ回路４１６に同相インクリメントによる第１の２−Ｄ係数（ｃ１）を供給し、第１の同相応答ｒ１を得る。
【0067】
[0072] ブロック７２５において、第１の同相インクリメントΔｘだけ初期の同相係数ｂｘ０をデクリメントすることによって第２の同相係数ｂｘ２を得る、すなわち、ｂｘ２＝ｂｘ０−Δｘ。かくして、同相インクリメントによる第２の２−Ｄ係数（ｃ２）は、（ｂｘ２、ｂｙ０）として示される。ブロック７３０において、ＡＩＣ回路４１６に同相インクリメントによる第２の２−Ｄ係数（ｃ２）を供給し、第２の同相応答ｒ２を得る。ブロック７５３において、第１の同相応答ｒ１と第２の同相応答ｒ２との間の差異から同相勾配（in-phase gradient）ＧＩを計算する。様々な例では、
【0068】
【数5】
【0069】
[0073] ブロック７４０において、最適な同相勾配、ＧＩｏｐｔ、を計算する。本書には示されていないが、同相勾配ＧＩのさらなるアップデートは、Δｘだけ同相インクリメントによる第１および第２の２−Ｄ係数（ｃ１、ｃ２）をインクリメントおよびデクリメントし、同相勾配ＧＩが勾配しきい値Ｇ０より小さくなるまで７１５乃至７３５のブロックを繰り返すことによって、行われ得る。勾配しきい値Ｇ０より小さい、イテレーション（iteration）からの第１の同相勾配ＧＩを、最適な同相勾配、ＧＩｏｐｔと呼ぶ。第１の同相インクリメントΔｘは、正または負の値であり得る。
【0070】
同相コンポーネントを固定し、確率近似を使用して直交コンポーネントをインクリメントする[0074] ブロック７４５において、初期の同相係数としてｂｘ０を、初期の直交係数としてｂｙ０を選択する。ブロック７５０において、第１の直交インクリメントΔｙだけ初期の直交係数ｂｙ０をインクリメントすることによって第１の直交係数ｂｙ１を得る、すなわち、ｂｙ１＝ｂｙ０＋Δｙ。かくして、直交インクリメントによる第１の２−Ｄ係数（first 2-D coefficient-via-quadrature-increment）（ｄ１）は、（ｂｘ０、ｂｙ１）として示される。ブロック７５５において、ＡＩＣ回路４１６に直交インクリメントによる第１の２−Ｄ係数（ｄ１）を供給し、第１の直交応答ｓ１を得る。
【0071】
[0075] ブロック７６０において、第１の直交インクリメントΔｙだけ初期の直交係数ｂｙ０をデクリメントすることによって第２の直交係数ｂｙ２を得る、すなわち、ｂｙ２＝ｂｙ０−Δｙ。かくして、直交インクリメントによる第２の２−Ｄ係数（ｄ２）は、（ｂｘ０、ｂｙ２）として示される。ブロック７６５において、ＡＩＣ回路４１６に直交インクリメントによる第２の２−Ｄ係数（ｄ２）を供給し、第２の直交応答ｓ２を得る。ブロック７７０において、第１の直交応答ｓ１と第２の直交応答ｓ２との間の差異から直交勾配ＧＱを計算する。様々な例では、
【0072】
【数6】
【0073】
[0076] ブロック７７５において、最適な直交勾配、ＧＱｏｐｔ、を計算する。本書には示されていないが、直交勾配ＧＱのさらなるアップデートは、Δｙだけ第１および直交インクリメントによる第２の２−Ｄ係数（ｄ１、ｄ２）をインクリメントおよびデクリメントし、直交勾配ＧＱが同様に勾配しきい値Ｇ０より小さくなるまで７５０乃至７７０のブロックを繰り返すことによって、行われ得る。勾配しきい値Ｇ０より小さい、イテレーションからの第１の直交勾配ＧＱを、最適な直交勾配、ＧＱｏｐｔと呼ぶ。第１の直交インクリメントΔｙは、正または負の値であり得る。
【0074】
合成係数を形成する[0077] ブロック７８０において、最適な同相勾配、ＧＩｏｐｔ、および最適な直交勾配、ＧＱｏｐｔ、から合成係数ｗｃを形成する。
【0075】
【数7】
【0076】
[0078] 様々な例では、係数インクリメントΔｗは、第１の同相インクリメントΔｘまたは第１の直交インクリメントΔｙに等しい。
【0077】
[0079] ブロック７８５において、残留ｄｃバイアスを最小化するために、ＡＩＣ回路４１６に合成係数ｗｃを供給する。様々な態様では、同相および直交係数は、別々にアップデートされる。
【0078】
[0080] 図８ａ乃至８ｃは、受信機おいて干渉除去を実施する間に残留ｄｃバイアスを最小化するための係数を決定するために簡略化された確率近似を使用するための例としてのアルゴリズムのフロー図を例示する。様々な態様では、係数計算アルゴリズムは、第１のデジタル信号コンポーネントｘ（ｎ）および第２のデジタル信号コンポーネントｙ（ｎ）を、入力として使用する。簡略化された確率近似を使用する係数計算アルゴリズムは、第１のベースバンド係数ｂｘおよび第２のベースバンド係数ｂｙを、出力として生成する。第１のデジタル信号コンポーネントｘ（ｎ）は、同相信号コンポーネントと呼ばれ、第２のデジタル信号コンポーネントｙ（ｎ）は、直交信号コンポーネントと呼ばれる。それに応じて、第１のベースバンド係数ｂｘは、同相係数と呼ばれ、第２のベースバンド係数ｂｙは、直交係数と呼ばれる。様々な例では、簡略化された確率近似を使用する係数計算アルゴリズムは、（図４に示される）アルゴリズムエンジン４３４内に存在する。
【0079】
初期のコスト関数Ｃ（ｚ０）を計算する[0081] ブロック８１０において、同相コンポーネントおよび直交コンポーネントを有する初期の係数ｃ０に係数を設定する。初期の係数ｃ０は、（ｂｘ０，ｂｙ０）として示され得、ここにおいてｂｘ０は初期の同相係数であり、ｂｙ０は初期の直交係数である。例が同相および直交係数で示されるが、それは任意の二次元、すなわち第１次元および第２次元、に一般化され得る。ブロック８１５において、ＡＩＣ回路４１６に初期の係数ｃ０を供給し、初期の応答ｚ０を得る。ブロック８２０において、初期の応答ｚ０において判断される初期のコスト関数Ｃ（ｚ０）を計算する。様々な例では、初期の応答ｚ０は、サンプル平均として、または移動平均として、得られる。初期のコスト関数Ｃ（ｚ０）は、初期の係数ｃ０に対応する。
【0080】
直交コンポーネントを固定し、簡略化された確率近似を使用して同相コンポーネントをインクリメントする[0082] ブロック８２５において、第１の同相インクリメントΔｘだけ初期の同相係数ｂｘ０をインクリメントすることによって第１の同相係数ｂｘ１を得る、すなわち、ｂｘ１＝ｂｘ０＋Δｘ。かくして、同相インクリメントによる第１の２−Ｄ係数（ｃ１）は、（ｂｘ１、ｂｙ０）として示される。ブロック８３０において、ＡＩＣ回路４１６に同相インクリメントによる第１の２−Ｄ係数（ｃ１）を供給し、第１の同相応答ｒ１を得る。ブロック８３５において、第１の同相応答ｒ１において判断される増分の同相コスト関数Ｃ（ｒ１）を計算する。様々な例では、第１の同相応答ｒ１は、サンプル平均として、または移動平均として、得られる。増分の同相コスト関数Ｃ（ｒ１）は、同相インクリメントによる第１の２−Ｄ係数（ｃ１）に対応する。第１の同相インクリメントΔｘは、正または負の値であり得る。
【0081】
同相コンポーネントを固定し、簡略化された確率近似を使用して直交コンポーネントをインクリメントする[0083] ブロック８４０において、初期の同相係数としてｂｘ０を、初期の直交係数としてｂｙ０を選択する。ブロック８４５において、第１の直交インクリメントΔｙだけ初期の直交係数ｂｙ０をインクリメントすることによって第１の直交係数ｂｙ１を得る、すなわち、ｂｙ１＝ｂｙ０＋Δｙ。かくして、直交インクリメントによる第１の２−Ｄ係数（ｄ１）は、（ｂｘ０、ｂｙ１）として示される。ブロック８５０において、ＡＩＣ回路４１６に直交インクリメントによる第１の２−Ｄ係数（ｄ１）を供給し、第１の直交応答ｓ１を得る。ブロック８５５において、第１の直交応答ｓ１において判断される増分の直交コスト関数Ｃ（ｓ１）を計算する。様々な例では、第１の直交応答ｓ１は、サンプル平均として、または移動平均として、得られる。増分の直交コスト関数Ｃ（ｓ１）は直交インクリメントによる第１の２−Ｄ係数（ｄ１）に対応する。第１の直交インクリメントΔｙは、正または負の値であり得る。
【0082】
係数をアップデートする[0084] ブロック８６０において、次の論理に従ってアップデートされた係数ｗ１を得るために初期の係数ｃ０をアップデートする、
Ｃ（ｒ１）＜Ｃ（ｚ０）およびＣ（ｓ１）＜Ｃ（ｚ０）の場合、ｗ１＝ｃ０＋（Δｘ＋ｊΔｙ）に設定する、
あるいはＣ（ｒ１）＞Ｃ（ｚ０）およびＣ（ｓ１）＜Ｃ（ｚ０）の場合、ｗ１＝ｃ０＋（−Δｘ＋ｊΔｙ）に設定する、
あるいはＣ（ｒ１）＜Ｃ（ｚ０）およびＣ（ｓ１）＞Ｃ（ｚ０）の場合、ｗ１＝ｃ０＋（Δｘ−ｊΔｙ）に設定する、
あるいは、ｗ１＝ｃ０＋（−Δｘ−ｊΔｙ）に設定する。
【0083】
[0085] ブロック８６５において、ＡＩＣ回路４１６にアップデートされた係数ｗ１を供給し、アップデートされた応答ｚ１を得る。ブロック８７０において、アップデートされた応答ｚ１において判断されるアップデートされたコスト関数Ｃ（ｚ１）を計算する。様々な例では、アップデートされた応答ｚ１は、サンプル平均として、または移動平均として、得られる。アップデートされたコスト関数Ｃ（ｚ１）は、アップデートされた係数ｗ１に対応する。
【0084】
[0086] ブロック８７５において、最適なアップデートされた係数ｗｏｐｔを得るために、ブロック８２５乃至８３５および８４５乃至８７０を繰り返す。最適なアップデートされた係数ｗｏｐｔは、最適なコスト関数に対応し、ここにおいて最適なコスト関数は、コスト関数しきい値Ｃthresholdより小さいコスト関数である。コスト関数しきい値Ｃthresholdの値が以下の、アナログデジタルコンバータ（ＡＤＣ４３２）量子化レベル（quantization level）、ＡＤＣ４３２における熱雑音（thermal noise）、ＡＤＣ４３２における干渉、デジタル信号の存在、などのうちの１つまたは複数に依存し得ることが理解されるであろう。
【0085】
[0087] ブロック８８０において、残留ｄｃバイアスを最小化するために、ＡＩＣ回路に最適な係数ｗｏｐｔを供給する。様々な態様では、同相および直交係数は、別々にアップデートされる。
【0086】
[0088] 図９ａおよび図９ｂは、干渉除去のための方法のフロー図を例示する。方法は、１つまたは複数の送信機および１つまたは複数の受信機を有するデバイスによって行われ得る。様々な例では、１つまたは複数の送信機および受信機は、両者とも、同じ無線アクセス技術（ＲＡＴ）に従って動作する。別の例では、デバイスは、第２のＲＡＴに従って信号を受信する間に第１のＲＡＴに従って信号を送信するように構成される。ブロック９０５において、デバイスは、送信信号を受信する。様々な態様では、受信機（例えば、図４に示される受信機４２０）は、送信信号を受信するために使用される。様々な例では、受信機は、１つまたは複数のブロック９１０乃至９９０におけるステップを行うように構成された少なくとも１つのプロセッサに結合され得る。ブロック９１０において、デバイスは、係数の第１のセットを使用して第１のコスト関数値を計算し得る。様々な態様では、デバイスは、第１のコスト関数値を計算するために、（図５に示される）コスト関数計算モジュール５０５を使用し得る。様々な例では、係数の第１のセットは、記憶された値であり、例えば、デバイスの一部であるメモリに記憶される。
【0087】
[0089] ブロック９２０において、デバイスは、第１の係数制御アルゴリズムを使用して係数の第２のセットを計算し得る。様々な例では、第１の係数制御アルゴリズムは、以下の、電圧走査アルゴリズム、確率近似アルゴリズム、または簡略化された確率近似アルゴリズムのうちの１つであり得る。様々な態様では、デバイスは、係数の第２のセットを計算するために係数計算モジュール５５５を含み、ここにおいて係数計算モジュール５５５は、以下のモジュールのうちの１つまたは複数を含み得る、電圧走査モジュール５４０、簡略化された確率近似モジュール５５０、または確率近似アルゴリズム５６０（図５に図示）。様々な例では、係数計算モジュール５５５は、（１つまたは複数の）他の係数計算アルゴリズムのための他の（１つまたは複数の）モジュールを含み得る。所定の条件が、第１の係数制御アルゴリズムをイネーブルし得る。様々な例では、所定の条件は、受信信号強度指示（ＲＳＳＩ）しきい値より大きいＲＳＳＩであり、ＲＳＳＩは、第１のコスト関数値に関連付けされる。ＲＳＳＩと先のＲＳＳＩとの差が所定の値より大きい場合、ＲＳＳＩは、第１のコスト関数値に関連付けされる。様々な例では、所定の値は、熱雑音レベル、干渉レベルおよび／または伝搬条件（propagation conditions）などに基づき得る。様々な例では、係数の第１のセットおよび係数の第２のセットは、同相の、直交コンポーネントによって示される。
【0088】
[0090] ブロック９３０において、デバイスは、係数の第２のセットを使用して第２のコスト関数値を計算し得る。例えば、デバイスは、係数の適用された第２のセットからもたらされた複数のサンプルのサンプル平均または移動平均に基づいて第２のコスト関数値を計算し得る。様々な例では、デバイスは、第１のコスト関数値および第２のコスト関数値をそれぞれの平均平方誤差に基づいて計算し得る。様々な態様では、デバイスは、第２のコスト関数値を計算するために、（図５に示される）コスト関数計算モジュール５０５を使用し得る。
【0089】
[0091] ブロック９４０において、デバイスは、比較結果を与えるために第１のコスト関数値と第２のコスト関数値を比較し得る。様々な態様では、デバイスは、第１のコスト関数値と第２のコスト関数値を比較するために、（図５に示される）コスト関数比較モジュール５２０を使用し得る。
【0090】
[0092] ブロック９５０において、デバイスは、干渉除去のために係数の第１のセットを適用するか第２のセットを適用するかを決定するために比較結果を使用し得る。例えば、第２のコスト関数値が第１のコスト関数値より小さいことを比較結果が示す場合、係数の第２のセットが干渉除去のために適用される。様々な態様では、デバイスは、干渉除去のために係数の第１のセットを適用するか第２のセットを適用するかを決定するために（図５に示される）係数計算アルゴリズム選択モジュール５３０を使用し得る。
【0091】
[0093] ブロック９６０において、第２のコスト関数値が第１のコスト関数値より小さいことを比較結果が与える場合、デバイスは、第２の係数制御アルゴリズムを使用して係数の第２のセットに基づいて係数の第３のセットを計算し続ける。第２の係数制御アルゴリズムは、第１の係数制御アルゴリズムと同じであり得る。例えば、アルゴリズムは、以下の、電圧走査アルゴリズム、確率近似アルゴリズム、簡略化された確率近似アルゴリズムうちの１つであり得る。別の例では、第２の係数制御アルゴリズムは、第１の係数制御アルゴリズムとは異なる。様々な例では、第１の係数制御アルゴリズムおよび第２の係数制御アルゴリズムは、各々、以下の、電圧走査アルゴリズム、確率近似アルゴリズム、簡略化された確率近似アルゴリズムのうちの１つであり得る。そして、デバイスは、係数の第３のセットを計算するために、係数計算モジュール５５５を使用し得る。または、デバイスは、係数の第３のセットを計算するために、（１つまたは複数の）対応するモジュール、電圧走査モジュール５４０、簡略化された確率近似モジュール５５０、または確率近似モジュール５６０（図５に示される）、を使用し得る。
【0092】
[0094] ブロック９７０において、デバイスは、係数の第３のセットを使用して第３のコスト関数値を計算し得る。様々な態様では、デバイスは、第３のコスト関数値を計算するために、（図５に示される）コスト関数計算モジュール５０５を使用し得る。ブロック９８０において、デバイスは、アップデートされた比較結果を与えるために第２のコスト関数値と第３のコスト関数値を比較し得る。様々な態様では、デバイスは、第２のコスト関数値と第３のコスト関数値を比較するために、（図５に示される）コスト関数比較モジュール５２０を使用し得る。
【0093】
[0095] ブロック９９０において、デバイスは、干渉除去のために係数の第３のセットを適用するかどうかを決定するためにアップデートされた比較結果を使用し得る。様々な態様では、デバイスは、干渉除去のために係数の第３のセットを適用するかどうかを決定するために（図５に示される）係数計算アルゴリズム選択モジュール５３０を使用し得る。様々な例では、デバイスは、コスト関数値および係数のさらに１つまたは複数のセットのために９６０乃至９９０のブロックを繰り返し得る。様々な態様では、ブロック９１０乃至９９０は、係数コントローラ４５０によって行われ得、係数コントローラ４５０は、ブロック９１０乃至９９０のステップを行うように構成された少なくとも１つのプロセッサに結合され得る。
【0094】
[0096] ブロック９９５において、（例えばＡＩＣ回路４１６を使用する）デバイスは、基準信号をフィルタ処理するために係数のセット（例えば第１のセット、第２のセット、第３のセットなど）のうちの１つを適用し、そして、干渉除去のために受信された送信信号からフィルタ処理された基準信号を（例えば受信機４２０を使用して）差し引き得る。様々な例では、係数のセットは、ＡＩＣ回路４１６に入力された基準信号をフィルタ処理するＡＩＣ回路４１６の周波数応答を修正するために、ＡＩＣ回路４１６に入力される。フィルタ処理された基準信号は、その後ＡＩＣ回路４１６から加算器４２２（図４に図示）に出力される。加算器４２２において、フィルタ処理された基準信号は、干渉除去をもたらす、（ブロック９０５からの）受信された送信信号から差し引かれる。
【0095】
[0097] 図１０は、処理回路１００２を用いる装置１０００のためのハードウェア実施の簡略化された例を示す図である。処理回路は、典型的に、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、シーケンサ、およびステートマシンのうちの１つまたは複数を含み得るプロセッサ１０１６を有する。処理回路１００２は、概してバス１０２０によって表される、バスアーキテクチャで実施され得る。バス１０２０は、処理回路１００２の特定のアプリケーションおよび全体的な設計制約に依存して、任意の数の相互接続バスおよびブリッジを含み得る。バス１０２０は、プロセッサ１０１６、モジュールまたは回路１００４および１００８、１つまたは複数のアンテナ１０１４にわたって通信するように設定可能なトランシーバ回路１０１２、およびコンピュータ可読媒記憶体１０１８によって表された、１つまたは複数のプロセッサおよび／またはハードウェアモジュールを含む様々な回路を結合する。バス１０２０はまた、タイミングソース、周辺機器、電圧レギュレータ、および電力管理回路のような様々な他の回路をリンクし得るが、それらは、当該技術において良く知られており、従って、これ以上は説明されない。
【0096】
[0098] プロセッサ１０１６は、コンピュータ可読記憶媒体１０１８に記憶されたソフトウェアの実行を含む汎用処理を担う。様々な例では、コンピュータ可読記憶媒体は、デバイス上で動作可能なコンピュータ実行可能コードを記憶する。ソフトウェアは、プロセッサ１０１６によって実行されたとき、処理回路１００２に、任意の特定の装置のために、上記に説明された様々な機能を行わせる。コンピュータ可読記憶媒体１０１８はまた、ソフトウェアを実行するとき、プロセッサ１０１６によって操作されるデータを記憶するために使用され得、そのデータは、データレーンおよびクロックレーンとして構成され得る、１つまたは複数のアンテナ１０１４にわたって送信されるＲＦ信号において送信または受信されるデータを含む。処理回路１００２はさらに、モジュール１００４、および１００８のうちの少なくとも１つを含む。モジュール１００４および１００８は、プロセッサ１０１６において実行中でありコンピュータ可読記憶媒体１０１８において存在する／記憶されたソフトウェアモジュール、プロセッサ１０１６に結合された１つまたは複数のハードウェアモジュール、またはそれらの何らかの組み合わせであり得る。モジュール１００４および／または１００８は、マイクロコントローラ命令、ステートマシン構成パラメータ、またはそれらの何らかの組み合わせを含み得る。
【0097】
[0099] １つの構成では、ワイヤレス通信のための装置１０００は、装置１０００によって送信される干渉信号を代表する基準信号を受信および処理するように構成されたモジュールおよび／または回路１００４、ＲＦを使用してフィルタを構成するように構成されたモジュールおよび／または回路１００８、ベースバンドまたはデジタルフィードバック、およびＲＦ信号において干渉を除去するように構成されたモジュールおよび／または回路１０１０を含む。モジュール／回路（例えば１００４、１００８、１０１０、１０１２、１０１８）がプロセッサ１０１６の外にあることが図１０において示されるが、これらのモジュール／回路の１つまたは複数がプロセッサ１０１６の内部に存在し得ることが理解されるであろう。
【0098】
[00100] 図１１は、本書に開示される１つまたは複数の機能を行うように構成され得る処理回路１１０２を使用する装置のためのハードウェア実施の簡略化された例を例示する概念図１１００である。本開示の様々態様に従って、要素、または要素の任意の一部、または本書に開示されるような要素の任意の組み合わせは、処理回路１１０２を使用して実施され得る。処理回路１１０２は、ハードウェアおよびソフトウェアモジュールの何らかの組み合わせによって制御される１つまたは複数のプロセッサ１１０４を含み得る。プロセッサ１１０４の例は、マイクロプロセッサ、マイクロコントローラ、デジタルシグナルプロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、ステートマシン、シーケンサ、ゲートロジック、離散ハードウェア回路、および、本開示全体を通して説明される様々な機能性を行うように構成された他の適切なハードウェアを含む。１つまたは複数のプロセッサ１１０４は、特定の機能を行い、複数のソフトウェアモジュール１１１６のうちの１つによって構成、拡大、または制御され得る特殊なプロセッサを含み得る。１つまたは複数のプロセッサ１１０４は、初期化の間にロードされるソフトウェアモジュール１１１６の組み合わせによって構成され得、さらに、動作の間に１つまたは複数のソフトウェアモジュール１１１６をロードまたはアンロードすることによってさらに構成され得る。
【0099】
[00101] 例示される例では、処理回路１１０２は、一般に、バス１１１０によって表されるバスアーキテクチャで実施され得る。バス１１１０は、処理回路１１０２の特定のアプリケーションおよび全体的な設計制約に依存して、任意の数の相互接続バスおよびブリッジを含み得る。バス１１１０は、１つまたは複数のプロセッサ１１０４および記憶装置１１０６を含む様々な回路を結合する。記憶装置１１０６は、メモリデバイスおよび大容量記憶デバイスを含み得、コンピュータ可読記憶媒体および／またはプロセッサ可読記憶媒体と本書では呼ばれ得る。バス１１１０はまた、タイミングソース、タイマー、周辺機器、電圧レギュレータ、および電力管理回路のような様々な他の回路を結合し得る。バスインターフェース１１０８は、バス１１１０と１つまたは複数のトランシーバ１１１２との間のインターフェースを提供し得る。トランシーバ１１１２は、処理回路によってサポートされる各ネットワーク技術のために提供され得る。いくつかの例では、多数のネットワーク技術は、トランシーバ１１１２に見られる回路または処理モジュールのうちのいくつかまたは全てを共有し得る。各トランシーバ１１１２は、送信媒体を通じて様々な他の装置と通信するための手段を提供する。装置の性質に依存して、ユーザインターフェース１１１８（例えば、キーパッド、ディスプレイ、スピーカ、マイクロフォン、ジョイスティック）もまた提供され得、バス１１１０に直接、またはバスインターフェース１１０８を通じて、通信可能に接続され得る。
【0100】
[00102] プロセッサ１１０４は、記憶装置１１０６を含み得るコンピュータ可読記憶媒体に記憶されたソフトウェアの実行を含み得る一般的な処理、およびバス１１１０の管理を担い得る。この点において、プロセッサ１１０４を含む処理回路１１０２は、本書に開示された方法、機能および技術のうちのいずれかを実施するために使用され得る。記憶装置１１０６は、ソフトウェアを実行するとき、プロセッサ１１０４によって操作されるデータを記憶するために使用され得、ソフトウェアは、本書に開示された方法のいずれか１つを実施するように構成され得る。
【0101】
[00103] 処理回路１１０２における１つまたは複数のプロセッサ１１０４は、ソフトウェアを実行し得る。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはその他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数、アルゴリズムなどを意味するように広く解釈されるべきである。ソフトウェアは、外部のコンピュータ可読記憶媒体に、または記憶装置１１０６にコンピュータ可読の形態で存在し得る。外部のコンピュータ可読記憶媒体および／または記憶装置１１０６は、非一時的コンピュータ可読記憶媒体を含み得る。非一時的なコンピュータ可読記憶媒体は、例のために、磁気記憶デバイス（例えば、ハードディスク、フロッピー（登録商標）ディスク、磁気ストライプ）、光ディスク（例えば、コンパクトディスク（ＣＤ)、デジタル多用途ディスク（ＤＶＤ)）、スマートカード、フラッシュメモリデバイス（例えば、「フラッシュドライブ」、カード、スティック、またはキードライブ）、ランダムアクセスメモリ（ＲＡＭ)、読出し専用メモリ（ＲＯＭ：read only memory）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能なＰＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスター、リムーバブルディスク、およびコンピュータによって読み取りおよびアクセスされ得る命令および／またはソフトウェアを記憶するためのその他任意の適切な媒体を含む。コンピュータ可読記憶媒体および／または記憶装置１１０６はまた、例として、コンピュータによってアクセスおよび読み取りされ得るソフトウェアおよび／または命令を送信するための、搬送波、送信回線、および任意の他の適切な媒体を含み得る。コンピュータ可読記憶媒体および／または記憶装置１１０６は、処理回路１１０２内、プロセッサ１１０４内、処理回路１１０２の外に存在し得、または処理回路１１０２を含む多数のエンティティにわたって分散され得る。コンピュータ可読記憶媒体および／または記憶装置１１０６は、コンピュータプログラム製品に統合され得る。例として、コンピュータプログラム製品は、パッケージング材料にコンピュータ可読記憶媒体を含み得る。当業者は、システム全体に課される全体の設計制約および特定のアプリケーションに依存して、この開示の全体にわたって提示され説明された機能をどのように実施するのが最善かを認識するであろう。
【0102】
[00104] 記憶装置１１０６は、ロード可能なコードセグメント、モジュール、アプリケーション、プログラムなどにおいて組織され、および／または維持されるソフトウェアを維持し得、それは、ソフトウェアモジュール１１１６と本書では呼ばれ得る。ソフトウェアモジュール１１１６の各々は、処理回路１１０２にロードまたはインストールされるとき、および１つまたは複数のプロセッサ１１０４によって実行されるとき、１つまたは複数のプロセッサ１１０４の動作を制御するランタイムイメージ１１１４に貢献する命令およびデータを含み得る。実行されるとき、特定の命令は、本書に説明される特定の方法、アルゴリズム、およびプロセスに従って機能を処理回路１１０２に行わせ得る。
【0103】
[00105] ソフトウェアモジュール１１１６のいくつかは、処理回路１１０２の初期化の間にロードされ得、これらのソフトウェアモジュール１１１６は、本書に開示される様々な機能の実行をイネーブルするように処理回路１１０２を構成し得る。例えば、いくつかのソフトウェアモジュール１１１６は、プロセッサ１１０４の論理回路１１２２および／または内部デバイスを構成し得、トランシーバ１１１２、バスインターフェース１１０８、ユーザインターフェース１１１８、タイマー、数学的コプロセッサなどのような外部デバイスへのアクセスを管理し得る。ソフトウェアモジュール１１１６は、割込みハンドラ（interrupt handler）およびデバイスドライバと相互作用する、および処理回路１１０２によって提供される様々なリソースへのアクセスを制御する、動作システムおよび／または制御プログラムを含み得る。リソースは、メモリ、処理時間、トランシーバ１１１２へのアクセス、ユーザインターフェース１１１８などを含み得る。
【0104】
[00106] 処理回路１１０２の１つまたは複数のプロセッサ１１０４は、多機能であり得、それによってソフトウェアモジュール１１１６のいくつかは同じ機能の異なる例または異なる機能を行うように構成およびロードされる。１つまたは複数のプロセッサ１１０４は、例えば、ユーザインターフェース１１１８、トランシーバ１１１２、およびデバイスドライバからの入力に応答して開始されるバックグラウンドタスクを管理するようにさらに適応され得る。多数の機能の実行をサポートするために、１つまたは複数のプロセッサ１１０４は、マルチタスク環境を提供するように構成され得、それによって複数の機能の各々は、必要に応じて、または要求通りに、１つまたは複数のプロセッサ１１０４によってサービスされるタスクのセットとして実施される。様々な例では、マルチタスク環境は、異なるタスク間のプロセッサ１１０４の制御を送るタイムシェアリングプログラム１１２０を使用して実施され得、それによって各タスクは、割込みのような入力に応答して、および／または、任意の未処理の動作の完了時に、タイムシェアリングプログラム１１２０に１つまたは複数のプロセッサ１１０４の制御を返送する。タスクが１つまたは複数のプロセッサの制御を有する場合、処理回路は、制御しているタスクと関連する機能によって対処される目的のために有効に特殊化される。タイムシェアリングプログラム１１２０は、動作システム、ラウンドロビン方式で制御を送るメインループ、機能の優先順位付けに従って１つまたは複数のプロセッサ１１０４の制御を割り当てる機能、および／または１つまたは複数のプロセッサ１１０４の制御を操作機能に提供することによって外部のイベントに応答する割込み駆動のメインループ、を含み得る。
【0105】
[00107] さらに、図１０および１１において説明されるコンポーネントは、図６乃至９におけるフロー図のいくつかまたはすべてのブロックを行うように実施され得る。テレコミュニケーションシステムのいくつかの態様が提示されている。当業者は、本開示全体にわたって説明された様々な態様が、様々なタイプの電気通信システム、ネットワークアーキテクチャ、および通信規格に拡大され得ることを容易に理解するであろう。
【0106】
[00108] 本開示内で、「例示的（exemplary）」という用語は、「例示、実例、または例証として提供すること」を意味するために使用される。「例示的」なものとして本明細書で説明された任意の実装または態様は、必ずしも、本開示の他の態様よりも好ましい、または利点を有するものと解釈されるべきではない。同様に、「態様（aspects）」という用語は、本開示のすべての態様が、説明された特徴、利点、または動作モードを含むことを必要としない。「結合（された）（coupled）」という用語は、本明細書において、２つのオブジェクト間の直接または間接的な結合に言及するために使用される。例えば、オブジェクトＡがオブジェクトＢに物理的に接触しており、オブジェクトＢがオブジェクトＣに接触している場合、オブジェクトＡとＣとは、それらが互いに直接物理的には接触していない場合であっても、依然として、互いに結合しているものとして見なされ得る。例えば、たとえ第１のダイ（die）が第２のダイと直接的に物理的に接触していなくても、第１のダイは、パッケージの中の第２のダイと接続され得る。「回路（circuit）」および「回路（circuitrｙ）」の用語が広く使用されており、接続および構成されるとき、電気回路のタイプに関する制限なく、本開示に記載の機能の実施をイネーブルするコンダクタおよび電気デバイスのハードウェア実施、並びに、プロセッサによって実行されるとき、本開示に記載の機能の実施をイネーブルする命令および情報のソフトウェア実施を、両方含むことが意図される。
【0107】
[00109] 図面に例示される１つまたは複数のコンポーネント、ブロック、特徴および／または機能は、単一のコンポーネント、ブロック、特徴または機能へと組み合わされるおよび／または再配置されるか、あるいはいくつかのコンポーネント、ブロック、または機能に統合され得る。追加の要素、コンポーネント、ブロック、および／または機能もまた、本書に開示される新規な特徴から逸脱することなく追加され得る。様々な図面に例示される装置、デバイス、および／またはコンポーネントは、本書において説明される１つまたは複数の方法、特徴、またはブロックを行うように構成され得る。本書で説明された新規なアルゴリズムもまた、ソフトウェアで効率的に実施され得る、および／またはハードウェアに組み込まれ得る。
【0108】
[00110] 開示された方法におけるブロックの特定の順序または階層は、例示的なプロセスの例示であることが理解されるべきである。設計の優先性に基づいて、方法におけるブロックの特定の順序または階層は並べ替えられ得るということが理解される。付随の方法の請求項は、サンプルの順序で様々なブロックの要素を提示し、そこに明確に記載されていない限り、提示された特定の順序または階層に限定されることは意図されない。
【0109】
[00111] 先の説明は、いかなる当業者にも本書で説明された様々な態様を実施することイネーブルするように、提供される。これらの態様への様々な修正は、当業者に容易に明らかとなり、本書に定義された包括的な原理は、他の態様に適用され得る。かくして、請求項は、本明細書に示される態様に限定されることは意図されておらず、請求項の文言と一貫する全範囲であると認められるべきであり、ここで、単数のエレメントへの参照は、そのように明確に述べられていない限りは「１つおよび１つのみ」を意味することは意図されず、むしろ「１つまたは複数」を意味することが意図される。そうではないと明確に記載されていない限り、用語「何らかの」は、１つまたは複数を意味する。項目のリスト「のうちの少なくとも１つ」に関する表現は、単一の要素を含む、それらの項目のうちの任意の組み合わせに言及する。一例として、「ａ、ｂ、またはｃの少なくとも１つ」は、ａと、ｂと、ｃと、ａおよびｂと、ａおよびｃと、ｂおよびｃと、ａ、ｂ、およびｃとを含むことが意図される。当業者には周知である、またはのちに周知となるであろう、本開示全体にわたって説明される様々な態様の要素と同等の全ての機能および構造は、参照によって本書に明確に組み込まれ、本請求項に含まれることが意図される。さらに、本書で開示されたものは、このような開示が特許請求の範囲中に明示的に列挙されるか否かにかかわらず、公に捧げられることを意図していない。特許請求の範囲の要素はいずれも、その要素が明確に「〜のための手段」という表現を使用して記載されていない限り、または、方法の請求項の場合には、その要素が「〜のためのステップ」という表現を使用して記載されていない限り、３５Ｕ．Ｓ．Ｃ．§１１２、第６段落の規定の下に解釈されるべきではない。以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１] 干渉除去のための方法であって、
送信信号を受信するために受信機を使用することと、
係数の第１のセットを使用して第１のコスト関数値を計算することと、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することと、
係数の前記第２のセットを使用して第２のコスト関数値を計算することと、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較することと、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用することと、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用し、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引くことと、を備える、方法。
[Ｃ２] 前記第１の係数制御アルゴリズムは、以下の、電圧走査アルゴリズム、確率近似アルゴリズム、または簡略化された確率近似アルゴリズムうちの１つである、Ｃ１に記載の方法。
[Ｃ３] 所定の条件が、使用のために前記第１の係数制御アルゴリズムをイネーブルする、Ｃ１に記載の方法。
[Ｃ４] 前記所定の条件は、受信信号強度指示（ＲＳＳＩ）しきい値より大きいＲＳＳＩであり、ここにおいて前記ＲＳＳＩは、前記第１のコスト関数値に関連付けされる、Ｃ３に記載の方法。
[Ｃ５] 前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が示す場合、前記干渉除去のために係数の前記第２のセットを適用することをさらに備える、Ｃ１に記載の方法。
[Ｃ６] 前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算することをさらに備える、Ｃ１に記載の方法。
[Ｃ７] 係数の前記第３のセットを使用して第３のコスト関数値を計算することと、
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較することと、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用することと、をさらに備える、Ｃ６に記載の方法。
[Ｃ８] 前記第２の係数制御アルゴリズムは、前記第１の係数制御アルゴリズムと同じであり、ここにおいて前記第１の係数制御アルゴリズムは、以下の、電圧走査アルゴリズム、確率近似アルゴリズム、または簡略化された確率近似アルゴリズムのうちの１つである、Ｃ６に記載の方法。
[Ｃ９] 前記第２の係数制御アルゴリズムは、前記第１の係数制御アルゴリズムとは異なり、ここにおいて前記第１の係数制御アルゴリズムおよび前記第２の係数制御アルゴリズムは、以下のうちの２つである、電圧走査アルゴリズム、確率近似アルゴリズム、または簡略化された確率近似アルゴリズム、Ｃ６に記載の方法。
[Ｃ１０] 前記第２のコスト関数値を前記計算することは、係数の前記適用された第２のセットからもたらされる複数のサンプルのサンプル平均または移動平均に基づく、Ｃ１に記載の方法。
[Ｃ１１] 係数の前記第１のセットおよび係数の前記第２のセットは、同相のおよび直交のコンポーネントによって示される、Ｃ１に記載の方法。
[Ｃ１２] 前記第１のコスト関数値を前記計算することは、第１の平均平方誤差に基づき、第２のコスト関数値を前記計算することは、第２の平均平方誤差に基づく、Ｃ１に記載の方法。
[Ｃ１３] 干渉除去のための装置であって、
少なくとも１つのプロセッサと、
係数の第１のセットを記憶するためのメモリであって、前記少なくとも１つのプロセッサに結合されたメモリと、
前記少なくとも１つのプロセッサに結合された受信機であって、送信信号を受信するように構成された受信機と、
前記少なくとも１つのプロセッサに結合され、以下の、
係数の前記第１のセットを使用して第１のコスト関数値を計算することと、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することと、
係数の前記第２のセットを使用して第２のコスト関数値を計算することと、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較することと、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用することと、を行うように構成された係数コントローラと、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用するためのアナログ干渉除去（ＡＩＣ）回路と、
を備え、ここにおいて前記受信機は、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引く、装置。
[Ｃ１４] 所定の条件が、使用のために前記第１の係数制御アルゴリズムをイネーブルし、前記所定の条件は、受信信号強度指示（ＲＳＳＩ）しきい値より大きいＲＳＳＩであり、前記ＲＳＳＩは、前記第１のコスト関数値に関連付けされる、Ｃ１３に記載の装置。
[Ｃ１５] 前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が示す場合、前記アナログ干渉除去（ＡＩＣ）回路は、前記干渉除去のために係数の前記第２のセットを適用する、Ｃ１３に記載の装置。
[Ｃ１６] 前記係数コントローラは、前記第１のコスト関数値および前記第２のコスト関数値を計算するためのコスト関数計算モジュールと、係数の前記第２のセットを計算するための係数計算モジュールと、前記第１のコスト関数値と前記第２のコスト関数値とを比較するためのコスト関数比較モジュールと、係数の前記第２のセットを適用するか係数の前記第１のセットを適用するかを決定するために前記比較結果を使用するための係数計算アルゴリズム選択モジュールとを備える、Ｃ１３に記載の装置。
[Ｃ１７] 前記係数計算モジュールは、以下の、電圧走査アルゴリズムを行うための電圧走査モジュール、確率近似アルゴリズムを行うための確率近似モジュール、または簡略化された確率近似アルゴリズムを行うための簡略化された確率近似モジュールであるモジュールのうち少なくとも１つを備える、Ｃ１６に記載の装置。
[Ｃ１８] 前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較が指示する場合、前記係数計算モジュールは、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算する、Ｃ１６に記載の装置。
[Ｃ１９] 前記コスト関数計算モジュールは、係数の前記第３のセットを使用して第３のコスト関数値を計算し、
前記コスト関数比較モジュールは、アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較し、
前記係数計算アルゴリズム選択モジュールは、前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用する、Ｃ１８に記載の装置。
[Ｃ２０] 前記第２のコスト関数値は、係数の前記適用された第２のセットからもたらされた複数のサンプルのサンプル平均または移動平均に基づいて計算される、Ｃ１３に記載の装置。
[Ｃ２１] 係数の前記第１のセットおよび係数の前記第２のセットは、同相の、および直交のコンポーネントによって示される、Ｃ１３に記載の装置。
[Ｃ２２] 前記第１のコスト関数値は、第１の平均平方誤差に基づいて計算され、前記第２のコスト関数値は、第２の平均平方誤差に基づいて計算される、Ｃ１３に記載の装置。
[Ｃ２３] 干渉除去のための装置であって、
少なくとも１つのプロセッサと、
係数の第１のセットを記憶するためのメモリであって、前記少なくとも１つのプロセッサに結合されたメモリと、
前記少なくとも１つのプロセッサに結合され、送信信号を受信するための受信機と、 係数の前記第１のセットを使用して第１のコスト関数値を計算するための手段と、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算するための手段と、 係数の前記第２のセットを使用して第２のコスト関数値を計算するための手段と、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較するための手段と、
前記干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用するための手段と、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記１のセットのうちの１つを適用するための手段と、
を備え、
ここにおいて前記受信機は、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引く、装置。
[Ｃ２４] 所定の条件が、使用のために前記第１の係数制御アルゴリズムをイネーブルし、前記所定の条件は、受信信号強度指示（ＲＳＳＩ）しきい値より大きいＲＳＳＩであり、前記ＲＳＳＩは、前記第１のコスト関数値に関連付けされる、Ｃ２３に記載の装置。
[Ｃ２５] 前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が示す場合、前記干渉除去のために係数の前記第２のセットを適用するための手段をさらに備える、Ｃ２３に記載の装置。
[Ｃ２６] 前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用して係数の前記第２のセットに基づいて係数の第３のセットを計算するための手段と、
係数の前記第３のセットを使用して第３のコスト関数値を計算するための手段と、
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較するための手段と、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用するための手段と、
をさらに備える、Ｃ２３に記載の装置。
[Ｃ２７] 前記第２のコスト関数値を計算するための前記手段は、係数の前記適用された第２の係数からもたらされる複数のサンプルのサンプル平均または移動平均に基づいて前記第２のコスト関数値を計算し、前記第１のコスト関数値を計算するための前記手段は、第１の平均平方誤差に基づいて前記第１のコスト関数値を計算し、前記第２のコスト関数値を前記計算することは、第２の平均平方誤差に基づく、Ｃ２３に記載の装置。
[Ｃ２８] コンピュータ実行可能コードを記憶するコンピュータ可読記憶媒体であって、少なくとも１つのプロセッサと、係数の第１のセットを記憶するためのメモリと、前記メモリは前記少なくとも１つのプロセッサに結合される、前記少なくとも１つのプロセッサに結合された受信機と、ここにおいて前記受信機は送信信号を受信するように構成される、前記コンピュータ実行可能コードと、を備えるデバイス上で動作可能であり、前記コンピュータ実行可能コードは、
係数の前記第１のセットを使用して第１のコスト関数値を計算することを前記少なくとも１つのプロセッサにさせるための命令と、
第１の係数制御アルゴリズムを使用して係数の第２のセットを計算することを前記少なくとも１つのプロセッサにさせるための命令と、
係数の前記第２のセットを使用して第２のコスト関数値を計算することを前記少なくとも１つのプロセッサにさせるための命令と、
比較結果を与えるために前記第１のコスト関数値と前記第２のコスト関数値を比較することを前記少なくとも１つのプロセッサにさせるための命令と、
干渉除去のために係数の前記第１のセットを適用するか前記第２のセットを適用するかを決定するために前記比較結果を使用することを前記少なくとも１つのプロセッサにさせるための命令と、
基準信号をフィルタ処理するために係数の前記第２のセットまたは前記第１のセットのうちの１つを適用することを前記少なくとも１つのプロセッサにさせるための命令と、を備え、ここにおいて前記受信機は、前記干渉除去のために前記受信された送信信号から前記フィルタ処理された基準信号を差し引くようにさらに構成される、コンピュータ可読記憶媒体。
[Ｃ２９] 前記コンピュータ実行可能コードは、前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が示す場合、前記干渉除去のために係数の前記第２のセットを適用すること、または、前記第２のコスト関数値が前記第１のコスト関数値より小さいことを前記比較結果が与える場合、第２の係数制御アルゴリズムを使用し係数の前記第２のセットに基づいて係数の第３のセットを計算すること、を前記少なくとも１つのプロセッサにさせるための命令を、さらに備える、Ｃ２８に記載のコンピュータ可読記憶媒体。
[Ｃ３０] 前記コンピュータ実行可能コードは、
係数の前記第３のセットを使用して第３のコスト関数値を計算することを前記少なくとも１つのプロセッサにさせるための命令と、
アップデートされた比較結果を与えるために前記第２のコスト関数値と前記第３のコスト関数値を比較することを前記少なくとも１つのプロセッサにさせるための命令と、
前記干渉除去のために係数の前記第３のセットを適用するかどうかを決定するために前記アップデートされた比較結果を使用することを前記少なくとも１つのプロセッサにさせるための命令と、をさらに備える、Ｃ２９に記載のコンピュータ可読記憶媒体。