特許 6762959 温度に伴うオフセットドリフトを補償するための方法及び装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6762959

(24)【登録日】2020年9月11日

(45)【発行日】2020年9月30日

(54)【発明の名称】温度に伴うオフセットドリフトを補償するための方法及び装置

(51)【国際特許分類】

   H03M 1/06 20060101AFI20200917BHJP

   H03M 1/12 20060101ALI20200917BHJP

【ＦＩ】

   H03M1/06

   H03M1/12 A

【請求項の数】20

【全頁数】15

(21)【出願番号】特願2017-555219(P2017-555219)

(86)(22)【出願日】2016年4月20日

(65)【公表番号】特表2018-513651(P2018-513651A)

(43)【公表日】2018年5月24日

(86)【国際出願番号】US2016028465

(87)【国際公開番号】WO2016172228

(87)【国際公開日】20161027

【審査請求日】2019年4月17日

(31)【優先権主張番号】14/871,005

(32)【優先日】2015年9月30日

(33)【優先権主張国】US

(31)【優先権主張番号】62/149,971

(32)【優先日】2015年4月20日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ合同会社

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【上記1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】ディパンカール マンダル

【審査官】 工藤 一光

(56)【参考文献】

【文献】 国際公開第２０１３／００１６８２（ＷＯ，Ａ１）

【文献】 特開昭６２−１５７４２２（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０１９４３６８（ＵＳ，Ａ１）

【文献】 米国特許第６８４７３１９（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ１９／００

Ｈ０３Ｍ１／００−１／６４

(57)【特許請求の範囲】

【請求項1】

アナログデジタルコンバータ（ＡＤＣ）であって、
閾値電圧を受信するように構成されるコンパレータと、
前記コンパレータに結合され、入力電圧と基準電圧のセットとの一方を受信するように構成される、エレメンタリコンデンサのセットと、
前記コンパレータに結合され、１次電圧と２次電圧との一方を受信するように構成される、Ｍ個のオフセットコンデンサのセットであって、Ｍが整数であり、前記１次電圧と前記２次電圧との差が温度に伴って線形に変化する、前記Ｍ個のオフセットコンデンサのセットと、
を含む、ＡＤＣ。

【請求項2】

請求項１に記載のＡＤＣであって、
前記基準電圧のセットが、正の基準電圧と負の基準電圧とを含む、ＡＤＣ。

【請求項3】

請求項１に記載のＡＤＣであって、
前記１次電圧が温度の上昇に伴って線形に増大し、前記２次電圧が温度の低下に伴って線形に減少する、ＡＤＣ。

【請求項4】

請求項１に記載のＡＤＣであって、
前記コンパレータが、
前記閾値電圧を受信するように構成される非反転端子と、
前記エレメンタリコンデンサのセットと前記Ｍ個のオフセットコンデンサのセットとに結合される反転端子と、
を含む、ＡＤＣ。

【請求項5】

請求項１に記載のＡＤＣであって、
前記ＡＤＣがトリム位相のセットにおいて動作するように構成され、前記トリム位相のセットの各トリム位相がサンプリングモードと変換モードとを含み、前記トリム位相のセットが、
前記ＡＤＣが第１のトリム位相において第１のデジタルコードを生成するように構成される、前記第１のトリム位相と、
前記ＡＤＣが第２のトリム位相において第２のデジタルコードを生成するように構成される、前記第２のトリム位相と、
前記ＡＤＣが第３のトリム位相において第３のデジタルコードを生成するように構成される、前記第３のトリム位相と、
前記ＡＤＣが第４のトリム位相において第４のデジタルコードを生成するように構成される、前記第４のトリム位相と、
を含む、ＡＤＣ。

【請求項6】

請求項５に記載のＡＤＣであって、
前記第１のトリム位相と前記第２のトリム位相とが第１の温度において生じ、前記第３のトリム位相と前記第４のトリム位相とが第２の温度において生じる、ＡＤＣ。

【請求項7】

請求項５に記載のＡＤＣであって、
前記トリム位相のセットの各トリム位相において、
前記エレメンタリコンデンサのセットが前記サンプリングモードにおいて前記入力電圧に結合され、
前記エレメンタリコンデンサのセットが前記変換モードにおいて前記正の基準電圧と前記負の基準電圧との一方に結合される、ＡＤＣ。

【請求項8】

請求項５に記載のＡＤＣであって、
前記第１のトリム位相において、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードと前記変換モードとの両方において前記１次電圧に結合される、ＡＤＣ。

【請求項9】

請求項５に記載のＡＤＣであって、
前記第２のトリム位相において、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合される、ＡＤＣ。

【請求項10】

請求項９に記載のＡＤＣであって、
前記第２のトリム位相の後に、前記Ｍ個のオフセットコンデンサのセットに提供される前記２次電圧が、前記第１のデジタルコードが前記第２のデジタルコードに等しくなるように改変される、ＡＤＣ。

【請求項11】

請求項５に記載のＡＤＣであって、
前記第３のトリム位相において、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードと前記変換モードとの両方において前記１次電圧に結合される、ＡＤＣ。

【請求項12】

請求項５に記載のＡＤＣであって、
前記第４のトリム位相において、前記第３のデジタルコードが正である場合に、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードにおいて前記２次電圧に、前記変換モードにおいて前記１次電圧に結合され、前記第３のデジタルコードが負である場合に、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合される、ＡＤＣ。

【請求項13】

請求項１２に記載のＡＤＣであって、
前記第４のトリム位相の後に、前記第４のデジタルコードが或る定義された値に等しくなるように、前記Ｍ個のオフセットコンデンサのセットのＮ個のオフセットコンデンサが接地端子に結合され、ＮがＭ以下の整数である、ＡＤＣ。

【請求項14】

オフセットドリフトを補償する方法であって、
アナログデジタルコンバータ（ＡＤＣ）をトリム位相のセットにおいて動作させることであって、前記トリム位相のセットの各トリム位相がサンプリングモードと変換モードとを含む、前記動作させることを含み、
各トリム位相が、
前記サンプリングモードで入力電圧を前記ＡＤＣにおけるエレメンタリコンデンサのセットに提供することと、
前記変換モードで基準電圧のセットを前記ＡＤＣにおける前記エレメンタリコンデンサのセットに提供することと、
１次電圧と２次電圧との一方を前記ＡＤＣにおけるＭ個のオフセットコンデンサのセットに提供することであって、Ｍが整数であり、前記１次電圧と前記２次電圧との差が温度に伴って線形に変化する、前記提供することと、
を更に含む、方法。

【請求項15】

請求項１４に記載の方法であって、
前記基準電圧のセットが正の基準電圧と負の基準電圧とを含み、
前記１次電圧が温度の上昇に伴って線形に増大し、前記２次電圧が温度の低下に伴って線形に減少する、方法。

【請求項16】

請求項１４に記載の方法であって、
前記トリム位相のセットが、第１の温度で生じる第１のトリム位相及び第２のトリム位相と、第２の温度で生じる第３のトリム位相及び第４のトリム位相とを更に含む、方法。

【請求項17】

請求項１６に記載の方法であって、
前記第１のトリム位相において第１のデジタルコードを生成することと、
前記第２のトリム位相において第２のデジタルコードを生成することと、
前記第３のトリム位相において第３のデジタルコードを生成することと、
前記第４のトリム位相において第４のデジタルコードを生成することと、
を更に含む、方法。

【請求項18】

請求項１７に記載の方法であって、
前記第１のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードと前記変換モードとの両方において前記１次電圧に結合することと、
前記第２のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合することと、
前記第１のデジタルコードが前記第２のデジタルコードに等しくなるように、前記第２のトリム位相において、前記Ｍ個のオフセットコンデンサのセットに提供される前記２次電圧を改変することと、
を更に含む、方法。

【請求項19】

請求項１７に記載の方法であって、
前記第３のトリム位相において、前記サンプリングモードと前記変換モードとの両方において、前記Ｍ個のオフセットコンデンサのセットを前記１次電圧に結合することと、
前記第３のデジタルコードが正である場合に、前記第４のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードにおいて前記２次電圧に、前記変換モードにおいて前記１次電圧に結合することと、
前記第３のデジタルコードが負である場合に、前記第４のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合することと、
前記第４のデジタルコードが或る定義された値に等しくなるように、前記Ｍ個のオフセットコンデンサのセットのＮ個のオフセットコンデンサを接地端子に結合することであって、ＮがＭ以下の整数である、前記結合することと、
を更に含む、方法。

【請求項20】

コンピューティングデバイスであって、
処理ユニットと、
前記処理ユニットに結合されるメモリモジュールと、
前記処理ユニットと前記メモリモジュールとに結合され、アナログデジタルコンバータ（ＡＤＣ）を含む論理ユニットであって、前記ＡＤＣが、
閾値電圧を受信するように構成されるコンパレータと、
前記コンパレータに結合され、入力電圧と基準電圧のセットとの一方を受信するように構成される、エレメンタリコンデンサのセットと、
前記コンパレータに結合され、１次電圧と２次電圧との一方を受信するように構成されるＭ個のオフセットコンデンサのセットであって、Ｍが整数であり、前記１次電圧と前記２次電圧との差が温度に伴って線形に変化する、前記Ｍ個のオフセットコンデンサのセットと、
を含む、前記論理ユニットと、
を含む、コンピューティングデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概してアナログフロントエンド（ＡＦＥ）に関し、更に特定して言えば、ＡＦＥにおいて温度に伴うオフセットドリフトを補償することに関連する。

【背景技術】

【0002】

アナログシステム及びデジタルシステムは、通常、システムオンチップ（ＳＯＣ）技術を用いて集積回路に実装される。このようなシステムは通常、アナログフロントエンド（ＡＦＥ）回路を含む。ＡＦＥ回路は、それを介してアナログ信号が入力される外部入力端子と、受信した信号をデジタルフォーマットで処理するデジタル信号処理ユニットとの間のインタフェースとして動作する。

【0003】

ＡＦＥ回路は、ワイヤレスデジタル通信デバイス、デジタル画像スキャナ、デジタルカメラ、及び音声コーデックのためのダウンコンバータなど、種々のデバイスにおいて広く用いられる。ＡＦＥ回路は、増幅器及びアナログデジタルコンバータ（ＡＤＣ）を含む。増幅器は、受信したアナログ信号を増幅し、ＡＤＣは、増幅されたアナログ信号をデジタル信号に変換する。ＡＦＥ回路は、ＡＤＣと共に、関連するオフセットを有する。このオフセットは温度に伴ってドリフトする。幾つかの既存の手法はオフセットの動的ストアを提供する。しかし、これらの手法は少なくとも下記の固有の欠点を有する。

【0004】

第１に、オフセットの動的ストアは、オフセットストア位相を必要とする。オフセットをストアするために、ＡＤＣのサンプリングモードが用いられる場合、そのＡＤＣにおけるコンパレータは、サンプリング位相の間、パワーダウンされ得ない。オフセットをストアするためにＡＤＣの変換モードが用いられる場合、それはＡＤＣを遅くする。

【0005】

第２に、ＡＦＥにおける全てのデバイスは、飽和を避けるためにそれらのオフセットを個別にストアすることが必要となる。これは、ＡＦＥの複雑さを増大させる。

【0006】

これに加え／或いは、第３に、オフセットの動的ストアは、ノイズの蓄積ともなる。これは、ＡＦＥのホワイトノイズを増大させる。

【発明の概要】

【0007】

アナログデジタルコンバータ（ＡＤＣ）の記載される例において、ＡＤＣは、閾値電圧を受け取るコンパレータを含む。エレメンタリ（elementary）コンデンサのセットが、コンパレータに結合され、入力電圧と基準電圧のセットとの一方を受け取る。Ｍ個のオフセットコンデンサのセットが、コンパレータに結合され、一次電圧及び二次電圧の一方を受け取る。Ｍは整数である。一次電圧及び二次電圧の差が温度に伴って線形に変化する。

【図面の簡単な説明】

【0008】

【図1】例示の実施例のアナログデジタルコンバータ（ＡＤＣ）を図示する。

【0009】

【図2】例示の実施例において、電圧が温度に伴ってどのように変化するかのグラフである。

【0010】

【図3】例示の実施例に従ったアナログフロントエンド（ＡＦＥ）を図示する。

【0011】

【図4】一次電圧生成回路を図示する。

【0012】

【図5】二次電圧生成回路を図示する。

【0013】

【図6】例示の実施例に従って、オフセットドリフトを補償する方法のフローチャートである。

【0014】

【図7】例示の実施例のコンピューティングデバイスを図示する。

【発明を実施するための形態】

【0015】

図１は、例示の実施例のアナログデジタルコンバータ（ＡＤＣ）１００を図示する。ＡＤＣ１００は、閾値電圧Ｖｔ １１２を受け取るコンパレータ１１０を含む。コンパレータ１１０は、非反転端子１１４及び反転端子１１６を含む。コンパレータ１１０は、非反転端子１１４において閾値電圧Ｖｔ １１２を受け取る。ＡＤＣ１００はまた、Ｃ１、Ｃ２〜ＣＴとして表わされるエレメンタリコンデンサ１０４のセットを含む。ＡＤＣ１００は、ＣＯ１、ＣＯ２〜ＣＯＭとして表わされる、Ｍ個のオフセットコンデンサ１０２のセットを含む。Ｍは整数である。エレメンタリコンデンサ１０４のセット及びＭ個のオフセットコンデンサ１０２のセットは、コンパレータ１１０の反転端子１１６に結合される。

【0016】

制御論理回路１２０が、コンパレータ１１０に結合される。制御論理回路１２０は、状態論理回路１２２及びトリム論理回路１２４を含む。状態論理回路１２２は、スイッチ１２６の第１のセットに結合される。エレメンタリコンデンサ１０４のセットは、スイッチ１２６の第１のセットを介して入力電圧Ｖｉｎ １３２と基準電圧のセットとの一方を受け取る。基準電圧のセットは、正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６を含む。

【0017】

トリム論理回路１２４は、スイッチ１２８の第２のセットに結合される。Ｍ個のオフセットコンデンサ１０２のセットは、スイッチ１２８の第２のセットを介して一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４を受け取る。ＡＤＣ１００は、一つ又はそれ以上の付加的な構成要素を含み得る。

【0018】

図１に図示されるＡＤＣ１００のオペレーションをここで説明する。一次電圧Ｖｐ １４２と二次電圧Ｖｓ１４４の差が、温度に伴って線形に変化する。一次電圧Ｖｐ １４２は、温度の上昇に伴って線形に増大し、二次電圧Ｖｓ１４４は、温度の低下に伴って線形に減少する。一例において、二次電圧Ｖｓ１４４は、温度の上昇に伴って線形に増大し、一次電圧Ｖｐ １４２は、温度の低下に伴って線形に減少する。一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４の温度に対する線形依存の性質は、ＡＤＣ１００の温度に伴うオフセットドリフトを補償するために用いられる。一例において、この性質は、ＡＤＣ１００がその一部であるアナログフロントエンド（ＡＦＥ）の温度に伴うオフセットドリフトを補償するために用いられる。

【0019】

ＡＤＣ１００は、トリム位相のセットにおいて動作する。トリム位相のセットの各トリム位相は、サンプリングモード及び変換モードを含む。トリム位相のセットは、第１のトリム位相、第２のトリム位相、第３のトリム位相、及び第４のトリム位相を含む。第１のトリム位相及び第２のトリム位相は、第１の温度（Ｔ１）において生じ、第３のトリム位相及び第４のトリム位相は、第２の温度（Ｔ２）において生じる。制御論理回路１２０は、サンプリングモード及び変換モードの間、状態論理回路１２２及びトリム論理回路１２４を同期化する。

【0020】

トリム位相のセットの各トリム位相において、エレメンタリコンデンサ１０４のセットは、サンプリングモードにおいて入力電圧Ｖｉｎ １３２に結合される。状態論理回路１２２は、スイッチ１２６の第１のセットをアクティブにするために第１の制御信号のセットを生成し、スイッチ１２６の第１のセットは、エレメンタリコンデンサ１０４のセットの底部プレートを、サンプリングモードにおいて入力電圧Ｖｉｎ １３２に結合する。また、各トリム位相において、エレメンタリコンデンサ１０４のセットは、変換モードにおいて正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６の一方に結合される。状態論理回路１２２は、スイッチ１２６の第１のセットをアクティブにするために第１の制御信号のセットを生成し、スイッチ１２６の第１のセットは、エレメンタリコンデンサ１０４のセットの底部プレートを、正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６の一方に結合する。

【0021】

第１のトリム位相において、Ｍ個のオフセットコンデンサ１０２のセットは、サンプリングモード及び変換モードの両方において一次電圧Ｖｐ １４２に結合される。ＡＤＣ１００は、第１のトリム位相において第１のデジタルコードを生成する。トリム論理回路１２４は、スイッチ１２８の第２のセットをアクティブにするために第２の制御信号のセットを生成し、スイッチ１２８の第２のセットは、Ｍ個のオフセットコンデンサ１０２のセットの底部プレートを、サンプリングモード及び変換モードの両方において一次電圧Ｖｐ １４２に結合する。第１のトリム位相は第１の温度（Ｔ１）で生じる。

【0022】

第１のトリム位相の間のサンプリングモード及び変換モードをここで説明する。トリム位相のセットの各トリム位相において、同様の手法が続く。サンプリングモードにおいて、状態論理回路１２２は、第１の制御信号のセットを生成し、第１の制御信号のセットは、エレメンタリコンデンサ１０４のセットの底部プレートを入力電圧Ｖｉｎ １３２に結合する。トリム論理回路１２４は、第２の制御信号のセットを生成し、第２の制御信号のセットは、Ｍ個のオフセットコンデンサ１０２のセットの底部プレートを一次電圧Ｖｐ １４２に結合する。

【0023】

変換モードにおいて、ＡＤＣ１００は、バイナリサーチ手法を用いて入力電圧Ｖｉｎ １３２及び一次電圧Ｖｐ １４２に対応するデジタル出力を生成する。バイナリサーチ手法は複数のサイクルを含む。複数サイクルの或るサイクルにおいて、状態論理回路１２２は、エレメンタリコンデンサ１０４のセットの底部プレートを、正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６の一方に結合するために、第１の制御信号のセットを生成する。トリム論理回路１２４は第２の制御信号のセットを生成し、第２の制御信号のセットは、Ｍ個のオフセットコンデンサ１０２のセットの底部プレートを一次電圧Ｖｐ １４２に結合する。

【0024】

重み付けされた電圧が、コンパレータ１１０の反転端子１１６において生成される。推定されるＤＡＣ（デジタルアナログコンバータ）電圧が、エレメンタリコンデンサ１０４のセットの底部プレートにおいて印加される正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６と、Ｍ個のオフセットコンデンサ１０２のセットの底部プレートにおいて印加される一次電圧Ｖｐ １４２との重み付けされた和である。そのため、重み付けされた電圧は、入力電圧Ｖｉｎ １３２と推定されたＤＡＣ電圧との間の誤差又は差である。

【0025】

コンパレータ１１０は、重み付けされた電圧及び閾値電圧Ｖｔ １１２を比較して、デジタルビットを生成する。デジタルビットは、状態論理回路に提供される。バイナリサーチ手法の各サイクルにおいて、状態論理回路１２２は、デジタルビットに基づいて、エレメンタリコンデンサ１０４のセットにおける異なる数のコンデンサを正の基準電圧Ｖｒｅｆｐ １３４に結合するために、第１の制御信号のセットを生成する。

【0026】

バイナリサーチ手法の複数サイクルは、バイナリスケーリングされた段階において誤差を更に低減する。各サイクルの後に生成されるデジタルビットは共に、デジタル出力を形成する。１２ビット解像度ＡＤＣが、入力電圧Ｖｉｎ １３２を１２ビットデジタル出力に分解するために１２個の連続するサイクルを要する。

【0027】

第１のトリム位相におけるサンプリングモード及び変換モードの上記説明は、トリム位相のセットの各トリム位相に同様に適用可能である。

【0028】

第２のトリム位相において、Ｍ個のオフセットコンデンサ１０２のセットは、サンプリングモードにおいて一次電圧Ｖｐ １４２に及び変換モードにおいて二次電圧Ｖｓ１４４に結合される。ＡＤＣ１００は、第２のトリム位相において第２のデジタルコードを生成する。トリム論理回路１２４は、スイッチ１２８の第２のセットをアクティブにするために第２の制御信号のセットを生成し、スイッチ１２８の第２のセットは、Ｍ個のオフセットコンデンサ１０２のセットの底部プレートを、サンプリングモードにおいて一次電圧Ｖｐ １４２に及び変換モードにおいて二次電圧Ｖｓ１４４に結合する。第２のトリム位相は第１の温度（Ｔ１）で生じる。

【0029】

第２のトリム位相の後、二次電圧Ｖｓ１４４は、第１のデジタルコードが第２のデジタルコードに等しくなるように改変される。これは、一次電圧Ｖｐ １４２が第１の温度（Ｔ１）で二次電圧Ｖｓ１４４に等しくなることを確実にする。そのため、第２のトリム位相の後、Ｍ個のオフセットコンデンサ１０２のセットのためにＡＤＣ１００に付加される如何なるオフセットも相殺される。

【0030】

第３のトリム位相において、Ｍ個のオフセットコンデンサ１０２のセットが、サンプリングモード及び変換モードの両方において一次電圧Ｖｐ １４２に結合される。ＡＤＣ１００は、第３のトリム位相において第３のデジタルコードを生成する。トリム論理回路１２４は、スイッチ１２８の第２のセットをアクティブにするために第２の制御信号のセットを生成し、スイッチ１２８の第２のセットは、Ｍ個のオフセットコンデンサ１０２のセットの底部プレートを、サンプリングモード及び変換モードの両方において一次電圧Ｖｐ １４２に結合する。ＡＤＣ１００は、第３のトリム位相において第３のデジタルコードを生成する。第３のトリム位相は第２の温度（Ｔ２）で生じる。

【0031】

第３のデジタルコードの符号が、オフセットドリフト方向を判定するために用いられる。第３のデジタルコードが正である場合、ＡＤＣ１００のオフセットドリフトは正であり、第３のデジタルコードが負である場合、ＡＤＣ１００のオフセットドリフトは負である。第４のトリム位相は、ＡＤＣ１００の温度に伴うオフセットドリフトを補償するために第３のデジタルコードの符号を用いる。

【0032】

第４のトリム位相において、第３のデジタルコードが正である場合、Ｍ個のオフセットコンデンサ１０２のセットは、サンプリングモードにおいて二次電圧Ｖｓ１４４に及び変換モードにおいて一次電圧Ｖｐ １４２に結合される。第４のトリム位相において、第３のデジタルコードが負である場合、Ｍ個のオフセットコンデンサ１０２のセットは、サンプリングモードにおいて一次電圧Ｖｐ １４２に及び変換モードにおいて二次電圧Ｖｓ１４４に結合される。そのため、一次電圧Ｖｐ １４２は、正又は負であり得るオフセットドリフト方向に基づいて、サンプリングモード及び変換モードの一方において用いられる。ＡＤＣ１００は、第４のトリム位相において第４のデジタルコードを生成する。第４のトリム位相は第２の温度（Ｔ２）で生じる。

【0033】

第４のトリム位相の後、Ｍ個のオフセットコンデンサのセットのＮ個のオフセットコンデンサが、第４のデジタルコードが或る定義された値に等しくなるように、接地端子に結合される。Ｎは整数である。一例において、定義された値は０である。別の例において、定義された値は、ＡＤＣ１００を備えるデバイスを製造する時間において固定である。そのため、接地端子に結合されるＮ個のオフセットコンデンサは、ＡＤＣ１００のオフセットドリフトを相殺するために用いられる。Ｍ個のオフセットコンデンサのセットにおいて多数のコンデンサを変えることにより、オフセットドリフトの傾斜が考慮される。

【0034】

Ｍ個のオフセットコンデンサのセットにより提供されるオフセット電圧は、下記のように定義される。

ここで、符号は、第３のデジタルコードの符号であり、Ｃｏｆｆは、Ｍ個のオフセットコンデンサ１０２のセットにおける各コンデンサの静電容量であり、Ｃｓａｍｐは、エレメンタリコンデンサ１０４のセットの静電容量であり、Ｔは周囲温度であり、Ｄｏは第１の温度Ｔ１でのオフセットである。そのため、第１の温度Ｔ１では、一次電圧Ｖｐ １４２を二次電圧Ｖｓ１４４に等しくすることによって、Ｍ個のオフセットコンデンサ１０２のセットのためにＡＤＣ１００に付加される如何なるオフセットも相殺される。また、温度Ｔ２で、Ｍ個のオフセットコンデンサのセットによって提供されるオフセット電圧（Ｖｏｆｆ）は、ＡＤＣ１００に関連付けられるオフセットに等しくされる。そのため、オフセット電圧（Ｖｏｆｆ）は、全ての温度でのＡＤＣ１００に関連付けられるオフセットを線形に追跡する。従って、この特徴は、ＡＤＣ１００の温度に伴うオフセットドリフトを相殺するために用いられる。

【0035】

そのため、ＡＤＣ１００の温度に伴う任意のオフセットドリフトが補償される。この手法は、任意のアナログフロントエンド（ＡＦＥ）を備えるスイッチドコンデンサ回路にも適用し得る。ＡＤＣ１００はまた、動的オフセットストアの問題を克服する。また、この手法は、ＡＤＣ１００がその一部であるＡＦＥのホワイトノイズの増大とはならない。

【0036】

図２は、例示の実施例において電圧が温度に伴ってどのように変化するかのグラフ２００である。グラフ２００を、図１に図示されるＡＤＣ１００において用いられる一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４に関連して説明する。一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４は温度に伴って線形に変化する。一次電圧Ｖｐ １４２は温度の上昇に伴って線形に増大し、二次電圧Ｖｓ１４４は、温度の低下に伴って線形に減少する。一例において、一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４の差が温度に伴って線形に変化する。別の例において、一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４の一方が温度に伴って線形に変化し、他方が温度に対して一定である。一次電圧Ｖｐ １４２及び二次電圧Ｖｓ１４４の温度に対する線形依存の性質は、ＡＤＣ１００の温度に伴うオフセットドリフトを補償するために用いられる。一例において、この性質は、アナログフロントエンド（ＡＦＥ）がその一部であるＡＤＣ１００の温度に伴うオフセットドリフトを補償するために用いられる。

【0037】

ＡＤＣ１００は、トリム位相のセットにおいて動作する。第１のトリム位相及び第２のトリム位相は、第１の温度（Ｔ１）２０２において生じ、第３のトリム位相及び第４のトリム位相は、第２の温度（Ｔ２）２０４において生じる。第２のトリム位相の後、二次電圧Ｖｓ１４４は、第１のデジタルコードが第２のデジタルコードに等しくなるように改変される。これは、一次電圧Ｖｐ １４２が第１の温度（Ｔ１）２０２で二次電圧Ｖｓ１４４に等しくなることを確実にする。第４のトリム位相の後、第４のデジタルコードが或る定義された値に等しくなるように、Ｍ個のオフセットコンデンサのセットのＮ個のオフセットコンデンサが、接地端子に結合される。Ｎは整数である。一例において、定義された値は０である。

【0038】

図３は、例示の実施例に従ったアナログフロントエンド（ＡＦＥ）３００を図示する。ＡＦＥは、プログラマブル利得増幅器（ＰＧＡ）３０２、ローパスフィルタ（ＬＰＦ）３０４、アナログデジタルコンバータ（ＡＤＣ）ドライバ３０６、及びＡＤＣ３０８を含む。ＰＧＡ３０２は、入力信号ＩＮ３０１を受け取る。ＬＰＦ３０４はＰＧＡ３０２に結合される。ＡＤＣドライバ３０６はＬＰＦ３０４に結合され、ＡＤＣ３０８はＡＤＣドライバ３０６に結合される。ＡＤＣ３０８はデジタル出力Ｄｏｕｔ３１０を生成する。

【0039】

ＰＧＡ３０２は、入力信号ＩＮ３０１を増幅して、増幅された信号を生成する。ＬＰＦ３０４は、増幅された信号を低周波数バンドでフィルタリングして、フィルタリングされた信号を生成する。ＡＤＣドライバ３０６は、フィルタリングされた信号を増幅して、ＡＤＣ３０８の固定セットポイントで固定中心電力を用いて、処理された信号を生成する。ＡＤＣ３０８は、処理された信号からデジタル出力Ｄｏｕｔ３１０を生成する。ＡＤＣ３０８は、接続及びオペレーションにおいてＡＤＣ１００に類似する。

【0040】

ＡＤＣ３０８は、ＡＦＥ３００の温度に伴うオフセットドリフトを補償するために用いられる。オフセットドリフト補償は、ＡＦＥ３００のオフセットドリフトを相殺するＡＤＣ３０８に適用される。ＡＤＣ３０８は、ＡＤＣ１００に類似するＭ個のオフセットコンデンサのセットを含み、これらは、ＡＦＥ３００における温度に伴うオフセットドリフトを補償するために用いられる。ＡＤＣ３０８は、それがＡＦＥ３００における最後の要素であるため、ＡＦＥ３００における他のデバイスに関連付けられるオフセットドリフトを相殺する。

【0041】

図４は、一次電圧生成回路４００を図示する。一例において、一次電圧生成回路４００は、図１に図示される一次電圧Ｖｐ １４２を生成するために用いられる。一次電圧生成回路４００は、電力供給ＶＤＤ４０８を受け取る電流ミラー回路４１０を含む。電流ミラー回路４１０は、第１のトランジスタＮ １ ４０２及び第２のトランジスタＮ２ ４０４を含む。一つのバージョンにおいて、第１のトランジスタＮ １ ４０２の面積がＡであるとき、第２のトランジスタＮ２ ４０４の面積はＮ×Ａであり、ここで Ｎは、正の整数である。第１のトランジスタＮ １ ４０２及び第２のトランジスタＮ２ ４０４はいずれも同じ電流で動作し、そのため、第１の電流Ｉ１が、第１のレジスタＲ１ ４１２にわたって生成される。電流ミラー回路４１０は、第２のレジスタＲ２ ４１６にわたって第１の電流Ｉ１をミラーリングする。そのため、一次電流Ｉｐが、第２のレジスタＲ２ ４１６を介して流れる。一次電流Ｉｐは第１の電流Ｉ１に等しい。一次電圧Ｖｐ４２０が、第２のレジスタＲ２ ４１６にわたって生成される。一次電流Ｉｐは、下記のように定義される。

ここでＶｂｅ１は、第１のトランジスタＮ １ ４０２のベース・エミッタ端子の電圧であり、Ｖｂｅ２は、第２のトランジスタＮ２ ４０４のベース・エミッタ端子の電圧であり、Ｉｓ１は、第１のトランジスタＮ １ ４０２における飽和電流であり、Ｉｓ２は、第２のトランジスタＮ２ ４０４における飽和電流である。

【0042】

一次電圧Ｖｐ４２０は、下記のように定義される。

ここで、Ｖ_Ｔ＝ＫＴ／ｑであり、Ｋはボルツマン定数であり、Ｔはケルビンでの温度であり、ｑは電子の電荷である。

【0043】

そのため、一次電圧Ｖｐ４２０は温度（Ｔ）に正比例する。一次電圧Ｖｐ４２０は、温度の上昇に伴って線形に増大する。一次電圧Ｖｐ４２０は、一次電圧Ｖｐ １４２に類似する。一次電圧生成回路４００は、一次電圧Ｖｐを生成する多くの方式の一つであり、変形が可能である。

【0044】

図５は、二次電圧生成回路５００を図示する。一例において、二次電圧生成回路５００は、図１に図示される二次電圧Ｖｓ１４４を生成するために用いられる。二次電圧生成回路５００は、電力供給ＶＤＤ５０８を受け取る電流ミラー回路５１０を含む。電流ミラー回路５１０は、第１のトランジスタＮ １ ５０２を含む。第１の電流Ｉ１が、第１のレジスタＲ１ ５１２を介して流れる。電流ミラー回路５１０は、第２のレジスタＲ２ ５１６にわたって第１の電流Ｉ１をミラーリングする。そのため、二次電流Ｉｓが、第２のレジスタＲ２ ５１６を介して流れる。二次電流Ｉｓは第１の電流Ｉ１に等しい。二次電圧Ｖｓ５２０が、第２のレジスタＲ２ ５１６にわたって生成される。第１のトランジスタＮ １ ５０２のベース・エミッタ端子の電圧が、下記のように定義される。
Ｖｂｅ＝Ｖ_ＴＩｎ（Ｉｃ／Ｉｓ） （４）
ここで、Ｉｃは、第１のトランジスタＮ １ ５０２のコレクタ端子を介する電流であり、Ｉｓは飽和電流である。温度に伴うコレクタ電流変動は、下記のように定義される。
Ｉ_Ｃ＝ＤＴ^α （５）
ここで、Ｄ及びαは定数である。温度に伴う飽和電流変動は、下記のように定義される。

ここで、Ｅｇはバンドギャップであり、Ｃ、Ｋ、ｑ及びηは温度変動に対して一定である。数式（４）において数式（５）及び（６）を置き換えることにより、下記数式（７）が得られる。

ここで、Ｔｏは定義された温度である。

【0045】

数式（７）を微分すると、Ｖｂｅは温度（Ｔ）に反比例する。二次電圧Ｖｓ５２０は下記のように定義される。
Ｖｓ＝（Ｒ４×Ｖｂｅ）／Ｒ３

【0046】

そのため、二次電圧Ｖｓ５２０はＶｂｅに比例する。二次電圧Ｖｓ５２０は、Ｖｂｅに類似し、温度の低下に伴って線形に減少する。二次電圧Ｖｓ５２０は、二次電圧Ｖｓ１４４に類似する。二次電圧生成回路５００は、二次電圧Ｖｓを生成する多くの方式の一つであり、変形が可能である。

【0047】

図６は、例示の実施例に従って、オフセットドリフトを補償する方法のフローチャート６００である。フローチャート６００を、図１に図示されるＡＤＣ１００に関連して説明する。ＡＤＣ１００は、トリム位相のセットにおいて動作される。各トリム位相は、サンプリングモード及び変換モードを含む。各トリム位相は下記の工程を含む。工程６０２で、サンプリングモードにおいて入力電圧がＡＤＣにおけるエレメンタリコンデンサのセットに提供される。工程６０４で、変換モードにおいて基準電圧のセットがＡＤＣにおけるエレメンタリコンデンサのセットに提供される。基準電圧のセットは、正の基準電圧及び負の基準電圧を含む。

【0048】

ＡＤＣ１００において、エレメンタリコンデンサ１０４のセットは、サンプリングモードにおいて入力電圧Ｖｉｎ １３２に結合される。状態論理回路１２２は、スイッチ１２６の第１のセットをアクティブにするために第１の制御信号のセットを生成し、スイッチ１２６の第１のセットは、サンプリングモードにおいてエレメンタリコンデンサ１０４のセットの底部プレートを入力電圧Ｖｉｎ １３２に結合する。また、各トリム位相において、エレメンタリコンデンサ１０４のセットは、変換モードにおいて正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６の一方に結合される。状態論理回路１２２は、スイッチ１２６の第１のセットをアクティブにするために第１の制御信号のセットを生成し、スイッチ１２６の第１のセットは、エレメンタリコンデンサ１０４のセットの底部プレートを、正の基準電圧Ｖｒｅｆｐ １３４及び負の基準電圧Ｖｒｅｆｎ １３６の一方に結合する。

【0049】

工程６０６で、一次電圧及び二次電圧の一方が、ＳＡＲ ＡＤＣにおけるＭ個のオフセットコンデンサのセットに提供される。Ｍは整数である。一次電圧及び二次電圧は温度に伴って線形に変化する。一次電圧は、温度の上昇に伴って線形に増大し、二次電圧は、温度の低下に伴って線形に減少する。一例において、一次電圧及び二次電圧の差が温度に伴って線形に変化する。トリム位相のセットは、第１の温度で生じる第１のトリム位相及び第２のトリム位相、及び第２の温度で生じる第３のトリム位相及び第４のトリム位相を含む。

【0050】

第１のデジタルコードが、第１のトリム位相において生成される。第２のデジタルコードが、第２のトリム位相において生成される。第３のデジタルコードが、第３のトリム位相において生成され、第４のデジタルコードが、第４のトリム位相において生成される。第１のトリム位相において、Ｍ個のオフセットコンデンサのセットは、サンプリングモード及び変換モードの両方において一次電圧に結合される。第２のトリム位相において、Ｍ個のオフセットコンデンサのセットは、サンプリングモードにおいて一次電圧に及び変換モードにおいて二次電圧に結合される。

【0051】

第２のトリム位相の後、第２のトリム位相におけるＭ個のオフセットコンデンサのセットに提供される二次電圧は、第１のデジタルコードが第２のデジタルコードに等しくなるように改変される。これは、一次電圧が第１の温度で二次電圧に等しくなることを確実にする。そのため、Ｍ個のオフセットコンデンサのセットのためにＡＤＣ１００に付加される如何なるオフセットも、第２のトリム位相の後、相殺される。

【0052】

第３のトリム位相において、Ｍ個のオフセットコンデンサのセットは、サンプリングモード及び変換モードの両方において一次電圧に結合される。第４のトリム位相において、第３のデジタルコードが正である場合、Ｍ個のオフセットコンデンサのセットは、サンプリングモードにおいて二次電圧に及び変換モードにおいて一次電圧に結合される。第４のトリム位相において、第３のデジタルコードが負である場合、Ｍ個のオフセットコンデンサのセットは、サンプリングモードにおいて一次電圧に及び変換モードにおいて二次電圧に結合される。

【0053】

第４のトリム位相の後、第４のデジタルコードが或る定義された値に等しくなるように、Ｍ個のコンデンサのセットのＮ個のコンデンサが接地端子に結合され、ここでＮは整数である。一例において、定義された値は０である。そのため、接地端子に結合されるＮ個のオフセットコンデンサは、ＡＤＣ１００のオフセットドリフトを相殺するために用いられる。第４のトリム位相は、ＡＤＣ１００の温度に伴うオフセットドリフトを補償するために第３のデジタルコードの符号を用いる。

【0054】

図７は、例示の実施例のコンピューティングデバイス７００を図示する。コンピューティングデバイス７００は、携帯電話、パーソナルデジタルアシスタント、トランシーバ、パーソナルコンピュータ、又は任意の他のタイプの電子的システムなどのモバイル通信デバイスであるか、またはそれに組み込まれる。コンピューティングデバイス７００は、一つ又はそれ以上の付加的な構成要素を含み得る。

【0055】

幾つかの実施例において、コンピューティングデバイス７００は、メガセル又はシステムオンチップ（ＳｏＣ）を含み、これは、ＣＰＵ（中央処理装置）、メモリモジュール７１４（例えば、ランダムアクセスメモリ（ＲＡＭ））、及びテスター７１０などの処理ユニット７１２を含む。例えば、処理ユニット７１２は、ＣＩＳＣタイプ（複合命令セットコンピュータ）ＣＰＵ、ＲＩＳＣタイプＣＰＵ（縮小命令セットコンピュータ）、又はデジタルシグナルプロセッサ（ＤＳＰ）であり得る。

【0056】

メモリモジュール７１４（これは、ＲＡＭ、フラッシュメモリ、又はディスクストレージなどのメモリであり得る）は、処理ユニット７１２により実行されるとき、コンピューティングデバイス７００に関連付けられる任意の適切な機能を実施する一つ又は複数のソフトウェアアプリケーション７３０（例えば、埋め込みアプリケーション）をストアする。テスター７１０は、ソフトウェアアプリケーション７３０を実行するコンピューティングデバイス７００のテスト及びデバッグをサポートする論理を含む。

【0057】

例えば、テスター７１０は、コンピューティングデバイス７００の欠陥のある又は利用不能な構成要素をエミュレートして、こういった構成要素がコンピューティングデバイス７００上に実際にある場合に、様々な状況において構成要素がどのように実施し得るか（例えば、構成要素が、どのようにソフトウェアアプリケーション７３０と相互作用し得るか）の検証を可能にするために有用である。このようにして、ソフトウェアアプリケーション７３０は、製造後オペレーションに類似する環境においてデバッグされ得る。

【0058】

処理ユニット７１２は、通常、メモリモジュール７１４から頻繁にアクセスされる情報をストアするメモリ及び論理を含む。コンピューティングデバイス７００は、論理ユニット７２０を含む。論理ユニット７２０は、処理ユニット７１２及びメモリモジュール７１４に結合される。論理ユニット７２０は、アナログデジタルコンバータ（ＡＤＣ）７１８を含む。ＡＤＣ７１８は、接続及びオペレーションにおいてＡＤＣ１００に類似する。ＡＤＣ７１８は、Ｍ個のオフセットコンデンサのセットを含む。Ｍ個のオフセットコンデンサのセットは、一次電圧及び二次電圧を受け取る。

【0059】

一次電圧及び二次電圧は温度に伴って線形に変化する。一次電圧は、温度の上昇に伴って線形に増大し、二次電圧は、温度の低下に伴って線形に減少する。一例において、一次電圧及び二次電圧の差が温度に伴って線形に変化する。一次電圧及び二次電圧の温度に対する線形依存の性質は、ＡＤＣ７１８の温度に伴うオフセットドリフトを補償するために用いられる。一例において、この性質は、ＡＤＣ７１８がその一部であるアナログフロントエンド（ＡＦＥ）の温度に伴うオフセットドリフトを補償するために用いられる。

【0060】

本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】