特許 6768014 高周波増幅器装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6768014

(24)【登録日】2020年9月24日

(45)【発行日】2020年10月14日

(54)【発明の名称】高周波増幅器装置

(51)【国際特許分類】

   H03F 3/193 20060101AFI20201005BHJP

   H03F 3/21 20060101ALI20201005BHJP

【ＦＩ】

   H03F3/193

   H03F3/21

【請求項の数】24

【全頁数】9

(21)【出願番号】特願2017-568152(P2017-568152)

(86)(22)【出願日】2016年6月30日

(65)【公表番号】特表2018-519756(P2018-519756A)

(43)【公表日】2018年7月19日

(86)【国際出願番号】EP2016065376

(87)【国際公開番号】WO2017001594

(87)【国際公開日】20170105

【審査請求日】2019年3月13日

(31)【優先権主張番号】102015212247.6

(32)【優先日】2015年6月30日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】505169226

【氏名又は名称】トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト

【氏名又は名称原語表記】ＴＲＵＭＰＦ Ｈｕｅｔｔｉｎｇｅｒ ＧｍｂＨ ＋ Ｃｏ． ＫＧ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100135633

【弁理士】

【氏名又は名称】二宮 浩康

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】アンドレ グレーデ

(72)【発明者】

【氏名】アレクサンダー アルト

(72)【発明者】

【氏名】ダニエル グルーナー

(72)【発明者】

【氏名】アントン ラバン

【審査官】 竹内 亨

(56)【参考文献】

【文献】 特開２００１−１９７７４９（ＪＰ，Ａ）

【文献】 特開２００３−０６９３５１（ＪＰ，Ａ）

【文献】 国際公開第２０１４／０９４７３７（ＷＯ，Ａ２）

【文献】 特開平１０−２０９６４２（ＪＰ，Ａ）

【文献】 国際公開第２００９／０３７９９５（ＷＯ，Ａ１）

【文献】 特開２０１０−２２５９３０（ＪＰ，Ａ）

【文献】 特開平０８−０６５０５９（ＪＰ，Ａ）

【文献】 国際公開第２００５／０３２２２６（ＷＯ，Ａ１）

【文献】 特表２０１４−５２２２１６（ＪＰ，Ａ）

【文献】 特開平０４−３６９２７２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ １／００−３／７２

(57)【特許請求の範囲】

【請求項1】

プラズマ励起用に２ＭＨｚ以上の周波数において１ｋＷ以上の出力電力を発生させるために適した高周波増幅器装置（１）において、
ａ．２つのＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）であって、前記ＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）のソース端子は、それぞれアース接続点（５）と接続されており、前記ＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）は同じ形態で形成されていて、１つのモジュール（３）内に配置されている、２つのＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）と、
ｂ．配線板（２）であって、前記配線板（２）は、面全体にわたり金属製冷却板（２５）に当接し、複数のアース接続部（８，１９，２１，２４）を介して、アース（２６）と接続可能な前記冷却板（２５）と接続されており、前記配線板上にまたは前記配線板に、前記モジュール（３）が配置されている、配線板（２）と、
ｃ．電力トランス（７）であって、前記電力トランス（７）の１次巻線（６）は、前記ＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）のドレイン端子と接続されている、電力トランス（７）と、
ｄ．信号トランス（１０）であって、前記信号トランス（１０）の２次巻線（１３）の第１の端部は、１つまたは複数の抵抗性素子（１４）を介して、前記ＬＤＭＯＳトランジスタのうち一方のＬＤＭＯＳトランジスタ（Ｓ１）のゲート端子（１５）と接続されており、第２の端部は、１つまたは複数の抵抗性素子（１６）を介して、前記ＬＤＭＯＳトランジスタのうち他方のＬＤＭＯＳトランジスタ（Ｓ２）のゲート端子（１７）と接続されており、前記ゲート端子（１５，１７）各々は、少なくとも１つの電圧制限素子（１８，２０，１８’，２０’）を介してアース（１９，２１）と接続されている、信号トランス（１０）と、
を含む、高周波増幅器装置（１）。

【請求項2】

前記アース接続点（５）は、前記ＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）から前記冷却板（２５）への熱伝達のために設計されている、
請求項１記載の高周波増幅器装置。

【請求項3】

少なくとも１つの電圧制限素子（１８，１８’，２０，２０’）は、少なくとも１つのダイオードを有しており、前記ダイオードのカソードはゲート側に、前記ダイオードのアノードはアース側に配置されている、
請求項１または２記載の高周波増幅器装置。

【請求項4】

少なくとも１つの電圧制限素子（１８’，２０’）は、直列に接続された複数のダイオードを有する、
請求項１から３までのいずれか１項記載の高周波増幅器装置。

【請求項5】

前記ダイオードの直列接続体は、それぞれ異なるタイプの少なくとも２つのダイオードを有する、
請求項４記載の高周波増幅器装置。

【請求項6】

少なくとも１つの電圧制限素子は、直列に接続された少なくとも１つのダイオードと抵抗とを有する、
請求項１から５までのいずれか１項記載の高周波増幅器装置。

【請求項7】

前記電力トランス（７）は、前記配線板（２）上にまたは固有の配線板上に配置されており、前記１次巻線（６）は、個々の前記配線板（２）上にプレーナ型で形成されている、
請求項１から６までのいずれか１項記載の高周波増幅器装置。

【請求項8】

前記ゲート端子（１５，１７）各々は、抵抗（２２，２３）を介してコンデンサ（３０）と接続されており、前記コンデンサ（３０）は、アースと接続されている、
請求項１から７までのいずれか１項記載の高周波増幅器装置。

【請求項9】

前記ゲート端子（１５，１７）はさらに、抵抗（２２，２３）を介して直流電圧源（２４）と接続されている、
請求項８記載の高周波増幅器装置。

【請求項10】

前記抵抗（２２，２３）は、１つの共通のコンデンサ（３０）に接続されている、
請求項８または９記載の高周波増幅器装置。

【請求項11】

前記共通のコンデンサ（３０）は、前記直流電圧源（２４）に接続されており、前記直流電圧源（２４）を介してゲート容量を放電可能である、
請求項９を引用する請求項１０記載の高周波増幅器装置。

【請求項12】

前記抵抗（２２，２３）は、１ｋΩよりも小さい抵抗値を有しており、前記コンデンサ（３０）は、１ｎＦよりも大きい容量を有している、
請求項８記載の高周波増幅器装置。

【請求項13】

直列に接続された前記ダイオードは、前記ＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）の駆動周波数の４分の１周期の持続時間よりも短い逆回復時間を有する、
請求項３から６、および請求項３から６のいずれか１項を引用する請求項７から１２までのいずれか１項記載の高周波増幅器装置。

【請求項14】

当該高周波増幅器装置は、対称に構成されており、双方の前記ＬＤＭＯＳトランジスタ（Ｓ１，Ｓ２）に同じ構成要素が対応づけられている、
請求項１から１３までのいずれか１項記載の高周波増幅器装置。

【請求項15】

前記モジュール（３）は、前記配線板（２）上にまたは前記配線板（２）に配置されていて、前記モジュール（３）は、前記冷却板（２５）と熱伝導状態で接続されている前記配線板（２）を介して冷却される、
請求項１から１４までのいずれか１項記載の高周波増幅器装置。

【請求項16】

前記モジュール（３）は、１つの基板上に配置されている、
請求項１から１５までのいずれか１項記載の高周波増幅器装置。

【請求項17】

前記モジュール（３）は、１つのケーシング内に配置されている、
請求項１から１６までのいずれか１項記載の高周波増幅器装置。

【請求項18】

前記モジュール（３）の前記ケーシングは、前記配線板（２）における貫通開口部内に配置されている、
請求項１７記載の高周波増幅器装置。

【請求項19】

前記モジュール（３）の接続端子は、前記配線板（２）上で接触接続されている、
請求項１から１８までのいずれか１項記載の高周波増幅器装置。

【請求項20】

前記モジュール（３）は、冷却のために銅板上に取り付けられている、
請求項１から１９までのいずれか１項記載の高周波増幅器装置。

【請求項21】

前記銅板は、前記配線板（２）において前記モジュール（３）と同じ貫通開口部内に配置されている、
請求項２０記載の高周波増幅器装置。

【請求項22】

前記銅板は、前記冷却板（２５）に向いた前記モジュール（３）の面よりも広い面を有する、
請求項２０または２１記載の高周波増幅器装置。

【請求項23】

前記貫通開口部は、段状に形成されており、前記銅板および前記モジュール（３）の各面に整合されている、
請求項２１または請求項２１を引用する請求項２２記載の高周波増幅器装置。

【請求項24】

前記配線板（２）は、多層配線板である、
請求項１から２３までのいずれか１項記載の高周波増幅器装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プラズマ励起用に２ＭＨｚ以上の周波数において１ｋＷ以上の出力電力を発生させるために適した高周波増幅器装置に関する。

【背景技術】

【0002】

かかる装置または同様の装置は、たとえば以下の文献、すなわち、米国特許出願公開第２０１４／０１６７８５８号明細書（ＵＳ２０１４／０１６７８５８Ａ１）、米国特許出願公開第２００９／００２７９３６号明細書（ＵＳ２００９／００２７９３６Ａ１）、米国特許第６，１７２，３８３号明細書（ＵＳ６，１７２，３８３Ｂ１）および米国特許第６，０６４，２４９号明細書（ＵＳ６，０６４，２４９Ａ）から公知である。

【0003】

ＬＤＭＯＳトランジスタは、たとえば以下の文献：Ｆｒｅｅｓｃａｌｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、技術データ、ＲＦ電力ＬＤＭＯＳトランジスタ、文献番号：ＭＲＦＥ６ＶＰ６１Ｋ２５Ｈ Ｒｅｖ．４．１ ２０１４年３月、から公知である。

【0004】

プラズマの励起に適した電力を発生させるために、トランジスタ特にＬＤＭＯＳトランジスタを使用することは公知である。かかるトランジスタは、ＡＢ級の増幅器における動作のために設けられていることが多い。しかしながら、他の級の増幅器たとえばＥ級またはＦ級のためにそれらのトランジスタを使用したいときには、ゲート電圧に関してメーカの仕様の範囲を超えずにトランジスタを最大限に駆動制御するのは不可能であることが多い。ただしこのように仕様の範囲を超えると、トランジスタの故障に至るおそれがあり、および／または、トランジスタの寿命が短くなってしまうおそれがある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許出願公開第２０１４／０１６７８５８号明細書

【特許文献2】米国特許出願公開第２００９／００２７９３６号明細書

【特許文献3】米国特許第６，１７２，３８３号明細書

【特許文献4】米国特許第６，０６４，２４９号明細書

【非特許文献】

【0006】

【非特許文献1】Ｆｒｅｅｓｃａｌｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、技術データ、ＲＦ電力ＬＤＭＯＳトランジスタ、文献番号：ＭＲＦＥ６ＶＰ６１Ｋ２５Ｈ Ｒｅｖ．４．１ ２０１４年３月

【発明の概要】

【発明が解決しようとする課題】

【0007】

したがって本発明の課題は、上述の欠点を回避することができる高周波増幅器装置を提供することにある。

【課題を解決するための手段】

【0008】

本発明によればこの課題は、プラズマ励起用に２ＭＨｚ以上の周波数において１ｋＷ以上の出力電力を発生させるために適した、以下の高周波増幅器装置によって解決される。すなわちこの高周波増幅器装置は、
ａ．２つのＬＤＭＯＳトランジスタを含み、そのソース端子は、それぞれアース接続点と接続されており、これらのＬＤＭＯＳトランジスタは同じ形態で形成されていて、１つのモジュール（パッケージ）内に配置されており、
ｂ．配線板を含み、これは面全体にわたり金属製冷却板に当接し、複数のアース接続部を介して、アースと接続可能な冷却板と接続されており、この配線板上にまたはこの配線板に、モジュールが配置されており、
ｃ．電力トランスを含み、その１次巻線は、ＬＤＭＯＳトランジスタのドレイン端子と接続されており、
ｄ．信号トランスを含み、その２次巻線の第１の端部は、１つまたは複数の抵抗性素子を介して、一方のＬＤＭＯＳトランジスタのゲート端子と接続されており、第２の端部は、１つまたは複数の抵抗性素子を介して、他方のＬＤＭＯＳトランジスタのゲート端子と接続されており、ゲート端子各々は、少なくとも１つの電圧制限素子を介してアースと接続されている。

【0009】

このようにしてＬＤＭＯＳトランジスタを、許容可能なゲート電圧を超えることなく、最大限に駆動することができる。

【0010】

電圧制限素子が設けられていることによって、信号トランスの２次巻線から到来する駆動制御信号の負のピークがアース電位になる。したがって負の電圧は、電圧制限素子における電圧降下に制限され、正のピーク電圧は高められる。このことは、ＬＤＭＯＳトランジスタを駆動制御するドライバのために必要とされるドライバ電力が低減されることを意味する。さらにこのことに加え、導通角が大きくされ、すなわち駆動制御信号の１周期中に一方または両方のトランジスタが導通する時間が高められ、その際、許容値を超えてピーク電圧を上昇させる必要がない。換言すれば、トランジスタが駆動制御状態にある時間を長くすることができる。直流成分が高められることから、入力信号が相対的に見て閾値電圧Ｕｔｈを超えることが多くなり、したがってトランジスタはいっそう頻繁に導通状態となる。

【0011】

２つのＬＤＭＯＳトランジスタを冷却板と良好に接続することにより、ＬＤＭＯＳトランジスタの熱負荷も低減することができ、それによって故障する確率がさらに低減される。

【0012】

アース接続点を、ＬＤＭＯＳトランジスタから冷却板まで熱を伝達するように設計することができる。このようにすれば、ＬＤＭＯＳトランジスタの改善された放熱が保証され、ＬＤＭＯＳトランジスタの熱負荷がさらに低減される。

【0013】

少なくとも１つの電圧制限素子は、少なくとも１つのダイオードを有することができ、そのカソードはゲート側に、アノードはアース側に配置されている。この措置により、駆動制御信号の負のピークが、導通状態のダイオードを介してアース電位となる。これによって駆動制御信号の負の電圧は、ダイオードにおける電圧降下に制限される。

【0014】

少なくとも１つの電圧制限素子は、直列に接続された複数のダイオードを有することができる。この措置によって、増幅器が飽和状態で駆動されるときに生じる欠点に対抗する作用を及ぼすことができる。増幅器が飽和状態で駆動されると、ゲート−バイアス電圧がいっそう上昇し、その結果、ドレイン電流もさらに上昇し、効率が低下してしまう。この場合、複数の高速なダイオードを直列に接続することができる。ここで「高速なダイオード」とは本発明の内容に即していえば、逆回復時間が４分の１周期の持続時間よりも短い、ということである。トランジスタの駆動周波数がたとえば４０．６８ＭＨｚ（すなわち、１周期の持続時間が約２５ｎｓ）であれば、これは約６ｎｓである。したがってダイオードは、６ｎｓまたはそれよりも短い逆回復時間を有するのが望ましい。このことが意味するのは、かかるダイオードは無視できる程度に短時間しか阻止方向で導通状態にならず、もしくは導通方向で阻止状態とはならない、ということである。

【0015】

複数のダイオードから成る直列接続体は、それぞれ異なるタイプの少なくとも２つのダイオードを有することができる。たとえばこの直列接続体は、１つの高速なダイオードと１つのツェナダイオードとを有することができる。

【0016】

少なくとも１つの電圧制限素子は、直列接続された少なくとも１つのダイオードと１つの抵抗とを有することができる。このことによっても、上述の欠点を低減することができる。好ましくは、高周波増幅器装置は対称に構成されており、つまり双方のＬＤＭＯＳに同じ構成要素が対応づけられている。

【0017】

モジュールを配線基板上にまたは配線基板に配置することができる。これによってモジュールを、冷却板と熱伝導状態で接続されている配線板を介して良好に冷却することができる。モジュールを１つの基板上に配置することができる。モジュールを１つのケーシング内に配置することができる。モジュールのケーシングを、配線板における貫通開口部内に配置することができる。モジュールの接続端子を、配線板上で接触接続させることができる。モジュールを、冷却のために銅板上に取り付けることができる。この銅板は、モジュールから冷却板へ熱を伝達するために、特に熱を拡散するために、用いることができる。さらにこの銅板を、配線板においてモジュールと同じ貫通開口部内に配置することができる。銅板の面を、冷却板に向いた側のモジュールの面よりも広くすることができる。貫通開口部を段状に形成して、銅板とモジュールの各面に整合させることができる。これによって、トランジスタの寿命をさらに延ばすことができる。なぜならば、トランジスタはそれほど強く加熱されないからである。しかも、アースと接続された冷却板の近くに配置することによって、スイッチングプロセスの際に生じる大電流による妨害を、いっそう良好に抑圧することができる。

【0018】

配線板を多層配線板とすることができ、特に少なくとも１つの内層を含む多層配線板とすることができ、特に少なくとも４つの層を含む多層配線板とすることができる。１つの外層全体をアースと接続し、やはりアースと接続された冷却板にじかに取り付けて接触させることができる。

【0019】

この配線板上に、または、固有の配線板上に、電力トランスを配置することができ、１次巻線を個々の配線板上にプレーナ型で形成することができる。これによって、格別低コストの１次巻線構造が得られる。また、電力トランスの冷却も簡単に実現することができる。

【0020】

ゲート端子を、抵抗を介してコンデンサに接続することができ、さらにこのコンデンサはアースと接続されている。これらの構成部材と動作点電圧源とによって、ゲート容量を放電させることができる。この場合、抵抗は１ｋΩよりも小さい抵抗値を有することができ、コンデンサは１ｎＦよりも大きい容量を有することができる。

【0021】

複数の抵抗を１つの共通のコンデンサに接続することができ、さらにこのコンデンサを動作点電圧源に接続することができる。

【0022】

本発明の本質を成す細部について示す図面を参照した本発明の実施例に関する以下の詳細な説明および特許請求の範囲から、本発明のその他の特徴および利点を読み取ることができる。それらの図面に示されている特徴は、必ずしも縮尺どおりではないことを理解されたい。また、それらの特徴は、本発明による特別な点をはっきりと見ることができるように描かれている。さらに様々な特徴をそれ自体単独で実現してもよいし、または、本発明の変形実施形態において複数の特徴を任意に組み合わせて実現してもよい。

【0023】

概略的に示された図面には本発明の実施例が示されており、以下の記載においてそれらの実施例について詳しく説明する。

【図面の簡単な説明】

【0024】

【図1】本発明による高周波増幅器装置の第１の実施形態を示す図である。

【図2】本発明による高周波増幅器装置の第２の実施形態を示す図である。

【図3】本発明の作用を説明するために２つの異なる電圧推移を示す図である。

【発明を実施するための形態】

【0025】

図１には、高周波増幅器装置１の第１の実施形態が示されている。高周波増幅器装置１は配線板２を含み、この配線板２上にモジュール３が配置されている。モジュール３は、２つのＬＤＭＯＳトランジスタＳ１，Ｓ２を有しており、これらのトランジスタは同じ形態で形成されていて、それらのソース端子がそれぞれアース接続点５と接続されている。ＬＤＭＯＳトランジスタＳ１，Ｓ２のドレイン端子はそれぞれ、電力トランス７の１次巻線６の一方の端部と接続されている。電力トランス７の２次巻線４の一方の端部はアース８と接続されており、他方の端部は高周波出力端９と接続されている。高周波増幅器装置１はさらに信号トランス１０を有しており、この信号トランス１０は、高周波入力端１２と接続された１次巻線１１を有している。信号トランス１０の２次巻線１３の一方の端部は、抵抗性素子１４特に抵抗を介して、ＬＤＭＯＳトランジスタＳ１のゲート端子１５と接続されている。２次巻線１３の他方の端部は、抵抗性素子１６特に抵抗を介して、ＬＤＭＯＳトランジスタＳ２のゲート端子１７と接続されている。したがって抵抗性素子１４，１６および２次巻線１３は、直列に接続されている。信号トランス１０も、電力トランス７と同様に配線板２上に配置されている。

【0026】

ゲート端子１５は、電圧制限素子１８を介してアース１９と接続されており、ここでは電圧制限素子１８はダイオードとして形成されている。この場合、ダイオードのカソードがゲート側に、アノードがアース側に配置されている。相応にゲート端子１７は、電圧制限素子２０を介して同様にアース２１と接続されており、ここでも電圧制限素子２０はダイオードとして形成されている。この措置によって、ゲート端子１５，１７の駆動制御信号の電圧シフト（振幅シフト）を行うことができる。

【0027】

さらにゲート端子１５，１７は、抵抗２２，２３を介して直流電圧源２４すなわち動作点電圧源と接続されている。したがって図１の実施例によればＬＤＭＯＳトランジスタＳ１，Ｓ２の駆動制御信号を発生させるドライバ回路には、高周波入力端１２、信号トランス１０、抵抗性素子１４，１６、電圧制限素子１８，２０、抵抗２２，２３および直流電圧源２４が含まれている。

【0028】

配線板２は、面全体にわたり冷却板２５上に載置されており、この冷却板２５はアース２６とも接続可能である。特に配線板２は、複数のアース接続部８，１９，２１，２７を介して、冷却板２５と接続されている。アース接続点５は、ＬＤＭＯＳトランジスタＳ１，Ｓ２から冷却板２５へ向かう熱伝導のためのアース接続点を成している。

【0029】

図２には、高周波増幅器装置１’の選択的な実施形態が示されている。この図において、図１と一致する素子には同じ参照符号が付されている。高周波増幅器装置１’の相違点は、電圧制限素子１８’がこの場合には直列に接続された２つのダイオードを有することである。電圧制限素子２０’も相応に形成されている。

【0030】

さらに別の相違点は、抵抗２２，２３がコンデンサ３０と接続されており、さらにこのコンデンサ３０がアース２７と接続されていることである。接続端子３１には、直流電圧源（動作点電圧源）が接続されている。

【0031】

図３には、ゲート端子１５，１７に駆動制御信号として加わる複数の電圧推移が、時間軸上に示されている。この場合、電圧制限素子１８もしくは１８’が設けられていないときには、電圧推移１００がゲート端子１５に加わり、電圧制限素子２０もしくは２０’が設けられていないときには、電圧推移１０１が相応にゲート端子１７に加わる。電圧制限素子１８，１８’，２０，２０’の作用を、電圧推移１０２，１０３から読み取ることができ、ここでは電圧推移１０２，１０３の負のピークは、電圧制限素子１８，１８’，２０，２０’の電圧にほぼ制限されており、特に１つまたは複数のダイオードにおいて降下する電圧に制限されている。総じて、電圧制限素子１８，１８’，２０，２０’が用いられるときにゲート端子１５，１７に加わる電圧推移１０２，１０３の電圧が、いっそう高い電圧値にシフトされている。特にこの場合、ゲート端子１５，１７の駆動制御信号の正のピーク電圧が高められ、負のピークが電圧制限素子１８，１８’，２０，２０’の電圧降下たとえばダイオードにおける電圧降下に制限される。これにより、必要とされるドライバ電力すなわち高周波入力端１２における高周波信号の電力が低減される。ゲート電圧が低くなることから、ＬＤＭＯＳトランジスタＳ１，Ｓ２が故障するリスクが低減される。

【図1】

【図2】

【図3】