特許 6770197 適応ナノ細孔信号圧縮

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6770197

(24)【登録日】2020年9月28日

(45)【発行日】2020年10月14日

(54)【発明の名称】適応ナノ細孔信号圧縮

(51)【国際特許分類】

   G01N 27/00 20060101AFI20201005BHJP

【ＦＩ】

   G01N27/00 Z

【請求項の数】16

【全頁数】57

(21)【出願番号】特願2019-531973(P2019-531973)

(86)(22)【出願日】2017年12月14日

(65)【公表番号】特表2020-504816(P2020-504816A)

(43)【公表日】2020年2月13日

(86)【国際出願番号】EP2017082872

(87)【国際公開番号】WO2018109102

(87)【国際公開日】20180621

【審査請求日】2019年8月7日

(31)【優先権主張番号】62/435,033

(32)【優先日】2016年12月15日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】591003013

【氏名又は名称】エフ．ホフマン−ラ ロシュ アーゲー

【氏名又は名称原語表記】Ｆ． ＨＯＦＦＭＡＮＮ−ＬＡ ＲＯＣＨＥ ＡＫＴＩＥＮＧＥＳＥＬＬＳＣＨＡＦＴ

(74)【代理人】

【識別番号】100140109

【弁理士】

【氏名又は名称】小野 新次郎

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100120112

【弁理士】

【氏名又は名称】中西 基晴

(72)【発明者】

【氏名】フェルナンデス−ゴメス，サンティアゴ

【審査官】 吉田 将志

(56)【参考文献】

【文献】 国際公開第２０１６／０７３３１８（ＷＯ，Ａ１）

【文献】 特表２０１３−５１９０８８（ＪＰ，Ａ）

【文献】 国際公開第２０１６／０９９６７３（ＷＯ，Ａ１）

【文献】 特表２０１６−５０４５９３（ＪＰ，Ａ）

【文献】 特表２０１６−５０４０１９（ＪＰ，Ａ）

【文献】 特開平０８−２９２０６２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｎ ２７／００−１０

１４−２４

(57)【特許請求の範囲】

【請求項1】

少なくとも１００，０００個のＤＮＡ分子の配列を並列に決定するように構成された配列決定システムを操作する方法であって、前記方法が、前処理回路において、
複数のセルを含むセンサチップからデータフレームの第１のセットを受け取るステップであり、前記複数のセルのうちのそれぞれのセルが、そのセルの状態を決定するための検出信号を経時的に生成するように構成されており、それぞれのデータフレームが、前記複数のセルからの検出信号を含み、異なる１つの時刻に対応する、前記ステップと、
データフレームの前記第１のセットの中の前記複数のセルの前記検出信号から情報を抽出して、前記複数のセルの前記状態を決定する際に使用する第１のダイジェスト情報を取得するステップと、
データフレームの前記第１のセットから抽出された前記第１のダイジェスト情報を含む１つまたは複数のダイジェストフレームの第１のグループを生成するステップであり、１つまたは複数のダイジェストフレームの前記第１のグループにおけるダイジェストフレームの数が、データフレームの前記第１のセットにおけるデータフレームの数よりも少ない、前記ステップと、
１つまたは複数のダイジェストフレームの前記第１のグループを、前記複数のセルの前記状態を決定する際に使用する処理装置に送るステップと
を実行することを含む、前記方法。

【請求項2】

１つまたは複数のダイジェストフレームの前記第１のグループが、データフレームの前記第１のセットからの１つまたは複数のデータフレームを含む、請求項１に記載の方法。

【請求項3】

セルの前記状態が、
前記セルの開放状態もしくは短絡状態、
前記セル内の２分子層の存在もしくは不在、
前記セル内のナノ細孔の存在もしくは不在、
前記セルに関連づけられた塩基、または
これらの任意の組合せ
からなる群から選択された、請求項１に記載の方法。

【請求項4】

データフレームの前記第１のセットが、前記複数のセルの形成中に生成された、前記センサチップからのデータフレームを含む、請求項１に記載の方法。

【請求項5】

データフレームの前記第１のセットが、前記複数のセルの較正中に生成された、前記センサチップからのデータフレームを含む、請求項１に記載の方法。

【請求項6】

データフレームの前記第１のセットが、配列決定サイクルにおいて生成された、前記センサチップからのデータフレームを含む、請求項１に記載の方法。

【請求項7】

データフレームの前記第１のセットが、多数の配列決定サイクルにおいて生成された、前記センサチップからのデータフレームを含む、請求項１に記載の方法。

【請求項8】

１つまたは複数のダイジェストフレームの前記第１のグループの特性を識別するフレームマップを生成するステップをさらに含む、請求項１に記載の方法。

【請求項9】

前記センサチップからのデータフレームの第２のセットを使用して１つまたは複数のダイジェストフレームの第２のグループを生成するよう求めるリクエストを受け取るステップと、
前記リクエストに基づいて、データフレームの前記第２セットの中の前記複数のセルの前記検出信号から情報を抽出して、前記複数のセルの前記状態を決定する際に使用する第２のダイジェスト情報を取得するステップと、
データフレームの前記第２のセットから抽出された前記第２のダイジェスト情報を含む１つまたは複数のダイジェストフレームの前記第２のグループを生成するステップと、
１つまたは複数のダイジェストフレームの前記第２のグループを前記処理装置に送るステップと
をさらに含む、請求項１に記載の方法。

【請求項10】

前記検出信号が、１つまたは複数のＡＣ信号サイクル内のデータ点を含み、それぞれのＡＣ信号サイクルが明期および暗期を含み、前記検出信号が、前記１つまたは複数のＡＣ信号サイクルのうちのそれぞれのＡＣ信号サイクルの明期内の１つまたは複数のデータ点と、前記１つまたは複数のＡＣ信号サイクルのうちのそれぞれのＡＣ信号サイクルの暗期内の１つまたは複数のデータ点とを含み、
前記１つまたは複数のダイジェストフレームのうちのそれぞれのダイジェストフレームが、前記複数のセルのうちのそれぞれのセルについて、
ＡＣ信号サイクルの前記明期内の最初のデータ点と前記ＡＣ信号サイクルの前記暗期内の第１のデータ点との差、
ＡＣ信号サイクルの前記明期内の最後のデータ点と前記ＡＣ信号サイクルの前記暗期内の最後のデータ点との差、
明期内の最後のデータ点と次の暗期内の最初のデータ点との差、
暗期内の最後のデータ点と次の明期内の最初のデータ点との差、または
ＡＣ信号サイクルの暗期内の２つのデータ点間の差
を含む、
請求項１に記載の方法。

【請求項11】

センサチップからの出力データを処理するための装置であって、前記装置が、
前処理回路と、
前記前処理回路に結合されたメモリと
を備え、
前記前処理回路が、前記センサチップからデータフレームの第１のセットを受け取るように構成されており、前記センサチップが複数のセルを含み、前記複数のセルのうちのそれぞれのセルが、そのセルの状態を決定するための検出信号を経時的に生成するように構成されており、それぞれのデータフレームが、前記複数のセルからの検出信号を含み、異なる１つの時刻に対応し、
前記前処理回路がさらに、データフレームの前記第１のセットのうちの少なくともいくつかを前記メモリに記憶するように構成されており、
前記前処理回路がさらに、データフレームの前記第１のセットの中の前記複数のセルの前記検出信号から情報を抽出して、前記複数のセルの前記状態を決定するための第１のダイジェスト情報を取得するように構成されており、
前記前処理回路がさらに、データフレームの前記第１のセットから抽出された前記第１のダイジェスト情報を含む１つまたは複数のダイジェストフレームの第１のグループを生成するように構成されており、１つまたは複数のダイジェストフレームの前記第１のグループにおけるダイジェストフレームの数が、データフレームの前記第１のセットにおけるデータフレームの数よりも少なく、
前記前処理回路がさらに、１つまたは複数のダイジェストフレームの前記第１のグループを、前記複数のセルの前記状態を決定する際に使用する処理装置に送るように構成されている、
前記装置。

【請求項12】

前記前処理回路が、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳｏＣ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルアレイロジック（ＰＡＬ）、またはコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）を含む、請求項１１に記載の装置。

【請求項13】

前記前処理回路がさらに、１つまたは複数のダイジェストフレームの前記第１のグループの特性を識別するフレームマップを生成するように構成された、請求項１１に記載の装置。

【請求項14】

セルの前記状態が、
前記セルの開放状態もしくは短絡状態、
前記セル内の２分子層の存在もしくは不在、
前記セル内のナノ細孔の存在もしくは不在、
前記セルに関連づけられた塩基、または
これらの任意の組合せ
から選択された、請求項１１に記載の装置。

【請求項15】

データフレームの前記第１のセットが、前記複数のセルの形成中または１つもしくは複数の配列決定サイクル中に生成された、前記センサチップからのデータフレームを含む、
請求項１１に記載の装置。

【請求項16】

前記検出信号が、１つまたは複数のＡＣ信号サイクル内のデータ点を含み、それぞれのＡＣ信号サイクルが明期および暗期を含み、前記検出信号が、前記１つまたは複数のＡＣ信号サイクルのうちのそれぞれのＡＣ信号サイクルの明期内の１つまたは複数のデータ点と、前記１つまたは複数のＡＣ信号サイクルのうちのそれぞれのＡＣ信号サイクルの暗期内の１つまたは複数のデータ点とを含み、
前記１つまたは複数のダイジェストフレームのうちのそれぞれのダイジェストフレームが、前記複数のセルのうちのそれぞれのセルについて、
ＡＣ信号サイクルの前記明期内の最初のデータ点と前記ＡＣ信号サイクルの前記暗期内の第１のデータ点との差、
ＡＣ信号サイクルの前記明期内の最後のデータ点と前記ＡＣ信号サイクルの前記暗期内の最後のデータ点との差、
明期内の最後のデータ点と次の暗期内の最初のデータ点との差、
暗期内の最後のデータ点と次の明期内の最初のデータ点との差、または
ＡＣ信号サイクルの暗期内の２つのデータ点間の差
を含む、請求項１１に記載の装置。

【発明の詳細な説明】

【背景技術】

【0001】

[0001]内径１ナノメートル程度の細孔サイズを有するナノ細孔膜デバイス（ｎａｎｏｐｏｒｅ ｍｅｍｂｒａｎｅ ｄｅｖｉｃｅ）は、高速ヌクレオチド配列決定において有望である。伝導性流体に浸漬されたナノ細孔を横切って電圧電位を印加すると、ナノ細孔を横切るイオンの伝導によるものと考えられる小さなイオン電流が存在することがある。この電流のサイズは、細孔サイズおよびナノ細孔の中にどの分子があるのかに敏感である。この分子を、特定のヌクレオチドに取り付けられた特定のタグとすることができ、それによって核酸の特定の位置にあるヌクレオチドの検出を可能にすることができる。分子の抵抗を測定する手段として、ナノ細孔を含む回路内の電圧を（例えば積分コンデンサにおいて）測定することができ、それによってナノ細孔の中にどの分子があるのかを検出することを可能にすることができる。

【0002】

[0002]ナノ細孔ベースの配列決定センサチップを、ＤＮＡの配列決定に使用することができる。ナノ細孔ベースの配列決定センサチップは、配列を並列に決定するためにアレイとして構成された多数のセンサセルを含むことができる。例えば、ナノ細孔ベースの配列決定センサチップは、１００，０００個以上のＤＮＡ分子の配列を並列に決定するために２次元アレイとして配置された、１００、０００個以上（例えば百万個以上）のセルを含むことがある。したがって、複数の期間のうちのそれぞれの期間中に、センサチップによって、１００，０００個以上のセルからの測定信号を含む大量のデータが生成されることがある。

【発明の概要】

【0003】

[0003]本開示は一般に、ナノ細孔ベースのＤＮＡ配列決定に関し、より詳細には、多数の並列配列決定センサセルを含むナノ細孔ベースの配列決定センサチップによって生成されたデータの圧縮に関する。配列決定センサセルによって生成された全てのデータを処理に送る代わりに、前処理回路を使用して、配列決定センサセルによって生成されたデータから関連情報を抽出し、抽出された情報だけをさらなる処理のために転送して、転送されるデータの量を減らす。

【0004】

[0004]いくつかの実施形態では、前処理回路を使用して、センサチップによって生成されたデータから、配列決定センサセルの形成中に配列決定センサセルを検査および較正するための関連情報、ならびにＤＮＡ分子中の塩基を決定するための関連情報を抽出する。この抽出された情報だけが、抽出された情報に基づいて配列決定センサセルを検査および較正すること、および／またはＤＮＡ分子中の塩基を決定することができる処理装置に送られる。この前処理回路は、セル形成、較正および配列決定の異なる段階中に、センサチップによって生成されたデータから異なる情報を抽出するように構成することができる。いくつかの実施形態では、配列決定システム内の他の構成要素からのリクエストに基づいて、前処理回路が、センサチップによって異なる時刻に生成されたデータから異なる情報を適応的に抽出する。

【0005】

[0005]いくつかの実施形態では、少なくとも１００，０００個のＤＮＡ分子の配列を並列に決定するように構成された配列決定システムを操作する方法が開示される。この方法は、複数のセルを含むセンサチップからデータフレームのセットを、前処理回路によって受け取るステップを含むことができ、それぞれのデータフレームは、複数のセルからの検出信号を含むことができ、異なる１つの時刻に対応することができる。この方法はさらに、データフレームのセットから情報を抽出して、複数のセルの状態を決定する際に使用するダイジェストされた情報（ｄｉｇｅｓｔｅｄ ｉｎｆｏｒｍａｔｉｏｎ）（以後、ダイジェスト情報）を取得するステップを含むことができる。この方法はさらに、データフレームのセットから抽出されたダイジェスト情報を含むダイジェストされたフレーム（以後、ダイジェストフレーム）のグループを生成するステップと、ダイジェストフレームのグループを、複数のセルの状態を決定する際に使用する処理装置に送るステップとを含むことができる。

【0006】

[0006]いくつかの実施形態では、複数のセルを含むセンサチップからの出力データを処理するための装置が開示される。この装置は、前処理回路と、前処理回路に結合されたメモリとを含むことができる。この前処理回路は、センサチップからデータフレームのセットを受け取るようにすることができる。それぞれのデータフレームは、複数のセルからの検出信号を含むことができ、異なる１つの時刻に対応することができる。この装置は、データフレームのセットのうちの少なくともいくつかのデータフレームをメモリに記憶することができる。この装置は、データフレームのセットの中の複数のセルの検出信号から情報を抽出して、複数のセルの状態を決定するためのダイジェスト情報を取得すること、データフレームのセットから抽出されたダイジェスト情報を含むダイジェストフレームのグループを生成すること、およびダイジェストフレームのグループを、複数のセルの状態を決定する際に使用する処理装置に送ることができる。

【0007】

[0007]したがって、本発明は、少なくとも１００，０００個のＤＮＡ分子の配列を並列に決定するように構成された配列決定システムを操作する方法を提供する。この方法は、前処理回路において、複数のセルを含むセンサチップからデータフレームの第１のセットを受け取るステップであり、複数のセルのうちのそれぞれのセルが、そのセルの状態を決定するための検出信号を経時的に生成するように構成されており、それぞれのデータフレームが、複数のセルからの検出信号を含み、異なる１つの時刻に対応する、ステップと、データフレームの第１のセットの中の複数のセルの検出信号から情報を抽出して、複数のセルの状態を決定する際に使用する第１のダイジェスト情報を取得するステップと、データフレームの第１のセットから抽出された第１のダイジェスト情報を含む１つまたは複数のダイジェストフレームの第１のグループを生成するステップであり、１つまたは複数のダイジェストフレームの第１のグループにおけるダイジェストフレームの数が、データフレームの第１のセットにおけるデータフレームの数よりも少ない、ステップと、１つまたは複数のダイジェストフレームの第１のグループを、複数のセルの状態を決定する際に使用する処理装置に送るステップとを含む。１つまたは複数のダイジェストフレームの第１のグループは、データフレームの第１のセットからの１つまたは複数のデータフレームを含むことができる。セルの状態は、セルの開放状態もしくは短絡状態、セル内の２分子層（ｂｉｌａｙｅｒ）の存在もしくは不在、セル内のナノ細孔の存在もしくは不在、セルに関連づけられた塩基、またはこれらの任意の組合せから選択される。データフレームの第１のセットは、複数のセルの形成中に生成された、センサチップからのデータフレームを含むことができる。データフレームの第１のセットはあるいは、複数のセルの較正中に生成された、センサチップからのデータフレームを含むことができる。データフレームの第１のセットは、配列決定サイクルにおいて生成された、センサチップからのデータフレームを含むこともできる。データフレームの第１のセットはあるいは、多数の配列決定サイクルにおいて生成された、センサチップからのデータフレームを含むこともできる。この方法はさらに、１つまたは複数のダイジェストフレームの第１のグループの特性を識別するフレームマップを生成するステップを含むことができる。フレームマップは、１つまたは多数の配列決定サイクルのために生成されたダイジェストフレームを識別することができる。この方法はさらに、センサチップからのデータフレームの第２のセットを使用して１つまたは複数のダイジェストフレームの第２のグループを生成するよう求めるリクエストを受け取るステップと、そのリクエストに基づいて、データフレームの第２セットの中の複数のセルの検出信号から情報を抽出して、複数のセルの状態を決定する際に使用する第２のダイジェスト情報を取得するステップと、データフレームの第２のセットから抽出された第２のダイジェスト情報を含む１つまたは複数のダイジェストフレームの第２のグループを生成するステップと、１つまたは複数のダイジェストフレームの第２のグループを処理装置に送るステップとを含むことができる。１つまたは複数のダイジェストフレームの第２のグループの中のダイジェストフレームの数は、１つまたは複数のダイジェストフレームの第１のグループの中のダイジェストフレームの数よりも多くてもよく、または少なくてもよい。リクエストは、１つまたは複数の所望のダイジェストフレームを識別することができる。

【0008】

[0008]本発明はさらに、センサチップからの出力データを処理するための装置を提供する。この装置は、前処理回路と、前処理回路に結合されたメモリとを備え、前処理回路が、センサチップからデータフレームの第１のセットを受け取るように構成されており、センサチップは複数のセルを含み、複数のセルのうちのそれぞれのセルは、そのセルの状態を決定するための検出信号を経時的に生成するように構成されており、それぞれのデータフレームは、複数のセルからの検出信号を含み、異なる１つの時刻に対応し、前処理回路がさらに、データフレームの第１のセットのうちの少なくともいくつかのデータフレームをメモリに記憶するように構成されており、前処理回路がさらに、データフレームの第１のセットの中の複数のセルの検出信号から情報を抽出して、複数のセルの状態を決定するための第１のダイジェスト情報を取得するように構成されており、前処理回路はさらに、データフレームの第１のセットから抽出された第１のダイジェスト情報を含む１つまたは複数のダイジェストフレームの第１のグループを生成するように構成されており、１つまたは複数のダイジェストフレームの第１のグループにおけるダイジェストフレームの数は、データフレームの第１のセットにおけるデータフレームの数よりも少なく、前処理回路はさらに、１つまたは複数のダイジェストフレームの第１のグループを、複数のセルの状態を決定する際に使用する処理装置に送るように構成されている。前処理回路は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳｏＣ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルアレイロジック（ＰＡＬ）、またはコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）を含むことができ、前処理回路はさらに、１つまたは複数のダイジェストフレームの第１のグループの特性を識別するフレームマップを生成するように構成することができる。セルの状態は、セルの開放状態もしくは短絡状態、セル内の２分子層の存在もしくは不在、セル内のナノ細孔の存在もしくは不在、セルに関連づけられた塩基、またはこれらの任意の組合せから選択することができる。データフレームの第１のセットは、複数のセルの形成中または１つもしくは複数の配列決定サイクル中に生成された、センサチップからのデータフレームを含むことができる。検出信号は、１つまたは複数のＡＣ信号サイクル内のデータ点を含むことができ、それぞれのＡＣ信号サイクルは明期（ｂｒｉｇｈｔ ｐｅｒｉｏｄ）および暗期（ｄａｒｋ ｐｅｒｉｏｄ）を含み、検出信号は、１つまたは複数のＡＣ信号サイクルのうちのそれぞれのＡＣ信号サイクルの明期内の１つまたは複数のデータ点と、１つまたは複数のＡＣ信号サイクルのうちのそれぞれのＡＣ信号サイクルの暗期内の１つまたは複数のデータ点とを含み、１つまたは複数のダイジェストフレームのうちのそれぞれのダイジェストフレームは、複数のセルのうちのそれぞれのセルについて、ＡＣ信号サイクルの明期内の最初のデータ点とそのＡＣ信号サイクルの暗期内の第１のデータ点との差、ＡＣ信号サイクルの明期内の最後のデータ点とそのＡＣ信号サイクルの暗期内の最後のデータ点との差、明期内の最後のデータ点と次の暗期内の最初のデータ点との差、暗期内の最後のデータ点と次の明期内の最初のデータ点との差、またはＡＣ信号サイクルの暗期内の２つのデータ点間の差を含むことができる。

【図面の簡単な説明】

【0009】

【図1】[0009]ナノ細孔ベースの配列決定チップ内のセルの一実施形態を示す図である。

【図2】[0010]ナノ細孔ベースの配列決定チップ内のセルの一実施形態を示す図である。

【図3】[0011]Ｎａｎｏ−ＳＢＳ技法を使用したヌクレオチド配列決定を実行しているセルの一実施形態を示す図である。

【図4】[0012]事前装填された（ｐｒｅ−ｌｏａｄｅｄ）タグを用いたヌクレオチド配列決定を実行しようとしているセルの一実施形態を示す図である。

【図5】[0013]事前装填されたタグを用いた核酸配列決定のためのプロセスの一実施形態を示す図である。

【図6A】[0014]ナノ細孔ベースの配列決定チップのセル内の回路の一実施形態を示す図である。この回路は、既に形成された脂質２分子層を破壊することなく、セル内に脂質２分子層が形成されたかどうかを検出するように構成することができる。

【図6B】[0015]ナノ細孔ベースの配列決定チップのセル内のある、図６Ａに示された回路と同じ回路を示す図である。図６Ａと比べると、作用電極と対電極との間の脂質膜／２分子層を示す代わりに、作用電極および脂質膜／２分子層の電気的特性を表す電気的モデルが示されている。

【図7】[0016]ＡＣサイクルの明期および暗期中にナノ細孔セルから捕捉された例示的なデータ点を示す図である。

【図8】[0017]ある種の実施形態に基づく、ナノ細孔配列決定セルを形成および較正する例示的な方法を示す流れ図である。

【図9】[0018]ある種の実施形態に基づく、配列決定チップのナノ細孔配列決定セルを較正する例示的な方法を示す流れ図である。

【図10】[0019]ある種の実施形態に基づく、配列決定チップのセル内のナノ細孔の数を評価する例示的な方法を示す流れ図である。

【図11】[0020]図１１Ａは、ある種の実施形態に基づく、セルの１つの状態に対する見本の開チャネル電圧データを示す図である。図１１Ｂは、ある種の実施形態に基づく、セルの別の状態に対する見本の開チャネル電圧データを示す図である。図１１Ｃは、ある種の実施形態に基づく、セルの別の状態に対する見本の開チャネル電圧データを示す図である。

【図12】[0021]ある種の実施形態に基づく、見本のヒストグラムデータを示す図である。

【図13】[0022]ある種の実施形態に基づく、例示的なナノ細孔ベースの配列決定チップによって捕捉されたデータを処理するための例示的なシステムのブロック図である。

【図14】[0023]ある種の実施形態に基づく、例示的なナノ細孔ベースの配列決定チップによって捕捉された未処理のデータフレームの例を示す図である。

【図15】[0024]ある種の実施形態に基づく、例示的なナノ細孔ベースの配列決定チップによって捕捉された未処理のデータフレームを前処理することによって生成された例示的なダイジェストデータフレームを示す図である。

【図16】[0025]ある種の実施形態に基づく、例示的なフレームマップを示す図である。

【図17】[0026]ある種の実施形態に基づく、複数（例えば１００，０００個以上）のＤＮＡ分子の配列を並列に決定するように構成された配列決定システムを操作する例示的な方法を示す流れ図である。

【図18】[0027]ある種の実施形態に基づく、適応データ処理の例示的な方法を示す流れ図である。

【図19】[0028]ある種の実施形態に基づくシステムおよび方法とともに使用可能な例示的なコンピュータシステムのブロック図である。

【発明を実施するための形態】

【0010】

定義
[0029]「核酸」は、デオキシリボヌクレオチドまたはリボヌクレオチド、および一本鎖または二本鎖の形態のデオキシリボヌクレオチドまたはリボヌクレオチドのポリマーを指すことがある。この用語は、合成、天然および非天然であり、基準核酸と同様の結合特性を有し、基準ヌクレオチドと同様に代謝される、知られているヌクレオチド類似体または修飾された骨格鎖残基（ｍｏｄｉｆｉｅｄ ｂａｃｋｂｏｎｅ ｒｅｓｉｄｕｅ）もしくは連鎖（ｌｉｎｋａｇｅ）を含む、核酸を包含することがある。このような類似体の例には、限定はされないが、ホスホロチオアート、ホスホラミダイト、メチルホスホナート、キラル−メチルホスホナート、２−Ｏ−メチルリボヌクレオチド、ペプチド−核酸（ＰＮＡ）が含まれる。

【0011】

[0030]特段の記載がない限り、特定の核酸配列は暗に、明示的に示された配列だけでなく、その核酸配列の保存的に修飾された異形（ｃｏｎｓｅｒｖａｔｉｖｅｌｙ ｍｏｄｉｆｉｅｄ ｖａｒｉａｎｔ）（例えば縮退コドン置換（ｄｅｇｅｎｅｒａｔｅ ｃｏｄｏｎ ｓｕｂｓｔｉｔｕｔｉｏｎ））および相補配列も包含する。具体的には、縮退コドン置換は、１つまたは複数の選択された（または全ての）コドンの第３位が混合基および／またはデオキシイノシン残基で置換された配列を生成することによって達成することができる（Ｂａｔｚｅｒ他、Ｎｕｃｌｅｉｃ Ａｃｉｄ Ｒｅｓ．１９：５０８１（１９９１）；Ｏｈｔｓｕｋａ他、Ｊ．Ｂｉｏｌ．Ｃｈａｍ．２６０：２６０５〜２６０８（１９８５）；Ｒｏｓｓｏｌｉｎｉ他、Ｍｏｌ．Ｃｅｌｌ．Ｐｒｏｂｅｓ ８：９１〜９８（１９９４））。核酸という用語は、遺伝子、ｃＤＮＡ、ｍＲＮＡ、オリゴヌクレオチドおよびポリヌクレオチドと相互に交換可能に使用される。

【0012】

[0031]用語「ヌクレオチド」は、そうでないことが文脈から明らかである場合を除き、天然のリボヌクレオチドまたはデオキシリボヌクレオチド単量体を指すことに加えて、誘導体および類似体を含む、それらに関係した構造的異形であって、ヌクレオチドが使用されている特定の文脈（例えば相補塩基とのハイブリダイゼーション）に関して機能的に等価である構造的異形をも指すと理解することができる。

【0013】

[0032]「ナノ細孔」は、膜に形成された、または他の手法で膜に提供された細孔（ｐｏｒｅ）、チャネル（ｃｈａｎｎｅｌ）または通路（ｐａｓｓａｇｅ）を指す。膜は、脂質２分子層などの有機膜、またはポリマー材料で形成された膜などの合成膜とすることができる。ナノ細孔は、例えば相補型金属酸化物半導体（ＣＭＯＳ）または電界効果トランジスタ（ＦＥＴ）回路などの感知回路または感知回路に結合された電極に隣接または近接して配することができる。いくつかの例では、ナノ細孔が、０．１ナノメートル（ｎｍ）から約１０００ｎｍ程度の特性幅または特性直径を有する。一部のナノ細孔はタンパク質である。

【0014】

[0033]用語「明期」は一般に、ＡＣ信号によって加えられた電場によってタグ付きヌクレオチドのタグがナノ細孔の中へ押し込まれているときの期間を指す。用語「暗期」は一般に、ＡＣ信号によって加えられた電場によってタグ付きヌクレオチドのタグがナノ細孔から押し出されているときの期間を指す。ＡＣサイクルは、明期および暗期を含むことができる。異なる実施形態においては、ナノ細孔セルを明期（または暗期）にするためにナノ細孔セルに印加される電圧信号の極性が異なることがある。明期と暗期は、基準電圧に関する交番信号の異なる部分に対応しうる。

【0015】

[0034]用語「信号値」は、配列決定セルから出力された配列決定信号の値を指すことがある。ある種の実施形態によれば、配列決定信号は、１つまたは複数の配列決定セルの回路内の点から測定および／または出力された電気信号であり、信号値は例えば、電圧もしくは電流である（または電圧もしくは電流を表す）。信号値は、電圧および／もしくは電流の直接測定の結果を表すことがあり、かつ／または間接測定を表すことがある。例えば、信号値は、電圧または電流が指定された値に達するのにかかる所要時間の測定値であることがある。信号値は、ナノ細孔の抵抗率と相関する測定可能な任意の量を表すことがあり、この測定可能な量から、（挿通された（ｔｈｒｅａｄｅｄ）および／または挿通されていない）ナノ細孔の抵抗率および／またはコンダクタンスを導き出すことができる。別の例として、信号値は、光強度、例えば、ポリメラーゼによって触媒されて核酸を形成しているヌクレオチドに取り付けられた蛍光体からの光強度に対応することがある。

【0016】

[0035]用語「フレーム」または「データフレーム」は、センサチップ上のそれぞれの動作セルの少なくとも１つのデータ点を含むデータの集合を指す。フレームは、センサチップのそれぞれの動作セルからの所与の時刻の未処理データを含む未処理フレームであることがある。フレームはさらに、１つまたは複数の未処理フレームからの処理済みデータを含むダイジェストフレームであることがある。用語「フレームマップ」または「記録フレームマップ」は、処理のために処理装置に送られるフレームの流れを記述するために使用されるフレームの配列を指す。特段の記載がない限り、「フレームマップ」は周期的に繰り返される。例えば、「Ｒ_１Ｒ_２ＭＤＲ_１Ｍ」記録フレームマップは、サイクルの明期からの最初および２番目の未処理フレーム（Ｒ_１およびＲ_２）、続いて明期の中間（Ｍ）フレーム、減衰（Ｄ）フレーム、そのサイクルの暗期からの最初の未処理フレーム（Ｒ_１）、および暗期の中間（Ｍ）フレームからなる配列を示すことがある。フレームマップは、１つの配列決定サイクルまたは多数の配列決定サイクルのために生成されたダイジェストフレームを識別することができる。

【0017】

[0036]用語「ラストポイントデルタ（ｌａｓｔ ｐｏｉｎｔ ｄｅｌｔａ：ＬＰＤ）」は、サイクルの明期の最後のサンプルとそのサイクルの暗期の最後のサンプルとの差を指すものとすることができる。用語「ファーストポイントデルタ（ｆｉｒｓｔ ｐｏｉｎｔ ｄｅｌｔａ：ＦＰＤ）」は、サイクルの明期の最初のサンプルとそのサイクルの暗期の最初のサンプルとの差を指すものとすることができる。用語「ステップポイントデルタ（ｓｔｅｐ ｐｏｉｎｔ ｄｅｌｔａ：ＳＰＤ）ｐｏｓ／ｎｅｇまたはｎｅｇ／ｐｏｓ」は、明期の最後のサンプルと次の暗期の最初のサンプルとの差（ｐｏｓ／ｎｅｇ）、または暗期の最後のサンプルと次の明期の最初のサンプルとの差（ｎｅｇ／ｐｏｓ）を指すものとすることができる。用語「ダークディケイデルタ（ｄａｒｋ ｄｅｃａｙ ｄｅｌｔａ：ＤＤＤ）」は、サイクルの暗期の２つのサンプル間の差を指すものとすることができる。用語「ウィグルポイントデルタ（ｗｉｇｇｌｅ ｐｏｉｎｔ ｄｅｌｔａ：ＷＰＤ）」は、ウィグル波形（ｗｉｇｇｌｅ ｗａｖｅｆｏｒｍ）が印加されたときの明期の最後のサンプルと次の暗期の最初のサンプルとの差を指すものとすることができる。用語「Ｘポイントデルタ（Ｘ ｐｏｉｎｔ ｄｅｌｔａ：ＸＰＤ）」は、任意のサンプル間の差を指すものとすることができる（通常はＬＰＤを除く）。用語「レールド（ｒａｉｌｅｄ）」は、ＡＤＣ出力の最小値または最大値を指すものとすることができる。例えば、８ビットＡＤＣに関しては、レールド値が０または２５５である。

【0018】

[0037]本明細書で使用されるとき、波形は信号に対応することがあり、その信号に関連したレベル（振幅）、タイミングおよびデータを含むことがある。波形は、周期的または非周期的であることがある。波形は、アナログ信号またはディジタル信号を表すことがある。

【0019】

詳細な説明
[0038]本明細書に開示された技法は、ナノ細孔ベースのＤＮＡ配列決定に関し、より詳細には、多数の並列配列決定センサセルを含むナノ細孔ベースの配列決定センサチップによって生成されたデータの圧縮に関する。

【0020】

[0039]いくつかの実施形態では、前処理回路を使用して、センサチップによって生成されたデータから、配列決定センサセルの形成中に配列決定センサセルを検査および較正するための関連情報、ならびにＤＮＡ分子中の塩基を決定するための関連情報を抽出する。この抽出された情報だけが、抽出された情報に基づいて配列決定センサセルを検査および較正すること、またはＤＮＡ分子中の塩基を決定することができる処理装置に送られる。この前処理回路は、セル形成、較正および配列決定の異なる段階中に、センサチップによって生成されたデータから異なる情報を抽出するように構成することができる。

【0021】

[0040]いくつかの実施形態では、配列決定システム内の他の構成要素からのリクエストに基づいて、前処理回路が、センサチップによって異なる時刻に生成されたデータから異なる情報を適応的に抽出する。

【0022】

Ｉ．ナノ細孔システム
[0041]ナノ細孔センサチップ内のナノ細孔セルは、多くの異なる手法で実施することができる。例えば、いくつかの実施形態では、配列決定する対象の核酸分子中の異なるヌクレオチドに、異なるサイズおよび／または異なる化学構造のタグが取り付けられる。いくつかの実施形態では、配列決定する対象の核酸分子の鋳型に対して相補的な相補鎖が、異なるポリマータグが取り付けられたヌクレオチドをその鋳型とハイブリダイズさせることによって合成される。いくつかの実施態様では、核酸分子と取り付けられたタグの両方がナノ細孔の中を移動し、ナノ細孔を通り抜けるイオン電流が、ヌクレオチドに取り付けられたタグの具体的なサイズおよび／または構造により、ナノ細孔の中にあるヌクレオチドを示す。いくつかの実施態様では、タグだけをナノ細孔の中に移動させる。さらに、ナノ細孔内の異なるタグを検出する多くの異なる手法が存在することがある。

【0023】

Ａ．ナノ細孔配列決定セル
[0042]図１は、ある種の実施形態に基づく、ナノ細孔ベースの配列決定チップ内のナノ細孔セル１００の一実施形態を示す簡略化された構造である。ナノ細孔セル１００は、酸化物１０６などの誘電体材料によって形成されたウェルを含むことができる。ウェルを覆うため、ウェルの表面に膜１０２を形成することができる。いくつかの実施形態では、膜１０２が脂質２分子層である。セルの表面には、バルク電解液（ｂｕｌｋ ｅｌｅｃｔｒｏｌｙｔｅ）１１４が配置されており、バルク電解液１１４は例えば、可溶性タンパク質ナノ細孔膜貫通分子複合体（ｓｏｌｕｂｌｅ ｐｒｏｔｅｉｎ ｎａｎｏｐｏｒｅ ｔｒａｎｓｍｅｍｂｒａｎｅ ｍｏｌｅｃｕｌａｒ ｃｏｍｐｌｅｘ：ＰＮＴＭＣ）と、関心の分析物とを含むことができる。エレクトロポレーション（ｅｌｅｃｔｒｏｐｏｒａｔｉｏｎ）によって膜１０２に単一のＰＮＴＭＣ１０４を挿入することができる。アレイ内の個々の膜は、化学的にもまたは電気的にも互いに接続されていない。したがって、アレイ内のそれぞれのセルは、ＰＮＴＭＣに結合された単一のポリマー分子に固有のデータを生成する、独立した配列決定マシンである。ＰＮＴＭＣ１０４は、分析物に対して動作し、通常は不透過性である２分子層を通り抜けるイオン電流を変調する。

【0024】

[0043]電解液の薄膜１０８によって覆われた金属作用電極１１０にアナログ測定回路１１２が接続されている。電解液の薄膜１０８は、イオン不透過性の膜１０２によってバルク電解液１１４から分離されている。ＰＮＴＭＣ１０４は膜１０２を横切り、バルク液体から作用電極１１０にイオン電流が流れるための唯一の経路を提供する。セルはさらに、電気化学ポテンシャルセンサである対電極（ＣＥ）１１６を含む。セルはさらに参照電極１１７を含む。

【0025】

[0044]図２は、ポリヌクレオチドまたはポリペプチドの特性を評価する目的に使用することができる、ある種の実施形態に基づく、ナノ細孔センサチップ内の例示的なナノ細孔セル２００の一実施形態を示す。ナノ細孔セル２００は、誘電体層２０１および２０４から形成されたウェル２０５と、ウェル２０５の上に形成された脂質２分子層２１４などの膜と、脂質２分子層２１４上にあって脂質２分子層２１４によってウェル２０５から分離された試料チャンバ２１５とを含むことができる。ウェル２０５は、電解液のボリューム（ｖｏｌｕｍｅ）２０６を含むことができ、試料チャンバ２１５は、ナノ細孔と関心の分析物（例えば配列決定する対象の核酸分子）とを含むバルク電解液２０８を保持することができる。ナノ細孔は例えば、可溶性タンパク質ナノ細孔膜貫通分子複合体（ＰＮＴＭＣ）である。

【0026】

[0045]ナノ細孔セル２００は、ウェル２０５の底の作用電極２０２と、試料チャンバ２１５内に配された対電極２１０とを含むことができる。作用電極２０２と対電極２１０の間に、信号源２２８が電圧信号を印加することができる。この電圧信号によって引き起こされるエレクトロポレーションプロセスによって、脂質２分子層２１４に単一のナノ細孔（例えばＰＮＴＭＣ）を挿入し、それによって脂質２分子層２１４内にナノ細孔２１６を形成することができる。アレイ内の個々の膜（例えば脂質２分子層２１４または他の膜構造体）は、化学的にもまたは電気的にも互いに接続されていなくてもよい。したがって、アレイ内のそれぞれのナノ細孔セルを、ナノ細孔に結合された単一のポリマー分子に固有のデータを生成する、独立した配列決定マシンとすることができる。ナノ細孔は、関心の分析物に対して動作し、通常は不透過性である脂質２分子層を通り抜けるイオン電流を変調する。

【0027】

[0046]図２に示されているように、ナノ細孔セル２００は、シリコン基板などの基板２３０上に形成することができる。基板２３０上に誘電体層２０１を形成することができる。誘電体層２０１を形成するために使用される誘電体材料は、例えばガラス、酸化物、窒化物などを含むことができる。基板２３０上および／または誘電体層２０１内に、電気刺激を制御するため、およびナノ細孔セル２００から検出された信号を処理するための電気回路２２２を形成することができる。例えば、誘電体層２０１内に、パターンが形成された複数の金属層（例えば金属１から金属６）を形成することができ、基板２３０上に複数の能動デバイス（例えばトランジスタ）を製作することができる。いくつかの実施形態では、信号源２２８が、電気回路２２２の部分として含まれている。電気回路２２２は例えば、増幅器、積分器、アナログ−ディジタル変換器、ノイズフィルタ、フィードバック制御論理および／または他のさまざまな構成要素を含むことができる。電気回路２２２をさらに、メモリ２２６に結合された処理装置２２４に結合することができ、処理装置２２４は、配列決定データを分析して、アレイ内で配列決定が実行されたポリマー分子の配列を決定することができる。

【0028】

[0047]誘電体層２０１上に作用電極２０２を形成することができ、作用電極２０２は、ウェル２０５の底の少なくとも一部を構成することができる。いくつかの実施形態では、作用電極２０２が金属電極である。非ファラデー性伝導（ｎｏｎ−ｆａｒａｄａｉｃ ｃｏｎｄｕｃｔｉｏｎ）のために、作用電極２０２は、例えば白金、金、窒化チタンおよび黒鉛など、腐食および酸化に対して抵抗性の金属または他の材料でできていてもよい。例えば、作用電極２０２は、電気めっきされた白金を含む白金電極とすることができる。別の例では、作用電極２０２が窒化チタン（ＴｉＮ）作用電極である。作用電極２０２は多孔質とすることができ、それによって作用電極２０２の表面積を増大させることができ、その結果として作用電極２０２に関連した静電容量を増大させることができる。ナノ細孔セルの作用電極は、別のナノ細孔セルの作用電極から独立していることがあるため、本開示では作用電極をセル電極と呼ぶことがある。

【0029】

[0048]誘電体層２０１の上方に誘電体層２０４を形成することができる。誘電体層２０４は、ウェル２０５を取り囲む壁を形成する。誘電体層２０４を形成するために使用される誘電体材料は例えば、ガラス、酸化物、一窒化ケイ素（ＳｉＮ）、ポリイミドまたは他の適当な疎水性絶縁材料を含む。誘電体層２０４の上面はシラン化されていてもよい。このシラン化は、誘電体層２０４の上面の上方に疎水層２２０を形成することができる。いくつかの実施形態では、疎水層２２０が約１．５ナノメートル（ｎｍ）の厚さを有する。

【0030】

[0049]誘電体層２０４によって形成されたウェル２０５は、作用電極２０２の上方に電解液のボリューム２０６を含む。電解液のボリューム２０６は緩衝されていてもよく、以下のうちの１つまたは複数を含むことができる：塩化リチウム（ＬｉＣｌ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）、グルタミン酸リチウム、グルタミン酸ナトリウム、グルタミン酸カリウム、酢酸リチウム、酢酸ナトリウム、酢酸カリウム、塩化カルシウム（ＣａＣｌ_２）、塩化ストロンチウム（ＳｒＣｌ_２）、塩化マンガン（ＭｎＣｌ_２）、および塩化マグネシウム（ＭｇＣｌ_２）。いくつかの実施形態では、電解液のボリューム２０６が約３ミクロン（μｍ）の厚さを有する。

【0031】

[0050]やはり図２に示されているように、誘電体層２０４の上に膜を形成することができ、膜は、ウェル２０５をまたぐことができる。いくつかの実施形態では、この膜が、疎水層２２０の上に形成された脂質単分子層２１８を含む。この膜がウェル２０５の開口に到達したときに、脂質単分子層２１８は、ウェル２０５の開口をまたぐ脂質２分子層２１４に移行することができる。この脂質２分子層は、リン脂質を含むことができ、またはリン脂質からなることができる。リン脂質は例えば、ジフィタノイル−ホスファチジルコリン（ＤＰｈＰＣ）、１，２−ジフィタノイル−ｓｎ−グリセロ−３−ホスホコリン、１，２−ジ−Ｏ−フィタニル−ｓｎ−グリセロ−３−ホスホコリン（ＤｏＰｈＰＣ）、パルミトイル−オレオイル−ホスファチジルコリン（ＰＯＰＣ）、ジオレイル−ホスファチジル−メチルエステル（ＤＯＰＭＥ）、ジパルミトイルホスファチジルコリン（ＤＰＰＣ）、ホスファチジルコリン、ホスファチジルエタノールアミン、ホスファチジルセリン、ホスファチジン酸、ホスファチジルイノシトール、ホスファチジルグリセロール、スフィンゴミエリン、１，２−ジ−Ｏ−フィタニル−ｓｎ−グルセロール、１，２−ジパルミトイル−ｓｎ−グリセロ−３−ホスホエタノールアミン−Ｎ−［メトキシ（ポリエチレングリコール）−３５０］、１，２−ジオレオイル−ｓｎ−グリセロ−３−ホスホエタノールアミン−Ｎ−ラクトシル、ＧＭｌガングリオシド、リゾホスファチジルコリン（ＬＰＣ）、またはこれらの任意の組合せから選択される。

【0032】

[0051]示されているように、脂質２分子層２１４には、単一のナノ細孔２１６、例えば単一のＰＮＴＭＣによって形成された単一のナノ細孔２１６が埋め込まれている。上述のとおり、ナノ細孔２１６は、エレクトロポレーションによって脂質２分子層２１４に単一のＰＮＴＭＣを挿入することによって形成することができる。ナノ細孔２１６は、脂質２分子層２１４の２つの面間で、関心の分析物の少なくとも一部分および／または小イオン（例えばＮａ^＋、Ｋ^＋、Ｃａ^２＋、Ｃｌ⁻）を通すのに十分な大きさを有することができる。

【0033】

[0052]脂質２分子層２１４の上には試料チャンバ２１５があり、試料チャンバ２１５は、特性評価の対象の関心の分析物の溶液を保持することができる。この溶液は、バルク電解液２０８を含む水溶液であって、ナノ細孔２１６を開いたままにするために最適なイオン濃度に緩衝され、最適なｐＨに維持された水溶液とすることができる。ナノ細孔２１６は、脂質２分子層２１４を横切っており、バルク電解液２０８から作用電極２０２にイオンが流れるための唯一の経路を提供する。ナノ細孔（例えばＰＮＴＭＣ）および関心の分析物に加えて、バルク電解液２０８はさらに、以下のうちの１つまたは複数を含むことができる：塩化リチウム（ＬｉＣｌ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）、グルタミン酸リチウム、グルタミン酸ナトリウム、グルタミン酸カリウム、酢酸リチウム、酢酸ナトリウム、酢酸カリウム、塩化カルシウム（ＣａＣｌ_２）、塩化ストロンチウム（ＳｒＣｌ_２）、塩化マンガン（ＭｎＣｌ_２）、および塩化マグネシウム（ＭｇＣｌ_２）。

【0034】

[0053]対電極（ＣＥ）２１０は、電気化学ポテンシャルセンサとすることができる。いくつかの実施形態では、対電極２１０が複数のナノ細孔セル間で共用され、したがって共通電極と呼ばれる。いくつかのケースでは、この共通電位および共通電極が、全てのナノ細孔セルに対して、または少なくとも特定のグループ内の全てのナノ細孔セルに対して共通である。ナノ細孔２１６と接触したバルク電解液２０８に共通の電位を印加するように、この共通電極を構成することができる。対電極２１０および作用電極２０２を信号源２２８に結合して、脂質２分子層２１４を横切る電気的刺激（例えば電圧バイアス）を提供することができ、対電極２１０および作用電極２０２を使用して、脂質２分子層２１４の電気的特性（例えば抵抗、静電容量およびイオン電流）を感知することができる。いくつかの実施形態では、ナノ細孔セル２００がさらに参照電極２１２を含むことができる。

【0035】

[0054]いくつかの実施形態では、検証または品質管理の部分として、ナノ細孔セルの製作中にさまざまな検査が実施される。例えば所望のとおりの機能を有する（例えばそれぞれのセルに１つのナノ細孔がある）ナノ細孔セルを識別するため、ナノ細孔セルが製作された後に、さらなる検証ステップを実行することができる。このような検証検査は、物理的検査、電圧較正、開チャネル較正、および単一のナノ細孔を有するセルの識別を含むことができる。

【0036】

Ｂ．合成によるナノ細孔ベースの配列決定
[0055]ナノ細孔センサチップ内のナノ細孔セルは、単一分子ナノ細孔ベースの配列決定を使用した、合成（Ｎａｎｏ−ＳＢＳ）技法による並列配列決定を可能にすることができる。

【0037】

[0056]図３は、Ｎａｎｏ−ＳＢＳ技法を使用したヌクレオチド配列決定を実行しているナノ細孔セル３００の一実施形態を示す。Ｎａｎｏ−ＳＢＳ技法では、ナノ細孔セル３００の試料チャンバ内のバルク電解液３０８に、配列決定する対象の鋳型３３２（例えば核酸分子または別の関心の分析物）およびプライマーを導入することができる。例として、鋳型３３２は円形または線状とすることができる。鋳型３３２の一部分に核酸プライマーをハイブリダイズさせることができ、これに、異なるポリマータグが取り付けられた４つのヌクレオチド３３８を付加することができる。

【0038】

[0057]いくつかの実施形態では、鋳型３３２に相補鎖を合成する際に使用するため、ナノ細孔３１６に、酵素（例えばＤＮＡポリメラーゼなどのポリメラーゼ３３４）が結合される。例えば、共有結合によってナノ細孔３１６にポリメラーゼ３３４を取り付けることができる。ポリメラーゼ３３４は、一本鎖核酸分子を鋳型として使用したプライマー上へのヌクレオチド３３８の組込みを触媒することができる。ヌクレオチド３３８は、タグ種（「タグ」）を含むことができ、ヌクレオチドは、４つの異なるタイプＡ、Ｔ、ＧまたはＣのうちの１つである。タグ付きヌクレオチドがポリメラーゼ３３４と正確に複合体を形成すると、脂質２分子層３１４および／またはナノ細孔３１６を横切って印加された電圧によって生成された電場の存在下で生成された力などの電気的な力によって、ナノ細孔にタグが引き込まれる（装填される（ｌｏａｄｅｄ））ことがある。ナノ細孔３１６の筒（ｂａｒｒｅｌ）の中にタグの尾部（ｔａｉｌ）が置かれることがある。ナノ細孔３１６の筒の中に保持されたタグは、タグの明確に異なる化学構造および／またはサイズに起因する固有のイオン遮断信号３４０を生成することができ、それによって、タグが付着した付加された塩基を電子的に識別することができる。

【0039】

[0058]本明細書で使用されるとき、「装填された」または「挿通された」タグは、評価可能な時間の間、例えば０．１ミリ秒（ｍｓ）から１００００ｍｓの間、ナノ細孔の中に置かれたタグ、および／またはナノ細孔の中もしくはナノ細孔の付近に留まっているタグとすることができる。いくつかのケースでは、ヌクレオチドから解放される前にナノ細孔の中にタグが装填される。いくつかの場合には、装填されたタグが、ヌクレオチド組込み事象後に解放された後にナノ細孔を通過する（および／またはナノ細孔によって検出される）確率が都合よく高く、例えば９０％から９９％である。

【0040】

[0059]いくつかの実施形態では、ナノ細孔３１６にポリメラーゼ３３４が接続される前のナノ細孔３１６のコンダクタンスが高く、例えば約３００ピコシーメンス（３００ｐＳ）などである。ナノ細孔の中にタグが装填されると、タグの明確に異なる化学構造および／またはサイズに起因する固有のコンダクタンス信号（例えば信号３４０）が生成される。ナノ細孔のコンダクタンスは例えば、約６０ｐＳ、８０ｐＳ、１００ｐＳまたは１２０ｐＳとなりうる。これらの値はそれぞれ、タグ付きヌクレオチドの４つのタイプのうちの１つのタイプに対応する。ポリメラーゼは次いで、異性化およびトランスリン酸化反応を受けて、成長中の核酸分子にヌクレオチドを組み込み、タグ分子を解放することがある。

【0041】

[0060]いくつかのケースでは、タグ付きヌクレオチドの一部が、（相補塩基を）核酸分子（鋳型）の現在の位置と整合させない。核酸分子と塩基対を形成していないタグ付きヌクレオチドもナノ細孔を通過することがある。対を形成していないこれらのヌクレオチドは、正しく対を形成したヌクレオチドがポリメラーゼに結合されたままでいる時間尺度よりも短い時間尺度のうちに、ポリメラーゼによって拒絶されうる。対を形成していないヌクレオチドに結合されたタグは、ナノ細孔を迅速に通過し、短時間のうちに（例えば１０ｍｓ未満で）検出されることがあり、一方、対を形成したヌクレオチドに結合されたタグは、長時間（例えば少なくとも１０ｍｓ）、ナノ細孔の中に装填され、検出されうる。したがって、対を形成していないヌクレオチドは、ナノ細孔内でヌクレオチドが検出される時間の長さに少なくとも部分的に基づいて、下流の処理装置によって識別することができる。

【0042】

[0061]装填された（挿通された）タグを含むナノ細孔のコンダクタンス（またはこれと等価の抵抗）を、ナノ細孔を通過する電流を介して測定することができ、それによって現在の位置でのタグ種、したがってヌクレオチドの識別を提供することができる。いくつかの実施形態では、（例えばナノ細孔を通ってタグが移動する方向が逆にならないように）ナノ細孔セルに直流（ＤＣ）信号が印加される。しかしながら、直流を使用してナノ細孔センサを長時間操作すると、電極の組成が変化し、ナノ細孔の両側のイオン濃度が不均衡になり、ナノ細孔セルの寿命に影響を及ぼしうる他の望ましくない効果が生じうる。交流電流（ＡＣ）波形の印加は、エレクトロマイグレーションを低減して、これらの望ましくない効果を回避し、後述するある種の利点を提供することができる。タグ付きヌクレオチドを利用する本明細書に記載された核酸配列決定法は、印加ＡＣ電圧と完全に両立し、したがって、ＡＣ波形を使用してこれらの利点を達成することができる。

【0043】

[0062]犠牲電極、通電反応（ｃｕｒｒｅｎｔ−ｃａｒｒｙｉｎｇ ｒｅａｃｔｉｏｎ）において分子の性質を変化させる電極（例えば銀を含む電極）、または通電反応において分子の性質を変化させる電極が使用されるときには、ＡＣ検出サイクル中に電極を再充電することができると、有利となりうる。直流信号が使用されるときには検出サイクル中に電極が減損することがある。再充電は、電極が完全に減損するなど、電極が減損限界に達することを防ぐことができる。減損限界に達することは、電極が小さいとき（例えば１平方ミリメートルあたり少なくとも５００個の電極を有する電極アレイを提供するのに十分な程度に電極が小さいとき）に問題となりうる。いくつかのケースでは、電極寿命が電極の幅に比例し、電極の幅に少なくとも部分的に依存する。

【0044】

[0063]当技術分野では、ナノ細孔を通過するイオン電流を測定するのに適した条件が知られており、本明細書ではそれらの例を示す。この測定は、膜および細孔を横切って電圧を印加することによって実行することができる。いくつかの実施形態では、使用される電圧が−４００ｍＶから＋４００ｍＶの範囲にある。使用される電圧は、−４００ｍＶ、−３００ｍＶ、−２００ｍＶ、−１５０ｍＶ、−１００ｍＶ、−５０ｍＶ、−２０ｍＶおよび０ｍＶから選択された下限と、下限とは独立に＋１０ｍＶ、＋２０ｍＶ、＋５０ｍＶ、＋１００ｍＶ、＋１５０ｍＶ、＋２００ｍＶ、＋３００ｍＶおよび＋４００ｍＶから選択された上限とを有する範囲にあることが好ましい。使用される電圧が１００ｍＶから２４０ｍＶの範囲にあるとより好ましいことがあり、１６０ｍＶから２４０ｍＶの範囲にあるとよりいっそう好ましいことがある。増大させた印加電位を使用することによって、ナノ細孔による異なるヌクレオチド間の識別を増強することが可能である。ＡＣ波形およびタグ付きヌクレオチドを使用した核酸の配列決定は、２０１３年１１月６日に出願された「Ｎｕｃｌｅｉｃ Ａｃｉｄ Ｓｅｑｕｅｎｃｉｎｇ Ｕｓｉｎｇ Ｔａｇｓ（タグを使用した核酸配列決定）」という名称の米国特許出願公開第２０１４／０１３４６１６号に記載されている。この文献は、その全体が参照によって本明細書に組み込まれている。米国特許出願公開第２０１４／０１３４６１６号に記載されたタグ付きヌクレオチドの他に、配列決定は、糖または非環式部分を欠くヌクレオチド類似体、例えばアデニン、シトシン、グアニン、ウラシルおよびチミンの５つの一般的な核酸塩基の（Ｓ）−グルセロールヌクレオシドトリホスファート（ｇＮＴＰ）を使用することによっても実行することができる（Ｈｏｒｈｏｔａ他、Ｏｒｇａｎｉｃ Ｌｅｔｔｅｒｓ、８：５３４５〜５３４７［２００６］）。

【0045】

[0064]それに加えてまたはその代わりに、いくつかの実施態様では、電流値などの他の信号値が測定され、その信号値が、ナノ細孔に挿通されたヌクレオチドを識別する目的に使用される。

【0046】

[0065]図４は、事前装填されたタグを用いたヌクレオチド配列決定を実行しようとしているセルの一実施形態を示す。膜４０２の中にナノ細孔４０１が形成されている。酵素（例えばＤＮＡポリメラーゼなどのポリメラーゼ４０３）がナノ細孔に結合されている。いくつかのケースでは、共有結合によってナノ細孔４０１にポリメラーゼ４０３が取り付けられている。ポリメラーゼ４０３は、配列決定する対象の核酸分子４０４に結合されている。いくつかの実施形態では核酸分子４０４が円形である。いくつかのケースでは核酸分子４０４が線状である。いくつかの実施形態では、核酸プライマー４０５を、核酸分子４０４の一部分とハイブリダイズさせる。ポリメラーゼ４０３は、一本鎖核酸分子４０４を鋳型として使用したプライマー４０５上へのヌクレオチド４０６の組込みを触媒する。ヌクレオチド４０６はタグ種（「タグ」）４０７を含む。

【0047】

[0066]図５は、事前装填されたタグを用いた核酸配列決定のためのプロセス５００の一実施形態を示す。ステージＡは、図４で説明した構成要素を示す。ステージＣは、ナノ細孔の中に装填されたタグを示す。「装填された」タグは、評価可能な時間の間、例えば０．１ミリ秒（ｍｓ）から１００００ｍｓの間、ナノ細孔の中に置かれたタグ、および／またはナノ細孔の中もしくはナノ細孔の付近に留まっているタグとすることができる。いくつかのケースでは、ヌクレオチドから解放される前にナノ細孔の中に事前装填されたタグが装填される。いくつかの場合には、タグが、ヌクレオチド組込み事象後に解放された後にナノ細孔を通過する（および／またはナノ細孔よって検出される）確率が都合よく高く、例えば９０％から９９％である場合に、タグは、事前装填されている。

【0048】

[0067]ステージＡでは、タグ付きヌクレオチド（４つの異なるタイプ、すなわちＡ、Ｔ、ＧまたはＣのうちの１つ）がポリメラーゼに結合されていない。ステージＢでは、タグ付きヌクレオチドがポリメラーゼに結合されている。ステージＣでは、ポリメラーゼがナノ細孔にドッキングされている。ドッキング中に、タグは、膜および／またはナノ細孔を横切って印加された電圧によって生成された電場の存在下で生成された力などの電気的な力によって、ナノ細孔に引き込まれる。

【0049】

[0068]結合されたタグ付きヌクレオチドの一部は核酸分子と塩基対を形成していない。対を形成していないこれらのヌクレオチドは通常、正しく対を形成したヌクレオチドがポリメラーゼに結合されたままでいる時間尺度よりも短い時間尺度のうちに、ポリメラーゼによって拒絶される。対を形成していないヌクレオチドは、ポリメラーゼに一時的に結合されているだけであるため、図５に示されたプロセス５００は通常、ステージＤよりも先に進まない。例えば、対を形成していないヌクレオチドは、ステージＢにおいてポリメラーゼによって拒絶されるか、またはプロセスがステージＣに進んですぐにポリメラーゼによって拒絶される。

【0050】

[0069]さまざまな実施形態において、ナノ細孔にポリメラーゼがドッキングされる前のナノ細孔のコンダクタンスは−３００ピコシーメンス（３００ｐＳ）でありうる。他の例として、ステージＣでは、ナノ細孔のコンダクタンスが、約６０ｐＳ、８０ｐＳ、１００ｐＳまたは１２０ｐＳとなりうる。これらの値はそれぞれ、タグ付きヌクレオチドの４つのタイプのうちの１つのタイプに対応する。ポリメラーゼは、異性化およびトランスリン酸化反応を受けて、成長中の核酸分子にヌクレオチドを組み込み、タグ分子を解放する。具体的には、ナノ細孔の中にタグが保持されているときには、タグの明確に異なる化学構造に起因する固有のコンダクタンス信号（例えば図３の信号３１０を参照されたい）が生成され、それによって付加された塩基が電子的に識別される。このサイクル（すなわちステージＡからＥまたはステージＡからＦ）を繰り返すことによって、核酸分子の配列決定が可能になる。ステージＤで、解放されたタグがナノ細孔を通過する。

【0051】

[0070]いくつかのケースでは、図５のステージＦに示されているように、成長中の核酸分子に組み込まれていないタグ付きヌクレオチドもナノ細孔を通過する。いくつかの場合には、組み込まれていないヌクレオチドがナノ細孔によって検出されうるが、この方法は、ナノ細孔内でヌクレオチドが検出される時間の長さに少なくとも部分的に基づいて、組み込まれたヌクレオチドと組み込まれていないヌクレオチドとを区別する手段を提供する。対を形成していないヌクレオチドに結合されたタグは、ナノ細孔を迅速に通過し、短時間のうちに（例えば１０ｍｓ未満で）検出されるが、一方、組み込まれたヌクレオチドに結合されたタグは、長時間（例えば少なくとも１０ｍｓ）、ナノ細孔の中に装填され、検出される。

【0052】

[0071]ナノ細孔ベースの配列決定に関するさらなる詳細は例えば、「Ｎａｎｏｐｏｒｅ−Ｂａｓｅｄ Ｓｅｑｕｅｎｃｉｎｇ Ｗｉｔｈ Ｖａｒｙｉｎｇ Ｖｏｌｔａｇｅ Ｓｔｉｍｕｌｕｓ（変動する電圧刺激を用いたナノ細孔ベースの配列決定）」という名称の米国特許出願第１４／５７７，５１１号、「Ｎａｎｏｐｏｒｅ−Ｂａｓｅｄ Ｓｅｑｕｅｎｃｉｎｇ Ｗｉｔｈ Ｖａｒｙｉｎｇ Ｖｏｌｔａｇｅ Ｓｔｉｍｕｌｕｓ（変動する電圧刺激を用いたナノ細孔ベースの配列決定）」という名称の米国特許出願第１４／９７１，６６７号、「Ｎｏｎ−Ｄｅｓｔｒｕｃｔｉｖｅ Ｂｉｌａｙｅｒ Ｍｏｎｉｔｏｒｉｎｇ Ｕｓｉｎｇ Ｍｅａｓｕｒｅｍｅｎｔ Ｏｆ Ｂｉｌａｙｅｒ Ｒｅｓｐｏｎｓｅ Ｔｏ Ｅｌｅｃｔｒｉｃａｌ Ｓｔｉｍｕｌｕｓ（電気的刺激に対する２分子層応答の測定を使用した非破壊２分子層監視）」という名称の米国特許出願第１５／０８５，７００号、および「Ｅｌｅｃｔｒｉｃａｌ Ｅｎｈａｎｃｅｍｅｎｔ Ｏｆ Ｂｉｌａｙｅｒ Ｆｏｒｍａｔｉｏｎ（２分子層形成の電気的強化）」という名称の米国特許出願第１５／０８５，７１３号に出ている。

【0053】

ＩＩ．測定回路
[0072]図６Ａは、脂質膜または脂質２分子層６１２を示し、脂質膜または脂質２分子層６１２は、セル作用電極６１４と対電極６１６との間に、脂質膜／２分子層６１２を横切って電圧が印加されるような態様で位置する。脂質２分子層は、脂質分子の２つの層でできた薄い膜である。脂質膜は、脂質分子数個分（３つ以上）の厚さを有する膜である。脂質膜／２分子層６１２はさらにバルク液体／電解液６１８と接触している。図１の作用電極、脂質２分子層および対電極と比べると、作用電極６１４、脂質膜／２分子層６１２および対電極６１６は上下が逆に描かれていることに留意されたい。いくつかの実施形態では、複数のセル間で対電極が共用されており、したがって対電極は共通電極とも呼ばれる。この共通電極を電圧源Ｖ_ｌｉｑ６２０に接続することにより、この共通電極を、測定セル内の脂質膜／２分子層と接触したバルク液体に共通の電位を印加するように構成することができる。この共通電位および共通電極は、全ての測定セルに対して共通である。それぞれの測定セル内にはセル作用電極があり、作用セル作用電極６１４は、共通電極とは対照的に、他の測定セル内のセル作用電極から独立して明確に異なる電位を印加するように構成可能である。

【0054】

[0073]図６Ｂは、ナノ細孔ベースの配列決定チップのセル内にある、図６Ａに示された回路６００と同じ回路６００を示す。図６Ａと比べると、作用電極と対電極との間の脂質膜／２分子層を示す代わりに、作用電極および脂質膜／２分子層の電気的特性を表す電気的モデルが示されている。

【0055】

[0074]図６Ｂは、ナノ細孔セル２００などのナノ細孔セル内の電気的モデルを表す電気回路６００（この回路は、図２の電気回路２２２の部分を含むことがある）を示す。上述のとおり、いくつかの実施形態では、電気回路６００が、対電極６４０（例えば対電極２１０）を含み、この対電極は、複数のナノ細孔セル間でまたはナノ細孔センサチップ内の全てのナノ細孔セル間で共用されることがあり、したがって共通電極とも呼ばれることがある。電圧源Ｖ_ｌｉｑ６２０に接続することにより、この共通電極を、ナノ細孔セル内の脂質２分子層（例えば脂質２分子層２１４）と接触したバルク電解液（例えばバルク電解液２０８）に共通の電位を印加するように構成することができる。いくつかの実施形態では、ＡＣ信号（例えば方形波）によって電圧Ｖ_ｌｉｑを変調し、その電圧を、ナノ細孔セル内の脂質２分子層と接触したバルク電解液に印加するために、ＡＣ非ファラデーモードが利用される。いくつかの実施形態では、Ｖ_ｌｉｑが、±２００〜２５０ｍＶの大きさおよび例えば２５から６００Ｈｚの間の周波数を有する方形波である。１００μＦ以上などの大きなコンデンサ（図示せず）によって、対電極６４０と脂質２分子層の間のバルク電解液をモデル化することができる。

【0056】

[0075]図６Ｂはさらに、作用電極６０２（例えば作用電極２０２）および脂質２分子層（例えば脂質２分子層２１４）の電気的特性を表す電気的モデル６２２を示す。電気的モデル６２２は、脂質２分子層に関連した静電容量をモデル化するコンデンサＣ_{ｂｉｌａｙｅｒ}６２６と、ナノ細孔に関連した可変抵抗をモデル化する抵抗器Ｒ_ｐｏｒｅ６２８とを含み、この可変抵抗は、ナノ細孔の中の特定のタグの存在に基づいて変化しうる。電気的モデル６２２はさらに、コンデンサＣ_ｄｂｌ６２４を含み、コンデンサＣ_ｄｂｌ６２４は、セルの作用電極６０２およびウェル（例えばウェル２０５）の電気的特性を表す２層静電容量ｃ_ｄｂｌを有する。作用電極６０２は、他のナノ細孔セル内の作用電極から独立して明確に異なる電位を印加するように構成することができる。

【0057】

[0076]パスデバイス（ｐａｓｓ ｄｅｖｉｃｅ）６０６を、脂質２分子層および作用電極を接続したり、または電気回路６００から分離したりする目的に使用することができるスイッチとすることができる。メモリビットによってパスデバイス６０６を制御して、ナノ細孔セル内の脂質２分子層を横切って電圧刺激が印加されることを可能にし、または不能にすることができる。ナノ細孔セルのウェルが密閉されていないため、脂質を堆積させて脂質２分子層を形成する前の２つの電極間のインピーダンスは非常に低く、したがって、短絡条件を回避するためにパスデバイス６０６を開いたままに維持することができる。ナノ細孔セルに脂質溶媒を堆積させた後にパスデバイス６０６を閉じて、ナノ細孔セルのウェルを密閉することができる。

【0058】

[0077]電気回路６００はさらに、オンチップ積分コンデンサＣ_ｉｎｔ６０８（ｎ_ｃａｐ）を含むことができる。リセット信号６０３を使用してスイッチ６０１を閉じて、積分コンデンサＣ_ｉｎｔ６０８が電圧源Ｖ_ｐｒｅ６０５に接続されるようにすることにより、積分コンデンサＣ_ｉｎｔ６０８を事前充電することができる。いくつかの実施形態では、電圧源Ｖ_ｐｒｅ６０５が、例えば９００ｍＶの大きさを有する正の定電圧を供給する。スイッチ６０１が閉じられると、積分コンデンサＣ_ｉｎｔ６０８を、電圧源Ｖ_ｐｒｅ６０５の正電圧レベルに事前充電することができる。

【0059】

[0078]積分コンデンサＣ_ｉｎｔ６０８が事前充電された後、リセット信号６０３を使用してスイッチ６０１を開いて、積分コンデンサＣ_ｉｎｔ６０８が電圧源Ｖ_ｐｒｅ６０５から分離されるようにすることができる。この時点で、対電極６４０の電位は、電圧源Ｖ_ｌｉｑのレベルに応じて、作用電極６０２（および積分コンデンサＣ_ｉｎｔ６０８）の電位よりも高いレベルにあること、または低いレベルにあることがある。例えば、電圧源Ｖ_ｌｉｑからの方形波の位相が正（例えばＡＣ電圧源信号サイクルの明期または暗期）である間、対電極６４０の電位は、作用電極６０２の電位よりも高いレベルにある。電圧源Ｖ_ｌｉｑからの方形波の位相が負（例えばＡＣ電圧源信号サイクルの暗期または明期）である間、対電極６４０の電位は、作用電極６０２の電位よりも低いレベルにある。したがって、いくつかの実施形態では、積分コンデンサＣ_ｉｎｔ６０８がさらに、明期の間は、電圧源Ｖ_ｐｒｅ６０５の事前充電された電圧レベルからより高いレベルに充電され、暗期の間は、対電極６４０と作用電極６０２の間の電位差によってより低いレベルに放電される。他の実施形態では、この充電および放電をそれぞれ暗期および明期に実行させることができる。

【0060】

[0079]アナログ−ディジタル変換器（ＡＤＣ）６１０のサンプリングレートに応じた固定された時間の間、積分コンデンサＣ_ｉｎｔ６０８を充電または放電することができる。このサンプリングレートは、１ｋＨｚ超、５ｋＨｚ超、１０ｋＨｚ超、１００ｋＨｚ超またはそれ以上とすることができる。例えば、１ｋＨｚのサンプリングレートでは、約１ｍｓの間、積分コンデンサＣ_ｉｎｔ６０８を充電／放電することができ、次いで、積分期間の終わりに、ＡＤＣ６１０によって電圧レベルをサンプリングおよび変換することができる。ナノ細孔内の特定のタグ種には特定の電圧レベルが対応し、したがって、特定の電圧レベルは、鋳型上の現在の位置におけるヌクレオチドに対応するであろう。

【0061】

[0080]ＡＤＣ６１０によってサンプリングされた後、リセット信号６０３を使用してスイッチ６０１を閉じて、積分コンデンサＣ_ｉｎｔ６０８が再び電圧源Ｖ_ｐｒｅ６０５に接続されるようにすることにより、積分コンデンサＣ_ｉｎｔ６０８を再び事前充電することができる。積分コンデンサＣ_ｉｎｔ６０８を事前充電するステップ、積分コンデンサＣ_ｉｎｔ６０８が充電または放電するのを固定された時間の間待機するステップ、ならびにＡＤＣ６１０によって積分コンデンサの電圧レベルをサンプリングおよび変換するステップを、配列決定プロセスの全体を通じて循環的に繰り返すことができる。

【0062】

[0081]ディジタル処理装置６３０は、例えば正規化、データバッファリング、データフィルタリング、データ圧縮、データ削減、事象抽出のため、またはナノ細孔セルのアレイからのＡＤＣ出力データを集めてさまざまなデータフレームにするために、ＡＤＣ出力データを処理することができる。いくつかの実施形態では、ディジタル処理装置６３０が、塩基決定などのさらなる下流処理を実行することができる。ディジタル処理装置６３０は、ハードウェア（例えばＧＰＵ、ＦＰＧＡ、ＡＳＩＣなど）として、またはハードウェアとソフトウェアの組合せとして実装することができる。

【0063】

[0082]したがって、ナノ細孔を横切って印加された電圧信号を使用して、ナノ細孔の特定の状態を検出することができる。ナノ細孔の可能な状態の１つが開チャネル状態であり、開チャネル状態は、タグが取り付けられたポリホスファートがナノ細孔の筒の中にないときである。ナノ細孔の別の４つの可能な状態はそれぞれ、タグが取り付けられたポリホスファートヌクレオチドの４つの異なるタイプ（Ａ、Ｔ、ＧまたはＣ）のうちの１つのタイプがナノ細孔の筒の中に保持された状態に対応する。ナノ細孔の別の可能な状態は、脂質２分子層が破れた状態である。

【0064】

[0083]固定された時間の後に積分コンデンサＣ_ｉｎｔ６０８上の電圧レベルを測定すると、ナノ細孔の状態が異なる結果として、異なる電圧レベルが測定されることがある。これは、積分コンデンサＣ_ｉｎｔ６０８上の電圧減衰（放電による低下または充電による増大）率（すなわち時間プロットに対する積分コンデンサＣ_ｉｎｔ６０８上の電圧の勾配の大きさ）が、ナノ細孔抵抗（例えば抵抗器Ｒ_ｐｏｒｅ６２８の抵抗）に依存するためである。より具体的には、分子（タグ）の化学構造が明確に異なることにより、異なる状態にあるナノ細孔に関連した抵抗は異なるため、対応する異なる電圧減衰率が観察されることがあり、この異なる電圧減衰率を使用して、ナノ細孔の異なる状態を識別することができる。電圧減衰曲線は、ＲＣ時定数τ＝ＲＣの指数曲線であることがある。ここで、Ｒは、ナノ細孔（すなわちＲ_ｐｏｒｅ６２８）に関連した抵抗であり、Ｃは、膜（すなわちコンデンサＣ_{ｂｉｌａｙｅｒ}６２６）に関連したＲと並列の静電容量である。ナノ細孔セルの時定数は例えば２００〜５００ｍｓである。減衰曲線は、２分子層の詳細な実施態様により指数曲線に正確には当てはまらないことがあるが、減衰曲線は指数曲線と似ており、単調曲線であり、したがってタグの検出を可能にする。

【0065】

[0084]いくつかの実施形態では、開チャネル状態にあるナノ細孔に関連した抵抗が１００Ｍオームから２０Ｇオームの範囲にある。いくつかの実施形態では、ナノ細孔の筒の内側にタグがある状態のナノ細孔に関連した抵抗が２００Ｍオームから４０Ｇオームの範囲にある。他の実施形態では、積分コンデンサＣ_ｉｎｔ６０８が省かれている。これは、電気的モデル６２２内の電圧減衰のため、そのようにしてもＡＤＣ６１０に達する電圧が変動するためである。

【0066】

[0085]積分コンデンサＣ_ｉｎｔ６０８上の電圧の減衰率は、異なる手法で決定することができる上で説明したとおり、電圧減衰率は、固定された時間間隔の間の電圧減衰を測定することによって決定することができる。例えば、最初に、時刻ｔ１に、積分コンデンサＣ_ｉｎｔ６０８上の電圧をＡＤＣ６１０によって測定し、次いで、時刻ｔ２に、この電圧をＡＤＣ６１０によって再び測定する。積分コンデンサＣ_ｉｎｔ６０８上の電圧の時間に対する曲線の勾配が大きいときには電圧差が大きく、電圧曲線の勾配が小さいときには電圧差が小さい。したがって、この電圧差を、積分コンデンサＣ_ｉｎｔ６０８上の電圧の減衰率を決定するための測定基準、したがってナノ細孔セルの状態を決定するための測定基準として使用することができる。

【0067】

[0086]他の実施形態では、選択された量の電圧減衰に必要な所要時間を測定することによって、電圧減衰率を決定することができる。例えば、第１の電圧レベルＶ１から第２の電圧レベルＶ２まで電圧が降下または増大するのに必要な時間を測定することができる。時間に対する電圧の曲線の勾配が大きいときにはこの必要な時間が短く、時間に対する電圧の曲線の勾配が小さいときには必要な時間が長い。したがって、測定された必要な時間を、積分コンデンサＣ_ｉｎｔ６０８上の電圧Ｖ_ｎｃａｐの減衰率を決定するための測定基準、したがってナノ細孔セルの状態を決定するための測定基準として使用することができる。例えば電流測定技法を含め、当業者は、ナノ細孔の抵抗を測定する目的に使用することができるさまざまな回路を理解するであろう。

【0068】

[0087]いくつかの実施形態では、電気回路６００が、オンチップで製作されたパスデバイス（例えばパスデバイス６０６）および追加のコンデンサ（例えば積分コンデンサＣ_ｉｎｔ６０８）を含まず、それによってナノ細孔ベースの配列決定チップのサイズの低減が容易になる。膜（脂質２分子層）の薄い性質のため、追加のオンチップ静電容量を必要とすることなく必要なＲＣ時定数を生み出す目的には、膜に関連した静電容量（例えばコンデンサＣ_{ｂｉｌａｙｅｒ}６２６）だけで十分でありうる。したがって、コンデンサＣ_{ｂｉｌａｙｅｒ}６２６を積分コンデンサとして使用することができ、電圧信号Ｖ_ｐｒｅによってコンデンサＣ_{ｂｉｌａｙｅｒ}６２６を事前充電することができ、続いて電圧信号Ｖ_ｌｉｑによって放電または充電することができる。他の場合には電気回路内にオンチップで製造される追加のコンデンサおよびパスデバイスを排除することによって、ナノ細孔配列決定チップ内の単一のナノ細孔セルの占有面積をかなり低減させることができ、それによって、ますます多くのセルを含める（例えばナノ細孔配列決定チップに数百万個のセルを含める）ためのナノ細孔配列決定チップのスケーリングを容易にすることができる。

【0069】

[0088]図７は、ＡＣサイクルの明期および暗期中にナノ細孔セルから捕捉された例示的なデータ点を示す。図７では、図解の目的上、データ点の変化が誇張されている。作用電極または積分コンデンサに印加される電圧（Ｖ_ＰＲＥ）は、例えば９００ｍＶなど一定のレベルにある。ナノ細孔セルの対電極に印加される電圧信号５１０（Ｖ_ＬＩＱ）は、方形波として示されるＡＣ信号であり、デューティサイクルは、５０％以下、例えば約４０％など、適当な任意の値とすることができる。

【0070】

[0089]明期７２０の間は、電圧源Ｖ_ｌｉｑ６２０によって対電極に印加される電圧信号が、作用電極に印加される電圧Ｖ_ＰＲＥよりも低く、その結果、作用電極と対電極に印加される電圧レベルが異なることによって（例えばタグ上の電荷および／またはイオンの流れにより）生じる電場により、ナノ細孔の筒の中にタグが押し込まれることがある。スイッチ６０１が開いているとき、ＡＤＣの前のノードの電圧（例えば積分コンデンサにおける電圧）は低下する。電圧データ点が捕捉された後（例えば指定された期間の後）、スイッチ６０１を閉じることができ、そうすると、測定ノードにおける電圧は再びＶ_ＰＲＥまで増大するであろう。このプロセスを繰り返して、多数の電圧データ点を測定することができる。このようにすると、明期の間に多数のデータ点を捕捉することができる。

【0071】

[0090]図７に示されているように、Ｖ_ＬＩＱ信号の符号が変化した後の明期における第１のデータ点７２２は、後続のデータ点７２４よりも低いことがある。これは、ナノ細孔の中にタグがなく（開チャネルであり）、したがってナノ細孔が低い抵抗および高い放電率を有するためであることがある。いくつかの場合には、図７に示されているように、第１のデータ点７２２がＶ_ＬＩＱレベルを超える。このことは、この信号をオンチップコンデンサに結合する２分子層の静電容量によって引き起こされることがある。データ点７２４は、挿通事象が起こった後に、すなわちナノ細孔の筒の中にタグが押し込まれた後に捕捉されたものである可能性がある。ここで、ナノ細孔の抵抗、したがって積分コンデンサの放電率は、ナノ細孔の筒の中に押し込まれたタグの具体的なタイプに依存する。後述するように、Ｃ_ｄｂｌ６２４に蓄積された電荷のため、データ点７２４は、測定のたびにわずかに低下することがある。

【0072】

[0091]暗期７３０の間は、対電極に印加される電圧信号７１０（Ｖ_ＬＩＱ）が、作用電極に印加される電圧（Ｖ_ＰＲＥ）よりも高く、その結果、タグはいずれもナノ細孔の筒から押し出されるであろう。電圧信号７１０（Ｖ_ＬＩＱ）の電圧レベルの方がＶ_ＰＲＥよりも高いため、スイッチ６０１が開いているとき、測定ノードにおける電圧は増大する。電圧データ点が捕捉された後（例えば指定された期間の後）、スイッチ６０１を閉じることができ、そうすると、測定ノードにおける電圧は再びＶＰＲＥまで低下するであろう。このプロセスを繰り返して、多数の電圧データ点を測定することができる。このようにして、暗期の間に、ファーストポイントデルタ７３２および後続のデータ点７３４を含む多数のデータ点を捕捉することができる。上述のとおり、暗期の間、ヌクレオチドタグはいずれもナノ細孔から押し出され、したがって、どのヌクレオチドタグについても、正規化で使用するものを除けば最小限の情報しか得られない。

【0073】

[0092]図７はさらに、明期７４０の間は、対電極に印加される電圧信号７１０（Ｖ_ＬＩＱ）が、作用電極に印加される電圧（Ｖ_ＰＲＥ）よりも低いが、挿通事象は起こらない（開チャネルである）ことを示している。したがって、ナノ細孔の抵抗は低く、積分コンデンサの放電率は高い。その結果として、第１のデータ点７４２および後続のデータ点７４４を含む捕捉されたデータ点は、低い電圧レベルを示す。

【0074】

[0093]明期または暗期中に測定される電圧は、（例えば所与のＡＣサイクルの明モード（ｂｒｉｇｈｔ ｍｏｄｅ）中にナノ細孔の中に１つのタグがある間に実施された）ナノ細孔の抵抗が一定であるときのそれぞれの測定でほぼ同じであることが予想されるであろうが、２重層コンデンサＣ_ｄｂｉ６２４において電荷が蓄積するときには、そうはならないことがある。この電荷蓄積によって、ナノ細孔セルの時定数はより長くなりうる。その結果として、電圧レベルが移動することがあり、それによって、１つのサイクルのそれぞれのデータ点に関して測定値が低下することがある。したがって、１つのサイクル内では、図７に示されているように、データ点が、１つのデータ点と別のデータ点とでいくぶん変化することがある。

【0075】

ＩＩＩ．セルの形成および較正
[0094]図８は、ある種の実施形態に基づく、ナノ細孔配列決定セルを形成および較正する例示的な方法を示す流れ図である。較正の一部として、配列決定セルの製作中にさまざまな検査を実施することができる。例えば所望のとおりの機能を有する（例えばそのセルに１つのナノ細孔がある）配列決定セルを識別するため、セルが製作された後に、さらなる較正ステップを実行することができる。これらの較正ステップが完了した後、正規化および配列決定を実行することができる。

【0076】

[0095]ステップ８１０で、セルの回路の物理的検査を実行する。緩衝溶液または脂質溶液が加えられる前に、いくつかの「乾式検査」を実行することができ、緩衝溶液または脂質溶液が加えられた後に、いくつかの「湿式検査」を実行することができる。例えば、配列決定チップのそれぞれのセルを、開路（すなわち開放状態）または短絡（すなわち短絡状態）に関して検査することができる。ある種の実施形態に基づく物理的検査のさらなる説明については、このセクションの後続のサブセクションＡを参照すれば出ている。

【0077】

[0096]ステップ８２０で、それぞれのセルの上に脂質層を形成する。ある種の実施形態によれば、この形成プロセスの間、脂質層の厚さが監視され、脂質層の最終的な状態が脂質２分子層のそれであることを保証するために、さまざまなフィードバックプロセスが機能する。例えば、セルに脂質溶液を適用する第１の反復の後に、脂質層が厚すぎ、２分子層ではないと判定された場合には、薄化手順を開始することができる。ある種の実施形態に基づく脂質２分子層に関連した物理的検査のさらなる説明については、このセクションの後続のサブセクションＡを参照すれば出ている。

【0078】

[0097]ステップ８３０で、配列決定チップのそれぞれのセルに対してゼロ点電圧較正を実行する。それぞれのセルの電子的特性は異なるため、それぞれのセルは、セルにゼロボルトが印加されたときに異なるＤＣオフセットを有しうる。本明細書ではこのＤＣオフセットを「ゼロ点」電圧と呼び、あるいはＶＭｚｅｒｏと称する。例えば、チップ内の異なるセルのアナログ回路間には、製造不完全部または製造変動が存在しうる。したがって、１つのセルのＡＤＣは、別のセルのＡＤＣとは異なる電圧バイアスを有することができる。実施形態は、このような変動を考慮するために較正を実行することができる。ある種の実施形態に基づくゼロ点電圧較正のさらなる説明については、このセクションの後続のサブセクションＢを参照すれば出ている。

【0079】

[0098]ステップ８４０で、それぞれのセルにナノ細孔を追加し、セルの特性を評価して、１つのセルにいくつのナノ細孔が追加されたのかを判定する。このステップにおいて、セルに追加されたナノ細孔の数が多すぎたり（２つ以上）または少なすぎたり（ゼロ）した場合には、ナノ細孔を追加したりまたはセルからナノ細孔を除去したりするために、フィードバックプロセスを開始することができる。ある種の実施形態によれば、２つ以上または１つ未満のナノ細孔を有することが判明したセルは非活性化し、それらのセルは、配列決定プロセスの間、使用しない。ある種の実施形態に基づくナノ細孔特性評価のさらなる説明は、このセクションの後続のサブセクションＣおよびＥを参照すれば出ている。

【0080】

[0099]ステップ８５０で、配列決定操作を実行し、それにより、例えば図３〜７を参照して上で説明したようにしてセルからの出力信号を生成する。例えば、ナノ細孔の筒の中にタグの尾部を置き、それによってタグの明確に異なる化学構造および／またはサイズに起因する固有の出力信号を生成する。ある種の実施形態によれば、ナノ細孔を通過する電流を介して出力信号を測定し、それによって、核酸の現在の位置におけるタグ種、したがってヌクレオチドの識別を提供する。いくつかの実施形態では、積分コンデンサ、例えば図６Ａ〜７を参照して上で説明した積分コンデンサを使用して、電流または電圧を測定することができる。ある種の実施形態に基づく配列決定操作のさらなる説明については、後続のセクションＩＶを参照すれば出ている。

【0081】

[0100]ステップ８６０で、出力信号（例えば電圧および／または電流信号）を正規化する。この正規化プロセスの一部は、明モード開チャネル電圧を（そのセルのアナログ回路モデルを使用することによって）測定および／または推測すること、ならびにその明モード開チャネル電圧を、出力信号に対する正規化係数として使用することを含むことができる。ある種の実施形態に基づく正規化プロセスのさらなる説明については、後続のサブセクションＤを参照すれば出ている。ある種の実施形態によれば、この正規化方法が、図６を参照して上で説明したディジタル処理装置によって実行される。

【0082】

[0101]ステップ８７０で、１つまたは複数の処理装置が、正規化された出力信号を使用して塩基を決定することができる。後のセクションＩＶで説明するが、実施形態は、挿通チャネルに対する電圧のクラスタ（ｃｌｕｓｔｅｒ）を決定し、それらのクラスタを使用して、正規化された出力信号を使用して異なる塩基を区別するためのカットオフ電圧を決定することができる。

【0083】

[0102]ある種の実施形態によれば、較正検査および正規化検査の順序が、図８の流れ図に示された順序とは異なる。例えば、ある種の実施形態によれば、例えば初期の製造加工ステップが完了した後に（例えば脂質２分子層の形成前、脂質２分子層の形成後、ナノ細孔の形成前、ナノ細孔の形成後などに）、較正／正規化ステップが、１回実行される。ある種の実施形態によれば、チップの寿命の全体にわたって、較正が、（例えば予定された間隔でおよび／またはあらゆる配列決定操作の前に）何度も実行される。ある種の実施形態によれば、較正および正規化が、「オンライン」で、すなわち、それぞれの未処理データ点が取得されるたびに、または一群の未処理データ点が取得されるたびに実行される。

【0084】

[0103]ここでは配列決定、較正および正規化が別個のステップとして示されているが、これらのステップは、配列決定操作の一部として一緒に実行することができる。すなわち、本開示の範囲から逸脱することなく、配列決定中に取得されたそれぞれの点または点のグループを較正／正規化ステップにかけることができる。例えば、配列決定の開始前および／または開始後に、配列決定チップの較正を較正することができる。この較正は、決定的な誤りが存在しないことを保証するために実行することができる。このような決定的な誤りは、１つまたは複数のセルで配列決定が実行されることを妨げることがありうる。較正を使用してさらに、最終的に核酸の配列を決定するために使用することができる補正または正規化された電圧値を取得するために、値（例えば電圧または電流）を測定する際または測定値を分析する際に使用される較正値を取得する（例えばゼロ点電圧を決定する）ことができる。

【0085】

Ａ．物理的検査
[0104]乾式検査は、配列決定チップ内に緩衝液（例えば電解質溶液）が流される前、およびウェルの上に膜（例えば脂質２分子層）が形成される前に実行することができる。乾式検査では、配列決定チップの（例えばそれぞれの配列決定セルの）電気構成要素を検査して、それらの構成要素が適正に機能していること、例えば（例えば特定の範囲内の）予想される値を有する信号がそれぞれのウェルから受け取られることを確認する。この時点ではウェル内または試料チャンバ内に電解質溶液がないため、電極間（例えば電極２０２と２１０の間）には接続がないはずである。したがって、「開」状態が予想されるであろう。接続（すなわち短絡状態）が存在する場合には、測定される電圧が予想される範囲の外にあることになり（例えば電圧測定値が基準電圧と同じであり）、それによってセルに何か誤りがあることが示される。いくつかの実施形態では、乾式検査が、ウィグルポイントデルタ（ＷＰＤ）またはステップポイントデルタ（ＳＰＤ）を使用して実行される。上で定義したとおり、ステップポイントデルタ（ＳＰＤ）は、明期の最後のデータ点と次の暗期の最初のデータ点との差（すなわちＳＰＤｐｏｓ／ｎｅｇ）、または暗期の最後のデータ点と次の明期の最初のデータ点との差（ＳＰＤｎｅｇ／ｐｏｓ）とすることができる。ウィグルポイントデルタ（ＷＰＤ）は、ウィグル波形が印加されたときの明期の最後のデータ点と次の暗期の最初のデータ点との差とすることができる。したがって、しきい値よりも大きなＷＰＤまたはＳＰＤは、セルが短絡状態にあることを示していることがある。その場合、２つの電極間に電解質溶液がない場合でも、それらの２つの電極が電気的に接続されており、したがって、セルの一部の電気構成要素に欠陥（例えば短絡）がある可能性がある。いくつかの実施形態では、乾式検査に、ファーストポイントデルタ（ＦＰＤ）またはラストポイントデルタ（ＬＰＤ）などの他のパラメータが使用される。

【0086】

[0105]湿式検査では、チップの表面に緩衝液が流される。この検査は、緩衝液を介して電極間に接続（例えば短絡）があることを確認することができる。開放状態（すなわち電極間に接続がない状態）は、対応するセルがなんらかの欠陥を有する可能性があることを示していることがある。いくつかの実施形態では、乾式検査の場合と同様に、湿式検査が、ウィグルポイントデルタ（ＷＰＤ）またはステップポイントデルタ（ＳＰＤ）を使用して実行される。例えば、しきい値よりも小さなＷＰＤまたはＳＰＤは、セルが開放状態にあることを示していることがある。その場合、２つの電極間に電解質溶液が加えられている場合でも、それらの２つの電極が電気的に分離されており、したがって、セルの一部の電気構成要素に欠陥（例えば開路）がある可能性がある。いくつかの実施形態では、乾式検査に、ファーストポイントデルタ（ＦＰＤ）またはラストポイントデルタ（ＬＰＤ）などの他のパラメータが使用される。

【0087】

[0106]脂質（カバー）層検査では、チップの上に溶液を流すことができる。この溶液は、その中に脂質が溶け込んだ有機溶媒とすることができる。このプロセスの終わりには、それぞれのウェルが、溶媒および脂質の栓を有しているはずである。この脂質層は、溶液中のイオンの流れを遮断するような非常に厚いものであると考えられるため、この時点では電極間に電気的接続は存在しない（または最小限にしか存在しない）はずである。

【0088】

[0107]セルが当初、比較的に厚い脂質層を有することがあり、この厚い脂質層を薄くして脂質２分子層を形成する。薄化手順では、厚すぎる脂質層を有するセルを決定するためにＡＤＣ値をセルごとに測定することができ、２分子層を薄くすることができる。米国特許出願第１５／０８５，７１３号は、脂質層を薄くするための電気的な脂質薄化刺激を記載している。

【0089】

[0108]薄化後、ウェルを覆う膜の働きをする、分子２つ分の厚さを有する脂質２分子層が存在しうる。実際には、任意の透水性膜を使用することができる。脂質２分子層の縁には、溶媒の固定リングである環（ａｎｎｕｌｕｓ）がある。この環は、２分子層に対する脂質のリザーバの働きをすることができる。

【0090】

[0109]脂質層の厚さは、ファーストポイントデルタ（ＦＰＤ）を使用して測定することができる。ＦＰＤは、サイクルの明期の最初の測定電圧レベルとそのサイクルの暗期の最初の測定電圧レベルとの差に対応する。ＦＰＤは例えば、図７に示された最初の高い点間の差である。ファーストポイントデルタは２分子層の静電容量に比例し、２分子層の厚さは静電容量に比例する。脂質層が厚い（例えば数ミクロンである）とき、静電容量は小さい。この厚さが約４ｎｍまで縮減するまでに、静電容量は、例えば１００フェムトファラド程度の測定可能なものになる。２分子層は、使用される分子に基づく決定論的な厚さを有し、２分子層の分子がどのように配列されているのか、およびどのくらいの溶媒が残っているのかに基づいて厚さに多少の違いが生じる。ある種の実施形態によれば、脂質２分子層の厚さは４．２から４．３ｎｍである。２分子層（または他の膜）の静電容量は横方向の面積に比例し、横方向の面積は、どのくらいの環が存在するのかに依存する。したがって、ＦＰＤは、２分子層が存在するかどうか、および縁のどのくらい近くに２分子層が形成されているのかを提供することができる。いくつかの実施形態では、脂質（カバー）層検査を実行するために、ＷＰＤなどの他のパラメータが、測定されたデータ点から決定される。

【0091】

[0110]いくつかの実施形態では、システム内のフィードバック機構を使用して、脂質層をさらに薄くすることができる。脂質層を薄くするために、横方向の圧力を加える（例えば脂質層の頂面を横切って緩衝液を高速で流す）ことができる。別の例として、ＡＣ信号をオンにして、脂質層を効果的に往復振動させることができるＡＣバイアスを、２分子層のエネルギー的に安定した状態が達成されるまで印加することができる。このような手順は、脂質２分子層の形成プロセスにおける極小部を取り除くことができる。

【0092】

[0111]このフィードバックは、ＦＰＤを経時的に測定し、フィードバックを調整することにより機能することができる。十分に小さい（例えばしきい値よりも小さい）ＦＰＤを有するセルは、その特定のセルを薄くするために実行される処置を有しうる。このようなプロセスを、少なくとも指定された百分率（例えば７０％）のセルが使用可能な２分子層を有するまで続けることができる。いくつかの実施形態では、フィードバックを提供するために、ＷＰＤが、測定されたデータ点から決定される。

【0093】

Ｂ．電圧較正
[0112]異なる電圧に対してシステムを較正するため、それぞれのセルのゼロ点電圧（本明細書ではＶＭｚｅｒｏとも称する）を決定することができる。電子工学的な理由から、それぞれのセルは異なるＤＣオフセットを有することがある。例えば、チップ内の異なるセルのアナログ回路間には、製造不完全部または製造変動が存在しうる。さらに、電気化学的理由から、システム内にバイアスが構築されることがある。このような製造可変性のため、１つの電極は、別の電極とはわずかに異なることがある。このことはセル間にオフセットを導入しうる。加えて、電極の表面化学によって電極が電池として機能することがあり、したがって、それぞれのセルがわずかに異なる電位を有することがある。このことは、それぞれのセルのＶＭｚｅｒｏに寄与しうる。ある種の実施形態によれば、正味の効果が、ＶＭｚｅｒｏの値によって、測定されるＡＤＣ信号が押し上げられたりまたは押し下げられたりすることである。実施形態は、セル間のこのような変動を考慮するために較正を実行することができる。

【0094】

[0113]図９は、ある種の実施形態に基づく、配列決定チップのナノ細孔配列決定セルの較正の例示的な方法９００を示す流れ図である。方法９００は、さまざまな時点において、例えば膜が形成される前、膜が形成された後（ただし細孔が挿入される前）、および／またはセルに細孔が挿入された後に実行することができる。この較正は、較正プロセスにおいて多数回、実行することができ、ＶＭｚｅｒｏに対して異なる値が取得され、所与のステージに対して使用される。

【0095】

[0114]ステップ９１０で、配列決定チップのそれぞれのセルのゼロ点電圧（本明細書ではＶＭｚｅｒｏとも称する）を取得する。いくつかの実施形態では、セルにゼロ電圧を印加して（例えば電流の経路をなくして）、ＶＭＺｅｒｏをＡＤＣによって測定する。このようなゼロ印加電圧の状態は、さまざまな手法で、例えば作用電極および／もしくは対電極の接続を解除することによって、または両方の電極を同じ電圧に置くことによって達成することができる。このようにすると、それぞれのＡＤＣが異なる浮動電圧を受け取ることができる。さらに、アナログ値からディジタル値への変換はＡＤＣによって異なりうる。ある種の実施形態によれば、セルごとに１つずつ測定された一組のＶＭｚｅｒｏをメモリに記憶することができる。記憶されたそれらの値を使用して、それぞれのセルを較正する（すなわちそれぞれのセルからオフセットを除去する）ことができ、それによって、明期電圧および／または暗期電圧の両方の電圧のＡＤＣ測定値がセル間で比較可能であることを保証することができる。上述のとおり、それぞれのセルのゼロ点電圧は、ＡＤＣ、例えば図６に示されたＡＤＣ６１０によって測定することができる。

【0096】

[0115]配列決定チップは、数千または数百万のセルを含むことがあり、したがって数千または数百万のゼロ点電圧を測定することも起こりうる。ある種の実施形態によれば、ゼロ点電圧は、それぞれのセルの脂質２分子層にナノ細孔が挿入される前に測定し、メモリに記憶する。いくつかの実施形態では、メモリが、配列決定チップ上に一体化されており、または、図１３を参照して後に説明するように、例えば任意の形態のコンピュータメモリなど、配列決定チップに動作可能に接続された外部メモリ記憶装置である。その代わりにまたはそれに加えて、それぞれのセルの脂質２分子層にナノ細孔が挿入された後にゼロ点電圧を測定することもできる。他の例として、ゼロ点電圧を、特性評価ステップもしくは較正ステップの一部としてそれぞれのセルについて１回測定することもでき、またはチップの寿命の全体にわたって多数回測定することもできる。例えば、ＶＭｚｅｒｏは、２重層コンデンサの静電容量が変化するにつれて経時的に変化することがあり、したがって、システムが適正に較正されていることを保証するために、配列決定実行の前および／または後にＶＭｚｅｒｏを測定することができる。

【0097】

[0116]ステップ９２０で、脂質２分子層にナノ細孔が挿入された後に、配列決定操作を実行し、複数の測定電圧を（例えば配列決定チップのＡＤＣによって）取得することができる。配列決定は、チップのそれぞれのセルを横切る交番信号の印加中に実行することができる。電圧データをこのように取得するプロセスについては、図３〜５を参照して上で説明した。

【0098】

[0117]ステップ９３０で、取得した電圧値を、記憶されたＶＭｚｅｒｏ値を使用して補正する。例えば、ある種の実施形態によれば、セルの測定値とそのセルのＶＭｚｅｒｏ値との差を、例えば図４のディジタル処理装置４３０によって計算することができる。より詳細には、それぞれのセルについて、そのセルのＶＭｚｅｒｏを測定された電圧値から減じることによって、補正または較正された一組の電圧値を取得することができる。

【0099】

[0118]したがって、それぞれのセルについて、ゼロ点電圧値を（例えばＶＭｚｅｒｏとして）決定し、それを使用して、ＡＤＣのダイナミックレンジを最適化することができる。例えば、ＡＤＣは、指定されたデータ範囲、例えば８ビットの符号なし範囲（０から２５５）を提供することができる。これらのディジタル値間の差は、ＡＤＣの製造によって制御されるが、（例えばＡＤＣ基準電圧によって制御される）特定のアナログ範囲を、配列決定セルのアナログ電圧の予想される範囲に対応するように変化させて、セル固有のＶＭｚｅｒｏを考慮することができる。使用される電圧は相対的な電圧であるため、ＡＤＣのゼロ値がゼロボルトに一致している必要はない。

【0100】

[0119]一実施形態では、ＡＤＣ電圧範囲の下限および上限を設定する２つの基準電圧が存在する。これらの２つの電圧は、符号が異なる電圧とすることができる。これらの基準電圧は外部から設定することができる。異なる生化学物質が使用されるときには、これらの基準電圧を変更することができる。実際の信号はこの基準範囲内にあるべきであり、理想的にはこの基準範囲の大部分を占めるべきである。ある種の実施形態によれば、それぞれのセルの測定されたＶＭｚｅｒｏについての知識を使用して、それぞれのセルの基準電圧を独立して設定する。このことは、ＡＤＣの完全なダイナミックレンジが使用されていることを保証することができ、それによって量子化ノイズを最小化することができる。

【0101】

[0120]図６のスイッチ６０１によって回路６００に注入される電荷の結果として、オフセットも生じうる。スイッチ６０１は、ＡＤＣを使用して新たな測定値を得るために積分コンデンサＣ_ｉｎｔ６０８上の電圧をリセットする目的に使用される。スイッチが閉じるたびに、ある量の電荷がそのセルの回路に注入される。この電荷注入に関しては、ソースからドレインにある数の電子が移動し、それによってある量の電荷がシステムに投入される。この電荷は、複数のコンデンサに分配され、これによってオフセットが生じる。このオフセットが一定であれば許容されるであろうが、このオフセットは一定ではない。

【0102】

[0121]このような電荷注入オフセットが変動しうる理由の例を以下に示す。時間の経過とともに、２分子層の表面積は、（例えば縁の環が縮んだり、広がったりすることによって）より大きな２分子層になったり、またはより小さな２分子層になったりしうる。この変化によって、積分静電容量（例えば６０８）の静電容量に対する２分子層の静電容量の比は変化しうる。この比は、回路の時定数、したがってＡＤＣによって測定することができる特定の時間後の測定電圧に影響を及ぼす。この比が１回だけ決定される場合、この比の値は古いもの、したがって不正確なものとなりうる。実施形態は、この電荷注入オフセットを補償するために、電荷注入の大きさ、２分子層の静電容量、および静電容量がどのように変化しているのかを使用して、正規化を決定することができる。

【0103】

[0122]図６を例として使用する。スイッチ６０１はシステムの電圧をリセットし、その後、スイッチ６０１が開かれた後の指定された時刻にＡＤＣ値が測定される。このリセットおよび測定が繰り返される。このスイッチは理想的なものではないため、スイッチ６０１が閉じるたびに、いくらかの電荷が回路に注入される。Ｃ_{ｂｉｌａｙｅｒ}６２６上に電荷が蓄積し、それにより、Ｃ_{ｂｉｌａｙｅｒ}上に電荷が蓄積するにつれてベースライン電圧が変化する。

【0104】

[0123]電荷が注入されると、電荷は回路内に分配される。主たる位置は、Ｃ_{ｂｉｌａｙｅｒ}６２６および積分コンデンサＣ_ｉｎｔ６０８である。これらの２つのコンデンサ間の電荷の比は２分子層のサイズに依存する。積分コンデンサＣ_ｉｎｔ６０８上の電圧が変化するため、特定のセルのオフセットは時間の経過とともに変化する。この比が同じで変わらない場合には、時間が経過してもこの比は同じであり続けるため、この比が、測定されるオフセットを変化させることはないであろう。しかしながら、Ｃ_{ｂｉｌａｙｅｒ}６２６は変化するため、Ｃ_{ｂｉｌａｙｅｒ}６２６および積分コンデンサＣ_ｉｎｔ６０８に異なる量の電荷が注入され、それによってオフセットは変化する。半導体コンデンサでは通常そうであるように、時間が経過しても静電容量が変化しない場合にはこのような問題は存在しないであろうが、コンデンサの働きをする生化学的素子では、このことは当てはまらない。

【0105】

[0124]解決策として、Ｃ_{ｂｉｌａｙｅｒ}６２６を経時的に測定することができる。積分コンデンサＣ_ｉｎｔ６０８は半導体素子とすることができるため、積分コンデンサＣ_ｉｎｔ６０８の静電容量は通常、時間が経過しても変化しないであろう。配列決定の実行の始めにこの電荷を定量化することができる。この電荷はセルごとに異なることがある。この電荷は、較正の一部として、例えばＶＭｚｅｒｏ決定の一部として決定することができる。Ｃ_{ｂｉｌａｙｅｒ}６２６は、ファーストポイントデルタを使用して測定することができる。ファーストポイントデルタは、明モードと暗モード（ｄａｒｋ ｍｏｄｅ）とに関して、極性、例えば方形波の極性のサイクル切り換わりの後に測定された最初の電圧の差である。ファーストポイントデルタ（ＦＰＤ）とＣ_{ｂｉｌａｙｅｒ}６２６の間には関係がある。そのような関係はセル間で一定でありうる。

【0106】

[0125]したがって、ＦＰＤの変化を使用して、ＶＭｚｅｒｏのオフセットの変化を決定することができる。この関係は、始めのサイクルについて測定された、システムに注入された電荷の量、そのセルの積分コンデンサＣ_ｉｎｔ６０８の値、Ｃ_{ｂｉｌａｙｅｒ}６２６の初期測定値、および始めのサイクルのＦＰＤの変化に基づく。

【0107】

[0126]いくつかの実施形態では、次の技法を使用して、電荷注入の結果としてのＶＭｚｅｒｏに対する変化を決定することができる。電荷ｑ＝Ｃ×Ｖであり、ｑは電荷、Ｃは静電容量、Ｖは電圧である。Ｃ＝Ｃ_{ｂｉｌａｙｅｒ}６２６＋Ｃ_ｎｃａｐ（積分コンデンサＣ_ｉｎｔ６０８）である。Ｖ＝ｑ／（Ｃ_{ｂｉｌａｙｅｒ}＋Ｃ_ｎｃａｐ）であり、２分子層コンデンサが変化することによる電圧の変化は、ｄＶ＝ｑ（１／（Ｃ_{ｂｌ＿ｎｅｗ}＋Ｃ_ｎｃａｐ）−１／（Ｃ_{ｂｌ＿ｏｌｄ}＋Ｃ_ｎｃａｐ））である。この電圧の変化を使用して、他の正規化の前にＡＤＣ値を、例えばゲインドリフト（ｇａｉｎ ｄｒｉｆｔ）またはベースラインシフト（ｂａｓｅｌｉｎｅ ｓｈｉｆｔ）を補償するように修正することができる。

【0108】

Ｃ．ナノ細孔の挿入
[0127]ナノ細孔は、いくつかの異なる手法で脂質２分子層に挿入することができる。例えば、チップ内の圧力に依存して膜の中に細孔をランダムに拡散させる場合、その割合は二項分布によって支配されるであろう。そのような状況では、多くのセルがナノ細孔を持たず、一部のセルが１つのナノ細孔を有し、一部のセルが２つのナノ細孔を有し、大多数のセルが１以外の数のナノ細孔を有するであろう。しかしながら、ある種の実施形態によれば、配列決定のためにはそれぞれのセルが１つのナノ細孔だけを有することが最も有利である。それぞれのセルが１つよりも多くのナノ細孔、例えば２つのナノ細孔を有する場合、その細孔からの信号は、２つの細孔からの２つの信号のある組合せとなり、それによって信号レベルは誤差を有しうる。そのため、システムは、単一細孔セルとは異なる等価回路を有する。さらに、組み合わされた信号は、異なる時刻にナノ細孔に入ったタグに由来するものとなり、このことは、所与の時刻にどの塩基であると宣言すべきかを知ることを難しくする。

【0109】

[0128]ある種の実施形態によれば、エレクトロポレーションを使用して２分子層にナノ細孔を挿入することができる。エレクトロポレーションは、２分子層を横切って方形波を印加して２分子層に応力を加える。電圧が高すぎると脂質層は破裂するであろう。しかしながら、適当な電圧は、ナノ細孔をより容易に挿入しうる裂け目を提供することができる。

【0110】

[0129]上で述べたとおり、それぞれのセルが正確に１つのナノ細孔を有することは有益である。これを達成するため、ある種の実施形態によれば、エレクトロポレーション信号が印加される前、印加されている間および印加された後に、それぞれのセルに対して診断的測定を実施することができる。例えば、図６Ａ〜７を参照して上で説明した開チャネル測定と同種の電圧値を測定することができる。次いで、測定された値を分析して、測定された値が、１つのナノ細孔だけ有するセルに対して予想される値に一致するかどうかを判定することができる。単一のナノ細孔は、エレクトロポレーションプロセスの間、電圧変化を追跡することによって検出することができ、電圧がかなり変化した場合に、割り振りがうまく完了したと仮定する。いくつかの実施形態では、エレクトロポレーションプロセス中に、サイクルの暗期の２つの点間の差（すなわちダークディケイデルタ（ＤＤＤ））および／またはＬＰＤを使用して検査を実行する。

【0111】

[0130]セルにナノ細孔が追加されたことが観察されたら、そのウェルに対するエレクトロポレーションプロセスを停止することができる。このプロセスは、それぞれのウェルに対して独立して実行することができる。配列決定チップの全てのセルの開チャネル電圧の電圧ヒストグラム／分布を使用して、単一ナノ細孔セルを示す開チャネル電圧または開チャネル電圧範囲を識別する診断的技法と組み合わせて、上記のプロセスを使用することができる。最初のエレクトロポレーションステップ後に細孔を持たないセルに対しては、エレクトロポレーションを繰り返すことができる。

【0112】

Ｄ．開チャネル較正
[0131]エレクトロポレーションの後、タグがその場にないセルの出力電圧を測定して、そのセルの初期電圧を決定することができる。図６Ａ〜７を参照して上で説明したとおり、この測定ＡＤＣ値は開チャネル電圧と呼ばれる。後に説明するように、この開チャネル電圧の値は正規化の際に使用することができる。加えて、次のセクションで説明するように、開チャネルの値を使用して、単一のナノ細孔を有するセルを識別することもできる。

【0113】

[0132]ある種の実施形態によれば、開チャネル較正プロセスの一部として、図６Ａ〜７を参照して上で説明したサイクル減衰形状も決定することができる。例えば、対電極に提供される交番信号（Ｖ_ＬＩＱ）に応答して、ＡＤＣは、積分コンデンサ、例えば図６Ｂの積分コンデンサＣ_ｉｎｔ６０８上の出力電圧を測定することができる。図７に示されているように、ＡＤＣによって測定される電圧は、方形波駆動信号を正確にはたどらず、むしろ、Ｃ_ｄｂｌ上での電荷の蓄積の結果として、駆動信号Ｖ_ＬＩＱのそれぞれのサイクル内の明期または暗期にわたる減衰を示しうる。ある種の実施形態によれば、１つのＡＣサイクル内のそれぞれの期間の結果として生じる減衰形状を、開チャネル較正プロセスの一部として測定することができる。開チャネルの初期値は、異なる分子（例えば４つの異なる塩基）に対応するチャネルに対して予想される値を決定するのに役立ちうる。

【0114】

[0133]いくつかの実施形態では、ポレーションプロセスが完了した直後に、配列決定チップのそれぞれのセルに対して開チャネル較正を実行することができる。開チャネル較正プロセスはさらに、配列決定操作中の開チャネルデータの存在に影響を及ぼすことができ、したがって、開チャネル較正プロセスは、前処理ステップの一部として、後に詳細に説明するデータ正規化プロセス中に実行することができる。

【0115】

[0134]正確さをより高めるため、配列決定中に測定されたＡＤＣ値を正規化することができる。いくつかの実施形態では、ＡＣ駆動電圧の明期中に取得された電圧レベルデータ（本明細書では「明モード電圧」あるいは「明期電圧」と呼ぶ）が正規化される。例えば、測定されたそれぞれの明モードデータ点を、本明細書では「開チャネル電圧」または「明モード開チャネル電圧」と呼ぶ、ナノ細孔が非挿通状態にあるときのそのセルの明モード電圧で割ることによって、明モード電圧を正規化することができる。明モード電圧レベルデータを正規化することによって、未処理のＡＤＣ測定値のダイナミックレンジが、正規化された範囲に再スケーリングされる。この正規化された範囲は一般に、０から１までの間の範囲を提供するが、明モード開チャネル電圧に対して使用される具体的な値によっては１よりも大きな値も可能である。

【0116】

[0135]正規化は、システムに対する変化、例えば配列決定セルの電気的特性の変化を補償することを可能にする。例えば、回路６００の静電容量は、時間の経過に伴って変化することがある。例えば、２分子層の面積の物理的変化または例えばウェルの縁における２分子層の厚さの物理的変化によるコンデンサＣ_{ｂｉｌａｙｅｒ}６２６の静電容量。このような変化はゲインドリフトと呼ばれる。別の例として、明期と暗期の間の電荷移動の差の結果として、セル内に電荷が蓄積することがあり、ベースラインシフト（時に高速（ｆａｓｔ）ベースラインシフト）と呼ばれる。測定回路の可変性および２分子膜の電気的特性の変化による低速（ｓｌｏｗ）ベースラインシフトが生じることもある。これらの例については後により詳細に説明する。

【0117】

[0136]このような変化は、全く同じ状態に対する測定値に影響を及ぼすことがあり、それによって不安定性な状態が生じることがある。しかしながら、正規化は、このような変化を補償して、経時的に安定な正規化された値（例えば電圧または電流）を提供し、それによって核酸の配列を決定する際の正確さを高めることを可能にする。

【0118】

Ｅ．単一のナノ細孔を有するウェルの識別
[0137]上で述べたとおり、配列決定チップのそれぞれのセルが１つのナノ細孔だけを有することが望ましい。ある種の実施形態によれば、開チャネル電圧（例えば明モードまたは暗モード中に、ナノ細孔の中にタグが存在しない状態で測定されたＡＤＣ値）の大きさの統計的分析によって、１つのナノ細孔を有するセルを識別することができる。測定された電圧をビン（ｂｉｎ）に区分けし、特定の電圧ビンに含まれる電圧を有するセルの数を数えることによって、測定電圧のヒストグラム（または分布）を計算することができる。このヒストグラムを分析して、最大振幅ピークを決定することができる。すなわち、チップのセルの中で最も一般的な電圧を決定することができる。ある予想される範囲内に入るようにこの最大振幅ピークを拘束することができ、これは、指定された値よりも高い全ての測定電圧を含むヒストグラムの最後のビンを排除することによって実行することができる。

【0119】

[0138]ある種の実施形態によれば、最も一般的な電圧は単一のナノ細孔セルに対応しているはずであり、エレクトロポレーションプロセスが監視されており、フィードバック機構の制御下にあったときには特にそうである。一般に、ポレーションプロセスのパラメータを事前に調整して、大部分のセルが単一の細孔だけを形成し、２つ以上の細孔を形成したりまたは細孔を全く形成しなかったりする集団が比較的に小さくなるようにすることができる。別の実施形態では、２番目に大きな振幅ピークを、ナノ細孔を１つだけ有するセルに対応するピークとして使用することができ、一方、最大振幅ピークは、無装備の（ｂａｒｅ）２分子層を有するセル、すなわちナノ細孔を持たないセルに対応する。

【0120】

[0139]図１０は、ある種の実施形態に基づく、配列決定チップのセル内のナノ細孔の数を評価する例示的な方法１０００を示す流れ図である。方法１０００は、細孔挿入プロセスの後に（または少なくとも細孔挿入の初期ステージの後に）実行することができる。方法１０００は、例えばディジタル処理装置６３０、後に図１３および図１９で説明する処理ユニットもしくは処理装置、および／または配列決定セルの回路に結合された任意の制御論理によって実行することができる。この制御論理は、（例えばさらなるポレーションステップを制御するための）制御信号をこの制御論理が提供するための順方向接続を含む。

【0121】

[0140]ステップ１０１０で、配列決定チップ内のセルの開チャネル電圧を取得する。例えば、この開チャネル電圧は、図７を参照して上で説明し、なおかつ本開示の別の場所で説明した電圧と同様の手法で取得することができる。この開チャネル電圧の取得は、配列決定チップからの電圧を、論理システム、例えばＦＰＧＡ、ＡＳＩＣまたはプログラム可能な処理装置において受け取ることによって達成することができる。

【0122】

[0141]図１１Ａ〜１１Ｃは、セルの異なる状態に対する見本の開チャネル電圧データを示す。図１１Ａは、単一ナノ細孔セルと呼ばれる、単一のナノ細孔を有するセルに対する（明期と暗期の両方の）開チャネル電圧データ１１１０を示す。図１１Ｂは、ゼロセル２分子層と呼ばれる、ナノ細孔を持たないセルに対する（明期と暗期の両方の）開チャネル電圧データ１１２０を示す。図１１Ｃは、短絡セルと呼ばれる、短絡を有するセルに対する（明期と暗期の両方の）開チャネル電圧データ１１３０を示す。

【0123】

[0142]ある種の実施形態によれば、ステップ１０１０で取得された開チャネル電圧は、単一点測定値または多点測定値でありうる。例えば、（例えば図１１Ｂに示された）単一の明チャネルデータ点をセルごとに測定し、それを使用して、セルの特性、すなわちそのセルが単一ナノ細孔セルなのか、ゼロナノ細孔セルなのか、短絡セルなのかなどを評価することができる。所与のセルに対するデータ点からＶｍｚｅｒｏの値を減じることができる。多点測定値に関しては、明モード電圧の集合を平均し、平均算出の前または後にＶｍｚｅｒｏを減じることができる。多点法は、差データ、例えば１つのサイクルの明期と暗期の間の点間の差、またはＡＣサイクルの期間内の点間の差（例えば明期または暗期内の最初の点と最後の点との差）を計算することを含むことができる。

【0124】

[0143]図１１Ａ〜１１Ｃは、「ラストポイントデルタ」（「ＬＰＤ」）法を示し、ＬＰＤ法は、明期の最後の点を暗期の対応する最後の点から減じること、またはその逆を含む。図１１Ａでは、ＬＰＤ１１１５が、約８０ＡＤＣ最下位ビット（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ：ＬＳＢ）であり、単一ナノ細孔セルのＬＰＤを表す。図１１Ｂでは、ＬＰＤ１１２５が、ほぼ０ＡＤＣ ＬＳＢであり、ゼロナノ細孔セル（すなわち無装備の２分子層を有するセル）のＬＰＤを表す。図１１Ｃでは、ＬＰＤ１１３５が、約１９０ＡＤＣ ＬＳＢであり、短絡セルのＬＰＤを表す。短絡セルは、膜を持たないセルまたは多数の細孔を有するセルに対応することがある。後にさらに詳細に説明するように、それぞれの２分子層状態に対するＡＤＣ ＬＳＢの正確な値はセルごとに異なることがあるが、図１１Ａ〜１１Ｃは、原理上、ＬＰＤを使用して、セルの２分子層上の異なるナノ細孔構成を区別することができることを示している。したがって、ある種の実施形態によれば、ステップ１０１０の一部として、それぞれのセルのＬＰＤが測定される。他の例として、ファーストポイントデルタまたはアベレージポイントデルタ（ａｖｅｒａｇｅ ｐｏｉｎｔ ｄｅｌｔａ）（明期および暗期の平均値間の差）を使用することもできる。他の例では、このデルタ測定が同じ期間内の点を使用して実施され、その場合、その測定値は「ディケイデルタ」と呼ばれる。これは、このデルタが、サイクル期間内の電圧減衰の量を測定するからであり、例えば、暗期中に測定された５番目の点および１０番目の点を減ずることによって、ダークディケイデルタを計算することができる。他の例では、このデルタが、通常の明期または暗期の外側で測定された平均値に対して測定され、例えば「ゼロデルタ（ｚｅｒｏ ｄｅｌｔａ）」が使用される。ゼロデルタは、明期値とセルを横切ってゼロボルトが印加されたときに測定されたオフセット値、例えば平均オフセットとの間で測定される。

【0125】

[0144]ステップ１０２０で、ステップ１０１０で取得した電圧値を使用してヒストグラム（本明細書では電圧分布とも呼ぶ）を計算する。このヒストグラムは、単一点測定値および／または多点測定値の両方を含む、任意のタイプの測定電圧を入力としてとることができる。上で説明したＬＰＤの例に関しては、ヒストグラムを計算するために、測定されたＬＰＤ値の完全な範囲を複数のビンに分割することができる。例えば、測定されたＡＤＣ ＬＳＢが０から２５５の範囲にある場合には、それらのデータを、１つのビンが１ＡＤＣ ＬＳＢの幅を有する複数ビンに区分けし、それによって２５６個のビンを有するヒストグラムを有することができる。本開示の範囲から逸脱することなく、他のビン幅（例えば２、３など）も可能である。ビン幅を選択した後、その特定のＡＤＣ値を有するセルの数を数え、ヒストグラムに追加する。

【0126】

[0145]図１２は、ある種の実施形態に基づく、見本のヒストグラムデータを示す。このデータには、比較的に大きな単一ナノ細孔のピーク１２１０が見られる。このヒストグラムの左端の部分には、ゼロナノ細孔（低電圧）を有するセル、および擬似細孔（ｐｓｅｕｄｏ−ｐｏｒｅ）を有するセル、例えば細孔と同様の挙動を有するセルのカウント数が示されている。ヒストグラムの右端の部分には、２つ以上の細孔を有するセルおよび短絡を有するセル（例えば膜のないセル）のカウント数が示されている。

【0127】

[0146]再び図１０を参照する。ステップ１０３０で、単一のナノ細孔を有するセル（本明細書では単一細孔セルとも呼ぶ）に対応するヒストグラムピークを識別する。ある種の実施形態によれば、ステップ１０１０で測定電圧データを取得するよりも前に、このピーク値もまたはピーク幅も分かっている必要はない。例えば、ピーク検出ルーチンが、ピークの境界および特性を検出して、例えば単一ナノ細孔ピークを識別することができる。例えば、所定の電圧値範囲内の最大振幅ピークの中心を、単一ナノ細孔ピークとして識別することができる。いくつかの実施形態では、この初期ピーク検出ルーチンの間、電圧範囲の端のビンまたは端付近のビンを無視することができる。例えば、図１２では、ピーク１２１０が、ビン２からビン２５０の間の最大振幅ピークである。ピークを識別するための電圧範囲は、他の配列決定チップからの経験的データによって確立することができる。

【0128】

[0147]ステップ１０４０で、単一ナノ細孔ピーク内に位置するセルの第１のセットを決定する。ある種の実施形態によれば、ステップ１０４０は、最大振幅ピークの識別された幅の内側の電圧を有する全てのセルを、この単一ナノ細孔セルのセットとして識別することができる。この幅パラメータは例えば、標準偏差の代用値として使用することができる半値幅（ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）とすることができる。いくつかの実施形態では、この幅を、標準偏差の指定された数値、例えば２、３、４などとしてとることができる。ヒストグラム内の極小の測定値を使用することもできる。例えば、ゼロピークと単一ナノ細孔ピークとの間の極小値を使用して、単一ナノ細孔ピークの幅を識別するためのベースラインを決定することができる。したがって、実施形態は、ヒストグラムデータ内には極大および極小が存在すると判定することができる。さまざまな極小間のヒストグラムの積分面積、すなわち積分された面積を使用して、最大の面積を有するピークを識別することができ、全体として単一ナノ細孔セルがそのチップの最大集団であるとの仮定によれば、そのピークは、単一ナノ細孔ピークに対応するであろう。

【0129】

[0148]単一のナノ細孔を有するセルに対応するヒストグラムピークは、他のタイプのセルを除外して単一ナノ細孔セルだけからなるとは限らないことを理解すべきである。図１２に示されているように、このピークは幅が非常に狭いというわけではなく、そのため、このピーク内のセルの集団は単一ナノ細孔セルが支配的ではあるが、ピークの幅をどのように規定するかによっては、一部の非単一ナノ細孔セルがこのピークの範囲内の電圧を有することがあることが理解される。ある種の実施形態によれば、ピーク値に対してピークの幅を規定することができ、例えば、ヒストグラムの１つのレベルが、ヒストグラムピークの最大値のある指定された分数（例えば半値幅、１／ｅ^２、１１９．９％レベルなど）である電圧カットオフを選択することができる。電圧カットオフは、上述の極小および極大の検出に基づいて決定することができる。カットオフの内側の電圧値は、単一ナノ細孔セルとみなされるセルのセットを規定し、非単一ナノ細孔セルの数は幅の低減とともに減少する。このカットオフの配置は、使用可能な単一ナノ細孔セルの大きな割合を捕捉することと、その一方で、単一のナノ細孔以外のものを含むセル（例えばゼロナノ細孔セル、短絡セル、２つ以上のナノ細孔を有するセル、擬似細孔セルなど）の大部分を排除することとの間のトレードオフを含む。

【0130】

[0149]図１２に示された例では、カットオフ１２２０が２９ＡＤＣ ＬＳＢのところに置かれており、カットオフ１２３０が１１５ＡＤＣ ＬＳＢのところに置かれている。この例では、カットオフ１２２０が、（２９ＡＤＣ ＬＳＢ未満の開チャネル電圧を有する）大部分の擬似細孔およびゼロ細孔セルを排除し、同様に、カットオフ１２３０が、（１１５ＡＤＣ ＬＳＢよりも大きな開チャネル電圧を有する）大部分の多細孔および短絡セルを排除する。ある種の実施形態によれば、チップの正確さを向上させるために、これらのカットオフの外側の電圧を有するセルが非活性化され、またはそれらのセルの出力が選択的に除去または無視される。例えば、特性評価の後に、単一のナノ細孔を有するそれぞれのセルの固有の識別子をメモリに記憶することによって、それらのセルを効果的に標識することができる。次いで、配列決定操作中に、処理装置が、記憶された識別子に関連づけられた細孔だけを活性化することができる。非活性化されるセルが、メモリに記憶された固有の識別子によって標識された、これとは逆のケースも可能である。

【0131】

[0150]ステップ１０５０で、識別された単一ナノ細孔セルだけを使用して配列決定操作を実行することができる。配列決定操作は、図３、５および７を参照して上で説明したとおりに進行することができる。

【0132】

[0151]測定された開チャネル電圧データのヒストグラム（または分布）から単一ナノ細孔セルのセットを決定することは、固定されたカットオフ値を使用するプロセスとは対照的に仮定を最小限にすることができるため、単一のナノ細孔を有するセルを識別するロバストなプロセスとなりうる。セルはチップによって異なることがあり、異なる生化学物質が関与することがあるため、このようなロバストなプロセスは望ましい。例えば、単一ナノ細孔ピークの電圧の正確な値が分からないことがあり、異なるチップに対してさまざまなナノ細孔が使用されることがある。さらに、脂質２分子層は時間の経過とともに変化しうる。セルのゲインは、Ｒ_ｐｏｒｅとＣ_{ｂｉｌａｙｅｒ}の両方に依存するため、より大きなウェルまたは異なる溶媒（または異なる環）は、ゲイン、したがって開チャネル電圧および挿通電圧を変化させうる。

【0133】

ＩＶ．配列決定操作
[0152]チップの使用可能なセルを識別した後、生成モード（ｐｒｏｄｕｃｔｉｏｎ ｍｏｄｅ）を実行して、使用可能なセルごとに１つの核酸の配列を決定することができる。配列決定を実行するために、タグ付きヌクレオチドが核酸に付加されている間の積分コンデンサ（例えば積分コンデンサＣ_ｉｎｔ６０８（ｎ_ｃａｐ）またはコンデンサＣ_{ｂｉｌａｙｅｒ}６２６）の電圧レベルを、ＡＤＣ（例えばＡＤＣ６１０）によってサンプリングおよび変換することができる。例えば対電極および作用電極を通して加えられたナノ細孔を横切る電場が、Ｖ_ｌｉｑの方がＶ_ｐｒｅよりも高いような電場であるときには、加えられたその電場によって、ヌクレオチドのタグをナノ細孔の筒の中に押し込むことができる。

【0134】

Ａ．挿通
[0153]挿通事象は、タグ付きヌクレオチドが鋳型（例えば核酸断片）に取り付けられているときの事象であり、タグは、ナノ細孔の筒に出入りする。この筒への出入りは、挿通事象中に多数回、起こりうる。タグがナノ細孔の筒の中にあるときには、ナノ細孔の抵抗がより高くなることがあり、ナノ細孔を流れる電流がより小さくなることがある。

【0135】

[0154]配列決定中、一部のＡＣサイクルにおいてタグがナノ細孔の中にないことがあり（開チャネル状態と呼ばれる）、その場合、ナノ細孔の抵抗がより低いため電流は最も大きい。タグがナノ細孔の筒の中に引き寄せられたとき、そのナノ細孔は明モード（または明期）にある。タグがナノ細孔の筒から押し出されたとき、そのナノ細孔は暗モード（暗期）にある。

【0136】

Ｂ．明期および暗期
[0155]ＡＣサイクル中に、積分コンデンサ上の電圧をＡＤＣによって多数回、サンプリングすることができる。例えば、一実施形態では、システムを横切って例えば約１００ＨｚのＡＣ電圧信号が印加され、ＡＤＣの取得率をセルあたり約２０００Ｈｚとすることができる。したがって、１ＡＣサイクル（ＡＣ波形のサイクル）あたり約２０個のデータ点（電圧測定値）が捕捉されうる。ＡＣ波形の１つのサイクルに対応するデータ点は、セットと呼ばれることがある。ＡＣサイクルに対するデータ点のセットには、例えばＶ_ｌｉｑの方がＶ_ｐｒｅよりも低いときに捕捉されたサブセットが存在することがあり、このサブセットは、タグがナノ細孔の筒の中に押し込まれる明モード（明期）に対応することがある。別のサブセットは、例えばＶ_ｌｉｑの方がＶ_ｐｒｅよりも高いときに、加えられた電場によってタグがナノ細孔の筒から押し出される暗モード（暗期）に対応することがある。

【0137】

Ｃ．測定電圧
[0156]それぞれのデータ点に関して、スイッチ６０１が開いているとき、積分コンデンサ（例えば積分コンデンサＣ_ｉｎｔ６０８（ｎ_ｃａｐ）またはコンデンサＣ_{ｂｉｌａｙｅｒ}６２６）における電圧は、Ｖ_ｌｉｑによる充電／放電の結果として、例えば、Ｖ_ｌｉｑの方がＶｐｒｅよりも高いときにはＶ_ｐｒｅからＶ_ｌｉｑへの増大として、またはＶ_ｌｉｑの方がＶ_ｐｒｅよりも低いときにはＶ_ｐｒｅからＶ_ｌｉｑへの低下として、減衰的に変化する。最終的な電圧値は、作用電極が充電するためＶ_ｌｉｑから外れることがある。積分コンデンサ上の電圧レベルの変化率は、ナノ細孔を含むことがある２分子層の抵抗の値によって支配されることがあり、ナノ細孔は、ナノ細孔の中に分子（例えばタグ付きヌクレオチドのタグ）を含むことがある。この電圧レベルは、スイッチ６０１が開いた後の所定の時刻に測定することができる。

【0138】

[0157]スイッチ６０１は、このデータ取得率で動作することができる。２回のデータ取得間の比較的に短い期間の間に、通常はＡＤＣによる測定の直後に、スイッチ６０１を閉じることができる。このスイッチは、それぞれのサイクルで多数のデータ点が集められることを可能にする。スイッチ６０１が開いたままの場合、積分コンデンサ上の電圧レベル、したがってＡＤＣの出力値は完全に減衰し、そこに留まるであろう。このような多数の測定は、固定されたＡＤＣによるより高い分解能を可能にしうる（例えば８ビットから、測定数がより多いことにより１４ビット。これは平均されることがある）。この多数の測定はさらに、ナノ細孔の中に挿通された分子に関する速度論的情報（ｋｉｎｅｔｉｃ ｉｎｆｏｒｍａｔｉｏｎ）を提供することができる。このタイミング情報は、挿通がどれくらい長く続いているのかを決定することを可能にすることがある。このタイミング情報を、核酸鎖に付加された多数のヌクレオチドの配列が決定されているかどうかを判定するのに役立てる際に使用することもできる。

【0139】

[0158]ナノ細孔セルの状態を判定する目的に使用することができるｎｃａｐにおける電圧を意味するための測定回路および測定回路の動作のさらなる詳細は、セクションＩＩに出ている。

【0140】

Ｄ．正規化
[0159]正確さをより高めるために、配列決定中に捕捉されたＡＤＣ出力データを正規化することができる。正規化は、サイクル内減衰サイクル形状（ｉｎｔｒａｃｙｃｌｅ ｄｅｃａｙ ｃｙｃｌｅ ｓｈａｐｅ）、ゲインドリフトおよびベースラインシフトなどのオフセットの影響を考慮することができる。上述のとおり、正規化は、測定された開チャネル電圧を使用して実行することができる。例えば、いくつかの状況では、明モード開チャネル電圧が一定であり、したがって、全ての明モードデータを同じ正規化係数で割って、正規化を実行することができる。

【0141】

[0160]それぞれの配列決定セルは一般に、脂質２分子層静電容量に依存する電圧利得を有する。電圧利得は、電極対（例えば対電極２１０と作用電極２０２との）間で達成される電圧差に対応する。例えば、１つのコンデンサについて式Ｃ＝ｑ／Ｖが与えられた場合、同じ量の電荷が存在するときには、静電容量が増大すると電圧は低下することになる。したがって、脂質２分子層静電容量が時間とともに変化する場合には、電圧利得も時間とともに変化する。電圧利得が時間とともに変化する場合には、明モードおよび暗モード（開チャネルと挿通の両方）も時間とともに変化しうる。実際のシステムでは、時間とともに、例えば２分子層が変形するにつれて、２分子層静電容量が変化することがある。このような変化は通常、数百秒または数千秒の時間尺度で起こり、典型的な挿通事象よりもゆっくりではあるが、それでも、高い正確さでの測定が所望の場合には考慮されるべきである。

【0142】

[0161]電圧利得は時間とともに変化しうるため、明モードにおける開チャネル電圧が経時的に一定でないことがあり、したがって、上述の単一値正規化（すなわち全てを同じ正規化係数で割る）は、信号全体を経時的に正規化することができないことがある。この一定値の正規化の代わりに、より複雑な可変正規化を適用することもできる。例えば、それぞれの未処理明モード測定ＡＤＣ値をその点の開チャネル値の推定値で割ることによって、正規化を達成することができる。それぞれの非挿通領域に関して、開チャネル電圧の推定は、いくつかの手法によって、例えば局所平均値をとることによって、または後により詳細に説明するようにカルマン（Ｋａｌｌｍａｎ）フィルタなどのより洗練された信号処理技法を使用することによって、実施することができる。このようにして、明モードの開チャネル値の局所推定値を取得して、データ点を、そのデータ点に対して局所的な推定された電圧を使用して正規化するようにすることができる。

【0143】

[0162]他方、信号の挿通領域は難題を提供しうる。いくつかの挿通事象について、挿通速度が十分に低速である場合に使用可能な開チャネルデータが存在することがある。挿通速度が比較的に低速であるときには、タグが挿通される前に開チャネル値を測定することができる。このような開チャネル値はサイクルごとに測定することができる。これらのケースでは、限定された開チャネルデータを使用して、挿通事象中に真の開チャネル値を推定することができる。この限定された（すなわち挿通が起こっていないときに限定された）開チャネルデータを使用して、開チャネル値の局所推定値（例えばゲインドリフトを考慮するために時間内で局所的な推定値）を取得することができる。

【0144】

[0163]しかしながら、明モードで開チャネルデータが捕捉されないほどに挿通が十分に高速であることもある。挿通速度が十分に高速であるときにはタグがすぐに挿通され、開チャネル値は測定されない。開チャネル電圧のこの欠如は、開チャネルの局所推定値を決定しようとするときに問題となりうる。所与の時間間隔の開チャネル値が存在しない場合には、その時間間隔の局所推定値を決定することができない。これらのケースでは、後にさらに説明するように、暗モードデータを使用して、明モードの開チャネルデータの局所推定値を決定することが可能である。

【0145】

[0164]ベースラインシフトは、測定プロセス中に起こる充電および放電サイクル中にセル内のある種の要素（例えばＣ_ｄｂｌ６２４）上に蓄積する電荷の不均衡に関係する現象である。例えば、測定プロセス中には、図６ＢのＣ_ｄｂｌ６２４によって表されたセルの作用電極上に過剰の電荷が蓄積しうる。一例では、電荷不均衡が、ナノ細孔とタグの両方が非線形Ｉ−Ｖ特性を有することによって引き起こされる。この非線形性の結果として、充電および放電サイクルが、同じ量の電荷を容量要素に追加せず、または同じ量の電荷を除去しないことがある。例えば、負イオンおよび正イオンが、経時的に同じ速度で、一方の電極からもう一方の電極へ細孔を介して移動しないことがあり、それによって例えばウェル内に正電荷が蓄積することがある。正イオンと負イオンの透過速度の典型的な差に対処するために、デューティサイクルを暗モード６０％、明モード４０％とすることができるが、速度が変化したときには、デューティサイクルを変更しなければないであろう。このデューティサイクルを変更は、実行が困難であることがある。

【0146】

[0165]この蓄積電荷不均衡の結果、セル内の電圧測定値は増大するであろう（例えばウェル内に正電荷が蓄積したとき）。このベースライン電圧のシフトは、電荷不均衡の結果として元来設定された反対極性の電圧と均衡を保つのに十分な大きさの電圧をそれが生成するまで増大しうる。この時点で、電荷は再び均衡を保つことができる。ベースラインシフトは、暗モード開チャネル状態と明モード開チャネル状態の両方および４つ挿通状態のそれぞれで起こりうる。このシフトの大きさおよび時定数は潜在的に、開チャネル状態および４つの挿通状態のそれぞれで異なる。その結果として、ベースラインシフトは、細孔におけるタグの確率的結合事象を反映する概ねランダムなやり方で変化しうる。

【0147】

[0166]ゲインシフト現象と同様に、ベースラインシフトを補償するために、ポイントごとの可変正規化を適用することができる。例えば、この正規化は、後にさらに詳細に説明するように、それぞれの未処理の明モード測定ＡＤＣ値を、その点の開チャネル値の推定値で割ることによって達成することができる。このような推定値は、局所推定値とみなすことができる。これは、この推定値が、１つの時間間隔内の単一の点または点のあるセットに対して有効であるためである。

【0148】

[0167]サイクル内減衰は、１つのサイクル中に図６ＢのコンデンサＣ_ｄｂｌ６２４が１つの測定値から別の測定値に変化する結果である。Ｃ_ｄｂｌ６２４のこの変化は、連続する測定に対して減衰がよりゆっくりとなり、それによって測定ＡＤＣ値がわずかに変化するような影響を、積分コンデンサにおける電圧の減衰率に及ぼす。

【0149】

[0168]このような変化を補償するためには、電圧の単一の読みだけをとればよいが、それは、多数の測定値ほどには正確でない可能性がある。いくつかの実施態様は、所与のサイクルにわたって電圧の平均値をとることによって単一の測定値を効果的に得ることができる。サイクル内減衰率の計算値または予想値に基づいて、このような平均に重みを付けることができる。このような平均値を、測定ＡＤＣ値として使用することができ、潜在的に、１つのサイクル内の挿通電圧にこの平均値を与えることができる。

【0150】

[0169]いくつかの状況では、開チャネル明電圧が常に使用可能であるとは限らない。このような状況では、開チャネル暗電圧が使用される。正規化に関するさらなる詳細は、米国特許出願第１５／６３２，１９０号および第１５／６２８，３５３号に出ている。これらの文献は、それらの全体が参照によって組み込まれている。

【0151】

Ｅ．塩基の決定
[0170]正規化後、実施形態は、挿通チャネルの電圧のクラスタを決定することができる。それぞれのクラスタは、異なるタグ種、したがって異なるヌクレオチド（または塩基）に対応する。それらのクラスタを使用して、所与のヌクレオチドに対応する所与の電圧の確率を決定することができる。別の例として、それらのクラスタを使用して、異なるヌクレオチド（塩基）を区別するためのカットオフ電圧を決定することもできる。いくつかの実施形態では、正規化されたデータから、または配列決定セルの動作が経時的に十分に安定している場合には未処理のデータから、ヒストグラムが作成される。次いで、このヒストグラムに基づき、ラプラシアン混合モデル（Ｌａｐｌａｃｉａｎ ｍｉｘｔｕｒｅ ｍｏｄｅｌ：ＬＭＭ）を使用して、異なるヌクレオチド（塩基）を区別するためのカットオフ電圧を決定することができる。このラプラシアンの幅は、フィッティング（ｆｉｔｔｉｎｇ）手順の一部として決定することができる。正の開チャネルに対する１つのラプラシアン関数と、４つのそれぞれのヌクレオチドに対する１つのラプラシアン関数の、合わせて５つのラプラシアン関数が存在しうる。クラスタはセルごとに決定することができる。

【0152】

[0171]いくつかの実施形態では、例えば確率関数および正規化された信号値に基づく隠れマルコフモデル（ｈｉｄｄｅｎ Ｍａｒｋｏｖ ｍｏｄｅｌ：ＨＭＭ）復号器を使用して、ヌクレオチド結合状態および対応する塩基の配列が決定される。ＨＭＭ復号器では、このヒストグラムおよび／または混合モデルに基づいて、特定の塩基に対応する放出確率（ｅｍｉｓｓｉｏｎ ｐｒｏｂａｂｉｌｉｔｙ）を、正規化された（または正規化されていない）信号値に割り当てることができる。４つのセル状態（Ａ、Ｔ、ＣおよびＧ）のうちのそれぞれのセル状態について、確率関数（または混合状態）は、そのセル状態にある確率を、異なる数値に割り当てることができる。

【0153】

[0172]いくつかの実施形態では、ヒストグラムのビンの複数のカウント数を使用して、この確率関数を決定することができる。例えばカットオフ値、ヒストグラムのピークに対応する信号値、または混合モデルに基づく、さまざまなタイプの確率関数を決定することができる。確率関数が決定された後、（例えばＣに対応する）特定の挿通事象またはセル状態に対応する、所与の時刻に測定された特定の信号値の確率を、そのセル状態に対応する確率関数を使用して決定することができる。信号値ごとに４つの確率を決定することができ、それぞれの確率関数は１つの確率を提供する。最も高い確率に対応するセル状態を、信号値に関連づけられたセル状態であると判定することができる。

【0154】

[0173]配列決定操作に関するさらなる詳細は例えば、「Ｎａｎｏｐｏｒｅ−Ｂａｓｅｄ Ｓｅｑｕｅｎｃｉｎｇ Ｗｉｔｈ Ｖａｒｙｉｎｇ Ｖｏｌｔａｇｅ Ｓｔｉｍｕｌｕｓ（変動する電圧刺激を用いたナノ細孔ベースの配列決定）」という名称の米国特許出願第１４／５７７，５１１号、「Ｎａｎｏｐｏｒｅ−Ｂａｓｅｄ Ｓｅｑｕｅｎｃｉｎｇ Ｗｉｔｈ Ｖａｒｙｉｎｇ Ｖｏｌｔａｇｅ Ｓｔｉｍｕｌｕｓ（変動する電圧刺激を用いたナノ細孔ベースの配列決定）」という名称の米国特許出願第１４／９７１，６６７号、「Ｎｏｎ−Ｄｅｓｔｒｕｃｔｉｖｅ Ｂｉｌａｙｅｒ Ｍｏｎｉｔｏｒｉｎｇ Ｕｓｉｎｇ Ｍｅａｓｕｒｅｍｅｎｔ Ｏｆ Ｂｉｌａｙｅｒ Ｒｅｓｐｏｎｓｅ Ｔｏ Ｅｌｅｃｔｒｉｃａｌ Ｓｔｉｍｕｌｕｓ（電気的刺激に対する２分子層応答の測定を使用した非破壊２分子層監視）」という名称の米国特許出願第１５／０８５，７００号、および「Ｅｌｅｃｔｒｉｃａｌ Ｅｎｈａｎｃｅｍｅｎｔ Ｏｆ Ｂｉｌａｙｅｒ Ｆｏｒｍａｔｉｏｎ（２分子層形成の電気的強化）」という名称の米国特許出願第１５／０８５，７１３号に出ている。

【0155】

Ｖ．データ処理システム
[0174]図１３は、本発明の実施形態に基づく、ナノ細孔ベースの配列決定センサチップ１３１０によって捕捉されたデータを処理するための例示的なシステムのブロック図を示す。センサチップ１３１０は、数千個もしくは数百万個またはそれよりも多くのセルを含むことができる。上述のとおり、このデータは、センサチップ１３１０のセルによって、セル形成および配列決定のさまざまな段階中に捕捉されたものとすることができ、このデータは、例えば、（例えば電気回路の開路／短絡を検査するために）脂質層の形成前に、厚い脂質層の形成後に、脂質層の薄化中に、２分子層の形成後に、（例えばそれぞれのセルのナノ細孔の数を決定するため、または正規化のための開チャネルデータを測定するために）ナノ細孔の形成後に、および（例えば正規化のために）試料の配列決定中に捕捉されたものを含む。

【0156】

[0175]センサチップは、１００，０００個以上のセル、百万個以上のセル、２百万個以上のセル、４百万個以上のセルまたは８百万個以上のセルなど、数千個または数百万個のセルを含むことができる。例示的なシステムでは、センサチップ１３１０が百万個のセルを含み、百万個のそれぞれのセルが、図１〜４および６に関して上で説明したナノ細孔ベースのセンサセルであり、１００ＨｚのＡＣ信号の１回のサイクルで例えば１０個のデータサンプル点を捕捉する。したがって、所与の時刻に、百万個のそれぞれのセルは、１バイト（例えば８ビット）で表された１つのデータ点を捕捉することができ、百万個のセルからの百万バイト（ＭＢ）のデータを含む１つの未処理データフレームを生成することができる。いくつかの実施態様では、データ点が、ＡＤＣ出力（ＡＤＣ値）からの未処理のデータ点である。いくつかの実施態様では、実際のＡＤＣ値を出力するのではなく、データ点が、ＡＤＣ出力からの連続した２つの未処理のデータ点間の差である。いくつかの実施態様では、セルで事象が発生したかどうかを判定するために局所事象検出器が使用され、出力データ点が、セル上で事象が発生したかどうか示す。局所事象検出器は例えば、新たなＡＤＣ値と以前のＡＤＣ値（または他の基準値）との差がしきい値ホールドよりも大きい場合に事象を検出する。データフレームは、いくつかのセル上に事象または状態変化がないこと、および他のいくつかのセル上に事象または状態変化があることを示すことができる。したがって、データフレームは、所与の時刻における全てのセルの全てのデータ点を含む。データ点に関するさらなる詳細は例えば、「Ｅｎｃｏｄｉｎｇ Ｓｔａｔｅ Ｃｈａｎｇｅ ｏｆ Ｎａｎｏｐｏｒｅ ｔｏ Ｒｅｄｕｃｅ Ｄａｔａ Ｓｉｚｅ（データサイズを低減させるためのナノ細孔の状態変化のコード化）」という名称の米国特許出願第１４／８６４，４００号に出ている。

【0157】

[0176]未処理のデータフレームは、例えば８百万個の画素を含む画像ファイルによって表されることがあり、それぞれのセルからのデータ点は、その画像ファイルの画素のグレースケールもしくは色および／または強度によって表されることがある。それぞれのＡＣサイクルにおいて、サンプル点ごとに１つ、合計１０個の未処理データフレームが生成されることがある。例えば、明期に４つのサンプル点がとられ、暗期に６つのサンプル点がとられることがあり、またはこの逆が実施されることがある。したがって、１秒間に、１０００（１００サイクル×１０未処理データフレーム／サイクル）個の未処理データフレームが生成されることがあり、１０００個の未処理データフレームは、百万個のセルからの１ギガバイト（ＧＢ）（１ＭＢ／フレーム×１０００フレーム）のデータを含むことがある。言い換えると、百万個のセルを有するセンサチップに関して、センサチップ１３１０の出力データ速度は、１ＧＢ／秒（ＧＢ ｐｅｒ ｓｅｃｏｎｄ：ＧＢＰＳ）であることがある。

【0158】

[0177]図１３に示されているように、センサチップ１３１０によって捕捉されたデータは、前処理のためにＦＰＧＡ１３２０に送ることができる。ＦＰＧＡ１３２０は、受け取ったデータを局所メモリ１３２５に、例えば１２ＧＢＰＳのデータ速度で記憶することができる。あるいは、センサチップ１３１０によって捕捉されたデータを、局所メモリ１３２５に直接に送ることもできる。ＦＰＧＡ１３２０は、受け取ったデータを直接に（または受け取ったデータを処理し、次いでその前処理されたデータを）、例えばペリフェラル・コンポーネント・インターコネクト・エキスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ：ＰＣＩｅ）インタフェースを介して、ＰＣＩｅバス１３８０に送ることができる。ＰＣＩｅバス１３８０は、例えば８ＧＢＰＳの最大データ転送速度を有する。

【0159】

[0178]それぞれの未処理データフレームは、１つのセルから１つのデータサンプル点だけを含み、それぞれの塩基は、上述のとおり複数のサンプルデータ点に基づいて決定される。さらに、データ処理装置が、未処理のデータフレームをリアルタイムで処理するのに十分な資源を有していないことがある。したがって、最初に未処理のデータフレームを記憶し、次いで、塩基を決定するのに十分な未処理データフレームが使用可能であるときに、それらのデータフレームを一緒に処理することができる。例えば、ＦＰＧＡ１３２０からのデータを、１つもしくは複数の標準ディスクドライブ１３６０または１つもしくは複数の高速キャプチャドライブ（ｆａｓｔ ｃａｐｔｕｒｅ ｄｒｉｖｅ）１３５０に記憶することができる。それぞれの標準ディスクドライブ１３６０は、０．２ＧＢＰＳの最大書込み速度を有することがあり、それぞれの高速キャプチャドライブ１３５０は、１ＧＢＰＳの最大書込み速度を有することがある。それに加えてまたはその代わりに、ＦＰＧＡ１３２０からのデータを、ネットワークインタフェース１３７０を介してネットワーク記憶装置に送ることもできる。ネットワークインタフェース１３７０は、０．１ＧＢＰＳの最大データ速度を有することがある。したがって、データを例えば１ＧＢＰＳで保存するためには、多数のドライブまたはネットワークインタフェースが必要となることがあり、それによってシステムのコストがかなり増大することがある。さらに、ＰＣＩｅバス１３８０の使用可能な帯域幅が、バス上での他のデータ輸送のために、例えば６ＧＢＰＳ（完全な帯域幅の７５％）となるなど、８ＧＢＰＳの完全な帯域幅よりも小さくなることがある。したがって、いくつかのケースでは、ＦＰＧＡ１３２０からのデータが十分な速さでは記憶ドライブに保存されない。データを一時的に記憶するために大きなバッファが必要となったり、または一部のデータを落とすことが必要となったりすることがある。

【0160】

[0179]センサチップ１３１０によるデータサンプリングが完了した後、グラフィック処理ユニット１３３０（ＧＰＵ）またはホスト処理装置１３４０を使用して、記憶されたデータを処理することができる。ホスト処理装置１３４０は、例えば約２２ＧＢＰＳの最大帯域幅を有する通信インタフェースを含むことができる。この最大帯域幅は、ＰＣＩｅバス１３８０の帯域幅の限界のために完全には利用されないことがある。ホスト処理装置１３４０は、メインメモリ１３４５（例えばＤＲＡＭ）に例えば１２ＧＢＰＳの最大データ速度でアクセスすることができる。さまざまな実施態様において、ホスト処理装置１３４０は、メインメモリ１３４５に直接にアクセスすること、または例えばノースブリッジ（ｎｏｒｔｈ ｂｒｉｄｇｅ）を介してアクセスすることができる。ＧＰＵ１３３０は、数百または数千個の並列処理コアを含むことがあり、例えば２００ＧＢＰＳの最大データ速度でＧＰＵメモリ１３３５にアクセスすることができる。ＧＰＵ１３３０は、標準ディスクドライブ１３６０または高速キャプチャドライブ１３５０などの他の構成要素と、ＰＣＩｅバス１３８０を介して８ＧＢＰＳ以下、例えば約１ＧＢＰＳのデータ速度で通信することができる。ＧＰＵ１３３０は、センサチップ１３１０の数千個または数百万個のセルからのデータを並列処理するのにより適していることがある。

【0161】

[0180]記憶されたデータを処理するために、ＧＰＵ１３３０が、記憶装置からデータをリードバックする必要があることがあり、そのデータリードバックの速度によってデータ処理速度が制限されることがある。したがって、センサチップ１３１０を使用して、例えば検定のために２時間以上データをサンプリングする場合、記憶されたデータをリードバックするのに２時間以上を要することがある。したがって、データ処理時間が非常に長くなることがある。

【0162】

[0181]したがって、データ処理システムのコストを低減させ、システムのデータ処理効率を向上させるために、センサチップ１３１０によって捕捉されたデータをリアルタイムで処理すること、およびシステムの異なる機能ブロック間のデータ転送量を低減させることが望ましいことがある。

【0163】

ＶＩ．データフレームおよびフレームマップ
[0182]図１４は、本発明のいくつかの実施形態に基づく、図１３のセンサチップ１３１０などの例示的なナノ細孔ベースの配列決定チップによって捕捉された未処理のデータフレームの例を示す。図１４に示されているように、第１のナノ細孔セルからの検出信号は、波形１４１０によって示すことができる。波形１４１０は、複数のＡＣサイクルを含むことがある。それぞれのＡＣサイクルは、図７に関して上で説明したように暗期１４１２および明期１４１８を含むことがある。示されているように、１４１２および１４１４における信号は、ナノ細孔の中にタグがないときの、例えば挿通がないときの開チャネル値である。明期１４１８は、挿入期１４１６を含むことがあり、その間は、この間にナノ細孔の中にタグが挿通された結果として、検出信号の値が異なることがある。図１４は、暗期１４１２の検出信号の方が明期１４１８の検出信号よりも高いことを示しているが、セル電圧基準（例えば電圧源Ｖ_ｐｒｅ６０５）がどのように構成されているのかによっては、暗期の検出信号の方が明期の検出信号よりも低いこともある。

【0164】

[0183]それぞれのＡＣサイクルでは、それぞれのナノ細孔セルによって、８、１０、１６または２４個のサンプルなど、多数のデータサンプルが捕捉されることがある。一部のデータサンプル、例えばナノ細孔セルによって暗期の間に捕捉されたデータサンプルは、同じであったり、またはおおよそ同様であったりすることがある。図１４のデータは、線が完全に平らである点で理想化されている。上述のとおり、測定（例えば電圧または電流）は、明および暗期中に多数回、実施することができる。それぞれの時点における値は、例えば測定の分解能に応じてわずかに異なることがある。１つのＡＤＣ出力は、２５６個の値の範囲を有することができ、したがって、開チャネルの異なるＡＤＣ出力値は、互いの少数のＡＤＣ最下位ビット（ＬＳＢ）内で異なりうる。

【0165】

[0184]図１４に示されているように、時刻ｔ１において、配列決定チップのそれぞれのセルは、１つのサンプルを、例えば図６のＡＤＣ６１０から捕捉することができる。例えば、最初のナノ細孔セルは１つのサンプル１４２２を捕捉することができ、そのサンプルは、単一のＡＤＣ値を含みうる。配列決定チップ内のナノ細孔セルによって捕捉されたサンプルは、未処理データフレーム１４２０−１を形成することができる。同様に、時刻ｔ２において、配列決定チップのそれぞれのセルは１つのサンプルを捕捉することができ、配列決定チップ内のナノ細孔セルによって捕捉されたサンプルは、未処理データフレーム１４２０−２を形成することができ、以下同様にして、処理データフレームを形成することができる。時刻ｔｎにおいて、配列決定チップのそれぞれのセルは１つのサンプルを捕捉することができ、配列決定チップ内のナノ細孔セルによって捕捉されたサンプルは、未処理データフレーム１４２０−ｎを形成することができる。

【0166】

[0185]セル形成、セル較正および配列決定のさまざまな段階中に、異なる未処理データフレームが生成されることがある。いくつかの実施形態では、異なる未処理データフレームが、セルに関連づけられた異なるパラメータを含む。例えばＡＤＣ基準信号の波形（例えば時間、レベルおよび形状）、作用電極および／または対電極に印加される信号の波形などを変化させることによって、生成される未処理データフレームを動的に選択または調整することができる。

【0167】

Ａ．フレーム落とし
[0186]転送および記憶されるデータの量を減らすため、図１３のＦＰＧＡ１３２０などの前処理装置（ｐｒｅｐｒｏｃｅｓｓｏｒ）は、いくつかのフレームを落とす（ｄｒｏｐ）ことができる。例えば、１つのＡＣサイクル内の１０個（例えば明期６個、暗期４個）の全ての未処理データフレームを送るのではなしに、そのＡＣサイクル内の７つの未処理データフレームを落とし、残りの３つの未処理データフレームを送ることができる。一実施態様では、この３つの未処理データフレームが、暗期中に捕捉された１つの未処理データフレーム、および明期中に捕捉された２つの未処理データフレーム（挿入期中に捕捉された１つの未処理データフレームを含む）を含む。そのため、転送されるデータの量を、配列決定チップによって捕捉された未処理データの約３０％に減らすことができる。

【0168】

[0187]さまざまな実施形態において、落とされるフレームの数および落とされるフレームの位置が異なることがある。例えば、いくつかの実施形態では、暗期の第１のフレームが保持され、暗期の残りのフレームが落とされる。いくつかの実施形態では、暗期の中間のフレームが保持され、暗期の残りのフレームが落とされる。いくつかの実施形態では、暗期の最後のフレームが保持され、暗期の残りのフレームが落とされる。いくつかの実施形態では、暗期の２つ以上のフレームが保持され、暗期の残りのフレームが落とされ、それらの２つ以上のフレームが、暗期の第１のフレーム、中間フレームまたは最後のフレームのうちの少なくとも１つのフレームを含む。明期のフレームまたは明期の挿入期のフレームも同様に取り扱うことができる。いくつかのケースでは、Ｎｎ個おき（例えば１０個おき）のサイクル内のデータフレームが落とされず、それらのＮ個おきのサイクルのデータフレームが、正規化または較正目的に使用される。

【0169】

[0188]後に詳細に説明するが、フレームマップを使用して、対応する未処理データフレームを識別することができる。フレームマップは例えば、１つのサイクル内の２つの明未処理データフレームおよび１つの暗未処理データフレームを指定することができる。次いで、未処理データフレームの減らされたセットを、フレームマップに基づいて処理装置によって処理することができる。

【0170】

[0189]上述の方法は、転送および記憶されるデータの量を減らすことができるが、単純にいくつかの未処理データフレームを落とすときには、例えばナノ細孔セルの検出信号の波形が少なくともいくつかのサイクルにおいて予測不可能であるかまたは不規則である場合に、有用な情報を失うことがある。ナノ細孔ベースの配列決定チップによって捕捉されたデータサンプル中のある有用な情報を失うことなく、データ転送および記憶の量を減らすことが望ましいことがある。

【0171】

Ｂ．前処理
[0190]本開示のある種の態様によれば、前処理装置（例えばＦＰＧＡ１３２０）は、ナノ細孔ベースの配列決定チップ（例えばセンサチップ１３１０）によって捕捉された未処理のデータを処理してさまざまな関連情報を抽出し、その関連情報を、配列決定する対象の核酸分子中の塩基をリアルタイムで決定するために処理装置（例えばＧＰＵ１３３０）に送る。

【0172】

[0191]いくつかの例では、前処理装置が、塩基を決定するための関連情報を未処理データフレームから抽出し、抽出された情報を含むダイジェストデータフレームを生成する。ダイジェストデータフレームの数は未処理データフレームの数よりもかなり少ない。例えば、１秒間に１０００個の未処理データフレーム（１００サイクル×１０未処理データフレーム／サイクル）が生成されることがあり、その結果、８ＧＢのデータ（すなわち８ＧＢＰＳ）が得られることがある。未処理データフレームは、局所メモリ１３２５などのバッファに直接に送ることができ、そのバッファは、処理装置（例えばＧＰＵ１３３０）が１つまたは複数の塩基を識別するのに十分な情報が複数のデータフレーム中に存在するまで、未処理データフレームを一時的に記憶することができる。１つまたは複数の塩基を識別するのに必要な未処理データフレームの数は、配列決定プロセスの速度論に依存することがある。例えば、１秒で１つまたは２つの塩基が識別される例では、バッファは、ナノ細孔ベースの配列決定チップによって捕捉された１０００個の未処理データフレーム（例えば８ＧＢ）を記憶することができる。新たなデータを受け取るために８ＧＢが使用され、前処理装置によって処理されている以前に捕捉されたデータを記憶するために残りの８ＧＢが使用されるように、このバッファを例えば１６ＧＢ以上とすることができる。

【0173】

[0192]いくつかの実施形態では、上で述べたように、前処理装置が、連続したフレームを比較し、実質的に同様である大部分のデータフレームを落とし、それらの同様のフレームを代表するフレームだけを保持する。例えば、前処理装置は、暗期の最初のフレーム、明期の最初のフレームおよび挿入期の最初のフレームを保持し、暗期、明期および挿入期のそれぞれの期間の後続のフレームであって、対応する期間の最初のフレームと同様のフレームを落とす。いくつかの実施形態では、前処理装置が、暗期、明期または挿入期のデータフレームの平均であるダイジェストデータフレームを生成する。いくつかの実施形態では、前処理装置が、それぞれのセルの暗期、明期または挿入期におけるデータフレーム内のデータの中央値を含むダイジェストデータフレームを生成する。このようにすると、ダイジェストデータフレームの数を、未処理データフレームの数の例えば約３０％に減らすことができる。

【0174】

[0193]いくつかの実施形態では、前処理装置が、未処理データフレームから事象を判定する。例えば、前処理装置は、１つのセルの２つの連続した未処理データフレーム内のデータ間の差（または１次微分係数）を決定することができ、この差がしきい値よりも大きい場合に、事象を検出することができる。データ変化の極性および／または振幅に基づいて、例えば挿通事象が起こったかどうかを判定することができる。検出された事象の情報を含むダイジェストデータフレームを生成し、塩基を決定するために処理装置に送ることができ、一方、未処理データフレームは落とすことができる。ダイジェストデータフレームの他の例は、後により詳細に説明するように未処理データフレームから生成することができる。

【0175】

[0194]したがって、一部のサイクルでは、それぞれのサイクルで多数のダイジェストデータフレームを生成することができ、一部のサイクルでは、多数のサイクルを横切って１つのダイジェストデータフレーム（例えば事象情報を含むフレーム）を生成することができる。このようにすると、データ処理システムの残りの部分に送られるデータフレームをかなり減らすことができ、したがって、データ処理システムの残りの部分が高帯域幅データ通信を必要としないようにすることができる。例えば、処理装置は、ダイジェストデータフレームを受け取り、ダイジェストデータフレームをリアルタイムで処理することができることがあり、ＤＮＡ分子中の決定された塩基を、標準ディスクドライブ１３６０または高速キャプチャドライブ１３５０などの局所記憶装置に送るか、または例えばネットワークインタフェース１３７０を介してネットワーク記憶装置に送るだけでよいことがある。一例として、ナノ細孔ベースの配列決定チップが８百万個のナノ細孔セルを含み、それぞれのナノ細孔セルを使用して１秒あたり２つの塩基を識別することができる場合には、１秒で１６００万個の塩基を識別することができる。それぞれの塩基の情報が例えば４バイトで表現される場合、記憶装置に記憶されるデータは１秒で６４ＭＢである。したがって、わずか６４ＭＢＰＳの帯域幅を使用して、記憶装置にデータを書き込むことができる。識別された塩基の情報を記憶するには、標準ディスクドライブ１３６０などの単一の標準ディスクドライブで十分であることがある。

【0176】

[0195]前処理装置は、捕捉されたデータからさまざまな情報を抽出することができる。例えば、いくつかのケースでは、前処理装置が、サイクルの最初のフレームのデータとそのサイクルの別のフレームのデータとの差に対応するファーストポイントデルタを、それぞれのナノ細孔セルの検出信号から抽出し、そのサイクルのそれぞれのナノ細孔セルのファーストポイントデルタを含むダイジェストデータフレームＦを生成する。フレームＦは、数サイクルごとに生成することができ、２分子層の形成（１つの例示的な動作段階）中に使用することができる。例えば、ファーストポイントデルタ値は、２分子層の厚さに比例する２分子層の静電容量に比例しうる。次いで、ダイジェストフレームマップを使用して、２分子層の望ましい厚さが達成されたかどうかを判定することができる。

【0177】

[0196]そのようなフレームＦは、他の動作段階では、例えば２分子層の形成後にはあまり使用されないか、または全く使用されない。したがって、一部のダイジェストフレームは、ある動作段階中にのみ使用されることがある。特定の段階中の前処理装置の動作を制御するため、異なる段階中に異なるフレームマップを前処理装置に提供することができる。

【0178】

[0197]いくつかのケースでは、前処理装置が、サイクルの２つのフレームのデータ間の差に対応するラストポイントデルタを、それぞれのナノ細孔セルの検出信号から抽出し、そのサイクルのそれぞれのナノ細孔セルのラストポイントデルタを含むダイジェストデータフレームＬを生成する。フレームＬは、数サイクルごとに生成することができ、２分子層の形成中に使用することができる。

【0179】

[0198]いくつかのケースでは、前処理装置が、サイクルの中間データ点を、それぞれのナノ細孔セルの検出信号から抽出し、そのサイクルのそれぞれの動作ナノ細孔セルの中間データ点を含むダイジェストデータフレームＭを生成する。フレームＭは、１サイクルごとに生成することができ、例えば配列決定のためのカルマンフィルタリングで使用することができる。

【0180】

[0199]いくつかのケースでは、前処理装置が、１つまたは複数のサイクルの検出信号の減衰に関する情報を、それぞれのナノ細孔セルの検出信号から抽出し、その１つまたは複数のサイクルのそれぞれのナノ細孔セルの減衰情報を含むダイジェストデータフレームＤを生成する。減衰情報は、期間内の２つのフレーム間の差を含むことができ、その期間中にＡＤＣ値の波形がどのように変化したのかを示すことができる。フレームＤは、数サイクルごとに例えば暗期中に生成することができ、２分子層形成中および配列決定中に使用することができる。例えば、暗期のフレームＤを使用してナノ細孔を識別することができる。いくつかの実施形態では、この減衰情報が、ＡＤＣ値の波形の変化率を含む。

【0181】

[0200]いくつかのケースでは、前処理装置が、１つまたは複数のサイクルの検出信号の事象情報を、それぞれのナノ細孔セルの検出信号から抽出し、その１つまたは複数のサイクルの全てのナノ細孔セルの事象情報を含むダイジェストデータフレームＥを生成する。事象は、例えば明期中のタグの挿入またはタグの欠失によって生じた検出信号のジャンプが存在するときに検出されることがある。例えば、事象情報は、挿通事象が起こったかどうか示すことがある。いくつかの実施形態では、フレームＥが、事象が起こったかどうかを示す「真」または「偽」の指示（例えば「０」または「１」）を含む。例えば、１つのセルからのＡＤＣ値が、１つのフレームから次のフレームにかけてあるパーセントを超えて変化した場合には、挿通事象が起こった可能性があり、フレームＥは、そのセルに対する「真」または「１」を含むことができる。事象を検出しなかったセルは、対応する「偽」または「０」の値をそのフレーム内に有することができる。

【0182】

[0201]いくつかのケースでは、前処理装置が、事象が起こったときのある時間の長さまたは時刻などの１つまたは複数のサイクルのタイミング情報を、それぞれのナノ細孔セルの検出信号から抽出し、時間フレームを生成する。時間フレームは、それらのセル内で検出された事象のタイミング情報を含むことができる。例えば、１０個の明フレームを含むサイクルのフレーム６とフレーム７の間でセルに関する事象が起こった場合、時間フレーム内のそのセルの値を６とすることができる。いくつかの実施態様では、時間フレームが生成されず、処理装置が、他のフレームのヘッダ内のタイミング情報に基づいてタイミング情報を抽出する。

【0183】

[0202]上記の例は、例示だけが目的であり、前処理装置によって抽出され、ダイジェストデータフレームに含まれる他のスペシャリティ情報（ｓｐｅｃｉａｌｔｙ ｉｎｆｏｒｍａｔｉｏｎ）が存在することがあることを当業者は理解するであろう。

【0184】

[0203]いくつかの実施形態では、それぞれのダイジェストデータフレームがヘッダを含み、そのヘッダが、そのダイジェストデータフレームのタイムスタンプ、そのダイジェストデータフレームのタイプ、またはそのダイジェストデータフレームに関する他の情報を含む。いくつかのケースでは、１つのサイクルにおいて多数のダイジェストデータフレームが生成される。例えば、１つのサイクルにおいてファーストポイントデータフレーム（ｆｉｒｓｔ ｐｏｉｎｔ ｄａｔａ ｆｒａｍｅ）Ｆ、中間データ点フレームＭおよび減衰フレームＤが生成されることがある。いくつかのケースでは、１つのサイクルでダイジェストデータフレームが生成されない。いくつかのケースでは、多数のサイクルで１つのダイジェストデータフレームが生成される。

【0185】

Ｃ．フレームマップ
[0204]上述のとおり、さまざまな実施形態において、対応するダイジェストデータフレームおよび／または未処理データフレームを識別するためにフレームマップが使用され、フレームマップは、処理装置が、どのデータフレームを受け取ったのかを知ることができ、したがってそれらのデータフレームを使用して塩基を決定することができるように、前処理装置によって処理装置に送られる。例えば、いくつかの実施形態では、サイクルごとにフレームマップが生成され、そのフレームマップは、それぞれのサイクルに含まれるフレームに関する情報を含む。いくつかの実施形態では、多数のサイクルに対して１つのフレームマップが生成され、そのフレームマップは、多数のサイクルを横切って生成されたフレームに関する情報を含む。いくつかの実施形態では、１００サイクルごとに、１秒ごとに、または塩基を決定するのに十分な情報を含む未処理データフレームに対して、フレームマップが生成される。

【0186】

[0205]いくつかの例では、フレームマップが、配列決定システムのユーザまたはオペレータによって予め定められている。いくつかの例では、フレームマップが、前処理装置によって動的に決定される。いくつかの例では、フレームマップが処理装置によって決定され、処理装置は、フレームマップを前処理装置に送って、そのフレームマップ内で識別されているデータフレームを要求する。

【0187】

Ｄ．例示的な結果
[0206]図１５は、本発明のいくつかの実施形態に基づく、例示的なナノ細孔ベースの配列決定チップによって捕捉された未処理のデータフレームを前処理することによって生成された例示的なダイジェストデータフレームを示す。図１５に示されているように、配列決定検定において捕捉された複数の未処理データフレーム１５１０を前処理し、はるかに少数のダイジェストデータフレーム１５２０に変換することができる。ダイジェストデータフレーム１５２０は次いで、核酸分子中の塩基を識別するリアルタイム並列処理のために、１つまたは複数のサイクルのダイジェストデータフレームのタイプを識別するフレームマップとともに、ＧＰＵなどの多数のコアを有する処理装置に送られる。例えば、図１５に示されているように、サイクル１の未処理データフレームを前処理し、例えば上述の１５個以上の未処理データフレームではなしに、ファーストポイントデータフレームＦ、中間データ点フレームＭおよび減衰情報フレームＤを含む３つのダイジェストデータフレームに変換することができる。

【0188】

[0207]サイクル２では、１５個以上の未処理データフレームを処理し、中間データ点フレームＭおよび減衰情報フレームＤを含む２つのダイジェストデータフレームに変換することができる。上述のとおり、いくつかのケースでは、例えば正規化または較正目的で、いくつかの未処理データフレーム（例えばＮサイクルごとの全ての未処理データフレーム）が前処理装置によって処理装置に送られる。さらに、変換されたダイジェストデータフレームを識別するフレームマップを生成し、処理装置に送ることができる。次いで、フレームマップ内の情報を処理装置が使用して、ダイジェストデータフレームに基づき塩基を決定することができる。

【0189】

[0208]図１６は、図１５に示された例に対して生成された例示的なフレームマップ１６００を示す。図１６に示されているように、フレームマップ１６００は、処理装置に順番に送られたダイジェストデータフレームのリストを識別する。例えば、最初のダイジェストデータフレームはファーストポイントデータフレームＦであり、その後に中間データ点フレームＭおよび減衰情報フレームＤが続く。これらのフレームは、図１５に示されたサイクル１内の未処理データフレームから生成されたものである。フレームマップ１６００はさらに、図１５に示されたサイクル２内の未処理データフレームから生成された中間データ点フレームＭおよび減衰情報フレームＤを識別する。フレームマップ１６００はさらに、ダイジェストデータフレームの１つが事象フレームＥであること、および次のダイジェストデータフレームが、フレームＥ内で識別された事象の時間情報を含む時間フレームＴであることを識別することができる。

【0190】

[0209]別の例として、例示的な１つのフレームマップを、１６サイクルごとに×１０｛２ＭＤ｝×１｛ＲＭＤ｝と記述することができる。この例示的なフレームマップは、最初の１５のそれぞれのサイクルの３つのフレーム（明期のフレームＭ、暗期のフレームＭおよび暗期のフレームＤ）、および１１サイクルごとの３つのフレーム（フレームＲ（例えば最初の未処理フレーム）、フレームＭおよびフレームＤ）を示すことができる。

【0191】

[0210]図１４〜１６に関して上に示した例は、配列決定期間中に集められたデータを圧縮するためのものであるが、セクションＩＩＩにおいて上で説明したセンサセルの形成中または形成後にセンサチップから出力されたデータを圧縮する目的にそれらの技法を使用することもできることを当業者は理解するであろう。例えば、（例えば電気回路の開路／短絡を検査するために）脂質層の形成前に、２分子層の形成（例えば脂質層の薄化）中に、２分子層の形成後に、（例えばそれぞれのセルのナノ細孔の数を決定するため、または正規化のための開チャネルデータを測定するために）ナノ細孔の形成後に、および（例えば正規化のために）試料の配列決定中に、センサセルによってデータ点を測定することができる。これらのデータ点は、未処理データフレームのセットに含めて前処理装置に送ることができる。次いで、セルの状態を決定するのにダイジェストデータフレームだけを処理装置（例えばＧＰＵ１３３０）に送ることができるように、それらの未処理データフレームを前処理装置によって圧縮またはフィルタリングして、セル形成および配列決定プロセスの異なる段階においてセルの状態を決定するために使用することができるダイジェストデータフレームを生成することができる。セルの状態を決定する目的に使用されない可能性がある他のデータ点は処理装置に転送する必要がないことがある。

【0192】

[0211]一例では、乾式検査中に、前処理装置が、それぞれのセルからの（２つの異なる未処理データフレームに含まれる）２つのデータ点間の差をとって、それぞれのセルのＷＰＤ（またはＳＰＤ、ＬＰＤ、ＦＰＤおよびＸＰＤのうちのいずれか）を含むダイジェストデータフレームを生成する。別の例では、乾式検査中に、前処理装置が、それぞれのセルからの２つのデータ点間の差をとって、それぞれのセルのＳＰＤ（またはＷＰＤ、ＬＰＤ、ＦＰＤおよびＸＰＤのうちのいずれか）を含むダイジェストデータフレームを生成する。別の例では、エレクトロポレーション中に、前処理装置が、それぞれのセルからの２つのデータ点間の差をとって、それぞれのセルのＤＤＤ（またはＬＰＤ）を含むダイジェストデータフレームを生成する。このダイジェストデータフレームを使用してセルの状態を決定することができる。

【0193】

[0212]セル形成および配列決定プロセス中のさまざまな段階において、セルごとに決定される状態は例えば、乾式もしくは湿式検査段階中の開放状態もしくは短絡状態、セル内の２分子層の存在もしくは不在、セル内のナノ細孔の存在もしくは不在、または結合したタグがセルのナノ細孔に挿通されている塩基（Ａ、Ｔ、ＣまたはＧ）を含む。セル形成および配列決定プロセス中の異なる段階においてセルの状態を決定するのに必要な、多くの異なる代替ダイジェストデータフレーム、および異なるダイジェストデータフレームの組合せを生成することができることを当業者は理解するであろう。

【0194】

ＶＩＩ．例示的な方法
[0213]図１７は、ある種の実施形態に基づく、複数（例えば１００，０００個以上）のＤＮＡ分子の配列を並列に決定するように構成された配列決定システムを操作する例示的な方法を示す流れ図１７００である。この方法は、図１３のＦＰＧＡ１３２０などの前処理装置によって実行することができる。

【0195】

[0214]ブロック１７１０で、配列決定システムの前処理装置（例えばＦＰＧＡ１３２０）が、複数のセルを含むセンサチップからデータフレームのセットを受け取ることができる。それらの複数のセルのうちのそれぞれのセルを、そのセルの状態を決定するための検出信号を経時的に生成するように構成することができる。データフレームのセットのそれぞれのデータフレームは、複数のセルからの検出信号を含むことができ、異なる１つの時刻に対応することができる。いくつかの実施形態では、データフレームのセットが、複数のセルの形成中に生成されたデータフレームを含む。いくつかの実施形態では、データフレームのセットが、複数のセルの較正中または配列決定サイクル中に生成されたデータフレームを含む。セルの状態は例えば、セルの開放状態もしくは短絡状態、セル内の２分子層の存在もしくは不在、セル内のナノ細孔の存在もしくは不在、セルに関連づけられた塩基、またはこれらの任意の組合せを含むことができる。

【0196】

[0215]ブロック１７２０で、前処理装置は、データフレームのセットの中の複数のセルの検出信号から情報を抽出して、ダイジェスト情報を取得することができる。このダイジェスト情報は、複数のセルの状態を決定する際に使用することができる。いくつかの実施形態では、ダイジェスト情報が、複数のセルのうちのそれぞれのセルについて、ＡＣ信号サイクルの明期内の最初のデータ点とＡＣ信号サイクルの暗期内の第１のデータ点との差（すなわちＦＰＤ）を含む。いくつかの実施形態では、ダイジェスト情報が、複数のセルのうちのそれぞれのセルについて、ＡＣ信号サイクルの明期内の最後のデータ点とＡＣ信号サイクルの暗期内の最後のデータ点との差（すなわちＬＰＤ）を含む。いくつかの実施形態では、ダイジェスト情報が、複数のセルのうちのそれぞれのセルについて、明期内の最後のデータ点と次の暗期内の最初のデータ点との差（すなわちＳＰＤｐｏｓ／ｎｅｇ）を含む。いくつかの実施形態では、ダイジェスト情報が、複数のセルのうちのそれぞれのセルについて、暗期内の最後のデータ点と次の明期内の最初のデータ点との差（すなわちＳＰＤｎｅｇ／ｐｏｓ）を含む。いくつかの実施形態では、ダイジェスト情報が、複数のセルのうちのそれぞれのセルについて、ＡＣ信号サイクルの暗期内の２つのデータ点間の差（すなわちＤＤＤ）を含む。

【0197】

[0216]ブロック１７３０で、前処理装置は、データフレームのセットから抽出されたダイジェスト情報を含むダイジェストフレームのグループを生成することができる。このダイジェストフレームのグループの中のダイジェストフレームの数は、データフレームのセットの中のデータフレームの数よりも少ないことがある。いくつかの実施形態では、ダイジェストフレームのグループが、データフレームのセットからの１つまたは複数のデータフレームを含む。いくつかの実施形態では、前処理装置がさらに、ダイジェストフレームのグループの特性を識別するフレームマップを生成する。いくつかの実施形態では、フレームマップが、１つまたは複数の配列決定サイクルに対して生成されたダイジェストフレームを識別する。

【0198】

[0217]ブロック１７４０で、前処理装置は、１つもしくは複数のダイジェストフレームのグループおよび／またはフレームマップを、複数のセルの状態を決定する際に使用する処理装置に送ることができる。

【0199】

[0218]図１７は、配列決定システムの動作を逐次プロセスとして記載しているが、それらの動作の多くは並列にまたは同時に実行することができる。加えて、動作の順序を配列しなおすこともできる。動作は、この図に含まれていない追加のステップを有することができる。いくつかの動作は任意選択であることがあり、したがって、さまざまな実施形態において省略することができる。１つのブロックに記載されたいくつかの動作を、別のブロックの動作と一緒に実行することができる。例えば、いくつかの動作を並列に実行することができる。さらに、これらの方法の実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語またはこれらの任意の組合せで実施することができる。

【0200】

ＶＩＩＩ．適応データ前処理／変換
[0219]上述のとおり、データ処理システムの前処理装置は、未処理データフレームをダイジェストデータフレームに変換して、システム内のさまざまなバスを介して送られるデータの量をかなり減らすことができる。このデータ量の低減は、さらなる処理をリアルタイムで実行することを可能にし、それによって、試験下の核酸分子中の塩基をリアルタイムで決定することを可能にしうる。したがって、システムは、少なくともある時期に、余分の帯域幅および／または処理パワーを有することができる。

【0201】

[0220]いくつかのケースでは、システムが、より高い正確さ、したがって捕捉されたデータからのより多くの情報が必要であると判定する。システムは、フィードバックまたはシステムのさまざまな構成要素のステータスを前処理装置に提供して、前処理装置が、そのフィードバックおよび／またはシステムのさまざまな構成要素のステータスに基づいて、前処理装置の動作を変化させることができるようにすることができる。例えば、タグ挿入が緩慢であり、システムがフレームマップを使用しており、フレームマップが、サイクルごとに１つの未処理フレームを含み、それぞれのサイクルは、明期中の４つの未処理フレームおよび暗期中の６つの未処理フレームを含む（すなわち１サイクルあたり１０個の未処理フレーム）と仮定する。他の９つの未処理フレームは無視することまたは落とすことができる。タグのドウェル時間（ｄｗｅｌｌ ｔｉｍｅ）が短いとシステムが判定した場合、システムは、システムがより高い正確さでタグを検出することができるように、それぞれのサイクルの１０個の未処理フレームのうちの２つ以上（例えば３つ以上）の未処理フレームを含むように、フレームマップを変更することができる（すなわち落とす未処理フレームの数を減らすことができる）。タグの短いドウェル時間は例えば、ポリメラーゼの挿入速度が高められたことにより起こることがある。いくつかの実施形態では、それぞれのサイクルでより多くの未処理フレームが生成され、（落とされるのではなく）保持されるように、システムが、１サイクルあたり例えば１０個よりも多くの未処理フレームを含むようにフレームマップを変更する。ドウェル時間は生化学的プロセスに依存することがある。例えば、１秒あたり１つの塩基を識別する目的に使用することができるシステムであって、ドウェルに対するしきい値が１０％であるシステムについては、ドウェル時間が１００ｍｓから１秒の間になるであろう。

【0202】

[0221]いくつかの実施形態では、未処理データフレームが処理される手法、および試験下のサンプル中の塩基を決定するために図１３のＧＰＵ１３３０などの処理装置に送られるデータフレームを変更するために、前処理装置が、例えば使用可能な帯域幅、受信データの品質または所望の正確さに基づいて動的にプログラムされる。例えば、処理装置が、挿通事象などの非常に少数の事象しか検出しない場合、処理装置は、より多くのダイジェストデータフレームおよび／または未処理データフレームを含むより多くのデータを求めるリクエストを前処理装置に送ることができる。例えば、前処理装置がそれまで、１サイクルあたり２つまたは３つのデータフレームを送るだけであった場合、前処理装置は、サイクルごとに４つ、６つまたはそれよりも多くのフレームを送るように要求することができ、それらのフレームは、ダイジェストデータフレーム、未処理データフレーム、またはダイジェストデータフレームと未処理データフレームの任意の組合せを含むことができる。前処理装置は、例えば１つのサイクルの明期の４つのデータ点および暗期の２つのデータ点を送るよう求められることがある。いくつかのケースでは、システムが、試料中の塩基を決定する速度が低下したと判定し、前処理装置により多くのデータを要求する。いくつかのケースでは、処理装置が余分の能力を有すると処理装置が判定し、より多くのデータをとることができ、より高い正確さのためにより多くのデータを送るよう前処理装置に要求する。

【0203】

[0222]いくつかのケースでは、処理装置またはシステムの他の構成要素が能力的に十分に処理しきれない速度でデータが供給されていると、処理装置またはシステムの他の構成要素が判定したときに、処理装置またはシステムの他の構成要素が、エラー率が高まり、配列決定の品質が低下することを予想して、前処理装置によって送出されるデータの量を減らすよう求めるリクエストを前処理装置に送る。

【0204】

[0223]図１８は、本発明のいくつかの実施形態に基づく、適応データ処理の例示的な方法を示す流れ図１８００である。この適応データ処理は、上で説明したセンサセルの形成中または形成後の異なる段階で実行することができる。ブロック１８１０で、図１３のＦＰＧＡ１３２０などの前処理装置が、センサチップ１３１０などのセンサチップから複数の未処理データフレームを受け取ることができる。いくつかの実施形態では、それらの複数の未処理データフレームが、１つまたは複数の塩基を決定するのに十分な情報を含む。例えば、それらの複数の未処理データフレームは、例えば１０００個の未処理データフレームなど、毎秒受け取られる未処理データフレームを含むことがある。いくつかの実施形態では、それらの複数の未処理データフレームが、１つの期間中に、セルの開放もしくは短絡状態、セル内の２分子層の存在もしくは不在、セル内のナノ細孔の存在もしくは不在、またはセルに関連づけられた塩基を判定するのに十分な情報を含む。

【0205】

[0224]ブロック１８２０で、前処理装置は、受け取った複数の未処理データフレームに基づいて、ダイジェストデータフレームおよび／または対応するフレームマップを、上で説明したとおりに生成することができる。生成するダイジェストデータフレームは、システムのユーザもしくはオペレータが決定し、受け取った未処理データフレームに基づいて前処理装置が動的に決定し、またはダイジェストデータフレームを使用して塩基を決定する処理装置（例えば図１３のＧＰＵ１３３０またはホスト処理装置１３４０）が決定することができる。処理装置は、特定のタイプのデータフレームを要求するリクエストを前処理装置に送ることができる。ダイジェストデータフレームの例には例えば、それぞれのセルの上で説明したＦＤＰ、ＬＤＰ、ＳＰＤ、ＷＰＤ、ＤＤＤ、レールド値、（例えば中間データ点フレームＭ中の）中間データ点、（例えば減衰情報フレームＤ中の）減衰情報、（例えばファーストポイントデータフレームＦ中の）ファーストポイントデータ、または（例えば事象フレームＥ中の）事象情報を含むダイジェストデータフレームが含まれる。

【0206】

[0225]ブロック１８３０で、前処理装置は、生成されたダイジェストデータフレームおよび／または対応するフレームマップを、ＰＣＩｅバスなどのバスを介して処理装置に送ることができる。このバスは、１ＧＢＰＳ以上、２ＧＢＰＳ以上、４ＧＢＰＳ以上または８ＧＢＰＳ以上など、ダイジェストデータフレームを輸送するのに十分な帯域幅を有するものとすることができる。

【0207】

[0226]ブロック１８４０で、処理装置は、受け取ったダイジェストデータフレームを処理して、セルの状態を、例えばフレームマップを使用して決定することができる。処理装置は例えば、１×１０^３個、１×１０^４個、１×１０^５個またはそれ以上のセンサセルに関連したダイジェストデータを並列に処理することができる、１×１０^３個、１×１０^４個、１×１０^５個またはそれ以上の処理コアを含むことができる。例えば、上で説明したとおり、配列決定中に、結合したタグがセルのナノ細孔に挿通された塩基および結合したタグがセルのナノ細孔から排斥された塩基を、例えば測定電圧レベル、および異なるポリメラーゼと複合体を形成した異なるタグを区別するためのカットオフ電圧レベルに基づいて決定することができる。セル形成プロセスの異なる段階中に捕捉された未処理データフレームから生成されたダイジェストデータフレームを使用して、乾式もしくは湿式検査段階中の開放状態もしくは短絡状態、セル内の２分子層の存在もしくは不在、またはセル内のナノ細孔の存在もしくは不在などの他の状態を決定することもできる。

【0208】

[0227]ブロック１８５０で、処理装置は、異なるデータフレームが必要かどうかを判定することができる。例えば、上で説明したとおり、処理装置は、ブロック１８４０における処理の結果に基づいて、より多くのデータフレームが必要なのか、もしくはより少数のデータフレームが必要なのか、および／またはどのデータフレームが必要なのかを判定することができる。いくつかの実施形態では、処理装置が所望のフレームマップを決定する。

【0209】

[0228]ブロック１８６０で、受け取ったデータフレームが適切であり、前処理装置がダイジェストデータフレームを生成する手法を変更する必要がないと処理装置が判定した場合、処理装置は、決定された塩基に関する情報を、ディスクドライブなどの記憶装置に送ることができる。

【0210】

[0229]ブロック１８７０で、異なるデータフレームが必要であると処理装置が判定した場合、処理装置は前処理装置にリクエストを送ることができ、このリクエストは、所望のデータフレームまたは所望のフレームマップに関する情報を含むことができる。例えば、このリクエストは、より多くのデータフレームもしくはより少数のデータフレームを要求し、生成する特定のデータフレームを識別し、または所望のフレームマップを含む。

【0211】

[0230]ブロック１８６０または１８７０の後、プロセスは、（あるのであれば）リクエストに基づいて、引き続き、未処理データフレームを受け取り、受け取った未処理データフレームを前処理して、ダイジェストデータフレームを生成することができる。図１８は、このデータ処理を逐次プロセスとして記載しているが、それらの動作の多くは並列にまたは同時に実行することができることに留意されたい。加えて、動作の順序を配列しなおすこともできる。動作は、この図に含まれていない追加のステップを有することができる。いくつかの動作は任意選択であることがあり、したがって、さまざまな実施形態において省略することができる。１つのブロックに記載されたいくつかの動作を、別のブロックの動作と一緒に実行することができる。例えば、いくつかの動作を並列に実行することができる。さらに、これらの方法の実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語またはこれらの任意の組合せで実施することができる。

【0212】

ＩＸ．コンピュータシステム
[0231]本明細書に記載されたコンピュータシステムはいずれも、適当な数のサブシステムを利用することができる。このようなサブシステムの例が図１９のコンピュータシステム１０に示されている。いくつかの実施形態では、コンピュータシステムが単一のコンピュータ装置を含み、その場合には、上記サブシステムを、そのコンピュータ装置の構成要素とすることができる。別の実施形態では、コンピュータシステムが、内部構成要素を含む多数のコンピュータ装置を含むことができ、それらのコンピュータ装置はそれぞれがサブシステムである。コンピュータシステムは、デスクトップおよびラップトップコンピュータ、タブレット、携帯電話ならびに他の携帯型装置を含むことができる。

【0213】

[0232]図１９に示されたサブシステムは、システムバス７５を介して相互に接続されている。プリンタ７４、キーボード７８、記憶装置７９、モニタ７６などの追加のサブシステムが示されており、モニタ７６はディスプレイアダプタ８２に結合されている。入力／出力（Ｉ／Ｏ）ポート７７などの当技術分野で知られている任意の数の手段（例えばＵＳＢ、ＦｉｒｅＷｉｒｅ（登録商標））によって、Ｉ／Ｏコントローラ７１に結合する周辺装置および入力／出力（Ｉ／Ｏ）装置を、コンピュータシステムに接続することができる。例えば、Ｉ／Ｏポート７７または外部インタフェース８１（例えばＥｔｈｅｒｎｅｔ、Ｗｉ−Ｆｉなど）を使用して、コンピュータシステム１０を、インターネットなどのワイドエリアネットワーク、マウス入力装置またはスキャナに接続することができる。システムバス７５を介した相互接続は、中央処理装置７３がそれぞれのサブシステムと通信すること、ならびに、中央処理装置７３が、システムメモリ７２または記憶装置７９（例えばハードドライブなどの固定ディスクまたは光ディスク）からの複数の命令の実行およびサブシステム間の情報交換を制御することを可能にする。システムメモリ７２および／または記憶装置７９は、コンピュータ可読媒体を具体的に示すものであることがある。別のサブシステムは、カメラ、マイクロホン、加速度計などのデータ収集装置８５である。本明細書に記載されたデータはいずれも、１つの構成要素から別の構成要素に出力することができ、またユーザに出力することができる。

【0214】

[0233]コンピュータシステムは、同じ複数の構成要素またはサブシステムを含むことができ、それらは例えば、外部インタフェース８１によって、内部インタフェースによって、または１つの構成要素から別の構成要素に接続し、取り外すことができる取外し可能な記憶装置を介して互いに接続されている。いくつかの実施形態では、コンピュータシステム、サブシステムまたは装置が、ネットワークを介して通信することができる。このような例では、１つのコンピュータをクライアント、別のコンピュータをサーバと考えることができ、それぞれを、同じコンピュータシステムの部分とすることができる。クライアントおよびサーバはそれぞれ、多数のシステム、サブシステムまたは構成要素を含むことができる。

【0215】

[0234]実施形態の諸態様は、ハードウェア（例えば特定用途向け集積回路またはフィールドプログラマブルゲートアレイ）を使用して、および／またはコンピュータソフトウェアを、汎用的にプログラム可能な処理装置とともに、モジュール方式でもしくは統合された形で使用して、制御論理の形態で実施することができる。本明細書で使用されるとき、処理装置は、シングルコア処理装置、同じ集積チップ上のマルチコア処理装置、または単一の回路板上の多数の処理ユニットもしくはネットワーク化された多数の処理ユニットを含む。本明細書に提供された開示および教示に基づいて、当業者は、ハードウェアおよびハードウェアとソフトウェアの組合せを使用して本発明の実施形態を実施するための他の手法および／または方法を知り、理解するであろう。

【0216】

[0235]本出願に記載されたソフトウェア構成要素または機能はいずれも、処理装置によって実行されるソフトウェアコードであって、例えば従来の技法またはオブジェクト指向の技法を使用する、例えばＪａｖａ（登録商標）、Ｃ、Ｃ＋＋、Ｃ＃、Ｏｂｊｅｃｔｉｖｅ−Ｃ、Ｓｗｉｆｔまたはスクリプト言語、例えばＰｅｒｌもしくはＰｙｔｈｏｎなどの適当なコンピュータ言語を使用したソフトウェアコードとして実施することができる。このソフトウェアコードは、記憶および／または伝送のため、コンピュータ可読媒体上に、一連の命令またはコマンドとして記憶することができる。適当な非一時的コンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、磁気媒体、例えばハードドライブもしくはフロッピーディスク、または光学媒体、例えばコンパクトディスク（ＣＤ）もしくはＤＶＤ（ディジタルバーサタイルディスク）、フラッシュメモリなどを含むことができる。コンピュータ可読媒体は、このような記憶または伝送装置の任意の組合せとすることができる。

【0217】

[0236]このようなプログラムはさらに、さまざまなプロトコルに準拠したインターネットを含む有線、光学および／または無線ネットワークを介して伝送されるように適合された搬送信号を使用してコード化および伝送することができる。そのため、このようなプログラムでコード化されたデータ信号を使用して、コンピュータ可読媒体を生成することができる。このプログラムコードでコード化されたコンピュータ可読媒体は、適合する装置と一緒にパッケージ化することができ、または他の装置とは別個に（例えばインターネットダウン装填によって）提供することができる。このようなコンピュータ可読媒体は、単一のコンピュータ製品（例えばハードドライブ、ＣＤまたはコンピュータシステム全体）上または単一のコンピュータ製品内に存在してもよく、システム内またはネットワーク内の異なるコンピュータ製品上またはコンピュータ製品内に存在してもよい。本明細書に記載された結果をユーザに提供するために、コンピュータシステムは、モニタ、プリンタまたは他の適当な表示装置を含むことができる。

【0218】

[0237]本明細書に記載された方法はいずれも、その全体または部分を、１つまたは複数の処理装置を含むコンピュータシステムを用いて実行することができる。この１つまたは複数の処理装置は、ステップを実行するように構成することができる。したがって、実施形態は、本明細書に記載された任意の方法のステップを実行するように構成されたコンピュータシステムを対象とすることができ、潜在的には、異なる構成要素が、対応するそれぞれのステップまたは対応するそれぞれのステップ群を実行する。番号がつけられたステップとして示されているが、本明細書の方法のステップは、同時にまたは異なる順序で実行することができる。さらに、それらのステップの一部を、他の方法の他のステップの一部とともに使用することもできる。さらに、１つのステップの全体または部分を任意選択とすることもできる。さらに、任意の方法の任意のステップを、それらのステップを実行するためのモジュール、ユニット、回路または他の手段を用いて実行することもできる。

【0219】

[0238]本発明の実施形態の趣旨および範囲から逸脱することなく、特定の実施形態の特定の詳細を適当に組み合わせることができる。しかしながら、本発明の他の実施形態は、それぞれの個々の態様に関する特定の実施形態、またはそれらの個々の態様の特定の組合せに関する特定の実施形態を対象とすることがある。

【0220】

[0239]「ａ」、「ａｎ」または「ｔｈｅ」の使用は、そうではないとの特段の記載がない限り、「１つまたは複数の」を意味することが意図されている。「または（ｏｒ）」の使用は、そうではないとの特段の記載がない限り、「包含的なまたは（ｉｎｃｌｕｓｉｖｅ ｏｒ）」であること、および「排他的なまたは（ｅｘｃｌｕｓｉｖｅ ｏｒ）」ではないことを意味することが意図されている。「第１の」構成要素という言及は、第２の構成要素が提供されていることを必ずしも必要としない。さらに、特に明示されていない限り、「第１の」または「第２の」構成要素という言及は、参照された構成要素を特定の位置だけに限定しない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】