特許第6773274号(P6773274)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソイテックの特許一覧

特許6773274ドナー基板から圧電層を剥離するための電界の使用
<>
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000002
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000003
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000004
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000005
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000006
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000007
  • 特許6773274-ドナー基板から圧電層を剥離するための電界の使用 図000008
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6773274
(24)【登録日】2020年10月5日
(45)【発行日】2020年10月21日
(54)【発明の名称】ドナー基板から圧電層を剥離するための電界の使用
(51)【国際特許分類】
   H01L 41/312 20130101AFI20201012BHJP
   H01L 41/187 20060101ALI20201012BHJP
【FI】
   H01L41/312
   H01L41/187
【請求項の数】18
【全頁数】9
(21)【出願番号】特願2019-504705(P2019-504705)
(86)(22)【出願日】2017年8月1日
(65)【公表番号】特表2019-527937(P2019-527937A)
(43)【公表日】2019年10月3日
(86)【国際出願番号】EP2017069470
(87)【国際公開番号】WO2018024743
(87)【国際公開日】20180208
【審査請求日】2019年3月19日
(31)【優先権主張番号】1657494
(32)【優先日】2016年8月2日
(33)【優先権主張国】FR
(73)【特許権者】
【識別番号】598054968
【氏名又は名称】ソイテック
【氏名又は名称原語表記】Soitec
(74)【代理人】
【識別番号】100107456
【弁理士】
【氏名又は名称】池田 成人
(74)【代理人】
【識別番号】100162352
【弁理士】
【氏名又は名称】酒巻 順一郎
(74)【代理人】
【識別番号】100123995
【弁理士】
【氏名又は名称】野田 雅一
(72)【発明者】
【氏名】シャルル−アルフレッド, セドリック
【審査官】 上田 智志
(56)【参考文献】
【文献】 特開2012−213244(JP,A)
【文献】 特表2001−511608(JP,A)
【文献】 特表2015−529978(JP,A)
【文献】 特開2010−109909(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 41/312,41/187,
21/02
(57)【特許請求の範囲】
【請求項1】
支持基板上に圧電層を転写する方法であって、
a)圧電ドナー基板(3)内に所定の分割領域(1)を設けるステップと、
b)前記圧電ドナー基板(3)を支持基板(11)に取り付けて複合体(13)を形成するステップと、
c)電界(15)を印加することを含む、前記圧電ドナー基板(3)から前記圧電層(21)を剥離するステップと、
を含む、方法。
【請求項2】
前記圧電ドナー基板がバルク圧電基板から作られている、請求項1に記載の方法。
【請求項3】
前記圧電ドナー基板がハンドル基板上に設けられた圧電材料の層から作られている、請求項1に記載の方法。
【請求項4】
ステップb)が最大100℃の温度での熱処理を含む、請求項1〜3のいずれか一項に記載の方法。
【請求項5】
ステップb)が10−2mbar未満の圧力で行なわれる、請求項1〜4のいずれか一項に記載の方法。
【請求項6】
ステップc)が100℃未満の温度で行なわれる、請求項1〜5のいずれか一項に記載の方法。
【請求項7】
前記電界(15)が少なくとも1つの電極を備えるチャックを使用して印加される、請求項1〜6のいずれか一項に記載の方法。
【請求項8】
前記複合体の前記圧電ドナー基板の表面が前記チャック上に配置されている、請求項7に記載の方法。
【請求項9】
前記チャックが電気的絶縁体によって分離された互いにかみ合わされた複数の電極を備える、請求項8に記載の方法。
【請求項10】
前記チャックに印加される電圧が最大10kVである、請求項9に記載の方法。
【請求項11】
前記複合体が前記チャックと、第2の電極との間に挟まれている、請求項7又は8に記載の方法。
【請求項12】
記チャックに印加される電圧が最大5kVである、請求項11に記載の方法。
【請求項13】
前記電界(15)の電界線が前記圧電ドナー基板(3)の分極方向(17)と平行である、請求項1〜12のいずれか一項に記載の方法。
【請求項14】
前記圧電ドナー基板(3)がLiTaO(LTO)、AlN、ZnO、Pb[ZrTi1−x]O(0≦x≦1)(PZT)、及びLiNbO(LNO)のうちの1つである、請求項1〜13のいずれか一項に記載の方法。
【請求項15】
前記支持基板(11)が半導体基板、又は絶縁体、又は金属である、請求項1〜14のいずれか一項に記載の方法。
【請求項16】
圧電層に電界を印加するための第1及び/又は第2の電極を含む1つ或いは2つのチャックを備える、請求項1〜15のいずれか一項に記載のステップc)を行うための剥離チャンバ。
【請求項17】
前記チャックのうちの少なくとも1つが保持手段を備える、請求項16に記載の剥離チャンバ。
【請求項18】
前記第1及び/又は第2の電極が前記保持手段から独立している、請求項17に記載の剥離チャンバ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、支持基板上に圧電層を転写する方法に関する。また、本発明は、本方法の少なくとも一部を実行するための剥離チャンバに関する。
【背景技術】
【0002】
薄い圧電層が取り付けられたシリコン又はサファイアのような支持基板を備える複合構造体への関心が高まっている。そのような複合構造体を得るために、シリコンオンインシュレータ基板から知られている、スマートカット(SmartCut)(商標)タイプのプロセスを使用することが提案されている。
【0003】
本プロセスは、ドナー基板内部に所定の分割領域を有する圧電ドナー基板を利用することができる。所定の分割領域は、ドナー基板にイオンを注入することによって得ることができる。その後、ドナー基板は、支持基板に取り付けられ、ドナーと支持基板との間の接合を強化するために、及び所定の分割領域においてドナー基板の残りの部分を剥離するために熱処理にかけられ、以て支持基板上に圧電ドナー基板の層を転写する。
【0004】
熱処理中のより高い温度の影響下で、注入されたイオンによって所定の分割領域に生成されたデフォルトが成長し、局部的なひずみをもたらし、このひずみが所与の熱収支において剥離をもたらし、以て支持基板上への層転写をもたらす。
【発明の概要】
【0005】
しかしながら、圧電ドナー基板の場合は、層を破損させずに転写することは困難である。これは、圧電ドナー基板と支持基板との間の熱膨張係数の大きな差(CTE不整合)に起因する。したがって、熱処理中にドナーと支持基板の界面にひずみが現われ、このひずみが剥離の瞬間に突然緩和され、転写された層の破損につながる。
【0006】
したがって、本発明の目的は、CTE不整合に起因する転写された圧電層の破損を低減させるために特に重要である代替の層転写方法を提供することである。
【0007】
本目的は、本発明による支持基板上に圧電層を転写する方法によって達成され、本方法は、a)圧電ドナー基板内に所定の分割領域を設けるステップと、b)圧電ドナー基板を支持基板に取り付けて複合体を形成するステップと、c)電界を印加することを含む、圧電ドナー基板から圧電層を剥離するステップと、を含む。電界を印加することによって、電界が圧電ドナー基板内に変形をもたらし、補完的なひずみを構築することに起因して所定の分割領域のデフォルトの領域をさらに脆弱化するため、ドナー基板の圧電特性を用いて所定の分割領域を脆弱化する。結果として、剥離される圧電層を完全に剥離するのに必要な熱収支を下げることができる。
【0008】
ある特定の実施形態によると、圧電ドナー基板は、単一の圧電材料、いわゆるバルク圧電基板から作られてもよい。他の実施形態によると、圧電ドナー基板は、ハンドル基板上に設けられた圧電材料の層から作られてもよい。第2の場合は、支持基板と同様のCTEを有するハンドル基板を選択することができる。ハンドル基板と支持基板との間のCTEの差が10%未満であることは、2つのCTEのうちの大きい方に対して、より大きなCTE差と比較して、及び/又は支持基板よりも大きなCTE差を有するバルク圧電基板の使用と比較して、上述の方法を支援する熱処理のための熱収支をより大きくすることを可能にする。
【0009】
一実施形態によると、本方法は、所定の分割領域を形成するためのイオン注入ステップと、イオン注入された圧電ドナー基板の熱処理ステップと、をさらに含むことができ、熱処理ステップは、0℃〜200℃の温度範囲で1時間〜24時間の間行うことができる。熱処理ステップは、以て、所定の分割領域の欠陥を成長させることができる。
【0010】
好ましい変形形態によると、ステップb)は、最大100℃若しくは最大50℃の温度での熱処理を含むことができ、又は一変形形態では、15℃〜25℃の室温で行うことができる。剥離が熱処理のみによって達成される製造プロセスでは、剥離ステップの前に接合界面を安定化させて、剥離の瞬間の望ましくない接合欠陥を防止する必要がある。従来技術では、接合の強化は、剥離前に複合体を加熱することによって得られる。既に上述したように、そのような熱処理は、圧電ドナー基板の場合は熱膨張係数の差に関連する問題を引き起こす。剥離中に電界を用いることによって、ドナー基板と支持基板との間の接合エネルギーを、熱誘起剥離のみに必要な接合エネルギーと比較して低くすることができる。これは、電界の存在に起因する機械的ひずみの影響が圧電ドナー基板に非常に限定されており、支持基板との界面への影響が少ないという事実による。
【0011】
好ましい変形形態によると、ステップb)は、10−2mbar未満の圧力で行なうことができる。
【0012】
ステップc)は、100℃未満、より特に50℃未満の温度で、さらにより特に15℃〜25℃の室温で行うことができるのが好ましい。したがって、電界によって支援されない剥離プロセスと比較して、剥離を低温で得ることができる。
【0013】
好ましい実施形態によると、電界は、少なくとも1つの電極を備えるチャックを使用して印加することができる。そのようなチャックを使用することによって、電界を簡単なやり方で利用可能にすることができる。チャックは、そのような電極から独立した、例えば、真空又は静電特性によって実施される保持手段を備えてもよい。
【0014】
複合体の圧電ドナー基板の表面は、チャック上に配置することができるのが有利である。この構成では、プロセスを支持基板の電気的特性と無関係に行うことができる。
【0015】
一変形形態によると、チャックは、電気的絶縁体、特にセラミックによって分離された互いにかみ合わされた複数の電極を備えることができる。この形状では、1つの電極のみを使用して適切な電界を生成することが可能である。これにより、処理チャンバの設計が簡単になる。
【0016】
一実施形態によると、チャックに印加される電圧は、最大10kV、特に1kV〜5kVの範囲にある。この電圧範囲では、圧電ドナー基板を変形させるのに十分に強力な電界が形成され、これにより剥離がより低い熱収支で起こり得る。
【0017】
一変形形態によると、ドナー基板−支持基板複合体は、チャックと、特に第2のチャックに含まれている第2の電極との間に挟まれていてもよい。複合体の両側に電極を使用する設計では、第1及び第2の電極に印加される電圧は、1つの電極のみの場合よりも低くすることができる。
【0018】
本発明のこの変形形態では、静電チャックに印加される電圧は、最大5kV、特に200V〜1kVの範囲とすることができるのが好ましい。
【0019】
一実施形態によると、電界線は、圧電ドナー基板の分極方向と本質的に平行にすることができる。電界を圧電ドナー基板の分極方向に整列させることによって、結果として生じるひずみの大きさを高めることができ、剥離ステップを容易にする。
【0020】
圧電ドナー基板は、LiTaO(LTO)、AlN、ZnO、Pb[ZrTi1−x]O(0≦x≦1)(PZT)、及びLiNbO(LNO)のうちの1つとすることができるのが好ましい。支持基板は、半導体基板、特にSiウェーハ、絶縁体、特にサファイアウェーハ、又は金属、特にMoウェーハとすることができるのが好ましい。
【0021】
また、本発明の目的は、上述したようなステップc)を実行するための、圧電層に電界を印加するための1つ又は2つのチャックを備える剥離チャンバによって達成される。剥離チャンバは、一変形形態によると、ステップb)を実行するためにも使用することができる。チャックの使用により、圧電基板の変形をもたらす電界を生成することができ、以て所定の分割領域を脆弱化することができる。結果として、剥離ステップに熱エネルギーのみを使用するプロセスと比較して、ドナー基板の残りの部分からの圧電層の剥離を実行するのに必要な熱収支を下げることができる。したがって、ドナー基板と支持基板との間の熱膨張係数の大きな差の悪影響を低減させることができる。
【0022】
また、本発明の目的は、複合体を保持するための保持手段、特に真空及び/又は静電保持手段を備えるチャックと、複合体内部の所定の分割領域を脆弱化するために電界を印加するための電極とによって達成される。一変形形態によると、静電保持手段と電界を印加するための電極とは、互いに独立していてもよい。このようにして、本方法に関して上述したような保持作用及び脆弱化作用を互いに対して最適化することができる。
【0023】
本発明は、添付の図面と併せて有利な例示的な実施形態を使用して、以下でより詳細に説明される。
【図面の簡単な説明】
【0024】
図1a】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
図1b】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
図1c】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
図1d】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
図1e】支持基板上に圧電層を転写する方法の実施形態を示す概略図である。
図2】本発明の第2の実施形態による構成を示す概略図である。
図3】本発明の第3の実施形態による構成を示す概略図である。
【発明を実施するための形態】
【0025】
図1a〜図1eは、支持基板上に圧電層を転写する方法の実施形態を示す。
【0026】
本発明による方法のステップa)に対応する図1aに示すプロセスステップでは、イオン5を注入することによって圧電ドナー基板3内に所定の分割領域1が生成される。
【0027】
圧電ドナー基板3は、例えば、LiTaO(LTO)、AlN、ZnO、Pb[ZrTi1−x]O(0≦x≦1)(PZT)、及びLiNbO(LNO)とすることができる。以下では、単に本発明による一例として、圧電ドナー基板は、LTOから作られたバルク圧電基板である。一変形形態によると、ドナー基板は、上部に圧電層を有するハンドル基板を備えることができる。
【0028】
圧電ドナー基板3内部に所定の分割領域1を得るために、5*1016〜2*1017のH若しくはHe又はH/Heの混合物のイオン/cmが、所定の分割領域1の所望の深さdに応じて約10keV〜1MeVのエネルギーで注入される。上述した注入条件下では、深さdは、60nm〜6μm程度である。
【0029】
図1bに示す次のステップは、イオン注入によって生成された所定の分割領域1を形成する欠陥7を成長させる第1の熱処理ステップである。表面9の粗さは、5nmRMS未満である。本発明によると、この第1の熱処理ステップは、0℃〜200℃の温度で約1〜24時間の間行われる。
【0030】
本発明によるステップb)を図1cに示す。このステップは、圧電ドナー基板3を支持基板11に、特に接合によって取り付け、以て複合体13を形成することからなる。支持基板11は、Siウェーハのような半導体基板、又はサファイアのような絶縁体、或いはMoのような金属とすることができる。
【0031】
接合ステップは、大気圧又は真空下で、典型的には、10−2mbar未満、特に10−3〜10−4mbar程度の一次真空下で行われる。2つの基板3と11との間の接合を強化するために、接合は、最大100℃の温度で行われる。
【0032】
図1dは、製造プロセスの次のステップを示す。このステップは、本発明によるステップc)に対応する。電界が複合体13に印加され、電界線15は、所定の分割領域1に対して本質的に垂直である。本発明の一態様によると、電界線15は、圧電効果を最適化するために圧電ドナー基板3の分極軸17(又はポーリング軸(poling axis))と本質的に平行である。圧電特性のために、電界15の存在は、圧電支持基板3内部でz方向に機械的変形をもたらす。この変形は、所定の分割領域1をさらに脆弱化する。所望の電界を得るために、最大10kVの電圧が印加される(図2及び図3に関する以下の記載をさらに参照)。
【0033】
電界の強度に応じて、支持基板11及び転写された圧電層21を含む改質された複合体13’からの圧電ドナー基板の残りの部分19の完全な剥離が、図1eに示すように所定の分割領域で起こり得る。
【0034】
一変形形態によると、図1eに示すような剥離は、電界15の印加中又は印加後に、複合体13を加熱することによっても得ることができる。この第2の熱処理ステップでは、最大100℃の温度が最終的な剥離に使用される。温度の選択は、第1の熱処理ステップの条件及び電界15の強度に依存する。
【0035】
本発明による方法を用いて、圧電層材料21と支持基板11との間の熱膨張係数の既存の大きな差にわずらわされることなく、薄い圧電層21を支持基板11上に転写することが可能になる。
【0036】
次いで、圧電ドナー基板の残りの部分19をドナー基板3として再利用して、図1a〜図1eに関して記載したようなプロセスを再開することができる。
【0037】
図2は、本発明の第2の実施形態による構成を概略的に示す。図2は、図1dに示すような本発明による方法の少なくともステップc)を実行するために使用される剥離チャンバ31を示す。
【0038】
剥離チャンバは、第1の実施形態に関して詳細に記載したような圧電ドナー基板3及び支持基板11を含む複合体13に電界39を印加することができるように、正極35及び負極37を含むチャック33を備える。第1の実施形態の特徴の記載は、再び繰り返されないが、参照によりここに組み込まれる。チャックは、複合体13を保持するためのさらなる手段、例えば、真空又は静電手段を備えることができる。本実施形態では、これらの手段は、電極35及び37から独立している。
【0039】
複合体13は、複合体13の圧電ドナー基板3がチャック33上に配置されるように、チャック33上に位置決めされる。
【0040】
正極35及び負極37は、電界39が少なくとも圧電ドナー基板3の厚さd’内でチャック33の表面に対して本質的に垂直になるように配置される。圧電ドナー基板の分極軸17もチャック33に対して垂直であることにより、圧電効果を最適化することができ、以て所定の分割領域1に機械的ひずみを生成し、さらに脆弱化をもたらすことができる。
【0041】
一変形形態によると、特に電界が十分に強い場合は、チャック33上に配置されるのは、支持基板とすることもできる。しかしながら、絶縁性支持基板11については、圧電ドナー基板3をチャック33上に配置することが好ましい。
【0042】
一変形形態では、正極35及び負極37は、互いにかみ合わされ、電気的絶縁体(図示せず)、例えば、薄いセラミック層が間に配置される。
【0043】
分割チャンバ31の制御ユニットは、最大10kV、好ましくは1kV〜5kVの電圧を電極に印加することができるように構成されている。本実施形態では、1つの静電チャックのみが必要であり、これによって剥離チャンバ31の設計が簡略化される。
【0044】
図3は、本発明の第3の実施形態による構成を概略的に示す。図3は、図1dに示すような本発明による方法の少なくともステップc)を実行するために使用される剥離チャンバ51の第2の実施形態を示す。第1及び第2の実施形態の特徴の記載は、再び繰り返されないが、参照によりここに組み込まれる。
【0045】
本実施形態では、2つのチャック53及び55が使用されている。下部チャック53は、正極57を含み、上部チャック55は、負極59を含む。一変形形態によると、分極は、互いに入れ替えることができる。複合体13は、2つのチャック53と55との間に挟まれている。
【0046】
また、本構成では、電界線61は、圧電効果を最適化するために圧電ドナー基板の分極方向17と平行であり、所定の分割領域1において最適化された脆弱化をもたらす。
【0047】
この電極構成では、最大5kV、特に200V〜1kVの電圧を電極53及び55に印加して、圧電ドナー基板3と支持基板11の界面における剥離を観察することなく、所定の分割領域1において所望の効果を得ることができる。
【0048】
第2及び第3の実施形態の剥離チャンバ31及び51は、さらなる変形形態によると、本発明による方法のステップb)に使用され、図1cに示すような取付けステップを実現することができる。さらに、剥離チャンバは、さらなる変形形態によると、熱処理を行うこと及び/又は真空下でのプロセスステップを行うことができるように加熱手段及び/又は真空ポンプを備えることもできる。
【0049】
第1〜第3の実施形態のいずれか1つの特徴は、個々に、又は他の実施形態のいずれか1つとグループで組み合わされて、本発明による方法及び/又は分割チャンバのさらなる変形形態を形成することができる。
図1a
図1b
図1c
図1d
図1e
図2
図3