特許第6780329号(P6780329)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ TDK株式会社の特許一覧
<>
  • 特許6780329-圧電素子 図000002
  • 特許6780329-圧電素子 図000003
  • 特許6780329-圧電素子 図000004
  • 特許6780329-圧電素子 図000005
  • 特許6780329-圧電素子 図000006
  • 特許6780329-圧電素子 図000007
  • 特許6780329-圧電素子 図000008
  • 特許6780329-圧電素子 図000009
  • 特許6780329-圧電素子 図000010
  • 特許6780329-圧電素子 図000011
  • 特許6780329-圧電素子 図000012
  • 特許6780329-圧電素子 図000013
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6780329
(24)【登録日】2020年10月19日
(45)【発行日】2020年11月4日
(54)【発明の名称】圧電素子
(51)【国際特許分類】
   H01L 41/083 20060101AFI20201026BHJP
   H01L 41/047 20060101ALI20201026BHJP
   H01L 41/09 20060101ALI20201026BHJP
   H01L 41/297 20130101ALI20201026BHJP
【FI】
   H01L41/083
   H01L41/047
   H01L41/09
   H01L41/297
【請求項の数】3
【全頁数】17
(21)【出願番号】特願2016-135278(P2016-135278)
(22)【出願日】2016年7月7日
(65)【公開番号】特開2018-6680(P2018-6680A)
(43)【公開日】2018年1月11日
【審査請求日】2019年2月22日
(73)【特許権者】
【識別番号】000003067
【氏名又は名称】TDK株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100124062
【弁理士】
【氏名又は名称】三上 敬史
(72)【発明者】
【氏名】池田 佳生
(72)【発明者】
【氏名】稲葉 勝也
(72)【発明者】
【氏名】太田 義明
(72)【発明者】
【氏名】毛塚 貴大
(72)【発明者】
【氏名】佐々木 誠志
【審査官】 上田 智志
(56)【参考文献】
【文献】 特開2007−081276(JP,A)
【文献】 特開2006−165193(JP,A)
【文献】 特開2010−278178(JP,A)
【文献】 特開2006−147941(JP,A)
【文献】 特開2007−176161(JP,A)
【文献】 米国特許出願公開第2016/0126450(US,A1)
【文献】 特開昭63−288094(JP,A)
【文献】 独国特許出願公開第102010049311(DE,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 41/047,41/083,41/09,41/297
B41J 2/16
H01G 4/30
H02N 2/00
F02M 51/00
(57)【特許請求の範囲】
【請求項1】
電極層と圧電体層とが交互に積層された積層体を備えた圧電素子であって、
前記積層体が、前記電極層のうちの第1の電極層の一方面に重ねられた第1の圧電体層に貫設されて該第1の圧電体層を介して積層方向に隣り合う前記電極層のうちの第2の電極層の間に介在する第1のスルーホール導体と、前記第1の圧電体層が一方面に重ねられた前記第1の電極層の他方面に重ねられた第2の圧電体層に貫設されて該第の圧電体層を介して積層方向に隣り合う前記電極層のうちの第3の電極層の間に介在する第2のスルーホール導体とを含む積層部分を有し、
前記積層部分において、
前記第1のスルーホール導体は、前記第2の圧電体層側の端面に第1の窪みを有し、かつ、前記第2の圧電体層が前記第1の窪みに入り込む突部を有し、
前記第2のスルーホール導体は、前記第1の圧電体層側の端面に第2の窪みを有し、かつ、前記第1の圧電体層が、前記第2の窪みに入り込む突部を有し、
電圧を印加したときに圧電体層に電界が生じて変形する活性部と、電圧を印加したときに圧電体層に電界が生じない非活性部とを有し、
前記積層部分は前記非活性部に位置し、
前記第1のスルーホール導体と前記第2のスルーホール導体とは、前記積層体の積層方向から見て隣接している、圧電素子。
【請求項2】
前記第1のスルーホール導体の厚さが、前記第1の圧電体層の厚さより薄い、請求項1に記載の圧電素子。
【請求項3】
前記第2のスルーホール導体の厚さが、前記第2の圧電体層の厚さよりも薄い、請求項1に記載の圧電素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、圧電素子に関する。
【背景技術】
【0002】
従来より、圧電素子として、薄型の積層型圧電素子が知られている。このような圧電素子においては、表面電極や内部電極といった電極層の間は、側面電極または圧電体層に貫設されたスルーホール導体を介して導通が図られる。
【0003】
上記の側面電極は、素体の側面に焼き付けやスパッタ、蒸着等によって設けられることが一般的であるが、このような側面電極は、外部に露出しているため外的要因により破損したり劣化したりしやすい。一方、上記のスルーホール導体は、素体の内部に位置するため、外的要因に対して高い耐性を有する。下記引用文献1には、スルーホール導体を介して電極間の導通が図られたアクチュエータが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−207340号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述した積層型圧電素子は、電極層と圧電体層とが交互に重なる積層体を有し、積層体は、電極材料と圧電材料とを重ねたものを焼成して得られるが、その焼成時の収縮に起因する残留応力が積層体内部に生じやすい。特に、内部電極と圧電体層とは構成材料や物性が異なるため、その界面や界面周辺に応力が集中する傾向がある。
【0006】
そして、焼成時等において生じる応力は、内部電極やスルーホール導体における導通不良や断線の原因となり、圧電素子の接続信頼性を低下させる。
【0007】
そこで、本開示では、接続信頼性の向上が図られた圧電素子を提供することを目的とする。
【課題を解決するための手段】
【0008】
本開示に係る圧電素子は、電極層と圧電体層とが交互に積層された積層体を備えた圧電素子であって、積層体が、電極層の一方面に重ねられた第1の圧電体層に貫設された第1のスルーホール導体と、該電極層の他方面に重ねられた第2の圧電体層に貫設された第2のスルーホール導体とを含む積層部分を有し、積層部分において、第1のスルーホール導体は、第2の圧電体層側の端面に第1の窪みを有し、かつ、第2の圧電体層が第1の窪みに入り込む突部を有し、第2のスルーホール導体は、第1の圧電体層側の端面に第2の窪みを有し、かつ、第1の圧電体層が、第2の窪みに入り込む突部を有する。
【0009】
上記圧電素子の積層部分では、電極層の一方面側の第1のスルーホール導体の第1の窪みおよび電極層の他方面側の第2のスルーホール導体の第2の窪みにより、該積層部分の内部に応力が生じたり外部から応力が付加されたりしたときに、その応力が緩和される。それにより、上記積層部分において電極層やスルーホール導体の導通不良や断線が生じる事態が抑制される。その上、上記積層部分では、第1のスルーホール導体の第1の窪みに第2の圧電体層の突部が入り込んでおり、かつ、第2のスルーホール導体の第2の窪みに第1の圧電体層の突部が入り込んでいることで、それぞれのスルーホール導体に対する圧電体層の保持力が増している。それにより、各スルーホール導体の変位や変形が抑制され、上記積層部分における導通不良や断線が生じる事態がさらに抑制される。
【0010】
また、電圧を印加したときに圧電体層に電界が生じて変形する活性部と、電圧を印加したときに圧電体層に電界が生じない非活性部とを有し、積層部分は非活性部に位置し、第1のスルーホール導体と第2のスルーホール導体とは、積層体の積層方向から見て、活性部と非活性部の並び方向に沿って隣接している態様であってもよい。活性部は、分極時や駆動時に変形し、その活性部の変形に伴う応力や歪み等が非活性部に付加される。ただし、上記積層部分では、第1のスルーホール導体が第2の圧電体層側の端面に第1の窪みを有し、かつ、第2のスルーホール導体が第1の圧電体層側の端面に第2の窪みを有するため、上記の応力や歪みが緩和され、それにより、上記積層部分における導通不良や断線が生じる事態が抑制される。
【0011】
また、第1のスルーホール導体の厚さが第1の圧電体層の厚さより薄い、または、第2のスルーホール導体の厚さが、第2の圧電体層の厚さよりも薄い態様であってもよい。
【発明の効果】
【0012】
本開示によれば、接続信頼性の向上が図られた圧電素子が提供される。
【図面の簡単な説明】
【0013】
図1】第1実施形態に係る圧電素子の斜視図である。
図2図1に示す圧電素子のII−II線断面図である。
図3図1に示す圧電素子の非活性部の要部拡大図である。
図4】圧電素子の圧力が付加されたときの様子を示した図である。
図5】圧電素子の圧力が付加されたときの様子を示した図である。
図6】従来技術に係る圧電素子の非活性部の要部拡大断面図である。
図7】第2実施形態に係る圧電素子の分解斜視図である。
図8図7に示す圧電素子の2層目、4層目、6層目、8層目の圧電体層の平面図である。
図9図7に示す圧電素子の3層目、5層目、7層目の圧電体層の平面図である。
図10図7に示す圧電素子の最上層の圧電体層の平面図である。
図11図7に示す圧電素子のXI−XI線断面図である。
図12図7に示す圧電素子の非活性部の要部拡大断面図である。
【発明を実施するための形態】
【0014】
以下、添付図面を参照して、本開示の実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【0015】
まず、第1実施形態に係る圧電素子10の構成について、図1および図2を参照しつつ説明する。
【0016】
図1に示すように、圧電素子10は、一方向に延びる直方体の外形を有する積層体20を備えている。積層体20の寸法は、一例として、長手方向長さ2.0mm、短手方向長さ0.5mm、厚さ0.15mmである。積層体20は、図2に示すように、複数の電極層30と複数の圧電体層36、38とを含み、電極層30と圧電体層36、38とが交互に積層されて構成されている。本実施形態では、積層体20は、電極層30を3層以上含み、圧電体層36、38を2層以上含む。図1、2では、積層体20は、電極層30と圧電体層36、38とをそれぞれ7層ずつ含んでいる。
【0017】
複数の電極層30は、Ptで構成されており、Pt以外の導電材料(Ag−Pd合金、Au−Pd合金、Cu、Ag、Ni等)で構成することもできる。複数の電極層30は、スクリーン印刷等によりパターン形成されている。複数の電極層30は、電極パターンの異なる第1の電極層31、第2の電極層32および第3の電極層33で構成されている。複数の電極層30は、図2に示すように、上から順に、第1の電極層31と第2の電極層32とが交互に並んでおり、最も下の層が第3の電極層33となっている。
【0018】
第1の電極層31の電極パターンは、積層体20の一端部20a付近に形成された短パターン31aと、短パターン31aから所定のギャップを介して積層体20の他端部20bまでの延びる長パターン31bとを含む。第2の電極層32の電極パターンは、第1の電極層31とは対称的なパターンであり、積層体20の他端部20b付近に形成された短パターン32aと、短パターン32aから所定のギャップを介して積層体20の一端部20aまでの延びる長パターン32bとを含む。第3の電極層33は、全域に形成されたパターン(いわゆるベタパターン)である。
【0019】
複数の圧電体層36、38は、いずれも長方形平板状であり、一例として、長手方向長さ2.0mm、短手方向長さ0.5mm、厚さ20μmである。各圧電体層36、38は、たとえば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料で構成されており、Zn、Nb等の添加物を含んでいる。複数の圧電体層36、38は、上下に電極層30が位置する圧電体層36と、上にのみ電極層30が位置する最下層の圧電体層38とを含む。
【0020】
圧電体層36には、所定箇所にスルーホール36aが貫設されており、各スルーホール36aが形成された領域には、圧電体層36の上下に位置する電極層30同士を接続するスルーホール導体40が形成されている。すなわち、スルーホール導体40は、圧電体層36に設けられたスルーホール36aに電極材料を充填して構成されている。
【0021】
スルーホール導体40は、積層体20の一端部20aにおいて、スルーホール導体42として、第1の電極層31の短パターン31aと第2の電極層32の長パターン32bとを接続している。そのため、第1の電極層31の短パターン31aおよび第2の電極層32の長パターン32bはいずれも、積層体20表面の第1の電極層31の短パターン31aに接続された外部接続端子T2と電気的に接続されて、同じ極性を有する。
【0022】
また、スルーホール導体40は、積層体20の他端部20bにおいて、スルーホール導体44として、第2の電極層32の短パターン32aと第1の電極層31の長パターン31bとを接続している。また、スルーホール導体40は、積層体20の他端部20bにおいて、スルーホール導体44として、第2の電極層32の短パターン32aと第3の電極層33とを接続している。そのため、第2の電極層32の短パターン32aと第1の電極層31の長パターン31bと第3の電極層33とはいずれも、積層体20表面の第1の電極層31の長パターン31bに接続された外部接続端子T1と電気的に接続されて、同じ極性を有する。
【0023】
圧電素子10においては、積層体20の表面に一対の外部接続端子T1、T2が設けられており、片面に両極性の端子が露出しているため、片面側から導通を取ることができる。
【0024】
一対の外部接続端子T1、T2の間に電圧が印加されると、積層体20の一端部20a側で接続された電極群(すなわち、第1の電極層31の短パターン31aおよび第2の電極層32の長パターン32b)と、他端部20b側で接続された電極群(すなわち、第1の電極層31の長パターン31b、第2の電極層32の短パターン32aおよび第3の電極層33)とが異なる極性を有する。このとき、積層体20の両端部20a、20bに挟まれた部分、たとえば中央付近において重なり合う第1の電極層31の長パターン31bと第2の電極層32の長パターン32bとの間に電界が生じ、これらの間に位置する圧電体層36の部分が分極方向に応じて変形(伸長または収縮)する。そのため、積層体20の両端部20a、20bに挟まれた部分は、一対の外部接続端子T1、T2の間に電圧が印加された際に変形する活性部Sbとなっている。
【0025】
積層体20の一端部20a付近は、同じ極性の電極層部分31a、32bが重なり合う積層部分であるため、一対の外部接続端子T1、T2の間に電圧が印加されても変形はほとんど生じない。そのため、積層体20の一端部20a付近は、電圧が印加されても変形しない非活性部Saとなっている。非活性部Saは、大きな変位が生じない点から、上述したスルーホール導体40の設置に適している。積層体20の他端部20b付近も、同じ極性の電極層部分31b、32aが重なり合う積層部分であるため、一端部20a付近と同様に、電圧が印加されても変形しない非活性部Saとなっている。このように圧電素子10では、積層体20の長手方向に沿って非活性部Saと活性部Sbとが並んでいる。
【0026】
圧電体層38は、上にのみ第3の電極層33が位置するため、積層体20の両端部20a、20b同様、一対の外部接続端子T1、T2の間に電圧が印加されても変形はほとんど生じない。圧電体層38には、スルーホール導体46が貫設されている。スルーホール導体46は、圧電体層38に設けられたスルーホールに電極材料を充填して構成することができる。スルーホール導体46は、電極層30の導通を目的としないダミーのスルーホール導体であり、たとえば部品の表裏や極性を識別するために用いられ得る。
【0027】
積層体20では、一対の外部接続端子T1、T2の間に電圧が印加されても変形が実質的に生じない部分(すなわち、両端部20a、20bおよび最下層の圧電体層38)にのみ、スルーホール導体42、44、46が設けられている。
【0028】
続いて、非活性部Saにおける電極層30および圧電体層36の構成について、図3を参照しつつ説明する。図3は、積層体20の他端部20b側の非活性部Saの断面を示している。
【0029】
図3に示すように、非活性部Saでは、同じ極性を有する電極層30(より詳しくは、電極層31b、32a)が、圧電体層36を介して重なっている。なお、説明の便宜上、重なり合う電極層30を上側から順に、第1層30A、第2層30B、第3層30C、第4層30Dとも称す。また、第1層30Aと第2層30Bとの間に介在する圧電体層36を特に第1の圧電体層36Aと称し、第2層30Bと第3層30Cとの間に介在する圧電体層36を特に第2の圧電体層36Bと称し、第3層30Cと第4層30Dとの間に介在する圧電体層36を特に第3の圧電体層36Cと称す。
【0030】
隣り合う第1層30A、第2層30B、第3層30C、第4層30Dの層間は、圧電体層36に貫設されたスルーホール導体40により接続されている。たとえば、第1の圧電体層36Aに貫設された第1のスルーホール導体40Aは、上下に位置する第1層30Aと第2層30Bとを接続する。第2の圧電体層36Bに貫設された第2のスルーホール導体40Bは、上下に位置する第2層30Bと第3層30Cとを接続する。第3の圧電体層36Cに貫設された第3のスルーホール導体40Cは、上下に位置する第3層30Cと第4層30Dとを接続する。
【0031】
ただし、上下に隣り合うスルーホール導体40同士は、厚さ方向(積層体20の積層方向)から見て重なっておらず、隣接している。具体的には、第1の圧電体層36Aの第1のスルーホール導体40Aと、第2の圧電体層36Bの第2のスルーホール導体40Bとは、厚さ方向から見て重なっておらず、積層体20の長手方向(図の左右方向)にズレて配置されている。また、第2の圧電体層36Bの第2のスルーホール導体40Bと、第3の圧電体層36Cの第3のスルーホール導体40Cとも、厚さ方向から見て重なっておらず、図の左右方向にズレて配置されている。第3の圧電体層36Cの第3のスルーホール導体40Cは、第1の圧電体層36Aの第1のスルーホール導体40Aと、厚さ方向から見て重なっている。スルーホール導体40のズレ量は、たとえば、スルーホール導体40の最大半径以上であることが好ましく、スルーホール導体40の最大直径以上であることがより好ましい。
【0032】
次に、上述した圧電素子10を作製する手順について説明する。
【0033】
まず、圧電体層36の形成に用いる圧電セラミック粉に、バインダおよび有機溶剤などを加えてペーストにする。そして、得られたペーストを、たとえばドクターブレード法を用いて所定寸法のグリーンシートを複数枚作製する。このとき、バインダに対する可塑剤の割合を調整し、充分に変形するようにする。
【0034】
各グリーンシートには、スルーホール導体40を形成する箇所に、YAGレーザを用いてスルーホールを形成しておく。
【0035】
各グリーンシート上に、電極層30となる電極ペースト(たとえば、Pd−Ag合金(Pd:Ag=3:7))を、上述したパターンとなるようにスクリーン印刷法を用いて塗布形成する。電極ペーストが塗布されると、グリーンシートに形成されたスルーホールに電極ペーストが充填されるが、電極ペーストの収縮率に応じて電極ペーストのスルーホールへの充填率が調整される。
【0036】
続いて、電極ペーストがそれぞれに印刷された複数のグリーンシートを重ね合わせ、さらに温間等方圧プレス(WIP)等のプレス処理をおこない、積層体グリーンを得る。温間等方圧プレスでは、たとえば約80℃の温度下で約50MPaで加圧する。このとき、スルーホール部近傍の電極層となるべき部分を高温等圧下で湾曲させる。
【0037】
そして、得られた積層体グリーンを焼成する。具体的には、積層体グリーンを安定化ジルコニアで構成されたセッターに載せて、脱バインダ処理をおこない、さらに、積層体グリーンを載せたセッターを安定化ジルコニア質の匣鉢に入れて、約1100℃で焼成する。
【0038】
焼成後、所定の分極処理を施して、圧電素子10が完成する。分極処理では、たとえば、100℃の温度下で電界強度2kV/mmの電圧を3分間印加する。
【0039】
上述した手順により得られた圧電素子10においては、スルーホール導体40は、図3に示すように、その上下面がスルーホール導体40側に窪んで、窪み40aが形成される。たとえば、第1の圧電体層36Aに貫設された第1のスルーホール導体40Aは、上面に第1のスルーホール導体40Aの側(図3における下側)に窪んだ窪み40aを有し、かつ、下面(第2の圧電体層36B側の端面)に第1のスルーホール導体40Aの側(図3における上側)に窪んだ窪み40aを有する。同様に、第2のスルーホール導体40Bおよび第3のスルーホール導体40Cも、上下面それぞれに窪み40aを有する。図3に示すように、第1のスルーホール導体40Aの厚さ、第2のスルーホール導体40Bの厚さおよび第3のスルーホール導体40Cの厚さはいずれも、圧電体層36の厚さよりも薄くなっている。
【0040】
そして、各スルーホール導体40に形成された窪み40aに、圧電体層36の突部36bがそれぞれ入り込んでいる。たとえば、第1のスルーホール導体40Aの下面の窪み(第1の窪み)40aに、第2の圧電体層36Bの上向きの突部36bが入り込んでいる。また、第2のスルーホール導体40Bの上面の窪み(第2の窪み)40aに、第1の圧電体層36Aの下向きの突部36bが入り込んでいる。
【0041】
このようなスルーホール導体40の形状、電極層30の形状および圧電体層36の形状は、圧電素子10の作製時に、スルーホール近傍の電極層を高温等圧下で湾曲させたことで得られると考えられる。
【0042】
以上において説明したとおり、圧電素子10は、複数の電極層30と複数の圧電体層36とが交互に積層された積層体20を備えた圧電素子であって、積層体20が、電極層30Bの一方面に重ねられた第1の圧電体層36Aに貫設された第1のスルーホール導体40Aと、該電極層30Bの他方面に重ねられた第2の圧電体層36Bに貫設された第2のスルーホール導体40Bとを含む積層部分として、非活性部Saを有している。そして、非活性部Saにおいて、第1のスルーホール導体40Aは下面(第2の圧電体層36B側の端面)に第1の窪み40aを有し、かつ、第2の圧電体層36Bが第1の窪み40aに入り込む突部36bを有し、第2のスルーホール導体40Bは上面(第1の圧電体層36A側の端面)に第2の窪み40aを有し、かつ、第1の圧電体層36Aが第2の窪み40aに入り込む突部36bを有する。
【0043】
上述した圧電素子10では、圧電素子10を作製する際の焼成のときに非活性部Saに生じる内部応力(すなわち、焼成時の収縮による残留応力)や外部から非活性部Saに付加された応力は、第1のスルーホール導体40A下面の窪み40aと第2のスルーホール導体40B上面の窪み40aとによって緩和される。それにより、たとえばスルーホール導体40の変形や断裂等が抑制され、非活性部Saにおける電極層30やスルーホール導体40の導通不良や断線が生じる事態が抑制される。
【0044】
その上、非活性部Saでは、スルーホール導体40の窪み40aに圧電体層36の突部36bが入り込んでいるため、スルーホール導体40に対する圧電体層36の保持力が増している。スルーホール導体40の上下面が平坦であり圧電体層が入り込んでいない構成に比べ、スルーホール導体40の窪み40aに圧電体層36の突部36bが入り込んでいる構成では、スルーホール導体40の変位や変形が抑制または阻害される。それにより、非活性部Saにおける導通不良や断線が生じる事態がさらに抑制される。
【0045】
特に、上述した非活性部Saにおいては、第1のスルーホール導体40Aと第2のスルーホール導体40Bが、積層体20の積層方向から見て隣接しているため、第1の圧電体層36Aの下向きの突部36bと第2の圧電体層36Bの上向きの突部36bとが積層体20の積層方向から見て隣接している。そのため、互いにズレて向かい合う両突部36bが楔として有効に機能し、第1の圧電体層36Aと第2の圧電体層36Bとに挟まれた第2層30Bの移動(すなわち、積層体20の積層方向および面方向の移動)が効果的に拘束される。したがって、非活性部Saにおける導通不良や断線が生じる事態がより一層抑制される。
【0046】
なお、圧電素子10では、積層体20の一端部20a側の非活性部Saが、上述した他端部20b側の非活性部Saと同様の電極層30、圧電体層36およびスルーホール導体40の構成を有しているため、一端部20a側の非活性部Saでも上記と同様の効果が得られる。
【0047】
また、圧電素子10では、活性部Sbにおける伸縮や振動等の変形に伴い、活性部Sbから非活性部Saへ応力や歪みが付加されたときに、そのような応力や歪みも緩和される。
【0048】
ここで、活性部Sbから非活性部Saへ付加される応力や歪みについて、図4および図5を参照しつつ説明する。
【0049】
図4は、一対の外部接続端子T1、T2間の電圧印加により、活性部Sbが積層体20の長手方向に伸長したときの非活性部Saの状態を示している。このとき、非活性部Saには、活性部Sbと非活性部Saとの並び方向である積層体20の長手方向からの圧縮応力や圧縮歪みが付加される。そのため、非活性部Saは、積層体20の長手方向に関して全体的に縮む。ただし、非活性部Sa内のスルーホール導体40および圧電体層36が上述した構成を有するため、非活性部Saの縮みに応じて窪み40aの深さを深くすることで、電極層30に対する圧縮応力および圧縮歪みは緩和される。このようなスルーホール導体40の窪み40aの深化は、非活性部Saが高さ方向から引っ張られたときにも生じ得る。
【0050】
図5は、一対の外部接続端子T1、T2間の電圧印加により、活性部Sbが積層体20の長手方向に収縮したときの非活性部Saの状態を示している。このとき、非活性部Saには、活性部Sbと非活性部Saとの並び方向である積層体20の長手方向からの引張応力や引張歪みが付加される。そのため、非活性部Saは、積層体20の長手方向に関して全体的に伸びる。ただし、非活性部Sa内のスルーホール導体40および圧電体層36が上述した構成を有するため、非活性部Saの伸びに応じて窪み40aの深さを浅くすることで、電極層30に対する引張応力および引張歪みは緩和される。このようなスルーホール導体40の窪み40aの平坦化は、非活性部Saが高さ方向から圧縮されたときにも生じ得る。
【0051】
図6に、従来技術に係る圧電素子の非活性部の要部拡大断面図を示す。図6において、符号52、54、56はそれぞれ、電極層、圧電体層、スルーホール導体を示す。図6に示すように、従来技術に係る圧電素子の非活性部のスルーホール導体56の上下面は平坦であり、窪みがなく、そのため、従来技術に係る圧電素子では非活性部に付加される応力や歪みを緩和することができない。その結果、電極層52がスルーホール導体56から脱離したり断線したりする事態が生じ得る。
【0052】
上述した圧電素子10では、分極時や駆動時に活性部Sbから非活性部Saへ付加される応力や歪みについても緩和される。それにより、上記積層部分において電極層30やスルーホール導体40の導通不良や断線が生じる事態が抑制される。
【0053】
次に、第2実施形態に係る圧電素子100の構成について、図7〜10を参照しつつ説明する。
【0054】
図7に示されるように、圧電素子100は、個別電極102が形成された複数の圧電体層103と、コモン電極104が形成された複数の圧電体層105とが交互に積層され、更に、端子電極117、118が形成された圧電体層107が最上層に積層されることで構成されている。
【0055】
圧電素子100は、一方向に延びる直方体の外形を有する積層体101を備えている。積層体101の寸法は、一例として、長手方向長さ30.0mm、短手方向長さ15.0mm、厚さ0.30mmである。
【0056】
圧電体層103,105,107は、いずれも長方形平板状であり、一例として、長手方向長さ30.0mm、短手方向長さ15.0mm、厚さ30μmである。各圧電体層103、105、107は、たとえば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料で構成されており、Nb、Sr等の添加物を含んでいる。
【0057】
各圧電体層103,105,107は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、例えば「15mm×30mm,厚さ30μm」の長方形薄板状に形成されている。また、個別電極102、コモン電極104および端子電極117、118は、Ag−Pd合金(Ag70wt%、Pd30wt%)で構成されており、Ag−Pd合金以外の導電材料(Ag−Pt合金、Au−Pd合金、Cu、Ni等)で構成することもできる。スクリーン印刷によりパターン形成されたものである。
【0058】
最上層の圧電体層107から数えて2層目、4層目、6層目、8層目の圧電体層103の上面には、図8に示されるように、複数の長方形状の個別電極102が千鳥配置されている。各個別電極102は、その長手方向が圧電体層103の長手方向と直交するように配置されており、隣り合う個別電極102,102は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
【0059】
ここで、圧電体層103の長手方向を列方向、当該長手方向と直交する方向を行方向とすると、個別電極102は、例えば4行に並べて千鳥状に配置される。複数の個別電極102を千鳥配置にすることで、圧電体層103に対して効率の良い配置が可能となるため、圧電体層103において変形に寄与する活性部の面積を維持しつつ、圧電素子100の小型化或いは個別電極102の高集積化を図ることができる。
【0060】
各個別電極102は、近接する個別電極との間で対向する端部を接続端部102aとし、その接続端部102aの直下において、図11に示すように、圧電体層103に貫設されたスルーホール導体114に接続されている。スルーホール導体114は、圧電体層103に設けられたスルーホール103aに電極材料を充填して構成されている。
【0061】
更に、圧電体層103の上面の縁部には、上下に位置する圧電体層105のコモン電極104同士を電気的に接続するための中継電極106が形成されている。この中継電極106は、その直下において圧電体層103に貫設されたスルーホール導体114に接続されている。
【0062】
なお、最下層の圧電体層103の上面にも、上述した2層目、4層目、6層目、8層目の圧電体層103と同様に個別電極102が千鳥配置されている。ただし、最下層の圧電体層103は、中継電極106及びスルーホール導体114が形成されていない点で、2層目、4層目、6層目、8層目の圧電体層103と異なっている。
【0063】
また、最上層の圧電体層107から数えて3層目、5層目、7層目、9層目の圧電体層105の上面には、図9に示されるように、積層体101の積層方向(すなわち、積層型圧電素子100の厚さ方向)において圧電体層103の各接続端部102aに対向するように中継電極116が形成されている。各中継電極116は、その直下において、図11に示すように、圧電体層105に貫設されたスルーホール導体114に接続されている。スルーホール導体114は、圧電体層105に設けられたスルーホール105aに電極材料を充填して構成されている。
【0064】
更に、圧電体層105の上面にはコモン電極104が形成されている。このコモン電極104は、1行目及び2行目の中継電極116の集合と、3行目及び4行目の中継電極116の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極102の接続端部102aを除く部分と重なっている。これにより、圧電体層103,105において各個別電極102の接続端部102aを除く部分に対向する部分の全体を、変形に寄与する活性部(図11の活性部Sb)として有効に用いることができる。また、コモン電極104は、圧電体層105の外周部から所定の間隔をとって形成され、積層方向において圧電体層103の中継電極106に対向するように圧電体層105に貫設されたスルーホール導体114に接続されている。
【0065】
なお、9層目の圧電体層105の上面にも、上述した3層目、5層目、7層目の圧電体層105と同様に中継電極116及びコモン電極104が形成されている。ただし、9層目の圧電体層105は、積層方向において圧電体層103の中継電極106に対向するスルーホール導体114が形成されていない点で、3層目、5層目、7層目の圧電体層105と異なっている。
【0066】
また、最上層の圧電体層107の上面には、図10に示されるように、積層方向において圧電体層103の各個別電極102の接続端部102aに対向するように端子電極117が形成され、積層方向において圧電体層103の中継電極106に対向するように端子電極118が形成されている。各端子電極117,118は、その直下において圧電体層107に貫設されたスルーホール導体114に接続されている。
【0067】
これらの端子電極117,118には、駆動電源に接続するためにFPC(flexible printed circuit board)等のリード線が半田付けされる。そのため、リード線を半田付けするに際して半田を載せ易くすべく、端子電極117,118においては、Ag及びPdにより構成された導電材料からなる下地電極層上に、半田ぬれ性を良好にするためにAgにより構成された導電材料からなる表面電極層が形成されている。
【0068】
最上層の圧電体層107に形成された端子電極117,118の厚さは、他の電極層102、104、116の厚さよりも厚く、約1〜2μmである。端子電極117,118の厚さは、他の電極層102、104、116の厚さに対して、好ましくは5〜50%、より好ましくは10〜30%厚い。
【0069】
なお、最上層の圧電体層107の上面の周縁部にはダミー電極パターンを配置してもよい。周縁部にダミー電極パターンを配置することにより、プレス時の圧力の偏りが少なくなり、プレス後のグリーン密度のばらつきを低減できるという効果が得られる。
【0070】
以上のように電極パターンが形成された圧電体層103,105,107の積層によって、最上層の端子電極118に対しては、積層方向において4つのコモン電極104が中継電極106を介在させて整列し、整列した各電極層104,106は、スルーホール導体114により電気的に接続されることになる。
【0071】
また、最上層の各端子電極117に対しては、積層方向において5つの個別電極102が中継電極116を介在させて整列し、整列した各電極層102,116は、図11に示されるように、スルーホール導体114により電気的に接続されることになる。
【0072】
なお、積層体101の積層方向から見て隣り合うスルーホール導体114は、図11に示すように、それぞれの中心軸が重ならないように設計されており、積層方向から見て所定の間隔を空けて個別電極102の延在方向に沿って隣接するように、各圧電体層103,105に形成されている。隣り合うスルーホール導体114をこのように配置することで、スルーホール導体114による電気的な接続が確実化されている。
【0073】
積層型圧電素子100は、上述したとおりの電気的接続となっているため、所定の端子電極117と端子電極118との間に電圧を印加すると、個別電極102とコモン電極104との間に電圧が印加されて、個別電極102とコモン電極104とで圧電体層103、105が挟まれた部分である活性部Sbが変位する。したがって、電圧を印加する端子電極117を選択することで、マトリックス状に配置された各個別電極102に対応する活性部Sbのうち、選択した端子電極117下に整列する活性部Sbを積層方向に変位させることができる。このような積層型圧電素子100は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
【0074】
一方、個別電極102の接続端部102aと中継電極116とが重なる部分は、同じ極性の電極層31a、32bが重なり合う積層部分であるため、電圧が印加されてもほとんど変形しない。そのため、図11に示すように、個別電極102の接続端部102aと中継電極116とが重なる部分は、変形に寄与しない非活性部Saとなっている。また、最上層の圧電体層107は下にのみ個別電極102が位置するため、電圧が印加されても変形はほとんど生じない。積層体101では、電圧が印加されても変形が実質的に生じない部分(すなわち、個別電極102の接続端部102aと中継電極116とが重なる部分)にのみ、スルーホール導体114が設けられている。
【0075】
図11、12に示すように、非活性部Saでは、同じ極性を有する電極層130(より詳しくは、個別電極102、中継電極116)が、圧電体層103、105を介して重なっている。なお、説明の便宜上、重なり合う電極層130を上側から順に、第1層130A、第2層130B、第3層130C、第4層130Dとも称す。また、第1層130Aと第2層130Bとの間に介在する圧電体層103を特に第1の圧電体層136Aと称し、第2層130Bと第3層130Cとの間に介在する圧電体層105を特に第2の圧電体層136Bと称し、第3層130Cと第4層130Dとの間に介在する圧電体層103を特に第3の圧電体層136Cと称す。
【0076】
隣り合う第1層130A、第2層130B、第3層130C、第4層130Dの層間は、圧電体層103、105に貫設されたスルーホール導体114により接続されている。ただし、上下に隣り合うスルーホール導体114同士は、厚さ方向(積層体101の積層方向)から見て重なっておらず、隣接している。具体的には、第1の圧電体層136Aの第1のスルーホール導体114Aと、第2の圧電体層136Bの第2のスルーホール導体114Bとは、厚さ方向から見て重なっておらず、図の左右方向(すなわち、個別電極102の延在方向)にズレて配置されている。また、第2の圧電体層136Bの第2のスルーホール導体114Bと、第3の圧電体層136Cの第3のスルーホール導体114Cも、厚さ方向から見て重なっておらず、図の左右方向にズレて配置されている。第3のスルーホール導体114Cは、第1のスルーホール導体114Aと、厚さ方向から見て重なっている。スルーホール導体114のズレ量は、たとえば、スルーホール導体114の最大半径以上であることが好ましく、スルーホール導体114の最大直径以上であることがより好ましい。
【0077】
圧電素子100を作製する手順は、上述した圧電素子10を作製する手順と同様である。すなわち、所定パターンの電極ペーストを塗布したグリーンシートを重ねて、温間等方圧プレス等のプレス処理をおこない、積層グリーンシートを得る。このとき、スルーホール近傍の電極層となるべき部分を高温等圧下で湾曲させる。そして、得られた積層体グリーンを焼成するとともに所定の分極処理を施して、圧電素子100が完成する。
【0078】
上述した手順により得られた圧電素子100においては、スルーホール導体114は、図12に示すように、その上下面がスルーホール導体114側に窪んで、窪み114aが形成される。たとえば、第1の圧電体層136Aに貫設された第1のスルーホール導体114Aは、上面に第1のスルーホール導体114Aの側(図12における下側)に窪んだ窪み114aを有し、かつ、下面(第2の圧電体層136B側の端面)に第1のスルーホール導体114Aの側(図12における上側)に窪んだ窪み114aを有する。同様に、第2のスルーホール導体114Bおよび第3のスルーホール導体114Cも、上下面それぞれに窪み114aを有する。図12に示すように、第1のスルーホール導体114Aの厚さ、第2のスルーホール導体114Bの厚さおよび第3のスルーホール導体114Cの厚さはいずれも、圧電体層103、105の厚さよりも薄くなっている。
【0079】
このようなスルーホール導体114の形状、電極層130の形状および圧電体層103、105の形状は、圧電素子100の作製時に、スルーホール近傍の電極層を高温等圧下で湾曲させたことで得られると考えられる。
【0080】
第2実施形態に係る圧電素子100は、複数の電極層130と複数の圧電体層103、105とが交互に積層された積層体101を備えた圧電素子であって、積層体101が、電極層130Bの一方面に重ねられた第1の圧電体層136Aに貫設された第1のスルーホール導体114Aと、該電極層130Bの他方面に重ねられた第2の圧電体層136Bに貫設された第2のスルーホール導体114Bとを含む積層部分として、非活性部Saを有している。そして、非活性部Saにおいて、第1のスルーホール導体114Aは下面(第2の圧電体層136B側の端面)に第1の窪み114aを有し、かつ、第2の圧電体層136Bが第1の窪み114aに入り込む突部136bを有し、第2のスルーホール導体114Bは上面(第1の圧電体層136A側の端面)に第2の窪み114aを有し、かつ、第1の圧電体層136Aが第2の窪み114aに入り込む突部136bを有する。
【0081】
そして、第2実施形態に係る圧電素子100は、上述した第1実施形態に係る圧電素子10同様、圧電素子100を作製する際の焼成のときに非活性部Saに生じる内部応力や外部から非活性部Saに付加された応力は、第1のスルーホール導体114A下面の窪み114aと第2のスルーホール導体140B上面の窪み114aとによって緩和される。それにより、たとえばスルーホール導体114の変形や断裂等が抑制され、電極層130やスルーホール導体114の導通不良や断線が生じる事態が抑制される。
【0082】
その上、非活性部Saでは、スルーホール導体114の窪み114aに圧電体層103、105の突部136bが入り込んでいるため、スルーホール導体114に対する圧電体層103、105の保持力が増している。スルーホール導体114の上下面が平坦であり圧電体層が入り込んでいない構成に比べ、スルーホール導体114の窪み114aに圧電体層103、105の突部136bが入り込んでいる構成では、スルーホール導体114の変位や変形が抑制または阻害される。それにより、非活性部Saにおける導通不良や断線が生じる事態がさらに抑制される。
【0083】
特に、上述した非活性部Saにおいては、第1のスルーホール導体114Aと第2のスルーホール導体114Bが、積層体101の積層方向から見て隣接しているため、第1の圧電体層136Aの下向きの突部136bと第2の圧電体層136Bの上向きの突部136bとが積層体101の積層方向から見て隣接している。そのため、互いにズレて向かい合う両突部136bが楔として有効に機能し、第1の圧電体層136Aと第2の圧電体層136Bとに挟まれた第2層130Bの移動(すなわち、積層体101の積層方向および面方向の移動)が効果的に拘束される。したがって、非活性部Saにおける導通不良や断線が生じる事態がより一層抑制される。
【0084】
また、第2実施形態に係る圧電素子100は、上述した第1実施形態に係る圧電素子10同様、分極時や駆動時に活性部Sbから非活性部Saへ付加される応力や歪みについても緩和される。それにより、上記積層部分において電極層130やスルーホール導体114の導通不良や断線が生じる事態が抑制される。
【0085】
本発明は、上述した実施形態に限定されるものではない。たとえば、圧電素子の積層体の電極層や圧電体層の層数は、上述した積層部分を構成するに最低限必要な層数(すなわち、3層以上の電極層と2層以上の圧電体層)以上であれば、適宜増減することができる。また、積層体の総厚さ、電極層の厚さおよび圧電体層の厚さも、適宜増減することができる。さらに、第1のスルーホール導体の厚さ、第2のスルーホール導体の厚さおよび第3のスルーホール導体の厚さがいずれも圧電体層の厚さよりも薄い態様に限らず、第1のスルーホール導体の厚さ、第2のスルーホール導体の厚さおよび第3のスルーホール導体の厚さのいずれかが、圧電体層の厚さよりも薄い態様であってもよい。
【符号の説明】
【0086】
10、100…圧電素子、20、101…積層体、30、31、32、33、102、104、116、130…電極層、36、38、103、105、107…圧電体層、36a、103a、105a…スルーホール、36b、136b…突部、40、42、44、46、114…スルーホール導体、40a、114a…窪み、Sa…非活性部、Sb…活性部。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12