(58)【調査した分野】(Int.Cl.,DB名)
第1のスイッチング素子と第2のスイッチング素子を接続した第1のスイッチングレッグと、第3のスイッチング素子と第4のスイッチング素子を接続した第2のスイッチングレッグと、前記第1のスイッチングレッグと前記第2のスイッチングレッグとを並列に接続し、第1の入出力端子の直流電圧を交流電圧に変換する第1のフルブリッジ回路と、
トランスと、
前記第1のスイッチング素子と前記第2のスイッチング素子の接続点に一端が接続され、他端が前記トランスの1次巻線の一端に接続された第1のリアクトルと、
第5のスイッチング素子と第6のスイッチング素子を接続した第3のスイッチングレッグと、第7のスイッチング素子と第8のスイッチング素子を接続した第4のスイッチングレッグと、前記第3のスイッチングレッグと前記第4のスイッチングレッグとを並列に接続し、第2の入出力端子の直流電圧を交流電圧に変換する第2のフルブリッジ回路と、
前記第5のスイッチング素子と前記第6のスイッチング素子の接続点に一端が接続され、他端が前記トランスの2次巻線に接続された第2のリアクトルと、
前記それぞれのスイッチング素子に並列に接続されたコンデンサと、
前記それぞれのスイッチング素子を駆動する信号を生成し、前記第1のフルブリッジ回路と前記第2のフルブリッジ回路とのスイッチングの第1位相差を調整することにより、伝送電力を制御する制御部と
を備え、
前記制御部は、
起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグ、及び、前記第3のスイッチングレッグと前記第4のスイッチングレッグの少なくとも何れかの組み合わせを所定の第2位相差でスイッチングし、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子、又は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子を通常動作時のデューティ比よりも小さい第1のデューティ比で駆動する
ことを特徴とするDC/DCコンバータ。
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述のような従来技術は以下の問題がある。
【0005】
図19は、従来のDC/DCコンバータの課題を説明する図である。
図19に示すDAB(Dual Active Bridge)方式のDC/DCコンバータでは、1次側のフルブリッジ回路を駆動する信号と2次側のフルブリッジ回路を駆動する信号の位相差により電力伝送を制御する。しかし、1次側に接続される電圧源と2次側に接続される電圧源で電圧差があると、起動時に電圧が低い側のフルブリッジ回路を構成するスイッチング素子のボディダイオードやスイッチング素子に並列に接続された還流ダイオードを通してコンバータの内部、及び、その入出力部に設けられた大容量のコンデンサを充電するため、突入電流が流れてしまう。(例えば、
図19(b)に示すT1の期間の電流経路を
図19(a)に示す。)そのため、突入電流が流れることにより、素子の損傷を引き起こしてしまうことがある。特に、一方の入出力端子に負荷のみが接続される場合には電圧差が大きくなり、大きな突入電流が流れてしまう。
【0006】
本発明の一態様は、上記従来の問題を解決するものであって、大容量のコンデンサを接続したDC/DCコンバータにおいて、入力電圧と出力電圧に電圧差がある状況でも、起動時の突入電流を抑制する手段を提供することを目的とする。
【課題を解決するための手段】
【0007】
(1)上記の課題を解決するために、本発明の一態様に係るDC/DCコンバータは、第1のスイッチング素子と第2のスイッチング素子を接続した第1のスイッチングレッグと、第3のスイッチング素子と第4のスイッチング素子を接続した第2のスイッチングレッグと、前記第1のスイッチングレッグと前記第2のスイッチングレッグとを並列に接続し、第1の入出力端子の直流電圧を交流電圧に変換する第1のフルブリッジ回路と、トランスと、前記第1のスイッチング素子と前記第2のスイッチング素子の接続点に一端が接続され、他端が前記トランスの1次巻線の一端に接続された第1のリアクトルと、第5のスイッチング素子と第6のスイッチング素子を接続した第3のスイッチングレッグと、第7のスイッチング素子と第8のスイッチング素子を接続した第4のスイッチングレッグと、前記第3のスイッチングレッグと前記第4のスイッチングレッグとを並列に接続し、第2の入出力端子の直流電圧を交流電圧に変換する第2のフルブリッジ回路と、前記第5のスイッチング素子と前記第6のスイッチング素子の接続点に一端が接続され、他端が前記トランスの2次巻線に接続された第2のリアクトルと、前記それぞれのスイッチング素子に並列に接続されたコンデンサと、前記それぞれのスイッチング素子を駆動する信号を生成し、前記第1のフルブリッジ回路と前記第2のフルブリッジ回路とのスイッチングの第1位相差を調整することにより、伝送電力を制御する制御部とを備え、前記制御部は、起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグ、及び、前記第3のスイッチングレッグと前記第4のスイッチングレッグの少なくとも何れかの組み合わせを所定の第2位相差でスイッチングし、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子、又は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子を通常動作時のデューティ比よりも小さい第1のデューティ比で駆動する。
【0008】
(2)また、本発明のある態様に係るDC/DCコンバータは、上記(1)の構成に加え、前記制御部は、起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグを所定の第2位相差でスイッチングしてもよい。
【0009】
(3)また、本発明のある態様に係るDC/DCコンバータは、上記(1)の構成に加え、前記制御部は、起動時に、前記第3のスイッチングレッグと前記第4のスイッチングレッグを所定の第2位相差でスイッチングしてもよい。
【0010】
(4)また、本発明のある態様に係るDC/DCコンバータは、上記(1)の構成に加え、前記制御部は、起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグ及び、前記第3のスイッチングレッグと前記第4のスイッチングレッグとを所定の第2位相差でスイッチングしてもよい。
【0011】
(5)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜(4)の何れか1項の構成に加え、前記制御部は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子を、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子を駆動する信号の相補信号を用いて駆動するか、又は、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子を、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子を駆動する信号の相補信号を用いて駆動してもよい。
【0012】
(6)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜(5)の何れか1項の構成に加え、前記制御部は、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子、及び/又は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子の駆動信号を第1のデューティ比まで大きくする第1のステップと、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差を180°まで変化させる第2のステップを実行してもよい。
【0013】
(7)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜(6)の何れか1項の構成に加え、前記第2のステップにおいて、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差を入力電流が所定値以下となるよう設定されてもよい。
【0014】
(8)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜(7)の何れか1項の構成に加え、前記制御部は、前記第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、第4のスイッチング素子、前記第5のスイッチング素子、第6のスイッチング素子、第7のスイッチング素子、および、第8のスイッチング素子を、前記第1のデューティ比を有する信号を用いて駆動してもよい。
【0015】
(9)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜(8)の何れか1項の構成に加え、前記第2のスイッチング素子と第4のスイッチング素子の駆動信号は、それぞれ、前記第1のスイッチング素子と第3のスイッチング素子の駆動信号と同一のデューティ比で180°位相がずれていること、及び/又は、前記第6のスイッチング素子と第8のスイッチング素子の駆動信号は、それぞれ、前記第5のスイッチング素子と第7のスイッチング素子の駆動信号と同一のデューティ比で180°位相がずれていてもよい。
【0016】
(10)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜(7)の何れか1項の構成に加え、前記所定の第2位相差は、(180°−(第1のデューティ比×360°))以下であり、前記制御部は、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子、及び/又は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子の駆動信号を第1のデューティ比まで大きくする第1のステップと、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差を180°まで変化させる第2のステップを実行してもよい。
【0017】
(11)また、本発明のある態様に係るDC/DCコンバータは、上記(10)の構成に加え、前記第2のステップにおいて、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差を入力電流が所定値以下となるよう設定されてもよい。
【0018】
(12)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜上記(11)の何れか1項の構成に加え、前記所定の第2位相差は0°であってもよい。
【0019】
(13)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜上記(12)の何れか1項の構成に加え、前記制御部は、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差を操作して入力電流を制御し、出力電圧が目標電圧となるよう調整する第3のステップを実行してもよい。
【0020】
(14)また、本発明のある態様に係るDC/DCコンバータは、上記(13)の構成に加え、前記制御部は、前記第3のステップにおいて所定の時間内に出力電圧が目標電圧に到達したかどうかを判定する手段と、到達しなかった場合には前記第1のデューティ比を大きくする手段とを備えてもよい。
【0021】
(15)また、本発明のある態様に係るDC/DCコンバータは、上記(14)の構成に加え、前記制御部は、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子の駆動信号を第2のデューティ比まで大きくする第4のステップを実行し、前記第4のステップにおいて、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差を操作して出力電圧が目標電圧となるよう制御してもよい。
【0022】
(16)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜上記(15)の何れか1項の構成に加え、前記制御部は、停止時に、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子、及び/又は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子の駆動信号を所定のデューティ比まで小さくする第1の停止ステップと、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差を0°まで変化させる第2の停止ステップとを実行してもよい。
【0023】
(17)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜上記(16)の何れか1項の構成に加え、第1のコンデンサと第2のコンデンサを直列に接続したコンデンサ回路を備え、前記第1のフルブリッジ回路、または、第2のフルブリッジ回路に並列に前記コンデンサ回路を接続し、前記トランスの1次側巻き線または2次側巻き線にセンタータップを設け、前記センタータップを前記第1のコンデンサと前記第2のコンデンサの接続点に接続し、前記センタータップが設けられた側の巻き線の第1のリアクトルまたは第2のリアクトルが接続されていない端に第3のリアクトルが接続されていてもよい。
【0024】
(18)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜上記(17)の何れか1項の構成に加え、前記スイッチング素子には、それぞれ、ダイオードが並列に接続されていてもよい。
【0025】
(19)また、本発明のある態様に係るDC/DCコンバータは、上記(1)〜上記(18)の何れか1項の構成に加え、前記第1のリアクトル、および第2のリアクトルの少なくとも一つを前記トランスの漏れインダクタンスで構成してもよい。
【発明の効果】
【0026】
本発明の一態様によれば、大容量のコンデンサを接続したDC/DCコンバータにおいて、入力電圧と出力電圧に電圧差がある状況でも、起動時の突入電流を抑制する手段を提供することができる。
【発明を実施するための形態】
【0028】
〔実施の形態1〕
以下、本発明の第1の実施の形態について、図面を用いて詳細に説明する。
【0029】
図1は、本発明の第1の実施の形態におけるDC/DCコンバータ100aの構成を示す図である。ここでは、1次側入出力端子として1a、1cを有し、2次側入出力端子として2a、2c有するDC/DCコンバータ100aである。
【0030】
入出力端子1aと1cの間には、コンデンサ15を接続している。また、入出力端子2aと2cの間には、コンデンサ25を接続している。
【0031】
トランス3の1次側に、4つのIGBT(Insulated Gate Bipolar Transistor)11、12、13、14により、1次側フルブリッジ回路(第1のフルブリッジ回路)を形成している。また、トランス3の2次側に、4つのIGBT21、22、23、24により、2次側フルブリッジ回路(第2のフルブリッジ回路)を形成している。また、各IGBTには、コンデンサが並列に接続されるとともに、ダイオードが逆並列に接続される。
【0032】
ここでは、スイッチング素子としてIGBTを用いたが、FET(Field Effect Transistor)やHEMT(High Electron Mobility Transistor)などのトランジスタを用いることもできる。
【0033】
また、1次側フルブリッジ回路では、IGBT11とIGBT12を接続して第1のスイッチングレッグを構成し、IGBT13とIGBT14を接続して第2のスイッチングレッグを構成している。
【0034】
さらに、2次側フルブリッジ回路では、IGBT21とIGBT22を接続して第3のスイッチングレッグを構成し、IGBT23とIGBT24を接続して第4のスイッチングレッグを構成している。
【0035】
また、IGBT11とIGBT12の接続点とトランス3の1次巻線の一端の間にリアクトル16(第1のリアクトル)を接続し、IGBT13とIGBT14の接続点とトランス3の1次巻線の他端を接続している。
【0036】
また、IGBT21とIGBT22の接続点とトランス3の2次巻線の一端の間にリアクトル26(第2のリアクトル)を接続し、IGBT23とIGBT24の接続点とトランス3の2次巻線の他端を接続している。
【0037】
また、各IGBTのスイッチングを制御する制御部4を備えている。
【0038】
ここで、制御部4は、電圧検出手段を有し、1次側の入出力端子1aと入出力端子1c間の電圧V1と、2次側の入出力端子2aと入出力端子2c間の電圧V2の情報を得る。
【0039】
また、制御部4は、電流検出手段を有し、1次側の配線19aの電流I1、および、2次側の配線29aの電流I2の情報を得る。
【0040】
これらの情報に基づいて、1次側ゲート駆動信号G1と2次側ゲート駆動信号G2を生成し、所定の電力変換がなされるよう制御する。
【0041】
ここで、G11、G12、G13、G14は、それぞれ、1次側フルブリッジ回路のIGBT11、IGBT12、IGBT13、IGBT14のゲート駆動信号である。また、G21、G22、G23、G24は、それぞれ、2次側フルブリッジ回路のIGBT21、IGBT22、IGBT23、IGBT24のゲート駆動信号である。
【0042】
本発明の第1の実施の形態におけるDC/DCコンバータ100aは、双方向に電力を伝送することが可能であるが、本実施の形態では、
図2に示すように、
図1のDC/DCコンバータ100aの1次側の入出力端子1aと入出力端子1cの間に負荷101を接続し、2次側の入出力端子2aと入出力端子2cの間には、蓄電池102が接続される。ここでは蓄電池102から負荷101に電力を伝送する。なお、DC/DCコンバータ100aを、以下では主回路と呼ぶこともある。
【0043】
制御部4は、電力変換を開始するにあたり、まず、
図3に示すように、1次側フルブリッジ回路、および、2次側フルブリッジ回路を構成する各IGBTのゲート駆動信号は周期Tsに固定し、1次側フルブリッジ回路の上側のIGBTを駆動する信号G11、G13、および2次側フルブリッジ回路の上側のIGBTを駆動する信号G21、G23のデューティ比を第1のデューティ比DU1まで広げる第1のステップを実行する。なお、第1のデューティ比DU1対応する期間をT
DU1で示した。ここでは、第1のデューティ比DU1は0.16とした。
【0044】
本実施の形態においては、各フルブリッジ回路の上側のIGBTを駆動する信号を第1のデューティ比DU1まで広げるとしたが、上側のIGBTを駆動する信号と下側のIGBTを駆動する信号を入れ替えても良い。また、各スイッチングレッグがショートしないよう適切なデッドバンドが設けられている。
【0045】
第1のステップにおいて、1次側フルブリッジ回路を構成する第1のスイッチングレッグを駆動する信号(G11とG12)と、第2のスイッチングレッグを駆動する信号(G13とG14)は同位相とする。また、2次側フルブリッジ回路を構成する第3のスイッチングレッグを駆動する信号(G21とG22)と、第4のスイッチングレッグを駆動する信号(G23とG24)は同位相とする。第1のステップ終了時のIGBT駆動波形を
図4(a)に示す。
【0046】
ここで、制御部4は、起動時に、1次側フルブリッジ回路の駆動信号G1(G11〜G14)と2次側フルブリッジ回路の駆動信号G2(G21〜G24)の第1位相差P1を、2次側フルブリッジ回路を駆動する信号G2の位相が遅れるよう固定値に設定した。また、制御部4は、起動時に、IGBT11、IGBT13、IGBT15、および、IGBT17、又は、IGBT12、IGBT14、IGBT16、および、IGBT18を通常動作時のデューティ比よりも小さい第1のデューティ比で駆動する。
【0047】
1次側の電圧源と2次側の電圧源を比較して、電位の高い方の駆動信号が遅れるように設定する。ここでは、2次側の電圧源の方の電位が高いため、駆動信号G2の位相が遅れるよう固定値に設定した。このようにすれば、第2のステップにおいて入力電流を抑制することができる。
【0048】
なお、本実施形態の1次側フルブリッジ回路の駆動信号G1と2次側フルブリッジ回路の駆動信号G2との位相差を第1位相差P1と定義する。
【0049】
第1のステップでは、第1のスイッチングレッグと第2のスイッチングレッグを同位相でスイッチングし、また、第3のスイッチングレッグと第4のスイッチングレッグのスイッチングを同位相でスイッチングしているため、入力電流を抑制しながら、1次側フルブリッジ回路の上側のIGBTを駆動する信号G11、G13、および2次側フルブリッジ回路の上側のIGBTを駆動する信号G21、G23のデューティを第1のデューティDU1まで広げることが可能となる。
【0050】
上記のように、本発明の第1の実施の形態におけるDC/DCコンバータ100aは、第1のスイッチング素子IGBT11と第2のスイッチング素子IGBT12を接続した第1のスイッチングレッグと、第3のスイッチング素子IGBT13と第4のスイッチング素子IGBT14を接続した第2のスイッチングレッグと、前記第1のスイッチングレッグと前記第2のスイッチングレッグとを並列に接続し、第1の入出力端子1a、1cの直流電圧を交流電圧に変換する第1のフルブリッジ回路と、トランス3と、第1のスイッチング素子IGBT11と第2のスイッチング素子IGBT12の接続点に一端が接続され、他端がトランス3の1次巻線の一端に接続された第1のリアクトル16と、第5のスイッチング素子IGBT21と第6のスイッチング素子IGBT22を接続した第3のスイッチングレッグと、第7のスイッチング素子IGBT23と第8のスイッチング素子IGBT24を接続した第4のスイッチングレッグと、前記第3のスイッチングレッグと前記第4のスイッチングレッグとを並列に接続し、第2の入出力端子2a、2cの直流電圧を交流電圧に変換する第2のフルブリッジ回路と、第5のスイッチング素子IGBT21と第6のスイッチング素子IGBT22の接続点に一端が接続され、他端がトランス3の2次巻線に接続された第2のリアクトル26と、前記それぞれのスイッチング素子に並列に接続されたコンデンサ15、25と、前記それぞれのスイッチング素子を駆動する信号を生成し、前記第1のフルブリッジ回路と前記第2のフルブリッジ回路とのスイッチングの第1位相差P1を調整することにより、伝送電力を制御する制御部4を備え、制御部4は、起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグ、及び、前記第3のスイッチングレッグと前記第4のスイッチングレッグの少なくとも何れかの組み合わせを所定の第2位相差P2でスイッチングし、第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23、又は、第2のスイッチング素子IGBT12、第4のスイッチング素子IGBT14、第6のスイッチング素子IGBT22、および、第8のスイッチング素子IGBT24を通常動作時のデューティ比よりも小さい第1のデューティ比DU1で駆動する。
【0051】
ここでいう通常動作時とは、DC/DCコンバータ100aの上記の起動時と後述の停止時とを除く通常動作を行っていることを指す。
【0052】
上記構成によれば、起動時に第1のスイッチングレッグと第2のスイッチングレッグ、及び、前記第3のスイッチングレッグと前記第4のスイッチングレッグの少なくとも何れかの組み合わせを所定の第2位相差P2でスイッチングし、各スイッチング素子を通常動作時のデューティ比よりも小さい第1のデューティ比で駆動することにより、各スイッチング素子のオン期間が制限されるため、突入電流を防止することができる。
【0053】
例えば、電圧源が接続された第1の入出力端子1a、1cから負荷が接続された第2の入出力端子2a、2c側へ電力伝送を行う場合、各スイッチング素子を通常動作時のデューティ比よりも小さい第1のデューティ比で駆動することにより、第1のフルブリッジ回路の出力パルス幅も小さくすることができるため、第1のリアクトル16に流れる電流を制限することができる。また、第2のフルブリッジ回路のスイッチング素子のボディダイオードやスイッチング素子に並列に接続した還流ダイオードを通して第2のフルブリッジ回路や第2の入出力端子2a、2c側に設けられたキャパシタや負荷に流れる電流を制限することができ、突入電流を抑制することができる。
【0054】
なお、本実施形態の各フルブリッジ回路内におけるスイッチングレッグ回路の駆動信号間の位相差を第2位相差P2と定義する。
【0055】
また、本実施の形態に係るDC/DCコンバータ100aにおいては、制御部4は、起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグを所定の第2位相差P2でスイッチングする構成としてもよい。
【0056】
上記構成によれば、第1のフルブリッジ回路のみを所定の第2位相差P2で好適にスイッチングすることができる。
【0057】
また、本実施の形態に係るDC/DCコンバータ100aにおいては、制御部4は、起動時に、前記第3のスイッチングレッグと前記第4のスイッチングレッグを所定の第2位相差P2でスイッチングする構成としてもよい。
【0058】
上記構成によれば、第2のフルブリッジ回路のみを所定の第2位相差P2で好適にスイッチングすることができる。
【0059】
また、本実施の形態に係るDC/DCコンバータ100aにおいては、制御部4は、起動時に、起動時に、前記第1のスイッチングレッグと前記第2のスイッチングレッグ及び、前記第3のスイッチングレッグと前記第4のスイッチングレッグとを所定の第2位相差P2でスイッチングする構成としてもよい。
【0060】
上記構成によれば、第1のフルブリッジ回路と第2のフルブリッジ回路とを所定の第2位相差P2で好適にスイッチングすることができる。
【0061】
また、本実施の形態に係るDC/DCコンバータ100aにおいては、制御部4は、第2のスイッチング素子IGBT12、第4のスイッチング素子IGBT14、第6のスイッチング素子IGBT22、および、第8のスイッチング素子24を、第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23を駆動する信号の相補信号を用いて駆動するか、または第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23を、第2のスイッチング素子IGBT12、第4のスイッチング素子IGBT14、第6のスイッチング素子IGBT22、および、第8のスイッチング素子24を駆動する信号の相補信号を用いて駆動する構成としてもよい。
【0062】
次に、
図4(b)に示す第2のステップを実行する。第2のステップにおいて、第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を180°まで所定の速度で変化させる。
【0063】
この時、電圧源(蓄電池)の接続されている2次側の第2のリアクトル26に印加される電圧VL2は、第2位相差P2に応じて徐々にパルス幅を大きくすることが可能となる。例えば、第2位相差P2が小さいときは、
図5(a)に示すように電圧VL2のパルス幅は小さいが、第2位相差P2が180°になると
図5(b)に示すように電圧VL2のパルス幅は第1のデューティ比DU1によって規定される幅まで広がる。
【0064】
第2位相差P2により電圧VL2のパルス幅を制御することができるため、第2位相差P2の変化速度を調整することにより、第2のステップにおける突入電流を抑制することができる。
【0065】
また、第2位相差P2が180°となった状態でも、電圧VL2のパルス幅は第1のデューティ比DU1よって規定される幅に制限されるため、入力電流を抑制できる。
【0066】
また、第2のステップにおいても、1次側フルブリッジ回路の駆動信号G1(G11〜G14)と2次側フルブリッジ回路の駆動信号G2(G21〜G24)の第1位相差P1を、2次側の電圧源の方の電位が高いため、駆動信号G2の位相が遅れるよう固定値に設定したが、動的に変化させても良い。このように駆動信号G2の位相が遅れるように所定値を設定すれば、入力電流を抑制することができる。
【0067】
本実施の形態に係るDC/DCコンバータ100aにおいては、制御部4は、第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23、及び/又は、第2のスイッチング素子IGBT12、第4のスイッチング素子IGBT14、第6のスイッチング素子IGBT22、および、第8のスイッチング素子IGBT24の駆動信号を第1のデューティ比まで大きくする第1のステップと、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を180°まで変化させる第2のステップを実行する。
【0068】
次に、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して入力電流を制御し、入力電流により出力電圧が目標電圧となるよう制御する第3のステップを実行する。
【0069】
ここでは、例えば、
図6(b)の制御ブロックにより1次側出力電圧V1が1次側出力電圧V1目標値になるよう制御する。
【0070】
制御部4は、1次側出力電圧V1を検出し、1次側出力電圧V1目標値との誤差に基づき電圧コントローラー40bにより2次側入力電流I2の目標値を算出する。また、制御部4は、2次側入力電流I2を検出し、2次側入力電流I2目標値との誤差に基づき電流コントローラー40aにより第1位相差P1を決定する。信号発生部49は、
図6(a)に示すように、第1位相差P1を持つ駆動信号を生成して主回路100aのIGBTを駆動する。
【0071】
このような制御ブロックとすることにより、制御された入力電流I2により出力電圧V1を制御することが可能となり、突入電流を抑えることができる。
【0072】
また、ここで、
図7に示すフローチャートに示すように、制御部4は、第3のステップにおいて所定の時間内に1次側出力電圧V1が目標電圧に到達したかどうかを判定し、到達しなかった場合にはゲート駆動信号の第1のデューティDU1を所定の値Δだけ広げるようにした。
【0073】
負荷によっては、第1のデューティ比DU1による駆動では目標電圧に到達できない場合があるが、所定の時間で目標電圧に到達していないと判定される場合は、第1のデューティ比DU1を所定値だけ大きくすることにより、出力電圧を目標電圧に近づけることができる。
【0074】
この間も入力電流値I2を操作して出力電圧V1が目標出力電圧値となるよう制御すれば、制御された入力電流で出力電圧を目標電圧に漸近させることが可能となる。よって、突入電流は抑制される。
【0075】
次に、
図8(a)に示すように、第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子の駆動信号を第2のデューティ比DU2まで広げる第4のステップを実行する。なお、第2のデューティ比DU2対応する期間をT
DU2で示した。ここで、第2のデューティ比DU2は、0.45とした。
【0076】
また、第4のステップにおいて、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して出力電圧が目標電圧となるよう制御した。例えば、
図8(b)の制御ブロックにより1次側出力電圧V1が1次側目標出力電圧になるよう制御する。
【0077】
制御部4は、1次側出力電圧V1を検出し、1次側出力電圧V1目標値との誤差に基づき電圧コントローラー40bにより第1位相差P1を決定する。信号発生部49は、
図8(a)に示すように、第1位相差P1を持つ駆動信号を生成して主回路100aのIGBTを駆動する。
【0078】
ここでは、
図8(b)の制御ブロックを用いたが、
図6(b)の制御ブロックを用いてもかまわない。
【0079】
各フルブリッジ内のスイッチングレッグ間の位相を180°シフトした状態において、この第4のステップにより駆動信号を所定のデューティ比DU2とし、1次側目標出力電圧の出力が達成され、所定の電力を伝送する準備が終了し、起動が完了する。
【0080】
通常動作中の電力伝送は、負荷が変化しても出力電圧が目標電圧を維持するよう第1位相差P1を調整する。例えば、
図8(b)の制御ブロックを用いることができる。第1位相差P1のみを操作するので、制御が簡単になる。
【0081】
また、停止時においては、第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子の駆動信号を第1のデューティまで狭める第1の停止ステップと、第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を0°まで変化させる第2の停止ステップを実行する。
【0082】
図9(a)に開始時の出力電圧V1と入力電流I2の様子を示す。ここでは、2次側入力電圧V2を180V、1次側負荷101を1KΩ、1次側目標出力電圧は180Vとした。入力電流I2は滑らかに起動できていることがわかる。
【0083】
図9(b)に停止時の出力電圧V1と入力電流I2の様子を示す。停止時においても入力電流I2も滑らかに停止できていることがわかる。
【0084】
本実施の形態に係るDC/DCコンバータ100aにおいて、前記所定の第2位相差P2は0°であってもよい。
【0085】
上記構成によると、所定の第2位相差P2を0°とすれば、第1のフルブリッジ回路の各スイッチングレッグ、及び、第2のフルブリッジ回路の各スイッチングレッグはそれぞれ同位相でスイッチングすることになるため、第1のステップの制御が容易になる。
【0086】
本実施の形態に係るDC/DCコンバータ100aでは、前記第2のステップにおいて、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を入力電流が所定値以下となるよう設定してもよい。
【0087】
上記構成によれば、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して入力電流を所定値以下に抑制しながら各フルブリッジ回路内のスイッチングレッグ間の第2位相差P2を180°まで広げることが可能となる。例えば、入力電流の目標値を0とすることで、突入電流を防止する効果が大きくなる。
【0088】
ここで、第1の入出力端子1a、1cの電圧と第2の入出力端子2a、2cの電圧を比較して、電圧が大きい方のフルブリッジ回路を駆動する信号が他方のフルブリッジ回路を駆動する信号より位相が遅れるよう設定しても良い。
【0089】
電圧の大きい入出力端子から他方の端子側に電流が流れるため、その逆方向に電力が伝送される位相にシフトして設定することでステップ2における入力電流の抑制に効果がある。
【0090】
本実施の形態に係るDC/DCコンバータ100aにおいて、制御部4は、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して入力電流を制御し、出力電圧が目標電圧となるよう調整する第3のステップを実行してもよい。
【0091】
上記構成によれば、各フルブリッジ回路内のスイッチングレッグ間の位相を180°ずれた状態において、出力電圧を目標電圧に近づけることができる。例えば、出力電圧を検出し、目標電圧との誤差に基づいて、入力電流目標値を決定する。
【0092】
また、入力電流を検出し、目標入力電流との誤差に基づいて第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して入力電流を制御する。
【0093】
このように、入力電流値を操作して出力電圧が目標出力電圧値となるよう制御すれば、制御された入力電流で出力電圧を目標電圧に漸近させることが可能となる。よって、この第3のステップにおいても、入力電流は抑制される。
【0094】
本実施の形態に係るDC/DCコンバータ100aにおいて、制御部4は、前記第3のステップにおいて所定の時間内に出力電圧が目標電圧に到達したかどうかを判定する手段と、到達しなかった場合には前記第1のデューティ比を大きくする手段とを備えてもよい。
【0095】
上記構成によれば、負荷によらず出力電圧が目標電圧とすることが可能となる。入力電圧、及び、出力に接続される負荷によっては、第1のデューティ比による駆動では目標電圧に到達できない場合があるが、そのように判定される場合は、第1のデューティ比を所定値だけ広げることにより、出力電圧を目標電圧に近づけることができる。
【0096】
この間も入力電流値を操作して出力電圧が目標出力電圧値となるよう制御すれば、制御された入力電流で出力電圧を目標電圧に漸近させることが可能となる。よって第3のステップにおいて、接続される負荷に対応して第1のデューティ比を調整するため、負荷の大きさによらず入力電流は抑制される。
【0097】
本実施の形態に係るDC/DCコンバータ100aにおいて、制御部4は、第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23の駆動信号を第2のデューティ比DU2まで大きくする第4のステップを実行し、前記第4のステップにおいて、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して出力電圧が目標電圧となるよう制御してもよい。
【0098】
上記構成によれば、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して出力電圧が目標電圧となるよう制御することにより、各スイッチング素子の駆動信号を徐々に第2のデューティ比まで大きくしても入力電流を抑制することができる。
【0099】
例えば、出力電圧を検出し、目標電圧との誤差に基づいて第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して誤差が0となるよう制御することにより、出力電圧を目標電圧に追従させることができる。ここで、入力電流値を操作して出力電圧が目標出力電圧値となるよう制御し、制御された入力電流で出力電圧を目標電圧に追従するようにしても良い。
【0100】
各スイッチング素子の駆動信号を第2のデューティ比まで大きくし、各フルブリッジ回路内のスイッチングレッグ間の位相を180°ずれた状態となり、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1に基づく電力伝送制御を開始する準備が終了し、起動が完了する。
【0101】
本実施の形態に係るDC/DCコンバータ100aにおいて、制御部4は、停止時に、第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23、及び/又は、第2のスイッチング素子IGBT12、第4のスイッチング素子IGBT14、第6のスイッチング素子IGBT22、および、第8のスイッチング素子IGBT24の駆動信号を所定のデューティ比まで小さくする第1の停止ステップと、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を0°まで変化させる第2の停止ステップとを実行してもよい。
【0102】
上記構成によれば、停止時に所定のデューティまで徐々に小さくすることにより、出力電力をゆっくり絞ることができる。ここで、出力電圧/電流や入力電流が所定の値となるよう制御してもよい。
【0103】
また、各フルブリッジ回路のスイッチングレッグ間の第2位相差P2を0°まで徐々の変化させることにより、各リアクトルに加わる電圧が徐々に小さくなり、出力電圧をゆっくりと低下させることが可能となる。
【0104】
本実施の形態に係るDC/DCコンバータ100aにおいて、前記スイッチング素子には、それぞれ、ダイオードが並列に接続されていてもよい。
【0105】
上記構成によれば、スイッチング素子として、例えば、ダイオードを備えないIGBT(Insulated Gate Bipolar Transistor)を用いた場合にもダイオードを逆並列に接続することにより、所望の動作が可能となる。
【0106】
本実施の形態に係るDC/DCコンバータ100aにおいて、前記第1のリアクトル16、および第2のリアクトル26の少なくとも一つを前記トランスの漏れインダクタンスで構成してもよい。
【0107】
上記構成によれば、漏れインダクタンスにより構成することにより、小型化やコストダウンに寄与する。
【0108】
〔実施の形態2〕
本発明の実施の形態2について、以下に説明する。なお、説明の便宜上、上記実施の形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【0109】
図10は本発明のDC/DCコンバータ100bの第2の実施の形態を示す構成図である。第1の実施の形態で
図1に示したDC/DCコンバータ100aの構成との相違点について説明する。
【0110】
トランス3の1次側巻き線にセンタータップを設け、センタータップが設けられた側の巻き線の第1のリアクトル16aが接続されていない端に第3のリアクトル16bを接続している。また、センタータップは入出力端子1bに接続され、入出力端子1aと入出力端子1bの間にコンデンサ15a設け、また、入出力端子1bと入出力端子1cとの間にコンデンサ15cを設けている。
【0111】
また、制御部4は、さらに、少なくとも、センタータップに接続された入出力端子1bと入出力端子1c間の電圧V12または、入出力端子1aと入出力端子1b間の電圧V11を検出する手段を備える。
【0112】
本実施の形態では、
図11に示すように、
図10に示すDC/DCコンバータ100bの1次側の入出力端子1aと入出力端子1bの間に負荷101aを接続し、1次側の入出力端子1bと入出力端子1cの間に負荷101cを接続し、また、2次側の入出力端子2aと入出力端子2cの間には、蓄電池102が接続される。ここでは蓄電池102から負荷101aと負荷101cに電力を伝送する。
【0113】
制御部4は、電力変換を開始するにあたり、まず、
図12に示すように、1次側フルブリッジ回路、および、2次側フルブリッジ回路を構成する各IGBTのゲート駆動信号を周期Tsと固定し、デューティ比を第1のデューティ比DU1まで広げる第1のステップを実行する。なお、第1のデューティ比DU1対応する期間をT
DU1で示した。
【0114】
第1の実施の形態では、相補PWM信号により駆動したが、本実施の形態では、各IGBTを駆動する信号のデューティ比は、すべて第1のデューティ比DU1となるようにしている。
【0115】
すなわち、本実施の形態に係るDC/DCコンバータ100bにおいては、制御部4は、第1のスイッチング素子IGBT11、第2のスイッチング素子IGBT12、第3のスイッチング素子IGBT13、第4のスイッチング素子IGBT14、第5のスイッチング素子IGBT21、第6のスイッチング素子IGBT22、第7のスイッチング素子IGBT23、および、第8のスイッチング素子IGBT24を、前記第1のデューティ比を有する信号を用いて駆動する。
【0116】
ここで、下側のIGBT12、14、22、24を駆動する信号は、それぞれ上側IGBT11、13、21、23を駆動する信号に対して180°位相をずらして駆動している。そのためデューティを0.5未満に制限することでスイッチングレッグの短絡を防止できる。
【0117】
すなわち、本実施の形態に係るDC/DCコンバータ100bにおいては、第2のスイッチング素子IGBT12と第4のスイッチング素子IGBT14の駆動信号は、それぞれ、第1のスイッチング素子IGBT11と第3のスイッチング素子IGBT13の駆動信号と同一のデューティ比で180°位相がずれていること、及び/又は、第6のスイッチング素子IGBT22と第8のスイッチング素子IGBT24の駆動信号は、それぞれ、第5のスイッチング素子IGBT21と第7のスイッチング素子IGBT23の駆動信号と同一のデューティ比で180°位相がずれている。ここでは、第1のデューティ比DU1は、第1の実施の形態と同様、0.16としている。
【0118】
上記構成によれば、各スイッチング素子が同一のデューティ比で駆動されるため、スイッチング素子がオンする期間を短くでき、不要な電流の流入を抑制する。
【0119】
また、第1のステップにおいて、1次側フルブリッジ回路を構成する第1のスイッチングレッグを駆動する信号(G11とG12)と、第2のスイッチングレッグを駆動する信号(G13とG14)は同位相とする。
【0120】
また、2次側フルブリッジ回路を構成する第3のスイッチングレッグを駆動する信号(G21とG22)と、第4のスイッチングレッグを駆動する信号(G23とG24)は同位相としている。第1のステップ終了時のIGBT駆動波形を
図13(a)に示す。
【0121】
ここで、各IGBTを駆動する信号のデューティ比はすべて第1のデューティ比0.16としているため、第1のスイッチングレッグと第2のスイッチングレッグの駆動第2位相差P2、及び、第3のスイッチングレッグと第4のスイッチングレッグの駆動第2位相差P2は、その大きさが(180°−(0.16×360°))以下の位相差であれば、各フルブリッジ回路において対角に位置するIGBTが同時にON状態となることによって導通パスが形成されない状態でスイッチング素子の駆動を開始できる。
【0122】
すなわち、本実施の形態に係るDC/DCコンバータ100bにおいては、前記所定の第2位相差P2は、
(180° − (第1のデューティ比×360°))
以下であり、制御部4は、第1のスイッチング素子IGBT11、第3のスイッチング素子IGBT13、第5のスイッチング素子IGBT21、および、第7のスイッチング素子IGBT23、及び/又は、第2のスイッチング素子IGBT12、第4のスイッチング素子IGBT14、第6のスイッチング素子IGBT22、および、第8のスイッチング素子IGBT24の駆動信号を第1のデューティ比まで大きくする第1のステップと、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を180°まで変化させる第2のステップを実行する。
【0123】
上記構成によれば、所定の第2位相差P2を、
(180° − (第1のデューティ比×360°))
以下とし、制御部4は、前記第1のスイッチング素子、第3のスイッチング素子、第5のスイッチング素子、および、第7のスイッチング素子、及び/又は、前記第2のスイッチング素子、第4のスイッチング素子、第6のスイッチング素子、および、第8のスイッチング素子の駆動信号を第1のデューティ比まで大きくする第1のステップを実行することにより、第1のリアクトル16aあるいは第2のリアクトル26に流れる電流を制限した状態で各スイッチング素子の駆動信号を第1のデューティ比まで大きくすることができる。
【0124】
さらに、前記第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、前記第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を徐々に180°まで変化させる第2のステップを実行することにより、突入電流を防止しながらスイッチングレッグ間の第2位相差P2を180°とすることができる。第2のステップは、通常動作時よりも小さい第1のデューティ比で実行されるため、スイッチングレッグ間の位相を180°までシフトしても入力電流を制限することが可能となる。そのため、入力電流を抑制した状態で第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチング第1位相差P1の操作による双方向電力伝送制御を容易に行える動作モードに移行することが可能になる。
【0125】
ここで、第1の実施の形態と同様、1次側フルブリッジ回路の駆動信号G1(G11〜G14)と2次側フルブリッジ回路の駆動信号G2(G21〜G24)の第1位相差P1を、2次側フルブリッジ回路を駆動する信号G2の位相が遅れるよう固定値に設定した。
【0126】
次に、
図13(b)に示す第2のステップを実行する。第1の実施の形態と同様、第2のステップにおいて、第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、第3のスイッチングレッグと第4のスイッチングレッグのスイッチング第2位相差P2を180°まで所定の速度で変化させる。
【0127】
この時、電圧源(蓄電池)の接続されている2次側の第2のリアクトル26に印加される電圧VL2は、第2位相差P2に応じて徐々パルス幅を大きくすることが可能となる。例えば、駆動信号G21と駆動信号G24、および駆動信号G23と駆動信号G22が同時にONする期間が小さいときは、
図14(a)に示すように電圧VL2のパルス幅は小さいが、第2位相差P2が180°になると
図14(b)に示すように電圧VL2のパルス幅は第1のデューティ比DU1で規定される幅まで広がる。
【0128】
第2位相差P2により電圧VL2のパルス幅を制御することができるため、第2位相差P2の変化速度を調整することにより、第2のステップにおける突入電流を抑制することができる。
【0129】
また、第2のステップにおいても、1次側フルブリッジ回路の駆動信号G1(G11〜G14)と2次側フルブリッジ回路の駆動信号G2(G21〜G24)の第1位相差P1を、2次側の電圧源の方の電位が高いため、駆動信号G2の位相が遅れるよう固定値に設定したが、動的に変化させても良い。このように駆動信号G2の位相が遅れるように所定値を設定すれば、ステップ2において入力電流を抑制することができる。
【0130】
本実施の形態に係るDC/DCコンバータ100bでも、前記第2のステップにおいて、前記第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を入力電流が所定値以下となるよう設定してもよい。
【0131】
上記構成によれば、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して入力電流を所定値以下に抑制しながら各フルブリッジ回路内のスイッチングレッグ間の第2位相差P2を180°まで広げることが可能となる。例えば、入力電流の目標値を0とすることで、突入電流を防止する効果が大きくなる。
【0132】
本実施の形態に係るDC/DCコンバータ100bにおいて、第1のコンデンサと第2のコンデンサを直列に接続したコンデンサ回路を備え、前記第1のフルブリッジ回路、または、第2のフルブリッジ回路に並列に前記コンデンサ回路を接続し、前記トランスの1次側巻き線または2次側巻き線にセンタータップを設け、前記センタータップを前記第1のコンデンサと前記第2のコンデンサの接続点に接続し、前記センタータップが設けられた側の巻き線の第1のリアクトル16または第2のリアクトル26が接続されていない端に第3のリアクトル16bが接続されていてもよい。
【0133】
上記構成によれば、入出力端の電圧を第1のコンデンサと第2のコンデンサで分割し、トランスに設けたセンタータップと接続することにより、中間電圧を出力することが可能となる。ここで、第1のコンデンサと第2のコンデンサ、第1のリアクトル16と第2のリアクトル26の値を略同一の値に選ぶことにより、1次側回路の構成を対称にすることが可能である。さらに、第1のコンデンサ側に接続される負荷と第2のコンデンサに接続される負荷が同じ場合、或は、コンデンサ回路の両端に負荷が接続される場合は、負荷を含めて対称になる。そのため、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチング位相を調整することにより、第1のコンデンサの電圧と第2のコンデンサの電圧のバランスがとれた状態で伝送電力を制御することが可能となる。
【0134】
さらに、各スイッチング素子の駆動信号のデューティ比を同一にすることにより、起動時、及び、停止時においても中間の電圧を維持することが可能となる。そのため、第1のコンデンサと第2のコンデンサの耐圧要件を緩和することが可能となり、コストダウンにも寄与する。
【0135】
次に、第1の実施例と同様、第1のフルブリッジ回路と第2のフルブリッジ回路のスイッチングの第1位相差P1を操作して入力電流を制御し、入力電流により出力電圧が目標電圧となるよう制御する第3のステップを実行する。
【0136】
本実施の形態における第3のステップでは、1次側フルブリッジ回路の駆動信号G1(G11〜G14)と2次側フルブリッジ回路の駆動信号G2(G21〜G24)の波形は
図15のように、各駆動信号は同一のデューティ比となる。
【0137】
次に、
図16に示すように、すべてのスイッチング素子の駆動信号を第2のデューティ比DU2まで広げる第4のステップを実行する。なお、第2のデューティ比DU2対応する期間をT
DU2で示した。ここでは、第2のデューティ比DU2は、0.45とした。
【0138】
例えば、第1の実施例と同様、
図8(b)の制御ブロックにおいて、主回路100aを主回路100bに置き換えた制御ブロックにより1次側出力電圧V1が1次側目標出力電圧になるよう制御する。
【0139】
制御部4は、1次側出力電圧V1を検出し、V1目標値との誤差に基づき電圧コントローラー40bにより第1位相差P1を決定する。信号発生部49は、
図16に示すように、第1位相差P1を持つ駆動信号を生成して主回路100bのIGBTを駆動する。
【0140】
ここでは、
図8(b)の制御ブロックを用いたが、
図6(b)の制御ブロックを用いてもかまわない。
【0141】
各フルブリッジ内のスイッチングレッグ間の位相を180°シフトした状態において、本第4のステップを実行することにより、1次側目標出力電圧の出力が達成され、所定の電力を伝送する準備が終了し、起動が完了する。
【0142】
また、停止時において本実施の形態では、すべてのスイッチング素子の駆動信号を第1のデューティ比まで狭める第1の停止ステップと、第1のスイッチングレッグと第2のスイッチングレッグのスイッチングの第2位相差P2、および、第3のスイッチングレッグと第4のスイッチングレッグのスイッチングの第2位相差P2を0°まで変化させる第2の停止ステップを実行する。
【0143】
図17(a)に開始時の出力電圧V1と入力電流I2、および、中間電圧V12の変化の様子を示す。ここでは、2次側入力電圧V2を180V、1次側負荷101aを0.5KΩ、1次側負荷101cを0.5KΩ、1次側目標出力電圧は180Vとした。入力電流I2は、突入電流がなく、滑らかに起動できていることがわかる。
【0144】
また、
図17(b)に停止時における出力電圧V1と入力電流I2、および、中間電圧V12の様子を示す。停止時においても入力電流I2も滑らかに停止できていることがわかる。
【0145】
ここで、本実施の形態のDC/DCコンバータ100b(
図11)は、第1の実施の形態と同様の駆動信号と制御ステップを経て開始処理と停止処理を実行することによっても、2次側入力電流I2の突入電流を防止し、滑らかな起動と停止が可能である。
【0146】
その場合の開始時の出力電圧V1と入力電流I2、および、中間電圧V12の変化の様子を
図18(a)に示す。また、
図18(b)に停止時における出力電圧V1と入力電流I2、および、中間電圧V12の様子を示す。開始時と停止時において、入力電流I2は滑らかに制御されていることがわかる。
【0147】
また、
図17に示した開始時と停止時の特性と
図18に示した開始時と停止時の特性を比較すると、実施の形態2に示した方法では、第1の実施の形態と同様の駆動信号と制御ステップによる方法に対して、中間電圧V12を開始時と停止時においても出力電圧V1の中間の電圧に維持できていることがわかる。
【0148】
すなわち、開始時は、
図18(a)において、電圧差V1cと電圧差V12cは大きな偏りが生じているが、
図17(a)においては、電圧差V1aと電圧差V12aは略同一の値を維持できている。
【0149】
また、停止時は、
図18(b)において、電圧差V1dと電圧差V12dは大きな偏りが生じているが、
図17(b)においては、電圧差V1bと電圧差V12bは略同一の値を維持できている。よって、第2の実施の形態の方法によれば、1次側フルブリッジ回路のIGBTを駆動する信号のデューティ比をすべて同一としたことにより、起動時および停止時においても入出力端子1bの電位は、1次側出力電圧の半分の電圧に維持できる効果が得られることがわかる。
【0150】
そのため、起動時及び停止時において、コンデンサ15aとコンデンサ15cに加わる電圧を低く維持することが可能となり、信頼性向上に寄与する。また、耐圧の低いコンデンサを利用することができるようになるため、コストダウンにも有利となる。
【0151】
実施形態1の回路構造においても、実施形態2の制御方法を用いることができる。
【0152】
〔ソフトウェアによる実現例〕
DC/DCコンバータ100a、100bの制御ブロック(特に制御部4)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
【0153】
後者の場合、DC/DCコンバータ100a、100bは、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば少なくとも1つのプロセッサ(制御装置)を備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な少なくとも1つの記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばCPU(Central Processing Unit)を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ROM(Read Only Memory)等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するRAM(Random Access Memory)などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体(通信ネットワークや放送波等)を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。
【0154】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。