特許第6784511号(P6784511)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ローム株式会社の特許一覧

特許6784511半導体装置ならびに半導体装置および実装基板を備えた実装構造
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6784511
(24)【登録日】2020年10月27日
(45)【発行日】2020年11月11日
(54)【発明の名称】半導体装置ならびに半導体装置および実装基板を備えた実装構造
(51)【国際特許分類】
   H01L 23/28 20060101AFI20201102BHJP
【FI】
   H01L23/28 J
【請求項の数】13
【全頁数】21
(21)【出願番号】特願2016-99030(P2016-99030)
(22)【出願日】2016年5月17日
(65)【公開番号】特開2017-208422(P2017-208422A)
(43)【公開日】2017年11月24日
【審査請求日】2019年4月19日
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110002310
【氏名又は名称】特許業務法人あい特許事務所
(72)【発明者】
【氏名】松原 弘招
【審査官】 井上 弘亘
(56)【参考文献】
【文献】 特開2006−032772(JP,A)
【文献】 特開2013−012569(JP,A)
【文献】 特開平08−316372(JP,A)
【文献】 特開2003−007956(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 23/28
(57)【特許請求の範囲】
【請求項1】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされた底面視四角形状のダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、底面視において、前記ダイパッドの下面の隣り合う2つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサからなる、半導体装置。
【請求項2】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、底面視において仮想の略三角形の3頂点それぞれに中心が位置するように配置された3つの円柱状スペーサまたは底面視において仮想の略正方形の4頂点それぞれに中心が位置するように配置された4つの円柱状スペーサからなる、半導体装置。
【請求項3】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、底面視において仮想の略三角形の3頂点それぞれに中心が位置するように配置された3つの角柱状スペーサまたは底面視において仮想の略正方形の4頂点それぞれに中心が位置するように配置された4つの角柱状スペーサからなる、半導体装置。
【請求項4】
実装基板に実装される半導体装置であって、
半導体チップと、
上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、
前記ダイパッドの周囲に配置された複数のリードと、
前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、
前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含み、
前記スペーサは、1つの楕円柱状のスペーサからなる、半導体装置。
【請求項5】
前記スペーサは、合成樹脂からなる、請求項1〜4のいずれか一項に記載の半導体装置。
【請求項6】
前記半導体装置は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である、請求項1〜5のいずれか一項に記載の半導体装置。
【請求項7】
前記半導体装置は、SON(Small Outlined Non-leaded Package)が適用された半導体装置である、請求項1〜5のいずれか一項に記載の半導体装置。
【請求項8】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向する平面視四角形状のダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、平面視において、前記ダイパッド接合用ランドの表面の隣り合う2つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサからなる、実装構造。
【請求項9】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、平面視において仮想の略三角形の3頂点それぞれに中心が位置するように配置された3つの円柱状スペーサまたは平面視において仮想の略正方形の4頂点それぞれに中心が位置するように配置された4つの円柱状スペーサからなる、実装構造。
【請求項10】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、平面視において仮想の略三角形の3頂点それぞれに中心が位置するように配置された3つの角柱状スペーサまたは平面視において仮想の略正方形の4頂点それぞれに中心が位置するように配置された4つの角柱状スペーサからなる、実装構造。
【請求項11】
実装基板と、
前記実装基板に実装された半導体装置とを含み、
前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含み、
前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成され、
前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されており、
前記スペーサが、前記ダイパッド接合用ランドの表面に形成されており、
前記スペーサは、1つの楕円柱状のスペーサからなる、実装構造。
【請求項12】
前記実装基板の表面には、前記ダイパッド接合用ランドの周囲に複数のリード接合用ランドが形成されており、
前記半導体装置の複数のリードの下面が複数のリード接合用ランドに接合材を介して接合されている、請求項8〜11のいずれか一項に記載の実装構造。
【請求項13】
前記スペーサは、合成樹脂からなる、請求項8〜12のいずれか一項に記載の、実装構造。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置ならびに半導体装置および実装基板を備えた実装構造に関する。
【背景技術】
【0002】
電子機器の小型化に伴い、QFN(Quad Flat Non-leaded Package)やSON(Small Outlined Non-leaded Package)が適用された半導体装置の需要が高まっている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2013−239740号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
QFNが適用された半導体装置の実装基板(配線基板)への実装は次のように行われる。まず、実装基板上に形成された複数のランド上にクリーム状の半田(接合材)を塗布した後、複数のランド上に半導体装置のダイパッドおよびリードを載せる。そして、加熱してクリーム状の半田を溶かした後、冷却する。これにより、半導体装置のダイパッドおよびリードが実装基板の複数のランドにそれぞれ半田接合される。
【0005】
このように半導体装置は半田を介して実装基板に取り付けられるので、複数のランド上に塗布される半田量にかたより等が生じると、チップが傾いた状態で基板に接合されるおそれがある。そうすると、ランドとリードとの間の半田層の厚さが不均一となり、半田層が薄くなっているところにおいて、リードと半田との接合部にクラックが生じやすくなる。
【0006】
この発明の目的は、リードと実装基板との接合部にクラックが入りにくい半導体装置および実装構造を提供することである。
【課題を解決するための手段】
【0007】
この発明の一実施形態は、実装基板に実装される半導体装置であって、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂と、前記ダイパッドの下面に形成され、前記実装基板への実装時に前記ダイパッドの下面と前記実装基板との間隔を一定に保持するためのスペーサとを含む半導体装置を提供する。
【0008】
この構成では、半導体装置を実装基板に実装する際に、半導体装置のダイパッドの下面と実装基板との間隔をスペーサによって一定に保持することができる。これにより、半導体装置の各リードの下面と実装基板との間隔をほぼ一定に保持した状態で、各リードを実装基板に半田等の接合材によって接合することができる。これにより、各リードの下面と実装基板との間の接合材層の厚さをほぼ均一にすることができるから、リードと実装基板との接合部にクラックが入りにくくなる。
【0009】
この発明の一実施形態では、前記スペーサは、前記ダイパッドの下面に沿う方向に長い複数の直方体状のスペーサを含む。
この発明の一実施形態では、前記スペーサは、複数の円柱状のスペーサまたは複数の角柱状スペーサを含む。
この発明の一実施形態では、前記スペーサは、1つの楕円柱状のスペーサからなる。
【0010】
この発明の一実施形態では、前記スペーサは、合成樹脂からなる。
この発明の一実施形態では、前記半導体装置は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である。
この発明の一実施形態では、前記半導体装置は、SON(Small Outlined Non-leaded Package)が適用された半導体装置である。
【0011】
この発明の一実施形態は、実装基板と、前記実装基板に実装された半導体装置とを含む。前記半導体装置は、半導体チップと、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされたダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、前記リードの下面と前記リードの前記半導体チップとは反対側の外側端面と前記ダイパッドの下面とが露出するように、前記半導体チップおよび前記リードを封止する封止樹脂とを含む。前記実装基板の表面には、前記半導体装置の前記ダイパッドの下面に対向するダイパッド接合用ランドが形成されている。前記ダイパッド接合用ランドと前記半導体装置の前記ダイパッドの下面との間に、前記ダイパッド接合用ランドと前記ダイパッドの下面との間隔を一定に保持するためのスペーサが介在した状態で、前記半導体装置が前記実装基板に実装されている実装構造を提供する
【0012】
この構成では、半導体装置を実装基板に実装する際に、半導体装置のダイパッドの下面と実装基板上のダイパッド接合用ランドとの間隔をスペーサによって一定に保持することができる。これにより、半導体装置の各リードの下面と実装基板との間隔をほぼ一定に保持した状態で、各リードを実装基板に半田等の接合材によって接合することができる。これにより、各リードの下面と実装基板との間の接合材層の厚さをほぼ均一にすることができるから、リードと実装基板との接合部にクラックが入りにくくなる。
【0013】
この発明の一実施形態では、前記スペーサが、前記半導体装置の前記ダイパッドの下面に形成されている。
この発明の一実施形態では、前記スペーサが、前記ダイパッド接合用ランドの表面に形成されている。
この発明の一実施形態では、前記実装基板の表面には、前記ダイパッド接合用ランドの周囲に複数のリード接合用ランドが形成されており、前記半導体装置の複数のリードの下面が複数のリード接合用ランドに接合材を介して接合されている。
【0014】
この発明の一実施形態では、前記スペーサは、前記ダイパッドの下面に沿う方向に長い複数の直方体状のスペーサを含む。
この発明の一実施形態では、前記スペーサは、複数の円柱状のスペーサまたは複数の角柱状スペーサを含む。
この発明の一実施形態では、前記スペーサは、1つの楕円柱状のスペーサからなる。
【0015】
この発明の一実施形態では、前記スペーサは、合成樹脂からなる。
【図面の簡単な説明】
【0016】
図1図1は、第1の実装構造に用いられる半導体装置の図解的な斜視図である。
図2図2は、図1の図解的な底面図である。
図3図3は、図2のIII−III線に沿う図解的な断面図である。
図4図4は、図1の半導体装置の製造に用いられるリードフレームの一部を示す底面図である。
図5図5は、図1の半導体装置の製造工程を示す図解的な断面図である。
図6図6は、図5の次の工程を示す図解的な断面図である。
図7図7は、図6の次の工程を示す図解的な断面図である。
図8図8は、図7の次の工程を示す図解的な断面図である。
図9図9は、図8の次の工程を示す図解的な断面図である。
図10図10は、図9の次の工程を示す図解的な断面図である。
図11図11は、図10の次の工程を示す図解的な断面図である。
図12図12は、図11の次の工程を示す図解的な断面図である。
図13図13は、第1の実装構造に用いられる実装基板の一部を示す図解的な部分平面図である。
図14図14は、第1の実装構造を示す図解的な断面図である。
図15図15は、スペーサの変形例を示す図解的な底面図である。
図16図16は、スペーサの他の変形例を示す図解的な底面図である。
図17図17は、スペーサのさらに他の変形例を示す図解的な底面図である。
図18図18は、第2の実装構造に用いられる半導体装置の図解的な斜視図である。
図19図19は、図18の図解的な底面図である。
図20図20は、図18のXX−XX線に沿う図解的な断面図である。
図21図21は、第2の実装構造に用いられる実装基板の一部を示す図解的な部分平面図である。
図22図22は、第2の実装構造を示す図解的な断面図である。
図23図23は、スペーサの変形例を示す図解的な平面図である。
図24図24は、スペーサの他の変形例を示す図解的な平面図である。
図25図25は、スペーサのさらに他の変形例を示す図解的な平面図である。
【発明を実施するための形態】
【0017】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、第1の実装構造に用いられる半導体装置の図解的な斜視図である。図2は、図1の図解的な底面図である。図3は、図2のIII−III線に沿う図解的な断面図である。
第1の実装構造は、実装基板51(図14参照)と、実装基板51に実装された半導体装置1とを含む。半導体装置1は、QFNが適用された半導体装置である。この半導体装置1は、半導体チップ2と、ダイパッド3と、複数のリード4と、封止樹脂5とを備えている。ダイパッド3は、半導体チップ2を支持するためのものである。複数のリード4は、半導体チップ2と電気的に接続されている。封止樹脂5は、半導体チップ2、ダイパッド3および複数のリード4を封止している。
【0018】
半導体チップ2は、機能素子が形成されている側の表面(デバイス形成面)を上方に向けた状態で、ダイパッド3上にダイボンディングされている。また、半導体チップ2の表面には、複数個のパッド(図示せず)が形成されている。パッドは、半導体チップ2の最表面に形成された表面保護膜から配線層の一部を露出させることによって形成されている。各パッドは、ボンディングワイヤ6によってリード4に接続されている。
【0019】
封止樹脂5は、たとえば、エポキシ樹脂からなる。封止樹脂5は、図1に示すように、例えば、上下方向に扁平な略直方体形状に形成されている。上下方向は、半導体装置1の厚さ方向と同義である。略直方体状の封止樹脂5は、底面をなす下面5aと、天面をなす上面5bと、下面5aおよび上面5bに対して略垂直な方向に延びる側面5cとを有している。下面5aおよび上面5bは、いずれも平坦面である。
【0020】
下面5aおよび上面5bは、平面視において、たとえば略矩形状に形成されている。側面5cは、下面5aおよび上面5bに連なっている。詳しくは、側面5cは、半導体装置1において、下面5aおよび上面5bを除いた全周に形成されている。換言すれば、半導体装置1は、下面5aおよび上面5bのそれぞれの4辺に連なる4つの側面5cを有している。
【0021】
ダイパッド3およびリード4は、後述するように、銅または銅を含む合金からなる金属薄板から形成される。
ダイパッド3は、平面視矩形状の本体部7と、本体部7の周囲を取り囲む平面視矩形枠状の抜け止め部8とを一体的に備えている。本体部7は、その下面7aが封止樹脂5の下面5aから露出している。底面視において、本体部7は封止樹脂5の中央部において、本体部7の4辺が封止樹脂5の4辺とほぼ平行となる姿勢で配置されている。封止樹脂5の下面5aから露出する本体部7の下面7aには、半田濡れ性を高めるための半田めっき層(図示略)が形成されている。
【0022】
抜け止め部8は、本体部7よりも薄く形成されている。抜け止め部8の上面は、本体部7の上面と面一をなしている。半導体チップ2とともにダイパッド3を樹脂封止した状態では、抜け止め部8の下方に封止樹脂5が回り込むので、ダイパッド3の封止樹脂5からの抜け防止が図られる。
複数のリード4は、ダイパッド3の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド3の各側面に対向するリード4は、その対向する側面と平行な方向に間隔(この例では等間隔)をおいて配置されている。言い換えれば、平面視(底面視)において、封止樹脂5の4つの辺(側面)に対応した4つの側縁部それぞれに、複数のリード4がその辺の長さ方向に間隔(この例では等間隔)をおいて配置されている。この実施形態では、封止樹脂5の各側縁部に7個ずつリード4が配置されている。
【0023】
各リード4は、ダイパッド3の側面と直交する方向(ダイパッド3との対向方向)に長尺な平面視矩形状に形成されている。言い換えれば、封止樹脂5の各側縁部に配置された複数のリード4は、その側縁部に対応した封止樹脂5の側面5cと直交する方向に長尺な平面視矩形状に形成されている。各リード4は、本体部9と、ダイパッド3側の端部に下面側から潰し加工を施すことによって形成された抜け止め部10とを一体的に備えている。
【0024】
本体部9は、その下面9a(接続面)が封止樹脂5の下面5aから露出し、長手方向の外側端面9Bが封止樹脂5の側面5cから露出している。また、本体部9の下面9aと外側端面9bとが交差して形成された角部も封止樹脂5から露出している。抜け止め部10は、本体部9よりも薄く形成されている。抜け止め部10の上面は、本体部9の上面と面一をなしている。半導体チップ2とともにリード4を樹脂封止した状態では、抜け止め部10の下方に封止樹脂5が回り込むから、リード4の封止樹脂5からの抜け防止が図られる。
【0025】
ダイパッド3の本体部7の下面7aには、当該下面7aと後述する実装基板51(またはダイパッド用ランド53)(図14参照)との間隔を一定に保持するためのスペーサ11が形成されている。スペーサ11は、底面視において、ダイパッド3の本体部7の下面7aの隣り合う2つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサ11Aからなる。これらのスペーサ11Aは、ダイパッド3の本体部7の下面7aに沿う方向に長い直方体状である。各スペーサ11Aの厚さは、20μm以上150μm以下程度である。各スペーサ11Aは、たとえばポリイミド等の合成樹脂からなる。この実施形態では、スペーサ11は、2つの直方体形状のスペーサ11Aから構成されているが、スペーサ11は、3つ以上の直方体形状のスペーサ11Aから構成されていてもよい。
【0026】
封止樹脂5の下面5aから露出する本体部9の下面9aには、半田濡れ性を高めるための半田めっき層(図示略)が形成されており、この下面9aは、実装基板(配線基板)上のランドに半田接合される外部端子として機能する。一方、本体部9の上面は、封止樹脂5内に封止されている。この本体部9の上面は、インナーリードとしての役割を担い、ボンディングワイヤ6が接続されている。
【0027】
図4は、半導体装置1の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置1は、後述するように、リードフレーム20を用いたMAP方式により製造される。リードフレーム20は、銅を含む金属(たとえば、銅を主成分として、この銅に対して、Co、Fe、Ni、Cr、Sn、Znなどの元素を、10分の数%〜数%添加して得られる銅合金)の薄板を加工することにより形成される。
【0028】
リードフレーム20は、格子状の支持部21と、支持部21に取り囲まれる各矩形領域内に配置されるダイパッド3と、ダイパッド3の周囲に配置される複数のリード(リード構成部材)4とを一体的に備えている。
ダイパッド3は、その各角部と支持部21との間に架設される吊りリード22によって支持部21に支持されている。各リード4は、ダイパッド3側と反対側の端部が支持部21に接続されている。互いに隣り合うダイパッド3の間において、一方のダイパッド3の周囲に配置される各リード4と他方のダイパッド3の周囲に配置される各リード4とは、リード4の長手方向に支持部21を挟んで対向し、一直線状に延びている。
【0029】
図5図12は、半導体装置1の製造方法を示す図解的な断面図である。
半導体装置1の製造方法について説明する。まず、図5に示すように、リードフレーム20が用意される。なお、図5図9において、リードフレーム20は、その切断面のみが示されている。
次に、図6に示すように、リードフレーム20のダイパッド3上に、たとえば、高融点はんだ(融点が260℃以上のはんだ)、銀ペーストなどからなる接合材(図示せず)を介して、半導体チップ2がダイボンディングされる。次に、半導体チップ2のパッドとリード4の上面とが、たとえば、金、銅またはアルミニウムの細線からなるボンディングワイヤ6で接続される(ボンディング工程)。
【0030】
その後、リードフレーム20が封止用の金型に入れられ、図7に示すように、ダイパッド3の本体部7の下面7a、リード4の本体部9の下面9aおよび支持部21の下面が露出するように、リードフレーム20および半導体チップ2が封止樹脂31によって封止される(樹脂封止工程)。封止樹脂31は、たとえば、エポキシ樹脂からなる。
封止樹脂31による封止方法としては、たとえば、トランスファーモールド法などの方法が採用される。トランスファーモールド法では、封止樹脂31を形成するためのキャビティを有する一対の金型が用いられ、この一対の金型間にリードフレーム20を挟み込む。そして、キャビティ内に、溶融した樹脂を充填し、この樹脂を冷却・固化することによって封止することができる。
【0031】
樹脂封止工程が終了すると、半製品40が完成する。半製品40は、リードフレーム20と、半導体チップ2と、これらを封止した封止樹脂31とを含んでいる。封止樹脂31は、リードフレーム20を覆う板状をなしている。封止樹脂31は、その底面をなす下面31aと、その天面をなす上面31bとを含んでいる。封止樹脂31の下面31aから、ダイパッド3の本体部7の下面7a、リード4の本体部9の下面9aおよび支持部21の下面が露出される。ダイパッド3の本体部7の下面7aおよびリード4の本体部9の下面9aは、封止樹脂31の下面31aと面一になっている。
【0032】
その後、半製品40を切断して半導体装置1を個別に切り出す工程が行われる。この工程が完了すると、封止樹脂31は、個々の半導体装置1の封止樹脂5となる(図12参照)。
具体的には、まず、封止樹脂31から露出する、ダイパッド3の本体部7の下面7aおよびリード4の本体部9の下面9aに、半田めっき層(図示略)が形成される(めっき工程)。
【0033】
次に、スペーサ11A(11)を形成するための工程(スペーサ形成工程)が行われる。具体的には、まず、図8に示すように、ダイパッド3の本体部7の下面7aを覆うように、半製品40の下面に、スペーサ11A(11)の材料となる合成樹脂からなるスペーサ材料層32が形成される。
次に、スペーサ材料層32の下面を覆うようにフォトレジスト膜が形成される。そして、図9に示すように、フォトレジスト膜が現像されることにより、スペーサ11のパターンのレジストマスク33が形成される。
【0034】
次に、このレジストマスク33をマスクとして、スペーサ材料層32がエッチングされることにより、図10に示すように、ダイパッド3の本体部7の下面7aにスペーサ11A(11)が形成される。この後、レジストマスク33が除去される。
次に、図11に示すように、リードフレーム20の支持部21上に設定されたダイシングライン(図示略)に沿って、ダイシングブレード34を移動させる。ダイシングブレード34は、その円盤形状の中心軸線まわりに回転しながら、ダイシングライン上を移動する。その際、ダイシングブレード34は、支持部21の下面側(封止樹脂31の下面31a側)から入れられる。これにより、支持部21と、支持部21上の封止樹脂31と、支持部21の両側の所定幅の領域に存在するリード4の基端部と、リード4の基端部上の封止樹脂31が除去される(ダイシング工程)。
【0035】
これにより、図12に示すように、各リード4が支持部21から切り離されるとともに、封止樹脂31が切り分けられて封止樹脂5となる。こうして、リード4の本体部9の下面9aおよび外側端面9bと、リード4の本体部9の下面9aと外側端面9bとが交差して形成される角部とが封止樹脂5から露出し、図1に示す構造の半導体装置1の個片が得られる。
【0036】
図13は、第1の実装構造に用いられる実装基板の一部を示す部分平面図である。
実装基板(配線基板)51の表面52には、平面視矩形状のダイパッド用ランド53と、平面視矩形状の複数のリード用ランド54とが形成されている。複数のリード用ランド54は、ダイパッド用ランド53の周囲に配置されている。
図14は、第1の実装構造を示す図解的な断面図である。
【0037】
半導体装置1は、次のようにして、実装基板51に実装される。
まず、実装基板51上のダイパッド用ランド53および複数のリード用ランド54の表面にクリーム状の半田55を塗布する。次に、実装基板51上のダイパッド用ランド53および複数のリード用ランド54に、それぞれ半導体装置1のダイパッド3の本体部7の下面7aおよび複数のリード4の本体部9の下面9aが対向するような姿勢で、半導体装置1のスペーサ11A(11)をダイパッド用ランド53上に載せる。
【0038】
次に、半導体装置1のスペーサ11A(11)を実装基板51のダイパッド用ランド53に押し付けた状態で一定時間加熱した後、冷却する。これにより、半導体装置1のダイパッド3および複数のリード4が、それぞれ、実装基板51上のダイパッド用ランド53および複数のリード用ランド54に半田55によって接合される。これにより、半導体装置1が実装基板51に実装される。
【0039】
つまり、図14に示されるように、第1の実装構造では、半導体装置1のダイパッド3と実装基板51上のダイパッド用ランド53との間にスペーサ11A(11)が介在した状態で、半導体装置1が半田55によって実装基板51に接合されている。
この実施形態では、半導体装置1を実装基板51に実装する際に、半導体装置1のダイパッド3の下面7aと実装基板51上のダイパッド用ランド53との間隔をスペーサ11A(11)によって一定に保持することができる。これにより、半導体装置1の各リード4の下面9aと実装基板51上のリード用ランド54との間隔をほぼ一定に保持した状態で、各リード4を実装基板51上のリード用ランド54に半田55によって接合することができる。これにより、各リード4の下面9aと実装基板51上のリード用ランド54との間の半田層55の厚さをほぼ均一にすることができるから、リード4と実装基板51との接合部にクラックが入りにくくなる。
【0040】
前述の実施形態では、ダイパッド3の下面7aに形成されたスペーサ11は、ダイパッド3の下面7aに沿う方向に長い複数の直方体形状のスペーサ11Aから構成されている。しかし、図15に示すように、スペーサ11は、複数の円柱状のスペーサ11Bから構成されていてもよい。図15の例では、底面視において、仮想の略正三角形の3頂点それぞれにスペーサ11Bの中心が位置するように、3つの円柱状のスペーサ11Bがダイパッド3の下面7a上に配置されている。これらのスペーサ11Bの厚さは、20μm以上150μm以下程度である。なお、底面視において、仮想の略正方形の4頂点それぞれにスペーサの中心が位置するように、4つの円柱状のスペーサがダイパッド3の下面7a上に配置されていてもよい。
【0041】
また、図16に示すように、スペーサ11は、複数の角柱状のスペーサ11Cから構成されていてもよい。図16の例では、底面視において、仮想正三角形の3頂点それぞれにスペーサ11Cの中心が位置するように、3つの四角柱状のスペーサ11Cがダイパッド3の下面7a上に配置されている。これらのスペーサ11Cの厚さは、20μm以上150μm以下程度である。なお、底面視において、仮想正四角形の4頂点それぞれにスペーサの中心が位置するように、4つの角柱状のスペーサがダイパッド3の下面7a上に配置されていてもよい。
【0042】
また、図17に示すように、スペーサ11は、1つの楕円柱状のスペーサ11Dから構成されていてもよい。このスペーサ11Dの厚さは、20μm以上150μm以下程度である。
図18は、第2の実装構造に用いられる半導体装置の図解的な斜視図である。図19は、図18の底面図である。図20は、図18のXX−XX線に沿う図解的な断面図である。図18図19および図20において、それぞれ前述の図1図2および図3の各部に対応する部分には図1と同じ符号を付して示す。
【0043】
第2の実装構造は、実装基板151(図22参照)と、実装基板151に実装された半導体装置101とを含む。半導体装置101は、QFNが適用された半導体装置である。半導体装置101は、図1図3に示される半導体装置1と比べて、スペーサ11が形成されていない点のみが異なり、それ以外は図1図3に示される半導体装置1と同様であるので、その説明を省略する。また、半導体装置101の製造方法は、スペーサ11を形成する工程が存在しない点以外は、図1図3に示される半導体装置1の製造方法と同様であるので、その説明を省略する。
【0044】
図21は、第2の実装構造に用いられる実装基板の一部を示す部分平面図である。図22において、前述の図13の各部に対応する部分には図1と同じ符号を付して示す。
実装基板(配線基板)151の表面52には、平面視矩形状のダイパッド用ランド53と、平面視矩形状の複数のリード用ランド54とが形成されている。複数のリード用ランド54は、ダイパッド用ランド53の周囲に配置されている。
【0045】
ダイパッド用ランド53の表面上には、ダイパッド用ランド53の表面と半導体装置101のダイパッド3の本体部7の下面7aとの間隔を一定に保持するためのスペーサ61が形成されている。スペーサ61は、平面視において、ダイパッド用ランド53の隣り合う2つの辺のうちの一方の辺の長さ方向に長い矩形で、かつ他方の辺の長さ方向に間隔をおいて配置された複数の直方体形状のスペーサ61Aからなる。これらのスペーサ61Aは、ダイパッド用ランド53の表面に沿う方向に長い直方体状である。各スペーサ61Aの厚さは、20μm以上150μm以下程度である。各スペーサ61Aは、たとえばポリイミド等の合成樹脂からなる。この実施形態では、スペーサ61は、2つの直方体形状のスペーサ61Aから構成されているが、スペーサ61は、3つ以上の直方体形状のスペーサ61Aから構成されていてもよい。
【0046】
このようなスペーサ61A(61)は、たとえば次のようにして形成される。まず、ダイパッド用ランド53の表面に、スペーサ61A(61)の材料となる合成樹脂からなるスペーサ材料層が形成される。次に、スペーサ材料層の表面を覆うように、フォトレジスト膜が形成される。そして、フォトレジスト膜が現像されることにより、スペーサ61のパターンのレジストマスクが形成される。そして、このレジストマスクをマスクとして、スペーサ材料層がエッチングされることにより、ダイパッド用ランド53にスペーサ61A(61)が形成される。この後、レジストマスクが除去される。
【0047】
図22は、第2の実装構造を示す図解的な断面図である。
半導体装置101は、次のようにして、実装基板151に実装される。
まず、実装基板151上のダイパッド用ランド53および複数のリード用ランド54の表面にクリーム状の半田55を塗布する。次に、実装基板151上のダイパッド用ランド53および複数のリード用ランド54に、それぞれ半導体装置101のダイパッド3の本体部7の下面7aおよび複数のリード4の本体部9の下面9aが対向するような姿勢で、ダイパッド用ランド53表面に形成されているスペーサ61A(61)上面に半導体装置101を載せる。
【0048】
次に、実装基板151のダイパッド用ランド53上のスペーサ61A(61)に半導体装置101を押し付けた状態で一定時間加熱した後、冷却する。これにより、半導体装置101のダイパッド3および複数のリード4が、それぞれ、実装基板151上のダイパッド用ランド53および複数のリード用ランド54に半田55によって接合される。これにより、半導体装置101が実装基板151に実装される。
つまり、図22に示されるように、第2の実装構造では、半導体装置101と実装基板151上のダイパッド用ランド53との間にスペーサ61A(61)が介在した状態で、半導体装置101が半田55によって実装基板151に接合されている。
【0049】
この実施形態では、半導体装置101を実装基板151に実装する際に、半導体装置101のダイパッド3の下面7aと実装基板151上のダイパッド用ランド53との間隔をスペーサ61A(61)によって一定に保持することができる。これにより、半導体装置101の各リード4の下面9aと実装基板151上のリード用ランド54との間隔をほぼ一定に保持した状態で、各リード4を実装基板151上のリード用ランド54に半田55によって接合することができる。これにより、各リード4の下面9aと実装基板151上のリード用ランド54との間の半田層55の厚さをほぼ均一にすることができるから、リード4と実装基板151との接合部にクラックが入りにくくなる。
【0050】
前述の実施形態では、ダイパッド用ランド53の表面に形成されたスペーサ61は、ダイパッド用ランド53の表面に沿う方向に長い複数の直方体形状のスペーサ61Aから構成されている。しかし、図23に示すように、スペーサ61は、複数の円柱状のスペーサ61Bから構成されていてもよい。図23の例では、平面視において、仮想の略正三角形の3頂点それぞれにスペーサ61Bの中心が位置するように、3つの円柱状のスペーサ61Bがダイパッド用ランド53の表面上に配置されている。これらのスペーサ61Bの厚さは、20μm以上150μm以下程度である。なお、平面視において、仮想の略正方形の4頂点それぞれにスペーサの中心が位置するように、4つの円柱状のスペーサがダイパッド用ランド53の表面上に配置されていてもよい。
【0051】
また、図24に示すように、スペーサ61は、複数の角柱状のスペーサ61Cから構成されていてもよい。図24の例では、平面視において、仮想の略正三角形の3頂点それぞれにスペーサ61Cの中心が位置するように、3つの四角柱状のスペーサ61Cがダイパッド用ランド53の表面上に配置されている。これらのスペーサCの厚さは、20μm以上150μm以下程度である。なお、平面視において、仮想の略正方形の4頂点それぞれにスペーサの中心が位置するように、4つの角柱状のスペーサがダイパッド用ランド53の表面上に配置されていてもよい。
【0052】
また、図25に示すように、スペーサ61は、1つの楕円柱状のスペーサ61Dから構成されていてもよい。このスペーサ61Dの厚さは、20μm以上150μm以下程度である。
前述の実施形態では、スペーサ11,11A〜11D,61,61A〜61Dは、合成樹脂から構成されているが、Cu等の金属、SiO等のセラミックス等から構成されてもよい。
【0053】
前述の実施形態では、平面視(底面視)において、封止樹脂5の4つの辺(側面)に対応した4つの側縁部それぞれに、複数のリード4がその辺の長さ方向に間隔をおいて配置されている。しかし、平面視(底面視)において、封止樹脂の4つの辺(側面)に対応した4つの側縁部のうちの少なくとも1つに、複数のリード4がその辺の長さ方向に間隔をおいて配置されている半導体装置にも、この発明を適用することができる。
【0054】
前述の実施形態では、QFNが適用された半導体装置を取り上げたが、本発明は、SON(Small Outlined Non-leaded Package)など、他の種類のノンリードパッケージが適用された半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【0055】
1,101 半導体装置
2 半導体チップ
3 ダイパッド
4 リード
5 封止樹脂
5a 下面
5b 上面
5c 側面
6 ボンディングワイヤ
7 本体部(ダイパッド)
7a 下面
8 抜け止め部(ダイパッド)
9 本体部(リード)
9a 下面
9b 外側端面
10 抜け止め部(リード)
11,11A,11B,11C,11D スペーサ
20 リードフレーム
21 支持部
22 吊りリード
31 封止樹脂
31a 下面
31b 上面
32 スペーサ材料層
33 レジストマスク
34 ダイシングブレード
40 半製品
51,151 実装基板
52 表面
53 ダイパッド用ランド
54 リード用ランド
55 半田
61,61A,61B,61C,61D スペーサ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25