特許 6784585 絶縁同期整流型ＤＣ／ＤＣコンバータ、同期整流コントローラ、電源アダプタおよび電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6784585

(24)【登録日】2020年10月27日

(45)【発行日】2020年11月11日

(54)【発明の名称】絶縁同期整流型ＤＣ／ＤＣコンバータ、同期整流コントローラ、電源アダプタおよび電子機器

(51)【国際特許分類】

   H02M 3/28 20060101AFI20201102BHJP

   H02M 7/21 20060101ALI20201102BHJP

【ＦＩ】

   H02M3/28 F

   H02M7/21 A

   H02M3/28 Q

【請求項の数】15

【全頁数】16

(21)【出願番号】特願2016-244700(P2016-244700)

(22)【出願日】2016年12月16日

(65)【公開番号】特開2018-98998(P2018-98998A)

(43)【公開日】2018年6月21日

【審査請求日】2019年11月19日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】菊池 弘基

【審査官】 麻生 哲朗

(56)【参考文献】

【文献】 特開２００７−２３６０５８（ＪＰ，Ａ）

【文献】 特開平０７−３１２８６６（ＪＰ，Ａ）

【文献】 特開平１１−０６９８０５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

Ｈ０２Ｍ ７／２１

(57)【特許請求の範囲】

【請求項1】

絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流コントローラであって、
第１同期整流トランジスタのゲートと接続されるべき第１ゲートピンと、
前記第１同期整流トランジスタのドレインと接続されるべき第１ドレインピンと、
第２同期整流トランジスタのゲートと接続されるべき第２ゲートピンと、
前記第２同期整流トランジスタのドレインと接続されるべき第２ドレインピンと、
接地と接続されるべきソースピンと、
第１状態において前記第１ドレインピンの電圧を選択し、第２状態において前記第２ドレインピンの電圧を選択するマルチプレクサと、
前記マルチプレクサの出力電圧にもとづいて、パルス信号を生成するパルス発生器と、
前記第１状態において前記パルス信号に応じて前記第１同期整流トランジスタをスイッチングし、前記第２状態において前記パルス信号に応じて前記第２同期整流トランジスタをスイッチングする駆動回路と、
前記第１状態と前記第２状態を切りかえるフェーズコントローラと、
を備えることを特徴とする同期整流コントローラ。

【請求項2】

前記駆動回路は、
前記第１同期整流トランジスタを駆動する第１ドライバと、
前記第２同期整流トランジスタを駆動する第２ドライバと、
前記第１状態において前記パルス信号を前記第１ドライバに供給し、前記第２ドライバにオフレベルの信号を供給し、前記第２状態において前記パルス信号を前記第２ドライバに供給し、前記第１ドライバにオフレベルの信号を供給するデマルチプレクサと、
を含むことを特徴とする請求項１に記載の同期整流コントローラ。

【請求項3】

前記パルス発生器は、
前記マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、
前記マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、
前記セット信号に応じてオンレベルに遷移し、前記リセット信号に応じてオフレベルに遷移する前記パルス信号を生成するロジック回路と、
を含むことを特徴とする請求項１または２に記載の同期整流コントローラ。

【請求項4】

前記フェーズコントローラは、前記第１同期整流トランジスタおよび前記第２同期整流トランジスタのターンオフに対応する前記パルス信号のエッジに応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項１から３のいずれかに記載の同期整流コントローラ。

【請求項5】

前記フェーズコントローラは、クロック端子に前記パルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、前記フリップフロップの状態に応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項１から４のいずれかに記載の同期整流コントローラ。

【請求項6】

前記第１状態において前記第１しきい値および前記第２しきい値は前記第１同期整流トランジスタのソース電圧を基準に生成され、前記第２状態において前記第１しきい値および前記第２しきい値は前記第２同期整流トランジスタのソース電圧を基準に生成されることを特徴とする請求項３に記載の同期整流コントローラ。

【請求項7】

ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載の同期整流コントローラ。

【請求項8】

請求項１から７のいずれかに記載の同期整流コントローラを備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。

【請求項9】

一次巻線および二次巻線を有するトランスと、
前記一次巻線と直列に接続される共振キャパシタと、
前記一次巻線と前記共振キャパシタの直列接続に交流電圧を印加するインバータと、
前記二次巻線と接続される第１同期整流トランジスタおよび第２同期整流トランジスタと、
第１状態において前記第１同期整流トランジスタのドレイン電圧を選択し、第２状態において前記第２同期整流トランジスタのドレイン電圧を選択するマルチプレクサと、
前記マルチプレクサの出力電圧にもとづいて、パルス信号を生成するパルス発生器と、
前記第１状態において前記パルス信号に応じて前記第１同期整流トランジスタをスイッチングし、前記第２状態において前記パルス信号に応じて前記第２同期整流トランジスタをスイッチングする駆動回路と、
前記パルス信号に応じて前記第１状態と前記第２状態を切りかえるフェーズコントローラと、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。

【請求項10】

前記駆動回路は、
前記第１同期整流トランジスタを駆動する第１ドライバと、
前記第２同期整流トランジスタを駆動する第２ドライバと、
前記第１状態において前記パルス信号を前記第１ドライバに供給し、前記第２ドライバにオフレベルの信号を供給し、前記第２状態において前記パルス信号を前記第２ドライバに供給し、前記第１ドライバにオフレベルの信号を供給するデマルチプレクサと、
を含むことを特徴とする請求項９に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。

【請求項11】

前記パルス発生器は、
前記マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、
前記マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、
前記セット信号に応じてオンレベルに遷移し、前記リセット信号に応じてオフレベルに遷移する前記パルス信号を生成するロジック回路と、
を含むことを特徴とする請求項９または１０に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。

【請求項12】

前記フェーズコントローラは、前記第１同期整流トランジスタおよび前記第２同期整流トランジスタのターンオフに対応する前記パルス信号のエッジに応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項９から１１のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。

【請求項13】

前記フェーズコントローラは、クロック端子に前記パルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、前記フリップフロップの状態に応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項９から１２のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。

【請求項14】

負荷と、
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項８から１３のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。

【請求項15】

商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項８から１３のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。

【背景技術】

【0002】

ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、絶縁型のＤＣ／ＤＣコンバータが利用される。近年、絶縁型のＤＣ／ＤＣコンバータとして、ＬＬＣ共振コンバータが普及し始めている。

【0003】

図１は、ＬＬＣ共振コンバータの回路図である。ＬＬＣ共振コンバータ２００Ｒは、トランスＴ_１、共振キャパシタＣ_ｒ、インバータ２０２、一次側コントローラ３００、整流ダイオードＤ_２１，Ｄ_２２、出力キャパシタＣ_１を備える。Ｌ_ｒは、トランスＴ_１の漏れインダクタンスを表す。

【0004】

漏れインダクタンスＬ_ｒ、一次巻線Ｗ_１および共振キャパシタＣ_ｒはＬＬＣ型の直列共振回路を形成している。インバータ２０２は、ハイサイドトランジスタＭ_１１およびローサイドトランジスタＭ_１２を含むハーフブリッジ回路である。インバータ２０２は、直流電圧Ｖ_ＩＮを受け、直列共振回路の両端間に交流の駆動信号を印加する。

【0005】

トランスＴ_１の二次巻線Ｗ_２１，Ｗ_２２には、整流ダイオードＤ_２１，Ｄ_２２が接続される。ＬＬＣ共振コンバータ２００Ｒは、出力キャパシタＣ_１に生ずる出力電圧Ｖ_ＯＵＴを、図示しない負荷に供給する。

【0006】

一次側コントローラ３００は、出力電圧Ｖ_ＯＵＴに応じたフィードバック信号Ｖ_ＦＢを受け、出力電圧Ｖ_ＯＵＴがその目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}に近づくように、インバータ２０２をフィードバック制御する。たとえば一次側コントローラ３００は、インバータ２０２のスイッチング周波数を変化させることにより、出力電圧Ｖ_ＯＵＴを調節する。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１６−１６３４７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

ＬＬＣ共振コンバータのさらなる高効率化のためには、二次側の整流ダイオードＤ_２１，Ｄ_２２をＭＯＳＦＥＴに置換した同期整流型が有力である。同期整流型の場合、二次側の同期整流トランジスタのスイッチングを制御する同期整流コントローラが必要となるため、実装面積（回路面積）が増加する。

【0009】

本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、小型の同期整流コントローラの提供にある。

【課題を解決するための手段】

【0010】

本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流コントローラに関する。同期整流コントローラは、第１同期整流トランジスタのゲートと接続されるべき第１ゲートピンと、第１同期整流トランジスタのドレインと接続されるべき第１ドレインピンと、第２同期整流トランジスタのゲートと接続されるべき第２ゲートピンと、第２同期整流トランジスタのドレインと接続されるべき第２ドレインピンと、接地と接続されるべきソースピンと、第１状態において第１ドレインピンの電圧を選択し、第２状態において第２ドレインピンの電圧を選択するマルチプレクサと、マルチプレクサの出力電圧にもとづいてパルス信号を生成するパルス発生器と、第１状態においてパルス信号に応じて第１同期整流トランジスタをスイッチングし、第２状態においてパルス信号に応じて第２同期整流トランジスタをスイッチングする駆動回路と、第１状態と第２状態を切りかえるフェーズコントローラと、を備える。

【0011】

この態様によると、第１同期整流トランジスタと第２同期整流トランジスタの２つの駆動系統において、パルス発生器を共通化することにより、同期整流コントローラの回路面積を小さくでき、ひいてはＤＣ／ＤＣコンバータの回路面積を小さくできる。

【0012】

パルス発生器は、マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、セット信号に応じてオンレベルに遷移し、リセット信号に応じてオフレベルに遷移するパルス信号を生成するロジック回路と、を含んでもよい。これにより２個のコンパレータと１個のロジック回路に相当する面積を小さくできる。

【0013】

駆動回路は、第１同期整流トランジスタを駆動する第１ドライバと、第２同期整流トランジスタを駆動する第２ドライバと、第１状態においてパルス信号を第１ドライバに供給し、第２ドライバにオフレベルの信号を供給し、第２状態においてパルス信号を第２ドライバに供給し、第１ドライバにオフレベルの信号を供給するデマルチプレクサと、を含んでもよい。

【0014】

フェーズコントローラは、第１同期整流トランジスタおよび第２同期整流トランジスタのターンオフに対応するパルス信号のエッジに応じて、第１状態と第２状態を切りかえてもよい。これにより第１同期整流トランジスタと第２同期整流トランジスタの同時オンを防止できる。

【0015】

フェーズコントローラは、クロック端子にパルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、フリップフロップの状態に応じて、第１状態と第２状態を切りかえてもよい。

【0016】

同期整流コントローラは、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0017】

本発明の別の態様は絶縁同期整流型ＤＣ／ＤＣコンバータに関する。絶縁同期整流型ＤＣ／ＤＣコンバータは、上述の同期整流コントローラを備えてもよい。

【0018】

本発明の別の態様は、絶縁同期整流型ＤＣ／ＤＣコンバータである。この絶縁同期整流型ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、一次巻線と直列に接続される共振キャパシタと、一次巻線と共振キャパシタの直列接続に交流電圧を印加するインバータと、二次巻線と接続される第１同期整流トランジスタおよび第２同期整流トランジスタと、第１状態において第１同期整流トランジスタのドレイン電圧を選択し、第２状態において第２同期整流トランジスタのドレイン電圧を選択するマルチプレクサと、マルチプレクサの出力電圧にもとづいてパルス信号を生成するパルス発生器と、第１状態においてパルス信号に応じて第１同期整流トランジスタをスイッチングし、第２状態においてパルス信号に応じて第２同期整流トランジスタをスイッチングする駆動回路と、第１状態と第２状態を切りかえるフェーズコントローラと、を備える。

【0019】

パルス発生器は、マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、セット信号に応じてオンレベルに遷移し、リセット信号に応じてオフレベルに遷移するパルス信号を生成するロジック回路と、を含んでもよい。

【0020】

駆動回路は、第１同期整流トランジスタを駆動する第１ドライバと、第２同期整流トランジスタを駆動する第２ドライバと、第１状態においてパルス信号を第１ドライバに供給し、第２ドライバにオフレベルの信号を供給し、第２状態においてパルス信号を第２ドライバに供給し、第１ドライバにオフレベルの信号を供給するデマルチプレクサと、を含んでもよい。

【0021】

フェーズコントローラは、第１同期整流トランジスタおよび第２同期整流トランジスタのターンオフに対応するパルス信号のエッジに応じて、第１状態と第２状態を切りかえてもよい。これにより第１同期整流トランジスタと第２同期整流トランジスタの同時オンを防止できる。

【0022】

フェーズコントローラは、クロック端子にパルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、フリップフロップの状態に応じて、第１状態と第２状態を切りかえてもよい。

【0023】

本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述の絶縁同期整流型ＤＣ／ＤＣコンバータと、を備えてもよい。

【0024】

本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述の絶縁同期整流型ＤＣ／ＤＣコンバータと、を備えてもよい。

【0025】

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。さらに、この課題を解決するための手段の記載は、すべての欠くべからざる特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

【発明の効果】

【0026】

本発明のある態様によれば、同期整流コントローラ、ひいてはＤＣ／ＤＣコンバータを小型化できる。

【図面の簡単な説明】

【0027】

【図1】ＬＬＣ共振コンバータの回路図である。

【図2】実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。

【図3】同期整流コントローラの具体的な構成例を示す回路図である。

【図4】図３の同期整流コントローラの動作波形図である。

【図5】同期整流コントローラのパルス発生器の変形例を示す回路図である。

【図6】駆動回路の変形例を示す回路図である。

【図7】ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。

【図8】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。

【図9】図９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。

【発明を実施するための形態】

【0028】

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0029】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

【0030】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

【0031】

図２は、実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、たとえばＬＬＣ共振コンバータであり、その入力端子Ｐ_１に入力電圧Ｖ_ＩＮを受け、所定の目標電圧に安定化された直流の出力電圧Ｖ_ＯＵＴを生成し、その出力端子Ｐ_２に接続される負荷（不図示）に供給する。

【0032】

ＤＣ／ＤＣコンバータ２００は同期整流型であり、インバータ２０２、フィードバック回路２０４、共振キャパシタＣ_ｒ、トランスＴ_１、同期整流トランジスタＭ_２１，Ｍ_２２、出力キャパシタＣ_１、一次側コントローラ３００、同期整流コントローラ（二次側コントローラ）４００を備える。

【0033】

トランスＴ_１は、一次巻線Ｗ_１および二次巻線Ｗ_２１，Ｗ_２２を有する。ＤＣ／ＤＣコンバータ２００の一次側において、共振キャパシタＣ_ｒ、トランスＴ_１の漏れインダクタンスＬ_ｒおよびトランスＴ_１の一次巻線Ｗ_１はＬＬＣ型の直列共振回路２０６を形成する。インバータ２０２は、ハイサイドトランジスタＭ_１１、ローサイドトランジスタＭ_１２を含むハーフブリッジ回路であり、その出力２０３は直列共振回路２０６と接続され、直列共振回路２０６の両端間に、交流の駆動電圧Ｖ_ＤＲＶを印加する。

【0034】

第１同期整流トランジスタＭ_２１のソースは接地され、そのドレインは二次巻線Ｗ_２１の一端と接続される。同様に第２同期整流トランジスタＭ_２２のソースは接地され、そのドレインは二次巻線Ｗ_２２の一端と接続される。２つの二次巻線Ｗ_２１、二次巻線Ｗ_２２の接続ノードは出力端子Ｐ_２と接続されており、出力キャパシタＣ_１は出力端子Ｐ_２と接地の間に設けられる。

【0035】

同期整流コントローラ４００は、ひとつの半導体基板に集積化されたＩＣ（Integrated Circuit）であり、第１同期整流トランジスタＭ_２１および第２同期整流トランジスタＭ_２２を駆動する。

【0036】

フィードバック回路２０４は、ＤＣ／ＤＣコンバータ２００の出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを生成する。一次側コントローラ３００は、フィードバック電圧Ｖ_ＦＢを受け、出力電圧Ｖ_ＯＵＴがその目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}と一致するように、インバータ２０２を制御する。フィードバック回路２０４および一次側コントローラ３００は、公知技術を用いればよく、その構成や制御方法は特に限定されない。

【0037】

たとえばフィードバック回路２０４は、シャントレギュレータとフォトカプラの組み合わせで構成できる。シャントレギュレータは、出力電圧Ｖ_ＯＵＴと基準電圧の誤差に応じたカソード電流を生成する。フォトカプラは、シャントレギュレータが生成するカソード電流が順電流として流れるように接続され、フォトカプラの受光素子に流れるコレクタ電流に応じたフィードバック電圧Ｖ_ＦＢを発生してもよい。一次側コントローラ３００は、フィードバック電圧Ｖ_ＦＢに応じたスイッチング周波数でインバータ２０２を駆動してもよい。

【0038】

以上がＤＣ／ＤＣコンバータ２００の全体の構成である。続いて同期整流コントローラ４００の構成を説明する。同期整流コントローラ４００は、第１ゲートピンＧ１、第２ゲートピンＧ２、第１ドレインピンＤ１、第２ドレインピンＤ２、第１ソースピンＳ１、第２ソースピンＳ２を備える。

【0039】

第１ゲートピンＧ１、第２ゲートピンＧ２はそれぞれ、第１同期整流トランジスタＭ_２１、第２同期整流トランジスタＭ_２２のゲートと接続される。また第１ソースピンＳ１、第２ソースピンＳ２はそれぞれ、第１同期整流トランジスタＭ_２１、第２同期整流トランジスタＭ_２２のソースと接続される。第１ソースピンＳ１、第２ソースピンＳ２は、等価回路上は同じ電位であるが、配線のインピーダンスが無視できない場合、それぞれの電位は異なっていると把握される。以下、それぞれの電位をＶ_ＧＮＤ１，Ｖ_ＧＮＤ２と記す。

【0040】

第１同期整流トランジスタＭ_２１のソースと第２同期整流トランジスタＭ_２２のソースの間の配線インピーダンスが十分に小さく、その影響が無視できる場合、同期整流コントローラ４００には、ひとつのソースピンを設け、ひとつのソースピンを接地すればよい。

【0041】

同期整流コントローラ４００は、マルチプレクサ４１０、パルス発生器４２０、駆動回路４３０、フェーズコントローラ４４０を備える。同期整流コントローラ４００は、第１状態φ_１と第２状態φ_２を交互に遷移する。

【0042】

マルチプレクサ４１０は、第１ドレインピンＤ１および第２ドレインピンＤ２と接続される２入力を有するセレクタである。マルチプレクサ４１０は、第１状態φ_１において第１ドレインピンＤ１の電圧、すなわち第１同期整流トランジスタＭ_２１のドレイン電圧Ｖ_Ｄ２１を選択し、第２状態φ_２において第２ドレインピンＤ２の電圧、すなわち第２同期整流トランジスタＭ_２２のドレイン電圧Ｖ_Ｄ２２を選択する。

【0043】

パルス発生器４２０は、マルチプレクサ４１０の出力電圧Ｖ_Ｄにもとづいて、パルス信号Ｓ_Ｐを生成する。

【0044】

駆動回路４３０は、第１状態φ_１において、パルス信号Ｓ_Ｐに応じて第１同期整流トランジスタＭ_２１をスイッチングし、第２状態φ_２において、パルス信号Ｓ_Ｐに応じて第２同期整流トランジスタＭ_２２を駆動する。

【0045】

フェーズコントローラ４４０は、第１状態φ_１と第２状態φ_２を切りかえる。たとえばフェーズコントローラ４４０は、パルス信号Ｓ_Ｐに応じて、第１状態φ_１と第２状態φ_２を示す制御信号Ｓ_ＣＮＴを生成する。本実施の形態では、制御信号Ｓ_ＣＮＴのハイレベルが第１状態φ_１に、ローレベルが第２状態φ_２に割り当てられる。

【0046】

図３は、同期整流コントローラ４００の具体的な構成例を示す回路図である。図３には、ＤＣ／ＤＣコンバータ２００の二次側のみを示す。

【0047】

ドレインピンＤ１，Ｄ２には、同期整流コントローラ４００の耐圧を超えるような高電圧が発生する。そこで同期整流コントローラ４００の内部のドレインピンＤ１，Ｄ２からマルチプレクサ４１０に至る経路にはクランプ回路４０２が設けられる。クランプ回路４０２はドレインピンＤ１，Ｄ２に入力されるドレイン電圧Ｖ_Ｄ１，Ｖ_Ｄ２を同期整流コントローラ４００の耐圧より低く定められた上限レベルを超えないようにクランプする。

【0048】

駆動回路４３０は、第１ドライバ４３２、第２ドライバ４３４、デマルチプレクサ４３６を備える。第１ドライバ４３２は第１同期整流トランジスタＭ_２１を駆動する。第２ドライバ４３４は、第２同期整流トランジスタＭ_２２を駆動する。デマルチプレクサ４３６は、第１状態φ_１において、パルス発生器４２０が生成したパルス信号Ｓ_Ｐを第１ドライバ４３２に供給し、第２ドライバ４３４にオフレベルの信号を供給する。またデマルチプレクサ４３６は第２状態φ_２においてパルス信号Ｓ_Ｐを第２ドライバ４３４に供給し、第１ドライバ４３２にオフレベルの信号を供給する。

【0049】

パルス発生器４２０は、セットコンパレータ４２２、リセットコンパレータ４２４、ロジック回路４２６を備える。セットコンパレータ４２２は、マルチプレクサ４１０の出力電圧（単にドレイン電圧ともいう）Ｖ_Ｄを第１しきい値Ｖ_ＴＨ１と比較し、セット信号Ｓ_ＳＥＴを生成する。第１しきい値Ｖ_ＴＨ１は負電圧であり、たとえば−１５０ｍＶ程度に設定してもよい。セット信号Ｓ_ＳＥＴは、ドレイン電圧Ｖ_Ｄが第１しきい値Ｖ_ＴＨ１を上から下にクロスすると、つまりＶ_Ｄ＜Ｖ_ＴＨ１となると、アサート（たとえばハイレベル）される。

【0050】

リセットコンパレータ４２４は、ドレイン電圧Ｖ_Ｄを第２しきい値Ｖ_ＴＨ２と比較し、リセット信号Ｓ_{ＲＥＳＥＴ}を生成する。第２しきい値Ｖ_ＴＨ２は、第１しきい値Ｖ_ＴＨ１より高く定められたゼロ近傍の負電圧であり、たとえば−２０ｍＶ程度に設定してもよい。リセット信号Ｓ_{ＲＥＳＥＴ}は、ドレイン電圧Ｖ_Ｄが第２しきい値Ｖ_ＴＨ２を下から上にクロスすると、つまりＶ_Ｄ＞Ｖ_ＴＨ２となると、アサート（たとえばハイレベル）される。

【0051】

ロジック回路４２６は、セット信号Ｓ_ＳＥＴのアサートに応じてオンレベル（ハイレベル）に遷移し、リセット信号Ｓ_{ＲＥＳＥＴ}のアサートに応じてオフレベル（ハイレベル）に遷移するパルス信号Ｓ_Ｐを生成する。たとえばロジック回路４２６は、ＳＲ（Set/Reset）フリップフロップで構成してもよい。

【0052】

フェーズコントローラ４４０は、パルス信号Ｓ_Ｐのネガエッジをトリガとして、言い換えれば、同期整流トランジスタＭ_２１，Ｍ_２２それぞれのターンオフを契機として、第１状態φ_１と第２状態φ_２を交互に切りかえる。

【0053】

フェーズコントローラ４４０は、フリップフロップ４４２、インバータ４４４，４４６を含む。インバータ４４４は、パルス信号Ｓ_Ｐを反転する。インバータ４４６は、フリップフロップ４４２の出力Ｑを反転する。フリップフロップ４４２は、クロック端子にパルス信号Ｓ_Ｐの反転信号＃Ｓ_Ｐを受け、入力端子（Ｄ）に自身の反転出力＃Ｑを受ける。これによりフリップフロップ４４２の出力Ｑは、パルス信号Ｓ_Ｐのネガエッジごとに反転する。フェーズコントローラ４４０は、フリップフロップ４４２の状態に応じて、第１状態φ_１と第２状態φ_２を切りかえる。図３では、インバータ４４６の出力＃Ｑを制御信号Ｓ_ＣＮＴとしているが、その限りではなく、フリップフロップ４４２の出力Ｑを制御信号Ｓ_ＣＮＴとしてもよい。

【0054】

以上が同期整流コントローラ４００の構成である。続いてＤＣ／ＤＣコンバータ２００の動作を説明する。

【0055】

図４は、図３の同期整流コントローラ４００の動作波形図である。時刻ｔ_０より前は第２状態φ_２である。時刻ｔ_０のパルス信号Ｓ_Ｐのネガエッジをトリガとして、つまり第２同期整流トランジスタＭ_２２のターンオフをトリガとして第１状態φ_１にセットされる。第１状態φ_１ではマルチプレクサ４１０の出力電圧Ｖ_Ｄは、第１ドレインピンＤ１の電圧Ｖ_Ｄ１と等しい。時刻ｔ_１にドレイン電圧Ｖ_Ｄ（つまりＶ_Ｄ１）が第１しきい値Ｖ_ＴＨ１より低くなると、セット信号Ｓ_ＳＥＴがアサートされ、パルス信号Ｓ_Ｐがオンレベル（ハイレベル）に変化する。

【0056】

第１状態φ_１では、パルス信号Ｓ_Ｐは第１ゲートピンＧ１を介して第１同期整流トランジスタＭ_２１のゲートに供給され、したがって第１同期整流トランジスタＭ_２１がターンオンする。第１同期整流トランジスタＭ_２１がターンオンすると、その両端間に電圧降下Ｒ_ＯＮ１×Ｉ_Ｓ１が発生する。Ｒ_ＯＮ１は第１同期整流トランジスタＭ_２１のオン抵抗であり、電流Ｉ_Ｓ１は二次巻線Ｗ_２１および第１同期整流トランジスタＭ_２１に流れる二次電流である。

【0057】

二次電流Ｉ_Ｓ１が小さくなると、ドレイン電圧Ｖ_Ｄ１が０Ｖに近づいていく。そして時刻ｔ_２に第２しきい値Ｖ_ＴＨ２を超えると（ゼロカレント状態）、リセット信号Ｓ_{ＲＥＳＥＴ}がアサートされ、パルス信号Ｓ_Ｐがオフレベル（ローレベル）に変化する。これにより第１同期整流トランジスタＭ_２１がターンオフする。

【0058】

そしてパルス信号Ｓ_Ｐがオフレベルに変化すると、第２状態φ_２に切りかえられる。第２状態φ_２ではマルチプレクサ４１０の出力電圧Ｖ_Ｄは、第２ドレインピンＤ２の電圧Ｖ_Ｄ２と等しい。時刻ｔ_３にドレイン電圧Ｖ_Ｄ（つまりＶ_Ｄ２）が第１しきい値Ｖ_ＴＨ１より低くなると、セット信号Ｓ_ＳＥＴがアサートされ、パルス信号Ｓ_Ｐがオンレベル（ハイレベル）に変化する。

【0059】

第２状態φ_２では、パルス信号Ｓ_Ｐは第２ゲートピンＧ２を介して第２同期整流トランジスタＭ_２２のゲートに供給され、したがって第２同期整流トランジスタＭ_２２がターンオンする。第２同期整流トランジスタＭ_２２がターンオンすると、その両端間に電圧降下Ｒ_ＯＮ２×Ｉ_Ｓ２が発生する。Ｒ_ＯＮ２は第２同期整流トランジスタＭ_２２のオン抵抗であり、電流Ｉ_Ｓ２は二次巻線Ｗ_２２および第２同期整流トランジスタＭ_２２に流れる二次電流である。

【0060】

二次電流Ｉ_Ｓ２が小さくなると、ドレイン電圧Ｖ_Ｄ２が０Ｖに近づいていく。そして時刻ｔ_４に第２しきい値Ｖ_ＴＨ４を超えると、リセット信号Ｓ_{ＲＥＳＥＴ}がアサートされ、パルス信号Ｓ_Ｐがオフレベル（ローレベル）に変化する。これにより第２同期整流トランジスタＭ_２２がターンオフする。

【0061】

そしてパルス信号Ｓ_Ｐがオフレベルに変化すると、第１状態φ_１に切りかえられる。同期整流コントローラ４００は、時刻ｔ_０〜ｔ_４の動作を繰り返す。

【0062】

以上が同期整流コントローラ４００の動作である。続いてその利点を説明する。
同期整流コントローラ４００の利点は、比較技術との対比によって明確となる。比較技術では、第１同期整流トランジスタＭ_２１と、第２同期整流トランジスタＭ_２２の駆動のために２系統のパルス発生器が設けられ、２系統のパルス発生器を交互に動作させることにより、図４と同様の動作が実現できる。

【0063】

同期整流コントローラ４００によれば、第１同期整流トランジスタＭ_２１と第２同期整流トランジスタＭ_２２の２つの駆動系統においてパルス発生器４２０を共通化することにより、比較技術に比べて回路面積を小さくできる。

【0064】

より詳しくは図３の同期整流コントローラ４００では、２個のコンパレータ４２２，４２４、ロジック回路４２６の１個のフリップフロップが２系統で共通化される。セットコンパレータ４２２、リセットコンパレータ４２４には高精度が要求されるため、それらの回路面積は非常に大きくなる。したがって、コンパレータを２個削減できることによる回路面積の削減の効果は非常に大きい。

【0065】

加えて、製品出荷前にセットコンパレータ４２２、リセットコンパレータ４２４の精度を高めるために、それらのオフセットを調節するトリミング処理が実行される場合がある。図３の同期整流コントローラ４００では、比較技術と比べてコンパレータの個数が経るため、トリミング処理の時間を短縮できる。

【0066】

また比較技術では、第１同期整流トランジスタＭ_２１と第２同期整流トランジスタＭ_２２が同時にオンするリスクがあるため、それを防止するためのタイミング制御や工夫画必要となる。これに対して同期整流コントローラ４００によれば、パルス信号Ｓ_Ｐのネガエッジをトリガとして、第１状態φ_１と第２状態φ_２を切りかえることにより、第１同期整流トランジスタＭ_２１と第２同期整流トランジスタＭ_２２の同時オンの発生を防止できる。

【0067】

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

【0068】

（第１変形例）
図５は、同期整流コントローラ４００のパルス発生器の変形例（４２０Ａ）を示す回路図である。同期整流コントローラ４００は、第１ソースピンＳ１と接続される第１グランドプレーン（グランド配線）４５０と、第２ソースピンＳ２と接続される第２グランドプレーン４５２を備える。

【0069】

基準電圧源４２８，４２９は、スイッチ４２７を介して、第１グランドプレーン４５０、第２グランドプレーン４５２が選択的に接続可能となっている。基準電圧源４２８，４２９は、第１状態φ_１において第１グランドプレーン４５０と接続され、第１同期整流トランジスタＭ_２１のソース電圧Ｖ_Ｓ１（Ｖ_ＧＮＤ１）を基準として、第１しきい値Ｖ_ＴＨ１，第２しきい値Ｖ_ＴＨ２を生成する。また基準電圧源４２８，４２９は、第２状態φ_２において第２グランドプレーン４５２と接続され、第２同期整流トランジスタＭ_２２のソース電圧Ｖ_Ｓ２（Ｖ_ＧＮＤ２）基準として、第１しきい値Ｖ_ＴＨ１，第２しきい値Ｖ_ＴＨ２を生成する。

【0070】

図３の等価回路上では、第１同期整流トランジスタＭ_２１のソースと第２同期整流トランジスタＭ_２２のソースは同電位Ｖ_Ｓ１＝Ｖ_Ｓ２（Ｖ_ＧＮＤ１＝Ｖ_ＧＮＤ２）であるが、実際のプリント基板上では、それらの間のインピーダンスが無視できず、電位差が生じる場合がある。図５の変形例によれば、第１状態φ_１において、第１同期整流トランジスタＭ_２１のドレインソース間電圧を、しきい値Ｖ_ＴＨ１，Ｖ_ＴＨ２と正確に比較することができ、同様に第２状態φ_２において、第２同期整流トランジスタＭ_２２のドレインソース間電圧を、しきい値Ｖ_ＴＨ１，Ｖ_ＴＨ２と比較することができる。これにより、２次側のゼロカレント状態を正確に検出できる。

【0071】

（第２変形例）
図６は、駆動回路４３０の構成例（４３０Ａ）を示す回路図である。デマルチプレクサ４３６は、ＡＮＤゲート４６０，４６２、インバータ４６４を含む。インバータ４６４は、制御信号Ｓ_ＣＮＴを反転する。第１ＡＮＤゲート４６０はパルス信号Ｓ_Ｐと制御信号Ｓ_ＣＮＴの論理積を生成し、第１ドライバ４３２に出力する。第２ＡＮＤゲート４６２はパルス信号Ｓ_Ｐと制御信号Ｓ_ＣＮＴの反転信号＃Ｓ_ＣＮＴの論理積を生成し、第２ドライバ４３４に出力する。

【0072】

（第３変形例）
一次側コントローラ３００は、ＤＣ／ＤＣコンバータ２００の二次側に配置されてもよい。一次側コントローラ３００は、出力電圧Ｖ_ＯＵＴが目標電圧と一致するように周波数が調節されるパルス信号を生成するパルス変調器を含んでもよい。一次側コントローラ３００は、パルストランスを介してインバータ２０２のハイサイドトランジスタＭ_１１、ローサイドトランジスタＭ_１２のゲートと接続され、パルス信号に応じたゲート駆動信号を、ハイサイドトランジスタＭ_１１、ローサイドトランジスタＭ_１２のゲートに供給してもよい。この場合、一次側コントローラ３００と同期整流コントローラ４００は、同一ＩＣに集積化されてもよい。

【0073】

（第４変形例）
インバータ２０２と直列共振回路２０６の接続トポロジーは図２のそれに限定されない。たとえば直列共振回路２０６は、入力端子Ｐ_１とインバータ２０２の出力端子２０３の間に設けられてもよい。またインバータ２０２は、フルブリッジインバータであってもよい。

【0074】

（第５変形例）
第１同期整流トランジスタＭ_２１、第２同期整流トランジスタＭ_２２は、同期整流コントローラ４００と同一パッケージに内蔵されてもよい。

【0075】

（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図７は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。

【0076】

ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧Ｖ_ＡＣのノイズを除去する。整流回路１０４は、交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧Ｖ_ＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧Ｖ_ＩＮを受け、出力電圧Ｖ_ＯＵＴを生成する。整流回路１０４とＤＣ／ＤＣコンバータ２００の間には、力率改善（Power Factor Correction）回路が挿入されてもよい。

【0077】

図８は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧Ｖ_ＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。

【0078】

図９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図９（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧Ｖ_ＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧Ｖ_ＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。

【0079】

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【符号の説明】

【0080】

Ｐ_１…入力端子、Ｐ_２…出力端子、Ｍ_１１…ハイサイドトランジスタ、Ｍ_１２…ローサイドトランジスタ、Ｍ_２１…第１同期整流トランジスタ、Ｍ_２２…第２同期整流トランジスタ、Ｃ_１…出力キャパシタ、Ｔ_１…トランス、Ｗ_１…一次巻線、Ｗ_２１，Ｗ_２２…二次巻線、Ｃ_ｒ…共振キャパシタ、Ｌ_ｒ…漏れインダクタンス、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…インバータ、２０４…フィードバック回路、２０６…直列共振回路、３００…一次側コントローラ、４００…同期整流コントローラ、４０２…クランプ回路、４１０…マルチプレクサ、４２０…パルス発生器、４２２…セットコンパレータ、４２４…リセットコンパレータ、４２６…ロジック回路、４３０…駆動回路、４３２…第１ドライバ、４３４…第２ドライバ、４３６…デマルチプレクサ、４４０…フェーズコントローラ、４４２…フリップフロップ、４４４…インバータ、４５０…第１グランドプレーン、４５２…第２グランドプレーン、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】