特許第6786316号(P6786316)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6786316
(24)【登録日】2020年10月30日
(45)【発行日】2020年11月18日
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
   H01L 29/78 20060101AFI20201109BHJP
   H01L 29/739 20060101ALI20201109BHJP
   H01L 29/06 20060101ALI20201109BHJP
   H01L 21/336 20060101ALI20201109BHJP
【FI】
   H01L29/78 652M
   H01L29/78 653C
   H01L29/78 652J
   H01L29/78 652K
   H01L29/78 655A
   H01L29/78 652Q
   H01L29/78 652P
   H01L29/78 652C
   H01L29/78 655G
   H01L29/78 658G
   H01L29/78 658A
   H01L29/06 301V
   H01L29/06 301G
   H01L29/06 301F
【請求項の数】3
【全頁数】26
(21)【出願番号】特願2016-177746(P2016-177746)
(22)【出願日】2016年9月12日
(65)【公開番号】特開2018-46053(P2018-46053A)
(43)【公開日】2018年3月22日
【審査請求日】2019年2月14日
(73)【特許権者】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】特許業務法人深見特許事務所
(72)【発明者】
【氏名】松尾 隆充
(72)【発明者】
【氏名】松浦 仁
(72)【発明者】
【氏名】斉藤 靖之
(72)【発明者】
【氏名】星野 義典
【審査官】 恩田 和彦
(56)【参考文献】
【文献】 米国特許出願公開第2011/0018029(US,A1)
【文献】 米国特許出願公開第2015/0041962(US,A1)
【文献】 特開2005−057028(JP,A)
【文献】 特開2014−075483(JP,A)
【文献】 特開2007−074006(JP,A)
【文献】 特表2010−505270(JP,A)
【文献】 特開2016−048734(JP,A)
【文献】 特開2014−041945(JP,A)
【文献】 特開2007−207930(JP,A)
【文献】 特開2013−140885(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 21/336
H01L 29/06
H01L 29/739
(57)【特許請求の範囲】
【請求項1】
トレンチゲートバイポーラトランジスタを備えた半導体装置の製造方法であって、
第1表面を有する第1導電型の半導体基板に、互いに隣接する第1領域と第2領域とを規定する工程と、
前記第1領域に位置する前記半導体基板の前記第1表面から第1深さに達する第1トレンチ内に第1絶縁膜を介在させてゲート電極を形成するとともに、前記第1トレンチとは距離を隔てて、前記半導体基板の前記第1表面から前記第1深さに達する第2トレンチ内に第2絶縁膜を介在させてエミッタ電極を形成する工程と、
前記第2領域に位置する前記半導体基板に第2導電型の不純物を導入することにより、フローティング領域を形成する工程と、
前記ゲート電極と前記エミッタ電極との間の前記第1領域に位置する前記半導体基板の前記第1表面から第2深さにわたり、第1導電型のソース領域を形成する工程と、
前記ゲート電極と前記エミッタ電極との間の前記第1領域に位置する前記半導体基板の前記第2深さから前記第2深さよりも深く、前記第1深さよりも浅い位置にわたり、第2導電型のベース領域を形成する工程と、
前記第1領域および前記第2領域を覆うように、コンタクト層間絶縁膜を形成する工程と、
前記コンタクト層間絶縁膜にエッチング処理を行うことにより、前記エミッタ電極と前記ソース領域とを跨ぐ態様で、前記エミッタ電極および前記ソース領域を露出する開口部を形成する工程と、
前記開口部が形成された前記コンタクト層間絶縁膜をエッチングマスクとして、前記エミッタ電極、前記ソース領域および前記ベース領域にエッチング処理を行うことにより、コンタクト開口部を形成する工程と、
前記コンタクト開口部内の残渣を除去する工程と、
前記コンタクト開口部内に、前記エミッタ電極、前記ベース領域および前記ソース領域に電気的に接続されるコンタクト部を形成する工程と
を備え、
前記ベース領域を形成する工程は、前記コンタクト開口部を介して、前記ベース領域に第2導電型の不純物を注入し熱拡散させることにより、前記ベース領域における前記エミッタ電極側のベース底部の第1部分が、前記ベース領域における前記ゲート電極側の前記ベース底部の第2部分よりも深くなる態様で、前記ベース底部を傾斜させる工程を含む、半導体装置の製造方法。
【請求項2】
前記ゲート電極および前記エミッタ電極を形成する工程は、
前記第1トレンチ内および前記第2トレンチ内を充填する態様で、前記半導体基板を覆うように第1導電性膜を形成する工程と、
前記第1導電性膜の全面にエッチング処理を行うことにより、前記半導体基板の前記第1表面上に位置する前記第1導電性膜の部分を除去し、前記第1トレンチ内および前記第2トレンチ内のそれぞれに残される前記第1導電性膜の部分の上面の位置を、前記半導体基板の前記第1表面の位置よりも下げる工程と
を含む、請求項記載の半導体装置の製造方法。
【請求項3】
前記コンタクト開口部を形成する工程は、前記コンタクト開口部における前記エミッタ電極側の開口底面の第1部分は、前記コンタクト開口部における前記ベース領域側の前記開口底面の第2部分よりも深い位置になる態様で前記開口底面を傾斜する工程を含み、
前記コンタクト部を形成する工程は、前記コンタクト部における前記エミッタ電極側のコンタクト底部の第1部分が、前記ベース領域側の前記コンタクト底部の第2部分よりも深い位置にある態様で前記コンタクト底部を傾斜させる工程を含む、請求項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、たとえば、トレンチゲートIGBTを備えた半導体装置に好適に利用できるものである。
【背景技術】
【0002】
パワー半導体装置には、スイッチング素子としてトレンチゲートIGBT(Insulated Gate Bipolar Transistor)を備えたパワー半導体装置がある。トレンチゲートIGBTでは、オン電圧を低くするために、IE(Injection Enhancement)効果を高めることが求められている。IE効果を狙った特許文献の一つとして、特許文献1がある。この種のトレンチゲートIGBTを、IE型トレンチゲートIGBTと記す。
【0003】
IE型トレンチゲートIGBTでは、アクティブ領域とインアクティブ領域とが交互に配置されている。アクティブ領域にトレンチが形成されて、そのトレンチ内にゲート電極が形成されている。IE型トレンチゲートIGBTでは、コレクタ側から注入されるホールが、インアクティブ領域によってエミッタ側へ抜けるのが阻止されることで、アクティブ領域とコレクタ側との間のホールの濃度が高くなる。ホールの濃度が高くなると、エミッタ(ソース)側からの電子の注入が促進されて、電子の濃度も高くなる。こうして、キャリアの濃度が高くなること(IE効果)で、伝導度変調が起こり、オン電圧を低くすることが可能になる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2013−140885号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
IE型トレンチゲートIGBTを備えた半導体装置では、オン電圧を低くするために、IE効果を向上させることが求められており、さまざまな提案がなされている。
【0006】
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
一実施の形態に係る半導体装置は、トレンチゲートバイポーラトランジスタを備えた半導体装置であって、半導体基板と、第1領域および第2領域と、ゲート電極と、エミッタ電極と、ソース領域と、ベース領域と、フローティング領域と、コンタクト部とを備えている。第1領域および第2領域は、互いに隣接するように半導体基板に規定されている。ゲート電極は、第1領域に位置する半導体基板の第1表面から第1深さに達する第1トレンチ内に、第1絶縁膜を介在させて形成されている。エミッタ電極は、第1領域に位置する半導体基板の領域を介在させる態様でゲート電極とは距離を隔てられ、第1表面から第1深さに達する第2トレンチ内に、第2絶縁膜を介在させて形成されている。ソース領域は、ゲート電極とエミッタ電極との間の第1領域に位置する半導体基板の第1表面から第1深さよりも浅い第2深さにわたり形成されている。ベース領域は、ゲート電極とエミッタ電極との間の第1領域に位置する半導体基板の第2深さから第2深さよりも深く、第1深さよりも浅い位置にわたり形成されている。フローティング領域は、第2領域に位置する半導体基板の第1表面から第1深さよりも深い位置にわたり形成されている。コンタクト部は、エミッタ電極、ソース領域およびベース領域に電気的に接続されている。コンタ
クト部は、エミッタ電極とベース領域とに跨る態様で形成されている。コンタクト部のコンタクト底部は、エミッタ電極に接触しているコンタクト底部の第1部分が、ベース領域に接触しているコンタクト底部の第2部分よりも深い位置にある態様で傾斜している。ベース領域のベース底部は、エミッタ電極側のベース底部の第1部分が、ゲート電極側のベース底部の第2部分よりも深い位置にある態様で傾斜している。
【0008】
他の実施の形態に係る半導体装置は、トレンチゲートバイポーラトランジスタを備えた半導体装置であって、半導体基板と、第1領域および第2領域と、ゲート電極と、ソース領域と、ベース領域と、エミッタ電極を含むキャリア通り抜け阻止部と、コンタクト部とを備えている。第1領域および第2領域は、互いに隣接するように半導体基板に規定されている。ゲート電極は、第1領域に位置する半導体基板の第1表面から第1深さに達する第1トレンチ内に、第1絶縁膜を介在させて形成されている。ソース領域は、ゲート電極と第2領域との間に位置する半導体基板の第1表面から第1深さよりも浅い第2深さにわたり形成されている。ベース領域は、ゲート電極と第2領域との間に位置する半導体基板の第2深さから第2深さよりも深い位置にわたり形成されている。エミッタ電極を含むキャリア通り抜け阻止部は、第1領域に位置する半導体基板の領域を介在させる態様でゲート電極とは距離を隔てられ、第2領域に位置する半導体基板の領域に形成されて、キャリアの流れを阻止する。コンタクト部は、エミッタ電極、ソース領域およびベース領域に電気的に接続されている。コンタクト部の底部がエミッタ電極に接触している。コンタクト部のコンタクト側部がソース領域およびベース領域に接触している。エミッタ電極は、第1領域に位置する半導体基板の領域を介在させる態様でゲート電極とは距離を隔てられ、第1表面から第1深さに達する第2トレンチ内に第2絶縁膜を介在させて形成されている。ベース領域のベース底部は、エミッタ電極側のベース底部の第1部分が、ゲート電極側のベース底部の第2部分よりも深い位置にある態様で傾斜している。
【0009】
さらに他の実施の形態に係る半導体装置の製造方法は、トレンチゲートバイポーラトランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。第1表面を有する第1導電型の半導体基板に、互いに隣接する第1領域と第2領域とを規定する。第1領域に位置する半導体基板の第1表面から第1深さに達する第1トレンチ内に第1絶縁膜を介在させてゲート電極を形成するとともに、第1トレンチとは距離を隔てて、半導体基板の第1表面から第1深さに達する第2トレンチ内に第2絶縁膜を介在させてエミッタ電極を形成する。第2領域に位置する半導体基板に第2導電型の不純物を導入することにより、フローティング領域を形成する。ゲート電極とエミッタ電極との間の第1領域に位置する半導体基板の第1表面から第2深さにわたり、第1導電型のソース領域を形成する。ゲート電極とエミッタ電極との間の第1領域に位置する半導体基板の第2深さから第2深さよりも深く、第1深さよりも浅い位置にわたり、第2導電型のベース領域を形成する。第1領域および第2領域を覆うように、コンタクト層間絶縁膜を形成する。コンタクト層間絶縁膜にエッチング処理を行うことにより、エミッタ電極とソース領域とを跨ぐ態様で、エミッタ電極およびソース領域を露出する開口部を形成する。開口部が形成されたコンタクト層間絶縁膜をエッチングマスクとして、エミッタ電極、ソース領域およびベース領域にエッチング処理を行うことにより、コンタクト開口部を形成する。コンタクト開口部内の残渣を除去する。コンタクト開口部内に、エミッタ電極、ベース領域およびソース領域に電気的に接続されるコンタクト部を形成する。ベース領域を形成する工程は、コンタクト開口部を介して、ベース領域に第2導電型の不純物を注入し熱拡散させることにより、ベース領域におけるエミッタ電極側のベース底部の第1部分が、ベース領域におけるゲート電極側のベース底部の第2部分よりも深くなる態様で、ベース底部を傾斜させる工程を含む。
【発明の効果】
【0010】
一実施の形態に係る半導体装置によれば、IE効果を向上させることができる。
他の実施の形態に係る半導体装置によれば、IE効果を向上させることができる。
【0011】
さらに他の実施の形態に係る半導体装置の製造方法によれば、IE効果を向上させることができる半導体装置を製造することができる。
【図面の簡単な説明】
【0012】
図1】各実施の形態に係る半導体装置の平面構造を示す平面図である。
図2】実施の形態1に係る半導体装置の部分平面図である。
図3】同実施の形態において、図2に示す断面線III−IIIにおける断面図である。
図4】同実施の形態において、図2に示す断面線IV−IVにおける断面図である。
図5】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
図6】同実施の形態において、図5に示す工程の後に行われる工程を示す断面図である。
図7】同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。
図8】同実施の形態において、図7に示す工程の後に行われる工程を示す断面図である。
図9】同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。
図10】同実施の形態において、図9に示す工程の後に行われる工程を示す断面図である。
図11】同実施の形態において、図10に示す工程の後に行われる工程を示す断面図である。
図12】同実施の形態において、図11に示す工程の後に行われる工程を示す断面図である。
図13】同実施の形態において、図12に示す工程の後に行われる工程を示す断面図である。
図14】同実施の形態において、図13に示す工程の後に行われる工程を示す断面図である。
図15】同実施の形態において、図14に示す工程の後に行われる工程を示す断面図である。
図16】同実施の形態において、図15に示す工程の後に行われる工程を示す断面図である。
図17】同実施の形態において、図16に示す工程の後に行われる工程を示す断面図である。
図18】比較例に係る半導体装置の部分断面図である。
図19】実施の形態2に係る半導体装置の部分平面図である。
図20】同実施の形態において、図19に示す断面線XX−XXにおける断面図である。
図21】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
図22】同実施の形態において、図21に示す工程の後に行われる工程を示す断面図である。
図23】同実施の形態において、図22に示す工程の後に行われる工程を示す断面図である。
図24】同実施の形態において、図23に示す工程の後に行われる工程を示す断面図である。
図25】同実施の形態において、図24に示す工程の後に行われる工程を示す断面図である。
図26】同実施の形態において、図25に示す工程の後に行われる工程を示す断面図である。
図27】実施の形態3に係る半導体装置の部分平面図である。
図28】同実施の形態において、図27に示す断面線XXVIII−XXVIIIにおける断面図である。
図29】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
図30】同実施の形態において、図29に示す工程の後に行われる工程を示す断面図である。
図31】同実施の形態において、図30に示す工程の後に行われる工程を示す断面図である。
図32】同実施の形態において、図31に示す工程の後に行われる工程を示す断面図である。
図33】同実施の形態において、図32に示す工程の後に行われる工程を示す断面図である。
図34】同実施の形態において、図33に示す工程の後に行われる工程を示す断面図である。
図35】同実施の形態において、図34に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【0013】
はじめに、IE型トレンチゲートIGBTの全体の構造について説明する。図1に示すように、IE型トレンチゲートIGBTが形成されているセル領域CERの周囲を取り囲むように、環状の複数のフィールドプレートFLPが互いに間隔を隔てて形成されている。そのフィールドプレートFLPを取り囲むように、環状のガードリングGURが形成されている。
【0014】
セル領域CERを覆うようにメタルエミッタ電極MEEが形成されている。メタルエミッタ電極MEEの中央部には、メタルエミッタパッドMEPが配置されている。メタルエミッタパッドMEPにワイヤ(図示せず)がボンディングされることになる。
【0015】
セル領域CERとフィールドプレートFLPとの間に、メタルゲート配線MGIが形成されている。メタルゲート配線MGIは、メタルゲート電極MGLに電気的に接続されている。メタルゲート電極MGLの中央部には、ゲートパッドGEPが配置されている。ゲートパッドGEPに、ワイヤ(図示せず)がボンディングされることになる。
【0016】
以下、各実施の形態において、セル領域CERに形成されたIE型トレンチゲートIGBTの構造について具体的に説明する。なお、各実施の形態では、代表的に、図1に示されるセル領域CERの外周部とその近傍の点線枠内に示す領域RRの構造を示す。
【0017】
実施の形態1
実施の形態1に係るIE型トレンチゲートIGBTを備えた半導体装置について説明する。
【0018】
図2および図3に示すように、半導体基板SUB(セル領域CER)には、アクティブ領域ACR(第1領域)とインアクティブ領域IACR(第2領域)とが交互に規定されている。一のインアクティブ領域IACRと他のインアクティブ領域IACRとに間に、アクティブ領域ACRが位置する。アクティブ領域ACRでは、Y方向に延在するようにゲート電極GELが配置されている。ゲート電極GELは、トレンチTRC内に、ゲート絶縁膜GIFを介在させて形成されている。
【0019】
ゲート電極GELとは、アクティブ領域ACR(半導体基板SUBの領域)を挟んでX方向に距離を隔てられて、ゲート電極GELと対向するようにエミッタ電極EELが配置されている。エミッタ電極EELは、Y方向に延在する。エミッタ電極EELは、トレンチTRC内にエミッタ絶縁膜EIFを介在させて形成されている。
【0020】
ゲート電極GELとエミッタ電極EELとの間に位置するアクティブ領域ACR(半導体基板SUBの領域)には、半導体基板SUBの一方の表面から所定の深さにわたり、n+型のソース拡散層SDRが形成されている。そのソース拡散層SDRの底からさらに所定の深さにわたり、p型のベース拡散層BDRが形成されている。ベース拡散層BDRのベース底部は、エミッタ電極EEL側のベース底部の部分が、ゲート電極GEL側のベース底部の部分よりも深い位置にある態様で傾斜している。
【0021】
ベース拡散層BDRのゲート電極GEL側のベース底部の部分からゲート電極GELの下端までの長さは、ベース拡散層BDRのエミッタ電極EEL側のベース底部の部分からゲート電極GELの下端までの長さよりも長い。そのベース拡散層BDRの底からさらに所定の深さにわたり、n型のホールバリア層HBRが形成されている。ホールバリア層HBRは、ゲート電極GELの下端部に達する程度に形成されている。
【0022】
インアクティブ領域IACRには、p型のフローティング拡散層FPRが形成されている。フローティング拡散層FPRは、半導体基板SUBの一方の表面から、エミッタ電極EELの下端部よりも深い位置にわたり形成されている。
【0023】
ゲート電極GEL、ソース拡散層SDRおよびエミッタ電極EEL等を覆うようにコンタクト層間絶縁膜CILが形成されている。コンタクト層間絶縁膜CILを貫通して、エミッタ電極EEL、ベース拡散層BDRおよびソース拡散層SDRに接触するように、コンタクト部CCNが形成されている。
【0024】
コンタクト部CCNは、共通のコンタクト部として、エミッタ電極EELとベース拡散層BDRとに跨る態様で形成されている。コンタクト部CCNのコンタクト底部は、エミッタ電極EELに接触しているコンタクト底部の部分が、ベース拡散層BDRに接触しているコンタクト底部の部分よりも深い位置にある態様で傾斜している。そのコンタクト部CCNに接触するように、メタルエミッタ電極MEEが形成されている。メタルエミッタ電極MEEは、たとえば、アルミニウム膜から形成されている。
【0025】
半導体基板SUBの他方の表面から所定の深さにわたり、p型のコレクタ拡散層CDRが形成されている。そのコレクタ拡散層CDRの底からさらに所定の深さにわたり、N型バッファ層NBRが形成されている。コレクタ拡散層CDRに接するように裏面電極BEL(コレクタ電極)が形成されている。
【0026】
次に、ゲート電極GELとメタルゲート配線MGIとの接続構造について説明する。図2および図4に示すように、ゲート電極GELは、メタルゲート配線MGIが配置されている領域の直下まで延在する。隣り合う一のゲート電極GELの端部と他のゲート電極GELの端部とが、X方向に延在するゲート電極GELの部分を介して繋がっている。
【0027】
メタルゲート配線MGIの直下には、ゲート配線引き出し部MGEが形成されている。ゲート配線引き出し部MGEは、X方向に延在するゲート電極GELの部分に接触するように形成されている。ゲート配線引き出し部MGEは、ゲートコンタクト部GECを介してメタルゲート配線MGIに電気的に接続されている。
【0028】
このように、IE型トレンチゲートIGBTを備えた半導体装置では、エミッタ電極EELと、ベース拡散層BDRおよびソース拡散層SDRとが、エミッタ電極EEL、ベース拡散層BDRおよびソース拡散層SDRに接触する共通のコンタクト部CCNによって電気的に接続されている。そのコンタクト部CCNのコンタクト底部は、エミッタ電極EELに接触しているコンタクト底部の部分が、ベース拡散層BDRに接触しているコンタクト底部の部分よりも深い位置にある態様で傾斜している。
【0029】
また、ベース拡散層BDRでは、ベース拡散層BDRのベース底部は、エミッタ電極EEL側のベース底部の部分が、ゲート電極GEL側のベース底部の部分よりも深い位置にある態様で傾斜している。ベース拡散層BDRのゲート電極GEL側のベース底部の部分からゲート電極GELの下端までの長さは、ベース拡散層BDRのエミッタ電極EEL側のベース底部の部分からゲート電極GELの下端までの長さよりも長い。
【0030】
上述した半導体装置では、IE型トレンチゲートIGBTをオンさせる際には、ゲート電極GELにしきい値電圧以上の電圧を印加することにより、ソース拡散層SDRからチャネルを経て半導体基板SUBのN型領域NSRへ電子が注入されると、N型領域NSRとコレクタ拡散層CDRとのPN接合が順バイアスされた状態になって、コレクタ拡散層CDRからN型領域NSRへホールが注入される。注入されたホールは、インアクティブ領域INCAによって、ソース拡散層SDR(エミッタ)側へ抜けるのが阻止されて、半導体基板SUBのN型領域NSRとフローティング拡散層FPRとにホールが蓄積されて、ホールの濃度が高くなる。
【0031】
N型領域NSR等におけるホールの濃度が高くなると、ソース拡散層SDR(エミッタ)からの電子の注入が促進されて、電子の濃度も高くなる。こうして、N型領域NSR等におけるキャリアの濃度が高くなることで、伝導度変調が起こり、オン電圧を低くすることができる。
【0032】
次に、上述したIE型トレンチゲートIGBTを備えた半導体装置の製造方法の一例について説明する。
【0033】
図5に示すように、まず、半導体基板の一方の表面を覆うように、シリコン酸化膜SOF1が形成される。次に、そのシリコン酸化膜SOF1が形成された状態で、インアクティブ領域IACRにp型の不純物を注入することにより、フローティング拡散層となるP型領域PRが形成される。次に、アクティブ領域ACRにn型の不純物を注入することにより、ホールバリア層となるN型領域NRが形成される。
【0034】
次に、トレンチを形成するための、たとえば、シリコン酸化膜等からなるハードマスク(図示せず)が形成される。次に、そのハードマスクをエッチングマスクとして、半導体基板SUBにエッチング処理を行うことにより、トレンチTRC(図6参照)が形成される。その後、ハードマスクが除去されて、図6に示すように、トレンチTRCが形成された半導体基板SUBの表面が露出する。
【0035】
トレンチTRCの深さは、たとえば、約3μm〜5μm程度とされる。トレンチTRCの幅は、たとえば、約0.4μm〜0.5μm程度とされる。隣り合うトレンチTRC間の間隔は、たとえば、約0.8μm〜0.9μm程度とされる。なお、これらの数値は一例に過ぎない。
【0036】
次に、所定の熱処理を行うことにより、P型領域PRのp型の不純物が拡散することで、フローティング拡散層FPRが形成される。また、N型領域NRのn型の不純物が拡散することで、ホールバリア層HBRが形成される。その後、図7に示すように、たとえば、熱酸化処理を行うことにより、トレンチTRCの内壁面を含む半導体基板SUBの表面に、ゲート絶縁膜等となる絶縁膜IFが形成される。
【0037】
次に、図8に示すように、たとえば、CVD(Chemical Vapor Deposition)法により、トレンチTRC内を充填する態様で、半導体基板SUBを覆うようにポリシリコン膜PSFが形成される。
【0038】
次に、ポリシリコン膜PSFの全面にエッチング処理を行うことにより、半導体基板SUBの上面上に位置するポリシリコン膜PSFの部分が除去される。さらに、ポリシリコン膜PSFにオーバエッチング処理が行われる。これにより、図9に示すように、トレンチTRC内に残されるポリシリコン膜PSFの上面が、半導体基板SUBの表面より低い位置にされる。
【0039】
次に、図10に示すように、半導体基板SUBの上面上に露出する絶縁膜IFが除去される。これにより、トレンチTRC内にゲート絶縁膜GIFを介在させてゲート電極GELが形成されるとともに、トレンチTRC内にエミッタ絶縁膜EIFを介在させてエミッタ電極EELが形成される。
【0040】
次に、図11に示すように、半導体基板SUBを覆うように、シリコン酸化膜SOF2が形成される。次に、所定の写真製版処理を行うことにより、ソース拡散層およびベース拡散層を形成するためのフォトレジストパターン(図示せず)が形成される。次に、そのフォトレジストパターンを注入マスクとして、p型の不純物を注入される。さらに、フォトレジストパターンを注入マスクとして、n型の不純物が注入される。その後、フォトレジストパターンが除去される。
【0041】
これにより、図11に示すように、アクティブ領域ACRに位置する半導体基板SUBの表面から所定の深さにわたりソース拡散層SDRが形成される。そのソース拡散層SDRの底からさらに深い位置にわたりベース拡散層BDRが形成される。この時点では、ベース拡散層BDRの底部は、ほぼ一定の深さに位置する。
【0042】
次に、図12に示すように、半導体基板SUBを覆うように、コンタクト層間絶縁膜CILが形成される。次に、所定の写真製版処理を行うことにより、コンタクト部(コンタクト開口部)を形成するためのフォトレジストパターン(図示せず)が形成される。次に、そのフォトレジストパターンをエッチングマスクとして、コンタクト層間絶縁膜CILにエッチング処理を行うことにより、開口部HOP(図13参照)が形成される。
【0043】
このとき、オーバエッチングにより、ゲート絶縁膜GIFがエッチングされて、凹みが形成される。最終的に局所的な段差のないコンタクト開口部を形成する必要があるため、このコンタクト層間絶縁膜CILのエッチング処理では、後のエッチング処理のエッチング量を考慮した条件が設定が必要とされる。その後、フォトレジストパターンが除去される。
【0044】
こうして、図13に示すように、ハードマスクとして、開口部HOPが形成されたコンタクト層間絶縁膜CILが形成される。開口部HOPは、ソース拡散層SDRとエミッタ電極EELとに跨るように形成されている。次に、図14に示すように、ハードマスクとしてのコンタクト層間絶縁膜CILをエッチングマスクとして、露出したソース拡散層SDR(半導体基板SUB)およびエミッタ電極EEL(ポリシリコン膜PSF)等にエッチング処理を行うことにより、コンタクト開口部COPが形成される。
【0045】
このとき、エミッタ電極EEL(ポリシリコン膜PSF)のエッチング速度が、ソース拡散層SDR(半導体基板SUB)のエッチング速度よりも高くなる。このため、コンタクト開口部COPでは、エミッタ電極EEL側の深さが、ベース拡散層BDR側の深さよりも深くなる。
【0046】
また、エミッタ電極EELのエッチング速度とベース拡散層BDRのエッチング速度との違いに加えて、半導体基板SUBとエミッタ電極EEL(ポリシリコン膜PSF)との間にエミッタ絶縁膜EIFが介在していることで、エミッタ絶縁膜EIFの一部とシリコン(半導体基板SUB)の一部等が残渣RESとして残る。
【0047】
次に、図15に示すように、ドライエッチング処理を行うことにより、その残渣RESが除去される。さらに、エミッタ電極EELとベース拡散層BDRにエッチング処理が行われて、所定の深さのコンタクト開口部COPが形成される。コンタクト開口部COPでは、コンタクト開口部COPのエミッタ電極EEL側の開口底面の部分が、ベース拡散層BDR側の開口底面の部分よりも深くなる態様で、開口底面が傾斜している。
【0048】
次に、図16に示すように、コンタクト開口部COPが形成されたコンタクト層間絶縁膜CILを注入マスクとして、p型の不純物がベース拡散層BDRに注入される。このとき、コンタクト開口部COPからp型の不純物が注入されることで、ベース拡散層BDRでは、エミッタ電極EEL側の部分が、ゲート電極GEL側の部分よりも深い位置にまで形成される。これにより、エミッタ電極EEL側のベース底部の部分が、ゲート電極GEL側のベース底部の部分よりも深い位置にある態様で、ベース拡散層BDRのベース底部が傾斜することになる。
【0049】
次に、図17に示すように、コンタクト開口部COPの内壁面を覆うように、コンタクト層間絶縁膜CIL上に、たとえば、チタンタングステン膜等のバリアメタル膜BMEが形成される。次に、コンタクト開口部COP内を充填する態様で、バリアメタル膜BMEを覆うように、たとえば、アルミニウム膜が形成される。コンタクト開口部COP内に充填されたバリアメタル膜BMEの部分とアルミニウム膜の部分とによってコンタクト部CCNが形成される。また、コンタクト部CCNに電気的に接続されるメタルエミッタ電極MEEが形成される。
【0050】
一方、半導体基板SUBの他方の表面にn型の不純物を注入することにより、N型バッファ層NBRが形成される。次に、半導体基板SUBの他方の表面にp型の不純物を注入することにより、p型のコレクタ拡散層CDRが形成される。その後、コレクタ拡散層CDRに接触する裏面電極BELが形成されて、図2および図3等に示す半導体装置の主要部分が完成する。
【0051】
上述したIE型トレンチゲートIGBTを備えた半導体装置では、IE効果をより向上させることができる。これについて、比較例に係る、IE型トレンチゲートIGBTを備えた半導体装置と比べて説明する。
【0052】
図18に示すように、比較例に係る半導体装置では、エミッタ電極EELに電気的接続されるコンタクト部CNEと、ソース拡散層SDRおよびベース拡散層BDRに電気的に接続されるコンタクト部CNPとが個々に形成されている。なお、これ以外の構成について、実施の形態1に係る半導体装置と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【0053】
一般的に、IE型トレンチゲートIGBTを備えた半導体装置において、IE効果を高めるために、次の3つの点が有効とされる。すなわち、ゲート電極とエミッタ電極との間隔(メサ幅)を狭めること(手法A)、ベース拡散層からトレンチの下端(ゲート電極の下端)までの距離を長くすること(手法B)、インアクティブ領域を広げること(手法C)、とされる。ここでは、主として手法Aの観点からIE効果の向上を図るものである。
【0054】
比較例に係る半導体装置では、メサ幅MWを狭めようとすると、コンタクト部CNPがゲート電極GELに接近してしまい、コンタクト部CNPとゲート電極GELとが電気的に短絡するおそれがある。このため、メサ幅MWを狭めるのには限界がある。
【0055】
比較例に係る半導体装置に対して実施の形態1に係る半導体装置では、エミッタ電極EELに電気的に接続されるコンタクト部と、ソース拡散層SDRおよびベース拡散層BDRに電気的に接続されるコンタクト部として、共通のコンタクト部CCNが形成されている。このコンタクト部CCNは、ソース拡散層SDRおよびベース拡散層BDRとエミッタ電極EELとに跨るように形成されている。これにより、比較例に係る半導体装置と比べて、メサ幅MW(図3参照)をさらに狭めることが可能になる。その結果、IE効果をさらに向上させることができて、オン電圧を下げることができる。
【0056】
また、実施の形態に係る半導体装置では、コンタクト開口部COPが、コンタクト開口部COPの底面にエミッタ電極EELとベース拡散層BDRとが露出し、コンタクト開口部COPの側面にベース拡散層BDRとソース拡散層SDRとが露出するように形成される。そのコンタクト開口部COPから、p型の不純物がベース拡散層BDRに注入されることで、ベース拡散層BDRでは、エミッタ電極EEL側の部分が、ゲート電極GEL側の部分よりも深い位置にまで形成されることになる。
【0057】
これにより、ベース拡散層BDRのゲート電極GEL側の深さを、コンタクト開口部COPの底部の傾斜に合わせて、浅く形成することが可能になり、ベース拡散層BDRのゲート電極GEL側の底部の部分からゲート電極GELの下端までの長さLGをより長くすることができる(図3参照、手法B)。その結果、IE効果をさらに向上させることができる。
【0058】
また、IE型トレンチゲートIGBTをオフさせる際には、N型領域NSRに蓄積したキャリア(ホール)が、ベース拡散層BDRにおける、エミッタ電極EEL側のより深い位置にまで形成された部分を流れることになり、ホールがベース拡散層BDRにおけるゲート電極GEL側の部分を流れることに起因する寄生トランジスタの動作を抑制することができる。
【0059】
実施の形態2
実施の形態2に係るIE型トレンチゲートIGBTを備えた半導体装置として、メサ幅をさらに狭めることができる半導体装置について説明する。
【0060】
図19および図20に示すように、アクティブ領域ACRでは、Y方向に延在するようにゲート電極GELが配置されている。ゲート電極GELは、トレンチTRC内に、ゲート絶縁膜GIFを介在させて形成されている。
【0061】
ゲート電極GELとは、アクティブ領域ACR(半導体基板SUBの領域)を挟んでX方向に距離を隔てられて、ゲート電極GELと対向するようにエミッタ電極EELが配置されている。エミッタ電極EELは、Y方向に延在する。エミッタ電極EELは、トレンチTRC内にエミッタ絶縁膜EIFを介在させて形成されている。エミッタ電極EELの幅EWは、ゲート電極GELの幅GWよりも広くなるように形成されている。
【0062】
共通のコンタクト部CCNでは、コンタクト部CCNのコンタクト底部においてエミッタ電極EELに接触している。また、コンタクト部CCNのコンタクト側部において、ソース拡散層SDRとベース拡散層BDRとに接触している。エミッタ電極EELの上面は、ゲート電極GELの上面よりも下の位置にある。なお、これ以外の構成については、図1図3に示す半導体装置の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【0063】
次に、上述した半導体装置の製造方法の一例について説明する。図5および図6に示す工程と同様の工程を経た後、図21に示すように、半導体基板SUBに、所定の深さのトレンチTRCとトレンチTRCWとが形成される。エミッタ電極が形成されることになるトレンチTRCWの幅TEWは、ゲート電極が形成されることになるトレンチTRCの幅TGWよりも広い幅とされる。
【0064】
次に、図22に示すように、トレンチTRC内およびトレンチTRCW内を充填する態様で、半導体基板SUBを覆うようにポリシリコン膜PSFが形成される。次に、ポリシリコン膜PSFの全面にエッチング処理を行うことにより、半導体基板SUBの上面上に位置するポリシリコン膜PSFの部分が除去される。さらに、ポリシリコン膜PSFにオーバエッチング処理が行われる。これにより、図23に示すように、トレンチTRCに残されるポリシリコン膜PSFの上面の位置が、半導体基板SUBの表面より低い位置にされる。
【0065】
また、このとき、幅の広いトレンチTRCW内に充填されているポリシリコン膜PSFのエッチングレートが、幅の狭いトレンチTRC内に充填されているポリシリコン膜PSFのエッチングレートよりも速くなる。このため、1回のエッチング処理によって、トレンチTRCW内に残されるポリシリコン膜PSFの上面の位置を、トレンチTRC内に残されるポリシリコン膜PSFの上面の位置よりも低くすることができる。
【0066】
なお、この場合、フォトレジストパターンを形成することにより、トレンチTRCW内に残されるポリシリコン膜PSFとトレンチTRC内に残されるポリシリコン膜PSFとを分けてエッチング処理を行うようにしてもよい。
【0067】
次に、図9図13に示す工程と同様の工程を経て、図24に示すように、コンタクト層間絶縁膜CILを貫通するように、コンタクト開口部COPが形成される。コンタクト開口部COPの底面には、エミッタ電極EELが露出し、コンタクト開口部COPの側面には、ソース拡散層SDRとベース拡散層BDRとが露出する。
【0068】
次に、図25に示すように、コンタクト開口部COPが形成されたコンタクト層間絶縁膜CILを注入マスクとして、p型の不純物がベース拡散層BDRに注入される。このとき、コンタクト開口部COPからp型の不純物が注入されることで、ベース拡散層BDRでは、エミッタ電極EEL側の部分が、ゲート電極GEL側の部分よりも深い位置にまで形成される。これにより、エミッタ電極EEL側のベース底部の部分が、ゲート電極GEL側のベース底部の部分よりも深い位置にある態様で、ベース拡散層BDRのベース底部が傾斜することになる。
【0069】
次に、図26に示すように、コンタクト開口部COPの内壁面を覆うように、コンタクト層間絶縁膜CIL上にバリアメタル膜BMEが形成される。次に、コンタクト開口部COP内を充填する態様で、バリアメタル膜BMEを覆うように、アルミニウム膜が形成される。コンタクト開口部COP内に充填されたバリアメタル膜BMEの部分とアルミニウム膜の部分とによってコンタクト部CCNが形成される。また、コンタクト部CCNに電気的に接続されるメタルエミッタ電極MEEが形成される。
【0070】
一方、半導体基板SUBの他方の表面に、N型バッファ層NBRおよびp型のコレクタ拡散層CDRが形成される。その後、コレクタ拡散層CDRに接触する裏面電極BELが形成されて、図19および図20に示す半導体装置の主要部分が完成する。
【0071】
上述した半導体装置では、エミッタ電極EELの幅はゲート電極GELの幅よりも広く、コンタクト部CCNの底面の全体がエミッタ電極EELに接触している。このことは、実施の形態1に係る半導体装置におけるエミッタ電極EELを、ゲート電極GELの側にさらに接近させた構造に相当することになる。これにより、エミッタ電極EELとゲート電極GELとの間のメサ幅MWは、さらに縮められることになる(手法A)。その結果、IE効果をさらに向上させることができる。
【0072】
また、前述したように、ベース拡散層BDRのゲート電極GEL側の深さを、コンタクト開口部COPの底部の傾斜に合わせて浅く形成することが可能になり、ベース拡散層BDRのゲート電極GEL側の底部の部分からゲート電極GELの下端までの長さLGをより長くすることができる(図20参照、手法B)。その結果、IE効果の向上に寄与することができる。
【0073】
また、エミッタ電極EELの幅がゲート電極GELの幅よりも広く形成されることで、コンタクト部CCNが形成されるコンタクト開口部COPのサイズの自由度を上げることができる。これにより、コンタクト開口部COPのアスペクト比(深さ/底のサイズ)を低減することができ、バリアメタル膜BMEのカバレッジを改善することができるとともに、コンタクト部CCNとなるアルミニウム膜を確実に充填させることができる。
【0074】
実施の形態3
実施の形態3に係るIE型トレンチゲートIGBTを備えた半導体装置として、インアクティブ領域にエミッタ電極が形成された半導体装置について説明する。
【0075】
図27および図28に示すように、アクティブ領域ACRでは、Y方向に延在するようにゲート電極GELが配置されている。ゲート電極GELは、トレンチTRC内に、ゲート絶縁膜GIFを介在させて形成されている。
【0076】
ゲート電極GELとは、アクティブ領域ACR(半導体基板SUBの領域)を挟んでX方向に距離を隔てられて、ゲート電極GELと対向するようにエミッタ電極EELが配置されている。エミッタ電極EELは、インアクティブ領域IACRの全域にわたって形成されている。エミッタ電極EELは、トレンチTRCH内にエミッタ絶縁膜EIFを介在させて形成されている。エミッタ絶縁膜EIFの厚さは、耐圧を確保するために、ゲート絶縁膜GIFの厚さよりも厚く形成されている。
【0077】
共通のコンタクト部CCNでは、コンタクト部CCNのコンタクト底部においてエミッタ電極EELと接触している。また、コンタクト部CCMのコンタクト側部において、ソース拡散層SDRとベース拡散層BDRとに接触している。エミッタ電極EELの上面は、ゲート電極GELの上面よりも下の位置にある。なお、これ以外の構成については、図1図3に示す半導体装置の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【0078】
次に、上述した半導体装置の製造方法の一例について説明する。図5および図6に示す工程と同様の工程を経た後、図29に示すように、半導体基板SUBに、所定の深さのトレンチTRCとトレンチTRCHとが形成される。エミッタ電極が形成されることになるトレンチTRCHは、インアクティブ領域IACRの全域にわたって形成される。
【0079】
次に、図30に示すように、熱酸化処理を行うことにより、トレンチTRCおよびトレンチTRCHのそれぞれの内壁面を含む半導体基板SUBの表面に、比較的厚い絶縁膜IFCが形成される。次に、所定の写真製版処理を行うことにより、トレンチTRC内に形成された絶縁膜IFCを露出し、トレンチTRCH内に位置する絶縁膜IFCを覆うフォトレジストパターン(図示せず)が形成される。
【0080】
次に、そのフォトレジストパターンをエッチングマスクとして、エッチング処理を行い、トレンチTRC内に形成された絶縁膜IFCを除去することによって、半導体基板SUBを露出させる。
【0081】
次に、図31に示すように、熱酸化処理を行うことにより、トレンチTRC内に露出した半導体基板SUBの表面に、比較的薄い絶縁膜IFNが形成される。比較的薄い絶縁膜IFNは、ゲート絶縁膜となり、比較的厚い絶縁膜IFCは、エミッタ絶縁膜となる。
【0082】
次に、トレンチTRCおよびトレンチTRCHを充填する態様で、ポリシリコン膜(図示せず)が形成される。次に、ポリシリコン膜の全面にエッチング処理を行うことにより、半導体基板SUBの上面上に位置するポリシリコン膜の部分が除去される。さらに、ポリシリコン膜にオーバエッチング処理が行われる。これにより、図32に示すように、トレンチTRCに残されるポリシリコン膜PSFの上面の位置が、半導体基板SUBの表面より低い位置にされる。
【0083】
このとき、インアクティブ領域IACRの全域にわたって形成されたトレンチTRCW内に充填されているポリシリコン膜PSFのエッチングレートが、トレンチTRC内に充填されているポリシリコン膜PSFのエッチングレートよりも速くなる。このため、1回のエッチング処理によって、トレンチTRCH内に残されるポリシリコン膜PSFの上面の位置を、トレンチTRC内に残されるポリシリコン膜PSFの上面の位置よりも低くすることができる。
【0084】
次に、図9図13に示す工程と同様の工程を経て、図33に示すように、コンタクト層間絶縁膜CILを貫通するように、コンタクト開口部COPが形成される。コンタクト開口部COPの底面には、エミッタ電極EELが露出し、コンタクト開口部COPの側面には、ソース拡散層SDRとベース拡散層BDRとが露出する。
【0085】
次に、図34に示すように、コンタクト開口部COPが形成されたコンタクト層間絶縁膜CILを注入マスクとして、p型の不純物がベース拡散層BDRに注入される。このとき、コンタクト開口部COPからp型の不純物が注入されることで、ベース拡散層BDRでは、エミッタ電極EEL側の部分が、ゲート電極GEL側の部分よりも深い位置にまで形成される。これにより、エミッタ電極EEL側のベース底部の部分が、ゲート電極GEL側のベース底部の部分よりも深い位置にある態様で、ベース拡散層BDRのベース底部が傾斜することになる。
【0086】
次に、図35に示すように、コンタクト開口部COPの内壁面を覆うように、コンタクト層間絶縁膜CIL上にバリアメタル膜BMEが形成される。次に、コンタクト開口部COP内を充填する態様で、バリアメタル膜BMEを覆うように、アルミニウム膜が形成される。コンタクト開口部COP内に充填されたバリアメタル膜BMEの部分とアルミニウム膜の部分とによってコンタクト部CCNが形成される。また、コンタクト部CCNに電気的に接続されるメタルエミッタ電極MEEが形成される。
【0087】
一方、半導体基板SUBの他方の表面に、N型バッファ層NBRおよびp型のコレクタ拡散層CDRが形成される。その後、コレクタ拡散層CDRに接触する裏面電極BELが形成されて、図27および図28に示す半導体装置の主要部分が完成する。
【0088】
上述した半導体装置では、前述した半導体装置と同様に、エミッタ電極EELとゲート電極GELとの間のメサ幅MWは、さらに縮められることになる(手法A)。その結果、IE効果をさらに向上させることができる。また、ベース拡散層BDRのゲート電極GEL側の深さを、コンタクト開口部COPの底部の傾斜に合わせて浅く形成することが可能になり、ベース拡散層BDRのゲート電極GEL側の底部の部分からゲート電極GELの下端までの長さLGをより長くすることができる(図28参照、手法B)。その結果、IE効果の向上に寄与することができる。
【0089】
さらに、実施の形態3に係る半導体装置では、次のような効果を得ることができる。まず、インアクティブ領域IACRの全域にわたってエミッタ電極EELが形成されている。これにより、インアクティブ領域INACRにフローティング拡散層を形成する必要がなくなる。
【0090】
また、コレクタ拡散層CDRから注入されたホールは、フローティング拡散層に蓄積されることがなくなり、N型領域NSRに蓄積されることになる。これにより、フローティング拡散層に蓄積されるホールがない分、IGBTをオフさせる際に、より速くオフさせることができる。
【0091】
また、フローティング拡散層が形成されないため、オフ時の電界が非常に強くなってしまう。このため、エミッタ電極EELとトレンチTRCHとの間に介在するエミッタ絶縁膜EIFの膜厚を、ゲート絶縁膜GIFの膜厚よりも厚く形成することで、オフ時の耐圧を確保することができる。特に、トレンチのコーナー部における電界集中に対して、耐圧を確保することができる。
【0092】
なお、各実施の形態において説明した半導体装置とその製造方法については、必要に応じて種々組み合わせることが可能である。
【0093】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0094】
上述した実施の形態2、3は、以下の態様を含む。
(付記1)
トレンチゲートバイポーラトランジスタを備えた半導体装置の製造方法であって、
第1表面を有する第1導電型の半導体基板に、互いに隣接する第1領域と第2領域とを規定する工程と、
前記第1領域に位置する前記半導体基板の前記第1表面から第1深さに達し、第1幅を有する第1トレンチを形成するとともに、前記第1トレンチとは距離を隔てて、前記半導体基板の前記第1表面から前記第1深さに達し、前記第1幅よりも広い第2幅を有する第2トレンチを形成する工程と、
前記第1トレンチ内に第1絶縁膜を介在させてゲート電極を形成するとともに、前記第2トレンチ内に第2絶縁膜を介在させて、前記ゲート電極の上端よりも低い上端を有するエミッタ電極を形成する工程と、
前記第2領域に第2導電型の不純物を導入することにより、フローティング拡散層を形成する工程と、
前記ゲート電極と前記エミッタ電極との間に位置する前記半導体基板の前記第1表面から第2深さにわたり、第1導電型のソース領域を形成する工程と、
前記ゲート電極と前記エミッタ電極との間に位置する前記半導体基板の前記第2深さから前記第2深さよりも深く、前記第1深さよりも浅い位置にわたり第2導電型のベース領域を形成する工程と、
前記第1領域および前記第2領域を覆うように、コンタクト層間絶縁膜を形成する工程と、
前記コンタクト層間絶縁膜にエッチング処理を行うことにより、底面に前記エミッタ電極が露出し、側面に前記ソース領域および前記ベース領域が露出するコンタクト開口部を形成する工程と、
前記コンタクト開口部内に、コンタクト底部とコンタクト側部を有し、前記コンタクト底部が前記エミッタ電極に接触し、前記コンタクト側部が前記ベース領域および前記ソース領域に接触するコンタクト部を形成する工程と
を備えた、半導体装置の製造方法。
【0095】
(付記2)
付記1に記載の半導体装置の製造方法であって、
前記ベース領域を形成する工程は、前記コンタクト開口部を介して、前記ベース領域に第2導電型の不純物を注入し熱拡散させることにより、前記ベース領域における前記エミッタ電極側のベース底部の第1部分が、前記ベース領域における前記ゲート電極側の前記ベース底部の第2部分よりも深くなる態様で、前記ベース領域の前記ベース底部を傾斜させる工程を含む。
【0096】
(付記3)
付記1に記載の半導体装置の製造方法であって、
前記ゲート電極および前記エミッタ電極を形成する工程は、
前記第1トレンチ内および前記第2トレンチ内を充填する態様で、前記半導体基板を覆うように導電性膜を形成する工程と、
前記導電性膜の全面にエッチング処理を行うことにより、前記半導体基板の前記第1表面上に位置する前記導電性膜の部分を除去し、前記第1トレンチ内および前記第2トレンチ内のそれぞれに残される前記導電性膜の部分の上面の位置を、前記半導体基板の前記第1表面の位置よりも低くする工程と、
前記第2トレンチ内に残される前記導電性膜の部分の上面の位置を、前記第1トレンチ内に残される前記導電性膜の部分の上面の位置よりも低くする工程と
を含む。
【0097】
(付記4)
トレンチゲートバイポーラトランジスタを備えた半導体装置の製造方法であって、
第1表面を有する第1導電型の半導体基板に、互いに隣接する第1領域と第2領域とを規定する工程と、
前記第1領域に位置する前記半導体基板の前記第1表面から第1深さに達する第1トレンチを形成するとともに、前記第1トレンチとは距離を隔てて、前記第2領域に位置する前記半導体基板の前記第1表面から前記第1深さに達し、前記第2領域の全域にわたり第2トレンチを形成する工程と、
前記第1トレンチ内に第1膜厚を有する第1絶縁膜を形成し、前記第2トレンチ内に、前記第1膜厚よりも厚い第2膜厚を有する第2絶縁膜を形成する工程と、
前記第1トレンチ内に前記第1絶縁膜を介在させてゲート電極を形成するとともに、前記第2トレンチ内に前記第2絶縁膜を介在させて、前記ゲート電極の上端よりも低い上端を有するエミッタ電極を形成する工程と、
前記ゲート電極と前記エミッタ電極との間の前記第1領域に位置する前記半導体基板の前記第1表面から第2深さにわたり、第1導電型のソース領域を形成する工程と、
前記ゲート電極と前記エミッタ電極との間の前記第1領域に位置する前記半導体基板の前記第2深さから前記第2深さよりも深く、前記第1深さよりも浅い位置にわたり第2導電型のベース領域を形成する工程と、
前記第1領域および前記第2領域を覆うように、コンタクト層間絶縁膜を形成する工程と、
前記コンタクト層間絶縁膜にエッチング処理を行うことにより、底面に前記エミッタ電極が露出し、側面に前記ソース領域および前記ベース領域が露出するコンタクト開口部を形成する工程と、
前記コンタクト開口部内に、コンタクト底部とコンタクト側部を有し、前記コンタクト底部が前記エミッタ電極に接触し、前記コンタクト側部が前記ベース領域および前記ソース領域に接触するコンタクト部を形成する工程と
を備えた、半導体装置の製造方法。
【0098】
(付記5)
付記4に記載の半導体装置の製造方法であって、
前記ベース領域を形成する工程は、前記コンタクト開口部を介して、前記ベース領域に第2導電型の不純物を注入し熱拡散させることにより、前記ベース領域における前記エミッタ電極側のベース底部の第1部分が、前記ベース領域における前記ゲート電極側の前記ベース底部の第2部分よりも深くなる態様で、前記ベース領域の前記ベース底部を傾斜させる工程を含む。
【0099】
(付記6)
付記4に記載の半導体装置の製造方法であって、
前記ゲート電極および前記エミッタ電極を形成する工程は、
前記第1トレンチ内および前記第2トレンチ内を充填する態様で、前記半導体基板を覆うように導電性膜を形成する工程と、
前記導電性膜の全面にエッチング処理を行うことにより、前記半導体基板の前記第1表面上に位置する前記導電性膜の部分を除去し、前記第1トレンチ内および前記第2トレンチ内のそれぞれに残される前記導電性膜の部分の上面の位置を、前記半導体基板の前記第1表面の位置よりも低くする工程と、
前記第2トレンチ内に残される前記導電性膜の部分の上面の位置を、前記第1トレンチ内に残される前記導電性膜の部分の上面の位置よりも低くする工程と
を含む。
【符号の説明】
【0100】
SED 半導体装置、ACR アクティブ領域、IACR インアクティブ領域、SUB 半導体基板、CER セル形成領域、GEP ゲートパッド、MGL メタルゲート電極、MGI メタルゲート配線、MGEゲート配線引き出し部、GEC ゲートコンタクト部、MEP メタルエミッタパッド、MEE メタルエミッタ電極、FLP フィールドプレート、GUR ガードリング、GEL ゲート電極、EEL エミッタ電極、GIF ゲート絶縁膜、EIF エミッタ絶縁膜、CCN コンタクト部、SDR ソース拡散層、BDR ベース拡散層、HBR ホールバリア層、FPR フローティング拡散層、NBR Nバッファ層、CDR コレクタ拡散層、NSR N型領域、BEL 裏面電極、FEL アルミニウム電極、CIL コンタクト層間絶縁膜、BME バリアメタル膜、SOF1 シリコン酸化膜、NR N型領域、PR P型領域、TRC、TRCW、TRCH トレンチ、IF、IFC、IFN 絶縁膜、PSF ポリシリコン膜、SOF2 シリコン酸化膜、HOP 開口部、COP コンタクト開口部、RES 残渣。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35