特許 6790385 インバータ駆動装置および半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6790385

(24)【登録日】2020年11月9日

(45)【発行日】2020年11月25日

(54)【発明の名称】インバータ駆動装置および半導体モジュール

(51)【国際特許分類】

   H03K 17/08 20060101AFI20201116BHJP

   H03K 17/56 20060101ALI20201116BHJP

   H02M 7/48 20070101ALI20201116BHJP

   H02M 1/08 20060101ALI20201116BHJP

   H02M 1/00 20070101ALI20201116BHJP

【ＦＩ】

   H03K17/08 Z

   H03K17/56 Z

   H02M7/48 E

   H02M1/08 A

   H02M1/08 341C

   H02M1/00 E

【請求項の数】10

【全頁数】13

(21)【出願番号】特願2016-47056(P2016-47056)

(22)【出願日】2016年3月10日

(65)【公開番号】特開2017-163392(P2017-163392A)

(43)【公開日】2017年9月14日

【審査請求日】2019年2月14日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100112003

【弁理士】

【氏名又は名称】星野 裕司

(74)【代理人】

【識別番号】100145344

【弁理士】

【氏名又は名称】渡辺 和徳

(72)【発明者】

【氏名】山田 忠則

【審査官】 竹内 亨

(56)【参考文献】

【文献】 特開２０１２−００４９７９（ＪＰ，Ａ）

【文献】 特開２０１４−２３８０２２（ＪＰ，Ａ）

【文献】 国際公開第２０１５／０６４２２２（ＷＯ，Ａ１）

【文献】 特開平０４−１３８０７１（ＪＰ，Ａ）

【文献】 特開２０１１−１６６７２７（ＪＰ，Ａ）

【文献】 特開２０１３−０２６８３８（ＪＰ，Ａ）

【文献】 特開平１１−２６２２４３（ＪＰ，Ａ）

【文献】 特開２００２−０４４９３４（ＪＰ，Ａ）

【文献】 特開２００７−３３６６３７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １７／００−１７／７０

Ｈ０２Ｍ １／００

Ｈ０２Ｍ １／０８

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

インバータの出力段に設けられて負荷への出力電流を制御する半導体スイッチング素子に駆動電圧を印加して該半導体スイッチング素子をオン・オフ駆動し、前記インバータの制御装置が過電流の発生を検出すると、前記半導体スイッチング素子をオフ制御する主駆動回路と、
この主駆動回路の動作停止時に前記半導体スイッチング素子に加わる逆起電力を電圧クランプするクランプ用ダイオードと、
逆起電力の電圧クランプ時に前記クランプ用ダイオードを介して流れ出る電流に比例した電圧を抵抗分圧して検出する分圧抵抗と、
この分圧抵抗による検出電圧に応じて前記インバータの異常状態時に前記半導体スイッチング素子をオンさせる制御電圧を生成する補助駆動回路と、
を具備し、
前記補助駆動回路が前記半導体スイッチング素子をオンさせる前記制御電圧を生成するとき、前記制御電圧の分圧が前記駆動電圧として前記半導体スイッチング素子に印加されるインバータ駆動装置であって、
前記半導体スイッチング素子は、トーテムポール接続され、交互にオン駆動される上アームＩＧＢＴおよび下アームＩＧＢＴであり、
前記主駆動回路は、前記上アームＩＧＢＴをオン・オフ駆動する上アーム駆動回路、および前記下アームＩＧＢＴをオン・オフ駆動する下アーム駆動回路からなり、
前記補助駆動回路は、前記上アーム駆動回路に対して設けられるものであり、
前記上アームＩＧＢＴのエミッタは前記上アーム駆動回路および前記補助駆動回路の基準電位に接続され、また前記下アームＩＧＢＴのエミッタは外部回路を介して前記下アーム駆動回路の基準電位に接続されるものであり、
前記上アーム駆動回路の出力はゲート抵抗を介して前記上アームＩＧＢＴのゲートに接続され、前記補助駆動回路が出力する前記制御電圧は出力抵抗およびダイオードを介して前記上アームＩＧＢＴのゲートに接続され、前記補助駆動回路が前記上アームＩＧＢＴをオンさせる前記制御電圧を生成するとき、前記制御電圧が前記出力抵抗および前記ゲート抵抗により分圧されて前記上アームＩＧＢＴのゲートに印加されることにより前記上アームＩＧＢＴを飽和動作領域でオンさせるものであることを特徴とするインバータ駆動装置。

【請求項2】

前記クランプ用ダイオードは、前記上アームＩＧＢＴのコレクタ・エミッタ間降伏電圧よりも低いカソード・アノード間降伏電圧を有するツェナーダイオードからなる請求項１に記載のインバータ駆動装置。

【請求項3】

前記上アームＩＧＢＴおよび下アームＩＧＢＴはＮチャネルＩＧＢＴである請求項１に記載のインバータ駆動装置。

【請求項4】

前記下アームＩＧＢＴの電流供給経路に前記外部回路として電流検出抵抗が介挿され、前記下アーム駆動回路は前記電流検出抵抗を介して検出された電流情報により過電流の発生を検出する請求項１に記載のインバータ駆動装置。

【請求項5】

前記制御電圧は前記補助駆動回路の電源電圧に略等しい請求項１に記載のインバータ駆動装置。

【請求項6】

前記補助駆動回路は、前記上アーム駆動回路に対して並列に設けられるものである請求項１に記載のインバータ駆動装置。

【請求項7】

前記補助駆動回路は、前記下アームＩＧＢＴがオフした状態において前記上アームＩＧＢＴがオフしたときに該上アームＩＧＢＴに加わる逆起電力から前記上アームＩＧＢＴを保護するものである請求項１に記載のインバータ駆動装置。

【請求項8】

インバータの出力段に設けられて負荷への出力電流を制御する前記上アームＩＧＢＴおよび下アームＩＧＢＴと、この上アームＩＧＢＴおよび下アームＩＧＢＴをオン・オフ駆動する請求項１〜７のいずれかに記載のインバータ駆動装置とを一体に備えたことを特徴とする半導体モジュール。

【請求項9】

インバータの出力段に設けられて負荷への出力電流を制御する前記上アームＩＧＢＴおよび下アームＩＧＢＴと、この上アームＩＧＢＴおよび下アームＩＧＢＴをオン・オフ駆動する請求項１〜５のいずれかに記載のインバータ駆動装置とを、２相分または３相分、並列に一体に設けたことを特徴とする半導体モジュール。

【請求項10】

２相分または３相分の並列に設けられた複数の前記インバータ駆動装置は、並列に設けられた複数の前記上アームＩＧＢＴおよび下アームＩＧＢＴを所定の位相差でそれぞれオン・オフ駆動するものである請求項８に記載の半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インバータの出力段に設けられて負荷への出力電流を制御する半導体スイッチング素子をオン・オフ駆動するインバータ駆動装置、およびこのインバータ駆動装置と前記半導体スイッチング素子とを一体に備えた半導体モジュールに関する。

【背景技術】

【0002】

単相モータや３相モータ等を駆動するインバータ１０は、その出力段に負荷への出力電流を制御する半導体スイッチング素子ＳＷを備えると共に、この半導体スイッチング素子ＳＷをオン・オフ駆動するインバータ駆動装置１を備えて構成される。図３は負荷としての３相モータＭを駆動するインバータ１０の概略構成を示す図で、半導体スイッチング素子ＳＷとしてＵ相,Ｖ相,Ｗ相毎にトーテムポール接続されて相補的にオン駆動される上アームＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）２ｕ,２ｖ,２ｗと下アームＩＧＢＴ３ｕ,３ｖ,３ｗとを備えている。尚、上アームＩＧＢＴ２ｕ,２ｖ,２ｗおよび下アームＩＧＢＴ３ｕ,３ｖ,３ｗの各エミッタ・コレクタ間には、還流ダイオード４ｕ,４ｖ,４ｗ,５ｕ,５ｖ,５ｗがそれぞれ逆並列に接続される。

【0003】

ちなみに上アームＩＧＢＴ２ｕ,２ｖ,２ｗと下アームＩＧＢＴ３ｕ,３ｖ,３ｗとのトーテムポール接続とは、上アームＩＧＢＴ２ｕ,２ｖ,２ｗの各エミッタを下アームＩＧＢＴ３ｕ,３ｖ,３ｗの各コレクタにそれぞれ接続した回路構成を指す。これらのトーテムポール接続された上アームＩＧＢＴ２ｕ,２ｖ,２ｗと下アームＩＧＢＴ３ｕ,３ｖ,３ｗとの直列回路は、それぞれハーフブリッジ回路を形成する。

【0004】

またインバータ駆動装置１は、上アームＩＧＢＴ２ｕ,２ｖ,２ｗをそれぞれオン・オフ駆動する上アーム駆動回路（ＨＶＩＣ）６ｕ,６ｖ,６ｗと、下アームＩＧＢＴ３ｕ,３ｖ,３ｗをそれぞれオン・オフ駆動する下アーム駆動回路（ＬＶＩＣ）７とを備える。上アーム駆動回路６ｕ,６ｖ,６ｗおよび下アーム駆動回路７は、例えばＰＷＭ制御用マイコンからなる制御装置ＣＯＮＴから各別に与えられる制御信号、具体的にはＵ相,Ｖ相およびＷ相の各ＰＷＭ信号を入力して上アームＩＧＢＴ２ｕ,２ｖ,２ｗおよび下アームＩＧＢＴ３ｕ,３ｖ,３ｗをそれぞれ所定の位相差でオン・オフ駆動する。

【0005】

またトーテムポール接続された上アームＩＧＢＴ２ｕ,２ｖ,２ｗと下アームＩＧＢＴ３ｕ,３ｖ,３ｗとからなる半導体スイッチング素子ＳＷの電源供給路には、電流検出抵抗ＲＳが介装されている。電流検出抵抗ＲＳは、インバータ１０に流れる電流に比例した電圧を電流情報として検出するもので、検出された電流情報は制御装置ＣＯＮＴおよび下アーム駆動回路７にそれぞれ入力される。

【0006】

この電流情報から、例えばインバータ１０の出力配線における絶縁不良や誤配線に起因する相間短絡等の異常が検出される。特に下アーム駆動回路７は、過大電流の検出時に下アームＩＧＢＴ３ｕ,３ｖ,３ｗを即時、直接的にオフして、該下アームＩＧＢＴ３ｕ,３ｖ,３ｗに流れる電流を遮断する過電流保護機能を備える。また制御装置ＣＯＮＴは、過大電流の検出時に上アーム駆動回路６ｕ,６ｖ,６ｗに対する制御電流情報を出力し、これによって上アームＩＧＢＴ２ｕ,２ｖ,２ｗをそれぞれオフ制御する過電流保護機能を備える。

【0007】

ここでインバータ駆動装置１における上アーム駆動回路６ｕ,６ｖ,６ｗと下アーム駆動回路７について簡単に説明する。図４はインバータ１０における単相分、ここではＵ相のインバータ駆動装置１だけを抜き出して示した概略構成図である。尚、Ｖ相およびＷ相のインバータ駆動装置１も同様に構成される。

【0008】

上アーム駆動回路６（６ｕ,６ｖ,６ｗ）は、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）をオン・オフ駆動する出力段トランジスタとして、直列に接続されて相補的にオン・オフ駆動されるＰ-ＭＯＳ８ａとＮ-ＭＯＳ８ｂとを備える。ちなみにＰ-ＭＯＳ８ａとＮ-ＭＯＳ８ｂとからなる出力段トランジスタは、トーテムポール接続された上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）と下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）との接続点電圧、いわゆる中点電圧Ｖｓを基準電位として相補的にオン・オフ動作して上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）をオン・オフ駆動する。

【0009】

また上アーム駆動回路６（６ｕ,６ｖ,６ｗ）は、制御装置ＣＯＮＴから与えられる制御信号（ＰＷＭ信号）を取り込む入力フィルタ８ｃと、入力フィルタ８ｃを介して取り込んだ制御信号（ＰＷＭ信号）を、出力段トランジスタの動作基準電位にレベルシフトするレベルシフト回路８ｄとを備える。そして上アーム駆動回路６（６ｕ,６ｖ,６ｗ）は、レベルシフト回路８ｄにてレベルシフトした制御信号（ＰＷＭ信号）を用いて出力段トランジスタ（Ｐ-ＭＯＳ８ａ,Ｎ-ＭＯＳ８ｂ）をオン・オフ駆動するように構成される。

【0010】

尚、制御装置ＣＯＮＴは、電流検出抵抗ＲＳを介して検出された電流情報（検出電圧）から過電流の発生を検出したとき、制御信号（ＰＷＭ信号）の出力を停止する。これによってＰ-ＭＯＳ８ａおよびＮ-ＭＯＳ８ｂの駆動が停止し、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）が強制的にオフ制御される。

【0011】

これに対して下アーム駆動回路７のＵ相（Ｖ相,Ｗ相）は、下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）をオン・オフ駆動する出力段トランジスタとして、直列に接続されて相補的にオン・オフ駆動されるＰ-ＭＯＳ９ａとＮ-ＭＯＳ９ｂとを備える。Ｐ-ＭＯＳ９ａとＮ-ＭＯＳ９ｂとからなる出力段トランジスタは、接地電位ＧＮＤを基準電位として相補的にオン・オフ動作して下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）をオン・オフ駆動する。

【0012】

また下アーム駆動回路７は、制御装置ＣＯＮＴから与えられる制御信号（ＰＷＭ信号）を取り込む入力フィルタ９ｃと、入力フィルタ９ｃを介して取り込んだ制御信号（ＰＷＭ信号）の出力段トランジスタ（Ｐ-ＭＯＳ９ａ,Ｎ-ＭＯＳ９ｂ）に対する出力を制御するアンドゲート回路９ｄとを備える。このアンドゲート回路９ｄは、ラッチ回路９ｅの出力が［Ｈ］のときにだけ制御信号（ＰＷＭ信号）を出力段トランジスタ（Ｐ-ＭＯＳ９ａ,Ｎ-ＭＯＳ９ｂ）に出力してＰ-ＭＯＳ９ａおよびＮ-ＭＯＳ９ｂを相補的にオン・オフ駆動する役割を担う。

【0013】

ここで電流検出抵抗ＲＳを介して検出された電流情報（検出電圧）は、比較器９ｆに与えられて所定の基準電圧９ｇと比較される。比較器９ｆは検出電圧が基準電圧９ｇを超えたとき、これを過電流の発生として検出してラッチ回路９ｅの出力を［Ｌ］に設定する。過電流の検出によりラッチ回路９ｅの出力が［Ｌ］に設定されることでアンドゲート回路９ｄが閉じられ、制御信号（ＰＷＭ信号）による出力段トランジスタ（Ｐ-ＭＯＳ９ａ,Ｎ-ＭＯＳ９ｂ）の駆動が強制的に禁止される。この結果、過電流検出時に下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）が強制的にオフ制御される。

【0014】

ところで上述した如く構成されたインバータ駆動装置１を備えて構成されるインバータ１０において、例えば出力配線における相間短絡が発生して過電流（短絡電流）が流れると、下アーム駆動回路７はこの過電流の発生を逸早く検出して下アームＩＧＢＴ３ｕ,３ｖ,３ｗをオフ制御する。これに対して制御装置ＣＯＮＴは、過電流（短絡電流）の発生を検出して制御信号（ＰＷＭ信号）の主力を停止するので、上アーム駆動回路６ｕ,６ｖ,６ｗによる上アームＩＧＢＴ２ｕ,２ｖ,２ｗのオフ制御に若干の遅れが生じることが否めない。

【0015】

ここで上アームＩＧＢＴ２ｕ,２ｖ,２ｗおよび下アームＩＧＢＴ３ｕ,３ｖ,３ｗの強制的なオフ動作時には、上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の内部配線に存在するインダクタンス成分に起因して上アームＩＧＢＴ２ｕ,２ｖ,２ｗに還流電流が流れる。このときに流れる還流電流は、上アームＩＧＢＴ２ｕ,２ｖ,２ｗおよび下アームＩＧＢＴ３ｕ,３ｖ,３ｗが強制的にオフ制御される直前に流れている電流が過電流（短絡電流）なので、通常のインバータ動作時に流れる還流電流の約１０倍以上の大きなものとなる。

【0016】

すると上アームＩＧＢＴ２ｕ,２ｖ,２ｗの強制的なオフ時における電流変化量［−ｄＩｃ／ｄｔ］が１０００Ａ／μｓ以上となり、通常動作時における電流変化量［−ｄＩｃ／ｄｔ］に比較して１０倍以上となる。この結果、内部配線に存在するインダクタンス成分と電流変化量［−ｄＩｃ／ｄｔ］とにより生じる逆起電力が、そのまま上アームＩＧＢＴ２ｕ,２ｖ,２ｗに加わる。そして逆起電力が上アームＩＧＢＴ２ｕ,２ｖ,２ｗのコレクタ・エミッタ間降伏電圧、および還流ダイオード４ｕ,４ｖ,４ｗのカソード・アノード間降伏電圧を超えると、上アームＩＧＢＴ２ｕ,２ｖ,２ｗが過電圧破壊に至る虞がある。

【0017】

このような不具合に対処するべく上アームＩＧＢＴ２ｕ,２ｖ,２ｗのコレクタ・エミッタ間降伏電圧、および還流ダイオード４ｕ,４ｖ,４ｗのカソード・アノード間降伏電圧を遮断時の電流変化量［−ｄＩｃ／ｄｔ］に起因して生じる逆起電力に対して高くすることが考えられている。しかし上アームＩＧＢＴ２ｕ,２ｖ,２ｗのコレクタ・エミッタ間降伏電圧とその導通損失とはトレードオフの関係にあるので、上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の通常動作時における上アームＩＧＢＴ２ｕ,２ｖ,２ｗでの損失が増大し、インバータ１０の動作効率が悪化すると言う新たな問題が生じる。

【0018】

この点、例えば特許文献１には、図４に破線で示すように上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のコレクタとゲートとの間に逆起電力に対するクランプ用ダイオード（ツェナーダイオード）ＺＤと電流逆流阻止用のダイオード（逆阻止ダイオード）Ｄとを直列に介装し、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力をクランプ用ダイオードＺＤにて電圧クランプすることが開示される。

【0019】

このようなクランプ用ダイオードＺＤと逆阻止ダイオードＤとを備えて構成されるインバータ１０によれば、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力のエネルギーをクランプ用ダイオードＺＤの降伏電流Ｉｒとして上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のゲート側から上アーム駆動回路６（６ｕ,６ｖ,６ｗ）に流し込むことが可能となる。するとクランプ用ダイオードＺＤを介して上アーム駆動回路６（６ｕ,６ｖ,６ｗ）に流れ込む降伏電流Ｉｒにより上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の等価的な内部インピーダンスの両端に電圧が発生し、この電圧が上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のゲートに加わることになる。

【0020】

そこで上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）側から見た上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の内部インピーダンス（等価的なゲート抵抗ＲＧ）を、例えば上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のゲートに加わる電圧が当該上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）の動作閾値を超え、且つ上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）の飽和動作によりコレクタ電流が流れるように設定しておく。すると上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）が飽和動作状態でオン動作するので、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力のエネルギーが当該上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を介して流れる。

【0021】

この結果、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）にて逆起電力のエネルギーを熱エネルギーとして消費することが可能となる。従ってクランプ用ダイオードＺＤにて上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力を電圧抑制することが可能となり、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）の過電圧破壊を効果的に防ぐことが可能となる。

【先行技術文献】

【特許文献】

【0022】

【特許文献1】特開２００９−２５３４８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0023】

ところで上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を飽和動作状態でオン動作させるには、そのゲート電圧として約６Ｖの電圧が必要である。また上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の内部インピーダンス（等価的なゲート抵抗ＲＧ）は、一般的には１０〜５０Ω程度である。これ故、約６Ｖのゲート電圧を得るには、クランプ用ダイオードＺＤを介して流れる降伏電流Ｉｒを最大６００ｍＡにすることが必要である。するとクランプ用ダイオードＺＤのクランプ動作抵抗を小さくするには、該クランプ用ダイオードＺＤとして上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）と同程度のチップ面積を確保することが必要となり、回路面積の増加やシステムコストの増大等の課題が生じる。

【0024】

一方、上アーム駆動回路６（６ｕ,６ｖ,６ｗ）のチップ内に組み込み得るチップ面積の小さいクランプ用ダイオードＺＤを想定すると、該クランプ用ダイオードＺＤに流れる降伏電流Ｉｒは、例えば１００μＡ程度と小さくなる。よって上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を飽和動作状態でオン動作させる上での約６Ｖのゲート電圧を生起するには、上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の内部インピーダンス（等価的なゲート抵抗ＲＧ）を、例えば６０ｋΩ程度にすることが必要となる。

【0025】

このように上アーム駆動回路６（６ｕ,６ｖ,６ｗ）の内部インピーダンスを大きくすると、インバータ１０の通常動作時における上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）でのスイッチング損失が増大する。そして上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のオン動作に伴う発熱量が増大し、インバータ１０での一般的なスイッチング周波数である１０ｋＨz以上でのスイッチング動作が困難となる。

【0026】

本発明はこのような事情を考慮してなされたもので、その目的は、インバータの出力段に設けられる半導体スイッチング素子の通常動作時での不本意な損失を抑えながら、異常状態時に前記半導体スイッチング素子に加わる逆起電力から該半導体スイッチング素子の過電圧破壊を確実に防止することのできるインバータ駆動装置を提供することにある。

【0027】

また同時に本発明は、上述したインバータの出力段に設けられる半導体スイッチング素子と、この半導体スイッチング素子をオン・オフ駆動するインバータ駆動装置とを一体に備えて構成された半導体モジュールを提供することを目的としている。

【課題を解決するための手段】

【0028】

上述した目的を達成するべく本発明に係るインバータ駆動装置は、インバータの出力段に設けられて負荷への出力電流を制御する半導体スイッチング素子に駆動電圧を印加して該半導体スイッチング素子をオン・オフ駆動し、前記インバータの制御装置が過電流の発生を検出すると、前記半導体スイッチング素子をオフ制御する主駆動回路と、
この主駆動回路の動作停止時に前記半導体スイッチング素子に加わる逆起電力を電圧クランプするクランプ用ダイオードと、
逆起電力の電圧クランプ時に前記クランプ用ダイオードを介して流れ出る電流に比例した電圧を抵抗分圧して検出する分圧抵抗と、
この分圧抵抗による検出電圧に応じて前記インバータの異常状態時に前記半導体スイッチング素子をオンさせる制御電圧を生成する補助駆動回路と、
を具備し、
前記補助駆動回路が前記半導体スイッチング素子をオンさせる前記制御電圧を生成するとき、前記制御電圧の分圧が前記駆動電圧として前記半導体スイッチング素子に印加されるインバータ駆動装置であって、
前記半導体スイッチング素子は、トーテムポール接続され、交互にオン駆動される上アームＩＧＢＴおよび下アームＩＧＢＴであり、
前記主駆動回路は、前記上アームＩＧＢＴをオン・オフ駆動する上アーム駆動回路、および前記下アームＩＧＢＴをオン・オフ駆動する下アーム駆動回路からなり、
前記補助駆動回路は、前記上アーム駆動回路に対して設けられるものであり、
前記上アームＩＧＢＴのエミッタは前記上アーム駆動回路および前記補助駆動回路の基準電位に接続され、前記下アームＩＧＢＴのエミッタは外部回路を介して前記下アーム駆動回路の基準電位に接続されるものであり、
前記上アーム駆動回路の出力はゲート抵抗を介して前記上アームＩＧＢＴのゲートに接続され、前記補助駆動回路が出力する前記制御電圧は出力抵抗およびダイオードを介して前記上アームＩＧＢＴのゲートに接続され、前記補助駆動回路が前記上アームＩＧＢＴをオンさせる前記制御電圧を生成するとき、前記制御電圧が前記出力抵抗および前記ゲート抵抗により分圧されて前記上アームＩＧＢＴのゲートに印加されることにより前記上アームＩＧＢＴを飽和動作領域でオンさせるものであることを特徴としている。

【0029】

ここで前記クランプ用ダイオードは、前記上アームＩＧＢＴのコレクタ・エミッタ間降伏電圧よりも低いカソード・アノード間降伏電圧を有するツェナーダイオードからなる。

【0030】

前記上アームＩＧＢＴおよび下アームＩＧＢＴはＮチャネルＩＧＢＴである。また、前記下アームＩＧＢＴの電流供給経路に前記外部回路として電流検出抵抗が介挿され、前記下アーム駆動回路は前記電流検出抵抗を介して検出された電流情報により過電流の発生を検出する。また、前記制御電圧は前記補助駆動回路の電源電圧に略等しい。

【0032】

また本発明に係る半導体モジュールは、インバータの出力段に設けられて負荷への出力電流を制御する前記上アームＩＧＢＴおよび下アームＩＧＢＴと、この上アームＩＧＢＴおよび下アームＩＧＢＴをオン・オフ駆動する上述した構成のインバータ駆動装置とを一体に備えたことを特徴としている。或いは本発明に係る半導体モジュールは、前記上アームＩＧＢＴおよび下アームＩＧＢＴ素子と、この上アームＩＧＢＴおよび下アームＩＧＢＴをオン・オフ駆動する前述した構成のインバータ駆動装置とを、２相分または３相分、並列に一体に設けたことを特徴としている。

【0033】

ちなみに２相分または３相分の並列に設けられた複数の前記インバータ駆動装置は、並列に設けられた複数の前記上アームＩＧＢＴおよび下アームＩＧＢＴを所定の位相差でそれぞれオン・オフ駆動するものである。

【発明の効果】

【0034】

上述した構成のインバータ駆動装置および半導体モジュールによれば、インバータの異常状態時に前記半導体スイッチング素子（例えばＩＧＢＴ）を強制的にオフすることで該半導体スイッチング素子に異常な還流電流が流れても、前記補助駆動回路によって前記半導体スイッチング素子（ＩＧＢＴ）が飽和動作領域でオン動作させることができる。そして前記異常な還流電流に起因して前記半導体スイッチング素子に加わる逆起電力のエネルギーを前記半導体スイッチング素子にて効果的に消費することが可能となる。この結果、前記異常な還流電流に起因する逆起電力から前記半導体スイッチング素子の過電圧破壊を確実に防止することが可能となる。

【0035】

また前記インバータの通常動作時には、前記補助駆動回路が前記主駆動回路に代わって前記半導体スイッチング素子を駆動することがないので、前記補助駆動回路の存在が前記半導体スイッチング素子の損失を増大する要因となることもない。従って通常動作時における前記半導体スイッチング素子での損失を抑えてインバータの効率を維持しながら、例えばインバータ出力の短絡等の異常状態時における前記半導体スイッチング素子の過電圧破壊を確実に防止することができる等の実用上多大なる効果が奏せられる。

【図面の簡単な説明】

【0036】

【図1】本発明の一実施形態に係るインバータ駆動装置の要部概略構成を示す図。

【図2】３相モータ駆動用のインバータを構築した本発明の一実施形態に係る半導体モジュールの概略構成を示す図。

【図3】３相モータ駆動用のインバータの一例を示す構成図。

【図4】従来の代表的なインバータ駆動装置の概略構成を示す図。

【発明を実施するための形態】

【0037】

以下、図面を参照して本発明の一実施形態に係るインバータ駆動装置について、３相モータ駆動用のインバータにおけるＵ相のインバータ駆動装置を例に説明する。尚、図３および図４に示した従来装置と同一部分には同一符号を付し、その説明を省略する。また３相モータ駆動用のインバータにおけるＶ相およびＷ相の各インバータ駆動装置も、ここで説明するＵ相のインバータ駆動装置と同様に構成される。

【0038】

本発明の一実施形態に係るインバータ駆動装置１は、図１にその概略構成を示すようにインバータ１０の出力段に設けられて負荷への出力電流を制御する半導体スイッチング素子ＳＷに駆動電圧を印加して該半導体スイッチング素子ＳＷをオン・オフ駆動する主駆動回路１１を備える。

【0039】

半導体スイッチング素子ＳＷは、トーテムポール接続されて相補的にオン駆動される上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）と下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）とからなる。ちなみに上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）および下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）の各エミッタ・コレクタ間には、還流ダイオード４ｕ,４ｖ,４ｗ,５ｕ,５ｖ,５ｗがそれぞれ逆並列に接続されている。また主駆動回路１１は、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）をオン・オフ駆動する上アーム駆動回路６ｕ（６ｖ,６ｗ）と、下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）をオン・オフ駆動する下アーム駆動回路７とからなる。尚、図１においてはＵ相,Ｖ相およびＷ相の各駆動回路を備える下アーム駆動回路７におけるＵ相の駆動回路だけを抜き出して示してある。

【0040】

ここで本発明の一実施形態に係るインバータ駆動装置１が特徴とするところは、主駆動回路１１の動作停止時に前記半導体スイッチング素子ＳＷ、特に上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力を電圧クランプするクランプ用ダイオードＺＤと、このクランプ用ダイオードＺＤによる逆起電力の電圧クランプ時にクランプ用ダイオードＺＤを介して流れ出る電流に比例した電圧を抵抗分圧して検出する分圧抵抗ＲＡ,ＲＢとを備える点にある。尚、クランプ用ダイオードＺＤには電流の逆流を阻止する逆阻止ダイオードＤが直列に接続されている。

【0041】

具体的にはクランプ用ダイオードＺＤは、そのカソードを上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のコレクタに接続し、アノードに逆阻止ダイオードＤのアノードを接続して設けられる。そして逆阻止ダイオードＤのカソードは、直列に接続された分圧抵抗ＲＡ,ＲＢを介して上アーム駆動回路６ｕ（６ｖ,６ｗ）の基準電位を規定する中点電圧Ｖｓの電源ラインに接続される。従って分圧抵抗ＲＡ,ＲＢにはクランプ用ダイオードＺＤにて逆起電力を電圧クランプした電流が逆阻止ダイオードＤを介して流れ込み、分圧抵抗ＲＡ,ＲＢはこの電流に比例した電圧を分圧して検出する。

【0042】

更にインバータ駆動装置１が特徴とするところは、分圧抵抗ＲＡ,ＲＢにより検出される電圧に応じた制御電圧を生成し、該制御電圧を上アーム駆動回路６ｕ（６ｖ,６ｗ）における主駆動回路１１に代わって上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に印加する補助駆動回路１２を備える点にある。この補助駆動回路１２は、例えば短絡電流の発生によって下アームＩＧＢＴ３ｕ（３ｖ,３ｗ）が強制的にオフ制御され、これに伴って上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に逆起電力が加わったときに上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を飽和動作領域でオンさせる役割を担う。

【0043】

即ち、上アーム駆動回路６ｕ（６ｖ,６ｗ）は、通常動作時に上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）をオン・オフ駆動する主駆動回路１１と、異常状態において上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に逆起電力が加わったときに上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を飽和動作領域でオンさせる補助駆動回路１２とを並列に備えて構成される。

【0044】

ちなみに補助駆動回路１２は、２段接続された反転増幅器１３ａ,１３ｂを備えて構成される。これらの反転増幅器１３ａ,１３ｂは、例えば直列に接続されたＰ-ＭＯＳとＮ-ＭＯＳとによりそれぞれ構成される。１段目の反転増幅器１３ａは、クランプ用ダイオードＺＤを介して分圧抵抗ＲＡ,ＲＢに流れる電流によって分圧抵抗ＲＢの両端間に生起される電圧を反転増幅するものである。そして２段目の反転増幅器１３ｂは１段目の反転増幅器１３ａの出力電圧を反転増幅して上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を飽和動作領域でオンさせる為の制御電圧を生成する。この制御電圧は、例えば補助駆動回路１２に加えられる電源電圧ＶＢと略等しい電圧として生成される。

【0045】

このようにして補助駆動回路１２が出力する制御電圧が、上アーム駆動回路６ｕ（６ｖ,６ｗ）の内部インピーダンス、特に主駆動回路１１の等価的な内部インピーダンス（ゲート抵抗）ＲＧと補助駆動回路１２の出力抵抗Ｒ１とにより分圧されて上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）のゲートに印加される。このようにして印加される制御電圧により上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）が飽和動作領域でオンし、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わった逆起電力のエネルギーが該上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を介して流れる。この結果、逆起電力のエネルギーが上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）において熱エネルギーとして消費されるので、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）の過電圧破壊を防止することが可能となる。

【0046】

尚、出力抵抗Ｒ１と主駆動回路１１の出力端との間に介装されたダイオードは、通常動作時に補助駆動回路１２の出力電圧（制御電圧）が主駆動回路１１の出力端に加わることを阻止する役割を担う。このダイオードによって通常動作時における主駆動回路１１の駆動電圧が、補助駆動回路１２の出力電圧の影響を受けることなく上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に印加される。

【0047】

かくして上述した如くクランプ用ダイオードＺＤを介して流れる電流に応じて制御電圧を出力する補助駆動回路１２を主駆動回路１１と並列に備えた上アーム駆動回路６ｕ（６ｖ,６ｗ）によれば、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力のエネルギーを上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）の飽和動作領域でオン動作により熱エネルギーとして効果的に消費することができる。従って異常状態の発生時に主駆動回路１１の動作が停止し、これに伴って上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に逆起電力が加わっても、逆起電力のエネルギーに起因する上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）の過電圧破壊を効果的に防ぐことができる。

【0048】

しかも上述した構成によれば補助駆動回路１２の存在が主駆動回路１１の機能を妨げることがない。従って通常動作時には主駆動回路１１から出力される駆動電圧により上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）をオン・オフ駆動することができるので、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）でのスイッチング損失が増大することもない。

【0049】

更にはクランプ用ダイオードＺＤは、上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）に加わる逆起電力のエネルギーを電圧クランプし、電圧クランプした分のエネルギーを降伏電流Ｉｒとして分圧抵抗ＲＡ,ＲＢに流すだけである。従ってクランプ用ダイオードＺＤを介して流れる降伏電流Ｉｒを小さくすることができる。よってクランプ用ダイオードＺＤのクランプ動作抵抗を小さく保ちながら、クランプ用ダイオードＺＤのチップ面積を小さくすることが可能となる。この結果、例えばクランプ用ダイオードＺＤを上アーム駆動回路６ｕ（６ｖ,６ｗ）内に一体に組み込むことも可能となる。

【0050】

また従来のように異常状態において上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）を飽和動作状態でオン動作させる上で必要なゲート電圧を主駆動回路１１において生成する必要がないので、主駆動回路１１の内部インピーダンス（ゲート抵抗）ＲＧを大きくする必要もない。従ってインバータ１０の通常動作時における上アームＩＧＢＴ２ｕ（２ｖ,２ｗ）でのスイッチング損失の増大を招来することもない。故にインバータ１０での一般的なスイッチング周波数である１０ｋＨz以上でのスイッチング動作を確保することも容易である。

【0051】

図２は、上述した補助駆動回路１２をそれぞれ備えたＵ相,Ｖ相およびＷ相の各上アーム駆動回路６ｕ,６ｖ,６ｗと、下アーム駆動回路７とを備えて構成される３相モータ駆動用のインバータ１０の概略構成を示している。特にこのインバータ１０においては、上アームＩＧＢＴ２ｕ,２ｖ,２ｗの各コレクタにそれぞれクランプ用ダイオードＺＤを接続し、これらのクランプ用ダイオードＺＤをそれぞれ介して、上アーム駆動回路６ｕ（６ｖ,６ｗ）に組み込まれた図１に示す分圧抵抗ＲＡ,ＲＢに電流を流すように構成されている。

【0052】

またＵ相,Ｖ相およびＷ相の各上アーム駆動回路６ｕ,６ｖ,６ｗと下アーム駆動回路７は、トーテムポール接続された上アームＩＧＢＴ２ｕ,２ｖ,２ｗと下アームＩＧＢＴ３ｕ,３ｖ,３ｗとからなる半導体スイッチング素子ＳＷ、並びに３つのクランプ用ダイオードＺＤと共に一体化されて１つの半導体モジュール２０を構築している。この半導体モジュール２０は、いわゆるＩＰＭ（インテリジェント・パワー・モジュール）と称されるものである。このような半導体モジュール２０は、クランプ用ダイオードＺＤの降伏電流Ｉｒが小さく、またクランプ動作抵抗が小さいので、チップ面積の小さいクランプ用ダイオードＺＤを搭載するだけ良い。従ってコンパクトな半導体モジュール２０として実現することが可能である。

【0053】

かくしてこのように構成された半導体モジュール２０を用いれば、例えば３相モータＭを駆動するインバータ１０を容易に実現することができる。同時にインバータ１０の出力配線における短絡事故等の異常状態の発生時における上アームＩＧＢＴ２ｕ,２ｖ,２ｗの過電圧破壊を確実に防ぐことが可能となる。従ってその実用的利点が多大である。

【0054】

尚、本発明は上述した実施形態に限定されるものではない。ここでは３相モータＭを駆動するインバータ１０を例に説明したが、半導体モジュール２０を単相または２相分の半導体スイッチング素子ＳＷとその駆動回路とを備えたインバータ１０として実現することも勿論可能である。またクランプ用ダイオードＺＤを上アーム駆動回路６ｕ,６ｖ,６ｗ内にそれぞれ組み込むことも勿論可能である。更にはクランプ用ダイオードＺＤによるクランプ電圧や分圧抵抗ＲＡ,ＲＢの分圧比等は、インバータ１０の仕様、特に半導体スイッチング素子ＳＷの動作仕様に応じて定めれば良いものである。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することが可能である。

【符号の説明】

【0055】

１ インバータ駆動装置
２ｕ,２ｖ,２ｗ 上アームＩＧＢＴ
３ｕ,３ｖ,３ｗ 下アームＩＧＢＴ
４ｕ,４ｖ,４ｗ,５ｕ,５ｖ,５ｗ 還流ダイオード
６ｕ,６ｖ,６ｗ 上アーム駆動回路（ＨＶＩＣ）
７ 下アーム駆動回路（ＬＶＩＣ）
８ａ,９ａ ＰＭＯＳ（出力段トランジスタ）
８ｂ,９ｂ ＮＭＯＳ（出力段トランジスタ）
８ｃ,９ｃ 入力フィルタ
８ｄ レベルシフト回路
９ｄ アンドゲート回路
９ｅ ラッチ回路
９ｆ 比較器
９ｇ 基準電圧
１０ インバータ
１１ 主駆動回路
１２ 補助駆動回路
１３ａ,１３ｂ 反転増幅器
２０ 半導体モジュール（ＩＰＭ）
Ｍ ３相モータ（負荷）
ＣＯＮＴ 制御装置
ＲＳ 電流検出抵抗
ＺＤ クランプ用ダイオード
Ｄ ダイオード（逆阻止ダイオード）
ＲＡ,ＲＢ 分圧抵抗

【図1】

【図2】

【図3】

【図4】