特許第6792046号(P6792046)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本テキサス・インスツルメンツ合同会社の特許一覧
特許6792046パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining Power Signature)
<>
  • 特許6792046-パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining  Power  Signature) 図000002
  • 特許6792046-パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining  Power  Signature) 図000003
  • 特許6792046-パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining  Power  Signature) 図000004
  • 特許6792046-パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining  Power  Signature) 図000005
  • 特許6792046-パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining  Power  Signature) 図000006
  • 特許6792046-パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining  Power  Signature) 図000007
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6792046
(24)【登録日】2020年11月9日
(45)【発行日】2020年11月25日
(54)【発明の名称】パワーオーバーイーサネットパワードデバイスの自動MPS(Maintaining Power Signature)
(51)【国際特許分類】
   G06F 1/26 20060101AFI20201116BHJP
   H04L 25/02 20060101ALI20201116BHJP
【FI】
   G06F1/26 306
   H04L25/02 K
【請求項の数】20
【全頁数】12
(21)【出願番号】特願2019-203936(P2019-203936)
(22)【出願日】2019年11月11日
(62)【分割の表示】特願2017-536235(P2017-536235)の分割
【原出願日】2015年9月29日
(65)【公開番号】特開2020-42833(P2020-42833A)
(43)【公開日】2020年3月19日
【審査請求日】2019年11月12日
(31)【優先権主張番号】62/057,028
(32)【優先日】2014年9月29日
(33)【優先権主張国】US
(31)【優先権主張番号】14/867,635
(32)【優先日】2015年9月28日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ジーン ピカール
(72)【発明者】
【氏名】デビッド エヌ アブラムソン
(72)【発明者】
【氏名】カール エイチ ジェイコブス
【審査官】 佐賀野 秀一
(56)【参考文献】
【文献】 米国特許出願公開第2012/0060042(US,A1)
【文献】 米国特許出願公開第2014/0084681(US,A1)
【文献】 米国特許出願公開第2013/0154603(US,A1)
【文献】 米国特許出願公開第2014/0241181(US,A1)
【文献】 国際公開第2014/144875(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
G06F 1/26− 1/3296
H04L 25/02
(57)【特許請求の範囲】
【請求項1】
パワーオーバーイーサーネット(PoE)システムにおいて使用される受電装置(PD)であって、
前記PoEシステムに関連する第1及び第2の電圧供給端子と、
負荷に関連する回帰端子と、
前記回帰端子と前記第2の電圧供給端子との間の負荷電流が第1の保持電力シグネチャ(MPS)基準閾値よりも小さいことを検出するとMPS活性化信号を生成するように構成される検出回路と、
前記MPS活性化信号を受信するとMPSパルスを生成し、第2のMPS基準閾値に基づいて前記MPSパルスの振幅を調整するように構成されるMPS生成回路と、
を含む、受電装置(PD)。
【請求項2】
請求項1に記載の受電装置(PD)であって、
前記第1の電圧供給端子が前記PoEシステムの給電機器(PSE)から第1の電圧VDDを受信するように構成され、
前記第2の電圧供給端子が前記PoEシステムの前記PSEから第2の電圧VSSを受信するように構成され、
前記回帰端子が前記負荷から接地電圧を受信するように構成される、受電装置(PD)。
【請求項3】
請求1に記載の受電装置(PD)であって、
前記第1のMPS基準閾値が、IEEE802.3−2012とIEEE802.3btとに準拠する自動MPS(AutoMPS)基準電圧を含み、
前記第2のMPS基準閾値が、IEEE802.3−2012とIEEE802.3btとに準拠するMPS電流基準電圧を含む、受電装置(PD)。
【請求項4】
請求項1に記載の受電装置(PD)であって、
前記第2のMPS基準閾値が前記第1のMPS基準閾値よりも大きい、受電装置(PD)。
【請求項5】
請求項1に記載の受電装置(PD)であって、
前記検出回路が、
前記回帰端子と前記第2の電圧供給端子との間に結合され、前記負荷電流を代表する感知電圧を成長させるように構成される感知ノードを有する増幅器段と、
前記感知ノードに結合される非反転入力と、前記第1のMPS基準閾値を受信するように結合される反転入力と、前記MPS活性化信号を配信するように構成される出力とを有する比較器と、
を含む、受電装置(PD)。
【請求項6】
請求項5に記載の受電装置(PD)であって、
前記増幅器段が、前記回帰端子と前記感知ノードとの間に結合されるトランジスタと、前記感知ノードと前記第2の電圧供給端子との間に結合される抵抗器とを含む、受電装置(PD)。
【請求項7】
請求項6に記載の受電装置(PD)であって、
前記増幅器段が、電流制限基準を受信するように結合される非反転入力と、前記感知ノードに結合される反転入力と、前記トランジスタのゲート端子に結合される出力とを有する誤差増幅器を更に含む、受電装置(PD)。
【請求項8】
請求項5に記載の受電装置(PD)であって、
前記MPS生成回路が、
前記第1の電圧供給端子と前記MPSパルスを出力するように構成されるMPSノードとの間に結合されるトランジスタと、
前記MPSノードと前記第2の電圧供給端子との間に結合される抵抗器と、
前記第2のMPS基準閾値を受信するように結合される非反転入力と、前記MPSノードに結合される反転入力と、前記トランジスタのゲート端子に結合される出力とを有する増幅器と、
を含む、受電装置(PD)。
【請求項9】
請求項1に記載の受電装置(PD)であって、
前記検出回路が、
前記回帰端子と前記第2の電圧供給端子との間に結合される第1の段であって、前記第1の段が活性化されるときに前記負荷電流を代表する第1の感知電圧を感知ノードに成長させるように構成される、前記第1の段と、
前記回帰端子と前記第2の電圧供給端子との間に結合される第2の段であって、前記第2の段が活性化されるときに前記負荷電流を代表する第2の感知電圧を前記感知ノードに成長させるように構成される、前記第2の段と、
前記MPS活性化信号がないときに前記第1の段を活性化して前記第2の段を非活性化し、前記MPS活性化信号が生成されるときに前記第1の段を非活性化して前記第2の段を活性化するように構成されるタイミング論理と、
を含む、受電装置(PD)。
【請求項10】
請求項9に記載の受電装置(PD)であって、
前記第1の段が、前記回帰端子と前記感知ノードとの間に結合される第1のトランジスタと、前記感知ノードと前記第2の電圧供給端子との間に結合される第1の抵抗器とを含み、
前記第2の段が、前記回帰端子とMPSノードとの間に結合される第2のトランジスタと、前記MPSノードと前記感知ノードとの間に結合される第2の抵抗器とを含む、受電装置(PD)。
【請求項11】
請求項10に記載の受電装置(PD)であって、
前記検出回路が、
電流制限基準を受信するように結合される非反転入力と、前記感知ノードに結合される反転入力と、出力とを有する誤差増幅器と、
前記誤差増幅器の出力と前記第1のトランジスタの第1のゲートとの間に結合され、前記MPS活性化信号がないときに前記タイミング論理により閉とされるように構成される第1のスイッチと、
前記誤差増幅器の出力と前記第2のトランジスタの第2のゲートとの間に結合され、前記MPS活性化信号が生成されるときに前記タイミング論理により閉とされるように構成される第2のスイッチと、
を更に含む、受電装置(PD)。
【請求項12】
請求項11に記載の受電装置(PD)であって、
前記検出回路が、
前記第1のトランジスタの第1のゲートと前記第2の電圧供給端子との間に結合され、前記MPS活性化信号が生成されるときに前記タイミング論理により閉とされるように構成される第3のスイッチと、
前記第2のトランジスタの第2のゲートと前記感知ノードとの間に結合され、前記MPS活性化信号がないときに前記タイミング論理により閉とされるように構成される第4のスイッチと、
を更に含む、受電装置(PD)。
【請求項13】
請求項10に記載の受電装置(PD)であって、
前記MPS生成回路が、
前記第1の電圧供給端子と前記MPSノードとの間に結合され、前記MPSパルスを出力するように構成される第3のトランジスタと、
前記第2のMPS基準閾値を受信するように結合される非反転入力と、前記MPSノードに結合される反転入力と、前記第3のトランジスタの第3のゲートに結合される出力とを有する増幅器と、
を含む、受電装置(PD)。
【請求項14】
請求項9に記載の受電装置(PD)であって、
前記検出回路が、前記感知ノードに結合される非反転入力と、前記第1のMPS基準閾値を受信するように結合される反転入力と、前記MPS活性化信号をアサートするように構成される出力とを有する比較器を更に含む、受電装置(PD)。
【請求項15】
パワーオーバーイーサーネット(PoE)システムの受電装置(PD)において使用される集積回路(IC)であって、
前記PoEシステムに関連する第1及び第2の電圧供給端子と、
負荷に関連する回帰端子と、
検出回路であって、
前記回帰端子と前記第2の電圧供給端子との間の負荷電流を代表する感知電圧を成長させるように構成される感知ノードを有する増幅器段と、
前記感知ノードに結合される非反転入力と、第1の保持電力シグネチャ(MPS)基準閾値を受信するように結合される反転入力と、MPS活性化信号を配信するように構成される出力とを有する比較器と、
を含む、前記検出回路と、
前記MPS活性化信号を受信するときに前記第1及び第2の電圧供給端子の間にMPSパルスを生成し、第2のMPS基準閾値に基づいて前記MPSパルスの振幅を調整するように構成されるMPS生成回路と、
を含む、集積回路(IC)。
【請求項16】
請求項15に記載の集積回路(IC)であって、
前記増幅器段が、
前記回帰端子と前記感知ノードとの間に結合されるトランジスタと、
前記感知ノードと前記第2の電圧供給端子との間に結合される抵抗器と、
電流制限基準を受信するように結合される非反転入力と、前記感知ノードに結合される反転入力と、前記トランジスタのゲート端子に結合される出力とを有する誤差増幅器と、
を含む、集積回路(IC)。
【請求項17】
請求項15に記載の集積回路(IC)であって、
前記MPS生成回路が、
前記第1の電圧供給端子と前記MPSパルスを出力するように構成されるMPSノードとの間に結合されるトランスタと、
前記MPSノードと前記第2の電圧供給端子との間に結合される抵抗器と、
前記第2のMPS基準閾値を受信するように結合される非反転入力と、前記MPSノードに結合される反転入力と、前記トランジスタのゲート端子に結合される出力とを有する増幅器と、
を含む、集積回路(IC)。
【請求項18】
パワーオーバーイーサーネット(PoE)システムの受電装置(PD)における使用のための集積回路(IC)であって、
前記PoEシステムに関連する第1及び第2の電圧供給端子と、
負荷に関連する回帰端子と、
前記回帰端子と感知ノードとの間に結合される第1のトランジスタと、前記感知ノードと前記第2の電圧供給端子との間に結合される第1の抵抗器とを含む第1の段と、
前記回帰端子と保持電力シグネチャ(MPS)ノードとの間に結合される第2のトランジスタと、前記MPSノードと前記感知ノードとの間に結合される第2の抵抗器とを含む第2の段と、
前記感知ノードにおける感知電圧が第1の保持電力シグネチャ(MPS)基準閾値よりも小さいときに保持電力シグネチャ(MPS)活性化信号をアサートし、前記感知電圧が前記第1のMPS基準閾値よりも大きいときに前記MPS活性化信号をリセットするように構成される比較器と、
前記MPS活性化信号がリセットされるときに前記第1の段を活性化して前記第2の段を非活性化し、前記MPS活性化信号がアサートされるときに前記第1の段を非活性化して前記第2の段を活性化するように構成されるタイミング論理と、
前記MPS活性化信号を受信するときに前記MPSノードにMPSパルスを生成し、第2のMPS基準閾値に基づいて前記MPSパルスの振幅を調整するように構成されるMPS生成回路と、
を含む、集積回路(IC)。
【請求項19】
請求項18に記載の集積回路(IC)であって、
電流制限基準を受信するように結合される非反転入力と、前記感知ノードに結合される反転入力と、出力とを有する誤差増幅器と、
前記誤差増幅器の出力と前記第1のトランジスタの第1のゲートとの間に結合され、前記MPS活性化信号がリセットされるときに前記タイミング論理により閉とされるように構成される第1のスイッチと、
前記誤差増幅器の出力と前記第2のトランジスタの第2のゲートとの間に結合され、前記MPS活性化信号がアサートされるときに前記タイミング論理により閉とされるように構成される第2のスイッチと、
前記第1のトランジスタの第1のゲートと前記第2の電圧供給端子との間に結合され、前記MPS活性化信号がアサートされるときに前記タイミング論理により閉とされるように構成される第3のスイッチと、
前記第2のトランジスタの第2のゲートと前記感知ノードとの間に結合され、前記MPS活性化信号がリセットされるときに前記タイミング論理により閉とされるように構成される第4のスイッチと、
を更に含む、集積回路(IC)。
【請求項20】
請求項18に記載の集積回路(IC)であって、
前記MPS生成回路が、
前記第1の電圧供給端子と前記MPSノードとの間に結合され、前記MPSパルスを出力するように構成される第3のトランジスタと、
前記第2のMPS基準閾値を受信するように結合される非反転入力と、前記MPSノードに結合される反転入力と、前記第3のトランジスタの第3のゲートに結合される出力とを有する増幅器と、
を含む、集積回路(IC)。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、概して、パワーオーバーイーサネット(PoE:Power over Ethernet)に関し、更に特定して言えば、スリープモードにおけるMPS(Maintaining Power Signature)オペレーションに関連する。
【背景技術】
【0002】
パワーオーバーイーサネットは、電力をデータと共にイーサネットケーブリングに伝えることを可能にするシステムである。これにより、別個の電力及びデータケーブルを走らせる必要なく、カテゴリー5又はカテゴリー6ケーブリングなどの単一のイーサネットケーブルが、データ接続と電力の両方を、ワイヤレスアクセスポイント、IPカメラ、及びIP電話などのデバイスに提供することが可能となる。これにより、新たなシステムを導入するとき、又は既存のシステムに変更が成される必要があるとき、かなりのコストが節約され得る。これは、システムが導入されるときローカルAC電力ポイントを導入するため、又はネットワーク上のデバイスが移動されて近くに電力コンセントがないときAC電力ポイントを移すために、電気技術者を必要とすることがなくなるからである。
【0003】
これらのシステムは、多くの場合、IEEE規格802.3又は現在のバージョンIEEE規格802.3‐2012など、IEEE規格に準拠する。より新しいシステムにおいて利用可能な一層高い電力量により、こういったシステムは、バックアップ電力サプライ(これは常に機能する必要がある)のため、及びLED照明システム(この場合、単に光が消される場合でも幾つかの必須機能性が維持される必要がある)のために用いられるようになってきている。IEEE規格は、電流消費が5mA又は10mAなど所定の限界を下回って下がる場合、給電側機器(PSE:Power Sourcing Equipment)からパワードデバイス(PD:Powered Device)への電力が取り除かれることを要求する。PDへの電力を維持するため、PDは、MPS(Maintain Power Signature)を提供し得、これは、PDがまだ電力を要求することをPSEに確信させる電気的署名である。有効なMPSは、少なくとも325ms毎に一度搬送される期間に少なくとも75msでの10mA又は10mAパルス、及び0.05μFに並列の26.3KΩより低いACインピーダンスなど、最小DC電流で構成される。また、新たなIEEE規格802.3btは、大抵、同じ手法であるが、異なる電流レベル及びタイミング値を用い得る。また、802.3btは、大抵、ACインピーダンス要件を取り除き得る。
【0004】
現在のシステムは、MPS要件を満たすように電流パルスを提供するために、PDにより引き出される最小値を超える電力を維持するか、或いは外部ソースからのアクティベーション信号を要求する。
【発明の概要】
【0005】
記載される例において、パワーオーバーイーサネット(PoE)システムが、パワードデバイス(PD)インタフェース回路を有するPDを含み、PDインタフェース回路は、PDにおける給電側機器(PSE)からの負荷電流を測定するための回路要素を含む。回路要素は、測定された負荷電流を、第1の閾値と比較する。回路要素(比較するための回路要素に応答して)は、PDへの電力が維持されるべきであることをPSEにシグナリングするために負荷パルスを自動的に生成する。
【0006】
少なくとも一つの例において、パワードデバイス(PD)のためのインタフェース回路が、第1のレジスタに結合されるコンパレータを有するパワーオーバーイーサネット(PoE)システムにおける給電側機器(PSE)に結合され得、PD内の負荷に接続されるとき第1のレジスタを介してPSEから電流が流れ、コンパレータは、負荷電流を判定するため、及び負荷電流を表す出力信号を生成するために、第1のレジスタを介する電圧降下を測定する。タイミングロジックが、出力信号に応答して、スイッチ制御信号及びイネーブル信号を生成する。スイッチが、スイッチ制御信号の一つに応答して、MPS要件を満たすため一層正確な電流パルスを生成するために第2のレジスタを第1のレジスタの電流経路に挿入する。エラー増幅器が、電流経路に結合され、イネーブル信号に応答して、PDにより引き出される負荷電流と共に、PDへの電力が維持されるべきであることをPSEにシグナリングする充分な大きさの負荷パルスを自動的に生成する。
【0007】
少なくとも一つの例において、パワーオーバーイーサネット(PoE)システムのためのパワードデバイス(PD)が、PDにおける負荷電流を測定するコンパレータを有し、負荷電流を基準と比較し、出力信号を生成する。タイミングロジック回路が、出力信号に応答して、イネーブル信号を生成する。エラー増幅器が、イネーブル信号に応答して、基準に基づく出力電圧を生成する。エラー増幅器の出力に結合されるレジスタが、給電側機器(PSE)に結合されるときPDへの電力が維持されるべきであることをPSEに自動的にシグナリングする電流パルスを引き出す。
【0008】
パワーオーバーイーサネット(PoE)パワードデバイス(PD)を動作させるための方法の少なくとも一例において、PDは、所定の限界を下回る負荷電流を検出するLED一般照明負荷を有する。PDに電力を供給する給電側機器(PSE)にPDへの電力が維持されるべきであることをシグナリングするためにMPS(Maintain Power Signature)パルスが自動的に生成される。
【図面の簡単な説明】
【0009】
図1】従来のシステムの図である(従来技術)。
【0010】
図2】I_inが低すぎる場合に自動的に生成されるMPSパルスの図である。
【0011】
図3】例示の実施例に従ったシステムの概略ブロック図である。
【0012】
図4】第1の実施例の概略図である。
【0013】
図5】第2の実施例の概略図である。
【0014】
図6】PDのためのLED負荷を示す。
【発明を実施するための形態】
【0015】
記載される例において、PD内の回路が、外部的に生成される信号を必要とすることなく、MPS信号の必要性を自動的に判定し、PDへの電力を維持するためにMPSパルスを提供する一方で、消費される電力が最小化される。
【0016】
図1は従来のシステム100を示す。電力が、PSEからPDフロントエンド102を介して、PDシステム104、及び負荷(図示せず)の一部であるキャパシタ110へ流れる。負荷に流れる電力は、PoEホットスワップスイッチ108により制御される。負荷電流が、PSEからPDへの電力を維持するために要求されるよりも小さい場合、外部回路(図示せず)が、回路106に供給されるMPS信号を生成して、回路106に、PSEからの入力ライン上で維持電力電流パルスを生成させる。外的に生成されたパルスは、別個の集積回路に位置するマイクロプロセッサによってPDインタフェース回路(PDフロントエンド回路102)から生成され得、そのため、付加的な集積回路を要する。これは、エンドユーザーのコストを増大させ、複雑性が増大される。というのも、抵抗性シャントなどの測定デバイスにより消費される電力を最小化するような方式で、電力消費を測定し、且つ、MPS信号を生成する回路をエンドユーザーが提供しなくてはいけないためである。従来の手法の一つは、ユーザーがIP電話をスリープにするボタンを押すとき、アプリケーション回路から信号が受信される。MPSパルスはウェイク信号を受信するまで生成され、ウェイク信号もユーザーがボタンを押すことから生成される。
【0017】
図2は、PDへの入力電流のための波形200を示す。図2において、電流I_in202が、PDへの電力を維持するために要求される値を下回って下がるとき、204で図示するように、例示の実施例の態様に従って、或る大きさ、期間、及びパルス周波数のMPSパルスが自動的に生成される。
【0018】
図3は、PD内のシステム300の概略ブロック図である。図3において、ブロック306は回路要素を含み、これを図4及び図5に更に詳細に示す。PDは、302及び304と示される、イーサネットケーブル内の配線の4ペアの2又は4ペアに沿ってPSEから電力を受け取る。キャパシタ及びツェナーダイオードが、電圧スパイクに対して保護する。スタートアップにおいて、PSEは、有効抵抗(IEEE規格により規定される)が検出されるか否かを判定するために用いられるレジスタRDETを探し、これは、PDがPSEから電力を要求していることを示している。PSEはその後、電圧を増大させ、レジスタRCLSを介して引き出される電流の量を判定し、これは、IEEE規格により規定されるようにどのくらいの電力が提供されるべきかを判定する。入力電圧が動作電圧まで増大された後、全てのホット・スワップデバイスと同様に、突入電流を制御するように制御された方式でRTNをVSSまでプルすることによって、DC・DCコンバータ308がオンにされる。その後、電流は、そのフル電流限界まで上昇され得る。端子PGにおいて「電力良好」信号が提供される。DC/DCコンバータ308(図3)は、PDインタフェース回路の一部ではない可能性があるが、制御された電圧を負荷に提供するために用いられる。例えば、この負荷はLED照明であり得る。キャパシタCbulkは、スタートアップの間、及びコンバータに入力される電圧VDDを安定に保つために、DC・DCコンバータにより用いられる。
【0019】
図4は、回路400(これを図3に306として示すが、回路306は、図示されない他の機能を有し得る)の一実施例を示す。図4は、電流制限増幅器U1を有し、電流制限増幅器U1は、電流制限基準(図示せず)に結合される非反転入力と、FETトランジスタQ1と感知レジスタRsenseとの間のノードに結合される反転入力とを有する。トランジスタQ1の他の端子が、リターン電圧RTNに接続され、感知レジスタの他の端子がVSSに接続される。PDの負荷からの電流がRTNを介してVSSに流れ、Rsenseを介する電圧降下を生成し、これは、負荷電流を測定するために用いられる。レジスタを介する電圧が所定の基準である、電流制限基準(Current Limit Reference)を超える場合、トランジスタQ1は、負荷電流を制限するために用いられる。
【0020】
トランジスタQ1とレジスタRsenseとの間のノードは、コンパレータU2の非反転入力にも結合される。コンパレータU2の反転入力は、自動MPS基準(Auto MPS Reference)(図示せず)に結合される。レジスタRsenseを介する電圧が自動MPS基準を下回って下がる場合、コンパレータU2は、信号をタイミングロジック406に提供し、タイミングロジック406は、イネーブル信号を増幅器U3に提供する。増幅器U3は、MPS電流基準(MPS Current Reference)(図示せず)に結合される非反転入力と、トランジスタQ3とレジスタRextとの間のノードに結合される反転入力とを有する。トランジスタQ3の他方の端子がVDDに接続され、レジスタRextの他方の端子がVSSに接続される。発振器OSC1 402が信号を生成し、この信号は、PDへの電力をPSEに維持させるために要求されるMPS署名(signature)パルスを生成するようにタイミングロジック406を制御するため、MPSパルス生成器404によってパルスに変換される。これらのパルスは、トランジスタと外部レジスタRextとの間のノードにおいて電圧を生成するように増幅器U3を制御する。外部レジスタの値は、MPS信号をPSEに提供するため、VDDからレジスタRextを介してVSSへ引き出される電流の量を決める。レジスタRextは、306などの集積回路の外部にあり得、そのため、その特定のアプリケーションのためにPDへの電力を維持するために必要とされる電流の量を判定するためにエンドユーザーにより用いられ得る。
【0021】
図5は、回路500(これを306として図3に示すが、回路306は図示しない他の機能を有し得る)の別の実施例を示す。図5において、トランジスタQ1が、リターンラインRTNとレジスタR1との間に結合され、トランジスタQ1の他方の端子がVSSに結合される。スイッチS1が、トランジスタQ1のゲートをエラー増幅器U1の出力と接続する。エラー増幅器U1は、電流制限基準(図示せず)に結合される非反転端子と、トランジスタQ1とレジスタR1との間のノードに結合される反転入力とを有する。エラー増幅器U1は、電流が最大電流限界を超えるかを判定するため、及び電流を最大限界までレギュレートするため、レジスタR1を介する電圧を測定する。トランジスタQ2が、信号ラインRTNとレジスタR2との間に結合され、レジスタR2の他方の端子が、トランジスタQ1とレジスタR1との間のノードに結合される。このノードは、コンパレータU2の非反転入力にも接続され、コンパレータU2の反転入力は、自動MPS基準(図示せず)に接続される。エラー増幅器U1の出力とゲート又はトランジスタQ2との間にスイッチS2が結合される。トランジスタQ2のゲートとVSSとの間にスイッチS4が結合される。電圧VDDと、トランジスタQ2及びレジスタR2間のノードとの間にトランジスタQ3が接続される。トランジスタQ3のゲートは、エラー増幅器U3の出力に接続され、エラー増幅器U3は、MPS基準(図示せず)に接続される非反転入力と、トランジスタQ2とレジスタR2との間のノードに結合される反転入力とを有する。
【0022】
コンパレータU2の出力がタイミングロジック506に結合され、タイミングロジック506は、スイッチS1〜S4の各々のための出力と、エラー増幅器U3のイネーブル入力に結合されるイネーブル出力とを有する。発振器OSC1 502が、MPSパルス生成器504によりパルスに変換される信号を生成し、変換されたパルスは、タイミングロジック506に印加される。タイミングロジックは、スイッチS1〜S4に対して及びエラー増幅器U3及びトランジスタQ3により生成されるパルスに対して制御信号を生成するためにクロックを用いる。
【0023】
通常オペレーションにおいて、スイッチS1及びS4が閉じられ、スイッチS3及びS2が開かれる。低電力オペレーションにおいて、スイッチS2及びS3が閉じられ、スイッチS1及びS4が開かれ、電流制限は常に提供される必要があるのでエラー増幅器U1の電流制限アクションはアクティブである。通常オペレーションにおいて、スイッチS4は、トランジスタQ2をオフに保つため通常閉じられ、スイッチS1は、U1に、Q1を介する電流を制御させるために閉じられる。このときスイッチS2及びS3は開かれる。負荷からの電流は全て、RTNノードに戻り、トランジスタQ1及びレジスタR1を通過する。レジスタR1を介する電圧は、負荷を介する電流を測定するために用いられ、エラー増幅器U1の反転入力に印加される。電流制限基準は、エラー増幅器U1の非反転入力に印加される。この電流測定は、電流が所定の閾値を超える場合、電流を制限するために用いられる。レジスタR1を介する電圧も、コンパレータU2の反転入力に印加された自動MPS基準に対して比較され、コンパレータU2の出力は、タイミングロジック制御スイッチS1〜S4を制御するために用いられる。レジスタR1を介する電流が所定の閾値を下回って下がる場合、タイミングロジック506により生成される信号によって、スイッチS1及びS4が開かれ、スイッチS2及びS3が閉じられる。これにより、トランジ
スタQ1がオフに、トランジスタQ2がオンになる。そのため、RTNノードを介して、PD負荷から戻る電流は、トランジスタQ2を介し、レジスタR2を介し、その後レジスタR1を介してVSSまで通過する。
【0024】
電力放散を最小化するため、レジスタR1値の値はできる限り低く保たれる。しかし、低電流では、コンパレータU2の任意のオフセット電圧に起因して負荷電流を閾値(自動MPS基準)と比較するためにU2が用いられるとき、これにより、大きな誤差が生成される。例えば、R1に対し25mΩの値を有する場合、コンパレータU2における1mVのオフセットは、40mAの測定誤差をつくり得る。PSEからPDへの電力を維持するために必要とされる通常電流は非常に低く(10〜15mAのみ)、そのため、これは著しい誤差となり得る。図5の回路において、電流がPSEからPDへの電力を維持するには低すぎると判定された後、第2のレジスタR2が回路に切り替えられる。例えば、このレジスタは5Ωであり得る。このレジスタは、直列のレジスタR1と共に、任意の必要とされるMPS電流を生成するためU3により用いられる。このずっと大きな抵抗により、U3がMPS電流をさらに一層正確に制御することができ、必要とされる付加電流のみが生成される。例えば、増幅器U3における1mVのオフセットの場合、誤差は200μAのみとなる。そのため、この回路は、シャントレジスタにおける電力損失を最小化するため通常オペレーションの間の低抵抗シャントの利用を可能とし、その後、PSEからPDへ流れる電力を維持するために必要とされる、より一層正確な電流パルスを生成するための一層高い抵抗を付加し、そのため、電力が節約される。
【0025】
MPSパルスが必要とされる場合、タイミングロジック506は、R2及びR1を含むレジスタチェーンの頂部においてトランジスタQ3を介して電圧を生成するためエラー増幅器U3のイネーブル入力をイネーブルし、これは、PSEがPDに電力を提供し続け得るように、VDDに供給されるパルスがMPS署名のための要件を満たすか又はその要件を超えるために、回路を介して通過される必要のある付加電流の量を決める。負荷電流はまた、R1及びR2を介して流れ、そのため、それはU3により生成される電流に含まれ、そのため、MPS要件を満たすために必要とされる付加電流のみが生成される。
【0026】
図6は、図3のDC/DCコンバータ308など、DC/DCコンバータのための負荷600一つのタイプを示す。図6に示すように、負荷は、602a、602b,・・・,602nなどの複数のLEDを含み、これらは、例えば、コンバータのVOUT端子から接地に接続され得る。ストリングにおけるLEDの数は設計選択肢である。例えば、LEDは、一般室内照明を提供する一方で、PD自体などのデバイスに印加される電力を示し得る。他の回路が、(モーション検出器により)エリアの占有を判定することなど、付加的な機能性を提供し得、また、負荷の一部として接続され得る。
【0027】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。
図1
図2
図3
図4
図5
図6