知財求人 - 知財ポータルサイト「IP Force」
特許6792723表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6792723
(24)【登録日】2020年11月10日
(45)【発行日】2020年11月25日
(54)【発明の名称】表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
(51)【国際特許分類】
H01L 51/50 20060101AFI20201116BHJP
H01L 27/32 20060101ALI20201116BHJP
H05B 33/04 20060101ALI20201116BHJP
H05B 33/06 20060101ALI20201116BHJP
H05B 33/22 20060101ALI20201116BHJP
H05B 33/12 20060101ALI20201116BHJP
H05B 33/10 20060101ALI20201116BHJP
G09F 9/30 20060101ALI20201116BHJP
G09F 9/00 20060101ALI20201116BHJP
【ＦＩ】
H05B33/14 A
H01L27/32
H05B33/04
H05B33/06
H05B33/22 Z
H05B33/12 B
H05B33/10
G09F9/30 338
G09F9/30 365
G09F9/30 348A
G09F9/30 330
G09F9/30 309
G09F9/30 308Z
G09F9/00 338
G09F9/00 346A
【請求項の数】37
【全頁数】35
(21)【出願番号】特願2019-545420(P2019-545420)
(86)(22)【出願日】2017年9月26日
(86)【国際出願番号】JP2017034737
(87)【国際公開番号】WO2019064342
(87)【国際公開日】20190404
【審査請求日】2020年1月22日
(73)【特許権者】
【識別番号】000005049
【氏名又は名称】シャープ株式会社
(74)【代理人】
【識別番号】100147304
【弁理士】
【氏名又は名称】井上 知哉
(72)【発明者】
【氏名】三谷 昌弘
【審査官】
渡邊 吉喜
(56)【参考文献】
【文献】
米国特許出願公開第２０１６／０２３３２４８（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２０１７／００７７２０８（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２０１６／００１３２５３（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２０１６／０２０４３７３（ＵＳ，Ａ１）
【文献】
特開２０１２−１２８００６（ＪＰ，Ａ）
【文献】
特開２０１７−１６８３０８（ＪＰ，Ａ）
【文献】
特開２０１７−１２３２５７（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２７／３２
Ｈ０５Ｂ ３３／００−３３／２８
(57)【特許請求の範囲】
【請求項1】
複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、
前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられる表示デバイスであって、
前記複数の無機絶縁膜の少なくとも１つを貫通する、第１スリットパターンおよび第２スリットパターンを含み、
前記第１スリットパターンは、平面視における前記アクティブ領域と前記端子領域との間に形成され、
前記端子領域は、前記第１スリットパターンおよび前記第２スリットパターンによって平面視において挟まれている表示デバイス。
前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられる表示デバイスであって、
前記複数の無機絶縁膜の少なくとも１つを貫通する、第１スリットパターンおよび第２スリットパターンを含み、
前記第１スリットパターンは、平面視における前記アクティブ領域と前記端子領域との間に形成され、
前記端子領域は、前記第１スリットパターンおよび前記第２スリットパターンによって平面視において挟まれている表示デバイス。
【請求項2】
前記端子領域にＩＣチップが搭載されている請求項１に記載の表示デバイス。
【請求項3】
平面視における前記第２スリットパターンと前記表示デバイスのエッジとの間にフレキシブル回路基板が接続されている請求項１または２に記載の表示デバイス。
【請求項4】
前記端子の少なくとも一部は、前記複数の無機絶縁膜よりも上層の導電層で形成されている請求項１〜３の何れか１項に記載の表示デバイス。
【請求項5】
前記第１スリットパターンは、前記端子に繋がる複数の端子配線と交差する方向に伸びる実線状スリットで構成される請求項１〜４の何れか１項に記載の表示デバイス。
【請求項6】
前記ＴＦＴ層よりも下層のバリア層を備える請求項５に記載の表示デバイス。
【請求項7】
前記第１および第２スリットパターンは、前記バリア層に達しない請求項６に記載の表示デバイス。
【請求項8】
前記端子配線が前記第１スリットパターンよりも下側を通る請求項７に記載の表示デバイス。
【請求項9】
前記端子配線は、前記ＴＦＴ層のゲート配線と同層に形成されている請求項８に記載の表示デバイス。
【請求項10】
前記第１および第２スリットパターンは、前記複数の無機絶縁膜を貫通して前記バリア層内に達するか、あるいは前記複数の無機絶縁膜および前記バリア層を貫通する請求項６に記載の表示デバイス。
【請求項11】
前記端子配線が、前記第１スリットパターンの内側面および底面を通る請求項１０に記載の表示デバイス。
【請求項12】
前記第１スリットパターンが有機絶縁材で埋められ、
前記端子配線が前記有機絶縁材の上を通る請求項１０に記載の表示デバイス。
前記端子配線が前記有機絶縁材の上を通る請求項１０に記載の表示デバイス。
【請求項13】
前記端子配線のうちの前記アクティブ領域と前記第１スリットパターンとの間に延設されている本体部は、前記端子と同層に形成されている請求項１１または１２に記載の表示デバイス。
【請求項14】
前記端子配線は、前記アクティブ領域と前記第１スリットパターンとの間に延設されている本体部と、前記第１スリットパターンと交差する交差部とを含み、前記本体部と前記交差部とが異なる導電層で形成されている請求項１１または１２に記載の表示デバイス。
【請求項15】
前記第１スリットパターンは底方向に向けて狭幅となるテーパ形状である請求項１１または１２に記載の表示デバイス。
【請求項16】
前記第１スリットパターンは、前記端子に接続する端子配線と交差する方向に並ぶ複数の島状スリットで構成される列状スリット群を１以上含む請求項１〜４の何れか１項に記載の表示デバイス。
【請求項17】
前記端子配線は、前記第１スリットパターンと重ならない請求項１６に記載の表示デバイス。
【請求項18】
前記島状スリットは、各列状スリット群について、前記端子配線が該列状スリット群を構成する前記島状スリットの間を１対１対応に通るように、配置されている請求項１７に記載の表示デバイス。
【請求項19】
前記島状スリットは、各々、前記端子配線のうちの１本のみと交差する請求項１６に記載の表示デバイス。
【請求項20】
前記島状スリットは、前記端子配線と１対１対応に交差するように、配置されている請求項１９に記載の表示デバイス。
【請求項21】
前記ＴＦＴ層よりも下層にバリア層が設けられ、
前記第１スリットパターンは、前記複数の無機絶縁膜を貫通して前記バリア層内に達するか、あるいは前記複数の無機絶縁膜および前記バリア層を貫通する請求項１７〜２０の何れか１項に記載の表示デバイス。
前記第１スリットパターンは、前記複数の無機絶縁膜を貫通して前記バリア層内に達するか、あるいは前記複数の無機絶縁膜および前記バリア層を貫通する請求項１７〜２０の何れか１項に記載の表示デバイス。
【請求項22】
前記第１スリットパターンは、複数の列状スリット群を含み、
前記複数の列状スリット群に含まれる複数の島状スリットは、前記端子配線が延伸する方向から見て隙間がないように、平面視において千鳥配置されている請求項１６〜２１のいずれか１項に記載の表示デバイス。
前記複数の列状スリット群に含まれる複数の島状スリットは、前記端子配線が延伸する方向から見て隙間がないように、平面視において千鳥配置されている請求項１６〜２１のいずれか１項に記載の表示デバイス。
【請求項23】
前記複数の島状スリットに含まれる或る島状スリットの端部は、前記複数の島状スリットに含まれる別の島状スリットと、前記端子配線が延伸する方向から見て重畳する請求項２２に記載の表示デバイス。
【請求項24】
前記端子領域は、前記第１スリットパターンと、実線状スリットで構成された前記第２スリットパターンと、前記端子配線と同方向に伸びる実線状スリットで構成された２つの第４スリットパターンとによって囲まれている請求項５〜２３の何れか１項に記載の表示デバイス。
【請求項25】
前記アクティブ領域と前記第１スリットパターンとの間に折り曲げ領域が形成されており、
前記折り曲げ領域に、前記複数の無機絶縁膜の少なくとも１つを貫通する第３スリットパターンが形成されている請求項５〜２４の何れか１項に記載の表示デバイス。
前記折り曲げ領域に、前記複数の無機絶縁膜の少なくとも１つを貫通する第３スリットパターンが形成されている請求項５〜２４の何れか１項に記載の表示デバイス。
【請求項26】
前記第１スリットパターンおよび前記第３スリットパターンの深さが同じである請求項２５に記載の表示デバイス。
【請求項27】
前記第１スリットパターンおよび前記第３スリットパターンのスリットパターンが同じである請求項２６に記載の表示デバイス。
【請求項28】
前記ＴＦＴ層よりも下層にバリア層が設けられ、
前記バリア層よりも下層に支持材が設けられ、
前記第１および第３スリットパターンは、前記複数の無機絶縁膜および前記バリア層を貫通して、前記支持材に達すると共に、有機絶縁材で埋められ、
前記端子配線が前記有機絶縁材の上を通る請求項２６または２７に記載の表示デバイス。
前記バリア層よりも下層に支持材が設けられ、
前記第１および第３スリットパターンは、前記複数の無機絶縁膜および前記バリア層を貫通して、前記支持材に達すると共に、有機絶縁材で埋められ、
前記端子配線が前記有機絶縁材の上を通る請求項２６または２７に記載の表示デバイス。
【請求項29】
前記発光素子層を覆う封止層を備え、
前記発光素子層からの光が前記封止層を透過する上方発光型であり、
前記第３スリットパターンを折り目として前記端子の表面が下方を向くように折り曲げられている請求項２５〜２８の何れか１項に記載の表示デバイス。
前記発光素子層からの光が前記封止層を透過する上方発光型であり、
前記第３スリットパターンを折り目として前記端子の表面が下方を向くように折り曲げられている請求項２５〜２８の何れか１項に記載の表示デバイス。
【請求項30】
前記端子配線の少なくとも一部は、前記複数の無機絶縁膜よりも上層の導電層で形成されていると共に、前記ＴＦＴ層よりも上層の有機絶縁膜によって被覆されている請求項５〜２９の何れか１項に記載の表示デバイス。
【請求項31】
可撓性の支持材を備える請求項１〜３０の何れか１項に記載の表示デバイス。
【請求項32】
複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、
前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造方法であって、
前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、
前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する表示デバイスの製造方法。
前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造方法であって、
前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、
前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する表示デバイスの製造方法。
【請求項33】
前記複数の無機絶縁膜の少なくとも１つを貫通する第３スリットパターンを、前記アクティブ領域と前記第１スリットパターンとの間に形成する請求項３２に記載の表示デバイスの製造方法。
【請求項34】
前記第１スリットパターンおよび第３スリットパターンを同じプロセスで形成する請求項３３記載の表示デバイスの製造方法。
【請求項35】
熱圧着によって前記端子領域に電子回路基板を実装する請求項３２〜３４のいずれか１項に記載の表示デバイスの製造方法。
【請求項36】
前記第３スリットパターンを折り目として、前記表示デバイスを折り曲げ、前記端子領域を裏面に配する請求項３３または３４に記載の表示デバイスの製造方法。
【請求項37】
複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、
前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造装置であって、
前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、
前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する表示デバイスの製造装置。
前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造装置であって、
前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、
前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する表示デバイスの製造装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示デバイスに関する。【背景技術】
【0002】
特許文献１には、有機ＥＬパネルの表示領域の外側に端子領域を設ける構成が開示されている。【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１１−１８６８６号公報（平成２３年１月２７日公開）
【発明の概要】
【発明が解決しようとする課題】
【0004】
端子部にＩＣチップ等を搭載する際に端子領域に亀裂が生じ、この亀裂が周囲に伝播するおそれがある。【課題を解決するための手段】
【0005】
本発明の一態様に係る表示デバイスは、複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられる表示デバイスであって、前記複数の無機絶縁膜の少なくとも１つを貫通する、第１スリットパターンおよび第２スリットパターンを含み、平面視においては、前記第１スリットパターンが、平面視における前記アクティブ領域と前記端子領域との間に形成されるとともに、前記端子領域が、前記第１スリットパターンおよび前記第２スリットパターンによって挟まれている構成である。【0006】
本発明の別の一態様に係る表示デバイスの製造方法は、複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造方法であって、前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する製造方法である。【0007】
本発明の別の一態様に係る表示デバイスの製造装置は、複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造装置であって、前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する製造装置である。【発明の効果】
【0008】
本発明の一態様によれば、端子領域に亀裂が生じたとしても、第１スリットパターンおよび第２スリットパターンによってこの亀裂が周囲に伝播することを防ぐことができる。【図面の簡単な説明】
【0009】
【図1】ＥＬデバイスの製造方法の一例を示すフローチャートである。
【図2】（ａ）は、本発明の幾つかの実施形態のＥＬデバイスの形成途中の構成例を示す断面図であり、（ｂ）は、本発明の幾つかの実施形態のＥＬデバイスの構成例を示す断面図である。
【図3】（ａ）は、本発明の幾つかの実施形態のＥＬデバイスの構成例を示す平面図であり、（ｂ）は、（ａ）に示された構成例の端子部を強調して示す部分平面図である。
【図4】本発明の一実施形態に係るＥＬデバイスの、ソース導電層形成前の断面構成を示す断面図である。
【図5】本発明の前記一実施形態に係るＥＬデバイスの、バンク層形成後の断面構成を示す断面図である。
【図6】本発明の別の一実施形態に係るＥＬデバイスの、第２無機絶縁膜形成前の断面構成を示す断面図である。
【図7】本発明の前記別の一実施形態に係るＥＬデバイスの、ソース導電層形成前の断面構成を示す断面図である。
【図8】本発明の前記別の一実施形態に係るＥＬデバイスの、バンク層形成後の断面構成を示す断面図である。
【図9】本発明の別の一実施形態に係るＥＬデバイスの、ソース導電層形成前の断面構成を示す断面図である。
【図10】本発明の前記別の一実施形態に係るＥＬデバイスの、バンク層形成後の断面構成を示す断面図である。
【図11】本発明の別の一実施形態に係るＥＬデバイスの断面構成を示す断面図である。
【図12】本発明の別の一実施形態に係るＥＬデバイスの断面構成を示す断面図である。
【図13】本発明の別の一実施形態に係るＥＬデバイスの断面構成を示す断面図である。
【図14】本発明の別の幾つかの実施形態のＥＬデバイスの構成例を示す平面図である。
【図19】本発明の前記別の幾つかの実施形態のＥＬデバイスのスリットの構成の幾つかの変形例を示す平面図および部分拡大図である。
【図20】本発明の別の一実施形態に係るＥＬデバイス２の構成例を示す平面図である。
【図23】本発明の幾つかの実施形態に係るＥＬデバイスの構成を組み合わせて得られる構成例を示す断面図である。
【発明を実施するための形態】
【0010】
図１はＥＬデバイスの製造方法の一例を示すフローチャートである。図２（ａ）は、本発明の幾つかの実施形態のＥＬデバイスの形成途中の構成例を示す断面図である。図２（ｂ）は、本発明の幾つかの実施形態のＥＬデバイスの構成例を示す断面図である。図３（a）は、本発明の幾つかの実施形態のＥＬデバイスの構成例を示す平面図である。図３（ｂ）は、図３（a）に示された構成例の端子部を強調して示す部分平面図である。【0011】
フレキシブルなＥＬデバイスを製造する場合、図１〜図２に示すように、まず、透光性のマザー基板（例えば、ガラス基板）５０上に樹脂層１２を形成する（ステップＳ１）。次いで、無機バリア膜３を形成する（ステップＳ２）。次いで、半導体膜１５および複数の無機絶縁膜１６・１８・２０および平坦化膜２１および複数の導電層３２・３４・３６を含むＴＦＴ層４を形成する（ステップＳ３）。次いで、バンク層２３および発光素子層（例えば、ＯＬＥＤ素子層）５を形成する（ステップＳ４）。次いで、無機封止膜２６・２８および有機封止膜２７を含む封止層６を形成する（ステップＳ５）。次いで、封止層６上に接着層８を介して保護材９（例えば、ＰＥＴフィルム）を貼り付ける（ステップＳ６）。【0012】
次いで、樹脂層１２にレーザーを照射する（ステップＳ７）。ここでは、照射されたレーザーを樹脂層１２が吸収することで、樹脂層１２の下面（マザー基板５０との界面）がアブレーションによって変質し剥離層が形成され、樹脂層１２およびマザー基板５０間の結合力が低下する。次いで、マザー基板５０を樹脂層１２から剥離する（ステップＳ８）。これにより、図２（ａ）に示す積層体７とマザー基板５０とが剥離する。ここで積層体７とは、マザー基板５０上に形成されている多層体の全体を指し、図２（ａ）に示す例では、マザー基板５０上に形成されている樹脂層１２から、最外層である保護材９までの層を示す。【0013】
次いで、図２（ｂ）に示すように、樹脂層１２の下面に、接着層１１を介して支持材１０（例えば、ＰＥＴフィルム）を貼り付ける（ステップＳ９）。次いで、積層体７および支持材１０を分断すると共に保護材９をカットし、複数のＥＬデバイスを切り出す（ステップＳ１０）。次いで、ＴＦＴ層４の端子部５１（図３（ａ）参照）上の保護材９を剥離し、端子出しを行う（ステップＳ１１）。これにより、図２（ｂ）に示すようなＥＬデバイス２を得る。次いで機能フィルムを貼り付け（ステップＳ１２）、ＡＣＦ等を用いて端子部５１に電子回路基板を実装する（ステップＳ１３）。なお、前記各ステップはＥＬデバイスの製造装置が行う。【0014】
本発明の一態様に係るＥＬデバイスの製造方法は、特に前述のステップＳ３およびステップＳ９に特徴がある。詳細については後述する。【0015】
樹脂層１２の材料としては、例えば、ポリイミド、エポキシ、ポリアミド等が挙げられる。中でもポリイミドが好適に用いられる。【0016】
無機バリア膜３は、ＥＬデバイスの使用時に、水分や不純物が、ＴＦＴ層４や発光素子層５に到達することを防ぐ膜であり、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。無機バリア膜３の厚さは、例えば、５０ｎｍ〜１５００ｎｍである。【0017】
ＴＦＴ層４は、半導体膜１５と、半導体膜１５の上側に形成される無機絶縁膜１６（ゲート絶縁膜）と、ゲート絶縁膜１６の上側に形成されるゲート導電層３２と、ゲート導電層３２の上側に形成される第１無機絶縁膜１８と、第１無機絶縁膜１８の上側に形成される中間導電層３６と、中間導電層３６の上側に形成される第２無機絶縁膜２０と、無機絶縁膜２０の上側に形成されるソース導電層３４と、ソース導電層３４の上側に形成される平坦化膜２１とを含む。ＴＦＴ層４のアクティブ領域ＤＡでは、サブピクセル毎に、ゲート電極Ｇがゲート導電層３２で形成されており、ソース電極Ｓおよびドレイン電極Ｄがソース導電層３４で形成されている。半導体膜１５、無機絶縁膜１６、ゲート電極Ｇ、無機絶縁膜１８・２０、ソース電極Ｓおよびドレイン電極Ｄは、薄層トランジスタ（ＴＦＴ）を構成する。ＴＦＴ層４の端部（非アクティブ領域ＮＡ）には、ＩＣチップ、ＦＰＣ等の電子回路基板との接続に用いられる複数の端子ＴＭおよび端子配線ＴＷを含む端子部５１が形成される。端子ＴＭは端子配線ＴＷを介してＴＦＴ層４の各種配線に接続される。端子ＴＭおよび端子配線ＴＷは、複数の導電層３２・３４・３６の何れか１つまたは複数で形成されている。【0018】
半導体膜１５は、例えば低温ポリシリコン（ＬＰＴＳ）あるいは酸化物半導体で構成される。ゲート絶縁膜１６は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、および端子は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。なお、図２では、半導体膜１５をチャネルとするＴＦＴがトップゲート構造で示されているが、ボトムゲート構造でもよい（例えば、ＴＦＴのチャネルが酸化物半導体の場合）。【0019】
無機絶縁膜１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。平坦化膜２１は、有機絶縁膜であり、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。【0020】
発光素子層５（例えば、有機発光ダイオード層）は、平坦化膜２１の上側に形成されるアノード電極２２と、アクティブ領域ＤＡのサブピクセルを規定する隔壁２３ｃと、非アクティブ領域ＮＡに形成されるバンク２３ｂと、アノード電極２２の上側に形成されるＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４の上側に形成されるカソード電極２５とを含み、アノード電極２２、ＥＬ層２４、およびカソード電極２５によって発光素子（例えば、有機発光ダイオード）が構成される。【0021】
隔壁２３ｃおよびバンク２３ｂは、ポリイミド、エポキシ、アクリル等の塗布可能な感光性有機材料を用いて、例えば同一工程でバンク層２３に形成することができる。非アクティブ領域ＮＡのバンク２３ｂは無機絶縁膜２０上に形成される。バンク２３ｂは有機封止膜２７のエッジを規定する。【0022】
ＥＬ層２４は、蒸着法あるいはインクジェット法によって、隔壁２３ｃによって囲まれた領域（サブピクセル領域）に形成される。発光素子層５が有機発光ダイオード（ＯＬＥＤ）層である場合、ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。【0023】
アノード電極（陽極）２２は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）とＡｇを含む合金との積層によって構成され、光反射性を有する。カソード電極２５は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃｕｍ Ｏｘｉｄｅ）等の透明金属で構成することができる。【0024】
発光素子層５がＯＬＥＤ層である場合、アノード電極２２およびカソード電極２５間の駆動電流によって正孔と電子がＥＬ層２４内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。【0025】
発光素子層５は、ＯＬＥＤ素子を構成する場合に限られず、無機発光ダイオードあるいは量子ドット発光ダイオードを構成してもよい。【0026】
封止層６は、隔壁２３ｃおよびカソード電極２５を覆う第１無機封止膜２６と、第１無機封止膜２６を覆う有機封止膜２７と、有機封止膜２７を覆う第２無機封止膜２８とを含む。【0027】
第１無機封止膜２６および第２無機封止膜２８はそれぞれ、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜２７は、第１無機封止膜２６および第２無機封止膜２８よりも厚い、透光性の有機絶縁膜であり、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。例えば、このような有機材料を含むインクを第１無機封止膜２６上にインクジェット塗布した後、ＵＶ照射により硬化させる。封止層６は、発光素子層５を覆い、水、酸素等の異物の発光素子層５への浸透を防いでいる。【0028】
保護材９は、接着層８を介して封止層６上に貼り付けられ、マザー基板５０を剥離した時の支持材として機能する。保護材９の材料としては、ＰＥＴ（ポリエチレンテレフタレート）等が挙げられる。【0029】
支持材１０は、マザー基板５０を剥離した後に樹脂層１２の下面に貼り付けることで、柔軟性に優れたＥＬデバイスを製造するためのものであり、その材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）等が挙げられる。支持材１０は、ＥＬデバイス２をさらに柔軟にするために、選択的に除去されることができる。例えば、ステップＳ９において支持材１０を貼り付ける前に、除去したい領域に沿って切れ目を支持材１０に入れ、ステップＳ９〜Ｓ１３の何れかにおいて、切れ目に沿って、除去したい領域の支持材１０をＥＬデバイス２から剥離することによって、支持材１０を、選択的に除去することができる。【0030】
機能フィルムは、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。電子回路基板は、例えば、複数の端子ＴＭ上に実装されるＩＣチップあるいはフレキシブルプリント基板である。【0031】
端子部５１は、図３に示すように、支持材１０が選択的に除去されている屈曲領域５２と、ＩＣチップとの接続に用いられる端子ＴＭ１が千鳥に配置されたＩＣチップ搭載領域５６（端子領域）と、ＦＰＣとの接続に用いられる端子ＴＭ２が配置されたＦＰＣ接続領域５８と、を含む。ＩＣチップ搭載領域５６は、アクティブ領域ＤＡとＦＰＣ接続領域５８との間に位置し、屈曲領域５２は、アクティブ領域ＤＡとＩＣチップ搭載領域５６との間に位置する。ＥＬデバイス２は、アクティブ領域ＤＡが上方を向くと共に、ＩＣチップ搭載領域５６およびＦＰＣ接続領域５８が下方を向くように、屈曲領域５２で折り曲げられることができる。このため、端子部５１の実効幅が、全幅よりも短くなるので、ＥＬデバイス２を用いた表示装置を狭額縁化することができる。【0032】
端子配線ＴＷは、アクティブ領域ＤＡから引き出されて、ＩＣチップ搭載領域５６内の端子ＴＭ１に接続されている。【0033】
本明細書では、幅と長さとが或る切込み（溝）を、スリットと称する。また、１つのスリットが実線のように途切れることなく延伸している場合、このスリットを、「実線状スリット」と称する。また、複数のスリットが破線のように離間しながら整列している場合、各スリットを「島状スリット」と称し、この複数のスリットを「列状スリット群」と称する。「列状スリット群」の延伸方向は、含まれる「島状スリット」が整列している方向である。例えば、図３の（ｂ）および図１９の（ｃ）に示すような屈曲スリット４２は、実線状スリットである。例えば、図１９の（ａ）および（ｂ）に示すような屈曲スリット４２は、列状スリット群である。また、ＥＬデバイスを屈曲しやすくするためのスリットまたはスリット群を、「屈曲スリット」と称する。【0034】
（実施形態１）（ステップＳ３）
以下本発明の一実施形態の特徴である前述のステップＳ３について説明する。
【0035】
ステップＳ３で、図３に示すように、ＩＣチップ搭載領域５６（端子領域）を囲むようにＩＣチップ外周スリット４０を形成する。また、ＩＣチップ外周スリット４０と同一プロセスで、屈曲領域５２（折り曲げ領域）に屈曲スリット４２（第３スリットパターン）を形成する。【0036】
ＩＣチップ外周スリット４０は、アクティブ領域ＤＡ側にある実線状のアクティブ側スリット４３（第１スリットパターン）と、ＦＰＣ接続領域５８側にある実線状のＦＰＣ側スリット４４（第２スリットパターン）と、ＥＬデバイス２の端側にある２つの実線状の端側スリット４５（２つのスリットパターン）と、から構成されている。アクティブ側スリット４３とＦＰＣ側スリット４４とは、端子配線ＴＷの延伸方向と略平行に延伸し、２つの端側スリット４５と屈曲スリット４２とは、端子配線ＴＷの延伸方向と略直交するように延伸している。端子配線ＴＷの延伸方向について、アクティブ領域ＤＡ、屈曲領域５２、アクティブ側スリット４３、ＩＣチップ搭載領域５６、ＦＰＣ側スリット４４、ＦＰＣ接続領域５８は、この順に並んでいる。なお、ＩＣチップ外周スリット４０は、端側スリット４５を含まず、アクティブ側スリット４３とＦＰＣ側スリット４４とのみを含んでもよい。【0038】
図４および図５に示すように、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４とは、各々同様に第２無機絶縁膜２０を貫通し、第１無機絶縁膜１８に達している。また、図４および図５に示さないが、端側スリット４５も各々同様に、第２無機絶縁膜２０を貫通し、第１無機絶縁膜１８に達している。【0039】
端子配線ＴＷは、ゲート導電層３２のみで形成されている。端子配線ＴＷは、樹脂層１２よりも上側を通り、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４（以後、纏めて、「スリット４２〜４４」と称する）とよりも下側を通って、屈曲スリット４２およびアクティブ側スリット４３と交差している。【0040】
図５に示すように、端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷと接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0041】
（工程順序）図４および図５のようなスリット４２〜４４と端子配線ＴＷと端子ＴＭ１・ＴＭ２とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３およびＦＰＣ側スリット４４と同一プロセスで形成されている。
【0042】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層３２でゲート電極Ｇと共に端子配線ＴＷを形成する。次いで、第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０を形成する。次いで、第１無機絶縁膜１８と第２無機絶縁膜２０とをエッチングして、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６を形成する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２を形成する。次いで、第１無機絶縁膜１８と第２無機絶縁膜２０とを再度エッチングして、スリット４２〜４４を形成する。次いで、平坦化膜２１を形成する。【0043】
なお、スリット４２〜４４を形成するためのエッチングを、第２無機絶縁膜２０の形成とコンタクトホール４６の形成との間に行っても、コンタクトホール４６の形成とソース導電層３４の形成との間に行っても、コンタクトホール４６の形成するためのエッチングと同時に行ってもよい。ただし、同時に行った場合、スリット４２〜４４は、コンタクトホール４６と同じマスクでエッチングされるので、スリット４２〜４４の底面に、ゲート導電層３２が露出する。このため、同時に行った場合、平坦化膜２１などの絶縁材をスリット４２〜４４に埋設することによって、露出したゲート導電層３２を被覆してもよい。【0044】
したがって、端子配線ＴＷの短絡を防止する観点から、スリット４２〜４４を形成するためエッチングは、ソース導電層３４の形成と平坦化膜２１の形成との間に行われることが好ましい。【0045】
また、ゲート導電層３２は、エッチストップ層として機能することが好ましい。【0046】
（バンク層）図５に示すように、ステップ４で形成されるバンク層２３は、屈曲スリット４２の上に形成されて、ＥＬデバイス２の屈曲領域５２を補強することが好ましい。なぜならば、屈曲スリット４２が設けられている屈曲領域５２には、機械的応力が掛かるからである。一方、バンク層２３は、ＩＣチップ外周スリット４０（スリット４３〜４４を含む）の上に形成されないことが好ましい。なぜならば、ＩＣチップ外周スリット４０は、ＩＣチップ搭載領域５６の近傍に位置するので、バンク層２３がＩＣチップ外周スリット４０の上に形成された場合、ＩＣチップを端子ＴＭ１に接続することが難しくなるからである。
【0047】
また、ステップ４においてまたはステップ４より後のステップにおいて、アクティブ領域ＤＡと非アクティブ領域ＮＡとの境界または境界近傍に、平坦化膜２１およびバンク層２３を貫通するスリット６０を形成することが好ましい。なぜならば、平坦化膜２１およびバンク層２３は有機絶縁膜なので、スリット６０を形成しない場合、平坦化膜２１およびバンク層２３に浸透した水分が、非アクティブ領域ＮＡからアクティブ領域ＤＡへ侵入することがあるからである。【0048】
（ステップＳ９）以下本発明の一実施形態の特徴である前述のステップＳ９について説明する。
【0049】
ステップＳ９で、図示を省略するが、屈曲領域５２でＥＬデバイス２を柔軟にするために、支持材１０を屈曲領域５２から選択的に除去する。あるいは、支持材１９を、屈曲領域５２に選択的に接着しない。【0050】
（効果）屈曲領域５２には、支持材１０が貼り付けられておらず、屈曲スリット４２は、図４および図５に示すように、第２無機絶縁膜２０を貫通し、第１無機絶縁膜１８に達している。このため、ＥＬデバイス２は、屈曲領域５２以外の非アクティブＮＡよりも、屈曲領域５２において柔軟であり、屈曲しやすい。
【0051】
図４および図５に示すように、端子配線ＴＷは、屈曲スリット４２およびアクティブ側スリット４３よりも下側を通り、屈曲スリット４２およびアクティブ側スリット４３と交差する。このため、屈曲スリット４２およびアクティブ側スリット４３は、各々、１つの実線状スリットとして形成されることができるので、形成が容易である。【0052】
図４および図５に示すように、ＩＣチップ搭載領域５６を囲むＩＣチップ外周スリット４０は、第２無機絶縁膜２０を貫通し、第１無機絶縁膜１８に達している。このため、ＩＣチップ搭載時などに強い押圧力がかかって、ＩＣチップ搭載領域５６の第１無機絶縁膜１８と第２無機絶縁膜２０との何れか１つ以上に亀裂が入ったとしても、該亀裂の伸展は、ＩＣチップ外周スリット４０で止められるので、該亀裂が端子配線ＴＷを断線する可能性は低減され、ＥＬデバイス２の信頼性は維持される。【0053】
（実施形態２）以下、本発明の他の実施形態の特徴であるステップＳ３について、図６〜図８を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0054】
図６は、実施形態２に係るＥＬデバイス２の、第２無機絶縁膜２０形成前の断面構成を示す断面図である。図７は、実施形態２に係るＥＬデバイス２の、ソース導電層３４形成前の断面構成を示す断面図である。図８は、実施形態２に係るＥＬデバイス２の、バンク層２３形成後の断面構成を示す断面図である。【0055】
図６〜図８に示すように、屈曲スリット４２は、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８とを貫通する実線状の下屈曲スリット４２ａと、第２無機絶縁膜２０を貫通する実線状の上屈曲スリット４２ｂと、で構成される。アクティブ側スリット４３も同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８とを貫通する実線状の下アクティブ側スリット４３ａと、第２無機絶縁膜２０を貫通する実線状の上アクティブ側スリット４３ｂと、で構成される。ＦＰＣ側スリット４４も同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８とを貫通する実線状の下ＦＰＣ側スリット４４ａと、第２無機絶縁膜２０を貫通する実線状の上ＦＰＣ側スリット４４ｂと、で構成される。また、図６〜図８に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８とを貫通する実線状の下端側スリットと、第２無機絶縁膜２０を貫通する実線状の上端側スリットと、で構成される。【0056】
端子配線ＴＷは、ゲート導電層３２で形成された本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３と、中間導電層３６で形成された屈曲スリットブリッジ部ＴＷ４および外周スリットブリッジ部ＴＷ５とを含む。端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５はそれぞれ、下屈曲スリット４２ａおよび下アクティブ側スリット４３ａの内側面および底面を通って、屈曲スリット４２およびアクティブ側スリット４３と交差している。この端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５が露出しないように、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５の上には、平坦化膜２１が形成されている。【0057】
図８に示すように、端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷの端子側部ＴＷ３と接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0058】
（工程順序）図６〜図８のような端子配線ＴＷとスリット４２〜４４と端子ＴＭ１・ＴＭ２とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３およびＦＰＣ側スリット４４と同一プロセスで形成されている。
【0059】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層３２でゲート電極Ｇと共に端子配線ＴＷの本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３を形成する。次いで、第１無機絶縁膜１８を形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８とをエッチングして、下屈曲スリット４２ａと下アクティブ側スリット４３ａと下ＦＰＣ側スリット４４ａと、端子配線ＴＷの本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３にブリッジ部ＴＷ４，ＴＷ５が繋がるためのコンタクトホールと、を形成する。次いで、中間導電層３６を形成し、中間導電層３６で端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５を形成する。次いで、第２無機絶縁膜２０を形成する。次いで、第２無機絶縁膜２０をエッチングして、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６を形成する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２とを形成する。次いで、第２無機絶縁膜２０を再度エッチングして、上屈曲スリット４２ｂと上アクティブ側スリット４３ｂと上ＦＰＣ側スリット４４ｂとを形成する。次いで、平坦化膜２１を形成する。【0060】
なお、上屈曲スリット４２ｂと上アクティブ側スリット４３ｂと上ＦＰＣ側スリット４４ｂとを形成するためのエッチングは、前述の実施形態１におけるスリット４２〜４４を形成するためのエッチングと同様に、第２無機絶縁膜２０の形成とコンタクトホール４６の形成との間に行っても、コンタクトホール４６の形成とソース導電層３４の形成との間に行っても、コンタクトホール４６の形成するためのエッチングと同時に行ってもよい。同時に行った場合、平坦化膜２１などの絶縁材をスリット４２〜４４に埋設することによって、露出したゲート導電層３２を被覆してもよい。【0061】
また、ゲート導電層３２および中間導電層３６は、エッチストップ層として機能することが好ましい。また、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５が断線しないために、下屈曲スリット４２ａおよび下アクティブ側スリット４３ａは、底方向にむけて狭幅となるテーパ形状であることが好ましく、テーパ角度が緩やかであることがより好ましい。また、複数の無機絶縁層をエッチングする１回の工程は、複数回の工程に分けられてもよい。【0062】
（効果）屈曲領域５２には、支持材１０が貼り付けられておらず、屈曲スリット４２は、図６〜図８に示すように、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。このため、ＥＬデバイス２は、屈曲領域５２以外の非アクティブＮＡよりも、屈曲領域５２において柔軟であり、屈曲しやすい。また、図８に示される構成のＥＬデバイス２は、図５に示される構成のＥＬデバイス２よりも屈曲しやすい。
【0063】
図７および図８に示すように、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５は、下屈曲スリット４２ａおよび下アクティブ側スリット４３ａの内側面および底面を通り、屈曲スリット４２およびアクティブ側スリット４３と交差する。このため、屈曲スリット４２およびアクティブ側スリット４３は、各々、１つの実線状スリットとして形成されることができるので、形成が容易である。【0064】
図６〜図８に示すように、ＩＣチップ搭載領域５６を囲むＩＣチップ外周スリット４０は、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。このため、ＩＣチップ搭載時などに強い押圧力がかかって、ＩＣチップ搭載領域５６の無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０との何れか１つ以上に亀裂が入ったとしても、該亀裂の伸展は、ＩＣチップ外周スリット４０で止められるので、該亀裂が端子配線ＴＷを断線する可能性は低減され、ＥＬデバイス２の信頼性は維持される。また、図８に示される構成のＥＬデバイス２は、図５に示される構成のＥＬデバイス２よりも、信頼性が維持される。【0065】
（実施形態３）以下、本発明の他の実施形態の特徴であるステップＳ３について、図９および図１０を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0066】
図９は、実施形態３に係るＥＬデバイス２の、ソース導電層３４形成前の断面構成を示す断面図である。図１０は、実施形態３に係るＥＬデバイス２の、バンク層２３形成後の断面構成を示す断面図である。【0067】
図９および図１０に示すように、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４は、各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。また、図９および図１０に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。【0068】
端子配線ＴＷは、ゲート導電層３２で形成された本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３と、ソース導電層３４で形成された屈曲スリットブリッジ部ＴＷ４および外周スリットブリッジ部ＴＷ５とを含む。端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５はそれぞれ、屈曲スリット４２およびアクティブ側スリット４３の内側面および底面を通って、屈曲スリット４２およびアクティブ側スリット４３と交差している。この端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５はそれぞれが露出しないように、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５はそれぞれの上には、平坦化膜２３が形成されている。【0069】
図１０に示すように、端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷの端子側部ＴＷ３と接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0070】
（工程順序）図９および図１０のような端子配線ＴＷとスリット４２〜４４と端子ＴＭ１・ＴＭ２とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３およびＦＰＣ側スリット４４と同一プロセスで形成されている。
【0071】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層３２でゲート電極Ｇと共に端子配線ＴＷの本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３を形成する。次いで、第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０とを形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とをエッチングし、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６と共に屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４と、端子配線ＴＷの本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３にブリッジ部ＴＷ４，ＴＷ５が繋がるためのコンタクトホールと、を形成する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２と端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５とを形成する。次いで、平坦化膜２１を形成する。【0072】
また、ゲート導電層３２および中間導電層３６は、エッチストップ層として機能することが好ましい。また、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５が断線しないために、屈曲スリット４２およびアクティブ側スリット４３は、底方向にむけて狭幅となるテーパ形状であることが好ましく、内側面のテーパ角度が緩やかであることがより好ましい。【0074】
さらに、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６と共に、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４とを形成することができるので、図１０に示される構成のＥＬデバイス２を製造するための製造方法は、図７に示されるＥＬデバイス２を製造するための製造方法よりも、工程数を低減することができる。【0075】
（実施形態４）以下、本発明の他の実施形態の特徴であるステップＳ３について、図１１を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0076】
図１１は、実施形態４に係るＥＬデバイス２の断面構成を示す断面図である。【0077】
図１１に示すように、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４は、各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。また、図１１に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。【0078】
端子配線ＴＷは、ゲート導電層３２で形成された本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３と、ソース導電層３４で形成された屈曲スリットブリッジ部ＴＷ４および外周スリットブリッジ部ＴＷ５とを含む。端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５はそれぞれ、屈曲スリット４２およびアクティブ側スリット４３よりも上側を通って、具体的には、屈曲スリット４２およびアクティブ側スリット４３に埋設された埋設材３８の上面を通って、屈曲スリット４２およびアクティブ側スリット４３と交差している。【0079】
埋設材３８は、有機絶縁材であり、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。埋設材３８は、平坦化膜２１と同じ材料から構成されても、異なる材料から構成されてもよい。【0080】
端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷの端子側部ＴＷ３と接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0081】
（工程順序）図１１のような端子配線ＴＷとスリット４２〜４４とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３とＦＰＣ側スリット４４と同一プロセスで形成されている。
【0082】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層３２でゲート電極Ｇと共に端子配線ＴＷの本体部分ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３を形成する。次いで、第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０とを形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とをエッチングし、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６とスリット４２〜４４と、端子配線ＴＷの本体部ＴＷ１およびアクティブ側部ＴＷ２および端子側部ＴＷ３にブリッジ部ＴＷ４，ＴＷ５が繋がるためのコンタクトホールと、を形成する。次いで、屈曲スリット４２およびアクティブ側スリット４３の内部に埋設材３８を埋設する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２と端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５とを形成する。次いで、平坦化膜２１を形成する。【0083】
ゲート導電層３２および中間導電層３６は、エッチストップ層として機能することが好ましい。埋設材３８は、ＦＰＣ側スリット４４および２つの端側スリット４５の内部にも埋設されてもよい。【0085】
さらに、図１１に示される構成によれば、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５は、屈曲スリット４２およびアクティブ側スリット４３の内側面および底面を通る代わりに、屈曲スリット４２およびアクティブ側スリット４３に埋設された埋設材３８の上を通る。このため、屈曲スリット４２およびアクティブ側スリット４３の内側面のテーパ角度が急な場合であっても、あるいは、屈曲スリット４２およびアクティブ側スリット４３の深さが深い場合であっても、端子配線ＴＷのブリッジ部ＴＷ４，ＴＷ５が断線しにくい。【0086】
（実施形態５）以下、本発明の他の実施形態の特徴であるステップＳ３について、図１２を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0087】
図１２は、実施形態５に係るＥＬデバイス２の断面構成を示す断面図である。【0088】
図１２に示すように、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４は、各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。また、図１２に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。【0089】
端子配線ＴＷは、ゲート導電層３２で形成された端子側部ＴＷ３と、ソース導電層３４のみで形成された本体部ＴＷ１とを含む。端子配線ＴＷの端子側部ＴＷ３は、アクティブ側外周スリット４３とＦＰＣ側外周スリット４４との間に設けられ、第２無機膜２０よりも下層を通る。このため、端子ＴＭ１はＴＦＴ層４の内部で端子配線ＴＷと接触することができるので、平坦化膜２１が形成されていない領域で端子配線ＴＷが露出しない。端子配線ＴＷの本体部ＴＷ１は、屈曲スリット４２およびアクティブ側スリット４３の内側面および底面を通ることによって、屈曲スリット４２およびアクティブ側スリット４３と交差している。【0090】
端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷの端子側部ＴＷ３と接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0091】
（工程順序）図１２のような端子配線ＴＷとスリット４２〜４４とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３およびＦＰＣ側スリット４４と同一プロセスで形成されている。
【0092】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層３２で、ゲート電極Ｇと共に端子配線ＴＷの端子側部ＴＷ３を形成する。次いで、第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０とを形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とをエッチングし、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６と共にスリット４２〜４４と、端子配線ＴＷの端子側部ＴＷ３に本体部ＴＷ１が繋がるためのコンタクトホールと、を形成する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２と端子配線ＴＷの本体部ＴＷ１とを形成する。次いで、平坦化膜２１を形成する。【0093】
また、ゲート導電層３２は、エッチストップ層として機能することが好ましい。また、端子配線ＴＷの本体部ＴＷ１が断線しないために、屈曲スリット４２およびアクティブ側スリット４３は、底方向にむけて狭幅となるテーパ形状であることが好ましく、内側面のテーパ角度が緩やかであることがより好ましい。【0095】
さらに、図１２に示される構成のＥＬデバイス２では、端子配線ＴＷの本体部ＴＷ１（特に、そのうちのアクティブ領域ＤＡとアクティブ側外周スリット４３との間に延設されている部分）に、ゲート導電層３２よりも抵抗の低いソース導電層３４が用いられている。このため、図１２に示される構成のＥＬデバイス２は、図１０に示される構成のＥＬデバイス２よりも、データ信号の遅延を少なくすることができ、設計マージンを広くすることができる。【0096】
（実施形態６）以下、本発明の他の実施形態の特徴であるステップＳ３について、図１３を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0097】
図１３は、実施形態６に係るＥＬデバイス２の断面構成を示す断面図である。【0098】
図１３に示すように、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４は、各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。また、図１３に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。【0099】
端子配線ＴＷは、ゲート導電層３２で形成された端子側部ＴＷ３と、ソース導電層３４のみで形成された本体部ＴＷ１とを含む。端子配線ＴＷの端子側部ＴＷ３は、第２無機膜２０よりも下層を通るので、平坦化膜２１が形成されていない領域で端子配線ＴＷが露出しない。端子配線ＴＷの本体部ＴＷ１は、屈曲スリット４２およびアクティブ側スリット４３の内側面および底面を通ることによって、屈曲スリット４２およびアクティブ側スリット４３と交差している。【0100】
端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷの端子側部ＴＷ３と接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0101】
（工程順序）図１３のような端子配線ＴＷとスリット４２〜４４とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３とＦＰＣ側スリット４４と同一プロセスで形成されている。
【0102】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層３２で、ゲート電極Ｇと共に端子配線ＴＷの端子側部ＴＷ３を形成する。次いで、第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０とを形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とをエッチングし、端子ＴＭのためのコンタクトホール４６と共にスリット４２〜４４と、端子配線ＴＷの端子側部ＴＷ３に本体部ＴＷ１が繋がるためのコンタクトホールと、を形成する。次いで、屈曲スリット４２およびアクティブ側スリット４３の内部に埋設材３８を埋設する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２と端子配線ＴＷの本体部ＴＷ１とを形成する。次いで、平坦化膜２１を形成する。【0103】
ゲート導電層３２は、エッチストップ層として機能することが好ましい。埋設材３８は、ＦＰＣ側スリット４４および２つの端側スリット４５の内部にも埋設されてもよい。【0105】
さらに、図１３に示される構成のＥＬデバイス２では、端子配線ＴＷの本体部ＴＷ１（特に、そのうちのアクティブ領域ＤＡとアクティブ側外周スリット４３との間に延設されている部分）に、ゲート導電層３２よりも抵抗の低いソース導電層３４が用いられている。このため、図１３に示される構成のＥＬデバイス２は、図１１に示される構成のＥＬデバイス２よりも、データ信号の遅延が少なくすることができ、設計マージンを広くすることができる。【0106】
（実施形態７）以下、本発明の他の実施形態の特徴であるステップＳ３について、図１４〜図１６を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0107】
図１４は、実施形態７または後述の実施形態８のＥＬデバイス２の構成例を示す平面図である。【0108】
図１４に示すように、ＩＣチップ外周スリット４０に含まれるアクティブ側スリット４３は、１つの実線状スリットである代わりに、複数の島状スリット４３´で構成されてもよく、例えば、端子配線ＴＷと交差する方向に整列する複数の島状スリット４３´で構成された１つの列状スリット群であってもよい。屈曲スリット４２も同様に、１つの実線状スリットである代わりに、複数の島状スリット４２´で構成されてもよく、端子配線ＴＷの延伸方向と交差する方向に整列する複数の島状スリット４２´で構成された１つの列状スリット群であってもよい。各島状スリット４２´，４３´は、端子配線ＴＷと交差する方向の長さが、端子配線ＴＷの配線間隔の２倍より短いことが好ましく、さらに、端子配線ＴＷの配線間隔よりも長いことが好ましい。【0109】
端子配線ＴＷは、屈曲スリット４２およびアクティブ側スリット４３と平面視で重ならない（すなわち交差しない）ように、延設される。このため、端子配線ＴＷは、平面視で、屈曲スリット４２に含まれる島状スリット４２´間およびアクティブ側スリット４３に含まれる島状スリット４３´間を通る。屈曲スリット４２に含まれる１つの列状スリット群について、（ｉ）各端子配線ＴＷが通る島状スリット４２´間は、互いに異なることが好ましく、（ｉｉ）島状スリット４２´間の総距離は、小さいことが好ましい。このため、屈曲スリット４２に含まれる１つの列状スリット群を構成する複数の島状スリット４２´は、各端子配線ＴＷが島状スリット４２´間を１対１対応に通るように、配置されることが好ましい。同様に、アクティブ側スリット４３に含まれる１つの列状スリット群を構成する複数の島状スリット４３´も、各端子配線ＴＷが島状スリット４３´間を１対１対応に通るように、配置されることが好ましい。【0110】
図１５は、実施形態７に係るＥＬデバイス２の断面構成を示す断面図であり、図１４のＡ−Ａ´断面図に相当する。図１６は、実施形態７に係るＥＬデバイス２の断面構成を示す別の断面図であり、図１４のＢ−Ｂ´断面図に相当する。図１４のＡ−Ａ´断面は、端子配線ＴＷを含まず、屈曲スリット４２およびアクティブ側外周スリット４３を含むように、切断した断面である。また、図１４のＢ−Ｂ´断面は、端子配線ＴＷを含み、屈曲スリット４２およびアクティブ側外周スリット４３を含まないように、切断した断面である。【0111】
図１５に示すように、屈曲スリット４２とアクティブ側スリット４３とＦＰＣ側スリット４４は、各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。また、図１５に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。【0112】
図１６に示すように、端子配線ＴＷは、ゲート導電層３２のみで形成されている。端子配線ＴＷは、屈曲スリット４２に含まれる島状スリット４２´間およびアクティブ側スリット４３に含まれる島状スリット４３´間を通る。【0113】
端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷと接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0114】
（工程順序）図１４〜図１６のような端子配線ＴＷと島状スリット４２´，４３´およびＦＰＣ側外周スリット４４（以後、纏めて、「スリット４２´，４３´，４４」と称する）とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３に含まれる島状スリット４３´およびＦＰＣ側スリット４４と同一プロセスで形成されている。
【0115】
まず、半導体膜１５とゲート絶縁膜１６とゲート導電層３２と第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０とを形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とをエッチングし、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６と共にスリット４２´，４３´，４４を形成する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２と端子配線ＴＷとを形成する。次いで、平坦化膜２１を形成する。【0116】
ゲート導電層３２は、エッチストップ層として機能することが好ましい。また、スリット４２´，４３´，４４は、各々、実施例２と同様に、下屈曲スリット４２´aと上屈曲スリット４２´ｂ、下アクティブ側スリット４３´ａと上アクティブ側スリット４３´ｂ、下ＦＰＣ側スリット４４ａと上ＦＰＣ側スリット４４ｂに分けて、２回のエッチングで形成してもよい。【0117】
（効果）図１５および図１６に示すように、屈曲領域５２には、支持材１０が貼り付けられておらず、屈曲スリット４２は、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。このため、ＥＬデバイス２は、屈曲領域５２以外の非アクティブＮＡよりも、屈曲領域５２において柔軟であり、屈曲しやすい。また、実施形態７に係る構成のＥＬデバイス２は、前述の実施形態１に係る構成のＥＬデバイス２よりも屈曲しやすい。
【0118】
図１５に示すように、ＩＣチップ搭載領域５６を囲むＩＣチップ外周スリット４０は、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。このため、ＩＣチップ搭載領域５６の無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０との何れか１つ以上に亀裂が入ったとしても、該亀裂の伸展は、ＩＣチップ外周スリット４０で止められるので、該亀裂が端子配線ＴＷを断線する可能性は低減され、ＥＬデバイス２の信頼性は維持される。また、実施形態７に係る構成のＥＬデバイス２は、前述の実施形態１に係る構成のＥＬデバイス２よりも、信頼性が維持される。【0119】
図１４および図１６に示すように、端子配線ＴＷは、屈曲スリット４２に含まれる島状スリット４２´間およびアクティブ側スリット４３に含まれる島状スリット４３´間を通る。このため、屈曲スリット４２およびアクティブ側スリット４３に含まれる島状スリット４２´，４３´の内側面のテーパ角度が急な場合であっても、あるいは島状スリット４２´，４３´の深さが深い場合であっても、端子配線ＴＷが断線しにくい。【0120】
従って、実施形態７に係る構成のＥＬデバイス２は、図９に示される構成のＥＬデバイス２と同様の効果を奏することができる。【0122】
図１９（ａ）および図１９（ｂ）に示すように、屈曲スリット４２およびアクティブ側スリット４３は、複数の列状スリット群を含んでもよい。また、該複数の列状スリット群に含まれる島状スリット４２´，４３´は、千鳥配置されている。具体的には、同じ列状スリット群に含まれる島状スリット４２´，４３´は、端子配線ＴＷの延伸方向と交差する方向に整列しており、異なる列状スリット群は、含まれる島状スリット４２´，４３´が互い違いに位置するように、端子配線ＴＷの延伸方向に隣接しており、その結果、複数の列状スリット群に含まれる島状スリット４２´，４３´は、スタッガード配置されている。スタッガード配置は、交互配置の一種である。また、該複数の列状スリット群に含まれる島状スリット４２´，４３´は、端子配線ＴＷの延伸方向から見て、複数の列状スリット群に含まれる或る列状スリット群の島状スリット４２´，４３´間の隙間が、該複数の列状スリット群に含まれる別の列状スリット群の島状スリット４２´，４３´によって、塞がれるように、配置されている。好ましくは、該複数の列状スリット群に含まれる島状スリット４２´，４３´は、複数の列状スリット群に含まれる或る列状スリット群の島状スリット４２´，４３´の端部が、端子配線ＴＷの延伸方向から見て、該複数の列状スリット群に含まれる別のスリット群の島状スリット４２´，４３´と重畳するように、配置されている。【0123】
端子配線ＴＷは、平面視において、千鳥配置された複数の島状スリット４２´，４３´を避けるように迂回している。好ましくは、千鳥配置された複数の島状スリット４２´，４３´は、各列状スリット群について、各端子配線ＴＷが該列状スリット群を構成する島状スリット４２´，４３´間を１対１対応に通るように、配置されることが好ましい。【0124】
複数の列状スリット群を含む屈曲スリット４２は、１つの列状スリット群である場合よりも、ＥＬデバイス２を柔軟にすることができる。このため、ＥＬデバイス２は屈曲領域５２においてより屈曲しやすくなる。【0125】
複数の列状スリット群を含むアクティブ側スリット４３は、１つの列状スリット群であるの場合よりも、ＥＬデバイス２の信頼性を維持することができる。なぜならば、ＩＣチップ搭載領域５６の無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０との何れか１つ以上に亀裂が入り、さらに、該亀裂が、内側の列状スリット群に含まれる島状スリット４３´間を通って伸展したとしても、該亀裂の伸展は、外側の列状スリット群で止められるからである。【0126】
あるいは、図１９（ｃ）に示すように、１つの実線状スリットである屈曲スリット４２と、１つ以上の列状スリット群を含むアクティブ側スリット４３と、が組み合わされてもよい。このような場合、屈曲スリット４２と交差する端子配線ＴＷの構成は、実施形態１（図４および図５参照）、実施形態２（図６〜図８参照）、実施形態３（図９および図１０参照）、および実施形態４（図１１参照）の何れにおける構成と同様であってもよい。【0127】
１つの実線状スリットである屈曲スリット４２は、１つの列状スリット群である場合よりも、ＥＬデバイス２を柔軟にすることができる。このため、ＥＬデバイス２は屈曲領域５２においてより屈曲しやすくなる。さらに、１つの実線状スリットである屈曲スリット４２は、複数の列状スリット群を含む場合よりも、狭い屈曲領域４２に形成されることができる。このため、端子部５１の実効幅を小さくすることができる。【0128】
（実施形態８）以下、本発明の他の実施形態の特徴であるステップＳ３について、図１４と図１７と図１８とを参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0129】
図１７は、実施形態８に係るＥＬデバイス２の断面構成を示す断面図であり、図１４のＡ−Ａ’断面図である。図１８は、実施形態８に係るＥＬデバイス２の断面構成を示す別の断面図であり、図１４のＢ−Ｂ’断面図である。【0130】
図１７に示すように、スリット４２´，４３´，４４は、各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。また、図１７に示さないが、２つの端側スリット４５も各々同様に、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。【0131】
図１８に示すように、端子配線ＴＷは、ゲート導電層３２で形成された端子側部ＴＷ３と、ソース導電層３４のみで形成された本体部ＴＷ１とを含む。端子配線ＴＷの端子側部ＴＷ３は、ＩＣチップ搭載領域５６およびＦＰＣ接続領域５８に設けられ、第２無機膜２０よりも下層を通る。このため、端子ＴＭ１はＴＦＴ層４の内部で端子配線ＴＷと接触することができるので、平坦化膜２１が形成されていない領域で端子配線ＴＷが露出しない。端子配線ＴＷの本体部ＴＷ１は、屈曲スリット４２に含まれる島状スリット４２´の開口間およびアクティブ側スリット４３に含まれる島状スリット４３´の開口間を通る。このため、屈曲スリット４２およびアクティブ側スリット４３に含まれる島状スリット４２´，４３´の内側面のテーパ角度が急な場合であっても、あるいは、島状スリット４２´，４３´の深さが深い場合であっても、端子配線ＴＷが断線しにくい。【0132】
端子ＴＭ１・ＴＭ２は、各々同様に、（ｉ）コンタクトホール４６を通って端子配線ＴＷの端子側部ＴＷ３と接触しており、（ｉｉ）端部が平坦化膜２１またはバンク層２３によって被覆されている。【0133】
（工程順序）図１４と図１７と図１８とのような端子配線ＴＷとスリット４２´，４３´，４４とは、以下のような工程順序で、ステップ３で形成されることができる。なお、２つの端側スリット４５は、記載を省略するが、アクティブ側スリット４３３に含まれる島状スリット４３´およびＦＰＣ側スリット４４と同一プロセスで形成されている。
【0134】
まず、半導体膜１５とゲート絶縁膜１６とを形成する。次いで、ゲート導電層３２を形成し、ゲート導電層で、ゲート電極と共に端子配線ＴＷの端子側部ＴＷ３を形成する。次いで、第１無機絶縁膜１８と中間導電層３６と第２無機絶縁膜２０とを形成する。次いで、無機バリア膜３とゲート絶縁膜１６と第１無機絶縁膜１８と第２無機絶縁膜２０をエッチングして、端子ＴＭ１・ＴＭ２のためのコンタクトホール４６と共にスリット４２´，４３´，４４と、端子配線ＴＷの端子側部ＴＷ３に本体部ＴＷ１が繋がるためのコンタクトホールと、を形成する。次いで、ソース導電層３４を形成し、ソース導電層３４でソース電極Ｓおよびドレイン電極Ｄと共に端子ＴＭ１・ＴＭ２と端子配線ＴＷの本体部ＴＷ１とを形成する。次いで、平坦化膜２１を形成する。【0135】
ゲート導電層３２は、エッチストップ層として機能することが好ましい。【0137】
さらに、実施形態８に係る構成のＥＬデバイス２では、端子配線ＴＷの本体部ＴＷ１（特に、そのうちのアクティブ領域ＤＡとアクティブ側外周スリット４３との間に延設されている部分）に、ゲート導電層３２よりも抵抗の低いソース導電層３４が用いられている。このため、実施形態８に係る構成のＥＬデバイス２は、前述の実施形態７に係る構成のＥＬデバイス２よりも、データ信号の遅延が少なくすることができ、設計マージンを広くすることができる。【0138】
また、実施形態８に係る構成のＥＬデバイス２においては、前述の実施形態７に係る構成のＥＬデバイス２と同様に、屈曲スリット４２およびアクティブ側スリット４３は、複数の列状スリット群を含んでもよい。複数の列状スリット群を含む屈曲スリット４２は、前述の実施形態７の変形例と同様に、ＥＬデバイス２は屈曲領域５２においてより屈曲しやすくすることができる。また、複数の列状スリット群を含むアクティブ側スリット４３は、前述の実施形態７の変形例と同様に、ＥＬデバイス２の信頼性をより維持することができる。【0139】
あるいは、実施形態８に係る構成のＥＬデバイス２においても、１つの実線状のスリットである屈曲スリット４２と、１つ以上の列状スリット群を含むアクティブ側スリット４３と、が組み合わされてもよい。１つの実線状スリットである屈曲スリット４２は、前述の実施形態７の変形例と同様に、ＥＬデバイス２は屈曲領域５２においてより屈曲しやすくすることができると共に、端子部５１の実効幅を小さくすることができる。【0140】
（実施形態９）以下、本発明の他の実施形態の特徴であるステップＳ３について、図２０〜図２２を参照しながら説明する。なお、本実施形態の特徴であるステップＳ９は、前述の実施形態２の特徴であるステップＳ９と同様であるため、説明を省略する。
【0141】
図２０の（ａ）は、実施形態９のＥＬデバイス２の構成例を示す平面図であり、図２０の（ｂ）は、図２０の（ａ）に示す屈曲領域５２の部分拡大図である。図２１は、図２０のＡ−Ａ´断面図である。図２２は、図２０のＢ−Ｂ´断面図である。【0142】
図２０に示すように、屈曲スリット４２は、１つの実線状スリットである代わりに、各端子配線ＴＷと１対１対応に交差するように配置された複数の島状スリット４２´で構成されてもよい。例えば、屈曲スリット４２が２つの列状スリット群を含む場合、（ｉ）一方の列状スリット群に含まれる島状スリット４２´は、奇数本目の各端子配線ＴＷと１対１対応に交差するように、端子配線ＴＷの延伸方向と交差する方向に整列しており、（ｉｉ）他方の列状スリット群に含まれる島状スリット４２´は、偶数本目の各端子配線ＴＷと１対１対応に交差するように、端子配線ＴＷの延伸方向と交差する方向に整列しており、（ｉｉｉ）２つの列状スリット群は、島状スリット４２´が互い違いに位置するように、端子配線ＴＷの沿線方向に位置している。このため、図２１のように、偶数本目の端子配線ＴＷと交差する島状スリット４２´同士の間には、奇数本目の端子配線ＴＷを覆うバンク６２が形成される。同様に、奇数本目の端子配線ＴＷと交差する島状スリット４２´同士の間には、偶数本目の端子配線ＴＷを覆うバンク６２が形成される。なお、島状スリット４２´と端子配線ＴＷとの交差は１対１対応に限らない。各島状スリット４２´が交差する端子配線ＴＷの本数が１本であると共に、各端子配線ＴＷが交差する島状スリット４２´の数が１つ以上であればよい。例えば、１本の端子配線ＴＷが幾つかの島状スリット４２´と交差してもよい。【0143】
好ましくは、屈曲スリット４２を構成する複数の島状スリット４２´は、端子配線ＴＷの延伸方向に隣接する複数の列状スリット群を構成するように、配置される。この場合、異なる列状スリット群に含まれる島状スリット４２´は、互い違いに端子配線ＴＷと交差することができる。好ましくは、屈曲スリット４２を構成する複数の島状スリット４２´は、端子配線ＴＷの延伸方向から見て、互いに部分的に重畳するように配置される。この場合、端子配線ＴＷの延伸方向から見て、端子配線ＴＷ同士の間に、島状スリット４２´がない隙間は、存在しない。【0144】
好ましくは、屈曲スリット４２を構成する複数の列状スリット群の各島状スリット４２´の各端部（ただし、屈曲スリット４２の最外端である端部を除く）は、端子配線ＴＷの延伸方向から見て、該複数の列状スリット群に含まれる別の島状スリット４２´と重畳する。また、好ましくは、屈曲スリット４２の最外端である端部は、ＥＬデバイス２の外周に達している。これによって、亀裂が屈曲スリット４２を構成する複数の島状スリット４２´間の隙間を通って伸展することを防止できる。【0145】
図２２に示すように、屈曲スリット４２に含まれる各島状スリット４２´は、第１無機絶縁膜１８と第２無機絶縁膜２０とを貫通する。各端子配線ＴＷは、ゲート導電層３２のみで形成され、各島状スリット４２´の底面を通って、各島状スリット４２´と交差している。この端子配線ＴＷが露出しないように、各島状スリット４２´に平坦化膜２１が埋設されている。【0146】
図２０および図２１に示すように、屈曲スリット４２に含まれる各島状スリット４２´は、１本のみの端子配線ＴＷと交差する。また、屈曲スリット４２に含まれる島状スリット４２´は、第１無機絶縁膜１８と第２無機絶縁膜２０とから構成されるバンク６２によって、互いに分離されている。バンク６２の上面は、第２無機絶縁膜２０の上面であるので、ソース導電層３４の残滓が残り難い。このため、屈曲スリット４２に含まれる幾つかの島状スリット４２´の底面及び内側面にソース導電層３４の残滓が残っている場合であっても、該島状スリット４２´を囲むバンク６２の上面には、ソース導電層３４の残滓が残らない。したがって、実施形態９に係るＥＬデバイス２の構成によれば、ソース導電層３４の残滓を通じた短絡を防止できるので、島状スリット４２´を形成するためのエッチングを、コンタクトホール４６の形成するためのエッチングと、同時に行うことは好ましい。【0147】
屈曲スリット４２に含まれる島状スリット４２´に関する上述の事項を除いて、実施形態９に係るＥＬデバイス２の構成および工程順序は、前述の実施形態２と同様であるため、説明を省略する。【0148】
また、ＩＣチップ外周スリット４０に含まれるアクティブ側外周スリット４３も、同様に、各端子配線ＴＷと１対１対応に交差するように配置された複数の島状スリット４３´で構成されてもよい。【0149】
（効果）実施形態９に係る構成のＥＬデバイス２は、実施形態２に係る構成のＥＬデバイス２と、同様の効果を奏することができる。
【0150】
（まとめ）本発明の態様１に係る表示デバイスは、複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられる表示デバイスであって、前記複数の無機絶縁膜の少なくとも１つを貫通する、第１スリットパターンおよび第２スリットパターンを含み、平面視においては、前記第１スリットパターンが、平面視における前記アクティブ領域と前記端子領域との間に形成されるとともに、前記端子領域が、前記第１スリットパターンおよび前記第２スリットパターンによって挟まれている構成である。
【0151】
本発明の態様２に係る表示デバイスは、上記態様１において、前記端子領域にＩＣチップが搭載されている構成としてもよい。【0152】
本発明の態様３に係る表示デバイスは、上記態様１または２において、平面視における前記第２スリットパターンと前記表示デバイスのエッジとの間にフレキシブル回路基板が接続されている構成としてもよい。【0153】
本発明の態様４に係る表示デバイスは、上記態様１〜３の何れか１態様において、前記端子の少なくとも一部は、前記複数の無機絶縁膜よりも上層の導電層で形成されている構成としてもよい。【0154】
本発明の態様５に係る表示デバイスは、上記態様１〜４の何れか１態様において、前記第１スリットパターンは、前記端子に繋がる複数の端子配線と交差する方向に伸びる実線状スリットで構成される構成としてもよい。【0155】
本発明の態様６に係る表示デバイスは、上記態様５において、前記ＴＦＴ層よりも下層のバリア層を備える構成としてもよい。【0156】
本発明の態様７に係る表示デバイスは、上記態様６において、前記第１および第２スリットパターンは、前記バリア層に達しない構成としてもよい。【0157】
本発明の態様８に係る表示デバイスは、上記態様７において、前記端子配線が前記第１スリットパターンよりも下側を通る構成としてもよい。【0158】
本発明の態様９に係る表示デバイスは、上記態様８において、前記端子配線は、前記ＴＦＴ層のゲート配線と同層に形成されている構成としてもよい。【0159】
本発明の態様１０に係る表示デバイスは、上記態様６において、前記第１および第２スリットパターンは、前記複数の無機絶縁膜を貫通して前記バリア層内に達するか、あるいは前記複数の無機絶縁膜および前記バリア層を貫通する構成としてもよい。【0160】
本発明の態様１１に係る表示デバイスは、上記態様１０において、前記端子配線が、前記第１スリットパターンの内側面および底面を通る構成としてもよい。【0161】
本発明の態様１２に係る表示デバイスは、上記態様１０において、前記第１スリットパターンが有機絶縁材で埋められ、前記端子配線が前記第１スリットパターンよりも上側を通る構成としてもよい。【0162】
本発明の態様１３に係る表示デバイスは、上記態様１１または１２において、前記端子配線のうちの前記アクティブ領域と前記第１スリットパターンとの間に延設されている本体部は、前記端子と同層に形成されている構成としてもよい。【0163】
本発明の態様１４に係る表示デバイスは、上記態様１１または１２において、前記端子配線は、前記アクティブ領域と前記第１スリットパターンとの間に延設されている本体部（ＴＷ１）と、前記第１スリットパターンと交差する交差部（ＴＷ５）とを含み、前記本体部と前記交差部とが異なる導電層で形成されている構成としてもよい。【0164】
本発明の態様１５に係る表示デバイスは、上記態様１１または１２において、前記第１スリットパターンは底方向に向けて狭幅となるテーパ形状である構成としてもよい。【0165】
本発明の態様１６に係る表示デバイスは、上記態様１〜４の何れか１態様において、前記第１スリットパターンは、前記端子に接続する端子配線と交差する方向に並ぶ複数の島状スリットで構成される列状スリット群を１以上含む構成としてもよい。【0166】
本発明の態様１７に係る表示デバイスは、上記態様１６において、前記端子配線は、前記第１スリットパターンと重ならない構成としてもよい。【0167】
本発明の態様１８に係る表示デバイスは、上記態様１７において、前記島状スリットは、各列状スリット群について、前記端子配線が該列状スリット群を構成する前記島状スリットの間を１対１対応に通るように、配置されている構成としてもよい。【0168】
本発明の態様１９に係る表示デバイスは、上記態様１６において、前記島状スリットは、各々、前記端子配線のうちの１本のみと交差する構成としてもよい。【0169】
本発明の態様２０に係る表示デバイスは、上記態様１９において、前記島状スリットは、前記端子配線と１対１対応に交差するように、配置されている構成としてもよい。【0170】
本発明の態様２１に係る表示デバイスは、上記態様１７〜２０の何れか１態様において、前記ＴＦＴ層よりも下層にバリア層が設けられ、前記第１スリットパターンは、前記複数の無機絶縁膜を貫通して前記バリア層内に達するか、あるいは前記複数の無機絶縁膜および前記バリア層を貫通する構成としてもよい。【0171】
本発明の態様２２に係る表示デバイスは、上記態様１６〜２１の何れか１態様において、前記第１スリットパターンは、複数の島状スリット群を含み、前記複数の島状スリット群に含まれる複数の島状スリットは、前記端子配線が延伸する方向から見て隙間がないように、平面視において千鳥配置されている構成としてもよい。【0172】
本発明の態様２３に係る表示デバイスは、上記態様２２において、前記複数の島状スリットに含まれる或る島状リットの端部は、前記複数の島状スリットに含まれる別の島状スリットと、前記端子配線が延伸する方向から見て重畳する構成としてもよい。【0173】
本発明の態様２４に係る表示デバイスは、上記態様５〜２３の何れか１態様において、前記端子領域は、前記第１スリットパターンと、実線状スリットで構成された前記第２スリットパターンと、前記端子配線と同方向に伸びる実線状スリットで構成された２つの第４スリットパターンとによって囲まれている構成としてもよい。【0174】
本発明の態様２５に係る表示デバイスは、上記態様５〜２４の何れか１態様において、前記アクティブ領域と前記第１スリットパターンとの間に折り曲げ領域が形成されており、前記折り曲げ領域に、前記複数の無機絶縁膜の少なくとも１つを貫通する第３スリットパターンが形成されている構成としてもよい。【0175】
本発明の態様２６に係る表示デバイスは、上記態様２５において、前記第１スリットパターンおよび前記第３スリットパターンの深さが同じである構成としてもよい。【0176】
本発明の態様２７に係る表示デバイスは、上記態様２６において、前記第１スリットパターンおよび前記第３スリットパターンのスリットパターンが同じである構成としてもよい。【0177】
本発明の態様２８に係る表示デバイスは、上記態様２６または２７において、前記ＴＦＴ層よりも下層にバリア層が設けられ、前記バリア層よりも下層に支持材が設けられ、前記第１および第３スリットパターンは、前記複数の無機絶縁膜および前記バリア層を貫通して、前記支持材に達すると共に、有機絶縁材で埋められ、前記端子配線が前記有機絶縁材の上を通る構成としてもよい。【0178】
本発明の態様２９に係る表示デバイスは、上記態様２５〜２８の何れか１態様において、前記発光素子層を覆う封止層を備え、前記発光素子層からの光が前記封止層を透過する上方発光型であり、前記第３スリットパターンを折り目として前記端子の表面が下方を向くように折り曲げられている構成としてもよい。【0179】
本発明の態様３０に係る表示デバイスは、上記態様５〜２９の何れか１態様において、前記端子配線の少なくとも一部は、前記複数の無機絶縁膜よりも上層の導電層で形成されていると共に、前記ＴＦＴ層よりも上層の有機絶縁膜によって被覆されている構成としてもよい。【0180】
本発明の態様３１に係る表示デバイスは、上記態様１〜３０の何れか１態様において、可撓性の支持材を備える構成としてもよい。【0181】
本発明の態様３２に係る表示デバイスの製造方法は、複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造方法であって、前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する製造方法である。【0182】
本発明の態様３３に係る表示デバイスの製造方法は、上記態様３２において、前記複数の無機絶縁膜の少なくとも１つを貫通する第３スリットパターンを、前記アクティブ領域と前記第１スリットパターンとの間に形成する製造方法としてもよい。【0183】
本発明の態様３４に係る表示デバイスの製造方法は、上記態様３３において、前記第１スリットパターンおよび第３スリットパターンを同じプロセスで形成する製造方法としてもよい。【0184】
本発明の態様３５に係る表示デバイスの製造方法は、上記態様３２〜３４のいずれか１態様において、熱圧着によって前記端子領域に電子回路基板を実装する製造方法としてもよい。【0185】
本発明の態様３６に係る表示デバイスの製造方法は、上記態様３３または３４において、前記第３スリットパターンを折り目として、前記表示デバイスを折り曲げ、前記端子領域を裏面に配する製造方法としてもよい。【0186】
本発明の態様３７に係る表示デバイスの製造装置は、複数の無機絶縁膜を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記ＴＦＴ層には、複数の端子を含む端子領域が、アクティブ領域よりも外側に設けられた表示デバイスの製造装置であって、前記複数の無機絶縁膜の少なくとも１つを貫通する第１スリットパターンを、平面視における前記アクティブ領域と前記端子領域との間に形成し、前記複数の無機絶縁膜の少なくとも１つを貫通する第２スリットパターンを、前記第１スリットパターンとともに平面視において前記端子領域を挟むように形成する製造装置である。【0187】
（付記事項）本発明は前記した実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【0188】
例えば、図２３のような、実施形態１に係る構成と実施形態４に係る構成とを組み合わせて得られる構成も、本発明の技術的範囲に含まれる。【符号の説明】
【0190】
２ ＥＬデバイス４ ＴＦＴ層
３ 無機バリア膜（バリア層）
５ 発光素子層
６ 封止層
７ 積層体
８、１１ 接着層
９ 保護材
１０ 支持材
１２ 樹脂層（可撓性の支持材）
１３ 剥離層
１５ 半導体膜
１６ ゲート絶縁膜
１６、１８、２０ 無機絶縁膜
２１ 平坦化膜
２２ アノード電極
２３ バンク層
２３ｂ バンク
２３ｃ 隔壁
２４ ＥＬ層
２５ カソード電極
２６ 第１無機封止膜
２６、２８ 無機封止膜
２７ 有機封止膜
２８ 第２無機封止膜
３２ ゲート導電層
３４ ソース導電層
３６ 中間導電層
３２、３４、３６ 導電層
３８ 埋設材（有機絶縁材）
４０ ＩＣチップ外周スリット
４２ 屈曲スリット（第３スリットパターン）
４２´ 島状スリット
４３ アクティブ側外周スリット（第１スリットパターン）
４３´ 島状スリット
４４ ＦＰＣ側外周スリット（第２スリットパターン）
４５ 端側外周スリット（第４スリットパターン）
４６ コンタクトホール
５０ マザー基板
５１ 端子部
５２ 屈曲領域（折り曲げ領域）
５６ ＩＣチップ搭載領域（端子領域）
５８ ＦＰＣ接続領域
６０ スリット
６２ バンク
ＤＡ アクティブ領域
ＮＡ 非アクティブ領域
ＴＭ、ＴＭ１、ＴＭ２ 端子
ＴＷ 端子配線
ＴＷ１ 本体部
ＴＷ２ アクティブ側部
ＴＷ３ 端子側部
ＴＷ４ 屈曲スリットブリッジ部（交差部）
ＴＷ５ 外周スリットブリッジ部（交差部）