【図1】本発明の一多層配線構造を有する半導体装置の製造工程を説明する概略断面図であって、第１の工程を示す図である。

【図2】本発明の一多層配線構造を有する半導体装置の製造工程を説明する概略断面図であって、第２の工程を示す図である。

【図3】本発明の一多層配線構造を有する半導体装置の製造工程を説明する概略断面図であって、第３の工程を示す図である。

【図4】本発明の一多層配線構造を有する半導体装置の製造工程を説明する概略断面図であって、第４の工程を示す図である。

【図5】本発明の一多層配線構造を有する半導体装置の製造工程を説明する概略断面図であって、第５の工程を示す図である。

【図6】本発明の一無電解めっきを用いたアンダーバンプメタル作製工程に用いる半導体基板の概略断面図である。