特許 6794985 固体撮像装置および固体撮像装置の駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6794985

(24)【登録日】2020年11月16日

(45)【発行日】2020年12月2日

(54)【発明の名称】固体撮像装置および固体撮像装置の駆動方法

(51)【国際特許分類】

   H04N 5/378 20110101AFI20201119BHJP

   H04N 5/369 20110101ALI20201119BHJP

【ＦＩ】

   H04N5/378

   H04N5/369 800

【請求項の数】8

【全頁数】20

(21)【出願番号】特願2017-519076(P2017-519076)

(86)(22)【出願日】2016年4月13日

(86)【国際出願番号】JP2016061934

(87)【国際公開番号】WO2016185839

(87)【国際公開日】20161124

【審査請求日】2019年3月29日

(31)【優先権主張番号】特願2015-102643(P2015-102643)

(32)【優先日】2015年5月20日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000002185

【氏名又は名称】ソニー株式会社

(74)【代理人】

【識別番号】100112955

【弁理士】

【氏名又は名称】丸島 敏一

(72)【発明者】

【氏名】西野 辰樹

(72)【発明者】

【氏名】植野 洋介

(72)【発明者】

【氏名】池田 裕介

(72)【発明者】

【氏名】森山 祐介

(72)【発明者】

【氏名】松本 静徳

【審査官】 松永 隆志

(56)【参考文献】

【文献】 特開２００６−０２０１７２（ＪＰ，Ａ）

【文献】 特開２００９−２９０６５８（ＪＰ，Ａ）

【文献】 特開２０１４−１６５３９６（ＪＰ，Ａ）

【文献】 特開２０１５−０８０１３２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／２２５−５／３７８

Ｈ０４Ｎ ９／００−９／１１

(57)【特許請求の範囲】

【請求項1】

第１の接地線に印加される第１の接地電位に基づいて動作し、照射された光に応じたアナログの画像信号を出力する画素と、
第２の接地線に印加される前記第１の接地電位より高い第２の接地電位に基づいて動作し、前記アナログの画像信号からデジタルの前記画像信号への変換を行う際の基準となる参照電圧に基づいて前記変換を行うアナログデジタル変換部と、
前記第２の接地電位に基づいて動作し、前記参照電圧を生成する参照電圧生成部と、
前記第１の接地電位の変化に応じて前記生成された前記参照電圧を補正して前記アナログデジタル変換部に供給する参照電圧補正部と
を具備する固体撮像装置。

【請求項2】

前記第１の接地電位を生成して前記第１の接地線に印加する接地電位生成部をさらに具備する請求項１記載の固体撮像装置。

【請求項3】

前記アナログデジタル変換部における前記変換の際に前記接地電位生成部における前記第１の接地電位の生成動作を停止させる接地電位制御部をさらに具備する請求項２記載の固体撮像装置。

【請求項4】

前記アナログデジタル変換部は、
前記アナログの画像信号および前記参照電圧を比較することにより前記アナログの画像信号および前記参照電圧の一致の検出を行う比較部と、
前記比較部における前記比較の開始から前記検出までの期間にカウントを行い、カウント値を前記デジタルの画像信号として出力するカウント部と
を備える
請求項１記載の固体撮像装置。

【請求項5】

前記画素および前記アナログデジタル変換部に同一の電源電圧が印加される請求項１記載の固体撮像装置。

【請求項6】

行列形状に配置される複数の前記画素と、
１行に配置された複数の前記画素から出力された前記アナログの画像信号に対してそれぞれ前記変換を行う複数の前記アナログデジタル変換部と
を具備し、
前記参照電圧補正部は、前記複数のアナログデジタル変換部のそれぞれに同一の前記補正された前記参照電圧を供給する
請求項１記載の固体撮像装置。

【請求項7】

前記画素と前記アナログデジタル変換部および前記参照電圧生成部とは異なる半導体チップに形成されるとともに前記画素が形成された前記半導体チップのウェル領域に前記第１の接地電位が印加される請求項１記載の固体撮像装置。

【請求項8】

第１の接地線に印加される第１の接地電位に基づいて動作し、照射された光に応じたアナログの画像信号を出力する画像信号出力手順と、
第２の接地線に印加される前記第１の接地電位より高い第２の接地電位に基づいて動作し、前記アナログの画像信号からデジタルの前記画像信号への変換を行う際の基準となる参照電圧に基づいて前記変換を行うアナログデジタル変換手順と、
前記第２の接地電位に基づいて動作し、前記参照電圧を生成する参照電圧生成手順と、
前記第１の接地電位の変化に応じて前記生成された前記参照電圧を補正して前記変換を行うアナログデジタル変換部に供給する参照電圧補正手順と
を具備する固体撮像装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、固体撮像装置および固体撮像装置の駆動方法に関する。詳しくは、画像信号を生成する画素に対して、画素を駆動する周辺回路の接地電位より低い接地電位を印加する固体撮像装置および固体撮像装置における駆動方法に関する。

【背景技術】

【0002】

従来、カメラ等に使用される撮像装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の撮像装置が使用されている。この撮像素子は、照射された光に応じた画像信号を生成する光電変換素子を有する画素とこの画素を駆動する周辺回路とにより構成される。近年、カメラ等の消費電力を削減するため、電源の低電圧化が図られており、撮像装置においても低電圧化の要求が高まっている。しかし、画素の電源電圧が低下すると、光電変換素子のダイナミックレンジが狭くなり、ノイズの影響を受けやすくなるという問題がある。そこで、従来の正の電源電圧に加えて負の電源電圧を画素に印加してダイナミックレンジを広げ、ノイズの影響を低減するシステムが提案されている（例えば、特許文献１参照。）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９−１１７６１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述の従来技術では、負の電源電圧を供給する負電源が必要となる。この負電源は、撮像装置に供給される正の電源を負の電源電圧に変換するスイッチングレギュレータにより構成され、ローカルレギュレータとして撮像装置内部に形成される。この負電源の出力電圧が負荷変動等により変化すると、画素により生成される画像信号が変動し、画像の品質が低下するという問題がある。

【0005】

本技術はこのような状況に鑑みて生み出されたものであり、画素に供給される負電源の電圧が変化した場合において画像信号の変動を低減することを目的とする。

【課題を解決するための手段】

【0006】

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１の接地線に印加される第１の接地電位に基づいて動作し、照射された光に応じたアナログの画像信号を出力する画素と、第２の接地線に印加される上記第１の接地電位より高い第２の接地電位に基づいて動作し、上記アナログの画像信号からデジタルの上記画像信号への変換を行う際の基準となる参照電圧に基づいて上記変換を行うアナログデジタル変換部と、上記第２の接地電位に基づいて動作し、上記参照電圧を生成する参照電圧生成部と、上記第１の接地電位の変化に応じて上記生成された上記参照電圧を補正して上記アナログデジタル変換部に供給する参照電圧補正部とを具備する固体撮像装置である。これにより、上記第１の接地電位の変化に応じて上記参照電圧が補正されるという作用をもたらす。

【0007】

また、この第１の側面において、上記第１の接地電位を生成して上記第１の接地線に印加する接地電位生成部をさらに具備してもよい。これにより、接地電位生成部により上記第１の接地電位が生成されるという作用をもたらす。

【0008】

また、この第１の側面において、上記アナログデジタル変換部における上記変換の際に上記参照電圧生成部における上記第１の接地電位の生成動作を停止させる接地電位制御部をさらに具備してもよい。これにより、アナログデジタル変換の際に上記第１の接地電位の生成動作が停止されるという作用をもたらす。

【0009】

また、この第１の側面において、上記アナログデジタル変換部は、上記アナログの画像信号および上記参照電圧を比較することにより上記アナログの画像信号および上記参照電圧の一致の検出を行う比較部と、上記比較部における上記比較の開始から上記検出までの期間にカウントを行い、カウント値を上記デジタルの画像信号として出力するカウント部とを備えてもよい。これにより、上記比較部および上記カウント部により上記アナログデジタル変換部が構成されるという作用をもたらす。

【0010】

また、この第１の側面において、上記画素および上記アナログデジタル変換部に同一の電源電圧が印加されてもよい。これにより、上記画素および上記アナログデジタル変換部の電源電圧が共通化されるという作用をもたらす。

【0011】

また、この第１の側面において、行列形状に配置される複数の上記画素と、１行に配置された複数の上記画素から出力された上記アナログの画像信号に対してそれぞれ上記変換を行う複数の上記アナログデジタル変換部とを具備し、上記参照電圧補正部は、上記複数のアナログデジタル変換部のそれぞれに同一の上記補正された上記参照電圧を供給してもよい。これにより、複数の上記アナログデジタル変換部の上記参照電圧が共通化されるという作用をもたらす。

【0012】

また、この第１の側面において、上記画素と上記アナログデジタル変換部および上記参照電圧生成部とは異なる半導体チップに形成されるとともに上記画素が形成された上記半導体チップのウェル領域に上記第１の接地電位が印加されてもよい。これにより、上記画素が形成された半導体チップのウェル領域に上記第１の接地電位が印加されるという作用をもたらす。

【0013】

また、本技術の第２の側面は、第１の接地線に印加される第１の接地電位に基づいて動作し、照射された光に応じたアナログの画像信号を出力する画像信号出力手順と、第２の接地線に印加される上記第１の接地電位より高い第２の接地電位に基づいて動作し、上記アナログの画像信号からデジタルの上記画像信号への変換を行う際の基準となる参照電圧に基づいて上記変換を行うアナログデジタル変換手順と、上記第２の接地電位に基づいて動作し、上記参照電圧を生成する参照電圧生成手順と、上記第１の接地電位の変化に応じて上記生成された上記参照電圧を補正して上記アナログデジタル変換部に供給する参照電圧補正手順とを具備する固体撮像装置の駆動方法である。これにより、上記第１の接地電位の変化に応じて上記参照電圧が補正されるという作用をもたらす。

【発明の効果】

【0014】

本技術によれば、画素に供給される負電源の電圧が変化した場合において画像信号の変動が低減されるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

【図面の簡単な説明】

【0015】

【図1】本技術の第１の実施の形態における固体撮像装置の構成例を示す図である。

【図2】本技術の第１の実施の形態における画素１１０の構成例を示す図である。

【図3】本技術の第１の実施の形態における水平転送部３００の構成例を示す図である。

【図4】本技術の第１の実施の形態におけるアナログデジタル変換部３２０の構成例を示す図である。

【図5】本技術の第１の実施の形態における参照電圧生成部５００の構成例を示す図である。

【図6】本技術の第１の実施の形態におけるＡＤ変換動作の一例を示す図である。

【図7】本技術の第１の実施の形態における低接地電位の変化を示す図である。

【図8】本技術の第１の実施の形態における補正前の参照電圧を示す図である。

【図9】本技術の第１の実施の形態における補正後の参照電圧を示す図である。

【図10】本技術の第１の実施の形態における参照電圧補正部６００を例示する図である。

【図11】本技術の第１の実施の形態における参照電圧補正処理の処理手順の一例を示す図である。

【図12】本技術の第２の実施の形態における固体撮像装置１０の構成例を示す図である。

【図13】本技術の第２の実施の形態における参照電圧の補正を示す図である。

【図14】本技術の第３の実施の形態における固体撮像装置１０の構成例を示す図である。

【発明を実施するための形態】

【0016】

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（接地電位生成部を常時動作させた場合の例）
２．第２の実施の形態（接地電位生成部を間欠動作させた場合の例）
３．第３の実施の形態（画素アレイ部が形成されたウェル領域に第１の接地線を接続する場合の例）

【0017】

＜１．第１の実施の形態＞
［固体撮像装置の構成］
図１は、本技術の第１の実施の形態における固体撮像装置１０の構成例を示す図である。この固体撮像装置１０は、画素アレイ部１００と、垂直駆動部２００と、水平転送部３００と、接地電位生成部４００と、参照電圧生成部５００と、参照電圧補正部６００とを備える。

【0018】

画素アレイ部１００は、画像信号を生成する画素１１０が行列形状に配置されたものである。この画素アレイ部１００には、各画素１１０に対する制御信号を伝達する信号線１０１と、画素１１０が生成した画像信号を伝達する信号線１０２とが、ＸＹマトリクス状に配線されている。すなわち、同じ行に配置された画素１１０には１つの信号線１０１が共通に配線され、同じ列に配置された画素１１０の出力は、１つの信号線１０２に共通に配線されている。画素アレイ部１００には、画素アレイの動作に必要な電源電圧として電源電圧Ｖｄｄが信号線１０３により印加される。また、画素アレイ部１００は、第１の接地線４０１により低接地電位Ｖｓｓに接地される。すなわち、画素アレイ部１００は、この低接地電位Ｖｓｓに基づいて動作する。ここで、低接地電位Ｖｓｓは、後述する水平転送部３００等の接地電位ＧＮＤより低い電位である。ここで、接地電位ＧＮＤとしては、０Ｖを想定する。電源電圧Ｖｄｄとしては、例えば、２．７Ｖを想定する。また、低接地電位Ｖｓｓとしては、例えば、−０．９Ｖを想定する。なお、低接地電位Ｖｓｓは、請求の範囲に記載の第１の接地電位の一例である。接地電位ＧＮＤは、請求の範囲に記載の第２の接地電位の一例である。

【0019】

水平転送部３００は、画素アレイ部１００から出力された画像信号に対して処理を行うものである。この処理には、後述する画像信号のアナログデジタル変換（ＡＤ変換）等が該当する。この水平転送部３００には、画素アレイ部１００の１行分の画素１１０に対応する出力信号が同時に入力される。この入力された画像信号に対して、水平転送部３００は、信号処理を行った後に水平方向に転送を行って信号線３０１に出力する。水平転送部３００から出力された画像信号は、固体撮像装置１０の外部に供給される。また、上述のＡＤ変換における基準となる電圧である参照電圧が、後述する参照電圧補正部６００から信号線６０１を経由して入力される。この水平転送部３００における処理の詳細については、後述する。また、水平転送部３００は、信号線１０３により電源電圧Ｖｄｄが印加され、第２の接地線３０３により接地電位ＧＮＤに接地される。

【0020】

垂直駆動部２００は、制御信号を生成して画素アレイ部１００に対して出力するものである。この垂直駆動部２００は、画素アレイ部１００の全ての行に対応する信号線１０１に対して制御信号を出力する。垂直駆動部２００による制御信号には、画素アレイ部１００の画素１１０に対して露光の開始および停止を制御するための信号出力と露光により得られた画像信号の画素１１０からの読出しを制御するための信号出力とが含まれる。なお、垂直駆動部２００は、水平転送部３００と同様に、信号線１０３により電源電圧Ｖｄｄが印加され、第２の接地線３０３により接地電位ＧＮＤに接地される。

【0021】

参照電圧生成部５００は、水平転送部３００における処理に必要となる参照電圧を生成し、信号線５０１に出力するものである。参照電圧生成部５００の詳細については、後述する。また、参照電圧生成部５００は、水平転送部３００と同様に、信号線１０３により電源電圧Ｖｄｄが印加され、第２の接地線３０３により接地電位ＧＮＤに接地される。

【0022】

参照電圧補正部６００は、信号線５０１から入力された参照電圧を補正し、信号線６０１に出力するものである。参照電圧補正部６００の詳細については、後述する。

【0023】

接地電位生成部４００は、上述の低接地電位Ｖｓｓを生成するものである。この接地電位生成部４００には、例えば、電源電圧として印加された電源電圧Ｖｄｄを低接地電位Ｖｓｓに変換するスイッチングレギュレータを使用することができる。

【0024】

［画素の回路構成］
図２は、本技術の第１の実施の形態における画素１１０の構成例を示す図である。この画素１１０は、光電変換部１１１と、電荷転送部１１３と、電荷保持部１１５と、電荷排出部１１４と、増幅部１１６と、選択部１１７と、オーバーフロードレイン１１２とを備える。なお、オーバーフロードレイン１１２、電荷転送部１１３、電荷排出部１１４、増幅部１１６および選択部１１７は、ＮチャンネルＭＯＳトランジスタにより構成される。

【0025】

画素１１０には、信号線１０１および１０２が接続されている。信号線１０１は、複数の信号線（ＯＦＤ、ＴＲ、ＲＳＴおよびＳＥＬ）により構成されている。オーバーフロードレイン制御信号線ＯＦＤ（Over Flow Drain）は、オーバーフロードレイン１１２に制御信号を伝達する信号線である。転送信号線ＴＲ（Transfer）は、電荷転送部１１３に制御信号を伝達する信号線である。リセット信号線ＲＳＴ（Reset）は、電荷排出部１１４に制御信号を伝達する信号線である。選択信号線ＳＥＬ（Select）は、選択部１１７に制御信号を伝達する信号線である。同図に表したように、これらは何れもＭＯＳトランジスタのゲートに接続される。ゲートおよびソース間の閾値電圧以上の電圧（以下、オン信号と称する。）がこれらの信号線を通して入力されると、該当するＭＯＳトランジスタが導通状態になる。また、信号線１０２には、出力信号Ｖｏが出力される。

【0026】

これらの他に、画素１１０は、信号線１０３により電源電圧Ｖｄｄが印加され、第１の接地線３０３により低接地電位Ｖｓｓに接地される。

【0027】

同図に表したように、光電変換部１１１のアノードは第１の接地線４０１に接続され、カソードは電荷転送部１１３のソースとオーバーフロードレイン１１２のソースに接続される。オーバーフロードレイン１１２のゲートおよびドレインは、それぞれＯＦＤおよび信号線１０３に接続される。電荷転送部１１３のドレインは、電荷排出部１１４のソース、増幅部１１６のゲートおよび電荷保持部１１５の一端に接続される。電荷保持部１１５の他の一端は、第１の接地線４０１に接続される。電荷転送部１１３のゲートはＴＲ信号線に接続される。電荷排出部１１４のゲートおよびドレインは、それぞれリセット信号線ＲＳＴおよび信号線１０３に接続される。増幅部１１６のドレインおよびソースは、それぞれ信号線１０３および選択部１１７のドレインに接続される。選択部１１７のゲートおよびソースは、それぞれＳＥＬおよび信号線１０２に接続される。

【0028】

光電変換部１１１は、照射された光量に応じた電荷を生成し、生成した電荷を蓄積するものである。この光電変換部１１１は、フォトダイオードにより構成される。

【0029】

電荷転送部１１３は、転送信号線ＴＲにより制御されて、光電変換部１１１により生成された電荷を電荷保持部１１５に転送するものである。この電荷転送部１１３は、光電変換部１１１と電荷保持部１１５との間を導通させることにより電荷の転送を行う。

【0030】

電荷保持部１１５は、電荷転送部１１３により転送された電荷を保持するものである。この電荷保持部１１５は、半導体チップの拡散領域に形成された、いわゆるフローティングディフュージョンにより構成される。

【0031】

電荷排出部１１４は、リセット信号線ＲＳＴにより制御されて、電荷保持部１１５に保持された電荷を排出するものである。この電荷排出部１１４は、電荷保持部１１５と信号線１０３との間を導通させることにより、電荷の排出を行う。

【0032】

オーバーフロードレイン１１２は、光電変換部１１１で過剰に生成された電荷を排出するものである。また、このオーバーフロードレイン１１２は、光電変換部１１１と電源電圧Ｖｄｄとの間を導通させることにより光電変換部１１１に蓄積された電荷の排出をさらに行う。この際、オーバーフロードレイン１１２は、オーバーフロードレイン制御信号線ＯＦＤにより制御される。

【0033】

増幅部１１６は、電荷保持部１１５に保持された電荷に応じた電圧をソースに出力するものである。また、選択部１１７は選択信号線ＳＥＬにより制御され、この選択部１１７が導通状態の時に増幅部１１６のソースの電圧が信号線１０２に出力される。

【0034】

［画素における動作］
オーバーフロードレイン制御信号線ＯＦＤからオン信号が入力されるとオーバーフロードレイン１１２は導通し、光電変換部１１１のカソードに電源電圧Ｖｄｄが印加される。これにより、光電変換部１１１に蓄積された電荷が排出され、画素１１０は初期化、すなわちリセットされる。その後、露光量に応じた電荷が新たに生成されて、光電変換部１１１に蓄積される。すなわち、露光が開始される。

【0035】

所定の露光時間が経過した後、リセット信号線ＲＳＴからオン信号が入力されて電荷排出部１１４が導通し、電荷保持部１１５に電源電圧Ｖｄｄが印加される。これにより、電荷保持部１１５に蓄積されていた暗電流に基づく電荷が排出される。この際、増幅部１１６は、電荷保持部１１５に蓄積された電荷に基づく信号が生成される。

【0036】

次に、選択信号線ＳＥＬからオン信号が入力されると選択部１１７が導通し、増幅部１１６により生成された信号が信号線１０２に出力される。この信号は、電荷が排出された状態で生成された信号であり、上述の画像信号の基準となるリセット電圧に応じた信号である。以下、この信号をリセット信号と称する。

【0037】

選択部１１７が導通した状態で、電荷排出部１１４を非導通の状態にする。その後、転送信号線ＴＲからオン信号が入力されることにより、電荷転送部１１３が導通する。これにより、光電変換部１１１と電荷保持部１１５との間が導通状態になり、光電変換部１１１に蓄積された電荷が電荷保持部１１５に転送される。また、増幅部１１６により、電荷保持部１１５に転送された電荷に応じた信号が生成される。

【0038】

次に、選択信号線ＳＥＬからオン信号が入力されると選択部１１７が導通し、増幅部１１６により生成された信号が信号線１０２に出力される。この信号は、固体撮像装置１０に入射した光に応じた画像信号に該当する。

【0039】

これらの操作により画素１１０から出力されたリセット信号および画像信号は、水平転送部３００により処理される。具体的には、画像信号からリセット信号が減算されて、画素１１０ごとの差異が除去される。このような方式は相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）と呼ばれる方式であり、撮像装置において広く使用される方式である。

【0040】

このように、画素１１０は、接地電位ＧＮＤより低い電位の低接地電位Ｖｓｓに基づいて動作する。すなわち、画素１１０の実質的な電源電圧は、低接地電位Ｖｓｓから電源電圧Ｖｄｄまでの電圧である。このため、光電変換部１１１は、この電圧の範囲において画像信号を生成する。接地電位ＧＮＤに基づいて動作するとともに電源電圧Ｖｄｄが印加される水平転送部３００等と比較して、光電変換部１１１のダイナミックレンジを広くすることができる。

【0041】

［水平転送部の構成］
図３は、本技術の第１の実施の形態における水平転送部３００の構成例を示す図である。この水平転送部３００は、定電流電源３１０と、アナログデジタル変換部（ＡＤＣ：Analog Digital Converter）３２０と、画像信号転送部３３０とを備える。

【0042】

信号線１０２は、定電流電源３１０の一端およびアナログデジタル変換部３２０の入力に接続される。定電流電源３１０の他の一端は、第２の接地線３０３に接続される。アナログデジタル変換部３２０の出力は、画像信号転送部３３０の入力に接続される。なお、アナログデジタル変換部３２０と画像信号転送部３３０との間は、信号線３０２により接続される。

【0043】

定電流電源３１０は、図２において説明した増幅部１１６の負荷として動作するものである。すなわち、増幅部１１６とともにソースフォロワ回路を構成する。

【0044】

アナログデジタル変換部３２０は、画素１１０から出力されたアナログの画像信号をデジタルの画像信号に変換し、出力するものである。この変換は、参照電圧に基づいて行われる。ここで、参照電圧とは、アナログの画像信号からデジタルの画像信号への変換を行う際の基準となる電圧である。同図の全てのアナログデジタル変換部３２０に対して同一の参照電圧が入力される。また、アナログデジタル変換部３２０は、前述したＣＤＳの処理も行う。アナログデジタル変換部３２０は、信号線１０３により電源電圧Ｖｄｄが印加され、第２の接地線３０３により接地電位ＧＮＤに接地される。アナログデジタル変換部３２０の構成の詳細については、後述する。

【0045】

画像信号転送部３３０は、複数のアナログデジタル変換部３２０により出力されたデジタルの画像信号を水平方向に転送するものである。具体的には、画像信号転送部３３０は、各画像信号を同図の左端に配置されたアナログデジタル変換部３２０が出力した画像信号から順に信号線３０１に対して出力する。

【0046】

［アナログデジタル変換部の構成］
図４は、本技術の第１の実施の形態におけるアナログデジタル変換部３２０の構成例を示す図である。同図のアナログデジタル変換部３２０は、比較部３２９と、カウント部３２６とを備える。

【0047】

比較部３２９は、アナログの画像信号および参照電圧を比較することによりアナログの画像信号および参照電圧の一致の検出を行うものである。この比較部３２９は、定電流電源３２１乃至３２３と、ＮチャンネルＭＯＳトランジスタ３２４および３２５とを備える。

【0048】

定電流電源３２１および３２２は、一端が信号線１０３に接続され、他の一端がそれぞれＮチャンネルＭＯＳトランジスタ３２４および３２５のドレインに接続される。ＮチャンネルＭＯＳトランジスタ３２４および３２５のゲートは、それぞれ信号線６０１および１０２に接続される。また、ＮチャンネルＭＯＳトランジスタ３２４および３２５のソースは、定電流電源３２３の一端に接続され、定電流電源の他の一端は、第２の接地線３０３に接続される。カウント部３２６の入力はＮチャンネルＭＯＳトランジスタ３２５のドレインに接続され、カウント部３２６の出力は信号線３０２に接続される。

【0049】

ＮチャンネルＭＯＳトランジスタ３２４および３２５ならびに定電流電源３２１乃至３２３により差動増幅器を構成し、ＮチャンネルＭＯＳトランジスタ３２４および３２５のゲートに入力された画像信号および参照電圧の比較を行う。この比較の結果は、ＮチャンネルＭＯＳトランジスタ３２５のドレインから出力される。例えば、参照電圧の方が画像信号の電圧より高い場合には、ＮチャンネルＭＯＳトランジスタ３２５のドレインの電位は、高いレベル（Ｈレベル）となる。この状態から、参照電圧が画像信号の電圧より低い状態に移行すると、ＮチャンネルＭＯＳトランジスタ３２５のドレインの電位は、低いレベル（Ｌレベル）に遷移する。この遷移は、参照電圧および画像信号の電圧が略等しい時に発生する。これにより、比較部３２９は、参照電圧および画像信号の電圧が略等しいことを検出してカウント部３２６に対して出力することができる。比較部３２９の出力は、信号線３０４を経由してカウント部３２６に出力される。

【0050】

カウント部３２６は、比較部３２９における比較の開始に伴ってカウントを開始し、比較部３２９による参照信号および画像信号の一致の検出に伴いカウントを停止するカウンタである。このカウント値をＡＤ変換の結果として出力する。このカウント部３２６は、アップカウントおよびダウンカウントの両方を行うことによりＣＤＳを行う。カウント部３２６の動作の詳細については、後述する。

【0051】

［参照電圧生成部の構成］
図５は、本技術の第１の実施の形態における参照電圧生成部５００の構成例を示す図である。この参照電圧生成部５００は、カウント部５１０と、デジタルアナログ変換部（ＤＡＣ：Digital Analog Converter）５２０と、抵抗５３０とを備える。

【0052】

カウント部５１０は、デジタルの参照電圧を生成するカウンタである。このカウント部５１０は、参照電圧に相当するデジタル値をダウンカウントすることによりランプ形状の参照電圧を生成する。

【0053】

デジタルアナログ変換部５２０は、カウント部５１０により生成されたデジタルの参照電圧をアナログの参照電流に変換するものである。このデジタルアナログ変換部５２０は、デジタル値として入力された参照電圧をアナログ値に変換するとともに電流として出力する。すなわち、デジタル信号からアナログ信号への変換とともに電圧から電流への変換を行う。

【0054】

抵抗５３０は、デジタルアナログ変換部５２０から出力された電流を電圧に変換するものである。この抵抗５３０は、デジタルアナログ変換部５２０の出力と第２の接地線３０３との間に接続される。デジタルアナログ変換部５２０の出力電流は、抵抗５３０を通して接地線３０３に流れることにより、参照電圧Ｖｒａｍｐに変換されて信号線５０１に出力される。

【0055】

カウント部５１０は、制御部（不図示）の制御により、設定された初期値のダウンカウントを開始する。これと同期して、前述のアナログデジタル変換部３２０における比較部３２９およびカウント部３２６の比較動作およびカウントが開始される。

【0056】

［アナログデジタル変換動作］
図６は、本技術の第１の実施の形態におけるＡＤ変換動作の一例を示す図である。同図は、アナログデジタル変換部３２０におけるＡＤ変換の様子を表したものである。また、同図は、アナログデジタル変換部３２０に入力された画素１１０の出力信号Ｖｏ、参照電圧Ｖｒａｍｐ、比較部３２９の出力およびカウント部３２６の出力ならびに低接地電位Ｖｓｓの関係を表したものである。同図において、低接地電位Ｖｓｓの波形に記載された破線は、０Ｖの電位を表すものである。また、同図に表したＡＤ変換動作は、前述した画素１１０からのリセット信号の出力に伴い開始される。

【0057】

［リセット電圧変換期間：Ｔ１乃至Ｔ５］
まず、画素１１０からリセット信号が出力信号Ｖｏとして出力される（Ｔ１）。リセット信号が安定した後に参照電圧生成部５００のカウント部５１０がダウンカウントを開始し、参照電圧Ｖｒａｍｐがランプ形状に低下、すなわち直線的に低下する。同時に、カウント部３２６がダウンカウントを開始する（Ｔ２）。その後、出力信号Ｖｏおよび参照電圧Ｖｒａｍｐが一致した時、比較部３２９の出力がＨレベルからＬレベルに遷移する。これにより、カウント部３２６はダウンカウントを停止する（Ｔ３）。カウント部５１０は、ダウンカウントを継続し、所定の期間の経過後に、ダウンカウントを停止する（Ｔ４）。その後、カウント部５１０が初期化されるとともに比較部３２９の出力もＬレベルからＨレベルに遷移する（Ｔ５）。一方、カウント部３２６は、カウント値を保持する。これによりカウント部３２６にリセット電圧に相当するデジタル値が保持される。

【0058】

［セトリング期間：Ｔ６］
次に、画素１１０から画像信号が出力信号Ｖｏとして出力される（Ｔ６）。その後、このＶｏが安定するまで待機する。

【0059】

［画像信号変換期間：Ｔ７乃至Ｔ１０］
セトリング期間の経過後、カウント部５１０のダウンカウントが開始され、再度参照電圧Ｖｒａｍｐがランプ形状に低下する。同時に、カウント部３２６は、アップカウントを開始する（Ｔ７）。その後、Ｖｏおよび参照電圧Ｖｒａｍｐが一致して、比較部３２９の出力がＨレベルからＬレベルに遷移する。これにより、カウント部３２６はアップカウントを停止する（Ｔ８）。カウント部５１０は、ダウンカウントを継続し、所定の期間の経過後に、ダウンカウントを停止する（Ｔ９）。その後、カウント部５１０が初期化されるとともに比較部３２９の出力もＬレベルからＨレベルに遷移する（Ｔ１０）。一方、カウント部３２６は、カウント値を保持する。このカウント値は、ＡＤ変換された画像信号として画像信号転送部３３０により水平転送される。

【0060】

このように、画像信号のＡＤ変換が行われる。また、カウント部３２６は、リセット電圧変換期間に行ったダウンカウントにより、リセット電圧を保持する。画像信号変換期間にこの保持したカウント値からアップカウントを行うことにより、画像信号からリセット電圧の減算を行うことができる。これにより、ＣＤＳが実行される。

【0061】

［低接地電位の変化］
図７は、本技術の第１の実施の形態における低接地電位の変化を示す図である。同図は、画素１１０、水平転送部３００の定電流電源３１０およびアナログデジタル変換部３２０、接地電位生成部４００、参照電圧生成部５００ならびに参照電圧補正部６００の信号等の関係を表した図である。便宜上、同図の接地電位生成部４００は、並列に接続された負電圧電源４０２およびキャパシタ４０３により構成される例を想定する。

【0062】

この接地電位生成部４００により生成された低接地電位Ｖｓｓは、画素１１０からＶｏが出力された際の負荷変動により電圧が変化する。また負電圧電源４０２の動作に伴って発生したノイズによっても電圧が変化する。通常、キャパシタ４０３により、これら低接地電位Ｖｓｓの変化は低減される。しかし、システムを小型化するため、小容量のキャパシタ４０３を接続した場合には、低接地電位Ｖｓｓの変化（ΔＶｓｓ）は大きいものとなる。このΔＶｓｓは、画素１１０の接地線に重畳されるため、出力信号Ｖｏが影響を受け、ΔＶｏの変化を生じる。そこで、参照電圧補正部６００により参照電圧を補正する。具体的には、ΔＶｓｓを検出して参照電圧にΔＶｏに相当する電圧を重畳させる。これにより、ΔＶｏが打ち消され、ＡＤ変換後の画像信号の変動を低減することができる。

【0063】

［参照電圧の補正］
図８は、本技術の第１の実施の形態における補正前の参照電圧を示す図である。同図は、出力信号Ｖｏ、補正前の参照電圧Ｖｒａｍｐ、比較部３２９の出力および低接地電位Ｖｓｓの関係を表したものである。なお、参照電圧Ｖｒａｍｐおよび比較部３２９の出力の波形に記載された破線は、出力信号Ｖｏが変化しなかった場合の波形を表したものである。同図に表したように、低接地電位ＶｓｓにΔＶｓｓの変化が生じたことにより、出力信号ＶｏにΔＶｏの変化が生じる。このＶｏと補正前の参照電圧Ｖｒａｍｐが比較されるため、比較部３２９の出力がＨレベルからＬレベルに遷移する時期がＴ８からＴ８'に変化し、ＡＤ変換された画像信号に誤差を生じることとなる。

【0064】

図９は、本技術の第１の実施の形態における補正後の参照電圧を示す図である。図８と比較して、参照電圧Ｖｒａｍｐに対してΔＶｏ'の補正がされている。なお、参照電圧Ｖｒａｍｐおよび比較部３２９の出力の波形に記載された二点鎖線は、比較のため図８における波形を示す線である。このように、参照電圧Ｖｒａｍｐを補正することにより、ＡＤ変換された画像信号の変動を削減することができる。

【0065】

［参照電圧補正部の構成］
図１０は、本技術の第１の実施の形態における参照電圧補正部６００を例示する図である。同図におけるａの参照電圧補正部６００は、定電流電源６０２および６０９と、ＮチャンネルＭＯＳトランジスタ６０８と、ＰチャンネルＭＯＳトランジスタ６０６および６０７と、抵抗６０３乃至６０５と、キャパシタ６１１とを備える。

【0066】

ＰチャンネルＭＯＳトランジスタ６０６および６０７のソースは、信号線１０３に接続される。ＰチャンネルＭＯＳトランジスタ６０６のドレインは、ＰチャンネルＭＯＳトランジスタ６０７のゲートおよびＮチャンネルＭＯＳトランジスタ６０８のドレインに接続される。ＰチャンネルＭＯＳトランジスタ６０７のドレインは定電流電源６０９の一端に接続され、定電流電源６０９の他の一端は第２の接地線３０３に接続される。ＮチャンネルＭＯＳトランジスタ６０８のソースは抵抗６０５の一端に接続され、抵抗６０５の他の一端は第２の接地線３０３に接続される。定電流電源６０２は一端が信号線１０３に接続され、他の一端が抵抗６０３および６０４の一端に接続される。抵抗６０３および６０４の他の一端は、それぞれ第２の接地線３０３およびＮチャンネルＭＯＳトランジスタ６０８のゲートに接続される。キャパシタ６１１は、ＮチャンネルＭＯＳトランジスタ６０８のゲートおよび第１の接地線４０１の間に接続される。なお、信号線５０１および６０１は、参照電圧補正部６００の内部において共通に接続されるとともにＰチャンネルＭＯＳトランジスタ６０７のドレインが接続される。

【0067】

キャパシタ６１１は、結合用キャパシタであり、低接地電位Ｖｓｓの変化分ΔＶｓｓをＮチャンネルＭＯＳトランジスタ６０８のゲートに入力する。ＮチャンネルＭＯＳトランジスタ６０８および抵抗６０５は、ΔＶｓｓを増幅するとともにΔＶｓｓをドレイン電流Ｉｄの変化（ΔＩｄ）に変換する増幅回路を構成する。定電流電源６０２、抵抗６０３および抵抗６０４は、ＮチャンネルＭＯＳトランジスタ６０８のゲートにバイアス電圧を供給するバイアス回路である。ＰチャンネルＭＯＳトランジスタ６０６および６０７は、カレントミラー回路を構成し、Ｉｄと等しい電流を信号線５０１および６０１に供給する。定電流電源６０９は、ＰチャンネルＭＯＳトランジスタ６０７のドレイン負荷である。この定電流電源６０９に流れる電流とＩｄとの差分が、信号線５０１および６０１に供給される電流になる。ＰチャンネルＭＯＳトランジスタ６０６および６０７ならびに定電流電源６０９は、参照電圧の補正を行う補正回路を構成する。

【0068】

定常時には、バイアス回路により設定されたドレイン電流ＩｄがＮチャンネルＭＯＳトランジスタ６０８に流れる。このＩｄと定電流電源６０９の電流値とを同じ値に設定する。これにより、定常時には、参照電圧補正部６００から信号線５０１および６０１に流れる電流は０Ａとなる。

【0069】

低接地電位Ｖｓｓが低下すると、この変化（ΔＶｓｓ）が増幅回路により増幅されてＩｄが減少する。このＩｄの減少に相当する電流が信号線５０１および６０１から定電流電源６０９に流れる。このため、図５において説明した抵抗５３０に流れる電流が減少し、参照電圧Ｖｒａｍｐも低下する。

【0070】

同図におけるｂは、参照電圧補正部６００の他の例である。この参照電圧補正部６００は、定電流電源６２２および６２９と、アンプ６２４と、ＰチャンネルＭＯＳトランジスタ６２６および６２７と、抵抗６２３乃至６２５と、キャパシタ６３１とを備える。

【0071】

この参照電圧補正部６００は、同図におけるａのＮチャンネルＭＯＳトランジスタ６０８および抵抗６０５からなる増幅部をアンプ６２４および抵抗６２５からなる電圧電流変換回路に置き換えた回路に相当するため、説明を省略する。

【0072】

［参照電圧補正処理］
図１１は、本技術の第１の実施の形態における参照電圧補正処理の処理手順の一例を示す図である。まず、画素１１０が画像信号を水平転送部３００に対して出力する（ステップＳ９０１）。次に、参照電圧生成部５００が参照電圧を生成する（ステップＳ９０２）。次に、参照電圧補正部６００が参照電圧の補正を行う（ステップＳ９０３）。最後に、アナログデジタル変換部３２０が補正された参照電圧に基づいて画像信号のＡＤ変換を行う（ステップＳ９０４）。

【0073】

このように、本技術の第１の実施の形態では、画素に印加される低接地電位Ｖｓｓの変化に応じて参照電圧Ｖｒａｍｐを補正し、これを基準として画像信号のＡＤ変換を行う。このため、低接地電位Ｖｓｓの変化に起因して画像信号が変動した場合において、ＡＤ変換後の画像信号の変動を低減することができる。

【0074】

＜２．第２の実施の形態＞
上述の実施の形態では、接地電位生成部４００が常時、低接地電位Ｖｓｓの生成を行っていた。これに対し、本技術の第２の実施の形態では、画像信号のＡＤ変換を行う期間に、接地電位生成部４００の動作を停止させる。これにより、接地電位生成部４００が発生するノイズの影響を低減する。

【0075】

［固体撮像装置の構成］
図１２は、本技術の第２の実施の形態における固体撮像装置１０の構成例を示す図である。この固体撮像装置１０は、接地電位制御部７００を備える点で、図１において説明した固体撮像装置１０と異なる。

【0076】

接地電位制御部７００は、接地電位生成部４００を制御するものである。この接地電位制御部７００は、水平転送部３００のアナログデジタル変換部３２０がＡＤ変換を行っている期間に、接地電位生成部４００における低接地電位Ｖｓｓの生成を停止させる。

【0077】

接地電位生成部４００は、接地電位制御部７００による制御に基づいて低接地電位Ｖｓｓを生成する。

【0078】

前述のように接地電位生成部４００は、スイッチングレギュレータ等により構成される。このため、低接地電位Ｖｓｓの生成にともないノイズが発生する。このノイズがＡＤ変換後の画像信号に重畳し、画像品質が低下する。そこで、本技術の第２の実施の形態では、アナログデジタル変換部３２０がＡＤ変換を行っている期間に接地電位生成部４００を停止させることにより、ノイズを減少させ、画像品質の低下を防止する。しかし、接地電位生成部４００が停止した期間には、低接地電位Ｖｓｓが給電されないため、低接地電位Ｖｓｓが徐々に低下（０Ｖに近づく）する。この低接地電位Ｖｓｓの変化により画像信号が影響を受けるため、参照電圧補正部６００により参照電圧を補正する。

【0079】

これ以外の固体撮像装置１０の構成は、図１において説明した固体撮像装置１０の構成と同様であるため、説明を省略する。

【0080】

［参照電圧の補正］
図１３は、本技術の第２の実施の形態における参照電圧の補正を示す図である。同図は、低接地電位Ｖｓｓ、出力信号Ｖｏ、補正前の参照電圧Ｖｒａｍｐおよび補正後の参照電圧Ｖｒａｍｐの関係を表したものである。接地電位制御部７００は、アナログデジタル変換部３２０がＡＤ変換を行う期間に、接地電位生成部４００を制御して低接地電位Ｖｓｓの生成を停止させる。アナログデジタル変換部３２０のＡＤ変換が終了した後、接地電位制御部７００は、接地電位生成部４００を制御して低接地電位Ｖｓｓの生成を再開させる。接地電位制御部７００は、この制御をライン毎に繰返し行い、接地電位生成部４００を間欠動作させる。このため、同図の低接地電位Ｖｓｓは、接地電位生成部４００が動作を停止した期間に変化する。この変化の影響を受け、出力信号ＶｏにΔＶｏの変化が生じる。そこで、参照電圧補正部６００により参照電圧の補正を行う。同図に表したように、ΔＶｏの変化に応じて参照電圧Ｖｒａｍｐを補正し、ＡＤ変換後の画像信号の変動を低減することができる。

【0081】

このように、本技術の第２の実施の形態では、ＡＤ変換を行う期間に、接地電位生成部４００の動作を停止させるとともに参照電圧を補正する。これにより、画像信号のノイズを低減することができ、画像品質の低下を防ぐことができる。

【0082】

＜３．第３の実施の形態＞
上述の第１の実施の形態では、画素アレイ部とそれ以外の部分を同一の半導体チップに形成していた。これに対し、本技術の第３の実施の形態では、これらを異なる半導体チップに形成する。これにより、低接地電位Ｖｓｓおよび接地電位ＧＮＤの分離を容易にすることができる。

【0083】

［固体撮像装置の構成］
図１４は、本技術の第３の実施の形態における固体撮像装置１０の構成例を示す図である。この固体撮像装置１０は、画素アレイチップ８１０と、周辺回路チップ８２０とを備える。

【0084】

画素アレイチップ８１０は、画素アレイ部１００が形成された半導体チップである。すなわち、この画素アレイチップ８１０は、低接地電位Ｖｓｓに基づいて動作する回路等が形成された半導体チップである。画素アレイ部１００は、画素アレイチップ８１０のウェル領域８１１に形成されており、このウェル領域８１１に第１の接地線４０１が接続されて、低接地電位Ｖｓｓに接地される。

【0085】

周辺回路チップ８２０は、垂直駆動部２００、水平転送部３００、参照電圧生成部５００、参照電圧補正部６００および接地電位生成部４００が形成されたチップである。この周辺回路チップは、接地電位ＧＮＤに基づいて動作する回路等が形成された半導体チップである。垂直駆動部２００等は、周辺回路チップ８２０のウェル領域８２１に形成されており、このウェル領域８２１に第２の接地線３０３が接続されて、接地電位ＧＮＤに接地される。

【0086】

このように、本技術の第３の実施の形態の固体撮像装置１０は、低接地電位Ｖｓｓおよび接地電位ＧＮＤに接地される回路等がそれぞれ異なる半導体チップに形成されている。このため、これらの電位に接地するための第１の接地線４０１および第２の接地線は、それぞれのウェル領域８１１およびウェル領域８２１に接続することができる。

【0087】

なお、画素アレイ部１００等の構成は、図１において説明した固体撮像装置１０と同様であるため、説明を省略する。

【0088】

このように、本技術の第３の実施の形態では、固体撮像装置１０を画素アレイチップ８１０および周辺回路チップ８２０により構成し、画素アレイチップ８１０のウェル領域に第１の接地線４０１を接続する。これにより、低接地電位Ｖｓｓおよび接地電位ＧＮＤの分離を容易にすることができる。

【0089】

上述のように、本技術の実施の形態では、周辺回路の接地電位より低い低接地電位Ｖｓｓが画素に印加される。この低接地電位Ｖｓｓが変化しても、参照電圧を補正して画像信号のＡＤ変換を行うことにより、変換後の画像信号の変動を低減することができる。これにより、画像品質の低下を防止することができる。

【0090】

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

【0091】

また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。

【0092】

なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

【0093】

なお、本技術は以下のような構成もとることができる。
（１）第１の接地線に印加される第１の接地電位に基づいて動作し、照射された光に応じたアナログの画像信号を出力する画素と、
第２の接地線に印加される前記第１の接地電位より高い第２の接地電位に基づいて動作し、前記アナログの画像信号からデジタルの前記画像信号への変換を行う際の基準となる参照電圧に基づいて前記変換を行うアナログデジタル変換部と、
前記第２の接地電位に基づいて動作し、前記参照電圧を生成する参照電圧生成部と、
前記第１の接地電位の変化に応じて前記生成された前記参照電圧を補正して前記アナログデジタル変換部に供給する参照電圧補正部と
を具備する固体撮像装置。
（２）前記第１の接地電位を生成して前記第１の接地線に印加する接地電位生成部をさらに具備する前記（１）に記載の固体撮像装置。
（３）前記アナログデジタル変換部における前記変換の際に前記参照電圧生成部における前記第１の接地電位の生成動作を停止させる接地電位制御部をさらに具備する前記（２）に記載の固体撮像装置。
（４）前記アナログデジタル変換部は、
前記アナログの画像信号および前記参照電圧を比較することにより前記アナログの画像信号および前記参照電圧の一致の検出を行う比較部と、
前記比較部における前記比較の開始から前記検出までの期間にカウントを行い、カウント値を前記デジタルの画像信号として出力するカウント部と
を備える
前記（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記画素および前記アナログデジタル変換部に同一の電源電圧が印加される前記（１）から（４）のいずれかに記載の固体撮像装置。
（６）行列形状に配置される複数の前記画素と、
１行に配置された複数の前記画素から出力された前記アナログの画像信号に対してそれぞれ前記変換を行う複数の前記アナログデジタル変換部と、
を具備し、
前記参照電圧補正部は、前記複数のアナログデジタル変換部のそれぞれに同一の前記補正された前記参照電圧を供給する
前記（１）から（５）のいずれかに記載の固体撮像装置。
（７）前記画素と前記アナログデジタル変換部および前記参照電圧生成部とは異なる半導体チップに形成されるとともに前記画素が形成された前記半導体チップのウェル領域に前記第１の接地電位が印加される前記（１）から（６）のいずれかに記載の固体撮像装置。
（８）第１の接地線に印加される第１の接地電位に基づいて動作し、照射された光に応じたアナログの画像信号を出力する画像信号出力手順と、
第２の接地線に印加される前記第１の接地電位より高い第２の接地電位に基づいて動作し、前記アナログの画像信号からデジタルの前記画像信号への変換を行う際の基準となる参照電圧に基づいて前記変換を行うアナログデジタル変換手順と、
前記第２の接地電位に基づいて動作し、前記参照電圧を生成する参照電圧生成手順と、
前記第１の接地電位の変化に応じて前記生成された前記参照電圧を補正して前記アナログデジタル変換部に供給する参照電圧補正手順と
を具備する固体撮像装置の駆動方法。

【符号の説明】

【0094】

１０ 固体撮像装置
１００ 画素アレイ部
１１０ 画素
２００ 垂直駆動部
３００ 水平転送部
３０３ 第２の接地線
３１０ 定電流電源
３２０ アナログデジタル変換部
３２６、５１０ カウント部
３２９ 比較部
３３０ 画像信号転送部
４００ 接地電位生成部
４０１ 第１の接地線
５００ 参照電圧生成部
５２０ デジタルアナログ変換部
５３０ 抵抗
６００ 参照電圧補正部
７００ 接地電位制御部
８１０ 画素アレイチップ
８１１、８２１ ウェル領域
８２０ 周辺回路チップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】