特許 6795882 有機電界発光表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6795882

(24)【登録日】2020年11月17日

(45)【発行日】2020年12月2日

(54)【発明の名称】有機電界発光表示装置

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20201119BHJP

   G09G 3/20 20060101ALI20201119BHJP

   H01L 51/50 20060101ALI20201119BHJP

   H05B 33/12 20060101ALI20201119BHJP

【ＦＩ】

   G09G3/3233

   G09G3/20 621J

   G09G3/20 624B

   G09G3/20 641D

   G09G3/20 670A

   G09G3/20 670E

   H05B33/14 A

   H05B33/12 B

【請求項の数】21

【全頁数】53

(21)【出願番号】特願2015-188345(P2015-188345)

(22)【出願日】2015年9月25日

(65)【公開番号】特開2016-81046(P2016-81046A)

(43)【公開日】2016年5月16日

【審査請求日】2018年8月15日

(31)【優先権主張番号】10-2014-0136617

(32)【優先日】2014年10月10日

(33)【優先権主張国】KR

【前置審査】

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】特許業務法人共生国際特許事務所

(72)【発明者】

【氏名】朴 慶泰

【審査官】 武田 悟

(56)【参考文献】

【文献】 特開２０１０−２１７６６１（ＪＰ，Ａ）

【文献】 特開２００９−３００９（ＪＰ，Ａ）

【文献】 特開２０１０−２４９８８３（ＪＰ，Ａ）

【文献】 特開２００９−６９５１４（ＪＰ，Ａ）

【文献】 特開２０１５−２２８３６１（ＪＰ，Ａ）

【文献】 特開２０１６−１３０７（ＪＰ，Ａ）

【文献】 韓国登録特許第１０−０６６６６３９（ＫＲ，Ｂ１）

【文献】 米国特許出願公開第２０１２／０００１８９６（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１４／０２４０３０４（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１４／０２９２８２７（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／２０ − ３／３８

Ｇ０２Ｆ １／１３３

Ｈ０１Ｌ ２７／３２ ， ５１／５０

Ｈ０５Ｂ ３３／００ −３３／２８

(57)【特許請求の範囲】

【請求項1】

データ線及び補助データ線と、
前記データ線及び前記補助データ線と交差する走査線及び発光制御線と、
前記データ線、前記走査線及び前記発光制御線が交差する位置に形成される表示画素と、
前記補助データ線、前記走査線及び前記発光制御線が交差する位置に形成される補助画素と、
前記補助画素に接続される補助線を含み、
前記表示画素のうち第１画素は、
第１有機発光ダイオードと、
前記第１有機発光ダイオードに接続され、多数のトランジスターを含み前記第１有機発光ダイオードに駆動電流を供給する第１表示画素駆動部と、を含み、
前記表示画素のうち第２画素は、
前記補助線に接続された第２有機発光ダイオードと、
前記第２有機発光ダイオードと断線された第２表示画素駆動部を含み、
前記補助画素は、
前記補助線に駆動電流を供給する補助画素駆動部と、
前記補助線及び第１電源電圧線に接続される補助トランジスターであって、制御信号によって第１電源電圧を前記補助線に伝達する前記補助トランジスターと、
を含み、
前記第１有機発光ダイオードの放電期間は前記補助トランジスターのターンオン期間と一致せず、
前記放電期間中、前記第１有機発光ダイオードのアノード電極と第２電源電圧線との間に電流が流れ、前記第１画素と前記第２画素とは同じ前記走査線と同じ前記発光制御線に接続されることを特徴とする有機電界発光表示装置。

【請求項2】

前記補助線は、第ｐ（ｐは正の整数）行の補助画素に接続されて、第ｐ行の表示画素を横切ることを特徴とする請求項１に記載の有機電界発光表示装置。

【請求項3】

前記補助線は、前記第ｐ行の補助画素と前記第ｐ行の表示画素のうちいずれか一つが接続されることを特徴とする請求項２に記載の有機電界発光表示装置。

【請求項4】

前記第ｐ行の補助画素と前記第ｐ行の表示画素は、第ｋ−１（ｋは、２以上の正の定数）及び第ｋ走査線と第ｋ発光制御線とに接続されることを特徴とする請求項２に記載の有機電界発光表示装置。

【請求項5】

前記補助トランジスターの制御電極は、第ｋ＋α（αは正の定数）発光制御線に接続された発光ステージのプールダウン制御ノードに接続されることを特徴とする請求項２に記載の有機電界発光表示装置。

【請求項6】

前記第ｐ行の補助画素は、
第ｋ＋α発光制御線と前記補助トランジスターの制御電極に接続されて第ｋ＋α発光制御線に供給される発光制御信号を反転して前記補助トランジスターの制御電極に供給するインバーターをさらに含むことを特徴とする請求項２に記載の有機電界発光表示装置。

【請求項7】

前記第ｐ行の補助画素は、
前記補助トランジスターの制御電極とゲートオフ電圧とが供給されるゲートオフ電圧線に接続された補助制御トランジスターと、
前記補助トランジスターの制御電極とゲートオン電圧とが供給されるゲートオン電圧線に接続された抵抗をさらに含み、
前記補助制御トランジスターの制御電極は第ｋ＋α発光制御線に接続されることを特徴とする請求項２に記載の有機電界発光表示装置。

【請求項8】

前記走査線に走査信号を供給する走査駆動部と、
前記発光制御線に発光制御信号を供給する発光駆動部と、
前記データ線にデータ電圧を供給する第１データ駆動部と、
前記補助データ線に補助データ電圧を供給する第２データ駆動部と、をさらに含み、
前記第２データ駆動部は前記第ｐ行の表示画素に供給されるデータ電圧に同期化して前記第ｐ行の補助画素に補助データ電圧を供給することを特徴とする請求項２に記載の有機電界発光表示装置。

【請求項9】

前記第２データ駆動部は、
前記表示画素のうち少なくとも一つの第２画素の座標値にあたるデジタルビデオデータを補助データに算出する補助データ算出部と、
前記補助データを保存し、所定の期間ごとに初期化データに更新されるメモリーと、
前記メモリーから前記補助データまたは初期化データの入力を受けて、前記補助データまたは初期化データを補助データ電圧に変換して出力する補助データ電圧変換部と、
を含むことを特徴とする請求項８に記載の有機電界発光表示装置。

【請求項10】

前記補助画素駆動部は、
制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、
前記補助データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、
前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、
前記第１トランジスターの制御電極と第２電源電圧が供給される第２電源電圧線とに接続される第４トランジスターと、
前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、
前記第１トランジスターの第２電極と前記補助線とに接続される第６トランジスターと、
前記補助線と前記第２電源電圧線とに接続される第７トランジスターと、
前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタと、を含み、
前記第２及び第３トランジスターの制御電極は前記第ｋ走査線に接続されて、前記第４及び第７トランジスターの制御電極は前記第ｋ−１走査線に接続されて、前記第５及び第６トランジスターの制御電極は前記第ｋ発光制御線に接続されることを特徴とする請求項４に記載の有機電界発光表示装置。

【請求項11】

前記補助線は第ｐ＋β（ｐ及びβは正の定数）行の補助画素に接続されて、第ｐ行の表示画素を横切ることを特徴とする請求項１に記載の有機電界発光表示装置。

【請求項12】

前記補助線は前記第ｐ＋β行の補助画素と前記第ｐ行の表示画素のうちいずれか一つが接続されることを特徴とする請求項１１に記載の有機電界発光表示装置。

【請求項13】

前記第ｐ行の表示画素は第ｋ−１（ｋは２以上の正の定数）及び第ｋ走査線と第ｋ発光制御線に接続され、
前記第ｐ＋β行の補助画素は第ｋ＋β−１及び第ｋ＋β走査線と第ｋ＋β発光制御線に接続されることを特徴とする請求項１１に記載の有機電界発光表示装置。

【請求項14】

前記補助トランジスターの制御電極は第ｋ＋β走査線に接続されることを特徴とする請求項１１に記載の有機電界発光表示装置。

【請求項15】

前記走査線に走査信号を供給する走査駆動部と、
前記発光制御線に発光制御信号を供給する発光駆動部と、
前記データ線にデータ電圧を供給する第１データ駆動部と、
前記補助データ線に補助データ電圧を供給する第２データ駆動部と、をさらに含み、
前記第２データ駆動部は第ｋ＋β行の表示画素に供給されるデータ電圧に同期化して第ｋ行の補助画素に補助データ電圧を供給することを特徴とする請求項１１に記載の有機電界発光表示装置。

【請求項16】

前記第２データ駆動部は、
前記表示画素のうち少なくとも一つの第２画素の座標値にあたるデジタルビデオデータを補助データに算出する補助データ算出部と、
前記補助データを保存して、所定の期間ごとに初期化データに更新されるメモリーと、
前記メモリーから前記補助データまたは初期化データの入力を受けて、前記補助データまたは初期化データを補助データ電圧に変換して、β水平期間ほど遅延して前記補助データ電圧を出力する補助データ電圧変換部と、
を含むことを特徴とする請求項１５に記載の有機電界発光表示装置。

【請求項17】

前記補助画素駆動部は、
制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、
前記補助データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、
前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、
前記第１トランジスターの制御電極と第２電源電圧が供給される第２電源電圧線とに接続される第４トランジスターと、
前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、
前記第１トランジスターの第２電極と前記補助線とに接続される第６トランジスターと、
前記補助線と前記第３電源電圧線とに接続される第７トランジスターと、
前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタとを含み、
前記第２及び第３トランジスターの制御電極は前記第ｋ＋β走査線に接続されて、前記第４及び第７トランジスターの制御電極は前記第ｋ＋β−１走査線に接続されて、前記第５及び第６トランジスターの制御電極は前記第ｋ＋β発光制御線に接続されることを特徴とする請求項１３に記載の有機電界発光表示装置。

【請求項18】

前記補助画素駆動部は、
制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、
前記補助データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、
前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、
前記第１トランジスターの制御電極と前記第１電源電圧線とに接続される第４トランジスターと、
前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、
前記第１トランジスターの第２電極と前記補助線とに接続される第６トランジスターと、
前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキ
ャパシタとを含み、
前記第２及び第３トランジスターの制御電極は前記第ｋ＋β走査線に接続されて、前記第４トランジスターの制御電極は前記第ｋ＋β−１走査線に接続されて、前記第５及び第６トランジスターの制御電極は前記第ｋ＋β発光制御線に接続されることを特徴とする請求項１３に記載の有機電界発光表示装置。

【請求項19】

前記第１表示画素駆動部は、
制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、
前記データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、
前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、
前記第１トランジスターの制御電極と第２電源電圧が供給される第２電源電圧線とに接続される第４トランジスターと、
前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、
前記第１トランジスターの第２電極と前記第１有機発光ダイオードのアノード電極とに接続される第６トランジスターと、
前記第１有機発光ダイオードのアノード電極と前記第２電源電圧線とに接続される第７トランジスターと、
前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタと、
を含むことを特徴とする請求項１に記載の有機電界発光表示装置。

【請求項20】

前記第１電源電圧は、１フレーム期間の間三角波で供給されることを特徴とする請求項１に記載の有機電界発光表示装置。

【請求項21】

前記補助トランジスターの個数は前記補助線の個数と同一であることを特徴とする請求項１に記載の有機電界発光表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機電界発光表示装置に関する。

【背景技術】

【0002】

情報化社会が発展するにつれて画像を表示するための表示装置に対する要求が多様な形態で増加しており、近来には液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）のようなさまざまな平板表示装置が活用されている。

【0003】

平板表示装置のうち有機電界発光表示装置は、データ線、走査線、及びデータ線と走査線との交差領域にマトリックス形態で配置された複数の画素を含む表示パネル、データ線にデータ電圧を供給するデータ駆動部、及び走査線に走査信号を供給する走査駆動部を具備する。また、表示パネルは、複数の電源電圧を供給する電源供給部をさらに具備する。

【0004】

画素それぞれは、複数のトランジスターを利用して走査信号が供給される時、データ線を介して供給されるデータ電圧によって複数の電源電圧のうち第１電源電圧から有機発光ダイオード（ＯｒｇａｎＩＣ ＬｉｇｈＴ ＥｍｉＴＴｉｎｇ Ｄｉｏｄｅ）へ流れる電流量によって所定の明るさで発光する。

【0005】

一方、有機電界発光表示装置の製造工程中に画素のトランジスターに不良が発生することがあり、これにより有機電界発光表示装置の歩留まりが低下するような問題がある。これを改善するために、有機電界発光表示装置に補助画素を形成して、不良画素を補助画素のうちいずれか一つと連結して不良画素をリペアするリペア方法（韓国登録特許第１０−０６６６３９号公報参照）が提案された。

【0006】

上記のリペア方法によれば、不良画素のトランジスターと有機発光ダイオードとの間の接続を切って、補助線を利用して補助画素のトランジスターと不良画素の有機発光ダイオードのアノード電極を接続される。その結果、補助画素のトランジスターを駆動して不良画素の有機発光ダイオードを発光させることができる。

【0007】

しかし、補助線と画素の有機発光ダイオードのアノード電極の間に寄生容量（ＰａｒａｓｉＴＩＣ ＣＡＰａｃｉＴａＮＣｅ）らが形成されることができ、補助線と隣接走査線との間にフリンジ容量（Ｆｒｉｎｇｅ ＣＡＰａｃｉＴａＮＣｅ）が形成されることができる。この場合、前記寄生容量と前記フリンジ容量とによって補助線の電圧が変動されうるので、リペアされた画素の有機発光ダイオードが誤発光するような問題が発生しえる。

【発明の概要】

【発明が解決しようとする課題】

【0008】

したがって、本発明は上記の従来技術の問題を解決するために案出されたものであり、その目的は、リペアされた画素の有機発光ダイオードが誤発光することを防止することができる有機電界発光表示装置を提供することである。

【課題を解決するための手段】

【0009】

上記の目的を達成するために本発明の一実施例に係る有機電界発光表示装置は、データ線と、前記データ線と並ぶ補助データ線と、前記データ線と交差する走査線と、前記走査線と並ぶ発光制御線と、前記データ線、前記走査線及び前記発光制御線に接続される表示画素と、前記補助データ線、前記走査線及び前記発光制御線に接続される補助画素と、前記補助画素に接続されて、前記表示画素を横切る補助線と、を含み、前記表示画素のうち第１画素は、第１有機発光ダイオードと、前記第１有機発光ダイオードに接続され、多数のトランジスターを含み前記第１有機発光ダイオードに駆動電流を供給する第１表示画素駆動部と、を含み、前記表示画素のうち第２画素は、前記補助線に接続された第２有機発光ダイオードと、前記第２有機発光ダイオードと断線された第２表示画素駆動部を含み、前記補助画素は、複数のトランジスターを含めて前記補助線に駆動電流を供給する補助画素駆動部と、前記補助線と第１電源電圧が供給される第１電源電圧線に接続されるＡトランジスター（または補助トランジスター）と、を含み、前記第１有機発光ダイオードの放電期間は前記補助トランジスターのターンオン期間と一致せず、前記放電期間中、前記第１有機発光ダイオードのアノード電極と第２電源電圧線との間に電流が流れ、前記第１画素と前記第２画素とは同じ前記走査線と同じ前記発光制御線に接続されることを特徴とする。

【0010】

また、前記補助線は第ｐ（ｐは正の整数）行の補助画素に接続されて、第ｐ行の表示画素を横切ることを特徴とする。

【0011】

また、前記補助線は前記第ｐ行の補助画素と前記第ｐ行の表示画素のうちいずれか一つが接続されることを特徴とする。

【0012】

また、前記第ｐ行の補助画素と前記第ｐ行の表示画素は、第ｋ-１（ｋは、２以上の正の定数）及び第ｋ走査線と第ｋ発光制御線とに接続されることを特徴とする。

【0013】

また、前記Ａトランジスターの制御電極は、第ｋ＋α（αは正の定数）発光制御線に接続された発光ステージのプールダウン制御ノードに接続されることを特徴とする。

【0014】

また、前記有機電界発光表示装置は、第ｋ＋α発光制御線と前記Ａトランジスターの制御電極に接続されて、第ｋ＋α発光制御線に供給される発光制御信号を反転して前記Ａトランジスターの制御電極に供給するインバーターをさらに含むことを特徴とする。

【0015】

また、前記補助画素は、前記Ａトランジスターの制御電極とゲートオフ電圧が供給されるゲートオフ電圧線に接続されたＢトランジスター（または補助制御トランジスター）と、前記Ａトランジスターの制御電極とゲートオン電圧が供給されるゲートオン電圧線に接続された抵抗をさらに含み、前記Ｂトランジスターの制御電極は、第ｋ＋α発光制御線に接続されることを特徴とする。

【0016】

また、前記有機電界発光表示装置は、前記走査線に走査信号を供給する走査駆動部と、前記発光制御線に発光制御信号を供給する発光駆動部と、前記データ線にデータ電圧を供給する第１データ駆動部と、前記補助データ線に補助データ電圧を供給する第２データ駆動部と、をさらに含み、前記第２データ駆動部は、前記第ｐ行の表示画素に供給されるデータ電圧に同期化して前記第ｐ行の補助画素に補助データ電圧を供給することを特徴とする。

【0017】

また、前記第２データ駆動部は、前記表示画素のうち少なくとも一つの第２画素の座標値にあたるデジタルビデオデータＤＡＴＡを補助データに算出する補助データ算出部と、前記補助データを保存し、所定の期間ごとに初期化データに更新されるメモリーと、前記メモリーから前記補助データまたは初期化データの入力を受けて、前記補助データまたは初期化データを補助データ電圧に変換して出力する補助データ電圧変換部と、を含むことを特徴とする。

【0018】

また、前記補助画素駆動部は、制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、前記補助データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、前記第１トランジスターの制御電極と第２電源電圧が供給される第２電源電圧線とに接続される第４トランジスターと、前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、前記第１トランジスターの第２電極と前記補助線とに接続される第６トランジスターと、前記補助線と前記第２電源電圧線とに接続される第７トランジスターと、前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタと、を含み、前記第２及び第３トランジスターの制御電極は、第ｋ走査線に接続されて、前記第４及び第７トランジスターの制御電極は、第ｋ−１走査線に接続されて、前記第５及び第６トランジスターの制御電極は、前記第ｋ発光制御線に接続されることを特徴とする。

【0019】

また、前記補助線は、第ｐ＋β（ｐ及びβは正の定数）行の補助画素に接続されて、第ｐ行の表示画素を横切ることを特徴とする。

【0020】

また、前記補助線は、前記第ｐ＋β行の補助画素と前記第ｐ行の表示画素のうちいずれか一つを接続することを特徴とする。

【0021】

また、前記第ｐ行の表示画素は、第ｋ−１（ｋは２以上の正の定数）及び第ｋ走査線と第ｋ発光制御線とに接続されて、前記第ｐ＋β行の補助画素は第ｋ＋β−１及び第ｋ＋β走査線と第ｋ＋β発光制御線に接続されることを特徴とする。

【0022】

また、前記Ａトランジスターの制御電極は、第ｋ＋β走査線に接続されることを特徴とする。

【0023】

また、前記有機電界発光表示装置は、前記走査線に走査信号を供給する走査駆動部と、前記発光制御線に発光制御信号を供給する発光駆動部と、前記データ線にデータ電圧を供給する第１データ駆動部と、前記補助データ線に補助データ電圧を供給する第２データ駆動部と、をさらに含み、前記第２データ駆動部は、前記第ｋ＋β行の表示画素に供給されるデータ電圧に同期化して前記第ｋ行の補助画素に補助データ電圧を供給することを特徴とする。

【0024】

また、前記第２データ駆動部は、前記表示画素のうち少なくとも一つの第２画素の座標値にあたるデジタルビデオデータＤＡＴＡを補助データに算出する補助データ算出部と、前記補助データを保存して、所定の期間ごとに初期化データに更新されるメモリーと、前記メモリーから前記補助データまたは初期化データの入力を受けて、前記補助データまたは初期化データを補助データ電圧に変換し、β水平期間ほど引き延ばして前記補助データ電圧を出力する補助データ電圧変換部と、を含むことを特徴とする。

【0025】

また、前記補助画素駆動部は、制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、前記補助データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、前記第１トランジスターの制御電極と第２電源電圧が供給される第２電源電圧線とに接続される第４トランジスターと、前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、前記第１トランジスターの第２電極と前記補助線とに接続される第６トランジスターと、前記補助線と前記第３電源電圧線とに接続される第７トランジスターと、前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタと、を含み、前記第２及び第３トランジスターの制御電極は、前記第ｋ＋β走査線に接続されて、前記第４及び第７トランジスターの制御電極は、前記第ｋ＋β-１走査線に接続されて、前記第５及び第６トランジスターの制御電極は、前記第ｋ＋β発光制御線に接続されることを特徴とする。

【0026】

また、前記補助画素駆動部は、制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、前記補助データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、前記第１トランジスターの制御電極と前記第１電源電圧線とに接続される第４トランジスターと、前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、前記第１トランジスターの第２電極と前記補助線とに接続される第６トランジスターと、前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタと、を含み、前記第２及び第３トランジスターの制御電極は、前記第ｋ＋β走査線に接続されて、前記第４トランジスターの制御電極は、前記第ｋ＋β-１走査線に接続されて、前記第５及び第６トランジスターの制御電極は、前記第ｋ＋β発光制御線に接続されることを特徴とする。

【0027】

また、前記第１表示画素駆動部は、制御電極の電圧によって前記駆動電流を制御する第１トランジスターと、前記データ線のうちいずれか一つと前記第１トランジスターの第１電極とに接続される第２トランジスターと、前記第１トランジスターの制御電極と第２電極とに接続される第３トランジスターと、前記第１トランジスターの制御電極と第２電源電圧が供給される第２電源電圧線とに接続される第４トランジスターと、前記第１トランジスターの第１電極と第３電源電圧が供給される第３電源電圧線とに接続される第５トランジスターと、前記第１トランジスターの第２電極と前記第１有機発光ダイオードのアノード電極とに接続される第６トランジスターと、前記第１有機発光ダイオードのアノード電極と前記第２電源電圧線とに接続される第７トランジスターと、前記第１トランジスターの制御電極と前記第３電源電圧線とに接続されるストレージキャパシタと、を含むことを特徴とする。

【0028】

また、前記第１電源電圧は、１フレーム期間の間三角波で供給されることを特徴とする。

【発明の効果】

【0029】

以上、上述したように本発明の実施例によれば、Ａトランジスターを利用して補助線を第１電源電圧に放電される。その結果、本発明の実施例では補助線と表示画素の有機発光ダイオードのアノード電極間の寄生容量と補助線とそれに隣接する走査線間のフリンジ容量によって補助線の電圧が変動することを防止することができる。したがって、本発明の実施例では有機発光ダイオードが誤発光することを防止することができるという効果を奏する。

【0030】

また、本発明の実施例によれば、リペアされた画素の座標値にあたるデジタルビデオデータＤＡＴＡを補助データに算出する。その結果、本発明の実施例ではリペアされた画素に接続された補助画素に前記リペアされた画素に供給されるべきデータ電圧と同一の補助データ電圧とを供給することができるという効果を奏する。

【0031】

また、本発明の実施例によれば、リペアされた画素に接続されない補助画素には、初期化データを供給する。その結果、本発明の実施例によればリペアされた画素に接続されない補助画素に接続される補助線の電圧変化によって表示領域の表示画素が影響を受けることを防止することができるという効果を奏する。

【0032】

さらに、本発明の実施例によれば、第１電源電圧を三角波で供給する。その結果、本発明の一実施例によれば、また他の電源電圧の電圧降下によってある一時点に発光するリペアされた画素が他の一時点で発光する補助画素よりもっと低い階調を表示するような問題を解決することができるという効果を奏する。

【図面の簡単な説明】

【0033】

【図1】本発明の一実施例に係る有機電界発光表示装置を示すブロック図である。

【図2】本発明の一実施例に係る表示画素、補助画素、補助線、補助データ線、及び第２データ駆動部を詳しく示すブロック図である。

【図3】図２の第２データ駆動部の駆動方法を示すフローチャートである。

【図4A】図２の第１データ駆動部から出力されるデータ電圧と第２データ駆動部との補助データ電圧変換部から出力される補助データ電圧を示す例示図面である。

【図4B】図２の第１データ駆動部から出力されるデータ電圧と第２データ駆動部との補助データ電圧変換部から出力される補助データ電圧を示す例示図面である。

【図5】本発明の一実施例に係る表示画素と補助画素とを詳しく示す回路図である。

【図6】図５の第ｋ＋α発光制御信号を出力する走査駆動部の第ｋ＋α発光ステージの一例を示す回路図である。

【図7】図５の表示画素と補助画素とに供給される信号、Ａトランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。

【図8】本発明のまた他の実施例に係る表示画素と補助画素を詳しく示す回路図。

【図9】図８の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。

【図10】本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。

【図11】本発明のまた他の実施例に係る表示画素、補助画素、補助線、補助データ線、及び第２データ駆動部を詳しく示すブロック図である。

【図12A】図１１の第１データ駆動部から出力されるデータ電圧と第２データ駆動部との補助データ電圧変換部から出力される補助データ電圧を示す例示図面である。

【図12B】図１１の第１データ駆動部から出力されるデータ電圧と第２データ駆動部との補助データ電圧変換部から出力される補助データ電圧を示す例示図面である。

【図13】本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。

【図14】図１３の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。

【図15】本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。

【図16】図１５の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。

【図17】第１電源電圧線に供給される第１電源電圧、第４電源電圧線に供給される第４電源電圧、及び垂直同期信号を示す波形図である。

【図18】本発明の一実施例に係る第１電源電圧の供給方法を示すフローチャートである。

【図19】第１及び第２三角波を有する第１電源電圧を示す事例示図面である。

【発明を実施するための形態】

【0034】

以下では、添付された図面を参照して本発明に係る好ましい実施例について詳しく説明する。明細書全体にかけて同一の参照番号は実質的に同一の構成要素を意味する。以下の説明で、本発明に係る公知機能あるいは構成についての具体的な説明が本発明の要旨を不要に曇らせることがあると判断される場合、その詳細な説明を省略する。また、以下の説明で使われる構成要素の名称は明細書作成の容易さを考慮して選択されたものであり、実際の製品の部品名称とは異なる場合がある。

【0035】

図１は、本発明の一実施例に係る有機電界発光表示装置を示すブロック図である。図１を参照すれば、本発明の一実施例に係る有機電界発光表示装置は、表示パネル１０、走査駆動部２０、第１データ駆動部３０、第２データ駆動部４０、タイミング制御部５０及び電源供給源６０を具備する。

【0036】

表示パネル１０にはデータ線（Ｄ１〜Ｄｍ、ｍは２以上の正の定数）、補助データ線ＲＤ１、ＲＤ２）、走査線（Ｓ１〜Ｓｎ＋１、ｎは２以上の正の定数）及び発光制御線（Ｅ１〜Ｅｎ）が形成される。データ線Ｄ１〜Ｄｍと補助データ線ＲＤ１、ＲＤ２は、互いに平行に形成されることができる。

【0037】

補助データ線ＲＤ１、ＲＤ２それぞれは、データ線Ｄ１〜Ｄｍの両側外方に形成されることができる。例えば、図２のように第１補助データ線ＲＤ１は、データ線Ｄ１〜Ｄｍの一側外方に形成されることができ、第２補助データ線ＲＤ２は、データ線Ｄ１〜Ｄｍの他側外方に形成されることができる。

【0038】

データ線Ｄ１〜Ｄｍと走査線Ｓ１〜Ｓｎ＋１は、互いに交差するように形成されることができる。補助データ線ＲＤ１、ＲＤ２と走査線Ｓ１〜Ｓｎ＋１も同様に互いに交差するように形成されることができる。走査線Ｓ１〜Ｓｎ＋１と発光制御線Ｅ１〜Ｅｎは、互いに平行に形成されることができる。

【0039】

表示パネル１０は、画像を表示する表示画素ＤＰが形成される表示領域ＤＡと表示領域ＤＡ以外の領域にあたる非表示領域ＮＤＡを含む。非表示領域ＮＤＡは、表示画素ＤＰをリペアするための補助画素（Ａｕｘｉｌｉａｒｙ Ｐｉｘｅｌ：ＲＰ）が形成される第１及び第２補助画素領域ＲＰＡ１、ＲＰＡ２を含むことができる。

【0040】

第１補助画素領域ＲＰＡ１には、第１補助データ線ＲＤ１に接続される補助画素ＲＰが形成されて、第２補助画素領域ＲＰＡ２には第２補助データ線ＲＤ２に接続される補助画素ＲＰが形成されることができる。

【0041】

表示領域ＤＡで、データ線Ｄ１〜Ｄｍと走査線Ｓ１〜Ｓｎ＋１の交差領域に表示画素ＤＰがマトリックス形態で配置されることができる。表示画素ＤＰそれぞれは、いずれか一つのデータ線、いずれか二つの走査線、及びいずれか一つの発光制御線に接続されることができる。

【0042】

補助画素領域ＲＰＡ１、ＲＰＡ２それぞれには、補助データ線ＲＤ１／ＲＤ２と走査線Ｓ１〜Ｓｎ＋１の交差領域に補助画素ＲＰが配置されることができる。補助画素ＲＰは、表示パネル１０の製造工程中に不良が発生した表示画素ＤＰをリペアするための画素である。補助画素ＲＰそれぞれは、いずれか一つの補助データ線、いずれか二つの走査線、いずれか一つの発光制御線、いずれか一つの補助線ＲＬに接続されることができる。補助線ＲＬは、補助画素ＲＰに接続されて、補助画素ＲＰから表示領域ＤＡに延びて表示画素ＤＰを横切るように形成される。

【0043】

表示画素ＤＰに不良が発生した場合、不良が発生した表示画素ＤＰをレーザー合線（Ｌａｓｅｒ ＳｈｏｒＴ−ＣｉｒｃｕｉＴ）工程により補助線ＲＬと接続させる。したがって、補助画素ＲＰは、補助線ＲＬを介して不良が発生した表示画素ＤＰに接続されて、補助画素ＲＰを利用して不良が発生した表示画素ＤＰをリペアすることができる。以下では説明の便宜のために、不良が発生してリペアされた表示画素ＤＰをリペアされた画素と称することにする。

【0044】

本発明の実施例に係る表示パネル１０の表示画素ＤＰ及び補助画素ＲＰについての詳しい説明は図２を参照して後述する。また、表示パネル１０には複数の電源電圧を表示画素ＤＰ及び補助画素ＲＰに供給するための複数の電源電圧線が形成されることができる。図１では説明の便宜のために複数の電源電圧線を図示しないことに注意しなければならない。

【0045】

走査駆動部２０は、走査線Ｓ１〜Ｓｎ＋１に走査信号を出力する走査信号出力部と発光制御線Ｅ１〜Ｅｎとに発光制御信号を出力する発光制御信号出力部とを含むことができる。走査信号出力部は、タイミング制御部５０から走査タイミング制御信号ＳＣＳの入力を受けて、走査タイミング制御信号ＳＣＳによって走査信号を走査線Ｓ１〜Ｓｎ＋１に出力する。

【0046】

発光制御信号出力部は、タイミング制御部５０から発光タイミング制御信号ＥＣＳの入力を受けて、発光タイミング制御信号ＥＣＳによって発光制御線Ｅ１〜Ｅｎに発光制御信号を出力する。

【0047】

走査信号出力部及び発光制御信号出力部は、表示パネル１０の非表示領域ＮＤＡにＡＳＧ（Ａｍｏｒｐｈｏｕｓ ＳｉｌＩＣｏｎ ＧａＴｅ ｉｎ Ｐｉｘｅｌ）方式またはＧＩＰ（ＧａＴｅ Ｄｒｉｖｅｒ ｉｎ Ｐａｎｅｌ）方式によって形成されることができる。この場合、走査信号出力部と発光制御信号出力部それぞれは、従属的に接続された走査ステージを含むことができる。

【0048】

走査ステージは、走査信号を走査線Ｓ１〜Ｓｎ＋１に順次出力し、発光ステージは発光制御信号を発光制御線Ｅ１〜Ｅｎに順次出力することができる。発光ステージについての詳しい説明は図６を参照して後述する。

【0049】

第１データ駆動部３０は、少なくとも一つのソースドライブＩＣを含む。ソースドライブＩＣは、タイミング制御部５０からデジタルビデオデータＤＡＴＡとソースタイミング制御信号ＤＣＳの入力を受ける。ソースドライブＩＣは、ソースタイミング制御信号ＤＣＳに応答してデジタルビデオデータＤＡＴＡをデータ電圧に変換する。ソースドライブＩＣは、走査信号それぞれに同期化してデータ電圧をデータ線Ｄ１〜Ｄｍに供給する。これによって、走査信号が供給される表示画素ＤＰにデータ電圧が供給される。

【0050】

第２データ駆動部４０は、タイミング制御部５０からリペア制御信号ＲＣＳ、デジタルビデオデータＤＡＴＡ、及びリペアされた画素の座標データＣＤの入力を受ける。第２データ駆動部４０は、リペア制御信号ＲＣＳ、デジタルビデオデータＤＡＴＡ、及びリペアされた画素の座標データＣＤを利用して補助データ電圧を生成する。第２データ駆動部４０は、走査信号それぞれに同期化して補助データ線ＲＤ１、ＲＤ２に補助データ電圧を供給する。これによって、走査信号が供給される補助画素ＲＰに補助データ電圧が供給される。

【0051】

特に、第２データ駆動部４０は、リペアされた画素をリペアするために、前記リペアされた画素に接続された補助画素に前記リペアされた画素に供給されるべきデータ電圧と同一の補助データ電圧を供給する。第２データ駆動部４０の補助データ電圧供給についての詳しい説明は、図２、図３、図４Ａ及び図４Ｂを参照して後述する。

【0052】

タイミング制御部５０は、外部からデジタルビデオデータＤＡＴＡ及びタイミング信号（図示せず）の入力を受ける。タイミング制御部５０は、タイミング信号（図示せず）に基づいて走査駆動部３０と第１データ駆動部３０とを制御するためのタイミング制御信号を生成する。

【0053】

タイミング制御信号は、走査駆動部２０の走査信号出力部の動作タイミングを制御するための走査タイミング制御信号ＳＣＳ、走査駆動部２０の発光制御信号出力部の動作タイミングを制御するための発光タイミング制御信号ＥＣＳ、及び第１データ駆動部３０の動作タイミングを制御するためのデータタイミング制御信号ＤＣＳを含む。

【0054】

タイミング制御部５０は、走査タイミング制御信号ＳＣＳと発光タイミング制御信号ＥＣＳとを走査駆動部２０に出力して、データタイミング制御信号ＤＣＳとデジタルビデオデータＤＡＴＡを第１データ駆動部３０に出力する。

【0055】

また、タイミング制御部５０は、リペア制御信号ＲＣＳ、リペアされた画素の座標データＣＤを生成する。リペア制御信号ＲＣＳは、リペアされた画素の有無を示す信号である。例えば、リペア制御信号ＲＣＳは、リペアされた画素がある場合、第１ロジッグレベル電圧に発生し、そうではない場合第２ロジッグレベル電圧に発生することができる。リペアされた画素の座標データＣＤは、リペアされた画素の座標値を示す信号である。リペアされた画素の座標データＣＤはタイミング制御部５０のメモリーに保存されることができる。タイミング制御部５０は、リペア制御信号ＲＣＳ、リペアされた画素の座標データＣＤ、及びデジタルビデオデータＤＡＴＡを第２データ駆動部４０に出力する。

【0056】

電源供給源６０は、複数の電源電圧線に複数の電源電圧を供給することができる。電源供給源６０は図１のように第１ないし第４電源電圧線（図示せず）に第１ないし第４電源電圧ＶＩＮ１、ＶＩＮ２、ＶＤＤ、ＶＳＳを供給することができる。図１では説明の便宜のために第１ないし第４電源電圧線が省略されており、第１ないし第４電源電圧線についての詳しい説明は図２及び図５を参照して後述する。

【0057】

また、電源供給源６０は、ゲートオフ電圧をゲートオフ電圧線に供給して、ゲートオン電圧をゲートオン電圧線に供給することができる。ゲートオフ電圧とゲートオン電圧についての詳しい説明は図７を参照して後述する。

【0058】

図２は、本発明の一実施例に係る表示画素、補助画素、補助線、補助データ線、及び第２データ駆動部を詳しく示すブロック図である。図２では説明の便宜のために表示パネル１０の表示画素ＤＰ、補助画素ＲＰ、補助線ＲＬ、補助データ線ＲＤ１、ＲＤ２、及び第２データ駆動部４０のみが図示されている。

【0059】

図２を参照すれば、表示画素ＤＰそれぞれは表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとを含む。有機発光ダイオードＯＬＥＤは、表示画素駆動部１１０の駆動電流によって所定の明るさで発光する。有機発光ダイオードＯＬＥＤのアノード電極は、表示画素駆動部１１０に接続され、カソード電極は第４電源電圧が供給される第４電源電圧線ＶＳＳＬに接続されることができる。第４電源電圧は、低電位電源電圧でありえる。表示画素駆動部１１０についての詳しい説明は図５を参照して後述する。

【0060】

補助画素ＲＰそれぞれは、補助画素駆動部２１０とＡトランジスターＤＴとを含む。本明細書で、前記ＡトランジスターＤＴは、補助トランジスターと指称される。補助画素駆動部２１０とＡトランジスターＤＴとは、補助線ＲＬに接続される。

【0061】

補助画素駆動部２１０は、補助線ＲＬに駆動電流を供給する。ＡトランジスターＤＴは、補助線ＲＬを第１電源電圧に放電される。ＡトランジスターＤＴは、補助線ＲＬと第１電源電圧とを供給する第１電源電圧線ＶＩＮＬ１に接続されることができる。ＡトランジスターＤＴの制御電極は、多様な信号線に接続されることができ、これについては図５、図８、図１０、図１３及び図１５を参照して後述する。

【0062】

補助線ＲＬは、補助画素ＲＰに接続されて、補助画素ＲＰから表示領域ＤＡに延びて表示画素ＤＰを横切るように形成される。例えば、図２のように補助線ＲＬは、第ｐ（ｐは１≦ｐ≦ｎを満足する正の定数）行の補助画素ＲＰに接続されて、第ｐ行の表示画素ＤＰを横切るように形成されることができる。また、図２のように補助線ＲＬは、表示画素ＤＰの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0063】

補助線ＲＬは、表示領域ＤＡの表示画素ＤＰのうちいずれか一つに接続されることができる。この時、補助線ＲＬに接続される表示画素ＤＰは、リペアされなければならない不良画素にあたる。図２では、補助線ＲＬに接続される表示画素ＤＰをリペアされた画素ＲＤＰ１／ＲＤＰ２に定義した。具体的に、補助線ＲＬは、リペアされた画素ＲＤＰ１／ＲＤＰ２の有機発光ダイオードＯＬＥＤのアノード電極に接続されることができる。この時、リペアされた画素ＲＤＰ１／ＲＤＰ２の表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0064】

第１補助画素領域ＲＰ１の補助画素ＲＰは、第１補助データ線ＲＤ１に接続されて、第２補助画素領域ＲＰ２の補助画素ＲＰは、第２補助データ線ＲＤ２に接続される。表示領域ＤＡの表示画素ＤＰは、データ線Ｄ１〜Ｄｍに接続できるが、図２では説明の便宜のためにデータ線Ｄ１〜Ｄｍを省略した。

【0065】

第２データ駆動部４０は、補助データ算出部４１、補助データ変換部４２、メモリー４３及び補助データ電圧変換部４４を含む。第２データ駆動部４０の駆動方法は、図２及び図３を参照して説明する。

【0066】

図３は、図２の第２データ駆動部の駆動方法を示すフローチャートである。図３を参照すれば、第２データ駆動部の駆動方法は、Ｓ１０１ないしＳ１０６段階を含む。

【0067】

第一に、補助データ算出部４１は、タイミング制御部５０からリペア制御信号ＲＣＳ、デジタルビデオデータＤＡＴＡ、及びリペアされた画素ＲＤＰ１／ＲＤＰ２の座標データＣＤの入力を受ける。補助データ算出部４１は、第１ロジッグレベル電圧のリペア制御信号ＲＣＳが入力されると、補助データＲＤを算出し、第２ロジッグレベル電圧のリペア制御信号ＲＣＳが入力されると、補助データＲＤを算出しない。すなわち、補助データ算出部４１は、第１ロジッグレベル電圧のリペア制御信号ＲＣＳが入力されると、リペアされた画素の座標データＣＤによってデジタルビデオデータＤＡＴＡから補助データＲＤを算出する。

【0068】

補助データ算出部４１は、リペアされた画素ＲＤＰ１／ＲＤＰ２の座標値にあたるデジタルビデオデータＤＡＴＡを補助データＲＤに算出することができる。例えば、第１リペアされた画素ＲＤＰ１が図２のように第２行、第２列に位置する場合、第１リペアされた画素ＲＤＰ１の座標値は（２、２）でありえる。図２では、表示領域ＤＡの行と列のみを図示したことに注意しなければならない。また、表示画素ＤＰが列方向（y軸方向）にｎ個配置される場合、第２リペアされた画素ＲＤＰが第ｎ-１行、第２列に位置するので、第２リペアされた画素ＲＤＰ１の座標値はｎ-１、２でありえる。

【0069】

補助データ算出部４１は、座標値２、２にあたるデジタルビデオデータを第１リペアされた画素ＲＤＰ１に接続される補助画素ＲＰに供給されるべき補助データＲＤに算出して、座標値ｎ-１、２にあたるデジタルビデオデータを第２リペアされた画素ＲＤＰ２に接続される補助画素ＲＰに供給されるべき補助データＲＤに算出することができる。補助データ算出部４１は、補助データＲＤを補助データ変換部４２に出力する（Ｓ１０１、Ｓ１０２、Ｓ１０３）。

【0070】

第二に、補助データ変換部４２は、補助データ算出部４１から補助データＲＤの入力を受ける。この時、リペアされた画素ＲＤＰ１／ＲＤＰ２は、補助線ＲＬを介して補助画素ＲＰから補助データ電圧の供給を受ける。したがって、補助データ変換部４２は、補助線ＲＬの配線抵抗及び補助線ＲＬに形成される寄生容量などを考慮して補助データＲＤに所定のデータを加算することで、補助データＲＤを変換することができる。補助データ変換部４２は、変換された補助データＲＤ'をメモリー４３に出力する。一方、補助データ変換部４２は省略されることができる。この場合、補助データ算出部４１は補助データＲＤをメモリー４３に出力する（Ｓ１０４）。

【0071】

第三に、メモリー４３は、補助データ変換部４２から変換された補助データＲＤ'の入力を受けて保存する。メモリー４３は、補助データ変換部４２が省略される場合、補助データ算出部４１から補助データＲＤの入力を受けて保存する。

【0072】

メモリー４３は、所定の期間ごとに初期化データに更新されるように設定されることができる。具体的に、メモリー４３は、タイミング制御部５０から所定の期間を指示する信号の入力を受けることができる。所定の期間を指示する信号は、１フレーム期間ごとにパルスが発生する垂直同期信号ｖｓｙｎｃまたは１水平期間（ＨｏｒｉｚｏｎＴａｌ Ｐｅｒｉｏｄ）ごとにパルスが発生する水平同期信号（ｈｓｖＮＣ）でありえる。１フレーム期間はすべての表示画素ＤＰにデータ電圧を供給する期間を意味し、１水平期間はある一行の表示画素ＤＰにデータ電圧を供給する期間を意味する。所定の期間を指示する信号が垂直同期信号ｖｓｙｎｃの場合、メモリー４３は１フレーム期間ごとに初期化データに更新されることができる。所定の期間を指示する信号が水平同期信号ｈｓｙｎｃの場合、メモリー４３は１水平期間ごとに初期化データに更新されることができる。メモリー４３は、レジスターで具現されることができる。メモリー４３は、それに保存されたデータＤＤを補助データ電圧変換部４４に出力する（Ｓ１０５）。

【0073】

第四に、補助データ電圧変換部４４は、メモリー４３に保存されたデータＤＤの入力を受けて補助データ電圧に変換する。補助データ電圧変換部４４は、走査信号それぞれに同期化して補助データ電圧を補助データ線ＲＤ１、ＲＤ２に供給する。これによって、補助データ線ＲＤ１、ＲＤ２に供給される補助データ電圧それぞれはデータ線Ｄ１〜Ｄｍに供給されるデータ電圧と同期化されて供給される。すなわち、第ｐ行の補助画素ＲＰに供給される補助データ電圧は第ｐ行の表示画素ＤＰに供給されるデータ電圧に同期化されて供給される（Ｓ１０６）。

【0074】

以上のように、本発明の一実施例では、リペアされた画素ＲＤＰ１／ＲＤＰ２の座標値にあたるデジタルビデオデータＤＡＴＡを補助データＲＤに算出する。その結果、本発明の一実施例ではリペアされた画素ＲＤＰ１／ＲＤＰ２に接続される補助画素ＲＰにリペアされた画素ＲＤＰ１／ＲＤＰ２に供給されるべきデータ電圧と同一の補助データ電圧を供給することができる。

【0075】

図４Ａは、図２の第１データ駆動部から出力されるデータ電圧と第２データ駆動部との補助データ電圧変換部から出力される補助データ電圧を示す一例の図面である。図４Ａには垂直同期信号Ｖｓｙｎｃ、第ｉデータ線Ｄｉ（ｉは１≦ｉ≦ｍを満足する正の定数）に出力されるデータ電圧ＤＶｉ及び補助データ電圧変換部４４から出力される補助データ電圧ＲＤＶが示されている。

【0076】

図４Ａを参照すれば、１フレーム期間は、表示画素ＤＰにデータ電圧が供給されるアクティブ期間ＡＰと休止期間のブランク期間ＢＰとを含む。垂直同期信号Ｖｓｙｎｃは、１フレーム期間を周期にしてパルスが発生する。第ｉデータ線Ｄｉに出力されるデータ電圧ＤＶｉは第１ないし第ｎデータ電圧ＤＶ１〜ＤＶｎを含むことができる。この時、図２のように第ｐ行の補助画素ＲＰに供給される補助データ電圧は、第ｐ行の表示画素ＤＰに供給されるデータ電圧に同期化されて供給されることができる。

【0077】

図２のように第１リペアされた画素ＲＤＰ１が第２行に位置し、第２リペアされた画素ＲＤＰ２が第ｎ-１行に位置することができる。この場合、メモリー４３には図４Ａのように第２行の表示画素にデータ電圧ＤＶ２第ｉデータ線Ｄｉに供給される期間に同期化し、第１補助データ電圧ＲＤＶ１を補助データ線ＲＤ１／ＲＤ２に供給することができる。また、メモリー４３には図４Ａのように第ｎ-１行の表示画素にデータ電圧ＤＶｎ-１が第ｉデータ線Ｄｉに供給される期間に同期化して第２補助データ電圧ＲＤＶ２を補助データ線ＲＤ１／ＲＤ２に供給することができる。

【0078】

一方、所定の期間を指示する信号が垂直同期信号Ｖｓｙｎｃの場合、メモリー４３は１フレーム期間ごとに初期化データＢＤに更新される。そのため、補助データ電圧変換部４４は、図４Ａのように第２行の表示画素にデータ電圧ＤＶ２が供給される期間から第ｎ-２行の表示画素にデータ電圧ＤＶｎ-２が供給される期間までに、メモリー４３から第１補助データＲＤ１の入力を受けて、入力された第１補助データＲＤ１を第１補助データ電圧ＲＤＶ１に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0079】

また、補助データ電圧変換部４４は、図４Ａのように第ｎ-１行の表示画素にデータ電圧ＤＶｎ-１が供給される期間から第ｎ行の表示画素にデータ電圧ＤＶｎが供給される期間までに、メモリー４３から第２補助データＲＤ２の入力を受けて、第２補助データＲＤ２を第２補助データ電圧ＲＤＶ２に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0080】

さらに、補助データ電圧変換部４４は、図４Ａのように第１行の表示画素にデータ電圧ＤＶ１が供給される期間の間メモリー４３から初期化データＢＤの入力を受けて、入力された初期化データＢＤを初期化データ電圧ＢＤＶに変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。結局、図４Ａで調べてみたように、補助データ線ＲＤ１、ＲＤ２に供給される補助データ電圧それぞれは、データ線Ｄ１〜Ｄｍに供給されるデータ電圧と同期化されて供給されることができる。

【0081】

図４Ｂは、図２の第１データ駆動部から出力されるデータ電圧と第２データ駆動部との補助データ電圧変換部から出力される補助データ電圧を示す一例の図面である。図４Ｂには水、平同期信号ｈｓｙｎｃ、第ｉデータ線Ｄｉに出力されるデータ電圧ＤＶｉと補助データ電圧変換部４４とから出力される補助データ電圧ＲＤＶが示されている。

【0082】

図４Ｂを参照すれば、１フレーム期間は、データ電圧が供給されるアクティブ期間ＡＰと休止期間のブランク期間ＢＰを含む。水平同期信号ｈｓｙｎｃは、１水平期間１Ｈを周期にパルスが発生する。第ｉデータ線Ｄｉに出力されるデータ電圧ＤＶｉは、第１ないし第ｎデータ電圧ＤＶ１〜ＤＶｎを含むことができる。この時、図２のように第ｐ行の補助画素ＲＰに供給される補助データ電圧は、第ｐ行の表示画素ＤＰに供給されるデータ電圧に同期化されて供給されることができる。

【0083】

図２のように第１リペアされた画素ＲＤＰ１が第２行に位置し、第２リペアされた画素ＲＤＰ２が第ｎ-１行に位置することができる。この場合、メモリー４３には、図４Ｂのように第２行の表示画素にデータ電圧ＤＶ２が第ｉデータ線Ｄｉに供給される期間に同期化し、第１補助データ電圧ＲＤＶ１を補助データ線ＲＤ１／ＲＤ２に供給することができる。また、メモリー４３には図４Ｂのように、第ｎ-１行の表示画素にデータ電圧ＤＶｎ-１が第ｉデータ線Ｄｉに供給される期間に同期化して、第２補助データ電圧ＲＤＶ２を補助データ線ＲＤ１／ＲＤ２に供給することができる。

【0084】

一方、所定の期間を指示する信号が水平同期信号ｈｓｙｎｃの場合、メモリー４３は１水平期間１Ｈごとに初期化データＢＤに更新される。そのため、補助データ電圧変換部４４は、図４Ｂのように第２行の表示画素にデータ電圧ＤＶ２が供給される期間にのみメモリー４３から第１補助データＲＤ１の入力を受けて、入力された第１補助データＲＤ１を第１補助データ電圧ＲＤＶ１に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0085】

また、補助データ電圧変換部４４は、図４Ｂのように第ｎ-１行の表示画素にデータ電圧ＤＶｎ-１が供給される期間にのみメモリー４３から第２補助データＲＤ２の入力を受けて、第２補助データＲＤ２を第２補助データ電圧ＲＤＶ２に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0086】

さらに、補助データ電圧変換部４４は図４Ｂのように、第２行の表示画素にデータ電圧ＤＶ２が供給される期間と第ｎ-１行の表示画素にデータ電圧ＤＶｎ-１が供給される期間を除いた残りの期間の間、メモリー４３から初期化データＢＤの入力を受けて、入力された初期化データＢＤを初期化データ電圧ＢＤＶに変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。結局、図４Ｂで調べてみたように、補助データ線ＲＤ１、ＲＤ２に供給される補助データ電圧それぞれは、データ線Ｄ１〜Ｄｍに供給されるデータ電圧と同期化されて供給されることができる。

【0087】

また、図４Ｂで調べてみたように、リペアされた画素ＲＤＰ１、ＲＤＰ２に接続されていない補助画素には初期化データ電圧ＢＤＶが供給されることができる。その結果、本発明の一実施例ではリペアされた画素ＲＤＰ１、ＲＤＰ２に接続されていない補助画素に接続される補助線の電圧変化によって表示領域の表示画素ＤＰが影響を受けることを防止することができる。補助画素ＲＰが補助データ電圧を供給を受ける場合、補助線ＲＬに駆動電流を供給することができるため、これによる補助線ＲＬの電圧変化を防止するためである。

【0088】

図５は、本発明の一実施例に係る表示画素と補助画素とを詳しく示す回路図である。図５では説明の便宜のために第ｋ-１及び第ｋ走査線（Ｓｋ-１、Ｓｋ、ｋは２≦ｋ≦ｎを満足する正の定数）、第１補助データ線ＲＤ１、第１及び第ｊデータ線Ｄ１、Ｄｊ、ｊは２≦ｊ≦ｍを満足する正の定数）、第ｋ及び第ｋ＋α発光制御線（Ｅｋ、Ｅｋ＋α）のみが図示されている。また、図５では説明の便宜のために第１補助データ線ＲＤ１に接続された第１補助画素ＲＰ１、第１データ線Ｄ１に接続された第１表示画素ＤＰ１、第ｊデータ線Ｄｊに接続された第ｊ表示画素ＤＰｊのみが図示されている。図５で第１表示画素ＤＰ１は、製造工程中に不良が発生しない画素で、第ｊ表示画素ＤＰｊは製造工程中に不良が発生してリペアされた画素として例示されたことに注意しなければならない。以下では、図５を参照して第１補助画素ＲＰ１、第１表示画素ＤＰ１、及び第ｊ表示画素ＤＰｊを詳しく調べてみる。

【0089】

図５を参照すれば、第１補助画素ＲＰ１は、補助線ＲＬを介して第ｊ表示画素ＤＰｊに接続される。補助線ＲＬは、第１補助画素ＲＰ１に接続され、第１補助画素ＲＰ１から表示領域ＤＡに延びて表示画素ＤＰ１、ＤＰｊを横切るように形成されることができる。具体的に、補助線ＲＬは図５のように表示画素ＤＰ１、ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0090】

補助線ＲＬは、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに接続されることができる。この場合、第ｊ表示画素ＤＰｊの表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0091】

表示画素ＤＰ１、ＤＰｊそれぞれは有機発光ダイオードＯＬＥＤと表示画素駆動部１１０とを含む。表示画素ＤＰ１、ＤＰｊそれぞれの表示画素駆動部１１０は、有機発光ダイオードＯＬＥＤに接続され、有機発光ダイオードＯＬＥＤに駆動電流を供給する。ただし、リペアされた画素にあたる第ｊ表示画素ＤＰｊの表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0092】

表示画素駆動部１１０は、複数の走査線、データ線、発光制御線、及び複数の電源線に接続されることができる。例えば、表示画素駆動部１１０は第ｋ-１及び第ｋ走査線（Ｓｋ-１、Ｓｋ）、データ線Ｄ１／Ｄｊ、第ｋ発光制御線Ｅｋ、及び第２及び第３電源電圧線ＶＤＤＬ、ＶＩＮＬ２に接続されることができる。第２電源電圧線ＶＩＮＬ２には第２電源電圧が供給され、第３電源電圧線ＶＤＤＬには第３電源電圧が供給される。

【0093】

第２電源電圧は、表示画素駆動部１１０を初期化するための初期化電源電圧であり、第３電源電圧は高電位電源電圧でありえる。第２電源電圧は、第１電源電圧と互いに異なる電圧であることに注意しなければならない。例えば、第１電源電圧は第４電源電圧と実質的に同一であるか、第４電源電圧に所定の電圧を加算した電圧で設定されることができ、第２電源電圧は-３.５Ｖのように所定の直流電圧で設定されることができる。

【0094】

表示画素駆動部１１０は、複数のトランジスターを含むことができる。例えば、表示画素駆動部１１０は、第１ないし第７トランジスターＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７及びストレージキャパシタＣｓｔを含むことができる。

【0095】

第１トランジスターＴ１は、制御電極の電圧によって駆動電流（ドレイン-ソース電流、Ｉｄｓ）を制御する。第１トランジスターＴ１のチャンネルを介して流れる駆動電流Ｉｄｓは数学式１のように第１トランジスターＴ１の制御電極と第１電極との間の電圧（ゲート-ソース間の電圧）と閾値電圧との間の差の二乗に比例する。

【0096】

【数1】

【0097】

数学式１において、ｋ'は第１トランジスターＴ１の構造と物理的特性によって決定される比例係数、Ｖｇｓは第１トランジスターＴ１の制御電極と第１電極との間の電圧、Ｖｔｈは第１トランジスターＴ１の閾値電圧を意味する。

【0098】

第２トランジスターＴ２は、第１トランジスターＴ１の第１電極とデータ線Ｄ１／Ｄｊとに接続される。第２トランジスターＴ２は、第ｋ走査線Ｓｋの走査信号によってターンオンされて第１トランジスターＴ１の第１電極とデータ線Ｄ１／Ｄｊとを接続する。これにより、第１トランジスターＴ１の第１電極にはデータ線Ｄ１／Ｄｊのデータ電圧が供給される。

【0099】

第２トランジスターＴ２の制御電極は、第ｋ走査線Ｓｋに接続され、第１電極はデータ線Ｄ１／Ｄｊに接続され、第２電極は第１トランジスターＴ１の第１電極に接続される。ここで、制御電極はゲート電極、第１電極はソース電極またはドレイン電極、第２電極は第１電極と異なる電極でありえる。例えば、第１電極がソース電極の場合、第２電極はドレイン電極でありえる。

【0100】

第３トランジスターＴ３は、第１トランジスターＴ１の制御電極と第２電極とに接続される。第３トランジスターＴ３は、第ｋ走査線Ｓｋの走査信号によってターンオンされて第１トランジスターＴ１の制御電極と第２電極とを接続する。この場合、第１トランジスターＴ１の制御電極と第２電極とが接続されるので、第１トランジスターＴ１はダイオードで駆動する。第３トランジスターＴ３の制御電極は、第ｋ走査線Ｓｋに接続され、第１電極は第１トランジスターＴ１の第２電極に接続され、第２電極は第１トランジスターＴ１の制御電極に接続される。

【0101】

第４トランジスターＴ４は、第１トランジスターＴ１の制御電極と第２電源電圧とが供給される第２電源電圧線ＶＩＮＬ２に接続される。第４トランジスターＴ４は、第ｋ-１走査線Ｓｋ-１の走査信号によってターンオンされて第１トランジスターＴ１の制御電極と第２電源電圧線ＶＩＮＩ２とを接続する。これにより、第１トランジスターＴ１の制御電極は、第２電源電圧に初期化されることができる。第４トランジスターＴ４の制御電極は、第ｋ-１走査線Ｓｋ-１に接続され、第１電極は第１トランジスターＴ１の制御電極に接続され、第２電極は第２電源電圧線ＶＩＮＩ２に接続される。

【0102】

第５トランジスターＴ５は、第３電源電圧線ＶＤＤＬと第１トランジスターＴ１の第１電極に接続される。第５トランジスターＴ５は、第ｋ発光制御線Ｅｋの発光制御信号によってターンオンされて第３電源電圧線ＶＤＤＬと第１トランジスターＴ１の第１電極とを接続する。これにより、第１トランジスターＴ１の第１電極には第３電源電圧が供給される。第５トランジスターＴ５の制御電極は、第ｋ発光制御線Ｅｋに接続され、第１電極は第３電源電圧線ＶＤＤＬに接続され、第２電極は第１トランジスターＴ１の第１電極に接続される。

【0103】

第６トランジスターＴ６は、第１トランジスターＴ１の第２電極と有機発光ダイオードＯＬＥＤとに接続される。第６トランジスターＴ６は、第ｋ発光制御線Ｅｋの発光制御信号によってターンオンされて第１トランジスターＴ１の第２電極と有機発光ダイオードＯＬＥＤとを接続する。第６トランジスターＴ６の制御電極は、第ｋ発光制御線Ｅｋに接続され、第１電極は第１トランジスターＴ１の第２電極に接続され、第２電極は有機発光ダイオードＯＬＥＤに接続される。

【0104】

第５及び第６トランジスターＴ５、Ｔ６がターンされる場合、表示画素駆動部１１０の駆動電流Ｉｄｓが有機発光ダイオードＯＬＥＤに供給される。これにより、第１表示画素ＤＰ１の有機発光ダイオードＯＬＥＤが発光する。

【0105】

第７トランジスターＴ７は、有機発光ダイオードＯＬＥＤのアノード電極と第２電源電圧線ＶＩＮＬ２とに接続される。第７トランジスターＴ７は、第ｋ-１走査線Ｓｋ-１の走査信号によってターンオンされて有機発光ダイオードＯＬＥＤのアノード電極と第２電源電圧線ＶＩＮＬ２とを接続する。これにより、有機発光ダイオードＯＬＥＤのアノード電極は、第２電源電圧に放電する。第７トランジスターＴ７の制御電極は、第ｋ-１走査線Ｓｋ-１に接続され、第１電極は有機発光ダイオードＯＬＥＤのアノード電極に接続され、第２電極は第２電源電圧線ＶＩＮＬ２に接続される。

【0106】

有機発光ダイオードＯＬＥＤは、表示画素駆動部１１０の駆動電流Ｉｄｓによって発光する。有機発光ダイオードＯＬＥＤの発光量は、駆動電流Ｉｄｓに比例することができる。有機発光ダイオードＯＬＥＤのアノード電極は、第２トランジスターＴ２の第１電極と第７トランジスターＴ７の第２電極とに接続され、カソード電極は第４電源電圧線ＶＳＳＬに接続される。第４電源電圧線ＶＳＳＬには第４電源電圧が供給される。

【0107】

ストレージキャパシタＣｓｔは、第１トランジスターＴ１の制御電極と第３電源電圧線ＶＤＤＬに接続されて第１トランジスターＴ１の制御電極の電圧を維持する。ストレージキャパシタＣｓｔの一側電極は、第１トランジスターＴ１の制御電極に接続され、他側電極は第３電源電圧線ＶＤＤＬに接続される。

【0108】

一方、図５では、第１ないし第７トランジスターＴ１〜Ｔ７がＰＭＯＳトランジスターで具現されたことを中心に説明したが、本発明はこれに限定されない。すなわち、第１ないし第７トランジスターＴ１〜Ｔ７は、ＮＭＯＳトランジスターで具現されることもできる。

【0109】

補助画素ＲＰ１らそれぞれは、補助画素駆動部２１０及びＡトランジスターＤＴを含む。補助画素ＲＰ１らそれぞれは、有機発光ダイオードＯＬＥＤを含まない。

【0110】

補助画素駆動部２１０は、補助線ＲＬに接続される。これにより、補助画素駆動部２１０の駆動電流は、補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。

【0111】

補助画素駆動部２１０は、複数の走査線、補助データ線、複数の発光制御線、及び複数の電源線に接続されることができる。例えば、補助画素駆動部２１０は、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第１補助データ線ＲＤ１、第ｋ及び第ｋ＋α発光制御線（Ｅｋ、Ｅｋ＋α、αは１≦α≦３０を満足する正の定数）、及び第２及び第３電源電圧線ＶＩＮＬ２、ＶＤＤＬに接続されることができる。この時、αが０より小さい場合、寄生容量（Ｐａｒａｓｔｉｃ ＣａｐａｃｉｔａｎＣｅ：ＰＣ）らとフリンジ容量（Ｆｒｉｎｇｅ Ｃａｐａｃｉｔａｎｃｅ：ＦＣ）によって補助線ＲＬの電圧が変動される以前に補助線ＲＬを放電するので、補助線ＲＬを放電して得ることができる效果がなくなる。反面、αが３０より大きい場合、寄生容量ＰＣらとフリンジ容量ＦＣによる補助線ＲＬの電圧変動と補助線ＲＬ放電との間に時間の差が発生するので、リペアされた画素ＲＤＰの誤発光がユーザーに視認されることができる。

【0112】

補助画素駆動部２１０は、複数のトランジスターを含むことができる。例えば、補助画素駆動部２１０は、第１ないし第７トランジスターＴ１'、Ｔ２'、Ｔ３'、Ｔ４'、Ｔ５'、Ｔ６'、Ｔ７'を含むことができる。

【0113】

補助画素駆動部２１０の第１、第３、第４及び第５トランジスターＴ１'、Ｔ３'、Ｔ４'、Ｔ５'、及びストレージキャパシタＣｓｔ'は、表示画素駆動部１１０の第１、第３、第４及び第５トランジスターＴ１、Ｔ３、Ｔ４、Ｔ５、及びストレージキャパシタＣｓｔと実質的に同一に形成されることができる。したがって、補助画素駆動部２１０の第１、第３、第４及び第５トランジスターＴ１'、Ｔ３'、Ｔ４'、Ｔ５'、及びストレージキャパシタＣｓｔ'についての詳しい説明は省略する。

【0114】

第２トランジスターＴ２'は、第１トランジスターＴ１'の第１電極と第１補助データ線ＲＤ１とに接続される。第２トランジスターＴ２'は、第ｋ走査線Ｓｋの走査信号によってターンオンされて第１トランジスターＴ１'の第１電極と第１補助データ線ＲＤ１とを接続する。これにより、第１トランジスターＴ１'の第１電極には、第１補助データ線ＲＤ１の補助データ電圧が供給される。第２トランジスターＴ２'の制御電極は、第ｋ走査線Ｓｋに接続され、第１電極は第１補助データ線ＲＤ１に接続され、第２電極は第１トランジスターＴ１'の第１電極に接続される。

【0115】

第６トランジスターＴ６'は、第１トランジスターＴ１'の第２電極と補助線ＲＬとに接続される。第６トランジスターＴ６'は、第ｋ発光制御線Ｅｋの発光制御信号によってターンオンされて第１トランジスターＴ１'の第２電極と補助線ＲＬとを接続する。第６トランジスターＴ６'の制御電極は、第ｋ発光制御線Ｅｋに接続され、第１電極は第１トランジスターＴ１'の第２電極に接続され、第２電極は補助線ＲＬに接続される。第４'及び第５'トランジスターＴ４'、Ｔ５'がターンされる場合、駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給されるので、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが発光する。

【0116】

第７トランジスターＴ７'は、補助線ＲＬと第２電源電圧線ＶＩＮＬ２に接続される。第７トランジスターＴ７'は、第ｋ-１走査線Ｓｋ-１の走査信号によってターンオンされて補助線ＲＬと第２電源電圧線ＶＩＮＬ２とを接続する。これにより、補助線ＲＬは第２電源電圧に放電される。第７トランジスターＴ７の制御電極は、第ｋ-１走査線Ｓｋ-１に接続され、第１電極は補助線ＲＬに接続され、第２電極は第２電源電圧線ＶＩＮＬ２に接続される。

【0117】

ＡトランジスターＤＴは、補助線ＲＬと第１電源電圧線ＶＩＮＬ１とに接続される。第１電源電圧線ＶＩＮＬ１には第１電源電圧が供給される。第１電源電圧は、補助線ＲＬを初期化するための初期化電源電圧でありえるし、第４電源電圧と実質的に同一に設定されるか、第４電源電圧に所定の電圧を加算した電圧で設定されることができる。第１電源電圧と第４電源電圧についての詳しい説明は図１７を参照して後述する。

【0118】

具体的に、ＡトランジスターＤＴは、ＡトランジスターＤＴの制御電極に供給される電圧によってターンオンされて、補助線ＲＬと第１電源電圧線ＶＩＮＬ１とを接続する。これにより、補助線ＲＬの電圧は、第１電源電圧に放電される。すなわち、ＡトランジスターＤＴは、補助線ＲＬを放電する役目をする。

【0119】

ＡトランジスターＤＴの制御電極は、第ｋ＋α発光制御線に接続される発光ステージのプールダウン制御ノード（ＳＴＡｋ＋α_ＱＢ）に接続され、第１電極は補助線ＲＬに接続され、第２電極は第１電源電圧線ＶＩＮＬ１に接続されることができる。第ｋ＋α発光制御線に接続される発光ステージのプールダウン制御ノード（ＳＴＡｋ＋α_ＱＢ）は、図６を参照して後述する。

【0120】

一方、図５では第１ないし第７トランジスターＴ１`〜Ｔ７`とＡトランジスターＤＴがＰＭＯＳトランジスターで具現されたことを中心に説明したが、これに限定されない。すなわち、第１ないし第７トランジスターＴ１`〜Ｔ７`とＡトランジスターＤＴは、ＮＭＯＳトランジスターで具現されることもできる。

【0121】

以上、調べてみたように、リペアされた画素にあたる第ｊ表示画素ＤＰｊを除いた残りの表示画素ＤＰ１の表示画素駆動部１１０は、有機発光ダイオードＯＬＥＤに接続され、有機発光ダイオードＯＬＥＤに駆動電流を供給する。しかし、第ｊ表示画素ＤＰｊの表示画素駆動部１１０は、有機発光ダイオードＯＬＥＤと接続されない。すなわち、第ｊ表示画素ＤＰｊの表示画素駆動部１１０は不良によって自らの役割ができないから、レーザー工程により表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとの接続を切って、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極を補助線ＲＬに接続する。これにより、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極は、補助線ＲＬを介して第１補助画素ＲＰ１の補助画素駆動部２１０に接続されることができる。そのため、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは、第１補助画素ＲＰ１の補助画素駆動部２１０から駆動電流の供給を受けて発光する。その結果、第ｊ表示画素ＤＰｊはリペアされることができる。

【0122】

図５では、説明の便宜のために補助画素の一例として第１補助画素ＲＰ１を例示しており、補助画素それぞれは第１補助画素ＲＰ１と実質的に同一に具現されることができる。また、図５では説明の便宜のために不良が発生していない表示画素の一例として第１表示画素ＤＰ１を例示しており、不良が発生していない表示画素それぞれは、第１表示画素ＤＰ１と実質的に同一に具現されることができる。また、図５では説明の便宜のためにリペアされた画素の一例として第ｊ表示画素ＤＰｊを例示しており、リペアされた画素それぞれは第ｊ表示画素ＤＰｊと実質的に同一に具現されることができる。

【0123】

一方、補助線ＲＬと表示画素の有機発光ダイオードＯＬＥＤのアノード電極は重畳されるため、補助線ＲＬと表示画素の有機発光ダイオードＯＬＥＤのアノード電極の間に図５のように寄生容量ＰＣらが形成されることができる。また、補助線ＲＬは第ｋ走査線Ｓｋと隣接して並んで形成されるため、補助線ＲＬと第ｋ走査線Ｓｋの間にフリンジ容量ＦＣが形成されることができる。前記寄生容量ＰＣらと前記フリンジ容量ＦＣによって補助線ＲＬの電圧が変動されうるし、これによりリペアされた画素にあたる第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが誤発光するような問題が発生しえる。

【0124】

しかし、これを解決するために本発明の一実施例では、ＡトランジスターＤＴを利用して補助線ＲＬを第１電源電圧に放電する。その結果、本発明の一実施例では、前記寄生容量ＰＣらと前記フリンジ容量ＦＣによって補助線ＲＬの電圧が変動することを防止することができる。したがって、本発明の一実施例は有機発光ダイオードＯＬＥＤが誤発光することを防止することができる。これについての詳しい説明は図７を参照して後述する。

【0125】

図６は、図５の第ｋ＋α発光制御信号を出力する走査駆動部の第ｋ＋α発光ステージの一例を示す回路図である。図６を参照すれば、第ｋ＋α発光制御線Ｅｋ＋αに第ｋ＋ａ発光制御信号を出力する第ｋ＋α発光ステージＳＴＡｋ＋αは、プールアップ制御ノードＱ、プールダウン制御ノードＱＢ、プールアップトランジスターＴＵ、プールダウントランジスターＴＤ、及びノード制御回路ＮＣを含む。

【0126】

プールアップトランジスターＴＵは、プールアップ制御ノードＱの電圧によってゲートオン電圧線ＶＯＮＬと第ｋ＋α発光制御線Ｅｋ＋αとの接続を制御する。プールアップトランジスターＴＵの制御電極は、プールアップ制御ノードＱに接続され、第１電極は第ｋ＋α発光制御線Ｅｋ＋αに接続され、第２電極はゲートオン電圧線ＶＯＮＬに接続される。

【0127】

プールダウントランジスターＴＤは、プールダウン制御ノードＱＢの電圧によってゲートオフ電圧線ＶＯＦＦＬと第ｋ＋α発光制御線Ｅｋ＋αとの接続を制御する。プールダウントランジスターＴＤの制御電極は、プールダウン制御ノードＱＢに接続され、第１電極はゲートオフ電圧線ＶＯＦＦＬに接続され、第２電極は第ｋ＋α発光制御線Ｅｋ＋αに接続される。

【0128】

ノード制御回路ＮＣは、プールアップ制御ノードＱの電圧とプールダウン制御ノードＱＢとの電圧を制御する。ノード制御回路ＮＣは、複数の信号入力端子を含む。例えば、ノード制御回路ＮＣにはスタート信号が入力されるスタート端子ＳＴＡＲＴ、クロック信号が入力されるクロック端子ＣＬＫ、及びリセット信号が入力されるリセット端子ＲＥＳＥＴを含むことができる。また、ノード制御回路ＮＣは、ゲートオン電圧線ＶＯＮＬとゲートオフ電圧線ＶＯＦＦＬとに接続されることができる。

【0129】

スタート信号は、ゲートスタート信号または全段発光ステージのキャリー信号でありえる。クロック信号は、複数のクロック信号のうちいずれか一つでありえる。リセット信号は、後段発光ステージのキャリー信号でありえる。ゲートオン電圧線は、ゲートオン電圧を供給し、ゲートオフ電圧線はゲートオフ電圧を供給することができる。ゲートオン電圧は、発光ステージ、表示画素及び補助画素に含まれたトランジスターをターンオンさせられる電圧を意味する。ゲートオフ電圧は、発光ステージ、表示画素及び補助画素に含まれたトランジスターをターンオフさせられる電圧を意味する。

【0130】

ノード制御回路ＮＣは、スタート端子ＳＴＡＲＴに入力されるスタート信号に応答してプールアップ制御ノードＱにゲートオン電圧を供給し、プールダウン制御ノードＱＢにゲートオフ電圧を供給する。そのため、プールアップトランジスターＴＵは、プールアップ制御ノードＱのゲートオン電圧によってターンオンされ、プールダウントランジスターＴＤは、プールダウン制御ノードＱＢのゲートオフ電圧によってターンオフされる。その結果、ゲートオン電圧線ＶＯＮＬのゲートオン電圧が第ｋ＋α発光制御線Ｅｋ＋αに出力される。

【0131】

ノード制御回路ＮＣは、リセット端子ＲＥＳＥＴに入力されるリセット信号に応答してプールアップ制御ノードＱにゲートオフ電圧を供給し、プールダウン制御ノードＱＢにゲートオン電圧を供給する。そのため、プールアップトランジスターＴＵは、プールアップ制御ノードＱのゲートオフ電圧によってターンオフされ、プールダウントランジスターＴＤはプールダウン制御ノードＱＢのゲートオン電圧によってターンオンされる。その結果、ゲートオン電圧線ＶＯＮＬのゲートオフ電圧が第ｋ＋α発光制御線Ｅｋ＋αに出力される。第ｋ＋α発光ステージＳＴＡｋ＋αのプールダウン制御ノードＱＢは、図５のように補助画素駆動部２１０のＡトランジスターＤＴの第１電極に接続される。

【0132】

図６では、ノード制御回路ＮＣがスタート端子ＳＴＡＲＴ、クロック端子ＣＬＫ及びリセット端子ＲＥＳＥＴのみを含むことを例示したが、これに限定されない。また、図６では説明の便宜のために第ｋ＋α発光ステージＳＴＡｋ＋αのみを例示しており、発光制御線Ｅ１〜Ｅｎに接続された発光ステージそれぞれは第ｋ＋α発光ステージＳＴＡｋ＋αと実質的に同一に具現されることができる。また、走査線Ｓ１〜Ｓｎ＋１に接続された走査ステージそれぞれは、第ｋ＋α発光ステージＳＴＡｋ＋αと類似に具現されることができる。

【0133】

図７は、図５の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。図７には、第ｋ-１走査線Ｓｋ-１に供給される第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査線Ｓｋに供給される第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御線Ｅｋに供給される第ｋ発光制御信号ＥＭｋ、第ｋ＋２発光制御線に接続された第ｋ＋２発光ステージのプールダウン制御ノードの電圧Ｖ_ＳＴＡｋ＋２_ＱＢ、及び補助線ＲＬの電圧Ｖ_ＲＬが示されている。一方、図７では第ｋ＋２発光ステージのプールダウン制御ノードＳＴＡｋ＋２_ＱＢを図５に図示された第ｋ＋α発光ステージのプールダウン制御ノードＳＴＡｋ＋α_ＱＢの一例として説明したが、これに限定されない。

【0134】

図７を参照すれば、１フレーム期間は第１ないし第６期間ｔ１〜ｔ６に区分することができる。第ｋ-１走査信号ＳＣＡＮｋ-１は、第１及び第２期間ｔ１、ｔ２の間ゲートオン電圧Ｖｏｎで発生して、第ｋ走査信号ＳＣＡＮｋは、第３期間ｔ３の間ゲートオン電圧Ｖｏｎで発生する。

【0135】

走査信号は、順次にゲートオン電圧Ｖｏｎで発生することができる。第ｋ発光信号ＥＭｋは、第２ないし第４期間ｔ２〜ｔ４の間ゲートオフ電圧Ｖｏｆｆで発生する。第ｋ＋２発光ステージのプールダウン制御ノードの電圧Ｖ_ＳＴＡｋ＋２_ＱＢは、第４及び第５期間ｔ４、ｔ５の間ゲートオン電圧Ｖｏｎで発生する。ゲートオフ電圧Ｖｏｆｆは、表示画素と補助画素とのトランジスターをターンオフさせることができる電圧を意味し、ゲートオン電圧Ｖｏｎは、表示画素と補助画素とのトランジスターをターンさせることができる電圧を意味する。

【0136】

以下では、図５及び図７を参照して第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法及び第１表示画素ＤＰ１の駆動方法を詳しく説明する。まず、第１表示画素ＤＰ１の駆動方法について説明する。

【0137】

第一に、第１期間ｔ１は第１トランジスターＴ１にオンバイアスを印加する期間である。
第１期間ｔ１中、一部期間の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線Ｓｋ-１に供給され、ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給される。したがって、第１期間ｔ１の一部期間または全体期間の間第４ないし第７トランジスターＴ４、Ｔ５、Ｔ６、Ｔ７がターンオンされる。

【0138】

第４トランジスターＴ４のターンオンによって、第１トランジスターＴ１の制御電極は第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第５ないし第７トランジスターＴ５、Ｔ６、Ｔ７のターンオンによって、第３電源電圧線ＶＤＤＬから第５トランジスターＴ５、第１トランジスターＴ１、第６トランジスターＴ６、第７トランジスターＴ７を経由して第２電源電圧線ＶＩＮＬ２へ電流が流れる電流パスが形成される。具体的に、第１トランジスターＴ１は、Ｐタイプで形成されるので、第１トランジスターＴ１の制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１の閾値電圧Ｖｔｈよりも低い場合（Ｖｇｓ<Ｖｔｈ）ターンオンされる。第２電源電圧ＶＩＮ２が第３電源電圧ＶＤＤよりも充分に低く設定されるので、第１期間Ｔ１の間第１トランジスターＴ１の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-ＶＤＤ）が第１トランジスターＴ１の閾値電圧Ｖｔｈよりも低くて、これにより前記電流パスを介して電流が流れるようになる。

【0139】

結局、第１期間ｔ１の間第１トランジスターＴ１の制御電極を第２電源電圧で放電して、第１トランジスターＴ１にオンバイアスを印加することができる。その結果、本発明の一実施例ではデータ電圧が第１トランジスターＴ１の制御電極に供給される以前に第１トランジスターＴ１にオンバイアスを印加することができるので、第１トランジスターＴ１のヒステリシス特性（Ｈｙｓｔｅｒｅｓｉｓ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）によって画質が低下されるような問題を解決することができる。

【0140】

第二に、第２期間ｔ２は第１トランジスターＴ１の制御電極と有機発光ダイオードＯＬＥＤのアノード電極を初期化する期間である。第２期間ｔ２の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線Ｓｋ-１に供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給される。したがって、第２期間ｔ２の間第４及び第７トランジスターＴ４、Ｔ７がターンオンされる。

【0141】

第４トランジスターＴ４のターンオンによって、第１トランジスターＴ１の制御電極は第２電源電圧線ＶＩＮＬ２の第２電源電圧に初期化される。第７トランジスターＴ７のターンオンによって、有機発光ダイオードＯＬＥＤのアノード電極は第２電源電圧線ＶＩＮＬ２の第２電源電圧に初期化される。

【0142】

第三に、第３期間Ｔ３は第１トランジスターＴ１の制御電極にデータ電圧と閾値電圧とをサンプリングする期間である。第３期間ｔ３の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給される。これにより、第３期間ｔ３の一部期間の間第２及び第３トランジスターＴ２、Ｔ３がターンオンされる。

【0143】

第２トランジスターＴ２のターンオンによって、第１トランジスターＴ１の第１電極には、第１データ線Ｄ１のデータ電圧Ｖｄａｔａが供給される。第３トランジスターＴ３のターンオンによって、第１トランジスターＴ１の制御電極と第２電極とが接続されるので、第１トランジスターＴ１はダイオードで駆動する。

【0144】

第１トランジスターＴ１の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-Ｖｄａｔａ）が閾値電圧Ｖｔｈよりも低いため、第１トランジスターＴ１の制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１の閾値電圧Ｖｔｈに到逹するまで電流が流れるようになる。これにより、第１トランジスターＴ１の制御電極の電圧は、第３期間ｔ３の間"Ｖｄａｔａ＋Ｖｔｈ"まで上昇する。

【0145】

第四に、第４期間ｔ４は、第１トランジスターＴ１の制御電極にデータ電圧と閾値電圧とのサンプリングを完了する期間である。第４期間ｔ４の間ゲートオフ電圧Ｖｏｆｆの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給される。これにより、第４期間ｔ４の間表示画素駆動部１１０のすべてのトランジスターがターンオフされる。第４期間ｔ４の間第１トランジスターＴ１の制御電極の電圧にあたる"Ｖｄａｔａ＋Ｖｔｈ"がストレージキャパシタＣｓｔに保存される。

【0146】

第五に、第５及び第６期間ｔ５、ｔ６は、有機発光ダイオードＯＬＥＤを発光する期間である。第５及び第６期間ｔ５ｔＴ６の間ゲートオン電圧Ｖｏｎの第ｋ発光信号Ｅｋが第ｋ発光制御線Ｅｋに供給される。これにより、第５及び第６期間ｔ５、ｔ６の間第５及び第６トランジスターＴ５、Ｔ６がターンオンされる。第５及び第６トランジスターＴ５、Ｔ６のターンオンによって、第１トランジスターＴ１は制御電極の電圧によって駆動電流Ｉｄｓを流れるようになる。この時、第１トランジスターＴ１の制御電極は、ストレージキャパシタＣｓｔによって"Ｖｄａｔａ＋Ｖｔｈ"を維持する。この場合、第１トランジスターＴ１を介して流れる駆動電流Ｉｄｓは、数学式２のように定義されることができる。

【0147】

【数2】

【0148】

数学式２で、ｋ'は第１トランジスターＴ１の構造と物理的特性によって決定される比例係数、Ｖｇｓは第１トランジスターＴ１のゲート-ソース間電圧、Ｖｔｈは第１トランジスターＴ１の閾値電圧、ＶＤＤは第３電源電圧、Ｖｄａｔａはデータ電圧を意味する。第１トランジスターＴ１の制御電極の電圧は、{Ｖｄａｔａ＋Ｖｔｈ}で、第１電極の電圧ＶｓはＶＤＤである。数学式２を整理すれば、数学式３が導出される。

【0149】

【数3】

【0150】

数学式３のように駆動電流Ｉｄｓは第１トランジスターＴ１の閾値電圧Ｖｔｈに依存しなくなる。すなわち、第１トランジスターＴ１の閾値電圧Ｖｔｈは補償される。表示画素駆動部１１０の駆動電流Ｉｄｓは、有機発光ダイオードＯＬＥＤに供給される。これにより、有機発光ダイオードＯＬＥＤは発光する。

【0151】

以下では、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法について詳しく説明する。第一に、第１期間ｔ１は、第１トランジスターＴ１'にオンバイアスを印加する期間である。

【0152】

第１期間ｔ１の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線Ｓｋ-１に供給され、第１期間ｔ１の全体期間の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給される。したがって、第１期間ｔ１の一部または全体期間の間第４ないし第７トランジスターＴ４'、Ｔ５'、Ｔ６'、Ｔ７'がターンオンされる。

【0153】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第５ないし第７トランジスターＴ５'、Ｔ６'、Ｔ７'のターンオンによって、第３電源電圧線ＶＤＤＬから第５トランジスターＴ５'、第１トランジスターＴ１'、第６トランジスターＴ６'、第７トランジスターＴ７'を経由して第２電源電圧線ＶＩＮＬ２へ電流が流れる電流パスが形成される。第２電源電圧ＶＩＮ２が第３電源電圧ＶＤＤよりも充分に低く設定されるので、第１期間ｔ１の間第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-ＶＤＤ０が第１トランジスターＴ１'の閾値電圧Ｖｔｈよりも低くて、これにより前記電流パスを介して電流が流れるようになる。

【0154】

結局、第１期間ｔ１の間第１トランジスターＴ１'の制御電極を第２電源電圧で放電して第１トランジスターＴ１'にオンバイアスを印加することができる。その結果、本発明の一実施例ではデータ電圧が第１トランジスターＴ１'の制御電極に供給される以前に第１トランジスターＴ１'にオンバイアスを印加することができるので、第１トランジスターＴ１'のヒステリシス特性によって画質が低下されるような問題を解決することができる。

【0155】

第二に、第２期間Ｔ２は第１トランジスターＴ１'の制御電極と補助線ＲＬとを第２電源電圧ＶＩＮ２に初期化する期間である。第２期間ｔ２の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線ＳＫ-１に供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給される。したがって、第２期間ｔ２の間第４トランジスターＴ４'と第７トランジスターＴ７'とがターンオンされる。

【0156】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第７トランジスターＴ７'のターンオンによって、補助線ＲＬは第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。

【0157】

第三に、第３期間ｔ３は、第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とをサンプリングする期間である。第３期間ｔ３の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給される。これにより、第３期間ｔ３の一部期間の間第２及び第３トランジスターＴ２'、Ｔ３'がターンオンされる。

【0158】

第２トランジスターＴ２'のターンオンによって、第１トランジスターＴ１'の第１電極には、第１データ線Ｄ１のデータ電圧Ｖｄａｔａが供給される。第３トランジスターＴ３'のターンオンによって、第１トランジスターＴ１'の制御電極と第２電極とが接続されるので、第１トランジスターＴ１'はダイオードで駆動する。

【0159】

第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-Ｖｄａｔａ）が閾値電圧Ｖｔｈよりも低いから、第１トランジスターＴ１'は制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１'の閾値電圧Ｖｔｈに到逹するまで電流が流れるようになる。これにより、第１トランジスターＴ１'の制御電極の電圧は、第３期間ｔ３の間"Ｖｄａｔａ＋Ｖｔｈ"まで上昇する。

【0160】

第四に、第４期間ｔ４は第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とのサンプリングを完了し、補助線ＲＬを第１電源電圧に放電される期間である。第４期間ｔ４の間ゲートオフ電圧Ｖｏｆｆの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給され、第４期間ｔ４の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ＋２発光ステージのプールダウン制御ノードＶ_ＳＴＡｋ＋２_ＱＢの電圧がＡトランジスターＤＴの制御電極に供給される。これにより、第４期間ｔ４の一部期間の間ＡトランジスターＤＴがターンオンされる。第４期間ｔ４の間第１トランジスターＴ１'の制御電極の電圧にあたる"Ｖｄａｔａ＋Ｖｔｈ"がストレージキャパシタＣｓｔに保存される。

【0161】

一方、第ｋ走査線Ｓｋと補助線ＲＬが互いに並んで形成されるから、第ｋ走査線Ｓｋと補助線ＲＬとの間には、図５のようにフリンジ容量ＦＣが形成されることができる。補助線ＲＬは、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されることができる。したがって、第４期間ｔ４の間第ｋ走査信号ＳＣＡＮｋがゲートオン電圧Ｖｏｎからゲートオフ電圧Ｖｏｆｆに上昇する場合、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されて補助線ＲＬの電圧はΔＶ１ほど上昇することができる。

【0162】

しかし、第４期間ｔ４の間ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続されるので、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が補助線ＲＬに反映されても、補助線ＲＬは第１電源電圧ＶＩＮ１で放電される。

【0163】

第五に、第５期間ｔ５は補助線ＲＬを第１電源電圧に放電される期間である。第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光信号Ｅｋが第ｋ発光制御線Ｅｋに供給され、ゲートオン電圧Ｖｏｎの第ｋ＋２発光ステージのプールダウン制御ノードＶ_ＳＴＡｋ＋２_ＱＢの電圧がＡトランジスターＤＴの制御電極に供給される。これにより、第５期間ｔ５の間第５及び第６トランジスターＴ５'、Ｔ６'とＡトランジスターＤＴとがターンオンされる。

【0164】

第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、第１トランジスターＴ１は制御電極の電圧によって駆動電流Ｉｄｓ'を流れるようになる。この時、第１トランジスターＴ１'の制御電極は、ストレージキャパシタＣｓｔによって"Ｖｄａｔａ＋Ｖｔｈ"を維持する。この場合、第１トランジスターＴ１'を介して流れる駆動電流Ｉｄｓ'は、数学式２のように定義されることができる。また、数学式２を整理すれば、数学式３が導出される。

【0165】

数学式３のように駆動電流Ｉｄｓ'は、第１トランジスターＴ１'の閾値電圧Ｖｔｈに依存しなくなる。すなわち、第１トランジスターＴ１'の閾値電圧Ｖｔｈは補償される。第５期ｔ５の間ＡトランジスターＤＴがターンされるので、補助画素駆動部２１０の駆動電流Ｉｄｓは、ＡトランジスターＤＴを介して第１電源電圧線ＶＩＮＬ１で放電される。したがって、第５期間ｔ５の間第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光しない。

【0166】

一方、補助線ＲＬは表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極と重畳されるため、補助線ＲＬと表示画素ＤＰ１との有機発光ダイオードＯＬＥＤのアノード電極の間には、図５のように寄生容量ＰＣが形成されることができる。補助線ＲＬは寄生容量ＰＣによって有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されることができる。

【0167】

第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極に駆動電流が供給されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されて補助線ＲＬの電圧はΔＶ２ほど上昇することができる。しかし、第５期間ｔ５の間補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されても、第１電源電圧ＶＩＮ１で放電される。

【0168】

第六に、第６期間ｔ６は有機発光ダイオードＯＬＥＤを発光する期間である。第６期間ｔ６の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋２発光ステージのプールダウン制御ノードＶ_ＳＴＡｋ＋２_ＱＢの電圧がＡトランジスターＤＴの制御電極に供給される。これにより、第６期間ｔ６の間第５及び第６トランジスターＴ５'、Ｔ６'がターンオンされ、ＡトランジスターＤＴがターンオフされる。

【0169】

ＡトランジスターＤＴのターンオフと第５及び第６トランジスターＴ５'、Ｔ６'とのターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。

【0170】

以上、調べてみたように、本発明の一実施例では、寄生容量ＰＣらとフリンジ容量ＦＣによって補助線ＲＬの電圧が変動することを防止することができる。その結果、本発明の一実施例では、寄生容量ＰＣらとフリンジ容量ＦＣによって第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが誤発光することを防止することができる。

【0171】

図８は、本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。図８では説明の便宜のために第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第１補助データ線ＲＤ１、第１及び第ｊデータ線Ｄ１、Ｄｊ、第ｋ及び第ｋ＋α発光制御線Ｅｋ、Ｅｋ＋αのみを図示した。また、図８では説明の便宜のために第１補助データ線ＲＤ１に接続された第１補助画素ＲＰ１、第１データ線Ｄ１に接続された第１表示画素ＤＰ１、第ｊデータ線Ｄｊに接続された第ｊ表示画素ＤＰｊのみを図示した。図８では、第１表示画素ＤＰ１は製造工程中に不良が発生していない画素で、第ｊ表示画素ＤＰｊは製造工程中に不良が発生してリペアされた画素に例示したことに注意しなければならない。

【0172】

図８を参照すれば、第１補助画素ＲＰ１は補助線ＲＬを介して第ｊ表示画素ＤＰｊに接続される。補助線ＲＬは第１補助画素ＲＰ１に接続され、第１補助画素ＲＰ１から表示領域ＤＡに延びて表示画素ＤＰ１、ＤＰｊを横切るように形成されることができる。具体的に、補助線ＲＬは図８のように表示画素ＤＰ１、ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0173】

補助線ＲＬは、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに接続されることができる。この場合、第ｊ表示画素ＤＰｊの表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0174】

表示画素ＤＰ１、ＤＰｊそれぞれは、有機発光ダイオードＯＬＥＤと表示画素駆動部１１０とを含む。図８に図示された表示画素ＤＰ１、ＤＰｊは、図５に示された表示画素ＤＰ１、ＤＰｊと実質的に同一である。したがって、図８に示された表示画素ＤＰ１、ＤＰｊについての詳しい説明は省略する。

【0175】

第１補助画素ＲＰ１は、補助画素駆動部２１０、ＡトランジスターＤＴ、及びインバーターＩＮＶを含む。第１補助画素ＲＰ１は、有機発光ダイオードＯＬＥＤを含まない。図８に示された第１補助画素ＲＰ１の補助画素駆動部２１０は、図５に示された第１補助画素ＲＰ１の補助画素駆動部２１０と実質的に同一である。したがって、図８に示された第１補助画素ＲＰ１の補助画素駆動部２１０についての詳しい説明は省略する。

【0176】

ＡトランジスターＤＴは、補助線ＲＬと第１電源電圧とが供給される第１電源電圧線ＶＩＮＬ１に接続される。ＡトランジスターＤＴは、ＡトランジスターＤＴの制御電極に供給される電圧によってターンオンされて、補助線ＲＬと第１電源電圧線ＶＩＮＬ１とを接続する。これにより、補助線ＲＬの電圧は第１電源電圧に放電される。すなわち、ＡトランジスターＤＴは補助線ＲＬを放電する役目をする。ＡトランジスターＤＴの制御電極は、インバーターＩＮＶの出力端子に接続され、第１電極は補助線ＲＬに接続され、第２電極は第１電源電圧線ＶＩＮＬ１に接続されることができる。

【0177】

インバーターＩＮＶは、第ｋ＋α発光制御線Ｅｋ＋αとＡトランジスターＤＴの制御電極に接続される。すなわち、インバーターＩＮＶの入力端子は、第ｋ＋α発光制御線Ｅｋ＋αに接続され、出力端子はＡトランジスターＤＴの制御電極に接続される。インバーターＩＮＶは、第ｋ＋α発光制御線Ｅｋ＋αの発光信号を反転してＡトランジスターＤＴの制御電極に供給する。

【0178】

図９は、図８の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。図９には、第ｋ-１走査線Ｓｋ-１に供給される第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査線Ｓｋに供給される第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御線Ｅｋに供給される第ｋ発光制御信号ＥＭｋ、第ｋ＋１発光制御線Ｅｋ＋１に供給される第ｋ＋１発光制御信号Ｅｋ＋１、ＡトランジスターＤＴの制御電極の電圧Ｖ_ＤＴＧ、及び補助線ＲＬの電圧Ｖ_ＲＬが示されている。一方、図９では第ｋ＋１発光制御線Ｅｋ＋１を図９に示された第ｋ＋α発光制御線Ｅｋ＋αの一例として説明したが、これに限定されない。

【0179】

図９に図示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋは、図７に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋと実質的に同一である。したがって、図９に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋについての詳しい説明は省略する。第ｋ＋１発光制御信号ＥＭｋ＋１は、第３ないし第５期間ｔ３〜ｔ５の間ゲートオフ電圧Ｖｏｆｆで発生する。

【0180】

以下では、図８及び図９を参照して、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊの駆動方法及び第１表示画素ＤＰ１の駆動方法について詳しく説明する。

【0181】

まず、図８及び図９による第１表示画素ＤＰ１の駆動方法は、図５及び図７による第１表示画素ＤＰ１の駆動方法と実質的に同一である。したがって、図８及び図９による第１表示画素ＤＰ１の駆動方法についての詳しい説明は省略する。

【0182】

次に、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊの駆動方法について詳しく説明する。
第一に、第１期間ｔ１は第１トランジスターＴ１にオンバイアスを印加する期間である。第１期間ｔ１の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線ＳＫ-１に供給され、第１期間ｔ１の全体期間の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、第１期間Ｔ１の全体期間の間ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第１期間ｔ１の一部または全体の間第４ないし第７トランジスターＴ４'、Ｔ５'、Ｔ６'、Ｔ７'がターンオンされる。また、第１期間ｔ１の間ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号ＥＭｋ＋１がインバーターＩＮＶによって反転されてＡトランジスターＤＴの制御電極に供給されるので、ＡトランジスターＤＴはターンオフされる。

【0183】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第５ないし第７トランジスターＴ５'、Ｔ６'、Ｔ７'のターンオンによって、第３電源電圧線ＶＤＤＬから第５トランジスターＴ５'、第１トランジスターＴ１'、第６トランジスターＴ６'、第７トランジスターＴ７'を経由して第２電源電圧線ＶＩＮＬ２へ電流が流れる電流パスが形成される。

【0184】

第２電源電圧ＶＩＮ２が第３電源電圧ＶＤＤよりも充分に低く設定されるので、第１期ｔＴ１の間第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-ＶＤＤ）が第１トランジスターＴ１'の閾値電圧Ｖｔｈよりも低くて、これにより前記電流パスを介して電流が流れるようになる。結局、第１期間ｔ１の間第１トランジスターＴ１'の制御電極を第２電源電圧に放電して第１トランジスターＴ１'にオンバイアスを印加することができる。その結果、本発明の一実施例では、データ電圧が第１トランジスターＴ１'の制御電極に供給される以前に第１トランジスターＴ１'にオンバイアスを印加することができるので、第１トランジスターＴ１'のヒステリシス特性によって画質が低下されるような問題を解決することができる。

【0185】

第二に、第２期間ｔ２は第１トランジスターＴ１'の制御電極と補助線ＲＬとを第２電源電圧ＶＩＮ２に初期化する期間である。第２期間ｔ２の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線ＳＫ-１に供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第２期間ｔ２の間第４トランジスターＴ４'と第７トランジスターＴ７'とがターンオンされる。また、第２期間ｔ２の間ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号ＥＭｋ＋１がインバーターＩＮＶによって反転されてＡトランジスターＤＴの制御電極に供給されるので、ＡトランジスターＤＴはターンオフされる。

【0186】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第７トランジスターＴ７'のターンオンによって、補助線ＲＬは第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第３期間ｔ３は、第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とをサンプリングする期間である。

【0187】

第３期間ｔ３の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第３期間ｔ３の一部期間の間第２及び第３トランジスターＴ２'、Ｔ３'がターンオンされる。また、第３期間ｔ３の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１は、インバーターＩＮＶによって反転されてＡトランジスターＤＴの制御電極に供給されるので、ＡトランジスターＤＴがターンオンされる。

【0188】

第２トランジスターＴ２'のターンオンによって、第１トランジスターＴ１'の第１電極には第１データ線Ｄ１のデータ電圧Ｖｄａｔａが供給される。第３トランジスターＴ３'のターンオンによって、第１トランジスターＴ１'の制御電極と第２電極とが接続されるので、第１トランジスターＴ１'はダイオードで駆動する。

【0189】

第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-Ｖｄａｔａ）が閾値電圧Ｖｔｈよりも低いため、第１トランジスターＴ１'は制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１'の閾値電圧Ｖｔｈに到逹するまで電流が流れるようになる。これにより、第１トランジスターＴ１'の制御電極の電圧は第３期間ｔ３の間"Ｖｄａｔａ＋Ｖｔｈ"まで上昇する。ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続される。したがって、補助線ＲＬは第１電源電圧ＶＩＮ１に放電される。

【0190】

第四に、第４期間ｔ４は第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とのサンプリングを完了し、補助線ＲＬを第１電源電圧に放電する期間である。第４期間ｔ４の間ゲートオフ電圧Ｖｏｆｆの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。第４期間ｔ４の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１は、インバーターＩＮＶによって反転されてＡトランジスターＤＴの制御電極に供給されるので、ＡトランジスターＤＴがターンオンされる。

【0191】

第４期間ｔ４の間第１トランジスターＴ１'の制御電極の電圧にあたる"Ｖｄａｔａ＋Ｖｔｈ"がストレージキャパシタＣｓｔに保存される。一方、第ｋ走査線Ｓｋと補助線ＲＬとが互いに並んで形成されるため、第ｋ走査線Ｓｋと補助線ＲＬとの間には、図９のようにフリンジ容量ＦＣが形成されることができる。補助線ＲＬは、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されることができる。したがって、第４期間ｔ４の間第ｋ走査信号ＳＣＡＮｋがゲートオン電圧Ｖｏｎからゲートオフ電圧Ｖｏｆｆに上昇する場合、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されて、補助線ＲＬの電圧はΔＶ１ほど上昇することができる。

【0192】

しかし、第４期間ｔ４の間ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続される。そのため、フリンジ容量ＦＣによって第ｋ走査線ＳＫの電圧変化が補助線ＲＬに反映されても、補助線ＲＬは第１電源電圧ＶＩＮ１に放電される。

【0193】

第五に、第５期間ｔ５は補助線ＲＬを第１電源電圧に放電する期間である。第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光信号Ｅｋが第ｋ発光制御線Ｅｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光信号Ｅｋ＋１が第ｋ発光制御線Ｅｋ＋１に供給される。これにより、第５期間ｔ５の間第５及び第６トランジスターＴ５'、Ｔ６'とＡトランジスターＤＴがターンオンされる。また、第５期間ｔ５の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１は、インバーターＩＮＶによって反転されてＡトランジスターＤＴの制御電極に供給されるので、ＡトランジスターＤＴがターンオンされる。

【0194】

第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、第１トランジスターＴ１は制御電極の電圧によって駆動電流Ｉｄｓ'が流れるようになる。この時、第１トランジスターＴ１'の制御電極は、ストレージキャパシタＣｓｔによって"Ｖｄａｔａ＋Ｖｔｈ"を維持する。この場合、第１トランジスターＴ１'を介して流れる駆動電流Ｉｄｓ'は、数学式２のように定義されうる。また、数学式２を整理すれば、数学式３が導出される。

【0195】

数学式３のように駆動電流Ｉｄｓ'は、第１トランジスターＴ１'の閾値電圧Ｖｔｈに依存しなくなる。すなわち、第１トランジスターＴ１'の閾値電圧Ｖｔｈは補償される。

【0196】

第５期間ｔ５の間ＡトランジスターＤＴがターンされるので、補助画素駆動部２１０の駆動電流ＩｄｓはＡトランジスターＤＴを介して第１電源電圧線ＶＩＮＬ１に放電される。したがって、第５期間ｔ５の間第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光しない。

【0197】

一方、補助線ＲＬは表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極と重畳されるため、補助線ＲＬと表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の間には図９のように寄生容量ＰＣが形成されることができる。補助線ＲＬは寄生容量ＰＣによって有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されることができる。第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極に駆動電流が供給されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されて、補助線ＲＬの電圧はΔＶ２ほど上昇することができる。しかし、第５期間ｔ５の間補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されても、第１電源電圧ＶＩＮ１に放電される。

【0198】

第六に、第６期間ｔ６は有機発光ダイオードＯＬＥＤを発光する期間である。第６期間ｔ６の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号Ｅｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第６期間ｔ６の間第５及び第６トランジスターＴ５'、Ｔ６'がターンオンされる。また、第６期間ｔ６の間ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号Ｅｋ＋１は、インバーターＩＮＶによって反転されてＡトランジスターＤＴの制御電極に供給されるので、ＡトランジスターＤＴがターンオフされる。

【0199】

ＡトランジスターＤＴのターンオフと第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。

【0200】

以上、調べてみたように、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣによって補助線ＲＬの電圧が変動することを防止することができる。その結果、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣによって第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが誤発光することを防止することができる。

【0201】

図１０は、本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。図１０では説明の便宜のために第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第１補助データ線ＲＤ１、第１及び第ｊデータ線Ｄ１、Ｄｊ、第ｋ及び第ｋ＋α発光制御線Ｅｋ、Ｅｋ＋αのみを図示した。また、図１０では説明の便宜のために第１補助データ線ＲＤ１に接続された第１補助画素ＲＰ１、第１データ線Ｄ１に接続された第１表示画素ＤＰ１、第ｊデータ線Ｄｊに接続された第ｊ表示画素ＤＰｊのみを図示した。図１０で第１表示画素ＤＰ１は、製造工程中に不良が発生していない画素で、第ｊ表示画素ＤＰｊは製造工程中に不良が発生してリペアされた画素に例示したことに注意しなければならない。

【0202】

図１０を参照すれば、第１補助画素ＲＰ１は補助線ＲＬを介して第ｊ表示画素ＤＰｊに接続される。補助線ＲＬは第１補助画素ＲＰ１に接続され、第１補助画素ＲＰ１から表示領域ＤＡに延びて表示画素ＤＰ１、ＤＰｊを横切るように形成されることができる。具体的に、補助線ＲＬは図１０のように表示画素ＤＰ１、ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0203】

補助線ＲＬは、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに接続されることができる。この場合、第ｊ表示画素ＤＰｊの表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0204】

表示画素ＤＰ１、ＤＰｊそれぞれは、有機発光ダイオードＯＬＥＤと表示画素駆動部１１０とを含む。図１０に示された表示画素ＤＰ１、ＤＰｊは、図５に示された表示画素ＤＰ１、ＤＰｊと実質的に同一である。したがって、図１０に示された表示画素ＤＰ１、ＤＰｊについての詳しい説明は省略する。

【0205】

第１補助画素ＲＰ１は、補助画素駆動部２１０、ＡトランジスターＤＴ、ＢトランジスターＤＣＴ、及び抵抗Ｒを含む。本明細書では、前記ＢトランジスターＤＣＴは補助制御トランジスターとも指称される。第１補助画素ＲＰ１は、有機発光ダイオードＯＬＥＤを含まない。図１０に示された第１補助画素ＲＰ１の補助画素駆動部２１０は図５に示された第１補助画素ＲＰ１の補助画素駆動部２１０と実質的に同一である。したがって、図１０に示された第１補助画素ＲＰ１の補助画素駆動部２１０についての詳しい説明は省略する。

【0206】

ＡトランジスターＤＴは、補助線ＲＬと第１電源電圧とが供給される第１電源電圧線ＶＩＮＬ１に接続される。ＡトランジスターＤＴは、ＡトランジスターＤＴの制御電極に供給される電圧によってターンオンされ、補助線ＲＬと第１電源電圧線ＶＩＮＬ１とを接続する。これにより、補助線ＲＬの電圧は、第１電源電圧に放電される。すなわち、ＡトランジスターＤＴは、補助線ＲＬを放電する役目をする。ＡトランジスターＤＴの制御電極はＢトランジスターＤＣＴと抵抗Ｒとに接続され、第１電極は補助線ＲＬに接続され、第２電極は第１電源電圧線ＶＩＮＬ１に接続されることができる。

【0207】

ＢトランジスターＤＣＴは、ＡトランジスターＤＴの制御電極とゲートオフ電圧が供給されるゲートオフ電圧線ＶＯＦＦＬに接続される。ＢトランジスターＤＣＴは、第ｋ＋α発光制御線Ｅｋ＋αの第ｋ＋α発光制御信号によってターンオンされ、ＡトランジスターＤＴの制御電極とゲートオフ電圧線ＶＯＦＦＬとを接続する。ＢトランジスターＤＣＴの制御電極は、第ｋ＋α発光制御線Ｅｋ＋αに接続され、第１電極はＡトランジスターＤＣＴの制御電極に接続され、第２電極はゲートオフ電圧線ＶＯＦＦＬに接続される。

【0208】

抵抗Ｒは、ＡトランジスターＤＴの制御電極とゲートオン電圧が供給されるゲートオン電圧線ＶＯＮＬとの間に形成されることができる。

【0209】

図１０に示された表示画素ＤＰ１、ＤＰｊと補助画素ＲＰ１とに供給される信号は、図９に示されたところと実質的に同一である。以下では、図９及び図１０を参照して、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法及び第１表示画素ＤＰ１の駆動方法について詳しく説明する。

【0210】

まず、図９及び図１０による第１表示画素ＤＰ１の駆動方法は、図５及び図７による第１表示画素ＤＰ１の駆動方法と実質的に同一である。したがって、図９及び図１０による第１表示画素ＤＰ１の駆動方法についての詳しい説明は省略する。

【0211】

次に、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法について詳しく説明する。
第一に、第１期間ｔ１の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線Ｓｋ-１に供給され、第１期ｔ１の全体期間の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第１期間ｔ１の一部または全体期間の間第４ないし第７トランジスターＴ４'、Ｔ５'、Ｔ６'、Ｔ７'がターンオンされる。また、第１期間ｔ１の間ＢトランジスターＤＣＴはターンされるので、ＡトランジスターＤＴの制御電極にはゲートオフ電圧が供給される。したがって、ＡトランジスターＤＴはターンオフされる。

【0212】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第５ないし第７トランジスターＴ５'、Ｔ６'、Ｔ７'のターンオンによって、第３電源電圧線ＶＤＤＬから第５トランジスターＴ５'、第１トランジスターＴ１'、第６トランジスターＴ６'、第７トランジスターＴ７'を経由して第２電源電圧線ＶＩＮＬ２に電流が流れる電流パスが形成される。

【0213】

第２電源電圧ＶＩＮ２が第３電源電圧ＶＤＤより充分に低く設定されるので、第１期間ｔ１の間第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-ＶＤＤ）が第１トランジスターＴ１'の閾値電圧Ｖｔｈより低くて、これにより前記電流パスを介して電流が流れるようになる。結局、第１期間ｔ１の間第１トランジスターＴ１'の制御電極を第２電源電圧に放電して第１トランジスターＴ１'にオンバイアスを印加することができる。その結果、本発明の一実施例では、データ電圧が第１トランジスターＴ１'の制御電極に供給される以前に第１トランジスターＴ１'にオンバイアスを印加することができるため、第１トランジスターＴ１'のヒステリシス特性によって画質が低下されるような問題を解決することができる。

【0214】

第二に、第２期間ｔ２は、第１トランジスターＴ１'の制御電極と補助線ＲＬとを第２電源電圧ＶＩＮ２に初期化する期間である。第２期間ｔ２の間ゲートオン電圧Ｖｏｎの第ｋ-１走査信号ＳＣＡＮｋ-１が第ｋ-１走査線ＳＫ-１に供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第２期間ｔ２の間第４及び第７トランジスターＴ４'、Ｔ７'がターンオンされる。また、第２期間ｔ２の間ＢトランジスターＤＣＴはターンオンされるので、ＡトランジスターＤＴの制御電極には、ゲートオフ電圧が供給される。したがって、ＡトランジスターＤＴはターンオフされる。

【0215】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第７トランジスターＴ７'のターンオンによって、補助線ＲＬは第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。

【0216】

第三に、第３期間ｔ３は第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とをサンプリングする期間である。第３期間ｔ３の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第３期間ｔ３の一部期間の間第２及び第３トランジスターＴ２'、Ｔ３'がターンオンされる。また、第３期間ｔ３の間ＢトランジスターＤＣＴはターンオフされるので、ＡトランジスターＤＴの制御電極にはゲートオン電圧が供給される。したがって、ＡトランジスターＤＴはターンオンされる。

【0217】

第２トランジスターＴ２'のターンオンによって、第１トランジスターＴ１'の第１電極には、第１データ線ＲＤ１の補助データ電圧Ｖｄａｔａが供給される。第３トランジスターＴ３'のターンオンによって、第１トランジスターＴ１'の制御電極と第２電極とが接続されるので、第１トランジスターＴ１'はダイオードで駆動する。

【0218】

第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-Ｖｄａｔａ）が閾値電圧Ｖｔｈよりも低いため、第１トランジスターＴ１'は制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１'の閾値電圧Ｖｔｈに到逹するまで電流が流れるようになる。これにより、第１トランジスターＴ１'の制御電極の電圧は、第３期間ｔ３の間"Ｖｄａｔａ＋Ｖｔｈ"まで上昇する。

【0219】

ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続される。したがって、補助線ＲＬは第１電源電圧ＶＩＮ１に放電される。

【0220】

第四に、第４期間ｔ４は第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とのサンプリングを完了し、補助線ＲＬを第１電源電圧に放電される期間である。第４期間ｔ４の間ゲートオフ電圧Ｖｏｆｆの第ｋ走査信号ＳＣＡＮｋが第ｋ走査線Ｓｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光制御信号ＥＭｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第４期間ｔ４の間ＢトランジスターＤＣＴはターンオフされるので、ＡトランジスターＤＴの制御電極にはゲートオン電圧が供給される。したがって、ＡトランジスターＤＴはターンオンされる。

【0221】

第４期間ｔ４の間第１トランジスターＴ１'の制御電極の電圧にあたる"Ｖｄａｔａ＋Ｖｔｈ"がストレージキャパシタＣｓｔに保存される。一方、第ｋ走査線ＳＫと補助線ＲＬとが互いに並んで形成されるため、第ｋ走査線Ｓｋと補助線ＲＬとの間には図１０のようにフリンジ容量ＦＣが形成されることができる。補助線ＲＬは、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されることができる。したがって、第４期間ｔ４の間第ｋ走査信号ＳＣＡＮｋがゲートオン電圧Ｖｏｎからゲートオフ電圧Ｖｏｆｆに上昇する場合、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されて補助線ＲＬの電圧はΔＶ１ほど上昇することができる。

【0222】

しかし、第４期間ｔ４の間ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続される。そのため、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が補助線ＲＬに反映されても、補助線ＲＬは第１電源電圧ＶＩＮ１に放電される。

【0223】

第五に、第５期間ｔ５は補助線ＲＬを第１電源電圧に放電される期間である。第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光信号Ｅｋが第ｋ発光制御線Ｅｋに供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋１発光信号Ｅｋ＋１が第ｋ発光制御線Ｅｋ＋１に供給される。これにより、第５期間ｔ５の間第５及び第６トランジスターＴ５'、Ｔ６'とＡトランジスターＤＴがターンオンされる。また、第５期間ｔ５の間ＢトランジスターＤＣＴはターンオフされるので、ＡトランジスターＤＴの制御電極にはゲートオン電圧が供給される。したがって、ＡトランジスターＤＴはターンオンされる。

【0224】

第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、第１トランジスターＴ１は制御電極の電圧によって駆動電流Ｉｄｓ'が流れるようになる。この時、第１トランジスターＴ１'の制御電極はストレージキャパシタＣｓｔによって"Ｖｄａｔａ＋Ｖｔｈ"を維持する。この場合、第１トランジスターＴ１'を介して流れる駆動電流Ｉｄｓ'は、数学式２のように定義されうる。また、数学式２を整理すれば、数学式３が導出される。

【0225】

数学式３のように駆動電流Ｉｄｓ'は、第１トランジスターＴ１'の閾値電圧Ｖｔｈに依存しなくなる。すなわち、第１トランジスターＴ１'の閾値電圧Ｖｔｈは補償される。第５期間ｔ５の間ＡトランジスターＤＴがターンされるので、補助画素駆動部２１０の駆動電流ＩｄｓはＡトランジスターＤＴを介して第１電源電圧線ＶＩＮＬ１に放電される。したがって、第５期間ｔ５の間第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光しない。

【0226】

一方、補助線ＲＬは表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極と重畳されるため、補助線ＲＬと表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の間には図１０のように寄生容量ＰＣが形成されることができる。補助線ＲＬは、寄生容量ＰＣによって有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されることができる。第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極に駆動電流が供給されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されて補助線ＲＬの電圧はΔＶ２ほど上昇することができる。しかし、第５期間ｔ５の間補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されても、第１電源電圧ＶＩＮ１に放電される。

【0227】

第六に、第６期間ｔ６は、有機発光ダイオードＯＬＥＤを発光する期間である。第６期間ｔ６の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋが第ｋ発光制御線Ｅｋに供給され、ゲートオン電圧Ｖｏｎの第ｋ＋１発光制御信号Ｅｋ＋１が第ｋ＋１発光制御線Ｅｋ＋１に供給される。これにより、第６期間ｔ６の間第５及び第６トランジスターＴ５'、Ｔ６'がターンオンされる。また、第６期間ｔ６の間ＢトランジスターＤＣＴは、ターンオンされるので、ＡトランジスターＤＴの制御電極にはゲートオフ電圧が供給される。したがって、ＡトランジスターＤＴはターンオフされる。

【0228】

ＡトランジスターＤＴのターンオフと第５及び第６トランジスターＴ５'、Ｔ６'とのターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。

【0229】

以上、調べてみたように、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣによって補助線ＲＬの電圧が変動することを防止することができる。その結果、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣによって第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが誤発光することを防止することができる。

【0230】

図１１は、本発明のまた他の実施例に係る表示画素、補助画素、補助線、補助データ線、及び第２データ駆動部を詳しく示すブロック図である。図１１では説明の便宜のために表示パネル１０の表示画素ＤＰ、補助画素ＲＰ、補助線ＲＬ、補助データ線ＲＤ１、ＲＤ２、及び第２データ駆動部４０のみを図示した。

【0231】

図１１に示された表示画素ＤＰ、補助画素ＲＰ、及び補助データ線ＲＤ１、ＲＤ２は、図２に示された表示画素ＤＰ、補助画素ＲＰ、及び補助データ線ＲＤ１、ＲＤ２と実質的に同一である。したがって、図１１に示された表示画素ＤＰ、補助画素ＲＰ、及び補助データ線ＲＤ１、ＲＤ２についての詳しい説明は省略する。

【0232】

補助線ＲＬは補助画素ＲＰに接続され、補助画素ＲＰから表示領域ＤＡに延びて表示画素ＤＰを横切るように形成される。例えば、補助線ＲＬは第ｐ＋β（βは正の定数）行の補助画素ＲＰに接続され、第ｐ行の表示画素ＤＰを横切るように形成される。図１１では第ｐ＋１行を第ｐ＋β行の一例として図示した。補助線ＲＬは表示画素ＤＰの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0233】

補助線ＲＬは、表示領域ＤＡの表示画素ＤＰのうちいずれか一つに接続されることができる。この時、補助線ＲＬに接続される表示画素ＤＰはリペアされなければならない不良画素にあたる。図１１では、補助線ＲＬに接続される表示画素ＤＰをリペアされた画素ＲＤＰ１／ＲＤＰ２に定義した。具体的に、補助線ＲＬはリペアされた画素ＲＤＰ１／ＲＤＰ２の有機発光ダイオードＯＬＥＤのアノード電極に接続されることができる。この時、リペアされた画素ＲＤＰ１／ＲＤＰ２の表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0234】

第２データ駆動部４０は、補助データ算出部４１、補助データ変換部４２、メモリー４３及び補助データ電圧変換部４４を含む。図１１に示された第２データ駆動部４０の補助データ算出部４１、補助データ変換部４２、メモリー４３及び補助データ電圧変換部４４は、図２及び図３を参照して説明した第２データ駆動部４０の補助データ算出部４１、補助データ変換部４２、メモリー４３及び補助データ電圧変換部４４と実質的に同一である。

【0235】

したがって、図１１に示された第２データ駆動部４０の補助データ算出部４１、補助データ変換部４２、メモリー４３及び補助データ電圧変換部４４についての詳しい説明は省略する。ただし、補助線ＲＬは第ｐ＋β（βは正の定数）行の補助画素ＲＰに接続され、第ｐ行の表示画素ＤＰを横切るように形成されるため、補助データ電圧変換部４４はβ水平期間ほど遅延して補助データ電圧を補助データ線ＲＤ１、ＲＤ２に供給する。すなわち、第ｐ＋β行の補助画素ＲＰに供給される補助データ電圧は、第ｐ行の表示画素ＤＰに供給されるデータ電圧に同期化されて供給される。

【0236】

図１２Ａは、図１１の第１データ駆動部から出力されるデータ電圧と、第２データ駆動部の補助データ電圧変換部から出力される補助データ電圧と、を示す例示図面である。図１２Ａには、垂直同期信号ｖｓｙｎｃ、第ｉデータ線（Ｄｉｉは１≦ｉ≦ｍを満足する正の定数）に出力されるデータ電圧ＤＶｉと補助データ電圧変換部４４から出力される補助データ電圧ＲＤＶが示されている。

【0237】

図１２Ａを参照すれば、１フレーム期間は、データ電圧が供給されるアクティブ期間ＡＰと休止期間のブランク期間ＢＰとを含む。垂直同期信号ｖｓｙｎｃは、１フレーム期間 を周期にパルスが発生する。第ｉデータ線Ｄｉに出力されるデータ電圧ＤＶｉは、第１ないし第ｎデータ電圧ＤＶ１〜ＤＶｎを含むことができる。この時、図１１のように第ｐ＋β行の補助画素ＲＰに供給される補助データ電圧は、第ｐ行の表示画素ＤＰに供給されるデータ電圧に同期化されて供給されることができる。

【0238】

図１１のように第１リペアされた画素ＲＤＰ１が第２行に位置して第２リペアされた画素ＲＤＰ２が第ｎ-１行に位置することができる。この場合、メモリー４３には図１２Ａのように第３行の表示画素にデータ電圧ＤＶ３が第ｉデータ線Ｄｉに供給される期間に同期化して、第１補助データ電圧ＲＤＶ１を補助データ線ＲＤ１／ＲＤ２に供給することができる。また、メモリー４３には図１２Ａのように第ｎ行の表示画素にデータ電圧ＤＶｎが第ｉデータ線Ｄｉに供給される期間に同期化して第２補助データ電圧ＲＤＶ２を補助データ線ＲＤ１／ＲＤ２に供給することができる。

【0239】

一方、所定の期間を指示する信号が垂直同期信号ｖｓｙｎｃの場合、メモリー４３は１フレーム期間ごとに初期化データＢＤに更新される。そのため、補助データ電圧変換部４４は、図１２Ａのように第３行の表示画素にデータ電圧ＤＶ３が供給される期間から第ｎ-１行の表示画素にデータ電圧ＤＶｎ-１が供給される期間まで、メモリー４３から第１補助データＲＤ１の入力を受けて、入力された第１補助データＲＤ１を第１補助データ電圧ＲＤＶ１に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0240】

また、補助データ電圧変換部４４は、図１２Ａのように第ｎ行の表示画素にデータ電圧ＤＶｎが供給される期間の間メモリー４３から第２補助データＲＤ２の入力を受けて、第２補助データＲＤ２を第２補助データ電圧ＲＤＶ２に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0241】

さらに、補助データ電圧変換部４４は、図１２Ａのように第１及び第２行の表示画素にデータ電圧ＤＶ１、ＤＶ２が供給される期間の間メモリー４３から初期化データＢＤの入力を受けて、入力された初期化データＢＤを初期化データ電圧ＢＤＶに変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。結局、図１２Ａで調べてみたように、補助データ線ＲＤ１、ＲＤ２に供給される補助データ電圧それぞれは、データ線Ｄ１〜Ｄｍに供給されるデータ電圧と同期化されて供給されることができる。

【0242】

図１２Ｂは、図１１の第１データ駆動部から出力されるデータ電圧と第２データ駆動部の補助データ電圧変換部とから出力される補助データ電圧を示す例示図面である。図１２Ｂには、水平同期信号ｈｓｙｎｃ、第ｉデータ線Ｄｉに出力されるデータ電圧ＤＶｉと補助データ電圧変換部４４とから出力される補助データ電圧ＲＤＶが示されている。

【0243】

図１２Ｂを参照すれば、１フレーム期間はデータ電圧が供給されるアクティブ期間ＡＰと休止期間のブランク期間ＢＰとを含む。垂直同期信号ｖｓｙｎｃは１フレーム期間を周期にパルスが発生する。第ｉデータ線Ｄｉに出力されるデータ電圧ＤＶｉは、第１ないし第ｎデータ電圧ＤＶ１〜ＤＶｎを含むことができる。この時、図１１のように第ｐ＋β行の補助画素ＲＰに供給される補助データ電圧は、第ｐ行の表示画素ＤＰに供給されるデータ電圧に同期化されて供給されることができる。

【0244】

図１１のように第１リペアされた画素ＲＤＰ１が第２行に位置して第２リペアされた画素ＲＤＰ２が第ｎ-１行に位置することができる。この場合、メモリー４３には図１２Ｂのように第３行の表示画素にデータ電圧ＤＶ３が第ｉデータ線Ｄｉに供給される期間に同期化して第１補助データ電圧ＲＤＶ１を補助データ線ＲＤ１／ＲＤ２に供給することができる。また、メモリー４３には図１２Ｂのように第ｎ行の表示画素にデータ電圧ＤＶｎ第ｉデータ線Ｄｉに供給される期間に同期化して第２補助データ電圧ＲＤＶ２を補助データ線ＲＤ１／ＲＤ２に供給することができる。

【0245】

一方、所定の期間を指示する信号が垂直同期信号ｖｓｙｎｃの場合、メモリー４３は１水平期間１Ｈごとに初期化データＢＤに更新される。そのため、補助データ電圧変換部４４は、図１２Ｂのように第３行の表示画素にデータ電圧ＤＶ３が供給される期間にのみメモリー４３から第１補助データＲＤ１の入力を受けて、入力された第１補助データＲＤ１を第１補助データ電圧ＲＤＶ１に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。

【0246】

また、補助データ電圧変換部４４は、図１２Ｂのように第ｎ行の表示画素にデータ電圧ＤＶｎが供給される期間にのみメモリー４３から第２補助データＲＤ２の入力を受けて、第２補助データＲＤ２を第２補助データ電圧ＲＤＶ２に変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。さらに、補助データ電圧変換部４４は、図１２Ｂのように第３行の表示画素にデータ電圧ＤＶ３が供給される期間と第ｎ行の表示画素にデータ電圧ＤＶｎが供給される期間を除いた残りの期間の間メモリー４３から初期化データＢＤの入力を受けて、入力された初期化データＢＤを初期化データ電圧ＢＤＶに変換して補助データ線ＲＤ１／ＲＤ２に出力することができる。結局、図１２Ｂで調べてみたように、補助データ線ＲＤ１、ＲＤ２に供給される補助データ電圧それぞれはデータ線Ｄ１〜Ｄｍに供給されるデータ電圧と同期化されて供給されることができる。

【0247】

また、図１２Ｂで調べてみたように、リペアされた画素ＲＤＰ１、ＲＤＰ２に接続されていない補助画素には初期化データ電圧ＢＤＶが供給されることができる。その結果、本発明の一実施例ではリペアされた画素ＲＤＰ１、ＲＤＰ２に接続されていない補助画素に接続される補助線の電圧変化によって表示領域の表示画素ＤＰが影響を受けることを防止することができる。補助画素ＲＰが補助データ電圧の供給を受ける場合、補助線ＲＬに駆動電流を供給することができるため、これによる補助線ＲＬの電圧変化を防止するためである。

【0248】

図１３は、本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。図１３では説明の便宜のために第ｋ-１、第ｋ、第ｋ＋β-１及び第ｋ＋β走査線Ｓｋ-１、Ｓｋ、Ｓｋ＋β-１、Ｓｋ＋β、第１補助データ線ＲＤ１、第１及び第ｊデータ線Ｄ１、Ｄｊ、第ｋ及び第ｋ＋β発光制御線Ｅｋ、Ｅｋ＋βのみを図示した。また、図１１のように補助線ＲＬは、第ｐ＋β行の補助画素に接続されて、第ｐ行の表示画素ＤＰを横切るように形成される。

【0249】

そのため、図１３では説明の便宜のために第ｐ＋β行に位置する第１補助画素ＲＰ１と第ｐ行に位置する第１表示画素ＤＰ１と第ｊ表示画素ＤＰｊを図示した。第１補助画素ＲＰ１は第ｋ＋β-１及び第ｋ＋β走査線ＳＫ＋β-１、ＳＫ＋β、第ｋ＋β発光制御線Ｅｋ＋β、及び第１補助データ線ＲＤ１に接続される。第１表示画素ＤＰ１は、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第ｋ発光制御線Ｅｋ、及び第１データ線Ｄ１に接続される。第ｊ表示画素ＤＰｊは、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第ｋ発光制御線Ｅｋ、及び第ｊデータ線Ｄｊに接続される。

【0250】

図１３で第１表示画素ＤＰ１は製造工程中に不良が発生していない画素で、第ｊ表示画素ＤＰｊは製造工程中に不良が発生してリペアされた画素として例示した。

【0251】

図１３を参照すれば、第１補助画素ＲＰ１は補助線ＲＬを介して第ｊ表示画素ＤＰｊに接続される。補助線ＲＬは第１補助画素ＲＰ１に接続されて、第１補助画素ＲＰ１から表示領域ＤＡに延びて表示画素ＤＰ１、ＤＰｊを横切るように形成されることができる。具体的に、補助線ＲＬは、図１３のように表示画素ＤＰ１、ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0252】

補助線ＲＬは、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに接続されることができる。この場合、第ｊ表示画素ＤＰｊの表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0253】

表示画素ＤＰ１、ＤＰｊそれぞれは、有機発光ダイオードＯＬＥＤと表示画素駆動部１１０とを含む。図１３に示された表示画素ＤＰ１、ＤＰｊは、図５に図示された表示画素ＤＰ１、ＤＰｊと実質的に同一である。したがって、図１３に示された表示画素ＤＰ１、ＤＰｊについての詳しい説明は省略する。

【0254】

第１補助画素ＲＰ１は、補助画素駆動部２１０及びＡトランジスターＤＴを含む。第１補助画素ＲＰ１は有機発光ダイオードＯＬＥＤを含まない。図１３に示された第１補助画素ＲＰ１の補助画素駆動部２１０は、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋと第ｋ発光制御線Ｅｋの代りに第ｋ＋β-１及び第ｋ＋β走査線Ｓｋ＋β-１、Ｓｋ＋βと第ｋ＋β発光制御線Ｅｋ＋αに接続されるということを除き、図５に示された第１補助画素ＲＰ１の補助画素駆動部２１０と実質的に同一である。したがって、図１３に示された第１補助画素ＲＰ１の補助画素駆動部２１０についての詳しい説明は省略する。

【0255】

ＡトランジスターＤＴは、補助線ＲＬと第１電源電圧とが供給される第１電源電圧線ＶＩＮＬ１に接続される。ＡトランジスターＤＴは、ＡトランジスターＤＴの制御電極に供給される電圧によってターンオンされて補助線ＲＬと第１電源電圧線ＶＩＮＬ１とを接続する。これにより、補助線ＲＬの電圧は第１電源電圧に放電される。すなわち、ＡトランジスターＤＴは、補助線ＲＬを放電する役目をする。ＡトランジスターＤＴの制御電極は第ｋ＋β走査線Ｓｋ＋βに接続されて、第１電極は補助線ＲＬに接続されて、第２電極は第１電源電圧線ＶＩＮＬ１に接続されることができる。

【0256】

図１４は、図１３の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。図１４には、第ｋ-１走査線Ｓｋ-１に供給される第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査線Ｓｋに供給される第ｋ走査信号ＳＣＡＮｋ、第ｋ＋１走査線Ｓｋ＋１に供給される第ｋ＋１走査信号ＳＣＡＮｋ＋１、第ｋ＋２走査線Ｓｋ＋２に供給される第ｋ＋２走査信号ＳＣＡＮｋ＋２、第ｋ発光制御線Ｅｋに供給される第ｋ発光制御信号ＥＭｋ、第ｋ＋２発光制御線Ｅｋ＋２に供給される第ｋ＋２発光制御信号Ｅｋ＋２、ＡトランジスターＤＴの制御電極の電圧Ｖ_ＤＴＧ、及び補助線ＲＬの電圧Ｖ_ＲＬが示されている。一方、図１４では第ｋ＋１走査線Ｓｋ＋１を図１３に示された第ｋ＋β-１走査線Ｓｋ＋β-１の一例として説明し、第ｋ＋２走査線Ｓｋ＋２を図１３に示された第ｋ＋β走査線Ｓｋ＋βの一例として説明し、第ｋ＋２発光制御線Ｅｋ＋２を図１３に示された第ｋ＋β発光制御線Ｅｋ＋βの一例として説明したが、これに限定されない。

【0257】

図１４に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋは、図７に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋと実質的に同一である。したがって、図１４に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋについての詳しい説明は省略する。

【0258】

第ｋ＋１走査信号ＳＣＡＮｋ＋１は、第４期間ｔ４の一部期間の間ゲートオン電圧Ｖｏｎに発生し、第ｋ＋２走査信号ＳＣＡＮｋ＋２は、第５期間ｔ５の一部期間の間ゲートオン電圧Ｖｏｎに発生する。第ｋ＋２発光制御信号ＥＭｋ＋２は、第４-２及び第５期間ｔ-２、ｔ５の間ゲートオフ電圧Ｖｏｆｆに発生する。以下では、図１３及び図１４を参照して、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法及び第１表示画素ＤＰ１の駆動方法について詳しく説明する。

【0259】

まず、図１３及び図１４による第１表示画素ＤＰ１の駆動方法は、図５及び図７による第１表示画素ＤＰ１の駆動方法と実質的に同一である。したがって、図１３及び図１４による第１表示画素ＤＰ１の駆動方法についての詳しい説明は省略する。

【0260】

次に、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法について詳しく説明する。
第一に、第１ないし第３期間ｔ１〜ｔ３は、有機発光ダイオードＯＬＥＤを発光する期間である。第１ないし第３期間ｔ１〜ｔ３の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋１走査信号ＳＣＡＮｋ＋１が第ｋ＋１走査線Ｓｋ＋１に供給されて、ゲートオフ電圧Ｖｏｆｆの第ｋ＋２走査信号ＳＣＡＮｋ＋２が第ｋ＋２走査線Ｓｋ＋２に供給されて、ゲートオン電圧Ｖｏｎの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第１ないし第３期間ｔ１〜ｔ３の間第５及び第６トランジスターＴ５'、Ｔ６'がターンオンされる。

【0261】

第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。

【0262】

第二に、第４-１期間ｔ４-１は、第１トランジスターＴ１にオンバイアスを印加する期間である。第４期間ｔ４は、第４-１期間ｔ４-１と第４-２期間ｔ４-２とを含む。第４-１期間ｔ４-１の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ＋１走査信号ＳＣＡＮｋ＋１が第ｋ＋１走査線Ｓｋ＋１に供給されて、第４-１期間ｔ４-１の全体期間ゲートオン電圧Ｖｏｎの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第４-１期間ｔ４-１の一部または全体期間の間第４ないし第７トランジスターＴ４'、Ｔ５'、Ｔ６'、Ｔ７'がターンオンされる。

【0263】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第５ないし第７トランジスターＴ５'、Ｔ６'、Ｔ７'のターンオンによって、第３電源電圧線ＶＤＤＬから第５トランジスターＴ５'、第１トランジスターＴ１'、第６トランジスターＴ６'、第７トランジスターＴ７'を経由して第２電源電圧線ＶＩＮＬ２に電流が流れる電流パスが形成される。第２電源電圧ＶＩＮ２が第３電源電圧ＶＤＤよりも充分に低く設定されるので、第４-１期間ｔ４-１の間第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-ＶＤＤ）が第１トランジスターＴ１'の閾値電圧Ｖｔｈよりも低くて、これにより前記電流パスを介して電流が流れるようになる。

【0264】

結局、第４-１期間ｔ４-１の間第１トランジスターＴ１'の制御電極を第２電源電圧に放電して第１トランジスターＴ１'にオンバイアスを印加することができる。その結果、本発明の一実施例ではデータ電圧が第１トランジスターＴ１'の制御電極に供給される以前に第１トランジスターＴ１'にオンバイアスを印加することができるため、第１トランジスターＴ１'のヒステリシス特性によって画質が低下するような問題を解決することができる。

【0265】

一方、第ｋ走査線Ｓｋと補助線ＲＬとが互いに並んで形成されるため、第ｋ走査線Ｓｋと補助線ＲＬとの間には、図１３のようにフリンジ容量ＦＣが形成されることができる。補助線ＲＬは、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されることができる。したがって、第４-１期間ｔ４-１の間第ｋ走査信号ＳＣＡＮｋがゲートオン電圧Ｖｏｎからゲートオフ電圧Ｖｏｆｆに上昇する場合、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されて補助線ＲＬの電圧はΔＶ１ほど上昇することができる。

【0266】

第三に、第４-２期間ｔ４-２は、第１トランジスターＴ１'の制御電極と補助線ＲＬとを第２電源電圧ＶＩＮ２に初期化する期間である。第４-２期間ｔ４-２の間ゲートオン電圧Ｖｏｎの第ｋ＋１走査信号ＳＣＡＮｋ＋１が第ｋ＋１走査線Ｓｋ＋１に供給されて、ゲートオフ電圧Ｖｏｆｆの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第４-２期間ｔ４-２の間第４トランジスターＴ４'と第７トランジスターＴ７'がターンオンされる。

【0267】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第７トランジスターＴ７'のターンオンによって、補助線ＲＬは第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。

【0268】

第四に、第５期間ｔ５は第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とをサンプリングし、補助線ＲＬを第１電源電圧ＶＩＮ１に放電される期間である。第５期間ｔ５の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ＋２走査信号ＳＣＡＮｋ＋２が第ｋ＋２走査線Ｓｋ＋２に供給されて、第５期間ｔ５の全体期間の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第５期間ｔ５の一部または全体期間の間第２及び第３トランジスターＴ２'、Ｔ３'とＡトランジスターＤＴとがターンオンされる。

【0269】

第２トランジスターＴ２'のターンオンによって、第１トランジスターＴ１'の第１電極には第１データ線Ｄ１のデータ電圧Ｖｄａｔａが供給される。第３トランジスターＴ３'のターンオンによって、第１トランジスターＴ１'の制御電極と第２電極とが接続されるので、第１トランジスターＴ１'はダイオードで駆動する。

【0270】

第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-Ｖｄａｔａ）が閾値電圧Ｖｔｈよりも低いため、第１トランジスターＴ１'は制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１'の閾値電圧Ｖｔｈに到逹するまで電流が流れるようになる。これにより、第１トランジスターＴ１'の制御電極の電圧は、第３期間ｔ３の間"Ｖｄａｔａ＋Ｖｔｈ"まで上昇する。

【0271】

ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続される。したがって、補助線ＲＬは第１電源電圧ＶＩＮ１に放電される。一方、補助線ＲＬは、表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極と重畳されるため、補助線ＲＬと表示画素ＤＰ１との有機発光ダイオードＯＬＥＤのアノード電極の間には、図１３のように寄生容量ＰＣが形成されることができる。

【0272】

補助線ＲＬは、寄生容量ＰＣによって有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されることができる。第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極に駆動電流が供給されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されて、補助線ＲＬの電圧はΔＶ２ほど上昇することができる。しかしながら、第５期間ｔ５の間補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されても、第１電源電圧ＶＩＮ１に放電される。

【0273】

第六に、第６期間ｔ６は有機発光ダイオードＯＬＥＤを発光する期間である。第６期間ｔ６の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋２走査信号ＳＣＡＮｋ＋２が第ｋ＋２走査線Ｓｋ＋２に供給されて、ゲートオン電圧Ｖｏｎの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第６期間ｔ６の間第５及び第６トランジスターＴ５'、Ｔ６'とＡトランジスターＤＴとがターンオンされ、ＡトランジスターＤＴがターンオフされる。

【0274】

ＡトランジスターＤＴのターンオフと第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。この時、第１トランジスターＴ１'の制御電極は、ストレージキャパシタＣｓｔによって"Ｖｄａｔａ＋Ｖｔｈ"を維持する。この場合、第１トランジスターＴ１'を介して流れる駆動電流Ｉｄｓ'は、数学式２のように定義されることができる。また、数学式２を整理すれば、数学式３が導出される。数学式３のように駆動電流Ｉｄｓ'は、第１トランジスターＴ１'の閾値電圧Ｖｔｈに依存しなくなる。すなわち、第１トランジスターＴ１'の閾値電圧Ｖｔｈは補償される。

【0275】

以上、調べてみたように、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣとによって補助線ＲＬの電圧が変動することを防止することができる。その結果、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣとによって第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが誤発光することを防止することができる。

【0276】

図１５は、本発明のまた他の実施例に係る表示画素と補助画素とを詳しく示す回路図である。図１５では説明の便宜のために第ｋ-１、第ｋ、第ｋ＋β-１及び第ｋ＋β走査線Ｓｋ-１、Ｓｋ、Ｓｋ＋β-１、Ｓｋ＋β、第１補助データ線ＲＤ１、第１及び第ｊデータ線Ｄ１、Ｄｊ、第ｋ及び第ｋ＋β発光制御線Ｅｋ、Ｅｋ＋βのみを図示した。また、図１１のように補助線ＲＬは第ｐ＋β行の補助画素に接続されて、第ｐ行の表示画素ＤＰを横切るように形成される。そのため、図１５では説明の便宜のために第ｐ＋β行に位置する第１補助画素ＲＰ１と第ｐ行に位置する第１表示画素ＤＰ１と第ｊ表示画素ＤＰｊとを図示した。

【0277】

第１補助画素ＲＰ１は第ｋ＋β-１及び第ｋ＋β走査線Ｓｋ＋β-１、Ｓｋ＋β、第ｋ＋β発光制御線Ｅｋ＋β、及び第１補助データ線ＲＤ１に接続される。第１表示画素ＤＰ１は、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第ｋ発光制御線Ｅｋ、及び第１データ線Ｄ１に接続される。第ｊ表示画素ＤＰｊは、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋ、第ｋ発光制御線Ｅｋ、及び第ｊデータ線Ｄｊに接続される。図１５で第１表示画素ＤＰ１は、製造工程中に不良が発生していない画素で、第ｊ表示画素ＤＰｊは製造工程中に不良が発生してリペアされた画素として例示した。

【0278】

図１５を参照すれば、第１補助画素ＲＰ１は補助線ＲＬを介して第ｊ表示画素ＤＰｊに接続される。補助線ＲＬは第１補助画素ＲＰ１に接続されて、第１補助画素ＲＰ１から表示領域ＤＡに延びて表示画素ＤＰ１、ＤＰｊを横切るように形成されることができる。具体的に、補助線ＲＬは、図１５のように表示画素ＤＰ１、ＤＰｊの有機発光ダイオードＯＬＥＤのアノード電極を横切るように形成されることができる。

【0279】

補助線ＲＬは、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに接続されることができる。この場合、第ｊ表示画素ＤＰｊの表示画素駆動部１１０と有機発光ダイオードＯＬＥＤとは断線される。

【0280】

表示画素ＤＰ１、ＤＰｊそれぞれは有機発光ダイオードＯＬＥＤと表示画素駆動部１１０とを含む。図１５に示された表示画素ＤＰ１、ＤＰｊは、図５に示された表示画素ＤＰ１、ＤＰｊと実質的に同一である。したがって、図１５に示された表示画素ＤＰ１、ＤＰｊについての詳しい説明は省略する。

【0281】

第１補助画素ＲＰ１は補助画素駆動部２１０及びＡトランジスターＤＴを含む。第１補助画素ＲＰ１は有機発光ダイオードＯＬＥＤを含まない。図１５に示された第１補助画素ＲＰ１の補助画素駆動部２１０は、第ｋ-１及び第ｋ走査線Ｓｋ-１、Ｓｋと第ｋ発光制御線Ｅｋの代りに第ｋ＋β-１及び第ｋ＋β走査線Ｓｋ＋β-１、Ｓｋ＋βと第ｋ＋β発光制御線Ｅｋ＋αに接続されて、第４トランジスターＴ４'が第２電源電圧線ＶＩＮＬ２の代りに第１電源電圧線ＶＩＮＬ１に接続されて、第７トランジスターＴ７'が省略されることを除き、図５に示された第１補助画素ＲＰ１の補助画素駆動部２１０と実質的に同一である。したがって、図１５に示された第１補助画素ＲＰ１の補助画素駆動部２１０についての詳しい説明は省略する。

【0282】

ＡトランジスターＤＴは補助線ＲＬと第１電源電圧とが供給される第１電源電圧線ＶＩＮＬ１に接続される。ＡトランジスターＤＴは、ＡトランジスターＤＴの制御電極に供給される電圧によってターンオンされて、補助線ＲＬと第１電源電圧線ＶＩＮＬ１とを接続する。これにより、補助線ＲＬの電圧は第１電源電圧に放電される。すなわち、ＡトランジスターＤＴは補助線ＲＬを放電する役目をする。ＡトランジスターＤＴの制御電極は、第ｋ＋β走査線Ｓｋ＋βに接続されて、第１電極は補助線ＲＬに接続されて、第２電極は第１電源電圧線ＶＩＮＬ１に接続されることができる。

【0283】

図１６は、図１５の表示画素と補助画素とに供給される信号、放電トランジスターの制御電極の電圧、及び補助線の電圧を示す波形図である。図１６には、第ｋ-１走査線Ｓｋ-１に供給される第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査線Ｓｋに供給される第ｋ走査信号ＳＣＡＮｋ、第ｋ＋１走査線Ｓｋ＋１に供給される第ｋ＋１走査信号ＳＣＡＮｋ＋１、第ｋ＋２走査線Ｓｋ＋２に供給される第ｋ＋２走査信号ＳＣＡＮｋ＋２、第ｋ発光制御線Ｅｋに供給される第ｋ発光制御信号ＥＭｋ、第ｋ＋２発光制御線Ｅｋ＋２に供給される第ｋ＋２発光制御信号Ｅｋ＋２、ＡトランジスターＤＴの制御電極の電圧Ｖ_ＤＴＧ、及び補助線ＲＬの電圧Ｖ_ＲＬが示されている。

【0284】

一方、図１６では第ｋ＋１走査線Ｓｋ＋１を図１５に示された第ｋ＋β-１走査線Ｓｋ＋β-１の一例として説明し、第ｋ＋２走査線ＳＫ＋２を図１５に示された第ｋ＋β走査線Ｓｋ＋βの一例として説明し、第ｋ＋２発光制御線Ｅｋ＋２を図１５に示された第ｋ＋β発光制御線Ｅｋ＋βの一例として説明したが、これに限定されない。

【0285】

図１６に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋは図７に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋと実質的に同一である。したがって、図１６に示された第ｋ-１走査信号ＳＣＡＮｋ-１、第ｋ走査信号ＳＣＡＮｋ、第ｋ発光制御信号ＥＭｋについての詳しい説明は省略する。

【0286】

第ｋ＋１走査信号ＳＣＡＮｋ＋１は、第４期間ｔ４の一部期間の間ゲートオン電圧Ｖｏｎに発生し、第ｋ＋２走査信号ＳＣＡＮｋ＋２は第５期間ｔ５の一部期間の間ゲートオン電圧Ｖｏｎに発生する。第ｋ＋２発光制御信号ＥＭｋ＋２は、第４-２及び第５期間ｔ-２、ｔ５の間ゲートオフ電圧Ｖｏｆｆに発生する。

【0287】

以下では、図１５及び図１６を参照して、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法及び第１表示画素ＤＰ１の駆動方法について詳しく説明する。

【0288】

まず、図１５及び図１６による第１表示画素ＤＰ１の駆動方法は、図５及び図７による第１表示画素ＤＰ１の駆動方法と実質的に同一である。したがって、図１５及び図１６による第１表示画素ＤＰ１の駆動方法についての詳しい説明は省略する。

【0289】

次に、第１補助画素ＲＰ１と第ｊ表示画素ＤＰｊとの駆動方法について詳しく説明する。
第一に、第１ないし第３期間ｔ１〜ｔ３は、有機発光ダイオードＯＬＥＤを発光する期間である。第１ないし第３期間ｔ１〜ｔ３の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋１走査信号ＳＣＡＮｋ＋１が第ｋ＋１走査線Ｓｋ＋１に供給されて、ゲートオフ電圧Ｖｏｆｆの第ｋ＋２走査信号ＳＣＡＮｋ＋２が第ｋ＋２走査線Ｓｋ＋２に供給され、ゲートオン電圧Ｖｏｎの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第１ないし第３期間ｔ１〜ｔ３の間第５及び第６トランジスターＴ５'、Ｔ６'がターンオンされる。

【0290】

第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。

【0291】

第二に、第４-１期間ｔ４-１は第１トランジスターＴ１にオンバイアスを印加する期間である。第４期間ｔ４は第４-１期間ｔ４-１と第４-２期間ｔ４-２とを含む。第４-１期間ｔ４-１の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ＋１走査信号ＳＣＡＮｋ＋１が第ｋ＋１走査線Ｓｋ＋１に供給されて、第４-１期間ｔ４-１の全体期間の間ゲートオン電圧Ｖｏｎの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第４-１期間ｔ４-１の一部または全体期間の間第４ないし第６トランジスターＴ４'、Ｔ５'、Ｔ６'がターンオンされる。

【0292】

第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、第３電源電圧線ＶＤＤＬから第５トランジスターＴ５'、第１トランジスターＴ１'、第６トランジスターＴ６'を経由して補助線ＲＬで電流が流れる電流パスが形成される。第２電源電圧ＶＩＮ２が第３電源電圧ＶＤＤよりも充分に低く設定されるため、第４-１期間ｔ４-１の間第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-ＶＤＤ）が第１トランジスターＴ１'の閾値電圧Ｖｔｈよりも低くて、これにより前記電流パスを介して電流が流れるようになる。

【0293】

結局、第４-１期間ｔ４-１の間第１トランジスターＴ１'の制御電極を第２電源電圧に放電して第１トランジスターＴ１'にオンバイアスを印加することができる。その結果、本発明の一実施例では、データ電圧が第１トランジスターＴ１'の制御電極に供給される以前に第１トランジスターＴ１'にオンバイアスを印加することができるので、第１トランジスターＴ１'のヒステリシス特性によって画質が低下するような問題を解決することができる。

【0294】

一方、第ｋ走査線Ｓｋと補助線ＲＬが互いに並んで形成されるため、第ｋ走査線Ｓｋと補助線ＲＬとの間には図１５のようにフリンジ容量ＦＣが形成されることができる。補助線ＲＬは、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されることができる。したがって、第４-１期間ｔ４-１の間第ｋ走査信号ＳＣＡＮｋがゲートオン電圧Ｖｏｎからゲートオフ電圧Ｖｏｆｆに上昇する場合、フリンジ容量ＦＣによって第ｋ走査線Ｓｋの電圧変化が反映されて補助線ＲＬの電圧はΔＶ１ほど上昇することができる。

【0295】

第三に、第４-２期間ｔ４-２は、第１トランジスターＴ１'の制御電極を第２電源電圧ＶＩＮ２に初期化する期間である。第４-２期間ｔ４-２の間ゲートオン電圧Ｖｏｎの第ｋ＋１走査信号ＳＣＡＮｋ＋１が第ｋ＋１走査線Ｓｋ＋１に供給され、ゲートオフ電圧Ｖｏｆｆの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第４-２期間ｔ４-２の間第４トランジスターＴ４'がターンオンされる。第４トランジスターＴ４'のターンオンによって、第１トランジスターＴ１'の制御電極は、第２電源電圧線ＶＩＮＬ２の第２電源電圧ＶＩＮ２に初期化される。

【0296】

第四に、第５期間ｔ５は第１トランジスターＴ１'の制御電極にデータ電圧と閾値電圧とをサンプリングして、補助線ＲＬを第１電源電圧ＶＩＮ１に放電される期間である。第５期間ｔ５の一部期間の間ゲートオン電圧Ｖｏｎの第ｋ＋２走査信号ＳＣＡＮｋ＋２が第ｋ＋２走査線ＳＫ＋２に供給され、第５期間ｔ５の全体期間の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第５期間ｔ５の一部または全体期間の間第２及び第３トランジスターＴ２'、Ｔ３'とＡトランジスターＤＴとがターンオンされる。

【0297】

第２トランジスターＴ２'のターンオンによって、第１トランジスターＴ１'の第１電極には第１データ線Ｄ１のデータ電圧Ｖｄａｔａが供給される。第３トランジスターＴ３'のターンオンによって、第１トランジスターＴ１'の制御電極と第２電極とが接続されるため、第１トランジスターＴ１'はダイオードで駆動する。

【0298】

第１トランジスターＴ１'の制御電極と第１電極との間の電圧差（Ｖｇｓ=ＶＩＮ２-Ｖｄａｔａ）が閾値電圧Ｖｔｈより低いため、第１トランジスターＴ１'は制御電極と第１電極との間の電圧差Ｖｇｓが第１トランジスターＴ１'の閾値電圧Ｖｔｈに到逹するまで電流が流れるようになる。これにより、第１トランジスターＴ１'の制御電極の電圧は、第３期間ｔ３の間"Ｖｄａｔａ＋Ｖｔｈ"まで上昇する。

【0299】

ＡトランジスターＤＴのターンオンによって、補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続される。したがって、補助線ＲＬは第１電源電圧ＶＩＮ１に放電される。一方、補助線ＲＬは表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極と重畳されるため、補助線ＲＬと表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の間には図１５のように寄生容量ＰＣが形成されることができる。補助線ＲＬは、寄生容量ＰＣによって有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されることができる。

【0300】

第５期間ｔ５の間ゲートオン電圧Ｖｏｎの第ｋ発光制御信号ＥＭｋによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極に駆動電流が供給されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されて補助線ＲＬの電圧はΔＶ２ほど上昇することができる。しかし、第５期間ｔ５の間補助線ＲＬは第１電源電圧線ＶＩＮＬ１に接続されるので、寄生容量ＰＣによって表示画素ＤＰ１の有機発光ダイオードＯＬＥＤのアノード電極の電圧変化が反映されても、第１電源電圧ＶＩＮ１に放電される。

【0301】

第五に、第６期間ｔ６は有機発光ダイオードＯＬＥＤを発光する期間である。第６期間ｔ６の間ゲートオフ電圧Ｖｏｆｆの第ｋ＋２走査信号ＳＣＡＮｋ＋２が第ｋ＋２走査線ＳＫ＋２に供給されて、ゲートオン電圧Ｖｏｎの第ｋ＋２発光制御信号ＥＭｋ＋２が第ｋ＋２発光制御線Ｅｋ＋２に供給される。これにより、第６期間ｔ６の間第５及び第６トランジスターＴ５'、Ｔ６'とＡトランジスターＤＴとがターンオンされ、ＡトランジスターＤＴがターンオフされる。

【0302】

ＡトランジスターＤＴのターンオフと第５及び第６トランジスターＴ５'、Ｔ６'のターンオンによって、補助画素駆動部２１０の駆動電流Ｉｄｓ'が補助線ＲＬを介して第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤに供給される。したがって、第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤは発光する。この時、第１トランジスターＴ１'の制御電極は、ストレージキャパシタＣｓｔによって"Ｖｄａｔａ＋Ｖｔｈ"を維持する。この場合、第１トランジスターＴ１'を介して流れる駆動電流Ｉｄｓ'は、数学式２のように定義されることができる。また、数学式２を整理すれば、数学式３が導出される。

【0303】

数学式３のように駆動電流Ｉｄｓ'は、第１トランジスターＴ１'の閾値電圧Ｖｔｈに依存しなくなる。すなわち、第１トランジスターＴ１'の閾値電圧Ｖｔｈは補償される。

【0304】

以上、調べてみたように、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣによって補助線ＲＬの電圧が変動することを防止することができる。その結果、本発明の一実施例では寄生容量ＰＣらとフリンジ容量ＦＣとによって第ｊ表示画素ＤＰｊの有機発光ダイオードＯＬＥＤが誤発光することを防止することができる。

【0305】

図１７は、第１電源電圧線に供給される第１電源電圧、第４電源電圧線に供給される第４電源電圧、及び垂直同期信号を示す波形図である。図１７を参照すれば、垂直同期信号ｖｓｙｎｃは１フレーム期間を週期に発生する。垂直同期信号ｖｓｙｎｃが第１レベル電圧ＶＬ１に発生する期間はアクティブ期間ＡＰにあたり、垂直同期信号ｖｓｙｎｃが第２レベル電圧ＶＬ２に発生する期間はブランク期間ＢＰにあたる。

【0306】

第４電源電圧ＶＳＳは、電圧降下（IＲ Ｄroｐ）によって１フレーム期間の間図１７のように変動されることができる。第４電源電圧ＶＳＳを供給する第４電源電圧線ＶＳＳＬが表示画素の有機発光ダイオードのカソード電極に接続されるので、第４電源電圧ＶＳＳは有機発光ダイオードに電流が供給されることによって電圧降下される。これにより、電圧降下が最小に発生するＡ時点での第４電源電圧ＶＳＳと電圧降下が最大に発生するＢ時点での第４電源電圧ＶＳＳの間にはΔＶ３ほど差が発生する。

【0307】

この場合、第１電源電圧ＶＩＮ１が変動なしに供給されるとたら、Ａ時点で第１電源電圧ＶＩＮ１と第４電源電圧ＶＳＳとの間の差がＢ時点で第１電源電圧ＶＩＮ１と第４電源電圧ＶＳＳとの間の差より大きくなるような問題が発生する。その結果、Ｂ時点に発光するリペアされた画素はＡ時点に発光するリペアされた画素よりも相対的にもっと低い第１電源電圧ＶＩＮ１に初期化されるので、Ｂ時点に発光するリペアされた画素がＡ時点で発光する補助画素よりもさらに低い階調を表示するような問題が発生しえる。このような問題はリペアされた画素が低階調を表示する場合、さらに大きく問題とされうる。

【0308】

このような問題を解決するために、本発明の一実施例は第４電源電圧ＶＳＳの電圧変動と実質的に一致するように第１電源電圧ＶＩＮ１を変動させる。電源供給部は、図１７のようにＡ時点からＢ時点まで徐徐に増加し、Ｂ時点以後徐徐に減少するように第１電源電圧ＶＩＮ１を供給することができる。すなわち、本発明の一実施例では第４電源電圧ＶＳＳの電圧変動が三角形形態で発生するので、第１電源電圧ＶＩＮ１を三角波で供給することができる。結局、本発明の一実施例ではＡ時点で第１電源電圧ＶＩＮ１と第４電源電圧ＶＳＳとの間の差と、Ｂ時点で第１電源電圧ＶＩＮ１と第４電源電圧ＶＳＳとの間の差を実質的に同一にすることができる。その結果、本発明の一実施例ではＢ時点に発光するリペアされた画素がＡ時点で発光する補助画素よりもさらに低い階調を表示するような問題を解決することができる。

【0309】

第２電源電圧線ＶＩＮＬ２に供給される第２電源電圧ＶＩＮ２も同様に第１電源電圧ＶＩＮ１のように三角波で供給されることができる。第１電源電圧ＶＩＮ１と第２電源電圧ＶＩＮ２とは実質的に同一である電圧で設定されることができる。または、第２電源電圧ＶＩＮ２は、第１電源電圧ＶＩＮ１に所定の電圧を加算または減算した電圧で設定されることができる。

【0310】

図１８は、本発明の一実施例に係る第１電源電圧の供給方法を示すフローチャートてある。以下では、図１、図１７及び図１８を参照して本発明の一実施例に係る第１電源電圧の供給方法について説明する。

【0311】

第一に、タイミング制御部５０は１フレーム期間の間デジタルビデオデータＤＡＴＡを分析して表示画素が表示する輝度を代表する代表値を算出することができる。例えば、タイミング制御部５０は、１フレーム期間の間デジタルビデオデータＤＡＴＡの総合を代表値として算出することができる。または、タイミング制御部５０は、１フレーム期間の間デジタルビデオデータＤＡＴＡの総合を所定の値で分けた値を代表値として算出することができる。タイミング制御部５０は、算出された代表値を電源供給源６０に出力する（図１８のＳ２０１）。

【0312】

第二に、電源供給源６０はタイミング制御部５０から代表値の入力を受ける。電源供給源６０は、代表値に基づいて第１電源電圧ＶＩＮ１を制御する。電源供給源６０は代表値が大きいほど図１７のB時点で第１電源電圧ＶＩＮ１がより高い電圧を有するように第１電源電圧ＶＩＮ１を制御することができる。例えば、電源供給源６０は第１代表値が入力される場合、第１電源電圧ＶＩＮ１を図１９のように第１鈍角三角形形態の第１三角波ＴＳ１で供給することができる。電源供給源６０は第１代表値より小さい第２代表値が入力される場合、第１電源電圧ＶＩＮ１を図１９のように第１鈍角三角形より鈍角がもっと大きい第２鈍角三角形形態の第２三角波ＴS２で供給することができる。一方、電源供給源６０は代表値に基づいて第１電源電圧ＶＩＮ１の電圧値が保存されたルックアップテーブルを利用して代表値に基づいて第１電源電圧ＶＩＮ１を制御することができる（図１８のＳ２０２）。

【0313】

以上、調べてみたように、本発明の一実施例では、第４電源電圧ＶＳＳの電圧変動は表示画素が表示する輝度によって変わることがあるため、表示画素が表示する輝度を代表する代表値に基づいて第１電源電圧ＶＩＮ１の電圧が変わる。その結果、本発明の一実施例では図１７に示されたＢ時点で発光するリペアされた画素がＡ時点で発光する補助画素よりもっと低い階調を表示するような問題を解決することができる。

【0314】

また、本発明の一実施例では算出された代表値に基づいて図２及び図１１の第２データ駆動部４０の補助データ変換部４２を利用して低階調に表示される補助画素に供給される補助データを変換することで、図１７に示されたＢ時点で発光するリペアされた画素がＡ時点で発光する補助画素よりもっと低い階調を表示するような問題を解決することができる。具体的に、第２データ駆動部４０の補助データ変換部４２は、補助データＲＤが図１７に示されたＢ時点で発光するリペアされた画素に供給されるデータの場合、補助データＲＤが第１臨界値より小さければ、補助画素が低階調を表示するものと判断することができる。この場合、補助データ変換部４２は、補助データＲＤに所定のデータを加算する。その結果、本発明の一実施例では図１７に示されたＢ時点で低階調に表示される補助画素に供給される補助データ電圧を本来に供給しようとした補助データ電圧より高い電圧で供給することができるため、図１７に示されたＢ時点で発光するリペアされた画素がＡ時点で発光する補助画素よりもっと低い階調を表示するような問題を解決することができる。

【0315】

以上、本発明について具体的な実施例を通じて詳しく説明したが、これは本発明を具体的に説明するためのもので、本発明はこれに限定されず、本発明の技術的思想内で当該分野の通常の知識を有する者によってその変形や改良が可能であることは明白である。また、本発明の単純な変形ないし変更は、いずれも本発明の領域に属するもので、本発明の具体的な保護範囲は添付された特許請求範囲によって明確になる。

【符号の説明】

【0316】

１０ 表示パネル、
２０ 走査駆動部、
３０ 第１データ駆動部、
４０ 第２データ駆動部、
５０ タイミング制御部、
６０ 電源供給源

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】