特許6805655IP Force 特許公報全文掲載

技術分野

半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

高濃度のn型領域を設けたIGBT等の半導体装置において、ターンオンdi/dtを大きくしすぎずに各特性を改善する。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一つ態様においては、半導体装置を提供する。半導体装置は、第1導電型のドリフト領域を有する半導体基板備えてよい。半導体装置は、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりも不純物濃度の高い第1導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第2導電型のベース領域を備えてよい。半導体装置は、半導体・・・ 続きを知財ポータルサイト IP Force にログインして見る

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の半導体装置100の上面を部分的に示す図である。

【図2】図1におけるa−a'断面の一例を示す図である。

【図3】図2に示すb−b断面の深さ方向における不純物濃度分布を示す図である。

【図4】深さ方向における不純物濃度分布の他の例を示す図である。

【図5】蓄積領域16の平坦領域における、深さ方向の不純物濃度分布の一例を示す図である。

【図6】半導体装置100におけるオン電圧Vonと、ターンオフ損失Eoffとの関係を示す図である。

【図7】半導体装置100における内蔵ダイオードの順方向電圧Vfと、ターンオン損失Eoffとの関係を示す図である。

【図8】半導体装置100におけるターンオン損失Eonと、ターンオフdi/dtとの関係を示す図である。

選択図 図1出願人が指定した本件の代表的な図

10・・・半導体基板、11・・・ウェル領域、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・接続部、22・・・コレクタ領域、24・・・コレクタ電極、25・・・接続部、30・・・ダミートレンチ部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、40・・・ゲートトレンチ部、42・・・ゲート絶縁膜、44・・・ゲート導電部、48・・・ゲート配線、49・・・コンタクトホール、50・・・ゲート電極、52・・・エミッタ電極、54・・・コンタクトホール、56、58・・・コンタクトホール、70・・・トランジスタ部、80・・・ダイオード部、82・・・カソード領域、100・・・半導体装置

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります