特許 6805997 制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6805997

(24)【登録日】2020年12月8日

(45)【発行日】2020年12月23日

(54)【発明の名称】制御装置

(51)【国際特許分類】

   G05B 19/05 20060101AFI20201214BHJP

【ＦＩ】

   G05B19/05 N

【請求項の数】1

【全頁数】8

(21)【出願番号】特願2017-149965(P2017-149965)

(22)【出願日】2017年8月2日

(65)【公開番号】特開2019-28875(P2019-28875A)

(43)【公開日】2019年2月21日

【審査請求日】2019年9月5日

(73)【特許権者】

【識別番号】501137636

【氏名又は名称】東芝三菱電機産業システム株式会社

(74)【代理人】

【識別番号】100082175

【弁理士】

【氏名又は名称】高田 守

(74)【代理人】

【識別番号】100106150

【弁理士】

【氏名又は名称】高橋 英樹

(72)【発明者】

【氏名】村上 和彦

【審査官】 中田 善邦

(56)【参考文献】

【文献】 特開平０７−１３４６０１（ＪＰ，Ａ）

【文献】 特開２００７−３１２５７３（ＪＰ，Ａ）

【文献】 特開２０００−０５０４９７（ＪＰ，Ａ）

【文献】 特開平０４−１７７５０４（ＪＰ，Ａ）

【文献】 韓国公開特許第２００３−０００４９８２（ＫＲ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｂ１９／０４−１９／０５

(57)【特許請求の範囲】

【請求項1】

既設プロセッサが設置される既設プロセッサ設置部と、
新設プロセッサが設置される新設プロセッサ設置部と、
前記既設プロセッサ設置部および前記新設プロセッサ設置部に接続されたプロセッサ切替部と、前記プロセッサ切替部に接続された制御部と、前記制御部に電力を供給する電源部とを有する既設ＩＯ電源と、
前記プロセッサ切替部および前記制御部に接続された既設ＩＯと、を備え、
前記プロセッサ切替部は、
切替スイッチにより前記既設プロセッサと前記新設プロセッサから使用するプロセッサをいずれか１つ選択可能なプロセッサ切替回路と、
前記既設プロセッサから既設プロセッサ故障信号を、前記新設プロセッサから新設プロセッサ故障信号を入力し、前記プロセッサ切替回路により選択されたプロセッサから入力したプロセッサ故障信号を前記制御部へ出力するプロセッサ故障信号切替回路と、
前記既設プロセッサから既設ＩＯデータ信号を、前記新設プロセッサから新設ＩＯデータ信号を入力し、前記プロセッサ切替回路により選択されたプロセッサから入力したＩＯデータ信号を前記既設ＩＯへ出力するＩＯデータ信号切替回路と、を有し、
前記制御部は、前記プロセッサ故障信号切替回路から入力したプロセッサ故障信号が正常値かつ前記電源部の状態を表すＩＯ電源故障信号が正常値である場合に、正常値を示す出力制御信号を前記既設ＩＯへ出力し、
前記既設ＩＯは、前記制御部から正常値を示す出力制御信号を入力した場合に、前記プロセッサ切替部から入力したＩＯデータ信号に基づくＩＯ出力信号を出力すること、
を特徴とする制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、制御装置に係り、特に、使用するプロセッサの切替が容易な制御装置に関する。

【背景技術】

【0002】

プラントを構成する機器を制御する制御装置として、プログラマブルロジックコントローラ（ＰＬＣ）が知られている。特許文献１に開示されるように、制御装置は、ＩＯ電源（電源部）、ＩＯ（入出力部）、ＣＰＵを備えている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０００−５０４９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

図４を参照して従来の制御装置における課題について説明する。従来の制御装置は、特許文献１と同様に既設ＩＯ電源５ａ、既設ＩＯ６、既設ＣＰＵが設置された既設プロセッサ設置部７を備える。既設ＩＯ６は、既設ＩＯ電源５から出力制御信号を、既設ＣＰＵからＩＯデータ信号を入力し、これらの信号に基づいてＩＯ出力信号を外部機器２へ出力している。

【0005】

ところで、従来の制御装置のプロセッサを既設ＣＰＵから新設ＣＰＵへ更新する場合がある。この更新において既設ＩＯ６を流用する場合、図４の従来構成では、新設ＣＰＵが設置される新設プロセッサ設置部９と共に、新設ＩＯ電源８も追加する必要がある。さらに、新設ＣＰＵから既設ＩＯ６へＩＯデータ信号を渡し、出力制御する必要があるため、既設ＩＯ６は、既設ＣＰＵのＩＯデータ信号を切り離して新設ＣＰＵのＩＯデータ信号（破線矢印）を接続し、既設ＩＯ電源５の出力制御信号を切り離して新設ＩＯ電源８の出力制御信号（破線矢印）を接続する必要がある。

【0006】

すなわち、既設ＣＰＵから新設ＣＰＵへの更新にて既設ＩＯ６を流用する場合には、新設ＣＰＵ用の新設ＩＯ電源８を追加する必要があり、またＩＯデータ信号と出力制御信号の配線入替作業が必要となり、費用的・時間的なコストが問題となる。

【0007】

本発明は、上述のような課題を解決するためになされたもので、既設プロセッサから新設プロセッサへの更新にて既設ＩＯを流用する場合に、ＩＯデータ信号および出力制御信号の切替が容易であり、かつ、ＩＯ電源の追加が不要である制御装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記の目的を達成するため、本発明の実施形態に係る制御装置は、既設プロセッサが設置される既設プロセッサ設置部と、新設プロセッサが設置される新設プロセッサ設置部と、既設ＩＯ電源と、プロセッサ切替部および制御部に接続された既設ＩＯとを備える。既設ＩＯ電源は、既設プロセッサ設置部および新設プロセッサ設置部に接続されたプロセッサ切替部と、プロセッサ切替部に接続された制御部と、制御部に電力を供給する電源部とを有する。

【0009】

プロセッサ切替部は、さらにプロセッサ切替回路と、プロセッサ故障信号切替回路と、ＩＯデータ信号切替回路とを有する。プロセッサ切替回路は、切替スイッチにより既設プロセッサと新設プロセッサから使用するプロセッサを選択可能である。プロセッサ故障信号切替回路は、既設プロセッサから既設プロセッサ故障信号を、新設プロセッサから新設プロセッサ故障信号を入力し、プロセッサ切替回路により選択されたプロセッサから入力したプロセッサ故障信号を制御部へ出力する。ＩＯデータ信号切替回路は、既設プロセッサから既設ＩＯデータ信号を、新設プロセッサから新設ＩＯデータ信号を入力し、プロセッサ切替回路により選択されたプロセッサから入力したＩＯデータ信号を既設ＩＯへ出力する。

【0010】

また、制御部は、プロセッサ故障信号切替回路から入力したプロセッサ故障信号が正常値かつ電源部の状態を表すＩＯ電源故障信号が正常値である場合に、正常値を示す出力制御信号を前記既設ＩＯへ出力する。既設ＩＯは、制御部から正常値を示す出力制御信号を入力した場合に、プロセッサ切替部から入力したＩＯデータ信号に基づくＩＯ出力信号を出力する。

【0011】

このように、本実施形態に係る制御装置は、プロセッサ切替部を介して、既設・新設プロセッサと既設ＩＯ電源の制御部とが接続し、また、既設・新設プロセッサと既設ＩＯとが接続する構成を有する。プロセッサ切替部によるプロセッサの切替により、制御部が入力するプロセッサ故障信号および既設ＩＯが入力するＩＯデータ信号が切替られる。このようなプロセッサ切替機能付きＩＯ電源を備えることで、ＩＯデータ信号と出力制御信号の配線入替作業をすることなく、また、新設プロセッサ用のＩＯ電源を追加することなく、既設プロセッサから新設プロセッサへの更新にて既設ＩＯを流用することができる。

【発明の効果】

【0012】

本実施形態に係る制御装置によれば、既設プロセッサから新設プロセッサへの更新にて既設ＩＯを流用する場合に、ＩＯデータ信号および出力制御信号の切替が容易であり、かつ、ＩＯ電源の追加が不要である。

【図面の簡単な説明】

【0013】

【図1】本発明の実施の形態１に係る制御装置の全体構成を説明するための図である。

【図2】本発明の実施の形態１に係るプロセッサ切替部の構成図である。

【図3】本発明の実施の形態１に係る制御部および既設ＩＯの構成図である。

【図4】従来の制御装置の構成図である。

【発明を実施するための形態】

【0014】

以下、図面を参照して本発明の実施の形態について詳細に説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。

【0015】

実施の形態１．
（全体構成）
図１は、本発明の実施の形態１に係る制御装置の全体構成を説明するための図である。制御装置３は、外部電源１から電力が供給され、プラントを構成する外部機器２（例えばアクチュエータや制御用ネットワーク）へＩＯ出力信号を出力する装置である。制御装置３は、例えばプログラマブルロジックコントローラ（ＰＬＣ）である。

【0016】

制御装置３は、既設ＩＯ電源５、既設ＩＯ６、既設プロセッサ設置部７、新設プロセッサ設置部９を備える。さらに、既設ＩＯ電源５は、電源部５１と制御部５２とプロセッサ切替部５３を備える。

【0017】

既設プロセッサが設置される既設プロセッサ設置部７および新設プロセッサが設置される新設プロセッサ設置部９は、プロセッサ切替部５３に接続している。プロセッサ切替部５３は制御部５２および既設ＩＯ６に接続している。電源部５１は、外部電源１に接続し制御部５２に電力を供給するＡＣ／ＤＣ回路５１１を備える。既設ＩＯ６は、プロセッサ切替部５３および制御部５２に接続している。このように、既設プロセッサ設置部７および新設プロセッサ設置部９は、既設ＩＯ電源５を経由して既設ＩＯ６に接続しており、既設ＩＯ６はＩＯ出力信号を外部機器２へ出力する。

【0018】

既設プロセッサ設置部７は、外部電源１に接続し交流を直流に変換するＡＣ／ＤＣ回路７１と、ＡＣ／ＤＣ回路７１から電力供給を受けて動作する既設プロセッサである既設ＣＰＵ（Central Processing Unit）７２とを備える。既設ＣＰＵ７２は、既設ＣＰＵ７２の稼働状態に関する既設ＣＰＵ故障信号、および、既設ＣＰＵ７２による演算結果である既設ＩＯデータ信号を、既設ＩＯ電源５のプロセッサ切替部５３へ出力する。

【0019】

同様に、新設プロセッサ設置部９は、外部電源１に接続し交流を直流に変換するＡＣ／ＤＣ回路９１と、ＡＣ／ＤＣ回路９１から電力供給を受けて動作する新設プロセッサである新設ＣＰＵ９２とを備える。新設ＣＰＵ９２は、新設ＣＰＵ９２の稼動状態に関する新設ＣＰＵ故障信号、および、新設ＣＰＵ９２による演算結果である新設ＩＯデータ信号を、既設ＩＯ電源５のプロセッサ切替部５３へ出力する。

【0020】

このように、既設プロセッサ設置部７と新設プロセッサ設置部９はそれぞれ、ＣＰＵ故障信号およびＩＯデータ信号をプロセッサ切替部５３へ出力する。

【0021】

（既設ＩＯ電源：プロセッサ切替部）
既設ＩＯ電源５のプロセッサ切替部５３は、既設プロセッサ設置部７、新設プロセッサ設置部９、制御部５２、既設ＩＯ６に接続している。また、プロセッサ切替部５３は、プロセッサ切替回路５３１、プロセッサ故障信号切替回路５３２、ＩＯデータ信号切替回路５３３、プロセッサ切替スイッチ５３４を備える。

【0022】

プロセッサ切替回路５３１は、トグルスイッチ、押ボタンスイッチ、ロッカースイッチ等のオペレータが操作可能なプロセッサ切替スイッチ５３４に接続され、この切替スイッチにより既設ＣＰＵ７２と新設ＣＰＵ９２から使用するプロセッサを選択可能である。

【0023】

プロセッサ故障信号切替回路５３２は、既設ＣＰＵ７２から既設ＣＰＵ故障信号を、新設ＣＰＵ９２から新設ＣＰＵ故障信号を入力し、プロセッサ切替回路５３１により選択されたプロセッサから入力したＣＰＵ故障信号を制御部５２へ出力する。

【0024】

ＩＯデータ信号切替回路５３３は、既設ＣＰＵ７２から既設ＩＯデータ信号を、新設ＣＰＵ９２から新設ＩＯデータ信号を入力し、プロセッサ切替回路５３１により選択されたプロセッサから入力したＩＯデータ信号を既設ＩＯ６へ出力する。

【0025】

図２を参照して、プロセッサ切替部５３の動作について説明する。プロセッサ切替回路５３１は、プロセッサ切替スイッチ５３４がＯＮの場合は新設ＣＰＵ９２を選択し、ＯＦＦの場合は既設ＣＰＵ７２を選択する。プロセッサ切替回路５３１は、選択されたプロセッサを示すＣＰＵ切替信号を、プロセッサ故障信号切替回路５３２とＩＯデータ信号切替回路５３３へ出力する。

【0026】

プロセッサ故障信号切替回路５３２は、既設ＣＰＵ７２から既設ＣＰＵ故障信号を、新設ＣＰＵ９２から新設ＣＰＵ故障信号を、プロセッサ切替回路５３１からＣＰＵ切替信号を入力する。新設ＣＰＵ９２を示すＣＰＵ切替信号が入力された場合、セレクタは新設ＣＰＵ故障信号をＣＰＵ故障信号として制御部５２へ出力する。一方、既設ＣＰＵ７２を示すＣＰＵ切替信号が入力された場合、セレクタは既設ＣＰＵ故障信号をＣＰＵ故障信号として制御部５２へ出力する。

【0027】

ＩＯデータ信号切替回路５３３は、既設ＣＰＵ７２から既設ＩＯデータ信号を、新設ＣＰＵ９２から新設ＩＯデータ信号を、プロセッサ切替回路５３１からＣＰＵ切替信号を入力する。新設ＣＰＵ９２を示すＣＰＵ切替信号が入力された場合、セレクタは新設ＩＯデータ信号をＩＯデータ信号として制御部５２へ出力する。一方、既設ＣＰＵ７２を示すＣＰＵ切替信号が入力された場合、セレクタは既設ＩＯデータ信号をＩＯデータ信号として既設ＩＯ６へ出力する。

【0028】

このように、プロセッサ切替部５３は、プロセッサ切替スイッチ５３４のＯＮ／ＯＦＦに応じて、選択されたプロセッサのＣＰＵ故障信号およびＩＯデータ信号を出力する。

【0029】

（既設ＩＯ電源：制御部）
図１に戻り、既設ＩＯ電源５の制御部５２について説明する。制御部５２は、電源部５１、プロセッサ切替部５３、既設ＩＯ６に接続している。また、制御部５２は、出力制御回路５２１、電源監視回路５２２を備える。

【0030】

制御部５２は、プロセッサ故障信号切替回路５３２から入力したＣＰＵ故障信号が正常値（ＣＰＵが正常状態であることを示す値）かつ電源部５１の状態を表すＩＯ電源故障信号が正常値（ＩＯ電源が正常状態であることを示す値）である場合に、正常値を示す出力制御信号を既設ＩＯ６へ出力する。また、制御部５２は、ＣＰＵ故障信号とＩＯ電源故障信号の少なくとも一方が異常値（ＣＰＵ又はＩＯ電源が異常状態であることを示す値又は信号が無い）である場合に、異常値を示す出力制御信号を既設ＩＯ６へ出力する。

【0031】

図３を参照して、制御部５２の動作について説明する。制御部５２の電源監視回路５２２は、ＩＯ電源（電源部５１の出力）と基準電源５２４とを比較器５２３に入力し、比較結果をＩＯ電源故障信号として出力する。例えば、ＩＯ電源の電流値や電圧値が基準電源５２４の設定値を下回る場合に、異常値（異常又は故障を示す値）を示すＩＯ電源故障信号が出力される。ＩＯ電源故障信号と、プロセッサ故障信号切替回路５３２からのＣＰＵ故障信号は、合成器５２５に入力され、論理積を示す出力制御信号が制御周期毎に既設ＩＯへ出力される。例えば、ＣＰＵ故障信号が正常値、ＩＯ電源故障信号が正常値である場合に、正常値を示す出力制御信号（ＯＮ）が出力され、ＣＰＵ故障信号およびＩＯ電源故障信号の少なくとも一方が異常値である場合に、異常値を示す出力制御信号（ＯＦＦ）が出力される。

【0032】

（既設ＩＯ）
図１に戻り、既設ＩＯ６について説明する。既設ＩＯ６は、既設ＩＯ電源５および外部機器２に接続している。また、既設ＩＯ６は、ＩＯバッファ６１および出力回路６２を備える。既設ＩＯ６は、制御部５２から正常値を示す出力制御信号を入力した場合に、プロセッサ切替部５３から入力したＩＯデータ信号に基づくＩＯ出力信号を出力する。

【0033】

図３を参照して、既設ＩＯ６の動作について説明する。既設ＩＯ６に入力されるＩＯデータ信号は、データの内容であるＩＯデータとＩＯデータの処理命令に関する制御信号とで構成される。既設ＩＯ６のＩＯバッファ６１は、ＩＯデータを制御信号のタイミングでデータラッチ回路６１１に保持する。保持されたＩＯデータは、出力回路６２のゲート付き出力バッファ回路６２１に入力される。ゲート付き出力バッファ回路６２１は、既設ＩＯ電源５の制御部５２から入力される出力制御信号がＯＮの場合に、ゲート付き出力バッファ回路６２１から外部機器２へＩＯ出力信号を出力する。

【0034】

以上説明したように、本実施形態に係る制御装置３は、プロセッサ切替部５３を介して、既設・新設プロセッサと既設ＩＯ電源５の制御部５２とが接続し、また、既設・新設ＣＰＵと既設ＩＯ６とが接続する構成を有する。プロセッサ切替部５３によるプロセッサの切替により、制御部５２が入力するＣＰＵ故障信号および既設ＩＯ６が入力するＩＯデータ信号が切替られる。このようなプロセッサ切替機能付きの既設ＩＯ電源５を備えることで、ＩＯデータ信号と出力制御信号の配線入替作業をすることなく、また、新設ＣＰＵ用のＩＯ電源を追加することなく、既設ＣＰＵから新設ＣＰＵへの更新にて既設ＩＯ６を流用することができる。そのため、本実施形態に係る制御装置３によれば、既設ＣＰＵから新設ＣＰＵへの更新にて既設ＩＯ６を流用する場合に、ＩＯデータ信号および出力制御信号の切替が容易であり、かつ、ＩＯ電源の追加が不要である。

【0035】

（変形例）
ところで、上述した実施の形態１では、２つのプロセッサ間で切替る構成について説明したが、３つ以上のプロセッサ間で切替る構成としてもよい。また、プロセッサはＣＰＵに限定されるものではなく、マイクロプロセッサ、マイクロコントローラ等であってもよい。

【0036】

以上、本発明の実施の形態について説明したが、本発明は、上記の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。

【符号の説明】

【0037】

１ 外部電源
２ 外部機器
３ 制御装置
５，５ａ 既設ＩＯ電源
７ 既設プロセッサ設置部
８ 新設ＩＯ電源
９ 新設プロセッサ設置部
５１ 電源部
５２ 制御部
５３ プロセッサ切替部
６１ ＩＯバッファ
６２ 出力回路
７１，９１，５１１ ＡＣ／ＤＣ回路
７２ 既設ＣＰＵ
９２ 新設ＣＰＵ
５２１ 出力制御回路
５２２ 電源監視回路
５２３ 比較器
５２４ 基準電源
５２５ 合成器
５３１ プロセッサ切替回路
５３２ プロセッサ故障信号切替回路
５３３ ＩＯデータ信号切替回路
５３４ プロセッサ切替スイッチ
６１１ データラッチ回路
６２１ ゲート付き出力バッファ回路

【図1】

【図2】

【図3】

【図4】