特許 6814085 監視回路及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6814085

(24)【登録日】2020年12月22日

(45)【発行日】2021年1月13日

(54)【発明の名称】監視回路及び半導体装置

(51)【国際特許分類】

   G05F 1/56 20060101AFI20201228BHJP

【ＦＩ】

   G05F1/56 310D

   G05F1/56 310Q

【請求項の数】5

【全頁数】10

(21)【出願番号】特願2017-72218(P2017-72218)

(22)【出願日】2017年3月31日

(65)【公開番号】特開2018-173867(P2018-173867A)

(43)【公開日】2018年11月8日

【審査請求日】2020年1月17日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】坂口 薫

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 特開２０１５−１４１４４５（ＪＰ，Ａ）

【文献】 特開２０１５−００７９０３（ＪＰ，Ａ）

【文献】 特開平１１−０８６５４４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

監視対象の半導体装置と、前記監視対象の半導体装置に電源電圧を供給するＬＤＯレギュレータと、を備えたシステムの監視回路であって、
前記監視回路は、前記ＬＤＯレギュレータの出力トランジスタの非飽和状態を検出する非飽和検出回路と、前記出力トランジスタの出力電流が所定の電流値以上であることを検出する電流検出回路と、前記監視対象の半導体装置の動作を監視するウォッチドッグタイマと、を備え、
前記非飽和検出回路は、前記出力トランジスタの非飽和状態を検出すると非飽和検出信号を前記電流検出回路に出力し、
前記電流検出回路は、前記非飽和検出信号が入力されていない時に、前記出力トランジスタの出力電流が所定の電流値以上であることを検出すると、前記ウォッチドッグタイマにイネーブル信号を出力する、
ことを特徴とする監視回路。

【請求項2】

前記電流検出回路は、スイッチ回路を備えて、前記非飽和検出信号が入力されてると、前記スイッチ回路がオフして、動作電流が低減される
ことを特徴とする請求項１に記載の監視回路。

【請求項3】

監視対象の半導体装置と、前記監視対象の半導体装置に電源電圧を供給するＬＤＯレギュレータと、を備えたシステムの監視回路であって、
前記監視回路は、前記ＬＤＯレギュレータの出力トランジスタの非飽和状態を検出する非飽和検出回路と、論理回路と、前記出力トランジスタの出力電流が所定の電流値以上であることを検出する電流検出回路と、前記監視対象の半導体装置の動作を監視するウォッチドッグタイマと、を備え、
前記非飽和検出回路は、前記出力トランジスタの非飽和状態を検出すると非飽和検出信号を前記論理回路に出力し、
前記電流検出回路は、前記出力トランジスタの出力電流が所定の電流値以上であることを検出すると電流検出信号を前記論理回路に出力し、
前記論理回路は、前記非飽和検出信号が入力されていない時に、前記電流検出信号に基づいて前記ウォッチドッグタイマにイネーブル信号を出力する、
ことを特徴とする監視回路。

【請求項4】

前記監視回路は、更に、前記出力トランジスタの出力電流が所定の電流値以上であることを検出すると第二の電流検出信号を前記論理回路に出力する第二の電流検出回路と、を備え、
前記論理回路は、前記非飽和検出信号が入力されているときは、前記第二の電流検出信号に基づいて前記ウォッチドッグタイマに前記イネーブル信号を出力する
ことを特徴とする請求項３に記載の監視回路。

【請求項5】

監視対象の半導体装置の動作を監視する請求項１から４のいずれかに記載の監視回路と、
前記監視対象の半導体装置に電源電圧を供給するＬＤＯレギュレータと、
を備えたことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロプロセッサなどの動作を監視する監視回路及び半導体装置に関する。

【背景技術】

【0002】

マイクロプロセッサ（ＭＰＵ）を含む様々な組み込みシステムの監視回路としてウォッチドッグタイマが一般的に知られている。
図７は、一般的なＭＰＵを含むシステムのブロック図である。

【0003】

一般的なＭＰＵを含むシステムは、監視対象であるＭＰＵ１０と、ウォッチドッグタイマ１１と、ＭＰＵ１０の動作状態を検出するための電流検出回路１２と、出力トランジスタ１３と誤差増幅器１４と帰還回路１５と基準電圧源１６とを有するＬＤＯレギュレータ部と、を備えている。電流検出回路１２は、センストランジスタ３０と、定電流源３１と、コンパレータ３２と、を備えている。

【0004】

ＬＤＯレギュレータ部は、ＭＰＵ１０に電流を供給する。ウォッチドッグタイマ１１は、ＭＰＵ１０から定期的に信号を受けることによって、ＭＰＵ１０を監視する。電流検出回路１２は、ＭＰＵ１０に電源から流れる電流量を検出して、ＭＰＵ１０の動作状態、例えば動作モードとスタンバイモードを判別し、ウォッチドッグタイマ１１に制御信号ＥＮを出力する。

【0005】

このように構成した一般的なＭＰＵを含むシステムは、電流検出回路１２がＭＰＵ１０のスタンバイモード時にウォッチドッグタイマ１１を停止させるので、ＭＰＵを含むシステムの消費電力を小さくすることができる。

【0006】

ここで、ＭＰＵ１０は、例えば、動作モードでは数１０ｍＡ〜数１００ｍＡ程度の電流が流れるのに対して、スタンバイモードでは数１０〜数１００μＡ程度の電流が流れる。電流検出回路１２は、ＭＰＵ１０の動作状態による電流量の違いで、例えば数ｍＡ程度にしきい値を設けて検出することで、ＭＰＵ１０の動作状態を判別する。電流検出回路１２は、例えば特許文献１に記載の回路が知られている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００４−１４０４２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

一般的に、ＬＤＯレギュレータは低ドロップアウト電圧を実現するため、出力トランジスタのＯＮ抵抗Ｒｏｎは小さく設計する。具体的には、非飽和状態で出力トランジスタのＯＮ抵抗Ｒｏｎは数１００ｍΩ〜数Ω程度である。一方、ＭＰＵの１０の動作モードを判別するための電流検出値Ｉｄｅｔは、例えば一桁ｍＡと小さい。従って、出力トランジスタ１３が非飽和状態になったとき、出力トランジスタ１３のドレイン・ソース間電圧Ｖｄｓの大きさは、Ｒｏｎ×Ｉｄｅｔで与えられ、電流検出値付近において一桁ｍＶ程度となる。この状態において、コンパレータ３２の出力が反転するとき、センストランジスタ３０のドレイン・ソース間電圧Ｖｄｓも出力トランジスタ１３と同様に数ｍＶとなる。

【0009】

トランジスタが非飽和状態にある時、トランジスタのドレイン電流はドレイン・ソース電圧とほぼ比例関係にある。そのため、センストランジスタ３０のドレイン・ソース間電圧Ｖｄｓが数ｍＶでもずれると、即ちコンパレータ３２の非反転入力端子に入力される電圧が数ｍＶでもずれると、それに比例して電流検出値Ｉｄｅｔが大きくずれてしまう。

【0010】

本発明は上記課題に鑑みてなされ、ＭＰＵを含むシステムにおいて、出力トランジスタが非飽和状態になってもＭＰＵを含むシステムの消費電力を小さくすることができ、且つ安定してもＭＰＵの動作を監視することが出来る監視回路及び半導体装置を提供する。

【課題を解決するための手段】

【0011】

従来の課題を解決するため、本発明の監視回路は、ＭＰＵに電源電圧を供給するＬＤＯレギュレータの出力トランジスタの非飽和状態を検出する非飽和検出回路と、出力トランジスタの出力電流が所定の電流値以上であることを検出する電流検出回路と、ＭＰＵの動作を監視するウォッチドッグタイマを備え、出力トランジスタが非飽和状態でなく出力トランジスタの出力電流が所定の電流値以上のときにウォッチドッグタイマをイネーブルにすることを特徴とする。

【発明の効果】

【0012】

本発明の監視回路によれば、出力トランジスタの非飽和状態を検出する非飽和検出回路を備えたので、出力トランジスタが非飽和状態になってもＭＰＵを含むシステムの消費電力を小さくすることができ、且つ安定してもＭＰＵの動作を監視することが出来る。

【図面の簡単な説明】

【0013】

【図1】第一の実施形態の監視回路を備えた半導体装置を示す回路図である。

【図2】非飽和検出回路の一例を示す回路図である。

【図3】非飽和検出回路の他の例を示す回路図である。

【図4】電流検出回路の一例を示す回路図である。

【図5】第二の実施形態の監視回路を備えた半導体装置を示す回路図である。

【図6】第三の実施形態の監視回路を備えた半導体装置を示す回路図である。

【図7】一般的なＭＰＵを含むシステムのブロック図である。

【発明を実施するための形態】

【0014】

図１は、第一の実施形態の監視回路１１４を備えた半導体装置１００を示す回路図である。
半導体装置１００は、出力トランジスタ１１０と誤差増幅器１１１と帰還回路１１２と基準電圧源１１３とを有するＬＤＯレギュレータ部と、電流検出回路１１５とウォッチドッグタイマ１１６と非飽和検出回路１１７とを有する監視回路１１４と、を備えている。

【0015】

出力トランジスタ１１０は、ソースが電源端子に接続され、ゲートが誤差増幅器１１１の出力端子に接続され、ドレインが電圧出力端子１２１と帰還回路１１２の入力端子に接続されている。帰還回路１１２の出力端子は、誤差増幅器１１１の非反転入力端子に接続されている。基準電圧源１１３は、一方の端子が誤差増幅器１１１の反転入力端子に接続され、他方の端子が接地端子に接続されている。

【0016】

非飽和検出回路１１７の出力端子は、電流検出回路１１５の非飽和検出入力端子に接続されている。電流検出回路１１５は、電流検出入力端子が出力トランジスタ１１０のゲートに接続され、出力端子がウォッチドッグタイマ１１６のイネーブル端子に接続されている。ウォッチドッグタイマ１１６は、入力端子１２３と出力端子１２２に接続されている。

【0017】

電圧出力端子１２１と入力端子１２３と出力端子１２２とは、監視対象の半導体装置であるマイクロプロセッサ（ＭＰＵ）１０１に接続されている。
ここでは最低限の接続のみについて説明しており、図示しないが、以後の説明で登場する電流検出回路１１５や非飽和検出回路１１７の具体例を構成する上で必要な接続は、それぞれの例に合わせて為されるものとする。

【0018】

第一の実施形態の半導体装置１００の動作について説明する。
出力トランジスタ１１０と誤差増幅器１１１と帰還回路１１２と基準電圧源１１３を有するＬＤＯレギュレータ部は、電源端子の電圧Ｖｉｎを基準電圧Ｖｒｅｆに基いて電圧出力端子１２１の出力電圧Ｖｏｕｔを出力する。出力電圧Ｖｏｕｔが低下すると、帰還回路１１２の出力する帰還電圧Ｖｆｂが低下する。誤差増幅器１１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆの誤差に基いて出力トランジスタ１１０のゲートを制御し、出力電圧Ｖｏｕｔを上昇させる。逆に、出力電圧Ｖｏｕｔが上昇すると、誤差増幅器１１１は、出力トランジスタ１１０のゲートを制御し、出力電圧Ｖｏｕｔを低下させる。このように負帰還回路を構成することで、ＬＤＯレギュレータ部は出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに基いた所定の電圧となるように制御する。ＭＰＵ１０１は、電源端子が電圧出力端子１２１に接続され、電源電圧はＬＤＯレギュレータ部により一定に制御される。ＭＰＵ１０１の電源電流は、出力トランジスタ１１０の出力電流により供給される。帰還回路１１２の入力端子に流れ込む電流に対してＭＰＵ１０１の電源電流が十分に大きい場合、ＭＰＵ１０１の電源電流と出力トランジスタ１１０の出力電流はほぼ等しくなる。

【0019】

非飽和検出回路１１７は、出力トランジスタ１１０が非飽和状態になる可能性を検出すると、非飽和検出信号１３１を電流検出回路１１５の非飽和検出入力端子に出力する。非飽和検出回路１１７は、例えば、電源電圧Ｖｉｎが低下して所定の出力電圧Ｖｏｕｔに近付いたことにより出力トランジスタ１１０が非飽和状態になる可能性を検出する。

【0020】

電流検出回路１１５は、非飽和検出入力端子に非飽和検出信号１３１が入力されていない時、出力トランジスタ１１０の出力電流が所定の電流値より大きくなったことを検出すると、ＭＰＵ１０１が動作モードであると判別し、ウォッチドッグタイマ１１６のイネーブル端子にイネーブル信号１３２を出力する。また、出力トランジスタ１１０の出力電流が所定の電流値より小さくなったことを検出すると、ＭＰＵ１０１がスタンバイモードであると判別し、ウォッチドッグタイマ１１６のイネーブル端子へのイネーブル信号１３２を停止する。そして、電流検出回路１１５は、非飽和検出入力端子に非飽和検出信号１３１が入力されている時は、出力トランジスタ１１０の出力電流の大きさに関わらず、イネーブル信号１３２を停止する。

【0021】

ウォッチドッグタイマ１１６は、イネーブル端子に信号が入力されるとイネーブル状態となり、ＭＰＵ１０１の監視動作を行う。また、イネーブル端子へ入力される信号が停止するとディスエーブル状態となり、ＭＰＵ１０１の監視動作を停止する。ウォッチドッグタイマ１１６は、イネーブル状態であるとき、外部のＭＰＵ１０１から入力端子１２３に入力された監視信号に基きＭＰＵ１０１の暴走の可能性を検出すると、ＭＰＵ１０１をリセットするために出力端子１２２にリセット信号を出力する。ウォッチドッグタイマ１１６は、ディスエーブル状態であるとき、ＭＰＵ１０１の監視を停止する。

【0022】

このように、第一の実施形態の監視回路１１４によれば、電源電圧Ｖｉｎが低下して出力トランジスタ１１０が非飽和状態になったとしても、非飽和検出回路１１７の出力により電流検出回路１１５の出力するイネーブル信号１３２を停止させてウォッチドッグタイマ１１６の監視を停止するため、電流検出回路１１５の電流検出精度の悪化の影響を受けることなく、消費電力を小さくすることが出来る。

【0023】

なお、ＭＰＵ１０１の仕様によっては、電流検出回路１１５は、非飽和検出信号１３１が入力されると、出力トランジスタ１１０の出力電流の大きさに関わらず、ウォッチドッグタイマ１１６へイネーブル信号１３２を出力するようにしてもよい。

【0024】

図２は、非飽和検出回路１１７の一例を示す回路図である。
図２の非飽和検出回路１１７は、コンパレータ１７１と、基準電圧源１７２と、を備えている。

【0025】

コンパレータ１７１は、反転入力端子が出力トランジスタ１１０のゲートに接続され、非反転入力端子が基準電圧源１７２に接続され、出力端子は非飽和検出回路１１７の出力端子に接続される。

【0026】

電源電圧Ｖｉｎが低下して所定の出力電圧Ｖｏｕｔに近付くと、出力トランジスタ１１０は、ドレイン・ソース間電圧Ｖｄｓが小さくなり非飽和状態に近くなっている。この時、出力電圧Ｖｏｕｔが低下するので、誤差増幅器１１１は、出力トランジスタ１１０のゲートの電圧を低下させる。即ち、コンパレータ１７１の反転入力端子の電圧が低下し、基準電圧源１７２の基準電圧Ｖｒｅｆ２を下回ると、コンパレータ１７１は非飽和検出信号１３１を出力する。

【0027】

電源電圧Ｖｉｎが上昇して所定の出力電圧Ｖｏｕｔより高くなると、出力トランジスタ１１０は、ドレイン・ソース間電圧Ｖｄｓが大きくなり飽和状態に近くなる。この時、誤差増幅器１１１は、出力電圧Ｖｏｕｔが所定の電圧になるように出力トランジスタ１１０のゲートの電圧を制御する。基準電圧Ｖｒｅｆ２はこの出力トランジスタ１１０のゲート電圧より低く設定されているので、コンパレータ１７１は非飽和検出信号１３１の出力を停止する。

【0028】

以上説明したように構成された非飽和検出回路１１７によれば、簡単な回路により出力トランジスタの非飽和を検出する回路が実現できる。
なお、図２の非飽和検出回路１１７は、コンパレータ１７１と基準電圧源１７２を備えた構成で説明したが、オフセットコンパレータで構成しても良い。オフセットコンパレータで構成した場合は、電源端子の電圧と出力トランジスタの出力端子の電圧を比較するようにしても良い。

【0029】

電源電圧Ｖｉｎが低下して所定の出力電圧Ｖｏｕｔに近付くと、出力トランジスタ１１０のドレイン・ソース間電圧Ｖｄｓが低下する。出力トランジスタ１１０は、出力トランジスタのしきい値電圧をＶｔｈ、ゲート・ソース間電圧Ｖｇｓとすると、式１の飽和条件を満たさない時、非飽和状態となる。
Ｖｄｓ≧Ｖｇｓ−Ｖｔｈ （１）

【0030】

オフセットコンパレータは、出力トランジスタ１１０のドレイン・ソース間電圧Ｖｄｓが小さくなり入力端子間の電圧の差が所定のオフセット電圧以下まで小さくなったことを検出して、出力トランジスタの非飽和を検出する。
この場合は、出力トランジスタのＶｄｓの低下を直接検出することが出来るため、比較的早く非飽和検出信号１３１を出力することが出来るという利点がある。

【0031】

図３は、非飽和検出回路１１７の他の例を示す回路図である。
図３の非飽和検出回路１１７は、センストランジスタ１７３と、電圧検出回路１７４と、抵抗１７５と、を備えている。

【0032】

センストランジスタ１７３は、ゲートが出力トランジスタ１１０のゲートに接続され、ソースが電源端子に接続され、ドレインが抵抗１７５の一方の端子と電圧検出回路１７４の入力端子に接続される。電圧検出回路１７４の出力端子は、非飽和検出回路１１７の出力端子に接続される。

【0033】

センストランジスタ１７３は、出力トランジスタ１１０のドレイン電流に比例したドレイン電流を流す。抵抗１７５は、センストランジスタ１７３のドレイン電流によってその両端に電圧を発生する。

【0034】

非飽和検出回路１１７は、抵抗１７５の電圧と電圧検出回路１７４の閾値電圧によって出力トランジスタ１１０の非飽和を検出し、非飽和検出信号１３１を出力する。
例えば、出力トランジスタ１１０の出力電流が小さい時はセンストランジスタ１７３のドレイン電流が小さくなるように設定し、電圧検出回路１７４を定電流制限付きのインバータで構成して定常的な回路電流が流れないようにすることで、非飽和検出回路１１７の消費電流を小さくすることが出来る。また、抵抗１７５の代わりに定電流源を用いても同様の作用が得られる。

【0035】

図３の回路を用いれば、図１の監視回路１１４の非飽和検出回路１１７を簡単な回路により実現でき、更に、図２の非飽和検出回路１１７よりも消費電流の少なくすることができる。

【0036】

図４は、本実施形態の監視回路１１４の電流検出回路１１５の一例を示す回路図である。
図４の電流検出回路１１５は、センストランジスタ１５１と、スイッチ１５２と、抵抗１５３と、基準電圧源１５４と、コンパレータ１５５と、を備えている。

【0037】

センストランジスタ１５１は、ソースが電源端子に接続され、ゲートが出力トランジスタ１１０のゲートに接続され、ドレインがスイッチ１５２の一方の端子に接続される。スイッチ１５２の他方の端子は、抵抗１５３とコンパレータ１５５の非反転入力端子に接続される。コンパレータ１５５は、反転入力端子が基準電圧源１５４に接続され、出力端子が電流検出回路１１５の出力端子に接続される。スイッチ１５２は、非飽和検出回路１１７からの非飽和検出信号が停止していると導通状態となり、非飽和検出信号が入力されると非導通状態となる。

【0038】

電流検出回路１１５は、非飽和検出回路１１７から非飽和検出信号１３１が入力されている時、スイッチ１５２は非道通状態となるため、コンパレータ１５５はイネーブル信号１３２の出力を停止する。

【0039】

このように、電流検出回路１１５に非飽和検出信号１３１が入力されている時に非道通状態になるスイッチ１５２を用いることで、出力トランジスタ１１０が非飽和状態のときにウォッチドッグタイマ１１６の監視を停止させる監視回路１１４を容易に実現できる。

【0040】

図５は、第二の実施形態の監視回路２１４を備えた半導体装置２００を示す回路図である。
第一の実施形態の半導体装置１００と同じ箇所については同一の符号を付して、その説明は省略する。

【0041】

第二の実施形態の半導体装置２００の監視回路２１４は、ウォッチドッグタイマ１１６と、非飽和検出回路１１７と、電流検出回路２１５と、論理回路２１８と、を備えている。電流検出回路２１５は、電流検出回路１１５からスイッチ１５２を削除した構成である。

【0042】

電流検出回路２１５が出力するイネーブル信号１３２は、論理回路２１８の第一の入力端子に入力される。非飽和検出回路１１７の出力する非飽和検出信号１３１は、論理回路２１８の第二の入力端子に入力される。論理回路２１８の出力するイネーブル信号１３３は、ウォッチドッグタイマ１１６のイネーブル端子に入力される。

【0043】

論理回路２１８は、非飽和検出信号１３１が入力されている場合、電源電圧Ｖｉｎが低下して電流検出回路１１５の電流検出精度が悪化していると判断し、イネーブル信号１３２の入力の有無に関わらず、ウォッチドッグタイマ１１６にイネーブル信号１３３を出力しない。
このように構成した第二の実施形態の半導体装置２００によれば、第一の実施形態の半導体装置１００と同様の効果を得ることが出来る。

【0044】

図６は、第三の実施形態の監視回路３１４を備えた半導体装置３００を示す回路図である。
第二の実施形態の半導体装置２００と同じ箇所については同一の符号を付して、その説明は省略する。

【0045】

第三の実施形態の半導体装置３００の監視回路３１４は、ウォッチドッグタイマ１１６と、非飽和検出回路１１７と、電流検出回路２１５と、第二の電流検出回路である電流検出回路３１５と、論理回路３１８と、を備えている。

【0046】

電流検出回路３１５は、出力トランジスタ１１０が非飽和状態である時に、出力トランジスタ１１０の出力電流が所定値以上かどうかに基いて第二の電流検出信号１３４を出力する。

【0047】

電流検出回路３１５は、例えば、反転入力端子が電源端子に接続され、非反転入力端子が電圧出力端子１２１に接続されたオフセットコンパレータで構成される。出力トランジスタ１１０が非飽和状態になると、出力トランジスタ１１０の出力電流は、ドレイン・ソース間電圧Ｖｄｓにほぼ比例する。従って、オフセットコンパレータで出力トランジスタ１１０のドレイン・ソース間電圧Ｖｄｓを監視することで、出力トランジスタ１１０の出力電流を検出することが出来る。ここで、電流検出回路３１５は、出力トランジスタ１１０のドレイン・ソース間電圧Ｖｄｓがオフセットコンパレータのオフセット電圧以上になると、第二の電流検出信号１３４を出力する。

【0048】

論理回路３１８は、非飽和検出信号１３１が入力されている場合、電源電圧Ｖｉｎが低下して電流検出回路１１５の電流検出精度が悪化していると判断し、イネーブル信号１３２の入力の有無に関わらず、ウォッチドッグタイマ１１６にイネーブル信号１３３を出力しない。また、論理回路３１８は、非飽和検出信号１３１が入力されている場合であっても、第二の電流検出信号１３４が入力されている場合はウォッチドッグタイマ１１６にイネーブル信号１３３を出力する。

【0049】

このように、第三の実施形態の監視回路３１４を備えた半導体装置３００によれば、電源電圧Ｖｉｎが高く出力トランジスタ１１０が飽和状態である時は、電流検出回路２１５によりＭＰＵ１０１が動作モードかスタンバイモードかを判別可能であり、電源電圧Ｖｉｎが低下して出力トランジスタ１１０が非飽和状態になったとしても、第二の電流検出回路１１９によりＭＰＵ１０１が動作モードかスタンバイモードかを判別可能である。そのため、広い電源電圧ＶｉｎにわたってＭＰＵ１０１の動作状態に基いてウォッチドッグタイマ１１６を制御可能であり、監視動作を安定させることが出来る。

【0050】

以上説明したように、本発明の監視回路によれば、出力トランジスタが非飽和状態になる可能性を非飽和検出回路により検出し、電流検出回路あるいはウォッチドッグタイマを停止制御するため、半導体装置の消費電力を抑えることが出来る。また、出力トランジスタが非飽和状態になっても、ウォッチドッグタイマの監視動作を安定させることが出来る。

【0051】

なお、実施形態で示した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。例えば、電流検出回路は、スイッチ回路を備えて、非飽和検出信号によってコンパレータの動作電流の供給が遮断されるように構成しても良い。また例えば、非飽和検出回路や電流検出回路が備えるコンパレータや電圧検出手段は、入力信号のノイズに対して出力が安定するように、ヒステリシスを設けても良く、また出力にノイズフィルタを設けてもよい。

【符号の説明】

【0052】

１００、２００、３００ 半導体装置
１０１ マイクロプロセッサ
１１０ 出力トランジスタ
１１１ 誤差増幅器
１１２ 帰還回路
１１３ 基準電圧源
１１４、２１４、３１４ 監視回路
１１５、２１５、３１５ 電流検出回路
１１６ ウォッチドッグタイマ
１１７ 非飽和検出回路
２１８，３１８ 論理回路
１７１、１５５ コンパレータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】