特許 6817081 レベルシフト回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6817081

(24)【登録日】2020年12月28日

(45)【発行日】2021年1月20日

(54)【発明の名称】レベルシフト回路

(51)【国際特許分類】

   H03K 19/0185 20060101AFI20210107BHJP

【ＦＩ】

   H03K19/0185 230

【請求項の数】2

【全頁数】9

(21)【出願番号】特願2017-5908(P2017-5908)

(22)【出願日】2017年1月17日

(65)【公開番号】特開2018-117212(P2018-117212A)

(43)【公開日】2018年7月26日

【審査請求日】2019年11月6日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】澤井 英幸

(72)【発明者】

【氏名】杉浦 正一

【審査官】 渡井 高広

(56)【参考文献】

【文献】 特表平１０−５０８１７５（ＪＰ，Ａ）

【文献】 特開２００７−１１６３４４（ＪＰ，Ａ）

【文献】 特開２０１３−２１１８１７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １９／０１８５

(57)【特許請求の範囲】

【請求項1】

ゲートに入力端子が接続され、ソースに第１の負電圧レベルが入力される第１のトランジスタと、
ゲートに電圧源が接続され、ドレインに前記第１のトランジスタのドレインが接続され、ソースにラッチ回路が接続される第２のトランジスタと、
前記第２のトランジスタのソースと第２の正電圧レベルが入力される電源端子の間に設けられた負荷と、
ゲートに反転器を介して前記入力端子が接続され、ソースに前記第１の負電圧レベルが入力される第３のトランジスタと、
ゲートに前記電圧源が接続され、ドレインに前記第３のトランジスタのドレインが接続され、ソースに前記ラッチ回路が接続される第４のトランジスタと、
前記第４のトランジスタのソースと前記第２の正電圧レベルが入力される電源端子の間に設けられた負荷と、
前記第１のトランジスタと前記第２のトランジスタの間に設けられた、ゲートに前記反転器を介して前記入力端子が接続される第５のトランジスタと、
前記第３のトランジスタと前記第４のトランジスタの間に設けられた、ゲートに前記入力端子が接続される第６のトランジスタと、
前記第１のトランジスタのドレインと前記第３のトランジスタのドレインの間に設けられたキャパシタと、
前記ラッチ回路に接続された出力端子と、を備え、
前記入力端子に前記第２の正電圧レベルより低い電圧の第１の正電圧レベルと前記第１の負電圧レベルの２値の電圧の信号を入力し、
前記出力端子から前記第２の正電圧レベルと第２の負電圧レベルの２値の電圧の信号を出力する、
ことを特徴とするレベルシフト回路。

【請求項2】

前記第２のトランジスタと前記第４のトランジスタは夫々、ゲートとソースの間にクラ
ンプ素子を備える、
ことを特徴とする請求項１に記載するレベルシフト回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、レベルシフト回路に関する。

【背景技術】

【0002】

従来のレベルシフト回路として、特許文献１に示す回路が知られている。図４は、従来のレベルシフト回路を示す回路図である。
従来のレベルシフト回路は、ＮＭＯＳトランジスタ４０１、４０２と、ＰＭＯＳトランジスタ４１１、４１２と、反転器４２１と、入力端子４４１と、出力端子４３１と、を備えている。

【0003】

入力信号は、第１の正電圧レベルＶＤＤ１と負電圧レベルＶＳＳの間で変化する信号である。トランジスタ４０１、４０２、４１１、４１２は、第２の正電圧レベルＶＤＤ２と負電圧レベルＶＳＳとで動作電圧が与えられる。

【0004】

入力端子４４１に入力される入力信号が負電圧レベルＶＳＳから第１の正電圧レベルＶＤＤ１に変化するとき、トランジスタ４０１の駆動力がトランジスタ４１１の駆動力を上回ると、出力端子４３１の出力信号は低い電圧レベルに向かって変化をし始める。このとき、トランジスタ４０２はオフして、トランジスタ４１２の駆動力が高められるため、トランジスタ４１１はよりオフ制御される。結果として、出力信号は負電圧レベルＶＳＳになる。

【0005】

入力信号が第１の正電圧レベルＶＤＤ１から負電圧レベルＶＳＳに変化するとき、トランジスタ４０２の駆動力がトランジスタ４１２の駆動力を上回ると、トランジスタ４１１のゲートの電位は低い電圧レベルに向かって変化をし始める。このとき、トランジスタ４０１はオフして、トランジスタ４１１の駆動力が高められるため、トランジスタ４１２はよりオフ制御される。結果として、出力信号は第２の正電圧レベルＶＤＤ２になる。
このように、従来のレベルシフト回路では、入力信号の正電圧レベルをＶＤＤ１からＶＤＤ２に変換した出力信号を出力することが出来る。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１１−２２３０５２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかし、従来のレベルシフト回路では、負電圧レベルを変換できないといった問題があった。
例えば、外部電源により与えられた負電圧レベルがノイズ過多な状態である場合には、この負電圧レベルを別の安定した電圧系統の負電圧レベルに変換することにより対処するのが望ましい。しかし、従来のレベルシフト回路は、こうした対処ができないため、負電圧レベルがノイズ過多な状態となってしまう。

【0008】

本発明は、以上のような問題を解消するために成されたものであり、正電圧レベルと負電圧レベルを変換することが出来るレベルシフト回路を提供する。

【課題を解決するための手段】

【0009】

従来の問題を解消するために、本発明のレベルシフト回路は、ゲートに入力端子が接続され、ソースに第１の負電圧レベルが入力される第１のトランジスタと、ゲートに電圧源が接続され、ドレインに前記第１のトランジスタのドレインが接続され、ソースにラッチ回路が接続される第２のトランジスタと、前記第２のトランジスタのソースと第２の正電圧レベルが入力される電源端子の間に設けられた負荷と、ゲートに反転器を介して前記入力端子が接続され、ソースに前記第１の負電圧レベルが入力される第３のトランジスタと、ゲートに前記電圧源が接続され、ドレインに前記第３のトランジスタのドレインが接続され、ソースに前記ラッチ回路が接続される第４のトランジスタと、前記第４のトランジスタのソースと前記第２の正電圧レベルが入力される電源端子の間に設けられた負荷と、前記第１のトランジスタと前記第２のトランジスタの間に設けられた、ゲートに前記反転器を介して前記入力端子が接続される第５のトランジスタと、前記第３のトランジスタと前記第４のトランジスタの間に設けられた、ゲートに前記入力端子が接続される第６のトランジスタと、前記第１のトランジスタのドレインと前記第３のトランジスタのドレインの間に設けられたキャパシタと、前記ラッチ回路に接続された出力端子と、を備え、前記入力端子に前記第２の正電圧レベルより低い電圧の第１の正電圧レベルと前記第１の負電圧レベルの２値の電圧の信号を入力し、前記出力端子から前記第２の正電圧レベルと第２の負電圧レベルの２値の電圧の信号を出力することを特徴とする。

【発明の効果】

【0010】

本発明のレベルシフト回路によれば、入力トランジスタと負荷との間にゲートに電圧源を接続されたスイッチトランジスタを備えたので、入力された負電圧レベルはおおよそ電圧源１４０の電圧とスイッチトランジスタ１２１のしきい値電圧を加算した第２の負電圧レベルＶＳＳ２に変換することが出来るので、負電圧電源のノイズの影響を受けることが無い、という効果がある。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施形態のレベルシフト回路を示す回路図である。

【図2】本発明の第２の実施形態のレベルシフト回路を示す回路図である。

【図3】本発明の第３の実施形態のレベルシフト回路を示す回路図である。

【図4】従来のレベルシフト回路を示す回路図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施形態について、図面を参照して説明する。
実施形態において、第１の正電圧端子の電位は第１の正電圧レベルＶＤＤ１であり、第２の正電圧端子の電位は第２の正電圧レベルＶＤＤ２であり、負電圧端子の電位は第１の負電圧レベルＶＳＳ１である。また、入力端子１０１に入力される入力信号は第１の正電圧レベルＶＤＤ１と第１の負電圧レベルＶＳＳ１の間で変化する信号であり、出力端子１０２に出力される出力信号は第２の正電圧レベルＶＤＤ２と第２の負電圧レベルＶＳＳ２の間で変化する信号である。第２の負電圧レベルＶＳＳ２については、以下の実施形態で説明する。

【0013】

（第１の実施形態）
図１は、本発明の第１の実施形態のレベルシフト回路１００を示す回路図である。
レベルシフト回路１００は、ＰＭＯＳトランジスタであるスイッチトランジスタ１２１と、ＮＭＯＳトランジスタ１３１と、電圧源１４０と、負荷１１０と、入力端子１０１と、出力端子１０２とを、備えている。

【0014】

負荷１１０は、一方の端子が第２の正電圧端子に接続され、他方の端子が出力端子１０２とスイッチトランジスタ１２１のソースに接続される。スイッチトランジスタ１２１は、ゲートが電圧源１４０の一方の端子に接続され、ドレインがＮＭＯＳトランジスタ１３１のドレインに接続される。ＮＭＯＳトランジスタ１３１は、ゲートが入力端子１０１に接続され、ソースが負電圧端子に接続される。電圧源１４０は、他方の端子が負電圧端子に接続される。

【0015】

最初に、入力端子１０１に第１の正電圧レベルＶＤＤ１を入力信号として印加する場合を考える。ＮＭＯＳトランジスタ１３１は、ゲートに第１の正電圧レベルＶＤＤ１が印加されてオン状態となる。ＮＭＯＳトランジスタ１３１が制御する電流は、スイッチトランジスタ１２１を経由して負荷１１０を駆動する。ＮＭＯＳトランジスタ１３１が制御する電流が増加すると、負荷１１０で発生する電圧降下が大きくなる。スイッチトランジスタ１２１は、ソースの電位が低下して、ゲートとソースの電位差が小さくなるので徐々にオフしていく。従って、出力端子１０２は、おおよそ電圧源１４０の電圧とスイッチトランジスタ１２１のしきい値電圧を加算した第２の負電圧レベルＶＳＳ２を出力する。

【0016】

次に、入力端子１０１に第１の負電圧レベルＶＳＳ１を入力信号として印加する場合を考える。ＮＭＯＳトランジスタ１３１は、ゲートに第１の負電圧レベルＶＳＳ１が印加されてオフ状態となる。スイッチトランジスタ１２１はオンしているが、負荷１１０に流れる電流は極小となる。従って、負荷１１０での電圧降下はなくなり、出力端子１０２は、第２の正電圧レベルＶＤＤ２を出力する。

【0017】

以上説明したように、第１の実施形態のレベルシフト回路１００によれば、負電圧レベルは、おおよそ電圧源１４０の電圧とスイッチトランジスタ１２１のしきい値電圧を加算した第２の負電圧レベルＶＳＳ２に変換することが出来るので、負電圧電源のノイズの影響を受けることが無い、という効果がある。

【0018】

なお、電圧源１４０は、第１の負電圧レベルＶＳＳ１基準の電圧源として説明しているが、所望の第２の負電圧レベルＶＳＳ２が得られる構成であれば、例えば第２の正電圧レベルＶＤＤ２基準の電圧源としても良い。

【0019】

また、スイッチトランジスタ１２１は、エンハンスメント型であっても、デプレッション型であってもよい。スイッチトランジスタ１２１がデプレッション型である場合には、出力信号の負電圧レベルをスイッチトランジスタ１２１のゲートの電圧と同じか低くできるため、第２の正電圧レベルＶＤＤ２を大きく与えることなく、出力信号の電位差を大きくすることが出来る。
また、負荷１１０は、抵抗であってもトランジスタであっても良い。

【0020】

（第２の実施形態）
負荷１１０は、トランジスタで構成した場合、例えばインピーダンス値を制御することにより正帰還の動作が実現出来る。従って、レベルシフト回路は動作スピードを向上することが出来る。

【0021】

図２は、本発明の第２の実施形態のレベルシフト回路２００を示す回路図である。
レベルシフト回路２００は、スイッチトランジスタ１２１、１２２と、ＰＭＯＳトランジスタ２１１，２１２と、ＮＭＯＳトランジスタ１３１、１３２と、電圧源１４０と、反転器１５０と、入力端子１０１と、出力端子１０２とを、備えている。ＰＭＯＳトランジスタ２１１、２１２は負荷１１０を構成する。

【0022】

ＰＭＯＳトランジスタ２１１は、ゲートがＰＭＯＳトランジスタ２１２のドレインに接続され、ソースが第２の正電圧端子に接続され、ドレインがＰＭＯＳトランジスタ２１２のゲートに接続される。ＰＭＯＳトランジスタ２１２は、ゲートがＰＭＯＳトランジスタ２１１のドレインに接続され、ソースが第２の正電圧端子に接続され、ドレインがＰＭＯＳトランジスタ２１１のゲートに接続される。スイッチトランジスタ１２１は、ゲートが電圧源１４０の一方の端子に接続され、ソースがＰＭＯＳトランジスタ２１１のドレインに接続され、ドレインがＮＭＯＳトランジスタ１３１のドレインに接続される。スイッチトランジスタ１２２は、ゲートが電圧源１４０の一方の端子に接続され、ソースがＰＭＯＳトランジスタ２１２のドレインに接続され、ドレインがＮＭＯＳトランジスタ１３２のドレインに接続される。ＮＭＯＳトランジスタ１３１は、ゲートが入力端子１０１に接続され、ソースが負電圧端子に接続される。ＮＭＯＳトランジスタ１３２は、ゲートが反転器１５０を介して入力端子１０１に接続され、ソースが負電圧端子に接続される。反転器１５０は、第１の正電圧レベルＶＤＤ１と第１の負電圧レベルＶＳＳ１の電圧で動作する。

【0023】

最初に、入力端子１０１に第１の正電圧レベルＶＤＤ１を入力信号として印加する場合を考える。入力端子１０１に入力される入力信号が第１の負電圧レベルＶＳＳ１から第１の正電圧レベルＶＤＤ１に変化するとき、トランジスタ１３１の駆動力がトランジスタ２１１の駆動力を上回ると、出力端子１０２の出力信号は低い電圧レベルに向かって変化をし始める。このとき、トランジスタ１３２はオフして、トランジスタ２１２の駆動力が高められるため、トランジスタ２１１はよりオフ制御される。結果として、スイッチトランジスタ１２１は、ソースの電位が低下して、ゲートとソースの電位差が小さくなるので徐々にオフしていく。従って、出力端子１０２は、おおよそ電圧源１４０の電圧とスイッチトランジスタ１２１のしきい値電圧を加算した第２の負電圧レベルＶＳＳ２を出力する。

【0024】

次に、入力端子１０１に第１の負電圧レベルＶＳＳ１を入力信号として印加する場合を考える。入力信号が第１の正電圧レベルＶＤＤ１から第１の負電圧レベルＶＳＳ１に変化するとき、トランジスタ１３２の駆動力がトランジスタ２１２の駆動力を上回ると、トランジスタ２１１のゲートの電位は低い電圧レベルに向かって変化をし始める。このとき、トランジスタ１３１はオフして、トランジスタ２１１の駆動力が高められるため、トランジスタ２１２はよりオフ制御される。従って、トランジスタ２１１がオンするので、出力端子１０２は、第２の正電圧レベルＶＤＤ２を出力する。

【0025】

トランジスタ２１１、２１２は、互いのゲートとドレインが接続されているため、それらのインピーダンス値を柔軟に制御することにより正帰還の動作が実現できる。具体的には、トランジスタ１３１がオン状態に変化しようとするときにはトランジスタ２１１がオフ状態に変化しようとするので、出力端子１０２の出力信号は素早く第２の負電圧レベルＶＳＳ２に至る。また、トランジスタ１３１がオフ状態に変化しようとするときにはトランジスタ２１１がオン状態に変化しようとするので、出力端子１０２の出力信号は素早く第２の正電圧レベルＶＤＤ２に至る。

【0026】

以上説明したように、第２の実施形態のレベルシフト回路２００によれば、負電圧レベルは、おおよそ電圧源１４０の電圧とスイッチトランジスタ１２１のしきい値電圧を加算した第２の負電圧レベルＶＳＳ２に変換することが出来るので、負電圧電源のノイズの影響を受けることが無い、という効果がある。更に、変換スピードの向上が図られるという効果も得られる。

【0027】

なお、以上の説明において、出力端子１０２は、スイッチトランジスタ１２１のソースであるとして説明したが、代わりに、スイッチトランジスタ１２２のソースであっても良い。

【0028】

また、スイッチトランジスタ１２１は、エンハンスメント型であっても、デプレッション型であってもよい。スイッチトランジスタ１２１がデプレッション型である場合には、出力信号の負電圧レベルをスイッチトランジスタ１２１のゲートの電圧と同じか低くできるため、第２の正電圧レベルＶＤＤ２を大きく与えることなく、出力信号の電位差を大きくすることが出来る。

【0029】

（第３の実施形態）
図３は、本発明の第３の実施形態のレベルシフト回路３００を示す回路図である。
レベルシフト回路３００は、レベルシフト回路２００に対して、ＮＭＯＳトランジスタ３０１、３０２とラッチ回路３１０とキャパシタ３２０を備えている。その他の点は、レベルシフト回路２００と同様であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

【0030】

ＮＭＯＳトランジスタ３０１は、ソースがＮＭＯＳトランジスタ１３１のドレインに接続され、ドレインがＰＭＯＳトランジスタ１２１のドレインに接続され、ゲートが反転器１５０の出力端子と接続される。ＮＭＯＳトランジスタ３０２は、ソースがＮＭＯＳトランジスタ１３２のドレインに接続され、ドレインはＰＭＯＳトランジスタ１２２のドレインに接続され、ゲートが入力端子１０１と接続される。

【0031】

ラッチ回路３１０は、二つの入力端子がＰＭＯＳトランジスタ２１１及び２１２のドレインと夫々接続され、出力端子が出力端子１０２に接続される。ラッチ回路３１０は、第２の正電圧レベルＶＤＤ２と電圧源１４０の電圧とで動作電圧が与えられ、入力信号の遷移をトリガとして矩形波を整形して出力するものである。

【0032】

キャパシタ３２０は、ＮＭＯＳトランジスタ３０１のソースとＮＭＯＳトランジスタ３０２のソースの間に接続される。
キャパシタ３２０は、ＮＭＯＳトランジスタ１３１、３０２かＮＭＯＳトランジスタ１３２、３０１のいずれかオン状態にある組合せにより電荷が充電される。例えば、ＮＭＯＳトランジスタ１３１、３０２がオンしたとき、スイッチトランジスタ１２２のソースの電圧が急降下し、その後、トランジスタ２１２の電流値とキャパシタ３２０のキャパシタ値で決まるレートに基づいてスイッチトランジスタ１２２のソースの電圧が上昇する。従って、スイッチトランジスタ１２１及びスイッチトランジスタ１２２のソースの電圧は、入力端子１０１の入力信号に応じて瞬時に急降下することになる。そして、ラッチ回路３１０は、それに応じて矩形波を整形して出力する。ラッチ回路３１０が出力する矩形波は、第２の正電圧レベルＶＤＤ２と電圧源１４０の電圧とに基づく矩形波となる。

【0033】

このとき、ＮＭＯＳトランジスタ３０１、３０２、キャパシタ３２０、及びラッチ回路３１０を更に備えたレベルシフト回路３００においても、スイッチトランジスタ１２１、１２２と電圧源１４０を設けたことによる効果を得ることが出来る。
なお、ラッチ回路３１０は、入力信号の遷移をトリガとして矩形波を整形して出力する機能を有していれば良く、その実施の形態は図３の回路に何ら限定されるものではない。

【0034】

以上説明したように、第３の実施形態のレベルシフト回路３００によれば、負電圧レベルは、おおよそ電圧源１４０の電圧とスイッチトランジスタ１２１のしきい値電圧を加算した第２の負電圧レベルＶＳＳ２に変換することが出来るので、負電圧電源のノイズの影響を受けることが無い、という効果がある。更に、変換スピードの向上が図られるという効果も得られる。

【0035】

ＰＭＯＳトランジスタのスイッチトランジスタの１２１、１２２は、バックゲートがＮ型ウエル領域であり、ソースに接続される場合が多い。この場合は高温動作時に、ＶＳＳ電位たるＰ型基板領域に向けてリーク電流が流れるため、スイッチトランジスタ１２１、１２２のソースの電位が著しく低下することが起こり得る。このとき、スイッチトランジスタ１２１、１２２は、ゲートとソースの電位差が大きくなり過ぎるて耐圧を超えてしまう可能性がある。この場合は、スイッチトランジスタ１２１、１２２のゲートとソースの間に電圧クランプするためのクランプ素子を設けても良い。

【0036】

以上説明したように、本発明のレベルシフト回路によれば、正電圧レベルのみならず負電圧レベルも変換することが出来るので、負電圧電源のノイズの影響を受けることが無い、という効果がある。

【符号の説明】

【0037】

１０１ 入力端子
１０２ 出力端子
１１０ 負荷
１２１、１２２ スイッチトランジスタ
１４０ 電圧源
１５０ 反転器
３１０ ラッチ回路

【図1】

【図2】

【図3】

【図4】