特許6817312半導体デバイスのゲート・スタック作製方法および半導体デバイス

発明の名称　半導体デバイスのゲート・スタック作製方法および半導体デバイス

出願人　テセラ　インコーポレイテッド　（識別番号 508369618）

　　　　特許公開件数ランキング 11608 位（1件）（共同出願を含む）

　　　　特許取得件数ランキング 24267 位（0件）（共同出願を含む）

公報番号　特許-6817312

公報発行日　2021年1月20

公報URL　https://ipforce.jp/patent-jp-B9-6817312

知財ポータルサイト IP Force にログインすれば、特許-6817312「半導体デバイスのゲート・スタック作製方法および半導体デバイス」の公報全文を閲覧することができます。

ログインはこちら　ログイン・ユーザー登録