(58)【調査した分野】(Int.Cl.,DB名)
前記メインチップは第1の伝送インターフェースを含み、前記処理チップは第2の伝送インターフェースを含み、前記メインチップと前記処理チップが前記第1の伝送インターフェースと前記第2の伝送インターフェースを介して前記第1のデータと前記第1のビデオに関連する少なくとも1つの制御信号を互いに伝送することに用いられ、且つ前記処理チップが前記少なくとも1つの制御信号に基づいて前記ビデオ処理を行う請求項1に記載のビデオ処理システム。
前記メインチップと前記処理チップは更に前記第1の伝送インターフェースと前記第2の伝送インターフェースを介してオンスクリーンディスプレイ情報を伝送することに用いられる請求項2に記載のビデオ処理システム。
前記メインチップは第1の伝送インターフェースを含み、前記処理チップは第2の伝送インターフェースを含み、前記メインチップと前記処理チップが前記第1の伝送インターフェースと前記第2の伝送インターフェースを介して前記第1のデータと少なくとも1つのブレンディング係数を伝送することに用いられ、ただし、前記第1のデータが第1のビデオデータを含み、且つ前記処理チップが前記第1のビデオデータ、少なくとも1つのブレンディング係数及び前記第2のデータに基づいて前記ビデオ処理を行って、ディスプレイパネルを駆動するようにブレンディングビデオデータを生成する請求項1に記載のビデオ処理システム。
前記少なくとも1つのブレンディング係数が前記第1のデータ内にカプセル化されて前記第1のデータと共に前記処理チップに伝送され、又は前記少なくとも1つのブレンディング係数と前記第1のデータが異なる時間区間で前記メインチップから前記処理チップに伝送される請求項4に記載のビデオ処理システム。
【発明を実施するための形態】
【0007】
図1Aは、本発明のいくつかの実施例によるビデオ処理システム100を示す模式図である。ある実施例において、ビデオ処理システム100は解像度範囲を有するビデオの処理に用いられてよく、この解像度範囲の最大値が少なくとも8Kスーパーハイクオリティ(ultra high definition;UHD)である。
【0008】
図1Aに示すように、ディスプレイパネル100Aはビデオ処理システム100に結合されて、ビデオ処理システム100によって処理されるデータに基づいてビデオを表示する。ある実施例において、ビデオ処理システム100は処理後のビデオデータと1つ又は複数の制御信号SC1をディスプレイパネル100Aにおける少なくとも1つのコントローラーに伝送して、ディスプレイパネル100Aを駆動する。ある実施例において、ディスプレイパネル100Aにおける少なくとも1つのコントローラーは、タイミングコントローラー、ソースドライバ、ゲートドライバ等を含んでよい。ある実施例において、ディスプレイパネル100Aは、8K UHD又はより高い解像度を有する。
【0009】
ある実施例において、ビデオ処理システム100はメインチップ110と処理チップ120を含む。ある実施例において、メインチップ110は伝送インターフェース111を含み、且つ処理チップ120は伝送インターフェース122を含む。ある実施例において、メインチップ110と処理チップ120は伝送インターフェース111と122を介して各種類の情報(例えばビデオデータ、制御信号、オンスクリーンディスプレイ(on−screen display;OSD)情報、オーディオデータ等)を互いに伝送するように構成される。
【0010】
ある実施例において、メインチップ110はデータD1に基づいてビデオ処理及び/又はオーディオ処理を行って、データD1内に含まれている画像及び/又はビデオを表示するようにディスプレイパネル100Aを駆動する。ある実施例において、データD1に含まれているビデオSV1は第1の所定の解像度を有する。ある実施例において、この第1の所定の解像度は8K UHDよりも低い。
【0011】
ある実施例において、符号化ビデオストリームEVはデータD1内に含まれてもよい。ある実施例において、符号化ビデオストリームEVは4Kよりも高い解像度(例えば8Kであってよい)を有してよい。ある実施例において、メインチップ110はこの符号化ビデオストリームEVを処理できない可能性がある。この場合、メインチップ110は伝送インターフェース111と122を介して符号化ビデオストリームEVを処理チップ120に伝送することができる。このように、符号化ビデオストリームEVは処理チップ120によって処理されることができる。ある実施例において、符号化ビデオストリームEVは無線伝送を介してネットワーク又はラジオから受信することができる。
【0012】
ある実施例において、伝送インターフェース111と122は少なくとも1つのプロトコルによって実施されてよく、前記少なくとも1つのプロトコルがユニバーサルシリアルバス(USB)、集積回路バス(I
2C)等を含んでよい。ある実施例において、伝送インターフェース111と122は非圧縮ビデオデータを伝送する又は受信することに用いられてよい。例えば、データD1に関連する非圧縮ビデオデータは伝送インターフェース111を介して処理チップ120に伝送されてよい。いくつかの非圧縮ビデオデータを伝送した実施例において、伝送インターフェース111と122はV−by−One、高解像度マルチメディアインターフェース(HDMI(登録商標))等によって実施されてよい。上記の伝送インターフェース111と122を実施するための少なくとも1つのプロトコルのタイプは例示に用いられ、且つ本発明はこれに限定されない。
【0013】
ある実施例において、メインチップ110は、1つ又は複数の入力インターフェース(未図示)を提供して、データD1を受信するように1つ又は複数の外部オーディオ/ビデオ(audio/video;A/V)ソースに接続されることに用いられる。ある実施例において、前記1つ又は複数の入力インターフェースは、デジタルビデオインターフェース(DVI)、HDMI、ディスプレイポート、USB、ラジオ、ネットワーク等を含んでよい。ある実施例において、メインチップ110は無線伝送インターフェース(未図示)、例えばWi−Fi、モバイルネットワークインターフェース等を提供することができる。上記メインチップ110に提供される各種類のインターフェースのタイプは例示に用いられ、且つ本発明はこれに限定されない。
【0014】
ある実施例において、処理チップ120はデータD2に基づいてビデオ処理及び/又はオーディオ処理を行う。ある実施例において、データD2に含まれているビデオSV2は第2の所定の解像度を有する。ある実施例において、第2の所定の解像度の最大値は第1の所定の解像度よりも高い。ある実施例において、第2の所定の解像度の最大値は4Kよりも高い。ある実施例において、第2の所定の解像度の最大値は8K UHD又は業界標準のにおける8K解像度の後継者であってよい。ある実施例において、メインチップ110は既存のテレビチップによって実施されてよい。これにより、処理チップ120との協力オペレーションにより、より高い解像度を有するビデオの処理能力を実現する。
【0015】
ある実施例において、処理チップ120はビデオデータに基づいてビデオ処理を行ってよく、ビデオデータがメインチップ110からのデータD1に関連する。言い換えれば、処理チップ120は第1の所定の解像度及び/又は第2の所定の解像度を有するビデオデータの処理と互換性がある。別の言い方をすると、処理チップ120によって処理され得るビデオデータの解像度範囲はメインチップ110によって処理され得るビデオデータの解像度範囲のスーパーセットである。例えば、処理チップ120によって処理されるビデオ(例えばビデオSV2)の解像度は第2の所定の解像度の最大値(例えば8K UHD)よりも低く又はこれに等しい任意の解像度、例えば480P、720P、1080P、2K、4K及び/又は8K UHDであってよい。メインチップ110によって処理されるビデオ(例えばビデオSV1)の解像度は第1の所定の解像度の最大値(例えば4K)よりも低く又はこれに等しい任意の解像度、例えば480P、720P、1080P、2K及び/又は4Kであってよい。
【0016】
ある実施例において、処理チップ120は初期解像度を有するビデオデータ(例えばビデオSV1又はSV2)を新解像度を有するビデオデータに変換することができ、初期解像度が第2の所定の解像度の最大値よりも低く、且つ新解像度が初期解像度よりも高く第2の所定の解像度の最大値よりも低く又はこれに等しい。ある実施例において、ディスプレイパネル100Aの要求を満たすように、処理チップ120はビデオデータのフレームレート(frame rate)を高めてよい。ある実施例において、メインチップ110又は処理チップ120によって実行されるビデオ処理は、ビデオコーデック操作、デインターリーブ操作、スケーリング操作、アナログデジタル変換、デジタルアナログ変換及び/又はOSD画像レンダリング/ミキシング(mixing)/ブレンディング(blending)等の操作を含んでよい。
【0017】
ある実施例において、処理チップ120は、データD2を受信するように外部ビデオソースに接続されることに用いられる入力インターフェース121を含む。ある実施例において、入力インターフェース121は第2の所定の解像度を有する画像フォーマットを十分にサポートする能力が付与される。例えば、入力インターフェース121はネイティブ8Kビデオソースの入力をサポートすることができる。
【0018】
ある実施例において、入力インターフェース121のタイプは、ディスプレイポート、ビデオストリーム、HDMI及び/又は後続きの第2の所定の解像度よりも高く又はこれに等しいビデオデータを伝送することを十分にサポートするインターフェースを含んでよい。上記入力インターフェース121に関するタイプは例示に用いられ、且つ本発明はこれに限定されない。
【0019】
ある実施例において、メインチップ110は伝送インターフェース111を介して圧縮ビデオデータCVD(例えばデータD1に含まれているビデオ、データD1の圧縮結果、又はビデオストリーム)及び圧縮ビデオデータCVDに関するフレームフラグ(frame flag)のナンバリング情報(複数の制御信号CNに含まれてよい)を処理チップ120に伝送することができる。これにより、処理チップ120は圧縮ビデオデータCVDとフレームフラグのナンバリングによりビデオ処理を行って、ディスプレイパネル100Aを駆動するようにA/V同期ビデオデータを生成する。ある実施例において、処理チップ120に伝送される前に、圧縮ビデオデータCVDに含まれている画像/ビデオはOSD画像と重なる。ある実施例において、圧縮ビデオデータCVDは第2の所定の解像度よりも低く又はこれに等しい解像度を有する。
【0020】
ある実施例において、メインチップ110はデータD1に基づいて圧縮ビデオデータCVDを生成する。ある実施例において、データD1に含まれているビデオSV1は第2の所定の解像度の最大値に等しい解像度を有してよい。この条件で、ビデオSV1を処理するために、メインチップ110は圧縮ビデオデータCVDを生成するようにデータD1に関するビデオデータを圧縮させてよく、データD1に関するビデオデータがビデオSV1に対応する。このようにして、処理チップ120は圧縮ビデオデータCVDに対してビデオ処理を行って、ディスプレイパネル100Aを駆動する。各実施例において、メインチップ110と処理チップ120のそれぞれはオーディオデータを処理することができる。ある実施例において、スピーカー(未図示)が用いられてメインチップ110を介して駆動され、且つ処理チップ120が伝送インターフェース122を介してデータD2に含まれているオーディオデータAD2をメインチップ110に伝送する。これにより、メインチップ110はオーディオデータAD2に基づいてオーディオ処理を行って、スピーカーを介して音声を出力する。ある実施例において、スピーカー(未図示)が用いられて処理チップ120を介して駆動され、且つメインチップ110が伝送インターフェース111を介してデータD1に含まれているオーディオデータAD1を処理チップ120伝送して、スピーカーを介して音声を出力する。
【0021】
ある実施例において、オーディオデータAD1又はAD2はオーディオパルス符号化変調データである。ある実施例において、オーディオデータAD1又はAD2はオーディオ圧縮データである。上記オーディオデータAD1又はAD2に関するデータフォーマットは例示に用いられ、且つ本発明はこれに限定されない。
【0022】
各実施例において、メインチップ110と処理チップ120はビデオ/オーディオ処理を行うように伝送インターフェース111と122を介して各制御信号CNを交換することに用いられる。ある実施例において、制御信号CNはビデオストリーム(例えば圧縮ビデオデータCVD)のタイミング情報、フレームフラグのナンバリング情報、ビデオサイズ、位置及び各種類のビデオ伝送及び/又はビデオ処理に用いられるパラメータ情報を含む。ある実施例において、制御信号CNを伝送するために、伝送インターフェース111と122はI
2C又は他の適切なプロトコルによって実施されてよい。
【0023】
また、ある実施例において、処理チップ120は複数のレジスター(未図示)を含む。複数のレジスターは処理チップ120の構成及び/又は処理チップ120によって実行されるビデオ/画像処理の関連パラメータの設定に用いられる。ある実施例において、複数の制御信号CNは複数のレジスターのデータ値、アドレス値とインデックス値を示すことができる。上記制御信号CNに関するタイプは例示に用いられ、且つ本発明はこれに限定されない。
【0024】
ある実施例において、OSD画像をまもなく処理する場合、OSD情報はメインチップ110と処理チップ120の間に交換されることができ、少なくとも1つのブレンディング係数を含む。ある実施例において、少なくとも1つのブレンディング係数はαパラメータを含むが、本発明はこれに限定されない。
【0025】
図1Aに示されるメインチップ110と処理チップ120及び伝送インターフェース111と122の数は例示に用いられ、且つ本発明はこれに限定されない。ある実施例において、2つ又はより多くの伝送インターフェース111はメインチップ110に用いられ、メインチップ110がそれぞれ異なる伝送インターフェース111を介して各種類の情報を処理チップ120に送受信する。同様に、ある実施例において、2つ又はより多くの伝送インターフェース122は処理チップ120内に用いられ、処理チップ120がそれぞれ異なる伝送インターフェース122を介して各種類の情報をメインチップ110に送受信する。ある実施例において、2つ又はより多くの処理チップ120は画像処理を強化するために使用されてもよい。
【0026】
図1Aと
図1Bを参照されたい。
図1Bは、本発明のいくつかの実施例による
図1Aの処理チップ120の回路を示す模式図である。ある実施例において、メインチップ110と処理チップ120のそれぞれは特定用途向けIC(ASIC、application specific integrated circuit)によって実現できる。
図1Bの例に示すように、処理チップ120の主要部分は、ビデオ処理回路システム123及びOSD画像エンジン回路システム124を含んでよく、上記両方が各実施例に検討される各種類の操作に用いられてよい。ビデオ処理回路システム123はビデオデータを受信するように複数の伝送インターフェース121と122に結合されて、更に前記の各実施例に検討されるビデオ/オーディオ処理を行う。ある実施例において、ビデオ処理回路システム123は、ビデオ(とオーディオ)コーデック回路(即ちエンコーダとデコーダ)、画像エンジン回路、デインターリーブ処理回路、アナログデジタル変換器、デジタルアナログ変換器等を含んでよい。OSD画像エンジン回路システム124はOSD情報に基づいてOSD画像レンダリング/ミキシング(mixing)/ブレンディング(blending)操作を行って、OSD情報に含まれているOSD画像データとビデオ(例えばビデオSV1又はSV2)をブレンディングしてよい。ある実施例において、処理チップ120はビデオ処理回路システム123から独立しているオーディオ処理回路(未図示)を含み、オーディオ処理回路が、オーディオデータAD2を処理するように、オーディオコーデック回路(及びエンコーダとデコーダ)を含んでよい。
【0027】
上記処理チップ120に関する実施形態、操作及び/又は機能は例示に用いられ、且つ本発明はこれに限定されない。
【0028】
図1Aと
図2を合わせて参照すると、
図2は、本発明のいくつかの実施例による
図1Aのメインチップ110からのビデオデータと処理チップ120からのビデオデータをブレンディングする過程を示す模式図である。
【0029】
操作S2−1において、データD1に関連するビデオデータはメインチップ110を介して処理チップ120に伝送される。
図2に示される例において、全画面ビデオデータ201とキーデータ202はビデオデータに含まれ、ビデオデータが
図1AにおけるデータD1に関連する。ある実施例において、全画面ビデオデータ201はビデオSV1及び/又はOSD/ユーザインターフェース画像を含み、上記両方が
図1Aにおけるディスプレイパネル100Aの全画面(スクリーン)領域によって表示される。ある実施例において、キーデータ202は
図1Aのディスプレイパネル100Aの領域A−1を定義することに用いられる。ある実施例において、キーデータ202は特定のコードによって実施されることができる。ある実施例において、キーデータ202は特定集合のデータ値(例えばピクセル値、RGB値、ピクセルインデックス又はその上記の組み合わせ)であってよい。上記キーデータ202に関する実施形態は例示に用いられ、且つ本発明はこれに限定されない。
【0030】
操作S2−2において、処理チップ120は全画面ビデオデータ201、キーデータ202及び処理チップ120によって処理されるビデオデータに基づいてビデオ処理を行って、ブレンディングビデオデータ203を表示するようにディスプレイパネル100Aを駆動する。ある実施例において、領域A−1はディスプレイパネル100Aにおける領域A−1が処理チップ120によって処理された後のビデオデータを表示することに用いられる。処理チップ120はキーデータ202における特定のコードを識別することにより領域A−1が得られ、ビデオ処理を行ってディスプレイパネル100Aにおける領域A−1と処理チップ120によって処理されたビデオデータをブレンディングする。ある実施例において、処理チップ120によって処理されたビデオデータはデータD2に含まれているビデオSV2(又は画像)或いはメインチップ110からの圧縮ビデオデータCVDを含む。ある実施例において、領域A−1はディスプレイパネル100Aの総領域よりも小さい面積を有する。この条件で、領域A−1のサイズと一致するように、処理チップ120はデータD2に含まれている画像又はビデオのサイズを縮小することができる。
【0031】
操作S2−1とS2−2により、処理チップ120によって処理されるビデオデータはメインチップ110によって処理されるビデオデータと重なってよい。非限定的な例において、処理チップ120は領域A−1でビデオを表示することができ、ディスプレイパネル100Aの残りの領域にユーザーインターフェース(例えば、制御列、音量調整列、情報列等)を表示することができる。
【0032】
各実施例において、前記挙げられたビデオデータは画像データであってよい。
【0033】
図3は、本発明のいくつかの実施例による
図1Aのメインチップ110からのビデオデータと処理チップ120からのビデオデータをブレンディングする過程を示す模式図である。
【0034】
ある実施例において、「スペースシェアリング」の技術により、メインチップ110からビデオデータ(例えばビデオ/OSD/ユーザインターフェース)及び少なくとも1つのブレンディング係数を処理チップ120に伝送することができる。S3−1操作において、メインチップ110は全画面ビデオデータ301(ビデオデータ301A及び少なくとも1つのブレンディング係数301Bを含む)を処理チップ120に伝送する。
図3のいくつかの例において、少なくとも1つのブレンディング係数301Bは全画面ビデオデータ301内にカプセル化される。同様に、少なくとも1つのブレンディング係数301Bは全画面ビデオデータ301の空間を共有することにより伝送される。
【0035】
ある実施例において、少なくとも1つのブレンディング係数301Bは全画面ビデオデータ301に含まれているピクセルデータ(例えばビデオデータ301Aの複数のピクセルデータ値)に伴って伝送される。ある実施例において、
図1Aにおける伝送インターフェース111は、ピクセルデータと少なくとも1つのブレンディング係数301Bを共に伝送するように、V−by−oneインターフェースの4バイトモード又は5バイトモードによって実施される。
図3に示される少なくとも1つのブレンディング係数301Bは例示に用いられ、且つ本発明はこれに限定されない。
【0036】
S3−2操作において、処理チップ120は全画面ビデオデータ301とデータD2に基づいてビデオ処理を行って、メインチップ110からのビデオデータと処理チップ120からのビデオデータ(例えば
図1AにおけるビデオSV2)をブレンディングして、ブレンディングビデオデータ302を生成する。ある実施例において、
図3に示すように、ブレンディングビデオデータ302は複数の領域302Aと302Bを含み、領域302Aが全画面ビデオデータ301に含まれている画像又はビデオを表示することに用いられ、且つ領域302Bにおいて、全画面ビデオデータ301に含まれている画像又はビデオ(例えばビデオデータ301A)は少なくとも1つのブレンディング係数301BとビデオSV2に基づいてαブレンディングを行うことができる。
【0037】
他の実施例において、領域302Aは一部のビデオデータ301A(例えばビデオ/OSD/ユーザインターフェース)を表示することに用いられ、且つ少なくとも1つのブレンディング係数301Bに基づいてビデオSV2とαブレンディングを行う他の部分のビデオデータ301Aが領域302Bに表示される。
【0038】
図4は、本発明のいくつかの実施例による
図1Aのメインチップ110が画像データと少なくとも1つのブレンディング係数を処理チップ120に伝送する過程を示す模式図である。
【0039】
ある実施例において、「タイムシェアリング」(又は「タイムスタンプ」と言われる)の技術により、メインチップ110からビデオデータ及び少なくとも1つのブレンディング係数を処理チップ120に伝送することができる。
図4の例に示すように、メインチップ110は全画面ビデオデータ401及び少なくとも1つのブレンディング係数402を交互に処理チップ120に伝送し、全画面ビデオデータ401が画像データ(例えば
図4におけるユーザインターフェースデータ)を含む。詳しく言えば、2つのブレンディング係数402は時間区間T1とT5で伝送され、且つ3つの全画面ビデオデータ401(例えばユーザインターフェースデータ)は時間区間T2〜T4で伝送される。
図3に示される複数の実施例と比べると、
図4の複数の実施例において、少なくとも1つのブレンディング係数及び全画面ビデオデータは異なる時間区間で伝送される。
【0040】
いくつかの代替実施例において、上記「スペースシェアリング」と「タイムシェアリング」の2つの技術は同時に採用されてよい。例えば、ビデオデータは時間区間Tmで伝送され、且つ少なくとも1つのブレンディング係数及びOSD/ユーザインターフェースが含まれているパッケージデータは時間Tnで伝送され、TmがTnと異なる。
【0041】
図5Aは、本発明のいくつかの実施例によるより多くの処理チップ120を有する
図1Aのビデオ処理システム100を示す模式図である。
図5Bは、本発明のいくつかの実施例によるビデオウォールアプリケーションを示す模式図である。
【0042】
ある実施例において、
図1Aのビデオ処理システム100が少なくとも2つの処理チップ120を有すると、ビデオ処理システム100はビデオウォールの形態で形成された複数のパネル(デイジーチェーン(daisy chain)と呼ばれてよい)に適用されることができる。例えば、
図5Aに示すように、4つの処理チップ120A〜120Dはそれぞれ4つのディスプレイパネル100A〜100Dに結合される。ある実施例において、
図5Bに示すように、4つのディスプレイパネル100A〜100Dはビデオウォールの構築に用いられる。
【0043】
図5Aにおけるいくつかの実施例において、処理チップ120Aは、一部のビデオを表示させ処理後のデータPD1を処理チップ120Bに伝送するようにディスプレイパネル100Aを駆動する。処理チップ120Bは、処理後のデータPD1に基づいてビデオ/オーディオ処理を行って、一部のビデオを表示させ処理後のデータPD2を処理チップ120Cに伝送するようにディスプレイパネル100Bを駆動する。同様にして、複数の処理チップ120C〜120Dはそれぞれ複数のディスプレイパネル100Cと100Dを駆動することができる。このようにして、
図5Bに示すように、ビデオは複数のディスプレイパネル100A〜100Dからなるビデオウォールによって表示されることができる。
【0044】
ある実施例において、ビデオ処理システム100はテレビ、セットトップボックス(set−top box)及び/又は複数のスクリーンに適用されることができる。ある実施例において、ビデオ処理システム100がセットトップボックスに適用される場合、処理チップ120は、処理後のデータを前記別の入力インターフェースに出力するように、別の入力インターフェース(例えば4組のHDMIの受信機)に結合されてよい。
【0045】
要するに、上記少なくとも1つの実施例における処理チップにより、ビデオ処理システムは、8K UHD解像度又はその後継標準におけるより高い解像度を有するビデオデータを処理することができる。
【0046】
上記内容でビデオ処理システム100における各種類の機能性素子又はブロックは既に説明される。当業者であれば、ある実施例において、上記複数の機能性ブロックは、回路によって実施(1つ又は複数のプロセッサと符号化指令の制御で操作される専用の回路又は汎用回路であってよい)されることができ、一般的に複数のトランジスタ又は他の回路素子を含んでよく、上記トランジスタ又は回路素子が本文に説明される機能と操作により回路の動作を制御することに用いられることが理解できる。当業者であれば、回路素子の具体構造又は内部接続方式は、一般的にコンパイラ(例えばレジスター転送言語(register transfer language;RTL)コンパイラ)によって決定されてよいことが更に理解できる。RTLコンパイラは、前記スクリプトが最終的な回路を製造するためのレイアウト形式であると解釈するように複数のスクリプトで動作して、これらのスクリプトがアセンブリ言語コードと非常によく似ている。RTLは、電子又はデジタルシステムにおける製造設計中の用途と使用方式が当技術分野において周知である。
【0047】
本発明の実施形態を前記の通りに開示したが、これは、本発明を限定するものではなく、業者であれば、本発明の精神と範囲から逸脱しない限り、多様の変更や修飾を加えてもよく、したがって、本発明の保護範囲は、後の特許請求の範囲で指定した内容を基準とするものである。