特許 6820438 情報処理方法および通信装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6820438

(24)【登録日】2021年1月6日

(45)【発行日】2021年1月27日

(54)【発明の名称】情報処理方法および通信装置

(51)【国際特許分類】

   H03M 13/19 20060101AFI20210114BHJP

【ＦＩ】

   H03M13/19

【請求項の数】25

【全頁数】45

(21)【出願番号】特願2019-556313(P2019-556313)

(86)(22)【出願日】2017年7月13日

(65)【公表番号】特表2020-520570(P2020-520570A)

(43)【公表日】2020年7月9日

(86)【国際出願番号】CN2017092878

(87)【国際公開番号】WO2018227681

(87)【国際公開日】20181220

【審査請求日】2019年10月16日

(31)【優先権主張番号】201710454030.3

(32)【優先日】2017年6月15日

(33)【優先権主張国】CN

(31)【優先権主張番号】201710503056.2

(32)【優先日】2017年6月27日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】100132481

【弁理士】

【氏名又は名称】赤澤 克豪

(74)【代理人】

【識別番号】100115635

【弁理士】

【氏名又は名称】窪田 郁大

(72)【発明者】

【氏名】金 杰

(72)【発明者】

【氏名】童 文

(72)【発明者】

【氏名】王 俊

(72)【発明者】

【氏名】アレクサンダー アレクサンドロヴィッチ ペチュシュコ

(72)【発明者】

【氏名】イヴァン レオニードヴィッチ マズレンコ

(72)【発明者】

【氏名】▲張▼ 朝▲竜▼

【審査官】 吉江 一明

(56)【参考文献】

【文献】 特表２０１０−５１７４４４（ＪＰ，Ａ）

【文献】 特開２００６−１５７９２６（ＪＰ，Ａ）

【文献】 Ericsson，Design of LDPC Codes for NR，3GPP TSG RAN WG1 #87 R1-1611321，２０１６年１１月 ６日

【文献】 LG Electronics，Length compatibility of LDPC， 3GPP TSG-RAN WG1#86b R1-1609242，２０１６年１０月 １日

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １３／１９

３ＧＰＰ ＴＳＧ ＲＡＮ ＷＧ１−４

ＳＡ ＷＧ１−２

ＣＴ ＷＧ１

(57)【特許請求の範囲】

【請求項1】

符号化方法であって、
行列Ｈを使用して入力シーケンスを符号化して、符号化シーケンスを取得するステップであって、前記入力シーケンスは、Ｋビットを備える、ステップを備え、
前記行列Ｈは、ベース行列およびリフティングファクタＺに従って決定され、Ｚは、正の整数であり、
前記ベース行列は、ｍ行およびｎ列を備え、前記ベース行列中の要素は、それらの行インデックスｉおよび列インデックスｊによってそれぞれ表され、０≦ｉ＜ｍ、０≦ｊ＜ｎであり、
前記ベース行列中の要素は、ゼロ要素または非ゼロ要素のいずれかであり、
前記ベース行列は、非ゼロ要素を有する１つまたは複数の以下の行を備え、前記非ゼロ要素の行インデックス（ｉ）、列インデックス（ｊ）は以下の
ｉ＝０、ｊ＝０、１、２、３、６、９、１０、１１、
ｉ＝１、ｊ＝０、３、４、５、６、７、８、９、１１、１２、
ｉ＝２、ｊ＝０、１、３、４、８、１０、１２、１３、
ｉ＝３、ｊ＝１、２、４、５、６、７、８、９、１０、１３、
ｉ＝４、ｊ＝０、１、１１、１４、
ｉ＝５、ｊ＝０、１、５、７、１１、１５、
ｉ＝６、ｊ＝０、５、７、９、１１、１６、
ｉ＝７、ｊ＝１、５、７、１１、１３、１７、
ｉ＝８、ｊ＝０、１、１２、１８、
ｉ＝９、ｊ＝１、８、１０、１１、１９、
ｉ＝１０、ｊ＝０、１、６、７、２０、
ｉ＝１１、ｊ＝０、７、９、１３、２１、
ｉ＝１２、ｊ＝１、３、１１、２２、
ｉ＝１３、ｊ＝０、１、８、１３、２３、
ｉ＝１４、ｊ＝１、６、１１、１３、２４、
ｉ＝１５、ｊ＝０、１０、１１、２５、
ｉ＝１６、ｊ＝１、９、１１、１２、２６、
ｉ＝１７、ｊ＝１、５、１１、１２、２７、
ｉ＝１８、ｊ＝０、６、７、２８、
ｉ＝１９、ｊ＝０、１、１０、２９、
ｉ＝２０、ｊ＝１、４、１１、３０、
ｉ＝２１、ｊ＝０、８、１３、３１、
ｉ＝２２、ｊ＝１、２、３２、
ｉ＝２３、ｊ＝０、３、５、３３、
ｉ＝２４、ｊ＝１、２、９、３４、
ｉ＝２５、ｊ＝０、５、３５、
ｉ＝２６、ｊ＝２、７、１２、１３、３６、
ｉ＝２７、ｊ＝０、６、３７、
ｉ＝２８、ｊ＝１、２、５、３８、
ｉ＝２９、ｊ＝０、４、３９、
ｉ＝３０、ｊ＝２、５、７、９、４０、
ｉ＝３１、ｊ＝１、１３、４１、
ｉ＝３２、ｊ＝０、５、１２、４２、
ｉ＝３３、ｊ＝２、７、１０、４３、
ｉ＝３４、ｊ＝０、１２、１３、４４、
ｉ＝３５、ｊ＝１、５、１１、４５、
ｉ＝３６、ｊ＝０、２、７、４６、
ｉ＝３７、ｊ＝１０、１３、４７、
ｉ＝３８、ｊ＝１、５、１１、４８、
ｉ＝３９、ｊ＝０、７、１２、４９、
ｉ＝４０、ｊ＝２、１０、１３、５０、
ｉ＝４１、ｊ＝１、５、１１、５１、
である、符号化方法。

【請求項2】

前記入力シーケンスは、ｃ＝｛ｃ_０，ｃ_１，ｃ_２，・・・，ｃ_Ｋ−１｝として表され、前記符号化シーケンスは、ｄ＝｛ｄ_０，ｄ_１，ｄ_２，・・・，ｄ_Ｎ−１｝として表され、Ｎは正の整数であり、Ｎ＝（４０＋Ｋｂ）×Ｚであり、Ｋｂは、｛６，８，９，１０｝のうちの１つである請求項１に記載の方法。

【請求項3】

前記符号化シーケンスｄは、
前記入力シーケンスｃ中のＫ_０ビットと、
パリティシーケンス

【数1】

中のＮ−Ｋ_０パリティビットと、
を備え、Ｋ_０は、０よりも大きく、かつ、Ｋ以下の整数であり、
前記行列Ｈ、前記パリティシーケンスｗおよび前記入力シーケンスｃは、

【数2】

を満たし、
ｃ^Ｔ＝［ｃ_０，ｃ_１，ｃ_２，・・・，ｃ_Ｋ−１］^Ｔであり、

【数3】

であり、０^Ｔは列ベクトルであり、０^Ｔのすべての要素の値は０である請求項２に記載の方法。

【請求項4】

Ｋ_０＝Ｋ−２×Ｚである請求項３に記載の方法。

【請求項5】

前記リフティングファクタＺ＝Ｚ_０であり、Ｚ_０は、Ｋｂ×Ｚ_０≧Ｋの関係を満たす複数のリフティングファクタの最小値である請求項２乃至４のいずれか一項に記載の方法。

【請求項6】

Ｋ＞６４０の場合、Ｋｂは１０に等しいか、または
Ｋ＞５６０かつＫ≦６４０の場合、Ｋｂは９に等しいか、または
Ｋ＞１９２かつＫ≦５６０の場合、Ｋｂは８に等しいか、または
Ｋ≦１９２の場合、Ｋｂは６に等しい
請求項２乃至５のいずれか一項に記載の方法。

【請求項7】

各ゼロ要素は、前記行列Ｈ中のサイズＺ×Ｚの全ゼロ行列に対応し、
行ｉおよび列ｊ中の各非ゼロ要素は、値Ｖ_ｉ，ｊを有し、行列Ｈ中のサイズＺ×Ｚの循環置換行列Ｉ（Ｐ_ｉ，ｊ）に対応し、
Ｐ_ｉ，ｊは、０以上の整数シフト値であり、Ｐ_ｉ，ｊ＝ｍｏｄ（Ｖ_ｉ，ｊ，Ｚ）である
請求項１乃至６のいずれか一項に記載の方法。

【請求項8】

前記リフティングファクタＺは、１０×Ｚ≧Ｋの関係を満たす複数のリフティングファクタの最小値である請求項１に記載の方法。

【請求項9】

前記リフティングファクタは、Ｚ＝２×２^ｊを満たすものであり、ｊ＝０、１、２、３、４、５、６、７である請求項１乃至８のいずれか一項に記載の方法。

【請求項10】

前記ベース行列は、前記非ゼロ要素を有する行０から行（ｍ−１）の行を備え、４≦ｍ≦４２、１４≦ｎ≦５２である請求項１乃至９のいずれか一項に記載の方法。

【請求項11】

前記行列Ｈは、前記ベース行列の置換された行列に従って決定され、前記置換された行列は、前記ベース行列に対して行置換、または列置換、または行置換および列置換を実施することによって取得される請求項１乃至１０のいずれか一項に記載の方法。

【請求項12】

装置であって、
プログラム命令を記憶するように構成された１つまたは複数のメモリと、
前記１つまたは複数のメモリに結合され、前記プログラム命令を実行して、前記装置に、
行列Ｈを使用して入力シーケンスを符号化して、符号化シーケンスを取得させる１つまたは複数のプロセッサと、を備え、前記入力シーケンスはＫビットを備え、Ｋは正の整数であり、
前記行列Ｈは、ベース行列およびリフティングファクタＺに従って決定され、Ｚは、正の整数であり、
前記ベース行列は、ｍ行およびｎ列を備え、前記ベース行列中の要素は、それらの行インデックスｉおよび列インデックスｊによってそれぞれ表され、０≦ｉ＜ｍ、０≦ｊ＜ｎであり、
前記ベース行列中の要素は、ゼロ要素または非ゼロ要素のいずれかであり、
前記ベース行列は、非ゼロ要素を有する１つまたは複数の以下の行を備え、前記非ゼロ要素の行インデックス（ｉ）、列インデックス（ｊ）は以下の
ｉ＝０、ｊ＝０、１、２、３、６、９、１０、１１、
ｉ＝１、ｊ＝０、３、４、５、６、７、８、９、１１、１２、
ｉ＝２、ｊ＝０、１、３、４、８、１０、１２、１３、
ｉ＝３、ｊ＝１、２、４、５、６、７、８、９、１０、１３、
ｉ＝４、ｊ＝０、１、１１、１４、
ｉ＝５、ｊ＝０、１、５、７、１１、１５、
ｉ＝６、ｊ＝０、５、７、９、１１、１６、
ｉ＝７、ｊ＝１、５、７、１１、１３、１７、
ｉ＝８、ｊ＝０、１、１２、１８、
ｉ＝９、ｊ＝１、８、１０、１１、１９、
ｉ＝１０、ｊ＝０、１、６、７、２０、
ｉ＝１１、ｊ＝０、７、９、１３、２１、
ｉ＝１２、ｊ＝１、３、１１、２２、
ｉ＝１３、ｊ＝０、１、８、１３、２３、
ｉ＝１４、ｊ＝１、６、１１、１３、２４、
ｉ＝１５、ｊ＝０、１０、１１、２５、
ｉ＝１６、ｊ＝１、９、１１、１２、２６、
ｉ＝１７、ｊ＝１、５、１１、１２、２７、
ｉ＝１８、ｊ＝０、６、７、２８、
ｉ＝１９、ｊ＝０、１、１０、２９、
ｉ＝２０、ｊ＝１、４、１１、３０、
ｉ＝２１、ｊ＝０、８、１３、３１、
ｉ＝２２、ｊ＝１、２、３２、
ｉ＝２３、ｊ＝０、３、５、３３、
ｉ＝２４、ｊ＝１、２、９、３４、
ｉ＝２５、ｊ＝０、５、３５、
ｉ＝２６、ｊ＝２、７、１２、１３、３６、
ｉ＝２７、ｊ＝０、６、３７、
ｉ＝２８、ｊ＝１、２、５、３８、
ｉ＝２９、ｊ＝０、４、３９、
ｉ＝３０、ｊ＝２、５、７、９、４０、
ｉ＝３１、ｊ＝１、１３、４１、
ｉ＝３２、ｊ＝０、５、１２、４２、
ｉ＝３３、ｊ＝２、７、１０、４３、
ｉ＝３４、ｊ＝０、１２、１３、４４、
ｉ＝３５、ｊ＝１、５、１１、４５、
ｉ＝３６、ｊ＝０、２、７、４６、
ｉ＝３７、ｊ＝１０、１３、４７、
ｉ＝３８、ｊ＝１、５、１１、４８、
ｉ＝３９、ｊ＝０、７、１２、４９、
ｉ＝４０、ｊ＝２、１０、１３、５０、
ｉ＝４１、ｊ＝１、５、１１、５１、
である、装置。

【請求項13】

前記入力シーケンスは、ｃ＝｛ｃ_０，ｃ_１，ｃ_２，・・・，ｃ_Ｋ−１｝として表され、前記符号化シーケンスは、ｄ＝｛ｄ_０，ｄ_１，ｄ_２，・・・，ｄ_Ｎ−１｝として表され、Ｎは正の整数であり、Ｎ＝（４０＋Ｋｂ）・Ｚであり、Ｋｂは、｛６，８，９，１０｝のうちの１つである請求項１２に記載の装置。

【請求項14】

前記符号化シーケンスｄは、
前記入力シーケンスｃ中のＫ_０ビットと、
パリティシーケンス

【数4】

中のＮ−Ｋ_０パリティビットと
を備え、Ｋ_０は、０よりも大きく、かつＫ以下の整数であり、
前記行列Ｈ、前記パリティシーケンスｗおよび前記入力シーケンスは、

【数5】

を満たし、
ｃ^Ｔ＝［ｃ_０，ｃ_１，ｃ_２，・・・，ｃ_Ｋ−１］^Ｔであり、

【数6】

であり、０^Ｔは列ベクトルであり、０^Ｔのすべての要素の値は０である請求項１３に記載の装置。

【請求項15】

Ｋ_０＝Ｋ−２×Ｚである請求項１４に記載の装置。

【請求項16】

前記リフティングファクタＺ＝Ｚ_０であり、Ｚ_０は、Ｋｂ×Ｚ_０≧Ｋの関係を満たす複数のリフティングファクタの最小値である請求項１３乃至１５のいずれか一項に記載の装置。

【請求項17】

Ｋ＞６４０の場合、Ｋｂは１０に等しいか、または
Ｋ＞５６０かつＫ≦６４０の場合、Ｋｂは９に等しいか、または
Ｋ＞１９２かつＫ≦５６０の場合、Ｋｂは８に等しいか、または
Ｋ≦１９２の場合、Ｋｂは６に等しい
請求項１３乃至１６のいずれか一項に記載の装置。

【請求項18】

各ゼロ要素は、前記行列Ｈ中のサイズＺ×Ｚの全ゼロ行列に対応し、
行ｉおよび列ｊ中の各非ゼロ要素は、値Ｖ_ｉ，ｊを有し、前記行列Ｈ中のサイズＺ×Ｚの循環置換行列Ｉ（Ｐ_ｉ，ｊ）に対応し、
Ｐ_ｉ，ｊは、０以上の整数シフト値であり、Ｐ_ｉ，ｊ＝ｍｏｄ（Ｖ_ｉ，ｊ，Ｚ）である
請求項１２乃至１７のいずれか一項に記載の装置。

【請求項19】

前記リフティングファクタＺは、１０×Ｚ≧Ｋの関係を満たす複数のリフティングファクタの最小値である請求項１２に記載の装置。

【請求項20】

前記リフティングファクタは、Ｚ＝２×２^ｊを満たすものであり、ｊ＝０、１、２、３、４、５、６、７である請求項１２乃至１９のいずれか一項に記載の装置。

【請求項21】

前記ベース行列は、前記非ゼロ要素を有する行０から行（ｍ−１）の行を備え、４≦ｍ≦４２、１４≦ｎ≦５２である請求項１２乃至２０のいずれか一項に記載の装置。

【請求項22】

前記行列Ｈは、前記ベース行列の置換された行列に従って決定され、前記置換された行列は、前記ベース行列に対して行置換、または列置換、または行置換および列置換を実施することによって取得される請求項１２乃至２１のいずれか一項に記載の装置。

【請求項23】

前記ベース行列、置換された行列、１つもしくは複数のリフティングファクタＺ、または１つもしくは複数の循環置換行列を記憶するように構成された１つまたは複数のメモリをさらに備える請求項１２乃至２２のいずれか一項に記載の装置。

【請求項24】

前記行列Ｈに関連するパラメータを記憶するように構成された１つまたは複数のメモリをさらに備える請求項１３乃至２３のいずれか一項に記載の装置。

【請求項25】

コンピュータプログラムであって、前記コンピュータプログラムがコンピュータ上で実行されたとき、前記コンピュータに、請求項１乃至１１のいずれか一項に記載の方法を実施させる、コンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本出願の実施形態は、通信分野に関し、特に、情報処理方法および通信装置に関する。

【背景技術】

【0002】

低密度パリティチェック（ｌｏｗ ｄｅｎｓｉｔｙ ｐａｒｉｔｙ ｃｈｅｃｋ、ＬＤＰＣ）コードは、スパースチェック行列を含む線形ブロックコードのタイプであり、柔軟な構造および低い復号複雑さによって特徴づけられる。ＬＤＰＣコードを復号することは、部分的に並列な反復復号アルゴリズムを使用するので、ＬＤＰＣコードは、従来のターボコードよりも高いスループットを有する。ＬＤＰＣコードは、チャネル送信信頼性および電力利用率を高めるために、通信システムにおいて誤り訂正コードとして使用され得る。ＬＤＰＣコードは、さらに、空間通信、光ファイバー通信、パーソナル通信システム、ＡＤＳＬ、磁気記録デバイスなどに広く適用され得る。ＬＤＰＣコード方式は、現在、第５世代モバイル通信システムにおけるチャネルコーディング方式のうちの１つとして見なされている。

【0003】

実際的な適用では、様々な特殊構造によって特徴づけられるＬＤＰＣ行列が使用され得る。特殊構造を有するＬＤＰＣ行列Ｈは、擬似サイクリック（ｑｕａｓｉ ｃｙｃｌｅ、ＱＣ）構造を有するＬＤＰＣベース行列を拡張することによって取得され得る。

【0004】

概して、符号化されるべき情報ビットシーケンスの長さは、数十ビットから数百ビットまで変動し、通信システムによって必要とされるコードレートも柔軟に可変である。システムのコードレート要件を満たすために、様々な長さの情報ビットシーケンスの符号化をどのようにサポートするかは、解決される必要がある問題となる。

【発明の概要】

【0005】

本出願の実施形態は、様々な長さの情報ビットシーケンスの符号化および復号をサポートし、通信システムの柔軟なコード長およびコードレート要件を満たすための、情報処理方法、通信装置、および通信システムを提供する。

【0006】

第１の態様によれば、符号化方法およびエンコーダが提供される。エンコーダは、低密度パリティチェックＬＤＰＣ行列を使用することによって入力シーケンスを符号化する。

【0007】

第２の態様によれば、復号方法およびデコーダが提供される。デコーダは、低密度パリティチェックＬＤＰＣ行列を使用することによって入力シーケンスを復号する。

【0008】

第１の態様または第２の態様の第１の実装では、ＬＤＰＣ行列は、ベースグラフに基づいて取得され、ベースグラフは、部分行列Ａ、部分行列Ｂ、部分行列Ｃ、部分行列Ｄ、および部分行列Ｅを含み、
部分行列Ａは、ｍ_Ａ行およびｎ_Ａ列を含む行列であり、ｍ_Ａおよびｎ_Ａは正の整数であり、４≦ｍ_Ａ≦７、かつｎ_Ａ＝１０であり、
部分行列Ｂは、ｍ_Ａ行およびｍ_Ａ列を含む行列であり、部分行列Ｂは、重みが３である列、および二重対角構造を有する部分行列Ｂ’を含み、
部分行列Ｄは、行列Ｆ中のｍ_Ｄ行を含み、行列Ｆは、ｍ_Ｆ行および（ｍ_Ａ＋ｎ_Ａ）列を含む行列であり、ｍ_Ｄおよびｍ_Ｆは正の整数であり、０≦ｍ_Ｄ≦ｍ_Ｆ、かつ３５≦ｍ_Ｆ≦３８であり、
部分行列Ｃは、ｍ_Ａ行およびｍ_Ｄ列を含む全ゼロ行列であり、
部分行列Ｅは、ｍ_Ｄ行およびｍ_Ｄ列を含む単位行列である。

【0009】

上記の実装に基づいて、可能な実装では、ベースグラフ中の最後の１０個の行のうちの任意の２つの隣接する行は相互に直交する。

【0010】

上記の実装に基づいて、可能な実装では、ベースグラフ中の最後の１０個の行は、少なくとも５つのグループを含み、少なくとも５つのグループの各々は、少なくとも２つの行を含み、少なくとも２つの行は相互に直交する。

【0011】

上記の実装のいずれかに基づいて、可能な実装では、行列Ｆにおいて、９つの行の重みは３であり、１つの行の重みは２である。

【0012】

設計では、行列Ｆにおいて、１つの列の重みは１６であり、１つの列の重みは１８であり、１つの列の重みは１１であり、２つの列の重みは１０であり、１つの列の重みは９であり、１つの列の重みは８であり、１つの列の重みは７であり、１つの列の重みは６であり、２つの列の重みは４であり、１つの列の重みは３であり、２つの列の重みは２である。

【0013】

第１の実装に基づいて、別の可能な実装では、行列Ｆにおいて直交構造を有する行の行カウントは１０以上であり、行列Ｆにおいて、１つの列の重みは１６であり、１つの列の重みは１８であり、１つの列の重みは１１であり、２つの列の重みは１０であり、１つの列の重みは９であり、１つの列の重みは８であり、１つの列の重みは７であり、１つの列の重みは６であり、２つの列の重みは４であり、１つの列の重みは３であり、２つの列の重みは２である。

【0014】

別の設計では、行列Ｆにおいて、９つの行の重みは３であり、１つの行の重みは２である。

【0015】

別の設計では、行列Ｆは、少なくとも１０個の行を含み、少なくとも１０個の行のうちの任意の２つの隣接する行は相互に直交する。

【0016】

別の設計では、行列Ｆは、少なくとも５つのグループを含み、少なくとも５つのグループの各々は、少なくとも２つの行を含み、少なくとも２つの行は相互に直交する。任意選択で、少なくとも２つの行は、連続する行であり得る。たとえば、少なくとも１０個の行は、ベースグラフ３０ａ中の最後の１０個の行であり得る。

【0017】

上記の実装のいずれかにおいて、ｍ_Ａ＞４である場合、行列Ｆ中のｍ_Ａ個の列以外の列の重みは０である。

【0018】

たとえば、行列Ｆにおいて直交構造を有する１０個の行は、たとえば、ベースグラフ３０ａ中の行２５から行３４および列０から列１３を含む行列ブロックの行もしくは列を含み得るか、または行列Ｆにおいて直交構造を有する１０個の行は、たとえば、ベースグラフ３０ａ中の行２５から行３４および列０から列１６を含む行列ブロックの行もしくは列を含み得る。行列Ｆにおいて、行は互いに取り替えられてよく、列も互いに取り替えられてよい。

【0019】

上記の実装に基づいて、ベースグラフ３０ａのベース行列は、たとえば、ベース行列３０ｂ−１、３０ｂ−２、３０ｂ−３、３０ｂ−４、３０ｂ−５、３０ｂ−６、３０ｂ−７、および３０ｂ−８のいずれか１つ、またはベース行列３０ｂ−１、３０ｂ−２、３０ｂ−３、３０ｂ−４、３０ｂ−５、３０ｂ−６、３０ｂ−７、および３０ｂ−８のいずれか１つに対して行／列置換を実施することによって取得される行列であり得る。

【0020】

上記の実装に基づいて、行列Ｆのシフト行列は、３０ｂ−１から３０ｂ−８のいずれかの行列中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−１から３０ｂ−８のいずれかの行列中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−１から３０ｂ−８のいずれかの行列中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−１から３０ｂ−８のいずれかの行列中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列を含み得る。

【0021】

異なるコードブロック長をサポートするために、ＬＤＰＣコードは、異なるリフティングファクタＺを必要とする。上記の実装に基づいて、可能な実装では、異なるリフティングファクタＺに基づいて、その異なるリフティングファクタＺに対応するベース行列が使用される。たとえば、Ｚ＝ａ×２^ｊであり、ａ∈｛２，３，５，７，９，１１，１３，１５｝である。

【0022】

リフティングファクタが、Ｚ＝２×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４、５、６、７である場合、行列Ｆのシフト行列は、３０ｂ−１中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−１中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−１中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−１中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−１に示される行列、または３０ｂ−１に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0023】

リフティングファクタが、Ｚ＝３×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４、５、６、７である場合、行列Ｆのシフト行列は、３０ｂ−２中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−２中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−２中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−２中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−２に示される行列、または３０ｂ−２に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0024】

リフティングファクタが、Ｚ＝５×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４、５、６である場合、行列Ｆのシフト行列は、３０ｂ−３中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−３中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−３中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−３中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−３に示される行列、または３０ｂ−３に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0025】

リフティングファクタが、Ｚ＝７×２^ｊを満たすものであり、ｊ＝０、１、２、３、４、５である場合、行列Ｆのシフト行列は、３０ｂ−４中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−４中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−４中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−４中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−４に示される行列、または３０ｂ−４に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0026】

リフティングファクタが、Ｚ＝９×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４、５である場合、行列Ｆのシフト行列は、３０ｂ−５中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−５中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−５中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−５中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−５に示される行列、または３０ｂ−５に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0027】

リフティングファクタが、Ｚ＝１１×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４、５である場合、行列Ｆのシフト行列は、３０ｂ−６中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−６中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−６中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−６中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−６に示される行列、または３０ｂ−６に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0028】

リフティングファクタが、Ｚ＝１３×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４である場合、行列Ｆのシフト行列は、３０ｂ−７中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−７中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−７中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−７中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−７に示される行列、または３０ｂ−７に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0029】

リフティングファクタが、Ｚ＝１５×２^ｊを満たすリフティングファクタであり、ｊ＝０、１、２、３、４である場合、行列Ｆのシフト行列は、３０ｂ−８中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−８中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−８中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−８中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−８に示される行列、または３０ｂ−８に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0030】

さらに、任意選択で、上記の実装に基づいて、リフティングファクタＺについて、Ｚのベース行列中の行ｉおよび列ｊ中の要素Ｐ_ｉ，ｊ＝ｆ（Ｖ_ｉ，ｊ，Ｚ）が、上記のセットのベース行列に従ってさらに取得されてよく、Ｖ_ｉ，ｊは、リフティングファクタＺが属するセットのベース行列中の行ｉおよび列ｊ中の要素である。

【0031】

たとえば、

【0032】

【数7】

【0033】

である。

【0034】

別の可能な実装では、ベースグラフまたはベース行列は、ビルトインパンクチャビットに対応する少なくとも１つの列をさらに含み得る。

【0035】

上記の実装では、ＬＤＰＣ行列のベースグラフおよびベース行列は、ブロック長が２０ビットから２５６０ビットであるコードブロックの性能要件を満たし得る。

【0036】

上記の態様または態様のいずれかの可能な実装に基づいて、別の可能な実装では、本方法は、リフティングファクタＺを決定することをさらに含む。たとえば、リフティングファクタＺの値は、入力シーケンスの長さＫに従って決定される。たとえば、入力シーケンスの長さがＫである場合、システムにおいて定義されている複数のリフティングファクタから、１０×Ｚ≧Ｋを満たす最小値が決定され得る。

【0037】

任意選択で、ＬＤＰＣ行列は、Ｚに対応するベース行列に基づいて、またはＺに対応するシフト行列に基づいて取得され得る。

【0038】

送信端における通信デバイスについて、ＬＤＰＣ行列を使用することによって入力シーケンスを符号化することは、
リフティングファクタＺに対応するＬＤＰＣ行列を使用することによって入力シーケンスを符号化すること、または行列を使用することによって入力シーケンスを符号化することであって、行列はリフティングファクタＺに対応するＬＤＰＣ行列に対して行／列置換を実施することによって取得されることを含む。本出願では、行／列置換は、行置換、列置換、または行置換および列置換を指す。

【0039】

受信端における通信デバイスについて、ＬＤＰＣ行列を使用することによって入力シーケンスを復号することは、
リフティングファクタＺに対応するＬＤＰＣ行列を使用することによって入力シーケンスを復号するステップ、またはリフティングファクタＺに対応するＬＤＰＣ行列に対して行／列置換を実施し、リフティングファクタＺに対応するＬＤＰＣ行列に対して行／列置換を実施することによって取得される行列を使用することによって入力シーケンスを復号するステップを含む。本出願では、行／列置換は、行置換、列置換、または行置換および列置換を指す。

【0040】

可能な実装では、ＬＤＰＣ行列はメモリに記憶されることがあり、入力シーケンスはＬＤＰＣ行列を使用することによって符号化されるか、または符号化のために使用され得るＬＤＰＣ行列が、ＬＤＰＣ行列に基づいて置換（行／列置換）もしくはリフティングを実施することによって取得される。

【0041】

別の可能な実装では、パラメータがメモリに記憶されることがあり、符号化または復号のために使用されるＬＤＰＣ行列は、パラメータに従って取得されることがあり、それにより、入力シーケンスは、ＬＤＰＣ行列に基づいて符号化または復号され得る。パラメータは、ベースグラフ、ベース行列、ベースグラフもしくはベース行列に対して行／列置換を実施することによって取得される置換された行列、ベースグラフもしくはベース行列に基づくリフティングされた行列、ベース行列中の非ゼロ要素のシフト値、またはＬＤＰＣ行列を取得することに関係する何らかのパラメータのうちの少なくとも１つを含む。

【0042】

さらに別の可能な実装では、ＬＤＰＣ行列のベース行列は、メモリに記憶され得る。

【0043】

さらに別の可能な実装では、ＬＤＰＣ行列のベースグラフはメモリに記憶され、ＬＤＰＣ行列のベース行列中の非ゼロ要素のシフト値がメモリに記憶され得る。

【0044】

上記の可能な実装に基づいて、可能な設計では、ＬＤＰＣ符号化または復号のために使用されるベースグラフおよびベース行列のうちの少なくとも１つは、ＬＤＰＣ行列のベースグラフおよびベース行列のうちの少なくとも１つに対して行置換、列置換、または行置換および列置換を実施することによって取得される。

【0045】

第３の態様によれば、通信装置が提供される。通信装置は、上記の方法設計を実施するように構成された対応するモジュールを含み得る。モジュールは、ソフトウェアおよび／またはハードウェアであり得る。

【0046】

可能な設計では、第３の態様において提供される通信装置は、プロセッサおよびトランシーバ構成要素を含み、プロセッサおよびトランシーバ構成要素は、上記の符号化または復号方法における機能を実装するように構成され得る。この設計では、通信装置が端末、基地局、または別のネットワークデバイスである場合、通信装置のトランシーバ構成要素は、トランシーバであり得る。通信装置がベースバンドチップまたはベースバンド処理ボードである場合、通信装置のトランシーバ構成要素は、ベースバンドチップまたはベースバンド処理ボードの入出力回路であってよく、入出力信号を受信する／送信するように構成される。通信装置は、データおよび／または命令を記憶するように構成されたメモリを任意選択で含み得る。

【0047】

ある実装では、プロセッサは、上記の第１の態様によるエンコーダおよび決定ユニットを含み得る。決定ユニットは、入力シーケンスを符号化するために必要とされるリフティングファクタＺを決定するように構成される。エンコーダは、リフティングファクタＺに対応するＬＤＰＣ行列を使用することによって入力シーケンスを符号化するように構成される。

【0048】

別の実装では、プロセッサは、上記の第２の態様によるデコーダおよび取得ユニットを含み得る。取得ユニットは、ＬＤＰＣコードの軟値およびリフティングファクタＺを取得するように構成される。デコーダは、情報ビットシーケンスを取得するために、リフティングファクタＺに対応するベース行列Ｈ_Ｂに基づいてＬＤＰＣコードの軟値を復号するように構成される。

【0049】

第４の態様によれば、通信装置が提供される。通信装置は１つまたは複数のプロセッサを含む。

【0050】

可能な設計では、１つまたは複数のプロセッサは、第１の態様におけるエンコーダの機能を実装し得る。別の可能な設計では、第１の態様におけるエンコーダは、プロセッサの一部であり得る。第１の態様におけるエンコーダの機能に加えて、プロセッサは、他の機能をさらに実装し得る。

【0051】

可能な設計では、１つまたは複数のプロセッサは、第２の態様におけるデコーダの機能を実装し得る。別の可能な設計では、第２の態様におけるデコーダは、プロセッサの一部であり得る。

【0052】

任意選択で、通信装置は、トランシーバおよびアンテナをさらに含み得る。

【0053】

任意選択で、通信装置は、トランスポートブロックＣＲＣを発生するように構成された構成要素、コードブロックセグメント化およびＣＲＣ付加のために使用される構成要素、インターリーブのために使用されるインターリーバ、変調処理のために使用される変調器などをさらに含み得る。

【0054】

任意選択で、通信装置は、復調動作のために使用される復調器、デインターリーブのために使用されるデインターリーバ、デレートマッチングのために使用される構成要素などをさらに含み得る。構成要素の機能は、１つまたは複数のプロセッサを使用することによって実装され得る。

【0055】

可能な設計では、構成要素の機能は、１つまたは複数のプロセッサを使用することによって実装され得る。

【図面の簡単な説明】

【0056】

【図1】ＬＤＰＣコードのベースグラフおよびベース行列、ならびにＬＤＰＣコード方式におけるベース行列の循環置換行列の概略図である。

【図2】ＬＤＰＣコードのベースグラフの概略構造図である。

【図3a】本出願の一実施形態によるＬＤＰＣコードのベースグラフの概略図である。

【図3b-1】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-2】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-3】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-4】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-5】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-6】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-7】図３ａに示されているベースグラフのベース行列の概略図である。

【図3b-8】図３ａに示されているベースグラフのベース行列の概略図である。

【図4】本出願の一実施形態による概略性能図である。

【図5】本出願の一実施形態による情報処理装置の概略構造図である。

【図6】本出願の一実施形態による通信システムの概略図である。

【発明を実施するための形態】

【0057】

理解を促進するために、本出願におけるいくつかの用語について以下で説明される。

【0058】

本出願では、「ネットワーク」および「システム」という用語は通常入れ替えられ、「装置」および「デバイス」という用語も通常入れ替えられる。しかしながら、当業者はそれらの意味を理解されよう。「通信装置」は、（ベースバンドチップ、もしくはデジタル信号処理チップ、もしくは汎用チップなどの）チップ、端末、基地局、または別のネットワークデバイスであり得る。端末は、通信機能を有するデバイスである。端末は、ワイヤレス通信機能を有するハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス、およびコンピューティングデバイス、またはワイヤレスモデムに接続された別の処理デバイスなどを含み得る。端末は、異なるネットワークでは異なる名前を有することがあり、たとえば、ユーザ機器、移動局、ユーザユニット、局、セルラーフォン、携帯情報端末、ワイヤレスモデム、ワイヤレス通信デバイス、ハンドヘルドデバイス、ラップトップコンピュータ、コードレス電話機、およびワイヤレスローカルループ局を有する。説明しやすいように、本出願では、デバイスは略して端末と呼ばれる。基地局デバイスとも呼ばれる基地局（ｂａｓｅ ｓｔａｔｉｏｎ、ＢＳ）は、ワイヤレス通信機能を提供するために無線アクセスネットワーク中に展開されるデバイスである。異なる無線アクセスシステムでは、基地局の名前は異なることがある。たとえば、ユニバーサルモバイル電気通信システム（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ、ＵＭＴＳ）ネットワークにおける基地局はノードＢ（ＮｏｄｅＢ）と呼ばれるか、ＬＴＥネットワークにおける基地局は発展型ノードＢ（ｅｖｏｌｖｅｄ ＮｏｄｅＢ、ｅＮＢ、もしくはｅＮｏｄｅＢ）と呼ばれるか、新無線（ｎｅｗ ｒａｄｉｏ、ＮＲ）ネットワークにおける基地局は送受信ポイント（ｔｒａｎｓｍｉｓｓｉｏｎ ｒｅｃｅｐｔｉｏｎ ｐｏｉｎｔ、ＴＲＰ）もしくは次世代ノードＢ（ｇｅｎｅｒａｔｉｏｎ ｎｏｄｅＢ、ｇＮＢ）と呼ばれるか、または様々な他のネットワークにおける基地局は他の名前で呼ばれることもある。本出願はそれに限定されない。

【0059】

以下で、本出願の実施形態における添付の図面を参照しながら、本出願の実施形態における技術的解決策について説明する。

【0060】

通常、ＬＤＰＣコードは、パリティチェック行列Ｈを使用することによって定義されることが可能である。ＬＤＰＣコードのパリティチェック行列Ｈは、ベースグラフ（ｂａｓｅ ｇｒａｐｈ）およびシフト（ｓｈｉｆｔ）値を使用することによって取得され得る。通常、ベースグラフは、ｍ×ｎ個の行列要素（ｅｎｔｒｙ）を含み得る。ベースグラフは、ｍ行およびｎ列を含む行列を使用することによって表され得る。各行列要素の値は０または１のいずれかである。値が０である要素はゼロ要素とも時々呼ばれ、これはサイズＺ×Ｚの全ゼロ行列（ゼロ行列）と交換され得る。値が１である要素は非ゼロ要素とも時々呼ばれ、これはサイズＺ×Ｚの循環置換行列（ｃｉｒｃｕｌａｎｔ ｐｅｒｍｕｔａｔｉｏｎ ｍａｔｒｉｘ）と交換され得る。すなわち、各行列要素は全ゼロ行列または循環置換行列を表す。図１は、ｍ＝４およびｎ＝２０であり、ＱＣ構造を有するＬＤＰＣコードのベースグラフの例１０ａを示す。本明細書では、ベースグラフおよび行列の行インデックスおよび列インデックスはすべて０から開始して番号を付けられることに留意されたい。これは理解しやすくするためにすぎない。行インデックスおよび列インデックスは、代替として１から開始して番号を付けられてよく、対応する行インデックスおよび列インデックスは、本明細書に示されている行インデックスおよび列インデックスに基づいて１だけ増加されることが理解されよう。

【0061】

ベースグラフ中の行ｉおよび列ｊ中の要素の値が１である場合、それはシフト値Ｐ_ｉ，ｊを割り当てられる。Ｐ_ｉ，ｊは０以上の整数であり、それは、行ｉおよび列ｊ中の１の要素（非ゼロ要素）が、Ｐ_ｉ，ｊに対応するサイズＺ×Ｚの循環置換行列と交換され得ることを示す。循環置換行列は、サイズＺ×Ｚの単位行列をＰ_ｉ，ｊ回右側に循環シフトすることによって取得され得る。ベースグラフにおいて、値が０である各要素はサイズＺ×Ｚの全ゼロ行列と交換され、値が１である各要素は、その要素のシフト値に対応するサイズＺ×Ｚの循環置換行列と交換され、それにより、ＬＤＰＣコードのパリティチェック行列が取得されることが可能であることがわかるであろう。ベースグラフは、シフト値の位置を示すために使用されることがあり、ベースグラフ中の各非ゼロ要素はシフト値に対応する。Ｚは正の整数であり、リフティング（ｌｉｆｔｉｎｇ）ファクタと呼ばれることもあり、リフティングサイズ、リフティングファクタなどと呼ばれることも時々ある。Ｚは、システムによってサポートされるコードブロックサイズおよび情報データのサイズに従って決定され得る。パリティチェック行列Ｈは（ｍ×Ｚ）×（ｎ×Ｚ）のサイズを有することがわかるであろう。たとえば、リフティングファクタＺ＝４である場合、各ゼロ要素は４×４全ゼロ行列１１ａと交換される。Ｐ_２，３＝２である場合、行２および列３中の非ゼロ要素は４×４循環置換行列１１ｄと交換される。この行列は、４×４単位行列１１ｂを２回右側に循環シフトすることによって取得される。Ｐ_２，４＝０である場合、行２および列４中の非ゼロ要素は単位行列１１ｂと交換される。本明細書では例のみについて説明され、例は限定とならないことに留意されたい。

【0062】

Ｐ_ｉ，ｊの値はリフティングファクタＺに依存し得る。したがって、ベースグラフの行ｉおよび列ｊ中の１の要素（非ゼロ要素）について、Ｐ_ｉ，ｊは、異なるリフティングファクタＺでは異なり得る。実装しやすくするために、通常、システムにおいてｍ×ｎベース行列（ｂａｓｅ ｍａｔｒｉｘ）が定義される。ベース行列中の各要素は、ベースグラフ中の各要素との１対１の対応にある。ベースグラフ中のゼロ要素は、ベース行列中で同じ位置を有し、その要素は−１によって示される。ベースグラフ中の行ｉおよび列ｊ中で１によって示される非ゼロ要素は、ベース行列中で同じ位置を有し、その非ゼロ要素は値Ｖ_ｉ，ｊによって示され、Ｖ_ｉ，ｊは、プリセットされるかまたは特定のリフティングファクタＺに対して定義されるシフト値、たとえば、リフティングファクタＺが属するセット中の最大リフティングファクタＺ_ｍａｘに対するシフト値であり得る。このようにして、Ｖ_ｉ，ｊは、Ｚが属するセット中の最大リフティングファクタＺ_ｍａｘが使用されるときの、行ｉおよび列ｊ中の非ゼロ要素のシフト値であり得る。本出願のこの実施形態では、ベース行列は、時々、ベースグラフの行列のシフト行列とも呼ばれる。

【0063】

Ｐ_ｉ，ｊは、Ｖ_ｉ，ｊおよびＺに基づいて取得され得る。たとえば、それはＰ_ｉ，ｊ＝ｆ（Ｖ_ｉ，ｊ，Ｚ）として表されてよく、ｆ（Ｖ_ｉ，ｊ，Ｚ）は、パラメータとしてＶ_ｉ，ｊおよびＺを使用する関数である。たとえば、

【0064】

【数8】

【0065】

である。

【0066】

図１に示されているように、１０ｂは、ベースグラフ１０ａに対応するベース行列である。

【0067】

通常、ＬＤＰＣコードのベースグラフまたはベース行列は、ビルトインパンクチャ（ｂｕｉｌｔ−ｉｎ ｐｕｎｃｔｕｒｅ）ビットに対応するｐ個の列を含むことがあり、ｐは０から２の整数であり得る。これらの列は符号化において使用され得るが、ビルトインパンクチャビットに対応するシステマティックビットは送られない。ＬＤＰＣコードのベース行列のコードレートはＲ＝（ｎ−ｍ）／（ｎ−ｐ）を満たす。４行および２０列（４×２０）を含むベース行列では、ビルトインパンクチャビットに対応する２つの列がある場合、コードレートは（２０−４）／（２０−２）＝８／９である。

【0068】

ワイヤレス通信システムにおいて使用されるＬＤＰＣコードでは、ＬＤＰＣコードのベースグラフの行列はｍ×ｎのサイズを有し、ベースグラフは、Ａ、Ｂ、Ｃ、Ｄ、およびＥという５つの部分行列を含み得る。行列の重みは非ゼロ要素の量によって決定され、行の行重み（ｒｏｗ ｗｅｉｇｈｔ）は行中の非ゼロ要素の量を指し、列の列重み（ｃｏｌｕｍｎ ｗｅｉｇｈｔ）は列中の非ゼロ要素の量を指す。

【0069】

図２の２００に示されているように、部分行列Ａは、ｍ_Ａ行およびｎ_Ａ列を含む行列であり、部分行列Ａはｍ_Ａ×ｎ_Ａのサイズを有する。各列は、ＬＤＰＣコード中のＺ個のシステマティックビットに対応し、システマティックビットは情報ビットと時々呼ばれる。

【0070】

部分行列Ｂは、ｍ_Ａ行およびｍ_Ａ列の正方行列であり、部分行列Ｂはｍ_Ａ×ｍ_Ａのサイズを有する。各列は、ＬＤＰＣコード中のＺ個のパリティビットに対応する。図２の２０ａに示されているように、部分行列Ｂは、二重対角構造を有する部分行列Ｂ’、および重みが３である行列の列（略して、重み３の列）を含み、重み３の列は部分行列Ｂ’の左側に位置し得る。部分行列Ｂは、列重みが１である１つまたは複数の行列の列（略して、重み１の列）をさらに含み得る。たとえば、可能な実装は図２の２０ｂまたは２０ｃに示されている。

【0071】

概して、部分行列Ａおよび部分行列Ｂに基づいて生成される行列は、高コードレート符号化をサポートするために使用され得るコア行列である。

【0072】

図２において続けると、部分行列Ｃは全ゼロ行列であり、部分行列Ｃはｍ_Ａ×ｍ_Ｄのサイズを有する。部分行列Ｅは単位行列であり、部分行列Ｅはｍ_Ｄ×ｍ_Ｄのサイズを有する。

【0073】

部分行列Ｄはｍ_Ｄ×（ｎ_Ａ＋ｍ_Ａ）のサイズを有し、部分行列Ｄは、低コードレートでパリティビットを生成するために使用され得る。

【0074】

ベースグラフは、数学的定義の観点から、および部分行列Ｃが全ゼロ行列であり、部分行列Ｅが単位行列であることから上記で説明されていることが理解されよう。したがって、可能な実装では、部分行列Ａおよび部分行列Ｂを含む行列、または部分行列Ａ、部分行列Ｂ、および部分行列Ｄを含む行列は、符号化または復号において行列のベースグラフを表すために使用され得る。

【0075】

部分行列Ｃおよび部分行列Ｅの構造は比較的固定されているので、部分行列Ａ、部分行列Ｂ、および部分行列Ｄの構造が、ＬＤＰＣコードの符号化および復号性能に影響を及ぼす決定ファクタである。

【0076】

ラプター様の構造を有するＬＤＰＣ行列が符号化のために使用されるとき、可能な実装では、部分行列Ａおよび部分行列Ｂを含む行列の一部、すなわち、コア行列が符号化のために最初に使用されて、部分行列Ｂに対応する１つまたは複数のパリティビットが取得され得る。次いで、行列全体が符号化のために使用されて、部分行列Ｅに対応する１つまたは複数のパリティビットが取得される。部分行列Ｂは、二重対角構造を有する部分行列Ｂ’、および重み１の列を含み得るからである。したがって、符号化中に、二重対角構造に対応する１つまたは複数のパリティビットが最初に取得されることがあり、次いで、重み１の列に対応する１つまたは複数のパリティビットが取得される。

【0077】

以下で、符号化方法の一例を提供する。部分行列Ａおよび部分行列Ｂを含むコア行列がＨ_ｃｏｒｅであると仮定すると、重み１の列、および重み１の列中の非ゼロ要素が位置する行がＨ_ｃｏｒｅから削除されて、行列Ｈ_{ｃｏｒｅ−ｄｕａｌ}が取得される。パリティビットに対応するＨ_{ｃｏｒｅ−ｄｕａｌ}中の行列ブロックは、Ｈ_ｅ＝［Ｈ_ｅ１ Ｈ_ｅ２］によって表され、Ｈ_ｅ１は重み３の列であり、Ｈ_ｅ２は二重対角構造を有する。ＬＤＰＣコード行列の定義に従って、Ｈ_{ｃｏｒｅ−ｄｕａｌ}・［Ｓ Ｐ_ｅ］^Ｔ＝０であり、Ｓは、入力シーケンスであり、情報ビットを含むベクトルであり、Ｐ_ｅは、パリティビットを含むベクトルであり、［Ｓ Ｐ_ｅ］^Ｔは、入力シーケンスＳおよびＰ_ｅを含む転置行列を示す。したがって、Ｈ_{ｃｏｒｅ−ｄｕａｌ}に対応するパリティビットが、入力シーケンスＳおよびＨ_{ｃｏｒｅ−ｄｕａｌ}に従って最初に計算され得る。入力シーケンスＳはすべての情報ビットを含む。次いで、部分行列Ｂ中の重み１の列に対応するパリティビットが、Ｈ_{ｃｏｒｅ−ｄｕａｌ}および入力シーケンスＳに対応する取得されたパリティビットに従って計算される。この場合、部分行列Ｂに対応するすべてのパリティビットが取得され得る。次いで、部分行列Ｅに対応するパリティビットが、部分行列Ｄを使用して、ならびに入力シーケンスＳ、および部分行列Ｂに対応する取得されたパリティビットに基づいて符号化することによって取得される。このようにして、すべての情報ビットおよびすべてのパリティビットが取得される。これらのビットは、符号化シーケンス、すなわち、ＬＤＰＣコードワードを形成する。

【0078】

任意選択で、ＬＤＰＣ符号化は、短縮（ｓｈｏｒｔｅｎｉｎｇ）およびパンクチャ（ｐｕｎｃｔｕｒｉｎｇ）動作をさらに含み得る。短縮されたビットおよびパンクチャされたビットは送られない。

【0079】

短縮は、通常、情報ビットの最後のビットから開始して実施され、様々な方式で実施され得る。たとえば、短縮されたビットの量がｓ_０であるので、入力シーケンスＳ中の最後のｓ_０ビットは、０もしくはヌルまたは他の値に設定されるなど、既知のビットとして設定されて、入力シーケンスＳ’が取得されることがあり、次いで、入力シーケンスＳ’は、ＬＤＰＣ行列を使用することによって符号化される。別の例では、入力シーケンスＳ中の最後の（ｓ_０ ｍｏｄ Ｚ）ビットが、０もしくはヌルまたは他の値に設定されるなど、既知のビットとして設定されて、入力シーケンスＳ’が取得されることがあり、部分行列Ａ中の最後の

【0080】

【数9】

【0081】

個の列が削除されてＬＤＰＣ行列Ｈ’が取得され、入力シーケンスＳ’は、ＬＤＰＣ行列Ｈ’を使用することによって符号化されるか、または部分行列Ａ中の最後の

【0082】

【数10】

【0083】

個の列は入力シーケンスＳ’の符号化に関与しない。符号化が完了した後に、短縮されたビットは送られない。

【0084】

パンクチャは、ビルトインパンクチャビットに対応する１つもしくは複数の列、または入力シーケンス中の１つもしくは複数のパリティビットに対して実施され得る。通常、１つまたは複数のパリティビットをパンクチャすることも、パリティビット中の最後の１ビットからである。代替として、パリティビットをパンクチャすることは、システム中のプリセットされたパンクチャパターンに従って実施され得る。可能な実装では、入力シーケンスが最初に符号化され、次いで、パンクチャされる必要があるビットの量ｐに基づいて、パリティビット中の最後のｐビットが選択されるか、またはシステム中のプリセットされたパンクチャパターンに従ってｐビットが選択され、このｐビットは送られない。別の可能な実装では、パンクチャされたビットに対応する行列のｐ個の列、およびこれらの列中の非ゼロ要素が位置するｐ個の行が決定されることがあり、これらの行および列は符号化に関与せず、したがって、対応するパリティビットは生成されない。

【0085】

本明細書で説明される符号化実装は例として使用されるにすぎないことに留意されたい。本出願において提供されるベースグラフおよび／またはベース行列に基づいて、他の知られている符号化実装が代替として使用されてよい。また、符号化実装は本出願では限定されない。本出願における復号は、様々な復号方法、たとえば、最小和（ＭＳ）復号方法、または確率伝搬復号方法において実施され得る。ＭＳ復号方法はフラッドＭＳ復号方法と呼ばれることも時々ある。たとえば、入力シーケンスが初期化され、反復が実施される。反復の後に硬判定検出が実施され、硬判定結果がチェックされる。復号結果がチェック式を満たす場合、復号は成功し、反復は終了し、判定結果が出力される。復号結果がチェック式を満たさない場合、反復回数の最大量内で反復が再び実施される。反復回数の最大量に達したときにチェックが依然として失敗する場合、復号は失敗する。ＭＳ復号の原理が従来知られていることを理解するであろうことが理解され得、詳細について本明細書で再び説明されない。

【0086】

復号方法は本明細書において例として使用されるにすぎず、本出願において提供されるベースグラフおよび／またはベース行列に基づいて、知られている他の復号方法が代替として使用されてよく、復号方式は本出願では限定されないことに留意されたい。

【0087】

ベースグラフおよびベース行列に基づいてＬＤＰＣコードが取得されることがあり、ＬＤＰＣコードの性能の上限は、ベースグラフまたはベース行列に対して密度発展を実施することによって決定され得る。ＬＤＰＣコードのエラーフロアは、ベース行列中のシフト値に基づいて決定される。符号化性能および復号性能を改善し、エラーフロアを低下させることは、ベースグラフおよびベース行列を設計する目的の一部である。ワイヤレス通信システムにおいて、コード長は広く変動する。たとえば、コード長は、４０ビット、１２８０ビットなどであり得る。図３ａおよび図３ｂ−１乃至図３ｂ−８は、ＬＤＰＣコードのコア行列のベースグラフおよびベース行列の例である。これらの例は、２０ビットから２５６０ビットのブロック長を有するコードブロックの性能要件を満たし得る。説明および理解しやすいように、列インデックスおよび行インデックスは、図３ａおよび図３ｂ−１乃至図３ｂ−８の最上側および最左側にそれぞれ示されている。

【0088】

図４は、図３ａおよび図３ｂ−１乃至図３ｂ−８に示されているＬＤＰＣコードに基づく性能図である。ＬＤＰＣ１は、ベースグラフ３０ａに対応するベース行列に基づいて符号化することによって取得されるＬＤＰＣコードを示し、ＬＤＰＣ２は、比較のために使用される、通常使用されるＬＤＰＣコードを示す。水平座標は情報ビットシーケンスの長さを示し、長さの単位はビットである。垂直座標はシンボル信号対雑音比（Ｅｓ／Ｎ０）を示す。性能曲線は、ＢＬＥＲが０．０００１であるとき、異なる情報ビットシーケンス長の場合のＬＤＰＣ１およびＬＤＰＣ２についてのシンボル信号対雑音比の性能を示す。同じＢＬＥＲでは、異なる情報ビットシーケンス長の場合、ＬＤＰＣ１のシンボル信号対雑音比はＬＤＰＣ２のそれよりも小さい、すなわち、ＬＤＰＣ１の性能はＬＤＰＣ２の性能よりも良好であることがわかるであろう。

【0089】

図３ａは、ＬＤＰＣコードのベースグラフ３０ａの例を示す。ベースグラフ３０ａの行列は４２行および５２列を有する。図において、最上行中の０から５１は列インデックスを示し、最左列中の０から４１は行インデックスを示す。

【0090】

ベースグラフ３０ａにおいて、部分行列Ａは、システマティックビットに対応し、ｍ_Ａ行および１０列を有し、４≦ｍ_Ａ≦７である。たとえば、ｍ_Ａ＝４である場合、部分行列Ａは、ベースグラフ３０ａ中の行０から行３および列０から列９中の要素を含む。別の例では、ｍ_Ａ＞４である場合、例としてｍ_Ａ＝７を使用すると、部分行列Ａは、ベースグラフ３０ａ中の行０から行６および列０から列９中の要素を含む。

【0091】

部分行列Ｂは、パリティビットに対応し、ｍ_Ａ行およびｍ_Ａ列を有し、ベースグラフ３０ａ中の行０から行（ｍ_Ａ−１）および列１０から列（１０＋ｍ_Ａ−１）中の要素を含む。

【0092】

部分行列Ａおよび部分行列Ｂは、ＬＤＰＣコードのベースグラフのコア行列、すなわち、ｍ_Ａ行および（ｍ_Ａ＋ｎ_Ａ）列を含む行列を形成する。この行列は高コードレート符号化のために使用され得る。説明しやすいように、以下では例としてｍ_Ａ＝７を使用して、ＬＤＰＣコードのベースグラフのコア行列は７行および１７列である。

【0093】

部分行列Ａは、ビルトインパンクチャビットに対応する２つの列を含み得る。パンクチャした後に、コア行列によってサポートされることが可能であるコードレートは１０／（１７−２）＝２／３である。

【0094】

部分行列Ｂは１つの重み３の列を含み、すなわち、部分行列Ｂの列０（コア行列の列１０）の列重みは３である。部分行列Ｂ中の列１から列３（コア行列中の列１１から列１３）および行０から行３を含む行列は二重対角構造である。部分行列Ｂは３つの重み１の列をさらに含む。

【0095】

例としてｍ_Ａ＝７を使用すると、ベースグラフ３０ａのコア行列は、重みが１０である２つの行、重みが８である２つの行、重みが６である２つの行、および重みが４である１つの行を含む。すなわち、部分行列Ａおよび部分行列Ｂを含むコア行列中の行の行重みは、それぞれ８、１０、８、１０、４、６、および６である。コア行列中の行は、たとえば、行０が行２と取り替えられ、行１が行３と取り替えられるなど、取り替えられてよいことに留意されたい。コア行列中の行の各々は、ベースグラフ３０ａのコア行列中の行０から行６および列０から列１６に示されている行のうちの１つであり得る。行は互いに取り替えられてよく、列も互いに取り替えられてよい。たとえば、コア行列において列８は列１４と取り替えられてよい。本明細書では例のみが提供されることに留意されたい。実際の適用では、システム要件に基づいて列置換および行置換がフレキシブルに設計され得る。

【0096】

行列において、行は互いに取り替えられてよく、列も互いに取り替えられてよく、行置換は列の重みを変化させず、列置換は行の重みを変化させないので、行列中の非ゼロ要素の量は変化しないことが理解されよう。行置換および列置換の後に、ベースグラフ中の行の重みは変化しない。行置換、列置換、または行置換および列置換の後に取得されるベースグラフの使用は性能に影響を及ぼさない。

【0097】

本出願では、性能が影響を受けないことは、全体的に、影響が許容でき、許容差範囲内に収まることを意味することに留意されたい。たとえば、いくつかのシナリオではまたはいくつかの範囲では、性能は許容できる範囲内で低下される。しかしながら、いくつかのシナリオまたはいくつかの範囲では、性能は改善される。全体的に、性能への影響はほとんどない。

【0098】

通常、ＬＤＰＣコードの所与のベースグラフまたは所与のベース行列について、行列要素への少しの変更によって引き起こされる性能への影響は許容できる。たとえば、実装では、ベースグラフ３０ａのコア行列に基づいて少しの変更が行われることがある。たとえば、１つの行の重みは２以上および５以下であり、他の６つの行の重みは６以上および１２以下である。本出願において提供される解決策を参照すると、いくつかの行の重みは１または２だけ増加または減少され得ることが理解されよう。これは本出願では限定されない。

【0099】

フレキシブルなコードレートを取得するために、コア行列に基づいて、対応するサイズの部分行列Ｃ、部分行列Ｄ、および部分行列Ｅが追加される。部分行列Ｃは全ゼロ行列であり、部分行列Ｅは単位行列であるので、行列のサイズはコードレートに従って決定され、行列の構造は比較的固定されている。符号化性能および復号性能は、主にコア行列および部分行列Ｄによって影響を受ける。コア行列に基づいて行および列を追加することによって、異なるコードレートが取得されて、対応する部分行列Ｃ、Ｄ、およびＥが形成され得る。たとえば、ベースグラフ３０ａのコア行列がコア行列として使用されることがあり、対応する部分行列Ｃ、Ｄ、およびＥが追加されて、異なるコードレートについて符号化または復号の要件が満たされる。

【0100】

部分行列Ｄの列カウントｍ_Ｄは、部分行列Ａの列カウントおよび部分行列Ｂの列カウントの和であり、部分行列Ｄの行カウントは主にコードレートに関係する。例としてベースグラフ３０ａを使用すると、ｍ_Ａ＝４である場合、部分行列Ｄの対応する列カウントは（ｎ_Ａ＋ｍ_Ａ）＝１４であるか、またはｍ_Ａ＝７である場合、部分行列Ｄの対応する列カウントは（ｎ_Ａ＋ｍ_Ａ）＝１７である。ＬＤＰＣコードによってサポートされるコードレートがＲ_ｍである場合、ＬＤＰＣコードのベースグラフまたはベース行列はｍ×ｎのサイズを有し、ｎ＝ｎ_Ａ／Ｒ_ｍ＋ｐおよびｍ＝ｎ−ｎ_Ａ＝ｎ_Ａ／Ｒ_ｍ＋ｐ−ｎ_Ａである。最小コードレートＲ_ｍ＝１／５であり、ビルトインパンクチャビットに対応する量ｐ列が２である場合、例としてベースグラフ３０ａを使用すると、ｎ＝５２およびｍ＝４２である。部分行列Ｄの行カウントｍ_Ｄは最高ｍ−ｍ_Ａ＝４２−ｍ_Ａであることがあり、ｍ_Ａ＝４の場合、０≦ｍ_Ｄ≦３８であるか、またはｍ_Ａ＝７の場合、０≦ｍ_Ｄ≦３５である。

【0101】

説明しやすいように、部分行列Ｄが行列Ｆ中のｍ_Ｄ行を含み得るように、ｍ_Ｆ行および（ｍ_Ａ＋ｎ_Ａ）列の行列Ｆが定義されてよく、０≦ｍ_Ｄ≦ｍ_Ｆ、および３５≦ｍ_Ｆ≦３８である。例としてｍ_Ａ＝７をなお使用すると、ベースグラフ３０ａにおいて、ｍ_Ａ＋ｍ_Ｄ＝４２である。ｍ_Ｄ＝３５である場合、対応して、部分行列Ｄは３５行および１７列を含む。具体的には、部分行列Ｄは行列Ｆであり、対応するＬＤＰＣコードによってサポートされるコードレートは１０／５０＝１／５である。ｍ_Ａ＝７では、ベースグラフ３０ａ中の行７から行４１および列０から列１７を含む行列が行列Ｆであることがわかるであろう。ｍ_Ａ＝４では、ベースグラフ３０ａ中の行４から行４１および列０から列１３を含む行列が行列Ｆである。本明細書では例のみが提供され、本出願はそれに限定されないことに留意されたい。ｍ_Ａは、代替として４から７の任意の整数値であってよく、行列Ｆの列カウントも対応して変化する。

【0102】

本出願では、ベースグラフ中の２つの隣接する行中の同じ列中に多くとも１つの非ゼロ要素がある場合、それらの２つの行は相互に直交する。ベースグラフ中の２つの隣接する行についてのいくつかの列とは異なる他の列では、ベースグラフ中の２つの隣接する行についての他の列のうちの同じ列中に多くとも１つの非ゼロ要素がある場合、それらの２つの行は擬似直交する。

【0103】

行列Ｆは、擬似直交構造を有する複数の行、および直交構造を有する少なくとも２つの行を含み得る。たとえば、行列Ｆは、擬似直交構造を満たす少なくとも１５個の行を含む。それらの１５個の行のうちのいずれか２つの隣接する行中のビルトインパンクチャビットに対応するｆ個の列以外の列では、同じ列中に多くとも１つの非ゼロ要素があり、すなわち、行列Ｆ中のそれらの少なくとも１５個の行のうちのビルトインパンクチャビットに対応する列以外の列を含む行列ブロックは直交構造を有する。行列Ｆは、直交構造を満たす１０から２０個の行をさらに含み得る。これらの行では、いずれか２つの隣接する行中の同じ列中に多くとも１つの非ゼロ要素がある。具体的には、ビルトインパンクチャ列中に同じく多くとも１つの非ゼロ要素がある。

【0104】

たとえば、例としてベースグラフ３０ａを使用すると、行列Ｆ中の最後の１０個の行は直交構造を有し、９つの行の重みは３であり、１つの行の重みは２である。行列Ｆの列重み分布は以下であり得る。すなわち、１つの列の重みが１６であり、１つの列の重みが１８であり、１つの列の重みが１１であり、２つの列の重みが１０であり、１つの列の重みが９であり、１つの列の重みが８であり、１つの列の重みが７であり、１つの列の重みが６であり、２つの列の重みが４であり、１つの列の重みが３であり、２つの列の重みが２である、であり得る。ｍ_Ａ＞４である場合、行列Ｆ中の他の列の重みは０である。

【0105】

例としてｍ_Ａ＝７を使用すると、ベースグラフ３０ａ中の行列Ｆの例では、行列Ｆの行重みは、順に５、３、４、４、４、３、４、４、３、４、４、３、３、３、３、２、３、３、２、４、２、３、２、４、２、３、３、３、３、３、２、３、３、３、および３である。

【0106】

部分行列Ｅが単位行列であるので、ベースグラフ３０ａ中の行の重みは、それぞれ８、１０、８、１０、４、６、６、６、４、５、５、５、４、５、５、４、５、５、４、４、４、４、３、４、４、３、５、３、４、３、５、３、４、４、４、４、４、３、４、４、４、および４である。

【0107】

例としてｍ_Ａ＝７をなお使用すると、ｍ_Ｄ＝１５である場合、ＬＤＰＣコードのベースグラフ中の部分行列Ｄは、１５行および１７列を含み得る。部分行列Ｄは、ベースグラフ３０ａ中の行列Ｆ中の行０から行１４、すなわち、ベースグラフ３０ａ中の行７から行２１、および列０から列１６を含む行列であり得る。対応するＬＤＰＣコードによってサポートされるコードレートは１０／３０＝１／３である。すなわち、このコードレートにおいて、ＬＤＰＣコードのベースグラフは、ベースグラフ３０ａ中の行０から行２１および列０から列３１を含む行列に対応する。部分行列Ｅは、１５行および１５列を含む単位行列であり、部分行列Ｃは、７行および１５列を含む全ゼロ行列である。

【0108】

ｍ_Ｄ＝２５である場合、ＬＤＰＣコードのベースグラフ中の部分行列Ｄは、２５行および１７列を有する。部分行列Ｄは、ベースグラフ３０ａ中の行列Ｆ中の行０から行２４、すなわち、ベースグラフ３０ａ中の行７から行３１、および列０から列１６を含む行列であり得る。対応するＬＤＰＣコードによってサポートされるコードレートは１０／４０＝１／４である。すなわち、このコードレートにおいて、ＬＤＰＣコードのベースグラフは、ベースグラフ３０ａ中の行０から行３１および列０から列４１を含む行列に対応する。部分行列Ｅは、２５行および２５列を含む単位行列であり、部分行列Ｃは、７行および２５列を含む全ゼロ行列である。

【0109】

残りはアナロジーによって推論されることが可能であり、詳細について１つずつ説明されない。

【0110】

ＬＤＰＣコードのベースグラフおよびベース行列において、行は互いに取り替えられてよく、列も互いに取り替えられてよいことに留意されたい。たとえば、ベースグラフ３０ａでは、行３４は行３６と取り替えられてよく、列４４は列４５と取り替えられよい。別の例では、部分行列Ｄは行列Ｆ中のｍ_Ｄ行を含み、これらのｍ_Ｄ行は取り替えられないことがあるか、またはこれらのｍ_Ｄ行の１つもしくは複数が取り替えられてよく、部分行列Ｅはやはり対角構造であり、部分行列Ｅに対して行置換も列置換も実施されない。たとえば、行列Ｆにおいて行２７は行２９と取り替えられ、部分行列Ｄは行列Ｆ中のｍ_Ｄ行を含み、部分行列Ｅはやはり対角構造である。行列Ｆは、行置換の前に擬似直交行列であり、行置換を実施することによって依然として擬似直交行列である。ベースグラフまたはベース行列が部分行列Ｄを含む場合、コア行列中の列が取り替えられるとき、部分行列Ｄ中の対応する列も取り替えられる必要があることが理解されよう。

【0111】

図３ｂ−１乃至図３ｂ−８に示されているように、ベース行列３０ｂ−１から３０ｂ−８は、ベースグラフ３０ａの複数のベース行列の例である。ベースグラフ３０ａ中の行ｉおよび列ｊ中の非ゼロ要素は、ベース行列３０ｂ−１から３０ｂ−８の各々中の同じ位置を有し、非ゼロ要素の値はシフト値Ｖ_ｉ，ｊである。シフト行列中のゼロ要素は、−１またはヌルを使用することによって表される。ベース行列中の部分行列Ｄに対応する部分は、行列Ｆのシフト行列中のｍ_Ｄ個の行を含むことがあり、ｍ_Ｄの値は、異なるコードレートに従って選択され得る。部分行列Ｄに対応するシフト行列は、行列Ｆのシフト行列中のｍ_Ｄ個の行を含む。

【0112】

可能な実装では、行列Ｆのシフト行列は、行列３０ｂ−１から３０ｂ−８のいずれか１つの行７から行４１および列０から列１６を含む行列、もしくは行列３０ｂ−１から３０ｂ−８のいずれか１つの中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、行列３０ｂ−１から３０ｂ−８のいずれか１つの中の行４から行４１および列０から列１４を含む行列、もしくは行列３０ｂ−１から３０ｂ−８のいずれか１つの中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列を含み得る。

【0113】

異なるブロック長をサポートするために、ＬＤＰＣコードは、異なるリフティングファクタＺを必要とする。たとえば、リフティングファクタＺ＝ａ×２^ｊであり、ａ∈｛２，３，５，７，９，１１，１３，１５｝は、表１に示されている８つのセットに分割され得る。

【0114】

【表1】

【0115】

異なるリフティングファクタＺのセットに基づいて、異なるブロック長におけるＬＤＰＣコード性能を保証するために、異なるリフティングファクタＺのセットに対応するベース行列が別々に使用され得る。

【0116】

可能な実装では、
リフティングファクタＺが、セット１中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−１中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−１中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−１中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−１中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−１に示される行列、または３０ｂ−１に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0117】

リフティングファクタＺが、セット２中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−２中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−２中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−２中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−２中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−２に示される行列、または３０ｂ−２に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0118】

リフティングファクタＺが、セット３中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−３中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−３中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−３中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−３中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−３に示される行列、または３０ｂ−３に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0119】

リフティングファクタＺが、セット４中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−４中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−４中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−４中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−４中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−４に示される行列、または３０ｂ−４に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0120】

リフティングファクタＺが、セット５中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−５中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−５中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−５中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−５中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−５に示される行列、または３０ｂ−５に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0121】

リフティングファクタＺが、セット６中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−６中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−６中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−６中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−６中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−６に示される行列、または３０ｂ−６に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0122】

リフティングファクタＺが、セット７中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−７中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−７中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−７中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−７中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−７に示される行列、または３０ｂ−７に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0123】

リフティングファクタＺが、セット８中の１つのリフティングファクタである場合、行列Ｆのシフト行列は、３０ｂ−８中の行７から行４１および列０から列１６を含む行列、もしくは３０ｂ−８中の行７から行４１および列０から列１６を含む行列に対して行／列置換を実施することによって取得される行列であり得るか、または行列Ｆのシフト行列は、３０ｂ−８中の行４から行４１および列０から列１４を含む行列、もしくは３０ｂ−８中の行４から行４１および列０から列１４を含む行列に対して行／列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ３０ａのベース行列は、３０ｂ−８に示される行列、または３０ｂ−８に示される行列に対して行／列置換を実施することによって取得される行列であり得る。

【0124】

たとえば、リフティングファクタＺの値は、入力シーケンスの長さＫに基づいて決定される。たとえば、入力シーケンスの長さがＫである場合、システムにおいて定義されている複数のリフティングファクタから、１０×Ｚ≧Ｋを満たす最小値が決定され、行列のリフティングファクタの値として使用され得る。さらに、決定されたリフティングファクタに従って、対応するベース行列が選択され得る。

【0125】

同様に、ベース行列中の行が互いに取り替えられてもよく、ベース行列中の列が互いに取り替えられてもよい。ベースグラフに対して行置換または列置換のうちの少なくとも１つが実施される場合、ベース行列中の対応する行または列に対しても同じ置換が実施される。

【0126】

本出願では、擬似直交構造は、２つの隣接する行のみに限定されないことが理解されよう。擬似直交構造を含む行列は、代替として複数のグループを含むように設計されてよく、各グループは、少なくとも２つの行、たとえば、３つの行または４つの行を含み、各グループ中に含まれる行は擬似直交する。

【0127】

図４に示されている性能曲線図では、ＬＤＰＣ１は、ベースグラフ３０ａに対応するベース行列に基づいて符号化することによってＬＤＰＣコードが取得されることを示し、ＬＤＰＣ２は、比較のために使用される、通常使用されるＬＤＰＣコードを示す。水平座標は情報ビットシーケンスの長さを示し、長さの単位はビットである。垂直座標はシンボル信号対雑音比（Ｅｓ／Ｎ０）である。性能曲線は、ＢＬＥＲが０．０００１であるとき、異なる情報ビットシーケンス長の場合のＬＤＰＣ１およびＬＤＰＣ２についてのシンボル信号対雑音比の性能を示す。同じＢＬＥＲでは、異なる情報ビットシーケンス長の場合、ＬＤＰＣ１のシンボル信号対雑音比はＬＤＰＣ２のそれよりも小さい、すなわち、ＬＤＰＣ１の性能はＬＤＰＣ２の性能よりも良好であることがわかるであろう。

【0128】

本出願の実施形態において提供される符号化方法では、エンコーダが、ＬＤＰＣ行列を使用することによって入力シーケンスを符号化する。ＬＤＰＣ行列のベースグラフは、上記の例におけるどのようなベースグラフであってもよく、ＬＤＰＣ行列のベース行列は、上記の例におけるどのようなベース行列であってもよい。エンコーダの入力シーケンスは、情報ビットシーケンスであり得るか、または次の処理、すなわち、ＣＲＣビットアタッチメントもしくはフィラービット挿入の少なくとも１つのタイプを通して取得される情報ビットシーケンスであり得る。

【0129】

さらに、本方法は、リフティングファクタＺを決定するステップを含む。リフティングファクタＺの値は、入力シーケンスの長さＫに基づいて決定され得る。情報ビットシーケンスは、コードブロック（ｃｏｄｅ ｂｌｏｃｋ）と呼ばれることも時々あり、トランスポートブロック上のコードブロックセグメント化を通して取得され得る。情報ビットシーケンスの長さがＫである場合、リフティングファクタＺの値として、システムにおいて定義されている複数のリフティングファクタから１０×Ｚ≧Ｋを満たす最小値が決定され得る。たとえば、Ｋ＝１２８であり、システムにおいて定義されているリフティングファクタが、表１のセット中のリフティングファクタ、たとえば、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１８、２０、２２、２４、２６、２８、３０、３２、３６、４０、４４、４８、５２、５６、６０、６４、７２、８０、８８、９６、１０４、１１２、１２０、１２８、１４４、１６０、１７６、１９２、２０８、２２４、２４０、および２５６を含む場合、Ｚは１３であり、セット７中にあると決定され得る。本明細書では例のみが提供され、例は限定とならないことに留意されたい。

【0130】

別の可能な設計では、Ｋｂが、ＬＤＰＣコードのベース行列中の情報ビットに対応する列の列カウントであり得る。サポートされるリフティングファクタセットにおいて、Ｋｂ・Ｚ_０≧Ｋを満たす最小値Ｚ_０がリフティングファクタＺの値として決定され得る。ベースグラフ３０ａにおいて、情報ビットに対応する列の列カウントＫｂ_ｍａｘは１０であり、ベースグラフ３０ａによってサポートされるリフティングファクタセットは｛２４，２６，２８，３０，３２，３６，４０，４４，４８，５２，５６，６０，６４，７２，８０，８８，９６，１０４，１１２，１２０，１２８，１４４，１６０，１７６，１９２，２０８，２２４，２４０，２５６，２８８，３２０，３５２，３８４｝であると仮定される。

【0131】

入力シーケンスの長さＫが５２９ビットである場合、Ｚは２６である。入力シーケンスの長さＫが５０００ビットである場合、Ｚは２４０である。本明細書では例のみが提供され、例は限定とならないことに留意されたい。

【0132】

別の例では、Ｋｂの値は、Ｋの値とともに変動することもあるが、Ｋｂの値は、ＬＤＰＣコードのベース行列中の情報ビットに対応する列の列カウントを超えない。たとえば、Ｋｂのために異なるしきい値が設定され得る。

【0133】

可能な設計は以下の通りである。本明細書におけるしきい値６４０、５６０、または１９２は例にすぎないことに留意されたい。システム設計要件に従って他の値が設計されてよい。

【0134】

if (K>640), Kb =10;
elseif (K>560), Kb=9;
elseif (K>192), Kb =8;
else Kb= 6; end

【0135】

ここで、リフティングファクタＺは、入力シーケンスの長さＫに従ってエンコーダによって決定され得るか、または（プロセッサなどの）他のエンティティからエンコーダによって取得され得る。

【0136】

可能な設計では、フィラービットの値は、ヌル、もしくは０、またはシステムにおいて定義されている他の値であり得る。符号化の後に、フィラービットは識別されることが可能であり、送られない。本出願はそれに限定されない。

【0137】

エンコーダによって、ＬＤＰＣ行列Ｈを使用することによって入力シーケンスを符号化することは、リフティングファクタＺに対応するＬＤＰＣ行列Ｈを使用することによって入力シーケンスを符号化することであり得る。

【0138】

可能な実装では、入力シーケンスは、ｃ＝｛ｃ_０，ｃ_１，ｃ_２，・・・，ｃ_Ｋ−１｝であり、入力シーケンスｃの長さはＫであり、入力シーケンスｃがエンコーダによって符号化された後に取得される出力シーケンスは、ｄ＝｛ｄ_０，ｄ_１，ｄ_２，・・・，ｄ_Ｎ−１｝であり、Ｋは０よりも大きい整数であり、ＫはリフティングファクタＺの整数倍であり得る。

【0139】

出力シーケンスｄは、入力シーケンスｃ中のＫ_０ビットおよびパリティビットシーケンスｗ中のパリティビットを含み、Ｋ_０は、０よりも大きくてＫ以下の整数である。パリティビットシーケンスｗの長さはＮ−Ｋ_０であり、

【0140】

【数11】

【0141】

である。

【0142】

パリティビットシーケンスｗおよび入力シーケンスｃは式（１）

【0143】

【数12】

【0144】

を満たし、ｃ^Ｔ＝［ｃ_０，ｃ_１，ｃ_２，・・・，ｃ_Ｋ−１］^Ｔであり、ｃ^Ｔは、入力シーケンス中のビットを含むベクトルの転置ベクトルであり、

【0145】

【数13】

【0146】

であり、ｗ^Ｔは、パリティビットシーケンス中のビットを含むベクトルの転置ベクトルであり、０^Ｔは列ベクトルであり、０^Ｔのすべての要素の値は０である。

【0147】

Ｈは、上記の実施形態において説明されたいずれかのベースグラフに基づいて取得されるＬＤＰＣ行列であり、Ｈのベースグラフは、ｍ行およびｎ列を有し、上記の実施形態において述べられたベースグラフ３０ａであり得る。

【0148】

設計では、Ｈのベースグラフはｐ個のビルトインパンクチャ列を含み、ｐは０以上の整数であり、ｐ個のビルトインパンクチャ列に対応する情報ビットは出力されず、出力シーケンスは、ｐ個のビルトインパンクチャ列に対応する情報ビットを含まない。この場合、Ｋ_０＝Ｋ−ｐ・Ｚである。たとえば、ｐ＝２の場合、Ｋ_０＝Ｋ−２・Ｚであり、パリティビットシーケンスｗの長さはＮ＋２・Ｚ−Ｋである。ｐ個のビルトインパンクチャ列が符号化に関与する場合、Ｋ_０＝Ｋであり、パリティビットシーケンスｗの長さはＮ−Ｋである。

【0149】

対応して、Ｈは、Ｍ行および（Ｎ＋ｐ・Ｚ）列またはＭ行およびＮ列を有することがあり、Ｈのベースグラフのサイズは、ｍ＝Ｍ／Ｚ行および

【0150】

【数14】

【0151】

列である。

【0152】

ＬＤＰＣ行列Ｈのベースグラフは［Ｈ_ＢＧ Ｈ_{ＢＧ，ＥＸＴ}］として表されてよく、

【0153】

【数15】

【0154】

であり、

【0155】

【数16】

【0156】

はサイズｍ_ｃ×ｎ_ｃの全ゼロ行列を表し、

【0157】

【数17】

【0158】

はサイズｎ_ｃ×ｎ_ｃの単位行列を表す。ＫｂはＫとともに変動し得るので、Ｈ_ＢＧは、Ｈ_ＢＧ２中の情報ビットに対応するＫｂ個の列を含み、Ｈ_ＢＧ２中の列１０から列（１０＋ｍ_Ａ−１）を含み、Ｈ_ＢＧ２中の列カウントは１０＋ｍ_Ａであり、４≦ｍ_Ａ≦７である。たとえば、Ｋｂ∈｛６，８，９｝である場合、Ｈ_ＢＧは、Ｈ_ＢＧ２から列Ｋｂから列９が削除された後に取得され得る。Ｋｂ＝１０である場合、Ｈ_ＢＧ＝Ｈ_ＢＧ２である。

【0159】

可能な設計では、

【0160】

【数18】

【0161】

は、上記の実施形態におけるベースグラフ中の部分行列Ｃであり、

【0162】

【数19】

【0163】

は、上記の実施形態における部分行列Ｅであり、したがって、

【0164】

【数20】

【0165】

であり、Ａ、Ｂ、およびＤは、それぞれ上記の実施形態におけるベースグラフ中の部分行列Ａ、Ｂ、およびＤである。したがって、ｍ_ｃ＝７、０≦ｎ_ｃ≦３５であり、Ｈ_ＢＧ２中の行カウントは４２以下であり、４以上であり、Ｈ_ＢＧ２中の列カウントは１７に等しい。

【0166】

別の可能な設計では、列１４から列１６が重み１の列であり、これらの列中の非ゼロ要素が行４から行６中にあるので、したがって、ｍ_ｃ＝６、０≦ｎ_ｃ≦３６であり、Ｈ_ＢＧ２中の列カウントは１６であるか、またはｍ_ｃ＝５、０≦ｎ_ｃ≦３７であり、Ｈ_ＢＧ２中の列カウントは１５であるか、またはｍ_ｃ＝４、０≦ｎ_ｃ≦３８であり、Ｈ_ＢＧ２中の列カウントは１４である。

【0167】

対応して、ＬＤＰＣ行列Ｈは、Ｈ＝［Ｈ_１ Ｈ_２］によって表され得る。

【0168】

Ｈ_１は、Ｈ_ＢＧ中の各ゼロ要素をサイズＺ×Ｚの全ゼロ行列と交換し、各非ゼロ要素をサイズＺ×Ｚの循環置換行列ｈ_ｉ，ｊと交換することによって取得されてよく、循環置換行列ｈ_ｉ，ｊは、サイズＺ×Ｚの単位行列をＰ_ｉ，ｊ回右側に循環シフトすることによって取得され、ｈ_ｉ，ｊはＩ（Ｐ_ｉ，ｊ）によって表されることもあり、ｉは行インデックスであり、ｊは列インデックスである。可能な設計では、Ｐ_ｉ，ｊ＝ｍｏｄ（Ｖ_ｉ，ｊ，Ｚ）であり、Ｖ_ｉ，ｊは、Ｚに対応するリフティングファクタセットインデックスに対応するベース行列中の行ｉおよび列ｊ中の非ゼロ要素である。

【0169】

Ｈ_２は、Ｈ_{ＢＧ，ＥＸＴ}中の各ゼロ要素をサイズＺ×Ｚの全ゼロ行列と交換し、各非ゼロ要素をサイズＺ×Ｚの単位行列と交換することによって取得され得る。

【0170】

エンコーダは、複数の方式で符号化および出力を実施し得る。上記の実施形態において述べられたベースグラフ３０ａが、下記の説明のための例として使用される。ベースグラフは、最高４２行および最高５２列を有し、２つのビルトインパンクチャ列を含む。説明しやすいように、本出願では、最も多くの行を有し、そして最も多くの列のベースグラフは完全ベースグラフと時々呼ばれる。

【0171】

方式１

【0172】

符号化は、できる限り多くのパリティビットが取得されることが可能になるように、完全ベースグラフに基づいて実施される。この場合、ｍ＝４２およびｎ＝５２であり、上記のベースグラフにおける行０から行４１および列０から列５１に対応する。

【0173】

対応して、ＬＤＰＣ行列Ｈについて、Ｍは４２×Ｚであり、出力シーケンスが、ビルトインパンクチャビットに対応する列に対応する情報ビットを含む場合、Ｎ＝（４２＋Ｋｂ）×Ｚであるか、または出力シーケンスが、ビルトインパンクチャビットに対応する２×Ｚ個の情報ビットを含まない場合、Ｎ＝（４０＋Ｋｂ）・Ｚである。

【0174】

送られる必要がある情報ビットおよびパリティビットは、後続の処理中にエンコーダによって生成される出力シーケンスから決定され得る。

【0175】

方式２

【0176】

符号化は、完全ベースグラフ中のいくつかの行およびいくつかの列に基づいて実施される。行および列は、符号化のために完全ベースグラフから、送られる必要があるコードレート、または送られる必要がある情報ビットの量およびパリティビットの量などに基づいて選択され得る。

【0177】

たとえば、コードレートは２／３であり、ｍ＝７、およびｎ＝１７であり、すなわち、符号化は、上記のベースグラフ３０ａ中の行０から行６および列０から列１６に基づいて実施される。

【0178】

対応して、ＬＤＰＣ行列Ｈについて、Ｍ＝７×Ｚであり、出力シーケンスが、ビルトインパンクチャ列に対応する情報ビットを含む場合、Ｎ＝１７×Ｚであるか、または出力シーケンスが、ビルトインパンクチャ列に対応する情報ビットを含まない場合、Ｎ＝１５×Ｚである。

【0179】

別の例では、コードレートは５／６であり、ｍ＝４、およびｎ＝１４である。

【0180】

別の例では、コードレートは１／５であり、ｍ＝４２、およびｎ＝５２である。

【0181】

Ｈのベースグラフのサイズは４≦ｍ≦４２および１４≦ｎ≦５２であることがわかり得る。対応して、ＬＤＰＣ行列Ｈについて、４×Ｚ≦Ｍ≦４２×Ｚおよび（４＋Ｋｂ）×Ｚ≦Ｎ≦（４２＋Ｋｂ）×Ｚである。

【0182】

たとえば、Ｚが１３であり、セット７中にある場合、符号化は、セット７に対応するベース行列３ｂ−７に基づいて取得されるＬＤＰＣ行列を使用することによって入力シーケンス上で実施される。

【0183】

別の設計では、リフティングファクタＺのベース行列の行ｉおよび列ｊ中の要素Ｐ_ｉ，ｊが以下の関係を満たしてもよい。

【0184】

【数21】

【0185】

Ｖ_ｉ，ｊは、Ｚが属するセットのベース行列中の行ｉおよび列ｊ中の要素のシフト値、すなわち、Ｚが属するセット中の最大リフティングファクタのベース行列中の行ｉおよび列ｊ中の非ゼロ要素のシフト値であり得る。

【0186】

たとえば、Ｚが１３である例を使用すると、Ｚのベース行列中の行ｉおよび列ｊ中の要素Ｐ_ｉ，ｊは、

【0187】

【数22】

【0188】

を満たし、Ｖ_ｉ，ｊは、ベース行列３ｂ−７中の行ｉおよび列ｊ中の非ゼロ要素のシフト値である。

【0189】

本明細書では例のみが提供され、例は本出願において限定とならないことに留意されたい。

【0190】

上記の実装では、ＬＤＰＣ行列Ｈのベース行列Ｈ_Ｂは、上記の実施形態において述べられた任意のベース行列、または上記で説明された任意のベース行列に対して行置換、もしくは列置換、もしくは行置換および列置換を実施することによって取得されるベース行列であり得る。ＬＤＰＣ行列のベースグラフは、少なくとも部分行列Ａおよび部分行列Ｂを含み、部分行列Ｃ、部分行列Ｄ、および部分行列Ｅをさらに含み得る。各部分行列については、上記の実施形態における説明を参照されたく、詳細について本明細書で再び説明されない。もちろん、ベース行列Ｈ_Ｂは、代替として、ベースグラフがベースグラフ３０ａと同じであるベース行列であり得る。本出願はそれに限定されない。

【0191】

可能な実装では、ＬＤＰＣコードのベース行列Ｈ_Ｂがメモリに記憶されてよく、エンコーダは、リフティングファクタＺに対応するＬＤＰＣ行列を取得して、入力シーケンスを符号化する。別の可能な実装では、ＬＤＰＣコードの複数のベース行列Ｈ_Ｂがあるので、行列構造に従ってベース行列が記憶されたとき、比較的大きい記憶スペースが占有される。代替として、ＬＤＰＣコードのベースグラフがメモリに記憶されてよく、ベース行列中の非ゼロ要素のシフト値が行ごとにまたは列ごとに記憶されてよく、その場合、ＬＤＰＣ行列は、ベースグラフ、およびリフティングファクタＺに対応するベース行列のシフト値に基づいて取得され得る。

【0192】

ベースグラフは、各ベース行列中の非ゼロ要素の位置を示し得る。別の可能な実装では、ベースグラフを記憶することは、ベースグラフ中の非ゼロ要素の位置を記憶することであり得る。非ゼロ要素の位置は、非ゼロ要素が位置する行および列、たとえば、行中の非ゼロ要素の列位置、または列中の非ゼロ要素の行位置によって示され得る。別の可能な実装では、ベースグラフを記憶することは、ベースグラフ中のゼロ要素の位置を記憶することでもあり得る。同様に、ゼロ要素の位置は、ゼロ要素が位置する行および列、たとえば、行中のゼロ要素の列位置、または列中のゼロ要素の行位置が位置する行および列によっても示され得る。したがって、非ゼロ要素の位置は、ゼロ要素の位置を除外することによって取得され得る。本明細書では例のみが提供され、例は本出願において限定とならないことに留意されたい。

【0193】

設計では、ベースグラフまたはベース行列に関係するパラメータが表で表され得る。たとえば、関係するパラメータまたは表が１つまたは複数のメモリに記憶され得る。ベースグラフまたはベース行列を取得するために、ベースグラフまたはベース行列中の行インデックス、および非ゼロ要素が位置する列インデックスなどの関係するパラメータがメモリから読み取られる。任意選択で、各行の行重み、および各行中の非ゼロ要素のシフト値が記憶され得る。

【0194】

以下で、説明のための例として図３ａを使用する。本出願において提供される別のベースグラフまたはベース行列については、同様の設計を参照されたい。

【0195】

たとえば、ベースグラフ３０ａ中のパラメータは表２で表され得る。

【0196】

【表2-1】

【0197】

【表2-2】

【0198】

本明細書では例のみが提供され、例は限定とならないことに留意されたい。本出願において提供される他のベースグラフまたはベース行列の関係するパラメータも同様の表で表され得る。上記のベースグラフ３０ａおよび表２は、ベースグラフおよびベース行列の設計を理解するのを助けることを意図されることが理解され得る。ベースグラフおよびベース行列の表現形式は、上記のベースグラフ３０ａおよび表２の表現形式のみに限定されない。他の可能な変形形態が含まれ得る。

【0199】

ある実装では、関係するパラメータは、列インデックス、列重み、および非ゼロ要素が位置する行インデックス、または列インデックス、列重み、およびゼロ要素が位置する行インデックスであり得る。例として表３の形式を使用すると、表３は、ベースグラフのただ２つの列の例を示す。他の列はアナロジーによって推論されることが可能であり、詳細について１つずつ説明されない。列１４から列５１は重み１の列であってよく、代替として記憶されなくてよい。非ゼロ要素の行インデックスは列インデックスに従って計算される。

【0200】

【表3】

【0201】

ある実装では、表２または表３中のパラメータ「行重み」または「列重み」は、代替として省略されてよい。行または列の非ゼロ要素が位置する列または行に従って、行または列の中の非ゼロ要素の量が知られる。したがって、行重みまたは列重みも知られる。

【0202】

ある実装では、表２中の「非ゼロ要素の列インデックス」中のパラメータ値、および表３中の「非ゼロ要素の行インデックス」中のパラメータ値は、パラメータ値が非ゼロ要素の列にインデックス付けされるかまたは非ゼロ要素の行にインデックス付けされるとすれば、昇順ではなく他の順序でソートされてよい。

【0203】

ある実装では、表２または表３は、「非ゼロ要素のシフト値」という列をさらに含み得る。「非ゼロ要素のシフト値」という列中のパラメータ値は、「非ゼロ要素の列インデックス」中のパラメータ値との１対１の対応にある。表５は、「非ゼロ要素のシフト値」という列をさらに含み得る。「非ゼロ要素のシフト値」という列中のパラメータ値は、「非ゼロ要素の行インデックス」中のパラメータ値との１対１の対応にある。

【0204】

設計では、記憶スペースを節約するために、ベースグラフ中の比較的明確な構造を有する部分中の非ゼロ要素の位置は、行位置および列インデックスに従って計算されてよく、記憶されなくてよい。たとえば、部分行列Ｅは対角行列であり、行列の対角線上にのみ非ゼロ要素を含む。非ゼロ要素の列インデックスが行インデックスに従って計算されてよいか、または非ゼロ要素の行インデックスが列インデックスに従って計算されてもよい。例としてベースグラフ３０ａを使用すると、ｍ_ｅ≧４である、行ｍ_ｅ中の重み１の列について、非ゼロ要素の列インデックスは列（ｍ_ｅ＋Ｋ_ｂ）であり、この場合、Ｋ_ｂ＝１０である。たとえば、行４中の非ゼロ要素の列インデックスは列１４である。別の例では、部分行列Ｂ中の二重対角構造Ｂ’は、ベースグラフ３０ａ中の行０から行３および列１１から列１３に位置する。非ゼロ要素の列位置が行インデックスに従って計算されてよいか、または非ゼロ要素の行インデックスが列インデックスに従って計算されてもよい。行ｍ_Ｂについて、０＜ｍ_Ｂ＜３である場合、行中の非ゼロ要素の列インデックスは、列（ｍ_Ｂ＋Ｋ_ｂ）および列（ｍ_Ｂ＋Ｋ_ｂ＋１）を含み、ｍ_Ｂ＝０またはｍ_Ｂ＝３である場合、行中の非ゼロ要素の列インデックスは、列（ｍ_Ｂ＋Ｋ_ｂ）を含む。

【0205】

表４に示されているように、表４は、ベースグラフ３０ａ中の行中のパラメータを示す。列０から列１３中の非ゼロ要素の列インデックスが記憶され得る。しかしながら、列１４から列５２中の非ゼロ要素の列インデックスは記憶されず、すなわち、重み１の列中の非ゼロ要素の列インデックスは記憶されない。表４は、１４個の列を含むＨ_ＢＧ２を示すために使用され得る。

【0206】

【表4-1】

【0207】

【表4-2】

【0208】

もちろん、１５個の列を含むＨ_ＢＧ２に記憶されたパラメータについて、行０から行３および列５から列４１のパラメータは、表４のそれと同じである。行４の行重みは、表４の行４の行重み＋１、すなわち、４である。行４中の非ゼロ要素の列位置は、表４の行４中の非ゼロ要素の列インデックスおよび列インデックス４、すなわち、０、１、１１、および１４を含む。１６個の列を含むＨ_ＢＧ２に記憶されたパラメータについて、行０から行３および列６から列４１のパラメータは、表４のそれと同じである。行４の行重みは、表４の行４の行重み＋１、すなわち、４である。行４中の非ゼロ要素の列位置は、表４の行４中の非ゼロ要素の列インデックスおよび列インデックス１４、すなわち、０、１、１１、および１４を含む。行５の行重みは、表４の行５の行重み＋１、すなわち、６である。行５中の非ゼロ要素の列位置は、表４の行５中の非ゼロ要素の列位置、および列インデックスが１５である位置、すなわち、０、１、５、７、１１、および１５を含む。

【0209】

１７個の列を含むＨ_ＢＧ２に記憶されたパラメータについて、行０から行３および列７から列４１のパラメータは、表４のそれと同じである。行４の行重みは、表４の行４の行重み＋１、すなわち、４である。行４中の非ゼロ要素の列位置は、表４の行４中の非ゼロ要素の列インデックスおよび列インデックス１４、すなわち、０、１、１１、および１４を含む。行５の行重みは、表４の行５の行重み＋１、すなわち、６である。行５中の非ゼロ要素の列位置は、表４の行５中の非ゼロ要素の列インデックスおよび列インデックス１５、すなわち、０、１、５、７、１１、および１５を含む。行６の行重みは、表４の行６の行重み＋１、すなわち、６である。行６中の非ゼロ要素の列位置は、表４の行６中の非ゼロ要素の列インデックスおよび列インデックス１６、すなわち、表５に示されているように、０、５、７、９、１１、および１６を含む。

【0210】

【表5-1】

【0211】

【表5-2】

【0212】

上記の設計において、各「行重み」という列は任意選択である。可能な設計では、ベースグラフにおいて、各行または各列中の１および０は２進数字と見なされ得る。記憶スペースは、２進数字を１０進数字または１６進数字として記憶することによって節約され得る。例として上記のベースグラフのいずれかを使用すると、各行について、先の２６個の列または先の２７個の列中の非ゼロ要素の位置は、４つの１６進数字を使用することによって記憶され得る。たとえば、行０中の先の１４個の列が１１１１００１００１１１００である場合、行０中の非ゼロ要素の位置は０ｘＦ２および０ｘ７０として示されてよく、すなわち、各８列が１６進数字を形成する。行０中の最後の２つの列について、８ビットの整数倍に達するために０を充填することによって、対応する１６進数字が取得され得る。もちろん、対応する１６進数字は、代替として、８ビットの整数倍に達するために１１１１００１００１１１００の前に０を充填することによって取得され得る。他の行はアナロジーによって推論されることが可能であり、詳細について本明細書で再び説明されない。

【0213】

本明細書では例のみが提供され、例は本出願において限定とならないことに留意されたい。

【0214】

情報ビットシーケンスが符号化されるとき、符号化のために使用されるＬＤＰＣ行列Ｈは、Ｚに従ってベース行列Ｈ_Ｂを拡張することによって取得され得る。ベース行列Ｈ_Ｂ中の各非ゼロ要素Ｐ_ｉ，ｊについて、サイズＺ×Ｚの循環置換行列ｈ_ｉ，ｊが決定され、ｈ_ｉ，ｊは、単位行列をＰ_ｉ，ｊ回循環シフトすることによって取得される循環置換行列である。パリティチェック行列Ｈは、各非ゼロ要素Ｐ_ｉ，ｊをｈ_ｉ，ｊと交換し、ベース行列Ｈ_Ｂ中の各ゼロ要素をサイズＺ×Ｚの全ゼロ行列と交換することによって取得される。

【0215】

通信システムにおいて、ＬＤＰＣコードは、上記の方法を使用することによる符号化によって取得され得る。ＬＤＰＣコードを取得した後に、通信装置は、以下の１つまたは複数の動作、すなわち、ＬＤＰＣコードに対してレートマッチングを実施すること、レートマッチングを実施することによって取得されたＬＤＰＣコードをインターリーブ方式に従ってインターリーブすること、インターリーブされたＬＤＰＣコードを変調方式に従って変調してビットシーケンスＢを取得すること、およびビットシーケンスＢを送ることをさらに実施し得る。

【0216】

本出願の別の実施形態において提供される復号方法では、デコーダが、ＬＤＰＣ行列を使用することによって入力シーケンスを復号する。ＬＤＰＣ行列のベースグラフは、上記の例におけるどのようなベースグラフであってもよい。ＬＤＰＣ行列のベース行列Ｈ_Ｂは、上記の例におけるどのようなベース行列であってもよい。デコーダの入力シーケンスはＬＤＰＣコードの軟値シーケンスであり得る。

【0217】

さらに、本方法は、リフティングファクタＺを決定するステップを含む。受信端における通信デバイスは、ＬＤＰＣコードを含む信号を受信し、信号中のＬＤＰＣコードの軟値シーケンスを取得し、対応するリフティングファクタＺを決定し得る。

【0218】

デコーダによって、ＬＤＰＣ行列を使用することによって入力シーケンスを復号することは、リフティングファクタＺに対応するＬＤＰＣ行列を使用することによってＬＤＰＣコードの軟値シーケンスを復号することであり得る。

【0219】

復号は符号化の逆の処理である。したがって、ＬＤＰＣ行列ＨおよびＬＤＰＣ行列のベースグラフの説明については、上記の符号化実施形態を参照されたい。復号中に、復号は、代替として、完全ベースグラフに基づいて、または完全ベースグラフのいくつかの行および列に基づいて実施され得る。ＬＤＰＣ行列のベース行列Ｈ_Ｂは、上記の実施形態において述べられた任意のベース行列、または上記で説明された任意のベース行列に対して行置換、もしくは列置換、もしくは行置換と列置換の両方を実施することによって取得されるベース行列であり得る。ＬＤＰＣ行列のベースグラフは、少なくとも部分行列Ａおよび部分行列Ｂを含み、部分行列Ｃ、部分行列Ｄ、および部分行列Ｅをさらに含み得る。各部分については、上記の実施形態における説明を参照されたく、詳細について本明細書で再び説明されない。

【0220】

可能な設計では、ＬＤＰＣコードのベース行列Ｈ_Ｂがメモリに記憶されてよく、リフティングファクタＺに対応するＬＤＰＣ行列を取得することによってＬＤＰＣコードの軟値が復号され得る。

【0221】

別の可能な実装では、ＬＤＰＣコードの複数のベース行列があるので、行列構造に従ってベース行列が記憶されたとき、比較的大きい記憶スペースが占有される。代替として、ＬＤＰＣコードのベースグラフがメモリに記憶されてよく、ベース行列中の非ゼロ要素のシフト値が行ごとにまたは列ごとに記憶されてよく、その場合、ＬＤＰＣ行列は、ベースグラフ、およびリフティングファクタＺに対応するベース行列のシフト値に基づいて取得され得る。

【0222】

ベースグラフを記憶する方式について、ベースグラフは、上記の符号化実施形態において説明された様々な方式で記憶され得る。本明細書では例のみが提供され、例は限定とならないことに留意されたい。

【0223】

復号は符号化と逆の処理であり、復号中に使用されるベース行列Ｈ_Ｂは、符号化方法実施形態におけるベース行列と同じ特性を有する。ベース行列Ｈ_ＢをリフティングすることによってＬＤＰＣ行列Ｈを取得することについては、符号化方法実施形態を参照されたい。

【0224】

通信システムにおいて、復号方法の前に、通信装置は、以下の１つまたは複数の動作、すなわち、ＬＤＰＣコードを含む信号を受信すること、および復調を実施すること、デインターリーブすること、ならびに信号に対してデレートマッチングを実施して、ＬＤＰＣコードの軟値を取得することをさらに実施し得る。

【0225】

可能な実装では、以下のうちの１つまたは複数のパラメータが記憶され得る。

【0226】

（ａ）上記の実装において説明されたいずれかのベース行列Ｈ_Ｂを取得するために使用されるパラメータ。ベース行列Ｈ_Ｂはパラメータに基づいて取得されてよく、たとえば、パラメータは、以下のもの、すなわち、ベース行列中のシフト値、リフティングファクタ、ベース行列のベースグラフ、コードレートなど、の１つまたは複数を含むことがあり、
（ｂ）上記の実装において説明されたいずれかのベース行列のうちの１つである、ベース行列Ｈ_Ｂ、
（ｃ）ベース行列Ｈ_Ｂに基づいてリフティングを実施した後に取得される行列、
（ｄ）上記の実装において説明されたいずれかのベース行列Ｈ_Ｂに基づいて行／列置換を実施することによって取得されるベース行列、ここで、本出願では、行／列置換は、行置換、列置換、または行置換および列置換を指し、ならびに
（ｅ）行／列置換を実施することによって取得されたベース行列に基づいてリフティングを実施することによって取得される行列。

【0227】

可能な実装では、符号化処理または復号処理において、低密度パリティチェックＬＤＰＣ行列を使用することによって入力シーケンスを符号化することは、以下の方式のうちの１つまたは複数で実施され得る。

【0228】

ｉ 上記の（ａ）に基づいてベース行列Ｈ_Ｂを取得し、取得されたベース行列Ｈ_Ｂに基づいて符号化もしくは復号を実施すること、または取得されたベース行列Ｈ_Ｂに基づいて行／列置換を実施し、行／列置換を実施することによって取得されたベース行列に基づいて符号化もしくは復号を実施すること、ここで、ベース行列に基づいて符号化もしくは復号を実施することは、ベース行列のリフティングされた行列に基づいて符号化もしくは復号を実施することを任意選択でさらに含んでよく、
ｉｉ （ｂ）もしくは（ｄ）における記憶されたベース行列（記憶されたベース行列Ｈ_Ｂ、もしくはベース行列Ｈ_Ｂに基づいて行／列置換を実施することによって取得された記憶されたベース行列）に基づいて符号化もしくは復号を実施すること、または記憶されたベース行列に基づいて行／列置換を実施し、行／列置換を実施することによって取得されたベース行列に基づいて符号化もしくは復号を実施すること、ここで、ベース行列に基づいて符号化もしくは復号を実施することは、ベース行列のリフティングされた行列に基づいて符号化もしくは復号を実施することを任意選択でさらに含んでよく、ならびに
ｉｉｉ （ｃ）もしくは（ｅ）に基づいて符号化もしくは復号を実施すること。

【0229】

本出願において記憶することは、１つまたは複数のメモリに記憶することであり得る。１つまたは複数のメモリは、別々に配設され得るか、またはエンコーダ、デコーダ、プロセッサ、チップ、通信装置、もしくは端末に組み込まれ得る。代替として、１つまたは複数のメモリのうちのいくつかが別々に配設されることがあり、他のものはエンコーダ、デコーダ、プロセッサ、チップ、通信装置、または端末に組み込まれる。メモリのタイプは任意の形態の記憶媒体であり得る。これは本出願では限定されない。

【0230】

図５は、通信装置５００の概略構造図である。装置５００は、上記の方法実施形態において説明された方法を実装するように構成され得る。上記の方法実施形態における説明への参照が行われ得る。通信装置５００は、チップ、基地局、端末、または他のネットワークデバイスであり得る。

【0231】

通信装置５００は、１つまたは複数のプロセッサ５０１を含む。プロセッサ５０１は、汎用プロセッサ、特定用途向けプロセッサなどであり得る。たとえば、プロセッサ５０１はベースバンドプロセッサまたは中央処理ユニットであり得る。ベースバンドプロセッサは、通信プロトコルおよび通信データを処理するように構成され得る。中央処理ユニットは、（基地局、端末、またはチップなどの）通信装置を制御し、ソフトウェアプログラムを実行し、ソフトウェアプログラムのデータを処理するように構成され得る。

【0232】

可能な設計では、通信装置５００は、１つまたは複数のプロセッサ５０１を含む。１つまたは複数のプロセッサ５０１は、上記のエンコーダの機能を実装し得る。別の可能な設計では、上記のエンコーダはプロセッサ５０１の一部であり得る。エンコーダの機能に加えて、プロセッサ５０１は別の機能をさらに実装し得る。

【0233】

通信装置５００は、ＬＤＰＣ行列を使用することによって入力シーケンスを符号化する。ＬＤＰＣ行列のベースグラフは、上記の例における任意のベースグラフ、または上記で説明された任意のベースグラフに対して行置換、列置換、もしくは行置換と列置換の両方を実施することによって取得されるベースグラフであり得る。ＬＤＰＣ行列のベース行列Ｈ_Ｂは、上記の実施形態における任意のベース行列、または上記で説明された任意のベース行列に対して行置換、列置換、もしくは行置換と列置換の両方を実施することによって取得されるベース行列であり得る。エンコーダの入力シーケンスは情報ビットシーケンスであり得る。

【0234】

可能な設計では、１つまたは複数のプロセッサ５０１は、上記のデコーダの機能を実装し得る。別の可能な設計では、上記のデコーダはプロセッサ５０１の一部であり得る。

【0235】

通信装置５００は、ＬＤＰＣ行列を使用することによって入力シーケンスを復号するように構成され得る。ＬＤＰＣ行列のベースグラフは、上記の例における任意のベースグラフ、または上記で説明された任意のベースグラフに対して行置換、列置換、もしくは行置換と列置換の両方を実施することによって取得されるベースグラフであり得る。ＬＤＰＣ行列のベース行列Ｈ_Ｂは、上記の例における任意のベース行列、または上記で説明された任意のベース行列に対して行置換、列置換、もしくは行置換と列置換の両方を実施することによって取得されるベース行列であり得る。デコーダの入力シーケンスは軟値シーケンスであり得る。

【0236】

任意選択の可能な設計では、プロセッサ５０１は命令５０３をさらに含み得る。命令は、通信装置５００が上記の方法実施形態において説明された方法を実施するように、プロセッサ上で実行され得る。

【0237】

別の可能な設計では、通信装置５００は回路をさらに含み得る。回路は、上記の方法実施形態におけるエンコーダの機能、デコーダの機能、またはエンコーダおよびデコーダの機能を実装し得る。

【0238】

任意選択で、通信装置５００は、１つまたは複数のメモリ５０２を含み得る。メモリは命令５０４を記憶し、命令は、通信装置５００が上記の方法実施形態において説明された方法を実施するように、プロセッサ上で実行され得る。任意選択で、メモリはデータをさらに記憶し得る。任意選択で、プロセッサは、命令および／またはデータをさらに記憶し得る。プロセッサとメモリは、別々に配設され得るか、または互いに一体化され得る。任意選択で、１つまたは複数のメモリ５０２は、ベース行列に関係するパラメータ、たとえば、シフト値、ベースグラフ、ベースグラフに基づくリフティングを通して取得された行列、ベース行列中の各行、およびリフティングファクタを記憶し得る。任意選択で、１つまたは複数のメモリ５０２は、ベース行列、またはベース行列に基づくリフティングを通して取得された行列を記憶し得る。

【0239】

任意選択で、通信装置５００は、トランシーバ５０５およびアンテナ５０６をさらに含み得る。プロセッサ５０１は処理ユニットと呼ばれることがある。プロセッサ５０１は通信装置（端末または基地局）を制御する。トランシーバ５０５は、トランシーバユニット、トランシーバ回路、トランシーバなどと呼ばれることがあり、アンテナ５０６を使用することによって通信装置の送信および受信機能を実装するように構成される。

【0240】

任意選択で、通信装置５００は、トランスポートブロックＣＲＣを生成するように構成された構成要素、コードブロックセグメント化およびＣＲＣアタッチメントのために使用される構成要素、インターリーブのために使用されるインターリーバ、変調処理のために使用される変調器などをさらに含み得る。構成要素の機能は、１つまたは複数のプロセッサ５０１を使用することによって実装され得る。

【0241】

任意選択で、通信装置５００は、復調動作のために使用される復調器、デインターリーブのために使用されるデインターリーバ、デレートマッチングのために使用される構成要素などをさらに含み得る。構成要素の機能は、１つまたは複数のプロセッサ５０１を使用することによって実装され得る。

【0242】

図６は、通信システム６００の概略図である。通信システム６００は、通信デバイス６０および通信デバイス６１を含む。通信デバイス６０と通信デバイス６１との間で情報データが受信され、送られる。通信デバイス６０および通信デバイス６１は通信装置５００であり得るか、または通信デバイス６０および通信デバイス６１は、情報データを受信すること、および送信することのための通信装置５００をそれぞれ含む。一例では、通信デバイス６０は端末であることがあり、対応して、通信デバイス６１は基地局であることがある。別の例では、通信デバイス６０は基地局であり、対応して、通信デバイス６１は端末であることがある。

【0243】

当業者は、本出願の実施形態に列記されている様々な例示的な論理ブロック（ｉｌｌｕｓｔｒａｔｉｖｅ ｌｏｇｉｃ ｂｌｏｃｋ）およびステップ（ｓｔｅｐ）が、電子ハードウェア、コンピュータソフトウェア、またはそれらの組合せを使用することによって実装され得ることをさらに理解されよう。機能がハードウェアを使用することによって実装されるかソフトウェアを使用することによって実装されるかは、完全なシステムの特定の適用および設計要件に依存する。特定の適用ごとに、当業者は、機能を実装するために様々な方法を使用してよい。しかしながら、この実装は、本出願の実施形態の保護範囲を越えると理解されるべきではない。

【0244】

本出願の実施形態において説明される様々な例示的な論理ユニットおよび回路は、汎用プロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは別のプログラマブル論理装置、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、またはそれらの任意の組合せの設計を使用することによって、説明される機能を実装するかまたは動作させ得る。汎用プロセッサはマイクロプロセッサであり得る。任意選択で、汎用プロセッサは、いずれかの従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってもよい。プロセッサはまた、デジタル信号プロセッサとマイクロプロセッサ、複数のマイクロプロセッサ、デジタル信号プロセッサコアを有する１つもしくは複数のマイクロプロセッサ、または任意の他の同様の構成など、コンピューティング装置の組合せによって実装され得る。

【0245】

本出願の実施形態において説明される方法またはアルゴリズムのステップは、ハードウェアに直接埋め込まれるか、プロセッサによって実行される命令であるか、またはそれらの組合せであり得る。メモリは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブル磁気ディスク、ＣＤ−ＲＯＭ、または当技術分野における任意の他の形態の記憶媒体であり得る。たとえば、メモリは、プロセッサがメモリから情報を読み取り、メモリに情報を書き込み得るように、プロセッサに接続し得る。代替として、メモリは、プロセッサにさらに組み込まれ得る。プロセッサおよびメモリはＡＳＩＣ中に配設されてよく、ＡＳＩＣはＵＥ中に配設されることがある。代替として、プロセッサおよびメモリは、ＵＥの異なる構成要素中に配設され得る。

【0246】

上記の実施形態の説明とともに、当業者は、本出願がハードウェア、ファームウェアまたはそれらの組合せによって実装され得ることを明らかに理解されよう。ソフトウェアプログラムを使用することによって本出願が実装されるとき、本出願の全部または一部は、コンピュータプログラム製品の形態で実装され得る。コンピュータプログラム製品は１つまたは複数のコンピュータ命令を含む。コンピュータ命令がコンピュータ上にロードされ、実行されるとき、本出願の実施形態による手順または機能がすべてまたは部分的に生成される。本出願がソフトウェアプログラムによって実装されるとき、上記の機能は、コンピュータ可読媒体に記憶されるか、またはコンピュータ可読媒体中で１つもしくは複数の命令もしくはコードとして送信され得る。コンピュータは、汎用コンピュータ、専用コンピュータ、コンピュータネットワーク、または別のプログラマブル装置であり得る。コンピュータ命令は、コンピュータ可読記憶媒体に記憶され得るか、またはコンピュータ可読記憶媒体から別のコンピュータ可読記憶媒体に送信され得る。コンピュータ可読媒体はコンピュータ記憶媒体および通信媒体を含み、通信媒体は、コンピュータプログラムがある場所から別の場所に送信されることを可能にする任意の媒体を含む。記憶媒体は、コンピュータにとってアクセス可能な任意の利用可能な媒体であり得る。以下で例を提供するが、限定を課さない。すなわち、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または別の光ディスク記憶装置もしくはディスク記憶媒体、または別の磁気記憶デバイス、または命令もしくはデータ構造の形態で期待されるプログラムコードを搬送もしくは記憶することができ、コンピュータによってアクセスされることが可能な任意の他の媒体を含み得る。加えて、どのような接続も、コンピュータ可読媒体として適切に定義され得る。たとえば、ソフトウェアが、同軸ケーブル、光ファイバー／ケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線およびマイクロ波などのワイヤレス技術を使用することによってウェブサイト、サーバまたは別のリモートソースから送信される場合、同軸ケーブル、光ファイバー／ケーブル、ツイストペア、ＤＳＬ、または赤外線、無線およびマイクロ波などのワイヤレス技術は、それらが属する媒体のフィクセーションの中に含まれる。たとえば、本出願によって使用されるディスク（Ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピーディスクおよびブルーレイディスクを含み、ディスクは、概して磁気的手段によってデータをコピーし、ディスクは、レーザー手段によって光学的にデータをコピーする。上記の組合せもコンピュータ可読媒体の保護範囲内に含まれるべきである。

【0247】

結論として、上記で説明されたものは、本出願の技術的解決策の実施形態の例にすぎず、本出願の保護範囲を限定することを意図されない。本出願の原理から逸脱することなく行われたいかなる変更、等価な交換、または改善も、本出願の保護範囲内に入るものである。

【図1】

【図2】

【図3a】

【図3b-1】

【図3b-2】

【図3b-3】

【図3b-4】

【図3b-5】

【図3b-6】

【図3b-7】

【図3b-8】

【図4】

【図5】

【図6】