特許 6822531 シミュレーション装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6822531

(24)【登録日】2021年1月12日

(45)【発行日】2021年1月27日

(54)【発明の名称】シミュレーション装置

(51)【国際特許分類】

   H02J 3/00 20060101AFI20210114BHJP

【ＦＩ】

   H02J3/00 170

【請求項の数】11

【全頁数】14

(21)【出願番号】特願2019-155505(P2019-155505)

(22)【出願日】2019年8月28日

【審査請求日】2020年8月12日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】原田 慈

(72)【発明者】

【氏名】高野 幸雄

【審査官】 大濱 伸也

(56)【参考文献】

【文献】 特開平０５−０６４３７１（ＪＰ，Ａ）

【文献】 特開２０１３−１６２５４９（ＪＰ，Ａ）

【文献】 特開２００３−０９８００２（ＪＰ，Ａ）

【文献】 特開２０１７−０７７０７７（ＪＰ，Ａ）

【文献】 特開平０５−０３８３７２（ＪＰ，Ａ）

【文献】 特開平０６−０３８３７１（ＪＰ，Ａ）

【文献】 特開２０１６−２２０４０５（ＪＰ，Ａ）

【文献】 特開２０１４−０４５６１８（ＪＰ，Ａ）

【文献】 特開２０００−２４５０６３（ＪＰ，Ａ）

【文献】 特開２００１−０４５６６２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｊ ３／００

(57)【特許請求の範囲】

【請求項1】

電力設備を模擬するデジタル演算部と、
前記デジタル演算部の出力に応じたアナログ電流およびアナログ電圧をアナログモデルに出力する出力回路と、
前記デジタル演算部と前記出力回路とを収容する一つの筐体と、を備えたシミュレーション装置であって、
前記シミュレーション装置は、前記デジタル演算部と前記出力回路との間において、デジタル信号をアナログ値に変換するデジタルアナログ変換部と、
前記デジタル演算部の出力を調整して前記デジタルアナログ変換部に入力するデジタル増幅部と、を含んでおり、
前記出力回路は、電流増幅回路を含んでおり、
前記シミュレーション装置は、前記デジタルアナログ変換部と前記電流増幅回路との間にアナログフィルタ部を備えている、
シミュレーション装置。

【請求項2】

電力設備を模擬するデジタル演算部と、
前記デジタル演算部の出力に応じたアナログ電流およびアナログ電圧をアナログモデルに出力する出力回路と、
前記デジタル演算部と前記出力回路とを収容する一つの筐体と、を備えたシミュレーション装置であって、
前記シミュレーション装置は、前記デジタル演算部と前記出力回路との間において、デジタル信号をアナログ値に変換するデジタルアナログ変換部と、
前記デジタル演算部の出力を調整して前記デジタルアナログ変換部に入力するデジタル増幅部と、を含んでおり、
前記出力回路は、電流増幅回路を含んでおり、
前記シミュレーション装置は、前記デジタルアナログ変換部と前記電流増幅回路との間にアナログフィルタ部を備えており、
前記アナログフィルタ部と前記電流増幅回路とは直接配線で連結されている、
シミュレーション装置。

【請求項3】

電力設備を模擬するデジタル演算部と、
前記デジタル演算部の出力に応じたアナログ電流およびアナログ電圧をアナログモデルに出力する出力回路と、
前記デジタル演算部と前記出力回路とを収容する一つの筐体と、を備えたシミュレーション装置であって、
前記出力回路は、電流増幅回路を含んでおり、
前記シミュレーション装置は、前記デジタル演算部と前記出力回路との間において、デジタル信号をアナログ値に変換するデジタルアナログ変換部と、
前記電流増幅回路から出力されるアナログ信号を測定する測定部と、
前記測定部による測定に基づいて得られるアナログ信号をデジタル値に変換して前記デジタル演算部に入力するアナログデジタル変換部と、を備えており、
前記電流増幅回路と前記アナログデジタル変換部との間には、信号のゲインを調整するための第２ゲイン調整回路が一つだけ設けられる、シミュレーション装置。

【請求項4】

電力設備を模擬するデジタル演算部と、
前記デジタル演算部の出力に応じたアナログ電流およびアナログ電圧をアナログモデルに出力する出力回路と、
前記デジタル演算部と前記出力回路とを収容する一つの筐体と、を備えたシミュレーション装置であって、
前記出力回路は、電流増幅回路を含んでおり、
前記シミュレーション装置は、前記デジタル演算部と前記出力回路との間において、デジタル信号をアナログ値に変換するデジタルアナログ変換部と、
前記電流増幅回路から出力されるアナログ信号を測定する測定部と、
前記測定部による測定に基づいて得られるアナログ信号をデジタル値に変換して前記デジタル演算部に入力するアナログデジタル変換部と、を備えており、
前記電流増幅回路と前記アナログデジタル変換部との間には、信号のオフセットを調整するための第２オフセット調整回路が一つだけ設けられる、シミュレーション装置。

【請求項5】

前記デジタル演算部と前記電流増幅回路の間には、信号のゲインを調整するための第１ゲイン調整回路が一つだけ設けられる、
請求項１から４の何れか一項に記載のシミュレーション装置。

【請求項6】

前記デジタル演算部と前記電流増幅回路の間には、信号のオフセットを調整するための第１オフセット調整回路が一つだけ設けられる、
請求項１から５の何れか一項に記載のシミュレーション装置。

【請求項7】

前記シミュレーション装置は、
前記デジタル演算部の出力を調整して前記デジタルアナログ変換部に入力するデジタル増幅部を含んでいる、
請求項３または４に記載のシミュレーション装置。

【請求項8】

前記デジタル増幅部は、前記デジタル演算部におけるプログラム可能な集積回路によって構成される、
請求項１、２または７の何れか一項に記載のシミュレーション装置。

【請求項9】

前記電流増幅回路から出力されるアナログ信号を測定する測定部と、
前記測定部による測定に基づいて得られるアナログ信号をデジタル値に変換して前記デジタル演算部に入力するアナログデジタル変換部と、を更に備えている、
請求項１または２に記載のシミュレーション装置。

【請求項10】

前記測定部と前記アナログデジタル変換部とは直接接続されている、
請求項３、４、７、または９の何れか一項に記載のシミュレーション装置。

【請求項11】

前記測定部と前記アナログデジタル変換部との間は、２０ｃｍ以下の長さの配線によって接続されている、
請求項１０に記載のシミュレーション装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シミュレーション装置に関する。

【0002】

電力系統シミュレータと呼ばれるシミュレーションシステムが知られている（例えば、特許文献１、２、３参照）。電力系統シミュレータにおいては、発電所、変電所、送電線、および負荷などの機器をミニチュア電力機器モデルによって模擬する。実際の電力系統における電流および電圧に比べて小さい電圧および電流を電力系統シミュレータに加えることによって電力系統における挙動を再現する。発電所および複雑な負荷等については、デジタル演算装置を含むシミュレーション装置によって模擬される。特許文献１は、デジタル制御装置の出力を別個のアンプを通してアナログモデル部に出力する構成を示す。デジタル制御装置と、アナログ電流およびアナログ電圧をアナログモデルに出力する出力回路とが別の筐体に設けられると、装置の小型化が困難であるとともに、筐体の外部におけるノイズの影響を受けやすく出力容量低減の制限となる。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０００−２４５０６３号公報
［特許文献２］ 特開平０６−３８３７０号公報
［特許文献３］ 特開平１０−３２２９０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

シミュレーション装置において、小型化および容量の低減が好ましい。

【課題を解決するための手段】

【0004】

本発明の第１の態様においては、シミュレーション装置を提供する。シミュレーション装置は、デジタル演算部を有してよい。デジタル演算部は、電力設備を模擬してよい。シミュレーション装置は、出力回路を有してよい。出力回路は、デジタル演算部の出力に応じたアナログ電流およびアナログ電圧をアナログモデルに出力してよい。シミュレーション装置は、一つの筐体を備えてよい。一つの筐体は、デジタル演算部と出力回路とを収容してよい。

【0005】

シミュレーション装置は、デジタル演算部と出力回路との間において、デジタルアナログ変換部を備えてよい。デジタルアナログ変換部は、デジタル信号をアナログ値に変換してよい。出力回路は、電流増幅回路を含んでよい。

【0006】

シミュレーション装置は、デジタル増幅部を含んでよい。デジタル増幅部は、デジタル演算部の出力を調整してデジタルアナログ変換部に入力してよい。

【0007】

デジタル増幅部は、デジタル演算部におけるプログラム可能な集積回路によって構成されてよい。

【0008】

デジタル演算部と電流増幅回路の間には、信号のゲインを調整するための第１ゲイン調整回路が一つだけ設けられてよい。

【0009】

デジタル演算部と電流増幅回路の間には、信号のオフセットを調整するための第１オフセット調整回路が一つだけ設けられてよい。

【0010】

シミュレーション装置は、デジタルアナログ変換部と電流増幅回路との間にアナログフィルタ部を備えてよい。アナログフィルタ部と電流増幅回路とは直接配線で連結されてよい。

【0011】

シミュレーション装置は、測定部を更に備えてよい。測定部は、電流増幅回路から出力されるアナログ信号を測定してよい。シミュレーション装置は、アナログデジタル変換部を更に備えてよい。アナログデジタル変換部は、測定部による測定に基づいて得られるアナログ信号をデジタル値に変換してデジタル演算部に入力してよい。

【0012】

測定部とアナログデジタル変換部とは直接接続されてよい。

【0013】

測定部とアナログデジタル変換部との間は、２０ｃｍ以下の長さの配線によって接続されてよい。

【0014】

電流増幅回路とアナログデジタル変換部との間には、信号のゲインを調整するための第２ゲイン調整回路が一つだけ設けられてよい。

【0015】

電流増幅回路とアナログデジタル変換部との間には、信号のオフセットを調整するための第２オフセット調整回路が一つだけ設けられてよい。

【0016】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0017】

【図1】シミュレーションシステム１の一例を示す。

【図2】本発明のシミュレーション装置の一例を示す。

【図3】比較例のシミュレーション装置を示す。

【図4】本発明のシミュレーション装置の一例を示すブロック図である。

【図5】比較例のシミュレーション装置の一例を示すブロック図である。

【図6】調整回路の一例を示す。

【図7】本発明のシミュレーション装置の他の例を示す。

【図8】本発明のシミュレーション装置の他の例を示す。

【発明を実施するための形態】

【0018】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0019】

図１は、シミュレーションシステム１の一例を示す。シミュレーションシステム１は、電力系統における電気的な系統現象を再現する。電力系統は、例えば、三相交流である。シミュレーションシステム１は、リアルタイムシミュレータと呼ばれる。シミュレーションシステム１は、複数のシミュレーション装置１０−１から１０−７（シミュレーション装置１０と総称する場合がある）を備える。シミュレーション装置１０は、デジタル演算部を含んでよい。シミュレーション装置１０において、内蔵するプログラムを変更することによって異なる発電機および負荷を模擬するように構成されてよい。

【0020】

本例では、シミュレーション装置１０−１は、火力発電機を模擬する同期電機モデルを含む。シミュレーション装置１０−２は、大規模太陽光発電システムを模擬する太陽光発電システムモデルを含む。シミュレーション装置１０−３は、風力発電機を模擬する風力発電機モデルを含む。シミュレーション装置１０−４は、電力系統用蓄電池を模擬する蓄電池モデルを含む。シミュレーション装置１０−５および１０−６は、負荷特性を模擬する負荷モデルを含む。シミュレーション装置１０−７は、負荷側の太陽光発電システム設備を模擬する負荷側太陽光発電システムモデルを含む。

【0021】

シミュレーションシステム１は、複数のアナログモデル１２−１から１２−４（アナログモデル１２と総称する場合がある）を含んでよい。アナログモデル１２は、送電線および電力用変圧器等のアナログ機器を模擬する。アナログモデル１２は、ミニチュア化された抵抗器、リアクトル、コンデンサ、および変圧器等のアナログ部品で構成される。アナログモデル１２には、実際の電力系統より小さい電流が流れる。

【0022】

アナログモデル１２−１およびアナログモデル１２−３は、送電線を模擬する。アナログモデル１２−１およびアナログモデル１２−３は、抵抗器、リアクトル、およびコンデンサによって構成されてよい。アナログモデル１２−１およびアナログモデル１２−３は、π型等価回路であってよい。アナログモデル１２−２およびアナログモデル１２−４は、電力用変圧器を模擬する。アナログモデル１２−２およびアナログモデル１２−４は、変圧器によって構成されてよい。

【0023】

各シミュレーション装置１０−１から１０−７は、いずれかのアナログモデル１２に接続される。本例では、シミュレーション装置１０−１から１０−４は、送電線を模擬するアナログモデル１２−１に接続されている。アナログモデル１２−１は、変圧器を模擬するアナログモデル１２−２を介して、送電線を模擬するアナログモデル１２−３に接続されている。アナログモデル１２−３は、変圧器モデルであるアナログモデル１２−４に接続されている。シミュレーション装置１０−５から１０−７は、アナログモデル１２−４に接続されている。但し、シミュレーションシステム１が含むシミュレーション装置１０とアナログモデル１２の数、種類、および接続関係は、図１に示される場合に限られない。

【0024】

図２は、本発明のシミュレーション装置１０の一例を示す。図３は、比較例のシミュレーション装置１０ａを示す。図２に示されるシミュレーション装置１０および図３に示されるシミュレーション装置１０ａは、図１に示されるシミュレーション装置１０−１から１０−７のいずれかの装置であってよい。

【0025】

［比較例］ まず、比較例について説明する。図３に示されるシミュレーション装置１０ａは、演算装置１３および出力増幅装置１４を備える。一例において、演算装置１３は、モデル演算部１１２、デジタルアナログ変換部１２０、アナログフィルタ部１３０、調整回路１４０、アナログフィルタ部１４６、調整回路１４８、およびアナログデジタル変換部１５０を備える。これらの各部品は、第１筐体１０３に収容される。モデル演算部１１２は、電力設備を模擬するデジタル演算部である。

【0026】

出力増幅装置１４は、電流増幅回路２１０、測定部２２０、調整回路２３２、および増幅器２３４を備える。電流増幅回路２１０は、デジタル演算部として構成されるモデル演算部１１２からの出力に応じたアナログ電流およびアナログ電圧をアナログモデル１２に出力する出力回路の一例である。測定部２２０は、電流増幅回路２１０から出力されるアナログ信号を測定する。測定部２２０は、電流増幅回路２１０から出力されるアナログ電圧およびアナログ電流の少なくとも一方を測定してよい。測定部２２０は、アイソレーションアンプ２２２、アナログフィルタ部２２４、および調整回路２３０を含む。

【0027】

出力増幅装置１４の各構成部品は、第２筐体１０４に収容される。図３に示される比較例においては、デジタル演算部として構成されるモデル演算部１１２と、出力回路である電流増幅回路２１０とが別個の筐体に収容されている。

【0028】

第１筐体１０３内の調整回路１４０と第２筐体１０４内の増幅器２３４との間は、配線１４２によって電気的に接続されている。第１筐体１０３内のアナログフィルタ部１４６と第２筐体１０４内の測定部２２０との間は、配線１４４によって電気的に接続されている。

【0029】

このように構成されるシミュレーション装置１０ａにおいて、モデル演算部１１２は、発電機または負荷等を模擬する。モデル演算部１１２は、実行した模擬によって得られた電圧値および電流値をデジタル信号として出力する。モデル演算部１１２から出力されるデジタル信号は、デジタルアナログ変換部１２０によってアナログ信号に変換される。

【0030】

アナログフィルタ部１３０は、デジタルアナログ変換部１２０から出力されたアナログ信号に含まれるデジタルアナログ変換で発生する階段状成分を除去する。調整回路１４０は、演算装置１３からの出力信号を調整する。具体的には、調整回路１４０は、アナログフィルタ部１３０を通過した信号のゲイン（利得）とオフセットとを調整する。アナログフィルタ部１３０を通過することによって信号波形が変化する。調整回路１４０は、信号のゲインとオフセットとを調整することで、アナログフィルタ部１３０を通過した信号波形を調整する。

【0031】

デジタルアナログ変換部１２０に供給される電源電圧±Ｖ１は、±１５Ｖ程度であってよい。デジタルアナログ変換部１２０における信号の電圧レベルを高くすることによって、Ｓ／Ｎ比を高める。増幅器２３４（ゲイン回路）は、配線１４２を通じて調整回路１４０から信号を受信する。

【0032】

調整回路２３２は、増幅器２３４におけるゲイン（利得）およびオフセットを調整するための回路である。増幅器２３４は、受信した信号を、調整回路２３２によって調整されたゲインで増幅する。一例において、ゲインは１以下であってよい。したがって、増幅器２３４の出力信号が、入力信号より小さくなってよい。

【0033】

モデル演算部１１２から出力されるデジタル信号が、定格電流に対する割合を示す場合がある。モデル演算部１１２が模擬する発電機等の種類を変更した場合、発電機等の定格電流が変化する。模擬対象の発電機等の定格電流が変化した場合、調整回路２３２および増幅器２３４は、発電機等の定格電流に合わせて、増幅器２３４におけるゲイン（利得）を調整する。これにより、シミュレーション装置１０ａがアナログモデル１２に出力する電流が発電機等の定格電流に対応した適切な値に調整される。この調整は、定格設定と呼ばれる。

【0034】

電流増幅回路２１０は、例えば、第１のトランジスタと第２のトランジスタを含む。電流増幅回路２１０には、デジタルアナログ変換部１２０に印加される電源電圧±Ｖ１より高い電源電圧±Ｖ２が印加されてよい。±Ｖ２は、例えば、±２００Ｖである。

【0035】

電流増幅回路２１０において、第１のトランジスタと第２のトランジスタのベース同士の接続点が入力端であり、第１のトランジスタのコレクタと第２のトランジスタのエミッタとの接続点を出力端であってよい。但し、電流増幅回路２１０は、この構成に限られない。

【0036】

測定部２２０は、電流増幅回路２１０から出力されるアナログ信号を測定する。具体的には、測定部２２０は、電流増幅回路２１０から出力されるアナログ電圧およびアナログ電流を測定してよい。本例では、アイソレーションアンプ２２２の入力部が電流増幅回路２１０の出力端に接続される。アイソレーションアンプ２２２は、入力部と出力部間を絶縁した増幅器である。アイソレーションアンプ２２２が、電流増幅回路２１０から出力されるアナログ電圧を取得する。アイソレーションアンプ２２２の出力部は、アナログフィルタ部２２４に入力される。アナログフィルタ部２２４は、アイソレーションアンプ２２２からの出力信号をフィルタリングしてノイズ成分等を除去する。調整回路２３０は、アナログフィルタ部２２４を通過した信号のゲイン（利得）とオフセットとを調整する。調整回路２３０から出力された信号は、配線１４４を介して、演算装置１３におけるアナログフィルタ部１４６に入力される。

【0037】

アナログフィルタ部１４６は、配線１４４を介して出力増幅装置１４から入力された信号をフィルタリングしてノイズ成分等を除去する。これによって、第１筐体１０３と第２筐体１０４の外部を通過する配線１４４におけるノイズの影響を低減する。調整回路１４８は、アナログフィルタ部１４６を通過した信号のゲイン（利得）とオフセットとを調整する。アナログデジタル変換部１５０は、調整回路１４８によって調整されたアナログ信号をデジタル値に変換する。アナログデジタル変換部１５０は、デジタル値を、デジタル演算部であるモデル演算部１１２に入力する。

【0038】

比較例におけるシミュレーション装置１０ａにおいては、演算装置１３と出力増幅装置１４が別個の筐体に収納された独立な装置である。したがって、演算装置１３は、調整回路１４０および調整回路１４８を有する一方、出力増幅装置１４は、調整回路２３０および調整回路２３２を有する。換言すれば、演算装置１３および出力増幅装置１４は、それぞれ独立して、信号を調整する調整回路を備える。一方で、演算装置１３および出力増幅装置１４において、それぞれ調整回路を設けることは、装置の精度向上を困難にし、定格容量の低減ならびに小型化を妨げる要因となる。

【0039】

比較例においては、モデル演算部１１２が模擬する発電機等の定格電流に合わせて信号レベルを調整するために調整回路２３２および増幅器２３４が出力増幅装置１４に設けられる。しかし、調整回路２３２および増幅器２３４が出力増幅装置１４に設けられると温度変化等の影響を受けやすくなるため精度低下の原因になる。また、演算装置１３と出力増幅装置１４が互いに別個の筐体である第１筐体１０３、第２筐体１０４に収納される。これに起因して、第１筐体１０３および第２筐体１０４間を連結する配線１４２および配線１４４が第１筐体１０３および第２筐体の外部を通過するので、ノイズの影響を受けやすい。

【0040】

［本発明の実施形態］ 次に、本発明の実施形態のシミュレーション装置１０を説明する。図２に示されるシミュレーション装置１０は、デジタル演算部１１０、デジタルアナログ変換部１２０、アナログフィルタ部１３０、調整回路１４０、およびアナログデジタル変換部１５０を備える。これらの構成は、第１基板１００に設けられてよい。シミュレーション装置１０は、電流増幅回路２１０および測定部２２０を備える。電流増幅回路２１０および測定部２２０は、第２基板２００に設けられていてよい。電流増幅回路２１０は、出力回路の一例である。出力回路は、電圧増幅回路でもよい。シミュレーション装置１０は、図２に示される場合に限定されない。一例において、電流増幅回路２１０および測定部２２０が一つの基板に設けられていてもよい。また、３以上の基板に分かれて各構成が配置されていてもよい。

【0041】

デジタル演算部１１０は、電力設備を模擬する。電力設備は、火力発電所、原子力発電所、風力発電所、[0]太陽光発電システム、水力発電所、または負荷であってよい。デジタル演算部１１０は、模擬する設備に対応するモデル演算部１１２を備えてよい。モデル演算部１１２は、発電機または負荷等を模擬演算する。モデル演算部１１２は、実行した模擬によって得られた電圧値および電流値等の物理量をデジタル信号として出力する。モデル演算部１１２の構成は、従来の電力系統シミュレータの場合と同様であるので、詳しい説明を省略する。デジタル演算部１１０は、プログラム可能な集積回路によって構成されてよい。一例において、デジタル演算部１１０は、プログラム可能な集積回路としてＦＰＧＡ（field-programmable gate array）を含んでよい。ＦＰＧＡはゲートアレイ、ＲＡＭ、および制御部を含んでよい。

【0042】

本例においては、シミュレーション装置１０は、デジタル演算部１１０の出力を調整してデジタルアナログ変換部１２０に入力するデジタル増幅部１１４を含む。デジタル増幅部１１４は、デジタル演算部１１０におけるプログラム可能な集積回路によって構成されてよい。一例において、デジタル増幅部１１４は、ＦＰＧＡ（field-programmable gate array）によって構成されてよい。ＦＰＧＡ自体の構成は、通常のＦＰＧＡと同様であるので、詳しい説明は省略する。

【0043】

モデル演算部１１２が出力するデジタル信号が、定格電流に対する割合を示す場合がある。モデル演算部１１２が模擬する発電機等の種類を変更した場合、発電機等の定格電流が変化する。比較例では、図３における調整回路２３２および増幅器２３４が、発電機等の定格電流に合わせて、増幅器２３４におけるゲイン（利得）を調整する。これに対し、本実施形態におけるシミュレーション装置１０は、デジタル増幅部１１４が発電機等の定格電流に合わせて、増幅器２３４におけるゲイン（利得）を調整する。したがって、本例においては、比較例における調整回路２３２および増幅器２３４を省略することができる。

【0044】

デジタルアナログ変換部１２０、アナログフィルタ部１３０、調整回路１４０、アナログデジタル変換部１５０、電流増幅回路２１０、および測定部２２０の構成は、比較例の場合と同様である。したがって、繰り返しの詳しい説明は省略する。電流増幅回路２１０は、デジタル演算部１１０の出力に応じたアナログ電流およびアナログ電圧をアナログモデル１２に出力する出力回路の一例である。本例では、デジタル演算部１１０の出力がデジタルアナログ変換部１２０、アナログフィルタ部１３０、および調整回路１４０による各処理を経て、電流増幅回路２１０に入力される。電流増幅回路２１０は、入力された信号に基づいて、デジタル演算部１１０の出力に応じたアナログ電流およびアナログ電圧をアナログモデル１２に出力する。換言すれば、出力回路が電流増幅回路２１０を含んでいる。

【0045】

本実施形態のシミュレーション装置１０は、デジタル演算部１１０と出力回路（一例において、電流増幅回路２１０）とを共に収容する一つの筐体１０２を備える。換言すれば、シミュレーション装置１０は、比較例における演算装置１３および出力増幅装置１４を一つの装置に一体化する。

【0046】

測定部２２０は、電流増幅回路２１０から出力されるアナログ信号を測定する。アナログデジタル変換部１５０は、測定部２２０による測定に基づいて得られるアナログ信号をデジタル値に変換してデジタル演算部１１０に入力する。本実施形態のシミュレーション装置１０においては、測定部２２０とアナログデジタル変換部１５０とが直接接続されている。測定部２２０とアナログデジタル変換部１５０との間は、２０ｃｍ以下の長さの配線１４４によって接続されてよい。

【0047】

図３の比較例においては測定部２２０とアナログデジタル変換部１５０との間に、アナログフィルタ部１４６および調整回路１４８が設けられていたが、本実施形態においては、アナログフィルタ部１４６および調整回路１４８が省略されている。本実施形態では、電流増幅回路２１０の出力端とアナログデジタル変換部１５０との間に設けられるアナログフィルタ部は、アナログフィルタ部２２４の一つしかない。電流増幅回路２１０の出力端とアナログデジタル変換部１５０との間にアナログフィルタが２段以上ない。

【0048】

図４は、本発明のシミュレーション装置１０の一例を示すブロック図である。図５は、比較例のシミュレーション装置１０ａの一例を示すブロック図である。図４および図５においては、図２および図３において説明された構成のうち、主として調整回路を示している。

【0049】

図４に示される本実施形態におけるシミュレーション装置１０において、デジタル演算部１１０と電流増幅回路２１０との間には、第１調整回路として調整回路１４０が一つだけ設けられ、それ以外の調整回路が設けられていない。電流増幅回路２１０とアナログデジタル変換部１５０との間には、第２調整回路として調整回路２３０が一つだけ設けられ、それ以外の調整回路が設けられていない。

【0050】

図６は、調整回路の一例を示す。本例では、調整回路１４０の構成を示す。調整回路１４０は、増幅器２５２、ゲイン調整回路２５４、オフセット調整回路２５６を備える。ゲイン調整回路２５４は、増幅器２５２の入力端の一方と出力端との間に設けられる可変帰還抵抗２５５を含む。オフセット調整回路２５６は、増幅器２５２の入力端の他方に接続される可変入力抵抗２５７を備える。

【0051】

可変帰還抵抗２５５および可変入力抵抗２５７には、機械的なつまみが設けられている。一例において、工場での出荷時に、作業担当者がマイナスドライバ等を用いて可変帰還抵抗２５５の回転部分を回動させることで抵抗値を調整する。これによって信号のゲインが調整される。一例において、作業担当者が可変入力抵抗２５７の回転部分を回動させることで抵抗値を調整する。これによって信号のオフセットが調整される。

【0052】

したがって、デジタル演算部１１０と電流増幅回路２１０との間には、信号のゲインを調整するためのゲイン調整回路２５４（第１ゲイン調整回路）が一つだけ設けられる。デジタル演算部１１０と電流増幅回路２１０との間には、信号のオフセットを調整するためのオフセット調整回路２５６（第１オフセット調整回路）が一つだけ設けられる。換言すれば、デジタル演算部１１０と電流増幅回路２１０との間には、可変抵抗器の機械的な回転つまみが、２つだけ設けられてよい。

【0053】

調整回路２３０も、図６と同様の構成を有してよい。したがって、電流増幅回路２１０とアナログデジタル変換部１５０との間には、信号のゲインを調整するためのゲイン調整回路２５４（第２ゲイン調整回路）が一つだけ設けられる。電流増幅回路２１０とアナログデジタル変換部１５０との間には、信号のオフセットを調整するためのオフセット調整回路２５６（第２オフセット調整回路）が一つだけ設けられる。換言すれば、デジタル演算部１１０とアナログデジタル変換部１５０との間には、可変抵抗器の機械的な回転つまみが、２つだけ設けられてよい。

【0054】

本実施形態のシミュレーション装置１０によれば、装置毎に設けられて機能が重複していた調整回路の数を削減することができる。また、アナログ回路における増幅器２３４（ゲイン回路）で実行していた定格設定処理をデジタル演算部１１０におけるデジタル増幅部（ゲイン処理）に置き換えた。これらの構成によって、誤差の発生要因である温度ドリフトの影響を低減できるとともに、定格電圧および定格電流の低減と装置の小型化が可能になる。

【0055】

一つの筐体１０２内にデジタル演算部１１０と、アナログモデル１２への出力回路とを一つの筐体１０２に収容するので、装置の小型化が可能になる。配線１４２および配線１４４を筐体の外に設ける必要がないので、ノイズの影響を受けにくくできる。測定部２２０とアナログデジタル変換部１５０との間は、２０ｃｍ以下の長さの配線１４４によって接続されてよい。配線１４４の距離を短くすることができるので、省スペース化および低ノイズ化に寄与する。

【0056】

図７は、本発明のシミュレーション装置１０の他の例を示す。シミュレーション装置１０は、デジタルアナログ変換部１２０と電流増幅回路２１０との間にアナログフィルタ部１３０を備えている。本例においては、シミュレーション装置１０は、アナログフィルタ部１３０と電流増幅回路２１０との間に調整回路１４０を有しない。アナログフィルタ部１３０と電流増幅回路２１０とは直接配線で連結されている。「直接配線で連結」とは配線以外のアナログ素子がないことを意味し、特に、アナログ電圧増幅回路が存在しないことを意味する。なお、アナログフィルタ部１３０は、デジタルアナログ変換部１２０に供給される電源電圧±Ｖ１と同じ電源電圧が供給されてよい。一方、電流増幅回路２１０は、デジタルアナログ変換部１２０に印加される電源電圧±Ｖ１より高い電源電圧±Ｖ２が印加されてよい。

【0057】

本例においては、デジタルアナログ変換部１２０の後段に接続されるアナログフィルタ部１３０の出力が測定される。測定には、測定部２２０と同様の構成が用いられてよい。測定結果は、アナログデジタル変換部１５２を介してデジタル演算部１１０にフィードバックされる。デジタル演算部１１０は、フィードバックされた測定結果を取得する。フィードバックされた測定結果に基づいて、デジタル増幅部１１４は信号に対するゲインおよびオフセットを調整する。具体的には、デジタルアナログ変換部１２０が基準となる信号を出力した場合に、アナログフィルタ部１３０後のアナログ信号が予め定められた値を有する信号となるにように、デジタル増幅部１１４は信号に対するゲインおよびオフセットを調整してよい。調整されたゲインおよびオフセットを用いてデジタル増幅部１１４は、モデル演算部１１２からの信号を処理する。

【0058】

本例によれば、アナログフィルタ部１３０の出力側の調整回路１４０を省略することができる。したがって、作業担当者が調整回路１４０を用いて調整する負担を軽減することできる。

【0059】

図８は、本発明のシミュレーション装置１０の他の例を示す。上述した図２および図７に示される例では、デジタルアナログ変換部１２０およびアナログデジタル変換部１５０がデジタル演算部１１０と同じ第１基板に配置されていたが、本発明のシミュレーション装置１０は、この場合に限られない。また、上述した図２および図７に示される例では、デジタル演算部１１０として１つのＦＰＧＡが設けられている場合が示されたが、本発明のシミュレーション装置１０は、この場合に限られない。本例においては、シミュレーション装置１０は、デジタル演算部１１０に加えて、他のデジタル演算部１６２、１６４を含む。

【0060】

図８に示される例では、デジタル演算部１１０、デジタル演算部１６２、およびデジタル演算部１６４が相互に通信可能に接続されている。一例において、デジタル演算部１１０は、ＦＰＧＡ等のプログラム可能な集積回路で構成されてよい。デジタル演算部１６２およびデジタル演算部１６４はデジタル信号処理装置（ＤＳＰ）であってよい。

【0061】

デジタル演算部１１０は、図２および図７で説明した構成と同様である。一例において、デジタル演算部１６２は、ＬＡＮ（ローカルエリアネットワーク）により管理システムとの通信インタフェースの処理を実行する。一例において、デジタル演算部１６４は、発電機制御等の数式演算を実行する。また、デジタル演算部１１０は、アナログ入力端子、アナログ出力端子、デジタル入力端子、およびデジタル出力端子を備えてよい。アナログ入力端子からはアナログ信号が入力される。入力されたアナログ信号は、アナログデジタル変換部１７５によってデジタル値に変換されてデジタル演算部１１０に入力される。アナログ出力端子には、デジタル演算部１１０からのデジタル信号がデジタルアナログ変換部１７６によってアナログ値に変換されて外部に出力される。例えば、アナログ計測器をアナログ入力端子およびアナログ出力端子に接続することもできる。

【0062】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0063】

１・・シミュレーションシステム、１０・・シミュレーション装置、１２・・アナログモデル、１３・・演算装置、１４・・出力増幅装置、１００・・第１基板、１０２・・筐体、１０３・・第１筐体、１０４・・第２筐体、１１０・・デジタル演算部、１１２・・モデル演算部、１１４・・デジタル増幅部、１２０・・デジタルアナログ変換部、１３０・・アナログフィルタ部、１４０・・調整回路、１４２・・配線、１４４・・配線、１４６・・アナログフィルタ部、１４８・・調整回路、１５０・・アナログデジタル変換部、１５２・・アナログデジタル変換部、１６２・・デジタル演算部、１６４・・デジタル演算部、１７５・・アナログデジタル変換部、１７６・・デジタルアナログ変換部、２００・・第２基板、２１０・・電流増幅回路、２２０・・測定部、２２２・・アイソレーションアンプ、２２４・・アナログフィルタ部、２３０・・調整回路、２３２・・調整回路、２３４・・増幅器、２５２・・増幅器、２５４・・ゲイン調整回路、２５５・・可変帰還抵抗、２５６・・オフセット調整回路、２５７・・可変入力抵抗

【要約】

【課題】小型化および定格容量を低減可能なシミュレーション装置を提供する。
【解決手段】シミュレーション装置は、電力設備を模擬するデジタル演算部と、デジタル演算部の出力に応じたアナログ電流およびアナログ電圧をアナログモデルに出力する出力回路と、デジタル演算部と出力回路とを収容する一つの筐体と、を備える。シミュレーション装置は、デジタル演算部の出力を調整してデジタルアナログ変換部に入力するデジタル増幅部を含んでいる。
【選択図】図２

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】