特許第6823637号(P6823637)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧

<>
  • 特許6823637-半導体装置 図000010
  • 特許6823637-半導体装置 図000011
  • 特許6823637-半導体装置 図000012
  • 特許6823637-半導体装置 図000013
  • 特許6823637-半導体装置 図000014
  • 特許6823637-半導体装置 図000015
  • 特許6823637-半導体装置 図000016
  • 特許6823637-半導体装置 図000017
  • 特許6823637-半導体装置 図000018
  • 特許6823637-半導体装置 図000019
  • 特許6823637-半導体装置 図000020
  • 特許6823637-半導体装置 図000021
  • 特許6823637-半導体装置 図000022
  • 特許6823637-半導体装置 図000023
  • 特許6823637-半導体装置 図000024
  • 特許6823637-半導体装置 図000025
  • 特許6823637-半導体装置 図000026
  • 特許6823637-半導体装置 図000027
  • 特許6823637-半導体装置 図000028
  • 特許6823637-半導体装置 図000029
  • 特許6823637-半導体装置 図000030
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6823637
(24)【登録日】2021年1月13日
(45)【発行日】2021年2月3日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   G01K 7/01 20060101AFI20210121BHJP
   G01K 7/00 20060101ALI20210121BHJP
【FI】
   G01K7/01 C
   G01K7/00 321C
【請求項の数】9
【全頁数】22
(21)【出願番号】特願2018-231478(P2018-231478)
(22)【出願日】2018年12月11日
(62)【分割の表示】特願2014-168171(P2014-168171)の分割
【原出願日】2014年8月21日
(65)【公開番号】特開2019-70656(P2019-70656A)
(43)【公開日】2019年5月9日
【審査請求日】2018年12月11日
(73)【特許権者】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】矢山 浩輔
【審査官】 平野 真樹
(56)【参考文献】
【文献】 特開2007−192718(JP,A)
【文献】 特開2011−086742(JP,A)
【文献】 特開2010−177612(JP,A)
【文献】 特開2004−072289(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G01K 7/00,7/01
H03M 1/06−1/10
(57)【特許請求の範囲】
【請求項1】
温度に応じたアナログの検知信号を生成する温度検知部と、
前記検知信号をデジタルの出力信号に変換するAD変換部と、
を備え、
前記温度検知部は、前記検知信号として、温度に依存する温度依存信号と温度に依存しない一定レベルの非温度依存信号とを生成し、第1の温度変化率調整信号に基づいて、前記非温度依存信号の誤差を補正し、
前記AD変換部は、第2の温度変化率調整信号に基づいて温度変化率を調整し、前記温度依存信号に基づく対象信号のレベルと前記非温度依存信号に基づく基準信号のレベルとを比較して、調整された前記温度変化率に応じた前記出力信号を生成する、
前記AD変換部は、前記第2の温度変化率調整信号に基づいて、前記基準信号のレベルを調整する、
前記AD変換部は、前記非温度依存信号を複数の分圧電圧に分圧し前記基準信号を生成する分圧部を備え、
前記分圧部は、前記第2の温度変化率調整信号に基づいて、前記複数の分圧電圧のレベルを調整する、
半導体装置。
【請求項2】
前記分圧部は、前記第2の温度変化率調整信号に基づいて、前記複数の分圧電圧の間の電位差を調整する、
請求項に記載の半導体装置。
【請求項3】
前記分圧部は、直列接続された複数の分圧抵抗素子を備え、
前記複数の分圧抵抗素子のうち最も低レベル側の分圧抵抗素子は、前記第2の温度変化率調整信号に基づいて、抵抗値を変更する、
請求項に記載の半導体装置。
【請求項4】
前記分圧部は、直列接続された複数の分圧抵抗素子を備え、
前記複数の分圧抵抗素子のうち最も高レベル側の分圧抵抗素子は、前記第2の温度変化率調整信号に基づいて、抵抗値を変更する、
請求項に記載の半導体装置。
【請求項5】
前記第1の温度変化率調整信号を記憶する第1の温度変化率調整データ記憶部と、
前記第2の温度変化率調整信号を記憶する第2の温度変化率調整データ記憶部と、
を備え、
前記温度検知部は、前記第1の温度変化率調整データ記憶部から取得する前記第1の温度変化率調整信号に基づいて前記誤差を補正し、
前記AD変換部は、前記第2の温度変化率調整データ記憶部から取得する前記第2の温度変化率調整信号に基づいて前記温度変化率を調整する、
請求項1〜4のいずれか1項に記載の半導体装置。
【請求項6】
前記温度検知部は、
第1の電位と第2の電位の間で、並列に接続されて互いの制御端子から前記非温度依存信号を出力する第1及び第2のトランジスタと、
前記第1及び第2のトランジスタと前記第2の電位の間で、直列に接続されてその直列接続の中間ノードから前記温度依存信号を出力する第1及び第2の抵抗素子と、
を備え、
前記第1の抵抗素子は、前記第1の温度変化率調整信号に基づいて、抵抗値を変更する、
請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
前記温度検知部は、
カレントミラー接続された第1及び第2のトランジスタと、
前記第1のトランジスタと直列に接続されて、前記第1のトランジスタとの中間ノードから前記非温度依存信号を出力する第1の抵抗素子と、
前記第2のトランジスタと直列に接続されて、前記第2のトランジスタとの中間ノードから前記温度依存信号を出力する第2の抵抗素子と、を備え、
前記第1の抵抗素子及び前記第2の抵抗素子は、前記第1の温度変化率調整信号に基づいて、抵抗値を変更する、
請求項1〜5のいずれか1項に記載の半導体装置。
【請求項8】
前記半導体装置は、発振回路を更に有し、
前記発振回路の発振周波数は、前記AD変換部の出力信号に基づいて調整される、
請求項1に記載の半導体装置。
【請求項9】
前記発振回路には、前記半導体装置の外部においてセラミック発振子が接続される、
請求項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関し、例えば、温度を検知する半導体装置に関する。
【背景技術】
【0002】
近年、LSI(Large Scale Integration)の微細化に伴った電流密度上昇により温度管理の必要性が増加しており、また、センサ類の1チップ化などが要求されていることから、マイコンやSoC(System on a Chip)などの半導体装置への温度センサの搭載が増加している。半導体装置に搭載される温度センサは、検出する温度に対応したデジタル値のデジタル出力信号を出力し、このデジタル出力信号を用いることで様々なアプリケーションが実現可能となる。
【0003】
関連する技術として、例えば、特許文献1〜3が知られている。特許文献1及び2には、温度センサの出力誤差を補正する技術が記載されている。特許文献3には、温度センサの出力に応じて、発振回路の発振周波数のバラツキを調整する技術が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2008−97805号公報
【特許文献2】実開昭62−84729号公報
【特許文献3】特開2004−72289号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
従来の半導体装置では、温度センサの温度に対するデジタル出力信号の出力特性について、ある程度補正することができるものの、様々なアプリケーションに適応するような所望の出力特性を得ることが困難であるという問題があった。
【0006】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
一実施の形態によれば、半導体装置は、温度を検知する温度検知部と、アナログ/デジタル変換を行うAD変換部を備えている。温度検知部は、温度に応じたアナログの検知信号を生成する。AD変換部は、出力特性である温度変化率を調整する温度変化率調整信号に基づいて、検知信号を調整された温度変化率に応じたデジタルの出力信号に変換する。
【発明の効果】
【0008】
前記一実施の形態によれば、温度に対応した所望の出力特性を得ることができる。
【図面の簡単な説明】
【0009】
図1】実施の形態に係る半導体装置の概要構成を示す構成図である。
図2】実施の形態に係る半導体装置の出力特性を説明するためのグラフである。
図3】実施の形態1に係る半導体装置の構成例を示す構成図である。
図4】実施の形態1に係る温度検知部の構成例を示す回路図である。
図5】実施の形態1に係る可変抵抗の構成例を示す回路図である。
図6】実施の形態1に係るADC部の構成例を示す回路図である。
図7】実施の形態1に係るADC部の動作を説明するためのグラフである。
図8】実施の形態1に係る半導体装置の調整方法を説明するためのグラフである。
図9】実施の形態1に係る半導体装置の調整方法を説明するためのグラフである。
図10】実施の形態2に係る温度検知部の構成例を示す回路図である。
図11】実施の形態2に係るADC部の構成例を示す回路図である。
図12】実施の形態2に係る半導体装置の調整方法を説明するためのグラフである。
図13】実施の形態3に係る温度検知部の構成例を示す回路図である。
図14】実施の形態4に係る温度計の応用例の構成を示す構成図である。
図15】実施の形態4に係る温度計の応用例の調整方法を説明するためのグラフである。
図16】実施の形態5に係る時計の応用例の構成を示す構成図である。
図17】実施の形態5に係る時計の応用例で使用する発振子の特性を示すグラフである。
図18】実施の形態5に係る時計の応用例の調整方法を説明するためのグラフである。
図19】実施の形態6に係る揮発性メモリ制御装置の応用例の構成を示す構成図である。
図20】実施の形態6に係る揮発性メモリ制御装置の調整方法を説明するためのグラフである。
図21】実施の形態7に係るマイコンシステムの応用例の構成を示す構成図である。
【発明を実施するための形態】
【0010】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、CPU、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【0011】
(実施の形態の概要)
図1は、後述する実施の形態に係る半導体装置の概要の一例を示している。図1に示すように、実施の形態に係る半導体装置10は、温度に応じたデジタルのデジタル出力信号(デジタル値)を出力する装置であり、温度を検知する温度検知部11と、アナログ/デジタル変換を行うAD変換部12とを備えている。温度検知部11は、温度に応じたアナログのアナログ検知信号を生成する。AD変換部12は、温度変化率を調整する温度変化率調整信号に基づいて、アナログ検知信号を調整された温度変化率に応じたデジタルのデジタル出力信号に変換する。
【0012】
ここで、温度変化率とは、図2のように、デジタル出力信号(出力コード)の変化と温度の傾きをいう。すなわち、温度変化率は、温度センサの出力特性(検出特性)であり、出力ビット(1ビット)に対応する検出温度の変化であり、ビット当たりの感度、分解能、温度係数であるとも言える。
【0013】
図1のように、実施の形態では、温度変化率調整信号に基づいて温度変化率が調整され、調整された温度変化率で変化するデジタル出力信号を出力する。これにより、温度変化率を自由に変更することができるため、様々なアプリケーションに合わせて所望の特性の出力信号を得ることができる。
【0014】
なお、上記特許文献1及び2には、温度センサの出力誤差を補正することが記載されているものの、温度変化率を任意に調整することについては開示していない。また、特許文献3には、温度センサを用いて発振周波数の誤差を補正する周波数調整回路が記載されているものの、温度センサの出力を調整することについては開示していない。
【0015】
(実施の形態1)
以下、図面を参照して実施の形態1について説明する。図3は、本実施の形態に係る半導体装置の構成を示している。図3に示すように、半導体装置100は、温度センサ110、第1の調整用不揮発性メモリ121、第2の調整用不揮発性メモリ122を備えている。さらに、温度センサ110は、温度検知部111、ADC(Analog/Digital Converter)部112を備えている。
【0016】
第1の調整用不揮発性メモリ(誤差補正データ記憶部)121は、出荷時調整用不揮発性メモリである。第1の調整用不揮発性メモリ121は、温度検知部111の製造ばらつきなどによる誤差(温度変化率含む)を調整(補正、トリミング)する出荷時調整データ(誤差補正データ)を記憶し、出荷時調整データを温度検知部111へ供給する。出荷時調整データは、半導体装置の出荷時に固定される値のデータであり、その後変更されることはない。このため、第1の調整用不揮発性メモリ121は、例えば、ヒューズ等の記憶データが変更不可能な不揮発性メモリである。
【0017】
第2の調整用不揮発性メモリ(温度変化率調整データ記憶部)122は、第1の調整用不揮発性メモリ121とは別の調整用不揮発性メモリである。第2の調整用不揮発性メモリ122は、ユーザが温度変化率を調整(設定)する温度変化率調整データを記憶し、温度変化率調整データをADC部112へ供給する。温度変化率調整データは、ユーザがアプリケーションに応じて任意の値に変更可能なデータである。このため、第2の調整用不揮発性メモリ122は、例えば、フラッシュメモリ等の記憶データが変更可能な不揮発性メモリである。なお、第2の調整用不揮発性メモリ122は、半導体装置の使用時に温度変化率調整データを記憶できればよいため、揮発性メモリでもよい。
【0018】
第1の調整用不揮発性メモリ121と第2の調整用不揮発性メモリ122は、1つの半導体記憶装置で構成されてもよい。また、第1の調整用不揮発性メモリ121と第2の調整用不揮発性メモリ122は、半導体装置100の外部に備えていてもよく、出荷時調整データと温度変化率調整データを外部から半導体装置100に入力してもよい。
【0019】
本実施の形態では、主に、第1の調整用不揮発性メモリ121により誤差を補正し、第2の調整用不揮発性メモリ122により温度変化率を調整している。換言すると、第1の調整用不揮発性メモリ121と第2の調整用不揮発性メモリ122の2つのメモリによって温度センサの出力特性である温度変化率を調整しているとも言える。第1の調整用不揮発性メモリ121と第2の調整用不揮発性メモリ122を用いることにより、僅かなメモリ領域を確保することで、それぞれの用途に最適な温度変化率をユーザが容易に設定可能となる。
【0020】
温度センサ(温度センサ部)110は、半導体装置100に搭載された温度を検知(検出)するセンサであり、検知する半導体装置100の温度に応じたデジタル出力信号を出力する。
【0021】
温度検知部111は、温度に応じたアナログの検知信号を生成する。温度検知部111は、第1の調整用不揮発性メモリ121の出荷時調整データ(誤差補正信号)に基づいて、検知信号を補正し、補正された検知信号を出力する。温度検知部111は、検知信号として、温度に依存しない一定電圧の第1の信号(非温度依存信号、VBGR)、温度に依存した電圧の第2の信号(温度依存信号、Vptat)を生成し、ADC部112へ出力する。
【0022】
ADC部112は、温度検知部111が生成したアナログの検知信号をAD変換し、デジタル出力信号を生成する。ADC部112は、第2の調整用不揮発性メモリ122の温度変化率調整データ(温度変化率調整信号)に基づいて、温度変化率を調整し、調整された温度変化率のデジタル出力信号を生成する。ADC部112は、第1の信号(VBGR)及び第2の信号(Vptat)に基づいて、具体的には、VBGRを参照しつつVptatをデジタル値に変換する。
【0023】
図4は、本実施の形態に係る温度検知部111の回路構成の具体例を示している。温度検知部111は、VptatとVBGRの2種類の基準電圧を出力する回路であり、例えば、ブロコウ型のバンドギャップリファレンス回路である。
【0024】
図4に示すように、温度検知部111は、抵抗R1、R2、R3、R5、R6とバイポーラトランジスタBJ1、BJ2、オペアンプOP1を備えている。バイポーラトランジスタBJ1、BJ2は、例えば、NPN型のバイポーラトランジスタである。
【0025】
電源電位(第1の電位)と接地電位(第2の電位)の間に、抵抗R1、バイポーラトランジスタBJ1(第1のトランジスタ)が直列に接続され、抵抗R2、バイポーラトランジスタBJ2(第2のトランジスタ)、抵抗R3が直列に接続され、抵抗R1、バイポーラトランジスタBJ1と抵抗R2、バイポーラトランジスタBJ2、抵抗R3とが並列に接続されている。バイポーラトランジスタBJ1及び抵抗R3と、接地電位との間に、抵抗R6(第1の抵抗素子)、抵抗R5(第2の抵抗素子)が直列に接続されている。
【0026】
抵抗R1とバイポーラトランジスタBJ1との間のノードが、オペアンプOP1の一方の入力端子に接続され、抵抗R2とバイポーラトランジスタBJ2との間のノードが、オペアンプOP1の他方の入力端子に接続されている。オペアンプOP1の出力端子と、バイポーラトランジスタBJ1のベースと、バイポーラトランジスタBJ2のベースとが共通接続されており、この共通接続の電圧がVBGRとして出力される。抵抗R6と抵抗R5の間のノードの電圧がVptatとして出力される。
【0027】
ここで、バイポーラトランジスタBJ1及びBJ2の並列数をそれぞれM1、M2とし、抵抗R1とR2は等しい抵抗値とする。そうすると、VptatとVBGRは、次の式(1)、式(2)となる。なお、以下の式において、k:ボルツマン定数、q:電荷素量、n:バイポーラトランジスタの比(=M2/M1)、T:絶対温度、Eg:Siのバンドギャップエネルギー、A:比例定数、Ic:バイポーラトランジスタのコレクタ電流、R4:R5+R6である。
【数1】
【数2】
【0028】
バイポーラトランジスタBJ1及びBJ2の電圧Vbeは、次の式(3)となるため、上記式(2)及び式(3)より、VBGRは次の式(4)と表すことができる。
【数3】
【数4】
【0029】
上記式(1)より、Vptatは絶対温度Tに比例する特性を持ち、上記式(3)より、VbeはVptatと逆の特性を持つ。このため、上記式(4)より、VBGRは、Vbeの持つ負の温度依存性とVptatの正の温度依存性で打ち消すように抵抗を調整することで温度に対して一定の特性を持つことができる。
【0030】
この抵抗の調整用にR6を可変抵抗とし、第1の調整用不揮発性メモリ121の値に応じて抵抗値を変更することで、Vptatの値を変えずにVBGR(電圧のレベル)の誤差を調整することが可能となる。なお、R3やR5を可変抵抗として誤差を調整してもよい。
【0031】
図5は、可変抵抗R6の回路構成の具体例を示している。この方法によりR6は第1の調整用不揮発性メモリ121に格納されるコードの値(誤差補正データ)に応じて抵抗値を変えることができる。例えば、誤差補正データとして、第1の調整用不揮発性メモリ121に4ビットのTRIM[3:0]が格納されている。
【0032】
図5に示すように、可変抵抗R6は、MOSトランジスタM0〜M3、複数の抵抗rを備えている。MOSトランジスタM3と1つの抵抗rとが並列接続され、MOSトランジスタM2と2つの抵抗rとが並列接続され、MOSトランジスタM1と4つの抵抗rとが並列接続され、MOSトランジスタM0と8つの抵抗rとが並列接続されている。さらに、これらの並列接続されたMOSトランジスタ及び抵抗rが、MOSトランジスタM3、M2、M1、M0の順に直列接続されている。
【0033】
MOSトランジスタM0〜M3のゲートに、第1の調整用不揮発性メモリ121のTRIM[0]〜[3]がそれぞれ供給される。TRIM[0]〜[3]のビット値(ハイ/ロー)によりMOSトランジスタM0〜M3のオン/オフを切り替えることで、可変抵抗R6の抵抗値を調整する。TRIM[3]の1/0によりr(1つの抵抗rの抵抗値)の増減を調整し、TRIM[2]の1/0によりr/2の増減を調整し、TRIM[1]の1/0によりr/4の増減を調整し、TRIM[0]の1/0によりr/8の増減を調整する。
【0034】
図6は、本実施の形態に係るADC部112の回路構成の具体例を示している。ADC部112は、温度検知部111が出力する2つの電圧の特性を用い、温度情報をデジタル出力信号(OUT[2:0])に変換する。ADC部112は、説明を容易にするため3bitの基本的な逐次比較型のADCを例とする。実際に用いる場合は、用途に応じてbit数や精度を向上させる対策が必要となる。また、ADC部112は、温度検知部111の2つの電圧を用いてAD変換する構成であればよいため、逐次比較型以外のADC、例えばデルタシグマ型のADC等であってもよい。
【0035】
図6に示すように、ADC部112は、オペアンプOP2、抵抗RH、複数の抵抗Ra(Ra1〜Ra6)、抵抗RL、スイッチSW0〜SW6、コンパレータCMP、ロジック回路LGを備えている。オペアンプOP2は、一方の入力端子に温度検知部111が生成したVBGRが入力され、他方の入力端子にはオペアンプOP2の出力端子がフィードバック接続されている。
【0036】
オペアンプOP2の出力端子と接地電位との間に、抵抗RH、6つの抵抗Ra(Ra1〜Ra6)、抵抗RLが直列接続されている。抵抗RH、抵抗Ra1〜Ra6、抵抗RLの各中間ノードと、コンパレータCMPの一方の入力端子との間に、スイッチSW0〜SW6がそれぞれ接続されている。
【0037】
コンパレータCMPは、他方の入力端子に温度検知部111が生成したVptatが入力され、出力端子がロジック回路LGの入力端子に接続されている。コンパレータCMPとロジック回路LGには、逐次比較動作を行うための動作クロックが供給されている。
【0038】
ロジック回路LGは、逐次比較動作を制御することでAD変換を行い、AD変換結果であるデジタル出力信号を出力する回路である。ロジック回路LGは、逐次比較を行うため、スイッチSW0〜SW6のオン/オフを切り替えるSEL[6:0]を出力する。ロジック回路LGは、コンパレータCMPの比較結果に基づき、デジタル出力信号OUT[2:0]を生成し出力する。
【0039】
図7は、ADC部112の動作波形を示している。ADC部112では、温度検知部111からのVBGRをオペアンプOP2のボルテージフォロア回路で受け、オペアンプOP2の出力電圧であるVH=VBGRとなる。このVHを抵抗RH、Ra1〜Ra6、RLの分圧回路(分圧部)で分圧することにより各スイッチSW0〜SW6のノードの電圧が決まる。オン状態のスイッチSW0〜SW6を介してコンパレータCMPに入力される電圧がVref(基準電圧)となる。
【0040】
次に、温度検知部111からのVptatとVrefを入力とするコンパレータCMPの結果を基に、ロジック回路LGでON状態にするスイッチSW0〜SW6を決定する。図7(a)のように、逐次比較が開始される時刻t1では、ロジック回路LGは最初の中間電圧を選択するためスイッチSW3をON状態とし、コンパレータCMPでスイッチSW3を介したVrefとVptatの比較を行う。時刻t1では、Vrefに対しVptatが低いため、ロジック回路LGは、次の時刻t2で現在のVrefより低い中間電圧を選択するようON状態にするスイッチをSW1に切り替える。時刻t2では、Vrefに対しVptatが高いため、ロジック回路LGは、次の時刻t3で現在のVrefより高い中間電圧を選択するようON状態にするスイッチをSW2に切り替える。時刻t3の状態で更に比較すると、Vrefに対しVptatが低いため、ロジック回路LGは、Vptatの電圧がスイッチSW1とスイッチSW2の間にあると判別し、デジタル出力信号OUT=2を出力する。
【0041】
図7(b)では、図7(a)と同様に、最初の時刻t1でスイッチSW3がON状態であり、Vrefに対しVptatが高いため、ロジック回路LGは、時刻t2で現在のVrefより高い中間電圧を選択するようON状態にするスイッチをSW5に切り替える。時刻t2では、Vrefに対しVptatが高いため、ロジック回路LGは、時刻t3で現在のVrefより高い中間電圧を選択するようON状態にするスイッチをSW6に切り替える。時刻t3の状態で更に比較すると、Vrefに対しVptatが低いため、ロジック回路LGは、Vptatの電圧がスイッチSW5とスイッチSW6の間にあると判別し、デジタル出力信号OUT=6を出力する。
【0042】
次に、第2の調整用不揮発性メモリ122を用いて温度変化率を調整する手法について述べる。本実施の形態では、ADC部112のVrefを決める抵抗RLの値を変えることで温度変化率の調整を実現する。抵抗RLの抵抗値を変える仕組みは図5の可変抵抗R6と同じ仕組みでよい。すなわち、第2の調整用不揮発性メモリ122に格納されるコードの値(温度変化率調整データ)に応じて抵抗RLの抵抗値を変更することで、抵抗Raによる分圧電圧、すなわち、隣接するスイッチSW間の電位差を調整する。抵抗RL(または抵抗RH)を変更し、基準電圧(Vref)を調整することにより、温度変化率を調整する。これにより、温度検知部やADC部に調整回路に特別な回路を追加することなく、温度変化率を調整することができる。
【0043】
図8(a)は、温度に対する電圧の変化と、ADC部112の各スイッチSW0〜SW6部分の電圧の関係を示している。Vptatの電圧とスイッチSW0〜SW6の電圧との比較によってデジタル出力信号OUTの値が決まるため、隣り合うスイッチSWの電圧に対応する温度の範囲が、温度変化率(1ビット当たりの温度範囲)となる。
【0044】
図8(b)は、抵抗RLの値を図8(a)より大きく調整した場合の例である。このとき抵抗RLが大きいため、各スイッチSW0〜SW6部分の電圧が上昇する。そうすると、VBGRは一定であるため、隣り合うスイッチSWの電圧の差が小さくなる。これにより、隣り合うスイッチSWの電圧に対応する1bitあたりの温度範囲が狭くなるため、温度変化率が小さくなる。また、抵抗RLの値を小さくした場合、各スイッチSW0〜SW6部分の電圧が下降し、隣り合うスイッチSWの電圧の差が大きくなるため、温度変化率は大きくなる。
【0045】
図9(a)及び(b)は、図8(a)及び(b)に対応した温度センサの出力特性を示している。図9(a)のように、図8(a)と同様、検出される温度をスイッチSW0〜SW6に対応して変換したデジタル出力信号が出力される。つまり、スイッチSW0〜SW6の電圧に対応した温度変化率(傾き)で、温度をAD変換したデジタル出力信号が出力される。
【0046】
図8(b)と同様に、抵抗RLを大きくすると、図9(b)のように、温度と出力の関係を示す出力特性の傾きが変化する。隣り合うスイッチSWの電圧の差が小さくなることにより、出力特性の傾きが急になり、温度変化率が小さくなる。また、抵抗RLの値を小さくした場合、隣り合うスイッチSWの電圧の差が大きくなることにより、出力特性の傾きが緩やかになり、温度変化率が大きくなる。
【0047】
なお、ここでは、抵抗RLの抵抗値を可変としたが、抵抗RHを可変抵抗として、第2の調整用不揮発性メモリ122により抵抗RHの抵抗値を調整してもよい。抵抗RHの抵抗値の調整により、スイッチSW0〜SW6の電圧を上昇/下降させることができるため、抵抗RLの調整と同様の原理で、温度変化率を調整することができる。例えば、抵抗RHの値を大きくすると、各スイッチSW0〜SW6部分の電圧が下降し、隣り合うスイッチSWの電圧の差が小さくなるため、温度変化率は小さくなる。抵抗RHの値を小さくすると、各スイッチSW0〜SW6部分の電圧が上昇し、隣り合うスイッチSWの電圧の差が大きくなるため、温度変化率は大きくなる。
【0048】
抵抗RL、抵抗RHを調整すると、温度変化率が変化するとともに、温度センサが検出可能な温度範囲が変化する。例えば、抵抗RL(低レベル側の抵抗素子)の抵抗値を大きくすると、温度センサの検出可能な温度範囲の下限値が上昇し、抵抗RH(高レベル側の抵抗素子)の抵抗値を大きくすると、温度センサの検出可能な温度範囲の上限値が下降する。このため、アプリケーションの使用環境や検出したい温度範囲に合わせて、抵抗RLと抵抗RHの一方または両方を調整することが好ましい。
【0049】
また、第1の調整用不揮発性メモリ121の値により、出荷時にVBGRが調整される。VBGRの調整により、スイッチSW0〜SW6の電圧を上昇/下降させることができるため、第1の調整用不揮発性メモリ121によっても、温度変化率を調整することができる。例えば、VBGRを小さくすると、VBGRの下降に合わせて、各スイッチSW0〜SW6部分の電圧と隣り合うスイッチSWの電圧の差が小さくなるため、温度変化率は小さくなる。VBGRを大きくすると、VBGRの上昇に合わせて、各スイッチSW0〜SW6部分の電圧と隣り合うスイッチSWの電圧の差が大きくなるため、温度変化率は大きくなる。
【0050】
以上のように、本実施の形態では、調整用不揮発性メモリの値を調整することで温度センサの温度変化率を調整可能とする。特に、第1の調整用不揮発性メモリと第2の調整用不揮発性メモリを用いて、温度変化率を自由に変えることができる。
【0051】
温度センサはバイポーラトランジスタやMOSFETなどのデバイスが持つ製造ばらつきにより、製造したチップ毎に異なる温度変化率を持つ。そこで、第1の調整用不揮発性メモリの領域を用いて、この温度変化率のばらつきを調整する。この時、各チップの第2の調整用不揮発メモリの値は同じ値に設定しておく。
【0052】
その後、ユーザは第2の調整用不揮発性メモリの値を、データシートなどの値を参考に調整することで様々なアプリケーションに適した温度変化率を実現できる。この手法によりユーザは温度センサが持つばらつきを考えず調整が可能となるため、温度センサの制御が容易となる。このような制御が容易となることで回路の容易化に寄与してアプリケーションの性能向上につながる。
【0053】
すなわち、温度変化率を用いて、様々なアプリケーションに合わせた補正を行うことで、対象のアプリケーションの性能向上が実現できる。アプリケーションが求める最適な温度変化率はアプリケーション毎に異なることが一般的であるため、多様な用途に対応が求められるマイコンに搭載された温度センサにおいて温度変化率を自由に変更可能とすることで大きな効果が得られる。
【0054】
また。フラッシュメモリなどの不揮発メモリはマイコンに標準で搭載されていることが多く、温度センサを不揮発メモリで容易に制御することができる。この標準的に搭載された不揮発性メモリと温度センサを用いて温度変化率を自由にかつ容易に変更することができる。
【0055】
(実施の形態2)
以下、図面を参照して実施の形態2について説明する。実施の形態1では、第2の調整用不揮発性メモリがADC部112内の抵抗RLを調整することで温度変化率を変更したが、本実施の形態では、Vptatを調整することで温度変化率を変更する。
【0056】
図10は、本実施の形態に係る温度検知部111の回路構成の具体例を示している。図10の温度検知部111は、実施の形態1の図4の温度検知部111の構成に加えて、さらに、オペアンプOP3、抵抗R7及びR8を備えている。オペアンプOP3は、一方の入力端子が抵抗R5と抵抗R6の間のノードに接続されてVptatを入力し、出力端子と接地電位の間に抵抗R8及びR7が直列接続され、他方の入力端子が抵抗R8と抵抗R7の間のノードに接続されている。
【0057】
オペアンプOP3の出力端子の電圧がVptat2として出力される。Vptat2が、ADC部112のコンパレータCMPに入力される。つまり、本実施の形態では、コンパレータCMPは、VrefとVptat2が入力され、この2つの電圧を比較する。
【0058】
オペアンプOP3、抵抗R7及びR8は、Vptatを調整するVptat調整部(温度依存信号調整部)113であり、Vptat調整部113は、温度検知部111の外部、例えば温度検知部111とADC部112の間に配置されてもよく、また、図11のように、ADC部112に備えられていてもよい。
【0059】
Vptat調整部113は、入力電圧を降圧する降圧回路(もしくは昇圧回路)であり、Vptatの電圧を次の式(5)に示すVptat2に変換する。
【数5】
【0060】
本実施の形態では、抵抗R8の抵抗値を可変抵抗として変えることにより、Vptat2を調整可能とし、Vptat2を調整することで温度変化率を変えることができる。図12(a)は、Vptat2=Vptatのときの、温度に対する電圧の変化を示している。この場合、Vptatの電圧とスイッチSW0〜SW6の電圧との関係から、実施の形態1と同様の温度変化率となる。
【0061】
図12(b)は、Vptat2を図12(a)より大きくした場合、すなわち、Vptat2=αVptat(α>1)の場合の例である。Vptat調整部113によりVptatを大きくすると、図12(b)のように、温度に対する電圧の傾きが急になる。そうすると、スイッチSW0〜SW6の電圧に対応する温度が下降し、隣り合うスイッチSWの電圧に対応する1bitあたりの温度範囲が狭くなるため、温度変化率が小さくなる。また、Vptatを小さくすると、温度に対する電圧の傾きが緩やかになり、スイッチSW0〜SW6の電圧に対応する温度が上昇し、隣り合うスイッチSWの電圧に対応する1bitあたりの温度範囲が広くなるため、温度変化率が大きくなる。
【0062】
以上のように、第2の調整用不揮発性メモリの値に応じて、Vptatを調整した場合でも、実施の形態1と同様に、温度センサの温度変化率を自由にかつ容易に変更することができる。
【0063】
(実施の形態3)
以下、図面を参照して実施の形態3について説明する。本実施の形態では、実施の形態1及び2における温度検知部111の他の構成例について説明する。温度検知部111は、ブロコウ型の回路に限らず、VBGR及びVptatを生成できれば、その他のバンドギャップリファレンス回路で構成してもよい。
【0064】
図13は、本実施の形態に係る温度検知部111の回路構成の他の例を示している。図13に示すように、温度検知部111は、PMOSトランジスタMP1〜MP5、バイポーラトランジスタBJ11〜BJ14、抵抗R11〜R13を備えている。バイポーラトランジスタBJ11〜BJ14は、例えば、NPN型のバイポーラトランジスタである。PMOSトランジスタMP1及びバイポーラトランジスタBJ11が直列接続され、PMOSトランジスタMP2、バイポーラトランジスタBJ12及び抵抗R11が直列接続され、PMOSトランジスタMP3及びバイポーラトランジスタBJ13が直列接続され、PMOSトランジスタMP4、抵抗R12及びバイポーラトランジスタBJ14が直列接続され、PMOSトランジスタMP5及び抵抗R13が直列接続されている。これらの直列回路が、電源電位と接地電位の間で並列に接続されている。
【0065】
バイポーラトランジスタBJ11〜BJ13は、カレントミラー接続されている。バイポーラトランジスタBJ11〜BJ13のベースとバイポーラトランジスタBJ11のコレクタとが共通接続されている。バイポーラトランジスタBJ14は、ベースがコレクタに接続されている。
【0066】
PMOSトランジスタMP1のゲートが、PMOSトランジスタMP2のドレインに接続されている。PMOSトランジスタMP2〜MP5は、カレントミラー接続されている。PMOSトランジスタMP2〜MP5のゲートとPMOSトランジスタMP3のドレインとが共通接続されている。PMOSトランジスタMP4(第1のトランジスタ)のドレインと抵抗R12(第1の抵抗素子)との間のノードの電圧がVBGRとして出力される。PMOSトランジスタMP5(第2のトランジスタ)のドレインと抵抗R13(第2の抵抗素子)との間のノードの電圧がVptatとして出力される。
【0067】
ここで、PMOSトランジスタMP2〜MP5に流れる電流Iptat(Iptat2〜Iptat5)、Vptatは、次の式(6)、(7)で表される。
【数6】
【数7】
【0068】
Vbeは、上記式(3)と同様であるため、上記式(3)及び式(7)より、VBGRは次の式(8)となる。
【数8】
【0069】
上記式(6)より、Iptatは絶対温度Tに比例し、同様に、上記式(7)より、Vptatも絶対温度Tに比例する。上記式(7)及び(8)より、図13の構成においても、温度に対して一定な電圧VBGRと温度に対して傾きを持つVptatを生成することができる。
【0070】
4つのPMOSトランジスタMP2〜MP5は、理想的に同じ電流Iptat(=Iptat2=Iptat3=Iptat4=Iptat5)となるが、PMOSトランジスタの持つVDS依存性やミスマッチによって、これらの電流は等しくならない。そのため、サンプル毎にランダムに起きるVBGRとVptatの電圧値のばらつきをR12とR13の抵抗値により変更する。すなわち、第1の調整用不揮発性メモリ121に格納されるコードの値(誤差補正データ)に応じて、抵抗R12及びR13の抵抗値を変更することで、誤差を補正することができる。可変抵抗R12及びR13の構成は、図5の抵抗R
6と同様でよい。
【0071】
以上のように、温度センサの温度検知部をその他のバンドギャップリファレンス回路で構成した場合でも、上記実施の形態と同様に、温度変化率を自由にかつ容易に変更可能な温度センサを実現することができる。
【0072】
(実施の形態4)
本実施の形態を含む以下の実施の形態では、上記実施の形態に係る半導体装置100を種々のアプリケーションに適用した応用例について説明する。なお、以下の実施の形態において、実施の形態1〜3のいずれの半導体装置100を使用してもよい。
【0073】
図14は、上記実施の形態に係る半導体装置100を、温度計(温度表示システム)に適用した例を示している。例えば、温度計200は、半導体装置100とUI(ユーザインタフェース)回路201を備えている。この例では、半導体装置100は、実施の形態1と同様に、温度センサ110、第1の調整用不揮発性メモリ121、第2の調整用不揮発性メモリ122を備え、さらに、ユーザ調整用端子101、温度情報出力端子102を備えている。
【0074】
第1の調整用不揮発性メモリ121には、出荷時調整データが格納され、製造ばらつきによる誤差が補正されている。さらに、ユーザは、ユーザ調整用端子101を介して第2の調整用不揮発性メモリ122に調整用データを入力することで、温度変化率を任意に調整する。温度情報出力端子102には、温度センサ110が出力するデジタル値の温度情報を表示するディスプレイなどのUI回路201が接続されている。UI回路201は、温度情報をユーザに任意の方法で伝達できる装置であればよい。
【0075】
図15は、温度計200の半導体装置100で温度変化率を調整する例を示している。例えば、0.1℃毎に表示が変わる温度計を設計する場合を考える。
【0076】
図15(a)に示すように、調整前は0.08℃毎に温度センサ110が出力するコードが変化する場合とする。この場合、デジタル出力と温度の関係にズレが生じ、誤差が発生してしまう。この対策としてADC部112のbitを増加させ、0.08℃を0.04℃毎に1コード変わるように高精度なADC部112とする必要が生じ、カスタム品として設計することになる。
【0077】
しかし、上記実施の形態のようにユーザが第2の調整用不揮発性メモリを用いて温度変化率を自由に調整可能とすることにより、図15(b)に示す通り、0.1℃毎に温度センサ110の出力するコードが変化するように温度変化率を調整できるため、誤差なく直接デジタルコードに対応した温度を表示する温度計が設計できる。
【0078】
(実施の形態5)
図16は、上記実施の形態に係る半導体装置100を、セラミック発振子を基準とした時計(時刻表示システム)に適用した例を示している。例えば、時計210は、半導体装置100とUI回路201を備えている。
【0079】
この例では、半導体装置100は、実施の形態1と同様に、温度センサ110、第1の調整用不揮発性メモリ121、第2の調整用不揮発性メモリ122を備え、さらに、ユーザ調整用端子101、クロック出力端子103、制御回路131、分周器132、セラミック発振器140を備えている。第1の調整用不揮発性メモリ121には、出荷時調整データが格納されており、さらに、ユーザは、ユーザ調整用端子101を介して第2の調整用不揮発性メモリ122に調整用データを入力することで、温度変化率を任意に調整する。
【0080】
セラミック発振器140は、セラミック発振子を用いて所定の周波数のクロックを生成する回路であり、この例では、セラミック発振子141、インバータ142及び143を備えている。例えば、セラミック発振子141は、半導体装置100の外部に設けられている。セラミック発振子141とインバータ143とが並列接続され、インバータ142とインバータ143が直列接続されており、インバータ142からクロックが出力される。
【0081】
分周器132は、セラミック発振器140が生成したクロックを分周し、分周したクロックを、クロック出力端子103を介してUI回路201へ出力する。制御回路131は、温度センサ110が出力するデジタル値に基づいて、分周器132のクロックの分周数を切り替える。
【0082】
時計210では、分周器132から出力された周波数=1Hzのクロックを基に、UI回路201が時刻の表示を変更する。この場合、±50ppm(±0.005%)ほどの非常に高精度な周波数精度が要求される。しかし、セラミック発振子は安価な反面、図17に示すセラミック発振子の特性例のように、温度に応じた周波数変動が例えば±2000ppmと大きくそのまま使用することができない。そこで以下に示す手法などで、周波数精度の向上を行う必要がある。例として図17の特性のセラミック発振子を使用した場合を考える。
【0083】
セラミック発振器の出力周波数を1MHzとしたとき、1,000,000分周することで1Hzになる。しかし、低温では0.2%周波数が変わるので1.002MHzを出力する。このとき分周数が1,002,000分周であれば1Hzを得ることができる。つまり図18に示すように、セラミック発振子の特性に合わせて温度毎の分周数を切り替えることで周波数精度の向上を行うことが可能となる。
【0084】
ここで重要となるのが温度変化率である。−20℃〜80℃の間に998,000分周〜1,002,000分周を切り替える場合、単純に考えると100/4000=0.025℃/stepが最適値となる。もし、セラミック発振器の温度による発振周波数の変化の傾きが一定で、0.025℃/stepに温度変化率を設定できれば、周波数精度は±0.5ppmとなるし、0.1℃/stepでも±2ppmとなる。
【0085】
ただし、実際にはすべてのセラミック発振器は同じ特性をもつことは無く、個体毎にばらつきが生じる。このばらつきを上記実施の形態のように第2の調整用不揮発性メモリを用いて、セラミック発振器の個体毎に調整可能とすることで、容易に理想の周波数精度を得ることができる。
【0086】
なお、同様な手法で±500ppmの周波数精度が要求されるUSB(Universal Serial Bus)への適用なども可能である。
【0087】
(実施の形態6)
図19は、上記実施の形態に係る半導体装置100を、定期的なリフレッシュ動作が必要な揮発性メモリ制御装置(揮発性メモリ制御システム)に適用した例を示している。例えば、揮発性メモリ制御装置220は、半導体装置100と揮発性メモリ221を備えている。
【0088】
この例では、半導体装置100は、実施の形態1と同様に、温度センサ110、第1の調整用不揮発性メモリ121、第2の調整用不揮発性メモリ122を備え、さらに、ユーザ調整用端子101、クロック出力端子103、制御回路133、OCO(On−Chip−Oscillator)134を備えている。第1の調整用不揮発性メモリ121には、出荷時調整データが格納されており、さらに、ユーザは、ユーザ調整用端子101を介して第2の調整用不揮発性メモリ122に調整用データを入力することで、温度変化率を任意に調整する。
【0089】
OCO134は、半導体装置内に搭載された発振器であり、所定の周波数のクロックを生成し、生成したクロックを、クロック出力端子103を介して揮発性メモリ221へ出力する。制御回路133は、温度センサ110が出力するデジタル値に基づいて、OCO134の生成するクロックの周波数を切り替える。
【0090】
通常、実施の形態4で示したように、クロックは温度に依らず一定であることが望ましい。そのため半導体装置の出荷時は一定となるようにOCOのクロックを調整することが普通である。しかし、クロックを用いて定期的なリフレッシュ動作が必要なDRAMなどの揮発性メモリに適用する場合などはその限りではない。
【0091】
このリフレッシュ動作について述べる。図20(a)は、1Tr−1Cap型(1トランジスタ−1キャパシタ)のDRAMのメモリセルを示している。DRAMでは、複数のワード線と複数のビット線が格子状に直交し延在しており、ワード線とビット線が交差する位置にメモリセルが形成されている。図20(a)に示すようにメモリセルは、トランジスタTrとコンデンサCを備えている。トランジスタTrは、ゲートがワード線に接続され、ドレイン(もしくはソース)がビット線に接続され、ソース(もしくはドレイン)と接地電位の間にコンデンサCが接続されている。
【0092】
この場合、コンデンサCに蓄えられた情報(0または1)は、トランジスタTrのリーク電流によって図20(b)に示すように時間と共に失われてしまう。そのため、図20(c)のように、定期的にメモリセルに値を再書き込みする必要があり、これをリフレッシュ動作という。
【0093】
このリフレッシュ動作の間隔は低消費電流の観点から長い(つまり周波数が低い)程良い。そして、コンデンサに蓄えられた情報はトランジスタのリーク電流によって失われる。このリーク電流は高温になるに従い、増加する特性を持っている。つまり、高温になるに従いリフレッシュ動作の間隔は短くする必要があり、クロックの周波数が一定の場合、低温ではまだリフレッシュの必要がない状態であるのにも関わらず、リフレッシュ動作を行ってしまい、無駄に消費電流を増加させてしまう。
【0094】
そこで、上記実施の形態のように、使用する揮発性メモリの特性に合わせてユーザが高温になるに従い、第2の調整用不揮発性メモリを用いてクロックの周波数が高くなるように温度変化率を変えて、この無駄を無くすことができる。例えば、ユーザが温度に応じて温度変化率を変えてもよいし、制御回路133やCPUが温度に応じて第2の調整用不揮発性メモリの値を自動的に変更してもよい。
【0095】
(実施の形態7)
図21は、上記実施の形態に係る半導体装置100を、マイコンシステムに適用した例を示している。例えば、マイコンシステム230は、半導体装置100とスピーカー231を備えている。
【0096】
半導体装置100は、マイコン(マイクロコンピュータ)の一例であり、実施の形態1と同様に、温度センサ110、第1の調整用不揮発性メモリ121、第2の調整用不揮発性メモリ122を備え、さらに、ユーザ調整用端子101、スピーカー出力端子104、CPU135を備えている。第1の調整用不揮発性メモリ121には、出荷時調整データが格納されており、さらに、ユーザは、ユーザ調整用端子101を介して第2の調整用不揮発性メモリ122に調整用データを入力することで、温度変化率を任意に調整する。
【0097】
CPU135は、温度センサ110が出力するデジタルの温度情報を取得し、温度情報に基づいた処理を行う。例えば、CPU135は、温度情報が所定の基準を上回った場合に、アラーム信号を、スピーカー出力端子104を介してスピーカー231へ出力し、スピーカー231からアラームを鳴らす。上記実施の形態のように第2の調整用不揮発性メモリを用いてユーザが温度変化率を調整することにより、所望の精度でスピーカーを鳴らすことができる。
【0098】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【0099】
10 半導体装置
11 温度検知部
12 AD変換部
100 半導体装置
101 ユーザ調整用端子
102 温度情報出力端子
103 クロック出力端子
104 スピーカー出力端子
110 温度センサ
111 温度検知部
112 ADC部
113 Vptat調整部
121 第1の調整用不揮発性メモリ
122 第2の調整用不揮発性メモリ
131 制御回路
132 分周器
133 制御回路
140 セラミック発振器
141 セラミック発振子
142、143 インバータ
200 温度計
201 UI回路
210 時計
220 揮発性メモリ制御装置
221 揮発性メモリ
230 マイコンシステム
231 スピーカー
BJ1、BJ2、BJ11〜BJ14 バイポーラトランジスタ
C コンデンサ
CMP コンパレータ
LG ロジック回路
M0〜M3 MOSトランジスタ
MP1~MP5 PMOSトランジスタ
OP1〜OP3 オペアンプ
r、R1〜R8、R11〜R13、Ra、RL、RH 抵抗
SW0〜SW6 スイッチ
Tr トランジスタ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21