特許 6838165 線形バーストモードトランスインピーダンス増幅器における閉ループ自動利得制御

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6838165

(24)【登録日】2021年2月15日

(45)【発行日】2021年3月3日

(54)【発明の名称】線形バーストモードトランスインピーダンス増幅器における閉ループ自動利得制御

(51)【国際特許分類】

   H03G 3/20 20060101AFI20210222BHJP

   H04B 10/272 20130101ALI20210222BHJP

   H04B 10/69 20130101ALI20210222BHJP

   H03F 3/08 20060101ALI20210222BHJP

   H03F 3/70 20060101ALI20210222BHJP

【ＦＩ】

   H03G3/20 D

   H04B10/272

   H04B10/69

   H03F3/08

   H03F3/70

【請求項の数】14

【全頁数】27

(21)【出願番号】特願2019-541185(P2019-541185)

(86)(22)【出願日】2018年3月7日

(65)【公表番号】特表2020-509649(P2020-509649A)

(43)【公表日】2020年3月26日

(86)【国際出願番号】CN2018078288

(87)【国際公開番号】WO2018166386

(87)【国際公開日】20180920

【審査請求日】2019年7月29日

(31)【優先権主張番号】15/458,698

(32)【優先日】2017年3月14日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】504161984

【氏名又は名称】ホアウェイ・テクノロジーズ・カンパニー・リミテッド

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100140534

【弁理士】

【氏名又は名称】木内 敬二

(72)【発明者】

【氏名】レイ・ジン

(72)【発明者】

【氏名】ピーター・オッシュー

(72)【発明者】

【氏名】ニン・チェン

(72)【発明者】

【氏名】ナレシュ・チャンド

【審査官】 竹内 亨

(56)【参考文献】

【文献】 特開２００３−１９８２９６（ＪＰ，Ａ）

【文献】 特開２０００−２０９０４０（ＪＰ，Ａ）

【文献】 特許第６０６７１９８（ＪＰ，Ｂ１）

【文献】 特開２００６−００５７６１（ＪＰ，Ａ）

【文献】 特開２００５−０２０１３８（ＪＰ，Ａ）

【文献】 特開２００５−１０１７９８（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０８２５８５（ＷＯ，Ａ１）

【文献】 特開２００３−２４９８３１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｇ ３／００−３／３４

Ｈ０３Ｆ ３／００−３／７２

Ｈ０４Ｂ １０／２７２

Ｈ０４Ｂ １０／６９

(57)【特許請求の範囲】

【請求項1】

主入力で入力電流を受信し、
前記入力電流および第1の増幅器の利得に従って第1の増幅器出力信号を生成し、
前記入力電流に比例する補助出力を生成する
ように構成される第1の増幅器と、
前記補助出力を受信し、
前記補助出力の平均を検出し、
前記補助出力の前記平均を電流信号に変換し、
前記電流信号を前記入力電流の平均を表す平均電流信号として出力する
ように構成され、かつ前記第1の増幅器に接続される平均電流検出器と、
前記平均電流信号を受信し、
前記入力電流の前記平均および第2の増幅器の利得に従って第2の増幅器出力信号を生成する
ように構成され、かつ前記平均電流検出器に接続される第2の増幅器と、
前記第2の増幅器出力信号を受信し、
前記第2の増幅器出力信号と基準信号とを比較して比較結果を求め、
前記比較結果に従って前記第1の増幅器の前記利得および前記第2の増幅器の前記利得を制御する
ように構成され、かつ前記第2の増幅器に接続される第3の増幅器と
を備える装置。

【請求項2】

前記第1の増幅器の前記利得を提供するように構成され、かつ前記第1の増幅器に接続される第1のフィードバック抵抗であって、前記第1のフィードバック抵抗の第1の抵抗値が制御可能である、第1のフィードバック抵抗と、
前記第2の増幅器の前記利得を提供するように構成され、かつ前記第2の増幅器に接続される第2のフィードバック抵抗であって、前記第2のフィードバック抵抗の第2の抵抗値が制御可能である、第2のフィードバック抵抗と
をさらに備える、請求項1に記載の装置。

【請求項3】

前記第3の増幅器、前記第1のフィードバック抵抗、および前記第2のフィードバック抵抗に接続される抵抗コントローラをさらに備え、前記抵抗コントローラが、
前記第3の増幅器から前記比較結果を受信し、
抵抗制御信号を決定し、
前記第1の増幅器の前記利得および前記第2の増幅器の前記利得を制御するために前記抵抗制御信号に従って前記第1のフィードバック抵抗の前記第1の抵抗値および前記第2のフィードバック抵抗の前記第2の抵抗値を制御する
ように構成される、請求項2に記載の装置。

【請求項4】

前記抵抗コントローラが、前記第1の増幅器および前記第2の増幅器にさらに接続され、前記抵抗コントローラが、前記抵抗制御信号に従って前記第1の増幅器および前記第2の増幅器の少なくとも一部を制御するようにさらに構成される、請求項3に記載の装置。

【請求項5】

前記第1のフィードバック抵抗および前記第2のフィードバック抵抗が、複数の抵抗を備え、前記複数の抵抗のうちの少なくとも1つが、前記第1の増幅器の前記利得および前記第2の増幅器の前記利得を制御するために前記抵抗制御信号に従って前記抵抗コントローラによって個別に制御可能である、請求項3に記載の装置。

【請求項6】

光回線端末（OLT）と、
光信号によって前記OLTと通信するように構成され、かつ前記OLTに接続される光ネットワークユニット（ONU）と
を備え、
前記OLTまたは前記ONUの少なくとも一方が、閉ループ利得制御トランスインピーダンス増幅器（TIA）を備え、前記閉ループ利得制御TIAが、
入力信号を受信し、
第1の増幅器の利得率に従って前記入力信号を増幅することによって主出力信号を生成し、
前記入力信号に比例する補助出力を生成する
ように構成される第1の増幅器と、
前記補助出力を受信し、
前記補助出力の平均を検出し、
前記補助出力の前記平均を電流信号に変換し、
前記電流信号を前記入力信号の平均を表す平均電流信号として出力する
ように構成され、かつ前記第1の増幅器に接続される平均電流検出器と、 前記入力信号の前記平均に従って前記第1の増幅器の前記利得率を制御するように構成され、かつ前記第1の増幅器および前記平均電流検出器に接続されるフィードバックループであって、
前記平均電流信号を受信し、
第2の増幅器の利得率に従って前記入力信号の前記平均を増幅することによって第2の出力信号を生成する
ように構成され、かつ前記平均電流検出器に接続される第2の増幅器と、
前記第2の増幅器に接続される第2のフィードバック抵抗であって、前記第2の増幅器の前記利得率が、前記第2のフィードバック抵抗の抵抗値に従って決定される、第2のフィードバック抵抗と、
前記第2の出力信号と基準信号とを比較して比較結果を求めるように構成され、かつ前記第2の増幅器に接続される第3の増幅器とを備えるフィードバックループ
と
を備える、光ネットワークシステム。

【請求項7】

前記閉ループ利得制御TIAが、前記第1の増幅器に接続される第1のフィードバック抵抗をさらに備え、前記第1の増幅器の前記利得率が、前記第1のフィードバック抵抗の抵抗値に従って決定される、請求項6に記載の光ネットワークシステム。

【請求項8】

前記フィードバックループが、
前記比較結果を受信し、
前記比較結果に従って制御信号を決定し、
前記第1の増幅器の前記利得率を変更するために前記制御信号に従って前記第1のフィードバック抵抗の前記抵抗値および前記第2のフィードバック抵抗の前記抵抗値を制御する
ように構成され、かつ前記第3の増幅器、前記第1のフィードバック抵抗、および前記第2のフィードバック抵抗に接続されるコントローラをさらに備える、請求項7に記載の光ネットワークシステム。

【請求項9】

前記第1の増幅器および前記第2の増幅器が同一である、請求項8に記載の光ネットワークシステム。

【請求項10】

前記コントローラが、前記第1の増幅器および前記第2の増幅器にさらに接続され、前記コントローラが、前記制御信号に従って前記第1の増幅器および前記第2の増幅器の少なくとも一部を制御するようにさらに構成される、請求項8または9に記載の光ネットワークシステム。

【請求項11】

前記第1のフィードバック抵抗および前記第2のフィードバック抵抗が、複数の抵抗を備え、前記複数の抵抗のうちの少なくとも1つが、前記第1の増幅器の前記利得率および前記第2の増幅器の前記利得率を制御するために前記制御信号に従って前記コントローラによって個別に制御可能である、請求項8から10のいずれか一項に記載の光ネットワークシステム。

【請求項12】

前記第1の増幅器が、フォトダイオードにさらに接続され、前記第1の増幅器が、前記フォトダイオードから前記入力信号を受信する、請求項6から11のいずれか一項に記載の光ネットワークシステム。

【請求項13】

第1の増幅器により、入力信号を受信するステップと、
前記第1の増幅器により、前記第１の増幅器の利得率に従って主出力信号を生成するステップと、
前記第1の増幅器により、前記入力信号に比例する補助出力を生成するステップと、
平均電流検出器により、前記補助出力を受信するステップと、
前記平均電流検出器により、前記補助出力の平均を検出するステップと、
前記平均電流検出器により、前記補助出力の前記平均を電流信号に変換するステップと、
前記平均電流検出器により、前記電流信号を前記入力信号の平均を表す平均電流信号として出力するステップと、
フィードバックループにより、前記入力信号の前記平均に従って利得制御信号を決定するステップであって、
第2の増幅器により、前記平均電流信号を受信するステップと、
前記第2の増幅器により、第2の利得率に従って第2の出力を生成するステップと、
前記第2の増幅器に接続される第3の増幅器により、前記第2の出力と基準値とを比較して前記利得制御信号を決定するステップとを含むステップ
と、
前記フィードバックループにより、前記利得制御信号に基づいて前記主出力信号を修正するステップと
を含む方法。

【請求項14】

前記利得制御信号に基づいて前記主出力信号を修正する前記ステップが、
コントローラにより、前記利得制御信号を受信するステップと、
前記コントローラにより、前記主出力信号に関連する前記利得率を制御するように構成されるフィードバック抵抗の抵抗値を修正するステップと
を含む、請求項13に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、2017年3月14日に出願され、「Closed-loop automatic gain control in linear burst-mode transimpedance amplifier」と題された米国特許仮出願第15/458,698号の優先権および利益を主張し、その出願は参照により本明細書に組み込まれる。

【0002】

本開示は、光ネットワークの技術分野に関し、より具体的には、光ネットワーク用のトランスインピーダンス増幅器に関する。

【背景技術】

【0003】

受動光ネットワーク（PON）システムは、顧客に通信を提供する電気通信ネットワークの最終部分であるラストマイルにわたってネットワークアクセスを提供するための1つのシステムである。PONシステムは、中心位置にある光回線端末（OLT）、ユーザ構内にある光ネットワークユニット（ONU）、およびOLTとONUとを接続する光分配ネットワーク（ODN）を備えるポイントツーマルチポイント（P2MP）ネットワークである。OLTは、数十ミリ秒の長さしか持続しない送信であるバーストモード送信をONUに送信し、またはONUから受信し得る。受信時に、バーストモード送信は、光信号から電気信号に変換され、受信デバイスによって処理される。

【発明の概要】

【課題を解決するための手段】

【0004】

高速PONシステムを実現するために、線形バーストモード受信機がアップストリーム送信を実行する変調フォーマットが使用され得る。これらのPONシステムにおける光通信から得られる電気信号を処理するために、トランスインピーダンス増幅器（TIA）が実装される。PONシステムにおいて広いダイナミックレンジの入力信号をサポートするためには、自動利得制御、高い線形性、および速い整定時間が、TIAにとって望ましくあり得る。現在、所望の特性のそれぞれを提供する解決策は少ない。本明細書に開示されている本発明の概念は、自動利得制御TIAにおいて速い整定時間、高度の線形性、および広いダイナミックレンジを提供する。

【0005】

一実施形態では、本開示は、主入力で入力電流を受信し、入力電流および第1の増幅器の利得に従って第1の増幅器出力信号を生成し、入力電流に比例する補助出力を生成するように構成される第1の増幅器を備える装置を含む。本装置は、補助出力を受信し、補助出力によって表される入力電流の平均を求めるように構成され、かつ第1の増幅器に接続される平均検出器をさらに備える。本装置は、入力電流の平均を受信し、入力電流の平均および第2の増幅器の利得に従って第2の増幅器出力信号を生成するように構成され、かつ平均検出器に接続される第2の増幅器をさらに備える。本装置は、第2の増幅器出力信号を受信し、第2の増幅器出力信号と基準信号とを比較して比較結果を求め、比較結果に従って第1の増幅器の利得および第2の増幅器の利得を制御するように構成され、かつ第2の増幅器に接続される第3の増幅器をさらに備える。

【0006】

任意選択で、前述の実施形態のいずれかにおいて、本装置は、第1の増幅器の利得を提供するように構成され、かつ第1の増幅器に接続される第1のフィードバック抵抗であって、第1のフィードバック抵抗の第1の抵抗値が制御可能である、第1のフィードバック抵抗と、第2の増幅器の利得を提供するように構成され、かつ第2の増幅器に接続される第2のフィードバック抵抗であって、第2のフィードバック抵抗の第2の抵抗値が制御可能である、第2のフィードバック抵抗とをさらに備える。任意選択で、前述の実施形態のいずれかにおいて、本装置は、第3の増幅器、第1のフィードバック抵抗、および第2のフィードバック抵抗に接続される抵抗コントローラをさらに備え、抵抗コントローラは、第3の増幅器から比較結果を受信し、抵抗制御信号を決定し、第1の増幅器の利得および第2の増幅器の利得を制御するために抵抗制御信号に従って第1のフィードバック抵抗の第1の抵抗値および第2のフィードバック抵抗の第2の抵抗値を制御するように構成される。任意選択で、前述の実施形態のいずれかにおいて、抵抗コントローラは、第1の増幅器および第2の増幅器にさらに接続され、抵抗コントローラは、抵抗制御信号に従って第1の増幅器および第2の増幅器の少なくとも一部を制御するようにさらに構成される。任意選択で、前述の実施形態のいずれかにおいて、第1のフィードバック抵抗および第2のフィードバック抵抗は、複数の抵抗を備え、複数の抵抗のうちの少なくとも1つは、第1の増幅器の利得および第2の増幅器の利得を制御するために抵抗制御信号に従って抵抗コントローラによって個別に制御可能である。任意選択で、前述の実施形態のいずれかにおいて、入力電流は、フォトダイオードから受信される。任意選択で、前述の実施形態のいずれかにおいて、第2の増幅器の構造、電気的特性、および機械的特性は、第1の増幅器と同じである。任意選択で、前述の実施形態のいずれかにおいて、入力電流は、光ネットワークユニットによって受信されるバーストモード信号である。

【0007】

一実施形態では、本開示は、OLTと、光信号によってOLTと通信するように構成され、かつOLTに接続されるONUとを備える光ネットワークシステムを含む。OLTまたはONUの少なくとも一方は、閉ループ利得制御TIAを備え、閉ループ利得制御TIAは、入力信号を受信し、第1の増幅器の利得率に従って入力信号を増幅することによって主出力信号を生成し、入力信号に比例する補助出力を生成するように構成される第1の増幅器と、補助出力を受信し、補助出力に従って入力信号の平均を求めるように構成され、かつ第1の増幅器に接続される平均検出器と、入力信号の平均に従って第1の増幅器の利得率を制御するように構成され、かつ第1の増幅器および平均検出器に接続されるフィードバックループとを備える。

【0008】

任意選択で、前述の実施形態のいずれかにおいて、閉ループ利得制御TIAは、第1の増幅器に接続される第1のフィードバック抵抗をさらに備え、第1の増幅器の利得率は、第1のフィードバック抵抗の抵抗値に従って決定される。任意選択で、前述の実施形態のいずれかにおいて、フィードバックループは、入力信号の平均を受信し、第2の増幅器の利得率に従って入力信号の平均を増幅することによって第2の出力信号を生成するように構成され、かつ平均検出器に接続される第2の増幅器と、第2の増幅器に接続される第2のフィードバック抵抗であって、第2の増幅器の利得率が、第2のフィードバック抵抗の抵抗値に従って決定される、第2のフィードバック抵抗と、第2の出力信号と基準信号とを比較して比較結果を求めるように構成され、かつ第2の増幅器に接続される第3の増幅器と、比較結果を受信し、比較結果に従って制御信号を決定し、第1の増幅器の利得率を変更するために制御信号に従って第1のフィードバック抵抗の抵抗値および第2のフィードバック抵抗の抵抗値を制御するように構成され、かつ第3の増幅器、第1のフィードバック抵抗、および第2のフィードバック抵抗に接続されるコントローラとを備える。任意選択で、前述の実施形態のいずれかにおいて、第1の増幅器および第2の増幅器は同一である。任意選択で、前述の実施形態のいずれかにおいて、コントローラは、第1の増幅器および第2の増幅器にさらに接続され、コントローラは、制御信号に従って第1の増幅器および第2の増幅器の少なくとも一部を制御するようにさらに構成される。任意選択で、前述の実施形態のいずれかにおいて、第1のフィードバック抵抗および第2のフィードバック抵抗は、複数の抵抗を備え、複数の抵抗のうちの少なくとも1つは、第1の増幅器の利得および第2の増幅器の利得を制御するために制御信号に従ってコントローラによって個別に制御可能である。任意選択で、前述の実施形態のいずれかにおいて、第1の増幅器は、フォトダイオードにさらに接続され、第1の増幅器は、フォトダイオードから入力信号を受信する。

【0009】

一実施形態では、本開示は、第1の増幅器により、入力信号を受信するステップと、第1の増幅器により、利得率に従って主出力を生成するステップと、平均検出器により、受信された入力信号の平均を求めるステップと、フィードバックループにより、受信された入力信号の平均に従って利得制御信号を決定するステップと、フィードバックループにより、利得制御信号に基づいて主出力を修正するステップとを含む方法を含む。

【0010】

任意選択で、前述の実施形態のいずれかにおいて、利得制御信号を決定するステップは、第2の増幅器により、受信された入力信号の平均を受信するステップと、第2の増幅器により、第2の利得率に従って第2の出力を生成するステップと、第3の増幅器により、第2の出力と基準値とを比較して利得制御信号を決定するステップとを含む。任意選択で、前述の実施形態のいずれかにおいて、利得制御信号に基づいて主出力を修正するステップは、コントローラにより、利得制御信号を受信するステップと、コントローラにより、主出力に関連する利得率を制御するように構成されるフィードバック抵抗の抵抗値を修正するステップとを含む。任意選択で、前述の実施形態のいずれかにおいて、フィードバック抵抗の抵抗値を修正するステップは、トランジスタの飽和領域に関してトランジスタの動作を制御するステップを含む。任意選択で、前述の実施形態のいずれかにおいて、入力信号は、フォトダイオードから受信される。

【0011】

明確にするために、前述の実施形態のうちの任意の1つは、本開示の範囲内で新しい実施形態を形成するために、他の前述の実施形態のうちの任意の1つ以上と組み合わされ得る。

【0012】

これらおよび他の特徴は、添付の図面および特許請求の範囲と併せて以下の詳細な説明からより明確に理解されよう。

【0013】

本開示のより完全な理解のために、次に、添付の図面および詳細な説明に関連して以下の簡単な説明を参照し、なお、同様の参照番号は同様の部分を表す。

【図面の簡単な説明】

【0014】

【図1】PONの一実施形態の概略図である。

【図2】増幅器アーキテクチャの一実施形態の図である。

【図3】増幅器アーキテクチャの一実施形態の部分概略図である。

【図4】自動利得制御の方法の一実施形態のフローチャートである。

【図5】本開示の様々な実施形態によるネットワーク要素の概略図である。

【発明を実施するための形態】

【0015】

最初に1つ以上の実施形態の例示的な実施態様が以下に提供されるが、開示されているシステムおよび／または方法は、既知または既存であろうとなかろうと任意の数の技術を使用して実施され得ることを理解されたい。本開示は、本明細書で示され説明される例示の設計および実施態様を含む、以下に示される例示的な実施態様、図面、および技術に決して限定されるべきではなく、均等物の全範囲と共に添付の特許請求の範囲の範囲内で修正され得る。

【0016】

本明細書で開示されるのは、閉ループシステムにおいて自動利得制御を提供する実施形態および手段である。開示されている実施形態の少なくとも一部は、バーストモードで動作し得る（例えば、数十ナノ秒のオーダーから数十ミリ秒のオーダーの範囲であり得る時間長を有する1つ以上のバーストを含む信号を受信する）TIAのための閉ループ利得制御を提供するように実施される。開示されている実施形態の少なくとも一部は、受信された信号の特性（例えば、強度、電流レベル、平均電流レベル、電圧レベル、平均電圧レベルなど）を求め、求められた特性と基準値とを比較し、比較に基づいて制御信号を生成し、制御信号を使用してTIAの利得を制御する。開示されている実施形態は、閉ループ利得制御が望まれるTIAの複製である増幅器および受信値と基準値とを比較するように構成される増幅器を備えるフィードバックまたは制御ループを利用する閉ループ利得制御を提供し得る。フィードバックまたは制御ループの構成要素の限られた数は、フィードバックおよび／またはフィードフォワード利得制御方法などの既知の利得制御方法と比較された場合に比較的速い整定時間（例えば、制御信号を決定し、制御信号を使用してTIAの利得を制御するときに経過する時間）を容易にし得る。開示されている実施形態は、能動および／または受動電気構成要素の任意の組み合わせを使用する単一の電子チップ（例えば、単一のダイ、基板、またはプリント回路基板（PCB）上の）において実施され得る。さらに、開示されている実施形態は、電子構成要素がダイ、基板、またはPCBを共有せず、および／または電子構成要素が同じ電子チップパッケージ内に封入されないように、直接的または間接的に互いに接続される複数の電子チップまたは電子構成要素として実施され得る。

【0017】

次に図1を参照すると、PON100の一実施形態が示されている。PON100は、通信ネットワークであり、OLT110、複数のONU120、およびOLT110とONU120とを接続するODN130を備える。PON100は、開示されている実施形態を実施するのに適している。

【0018】

OLT110は、ONU120および別のネットワークと通信する。具体的には、OLT110は、他のネットワークとONU120との間の仲介者である。例えば、OLT110は、他のネットワークから受信したデータをONU120に転送し、ONU120から受信したデータを他のネットワークに転送する。OLT110は、送信機および受信機を備える。他のネットワークが、PON100で使用されているプロトコルとは異なるネットワークプロトコルを使用している場合、OLT110は、このネットワークプロトコルをPONプロトコルに、またこの逆に変換する変換器を備える。OLT110は、中央局（CO）などの中心位置に通常は配置されるが、他の適切な位置にも配置され得る。

【0019】

ODN130は、光ファイバケーブル、カプラ、スプリッタ、分配器、および他の適切な構成要素を備えるデータ分配システムである。これらの構成要素は、OLT110とONU120との間で信号を分配するために電力を必要としない受動光学構成要素を含む。これらの構成要素は、電力を必要とする光増幅器などの能動構成要素も含み得る。ODN130は、図示のような分岐構成でOLT110からONU120にまで及ぶが、ODN130は、任意の他の適切なP2MP方式で構成されてもよい。

【0020】

ONU120は、OLT110および顧客と通信し、OLT110と顧客との間の仲介者として機能する。例えば、ONU120は、OLT110からのデータを顧客に転送し、顧客からのデータをOLT110に転送する。ONU120は、電気信号を光信号に変換してこの光信号をOLT110に送信する光送信機を備え、ONU120は、OLT110から光信号を受信してこの光信号を電気信号に変換する光受信機を備える。ONU120は、電気信号を顧客に送信する第2の送信機と、顧客から電気信号を受信する第2の受信機とをさらに備える。ONU120とONTは同様のものであり、これらの用語は交換可能に使用され得る。ONU120は、顧客構内などの分散した位置に通常は配置されるが、それらは他の適切な位置にも配置されてよい。一部の実施形態では、OLT110またはONU120のいずれかまたは両方は、受信光信号（例えば、フォトダイオードを介して受信される光信号）から得られる電気信号の増幅および利得制御を提供するために、例えば、図2および図3に関して以下で述べられるように閉ループ利得制御TIAを備える。

【0021】

次に図2を参照すると、増幅器アーキテクチャ200の一実施形態の図が示されている。増幅器アーキテクチャ200は、一部の実施形態では、それぞれ図1のOLT110および／または複数のONU120のうちのいずれかなどの光デバイスにおいて実施される。例えば、増幅器アーキテクチャ200は、入力信号の自動利得制御を提供するために光デバイスのフロントエンドにおいて実施されてもよい。しかしながら、増幅器アーキテクチャ200は、入力信号の自動利得制御を提供しようとする他の電子デバイスにおいて実施されてもよく、増幅器アーキテクチャ200は、本明細書で例として使用されているような光デバイスでの実施に限定されないことに留意されたい。

【0022】

増幅器アーキテクチャ200は、一部の実施形態では、主入力212、制御入力214、主出力216、および補助出力218を備える主増幅器210と、入力222および出力224を備える平均電流検出器220と、主入力232、制御入力234、および主出力236を備える第2の増幅器230と、第1の入力（例えば、非反転入力）242、第2の入力（例えば、反転入力）244、および出力246を備える第3の増幅器240と、第1のフィードバック抵抗250と、第2のフィードバック抵抗260とを含む。任意選択で、増幅器アーキテクチャ200は、入力272、主出力274、第1の制御出力276、および第2の制御出力278を備える抵抗コントローラ270をさらに含む。主増幅器210は、主入力212で入力電流を受信し、この入力電流を、主増幅器210の主出力216に存在する出力電圧に変換するように構成される。一部の実施形態では、主増幅器210は、制御入力214で受信される1つ以上の信号に少なくとも部分的に基づいて入力電流を出力電圧に変換してもよい。主増幅器210の主入力212に接続されて電流を供給する任意の適切な電気構成要素280（例えば、センサなど）からの入力電流は、主入力212で受信される。入力電流の特定の供給源または電気構成要素280のタイプは、本明細書では限定されない。

【0023】

例えば、一部の実施態様では、電気構成要素280は、入力電流として主増幅器210によって使用されるためにフォトダイオードによって吸収される多くの光子（例えば、レーザビーム、光信号、太陽光、または任意の適切な波長で発生する光の任意の他の適切な供給源などの光源からの）との関係を有する電流を出力するように構成されたフォトダイオードである。一部の実施形態では、入力電流は、例えば第1のフィードバック抵抗250に応じて、出力電圧を形成するために主増幅器210によってスケーリングまたは増幅される。例えば、入力電流の値が減少するとき、第1のフィードバック抵抗250の抵抗値は、出力電圧を形成する目的で入力電流の減少を補償して入力電流を増幅するために増加し得る。入力電流の値が増加するとき、第1のフィードバック抵抗250の抵抗値は、出力電圧を形成する目的で入力電流の増加を補償して入力電流を増幅するために減少し得る。したがって、主増幅器210の利得率または増幅率は、第1のフィードバック抵抗250に従って決定され得る。主増幅器210は、単一の制御入力214を備えるものとして示され述べられているが、主増幅器210は、代わりに、それぞれが増幅器アーキテクチャ200の構造に基づいて異なる制御信号を受信するように構成された複数の制御入力214を備えてもよく、主増幅器210の制御入力214の数は、本明細書では限定されないことに留意されたい。

【0024】

第1のフィードバック抵抗250は、主入力212と主出力216との間に接続される。第1のフィードバック抵抗250の抵抗値は、一部の実施形態では、入力電流を出力電圧として出力する前に主増幅器210によって入力電流に与えられる増幅量を決定する。一部の実施形態では、主増幅器210と第1のフィードバック抵抗250とは合わせてTIAと呼ばれる。第1のフィードバック抵抗250は、第1のフィードバック抵抗250の抵抗値を制御するように構成された別の電気構成要素にさらに接続される。一部の実施形態（例えば、抵抗コントローラ270が増幅器アーキテクチャ200内に存在しない実施形態）では、第1のフィードバック抵抗250は、第3の増幅器240の出力が第1のフィードバック抵抗250の抵抗値を制御するように第3の増幅器240に接続される。他の実施形態（例えば、抵抗コントローラ270が増幅器アーキテクチャ200内に存在する実施形態）では、第1のフィードバック抵抗250は、抵抗コントローラ270の1つ以上の出力が第1のフィードバック抵抗250の抵抗値を制御するように抵抗コントローラ270に接続される。第1のフィードバック抵抗250は、単一の調整可能または制御可能な抵抗（例えば、ポテンショメータ）として図2に示されているが、第1のフィードバック抵抗250は、単に抵抗量を表すものであり、それぞれがある量の抵抗を有する任意の数の受動または能動電気構成要素として実施されてもよいことを理解されたい。例えば、第1のフィードバック抵抗250は、並列および／または直列接続ポテンショメータ、トランジスタが第1のフィードバック抵抗250の抵抗値を増加または減少させるために抵抗の、並列接続への接続またはからの切断を切り替えるためのスイッチとして機能するようにそれぞれがトランジスタと直列に接続された複数の並列接続抵抗など、任意の直列および／または並列の組み合わせで互いに接続された複数の抵抗として実施されてもよい。さらに、第1のフィードバック抵抗250が複数の電気構成要素を備える場合、それらの電気構成要素のそれぞれは、第1のフィードバック抵抗250によって表される有効抵抗量を選択的に増加または減少させるように個別に制御可能であり得る。例えば、第1のフィードバック抵抗250は、並列に接続された複数の抵抗として実施されてもよく、その場合、それぞれの抵抗は、選択的にそれぞれの抵抗を並列の抵抗の組み合わせに接続するまたはから切断するためのスイッチとして機能するトランジスタと直列にさらに接続され、これにより、並列の抵抗の組み合わせおよびこれに対応して第1のフィードバック抵抗250の抵抗値は増加および／または減少する。

【0025】

主増幅器210は、入力電流を、主増幅器210の補助出力218に存在する補助出力電圧に変換するようにさらに構成される。一部の実施形態では、補助出力電圧は、第1のフィードバック抵抗250の抵抗値に関係なく入力電流の変化が対応して補助出力電圧に反映されるように入力電流に線形に比例する。一部の実施形態では、補助出力電圧の値は入力電流の値より小さく、入力電流と補助出力電圧との線形比例関係は、主増幅器210の内部特性に従って決定されてもよい。例えば、主増幅器210は、入力電流に対して補助出力電圧の値を設定する1つ以上の構成要素（例えば、図3に関して以下で説明される負荷抵抗など）を含み得る。一部の実施形態では、1つ以上の構成要素は、入力電流に対して補助出力電圧の値を十分に小さく設定するので、補助出力電圧は、主増幅器210の主入力212で受信され得る可能な入力電流の全ダイナミックレンジにわたって入力電流に依然として線形に比例する。

【0026】

平均電流検出器220は、入力222を介して主増幅器210の補助出力218に接続され、主増幅器210の補助出力218に存在する補助出力電圧を平均電流信号に変換するように構成される。例えば、平均電流検出器220は、主増幅器210から補助出力電圧を受信し、この補助出力電圧の平均を検出し、この補助出力電圧の検出された平均を電流信号に変換し、出力224を介してこの電流信号を平均電流信号として出力する。一部の実施形態では、平均電流信号は、主増幅器210によって受信された入力電流と実質的に同様である（例えば、平均電流信号の値が、主増幅器210によって受信された入力電流の値を実質的に表すなど）。平均電流検出器220は、補助出力電圧の平均を検出し、その特定のハードウェア構造および／または方法が本明細書では限定されない任意の適切な手段に従って補助出力電圧の検出された平均を電流信号に変換し得る。平均電流検出器220としての実施に適した平均電流検出器の一実施形態の例が、図3に関して以下で示され述べられる。

【0027】

第2の増幅器230は、主入力232を介して平均電流検出器220の出力224に接続される。第2の増幅器230は、一部の実施形態では、主増幅器210と構造的に同様および／または同一である。例えば、平均電流検出器220からの、主入力232で受信される平均電流信号に対する第2の増幅器230の応答が、電気構成要素280からの、主入力212で受信される平均電流信号に対する主増幅器210の応答と実質的に同様になるように、第2の増幅器230は、主増幅器210の特性と実質的に同じまたは同一の特性（例えば、構造、電気的特性、機械的特性、トランスインピーダンスなど）を有し得る。

【0028】

第2の増幅器230は、平均電流検出器220からの平均電流信号を主入力232で受信し、この平均電流信号を、第2の増幅器230の主出力236に存在する出力電圧に変換するように構成される。一部の実施形態では、第2の増幅器230は、制御入力234で受信される1つ以上の信号に少なくとも部分的に基づいて出力電圧を形成するために入力電流を変換してもよい。一部の実施形態では、平均電流信号は、例えば第2のフィードバック抵抗260に応じて、出力電圧を形成するために第2の増幅器230によってスケーリングまたは増幅される。例えば、入力電流の値が減少するとき、第2のフィードバック抵抗260の抵抗値は、出力電圧を形成する目的で入力電流の減少を補償して入力電流を増幅するために増加し得る。入力電流の値が増加するとき、第2のフィードバック抵抗260の抵抗値は、出力電圧を形成する目的で入力電流の増加を補償して入力電流を増幅するために減少し得る。したがって、第2の増幅器230の利得率または増幅率は、第2のフィードバック抵抗260に従って決定され得る。実質的に同じ特性を有し、実質的に同様の入力を受信し、実質的に同様の方法で機能し、そして実質的に同様の出力を出力することによって、第2の増幅器230は、主増幅器210の実質的に同一の複製になるように構成される。第2の増幅器230は、単一の制御入力234を備えるものとして示され述べられているが、第2の増幅器230は、代わりに、それぞれが増幅器アーキテクチャ200の構造に基づいて異なる制御信号を受信するように構成された複数の制御入力234を備えてもよいことに留意されたい。第2の増幅器230の制御入力234の数は、本明細書では限定されない。

【0029】

第2のフィードバック抵抗260は、主入力232と主出力236との間に接続される。第2のフィードバック抵抗260の抵抗値は、一部の実施形態では、平均電流信号を出力電圧として出力する前に第2の増幅器230によって平均電流信号に与えられる増幅量を決定する。一部の実施形態では、第2の増幅器230と第2のフィードバック抵抗260とは合わせてTIAと呼ばれる。第2のフィードバック抵抗260は、第2のフィードバック抵抗260の抵抗値を制御するように構成された別の電気構成要素にさらに接続される。例えば、一部の実施形態では、第1のフィードバック抵抗250および第2のフィードバック抵抗260の抵抗値が所与の時点で実質的に同じになるように第1のフィードバック抵抗250と第2のフィードバック抵抗260の両方に実質的に同様の制御が行われるよう、第2のフィードバック抵抗260が制御のために接続される電気構成要素は、第1のフィードバック抵抗250が制御のために接続されるのと同じ電気構成要素である。一部の実施形態（例えば、抵抗コントローラ270が増幅器アーキテクチャ200内に存在しない実施形態）では、第2のフィードバック抵抗260は、第3の増幅器240の出力が第2のフィードバック抵抗260の抵抗値を制御するように第3の増幅器240に接続される。他の実施形態（例えば、抵抗コントローラ270が増幅器アーキテクチャ200内に存在する実施形態）では、第2のフィードバック抵抗260は、抵抗コントローラ270の1つ以上の出力が第2のフィードバック抵抗260の抵抗値を制御するように抵抗コントローラ270に接続される。

【0030】

第2のフィードバック抵抗260は、単一の調整可能または制御可能な抵抗（例えば、ポテンショメータ）として図2に示されているが、第2のフィードバック抵抗260は、単に抵抗量を表すものであり、それぞれがある量の抵抗を有する任意の数の受動または能動電気構成要素として実施されてもよいことを理解されたい。例えば、第2のフィードバック抵抗260は、並列および／または直列接続ポテンショメータ、トランジスタが第2のフィードバック抵抗260の抵抗値を増加または減少させるために抵抗の、並列接続への接続またはからの切断を切り替えるためのスイッチとして機能するようにそれぞれがトランジスタと直列に接続された複数の並列接続抵抗など、任意の直列および／または並列の組み合わせで互いに接続された複数の抵抗として実施されてもよい。さらに、第1のフィードバック抵抗250が複数の電気構成要素を備える場合、それらの電気構成要素のそれぞれは、第2のフィードバック抵抗260によって表される有効抵抗量を選択的に増加または減少させるように個別に制御可能であり得る。例えば、第2のフィードバック抵抗260は、並列に接続された複数の抵抗として実施されてもよく、その場合、それぞれの抵抗は、選択的にそれぞれの抵抗を並列の抵抗の組み合わせに接続するまたはから切断するためのスイッチとして機能するトランジスタと直列にさらに接続され、これにより、並列の抵抗の組み合わせおよびこれに対応して第2のフィードバック抵抗260の抵抗値は増加および／または減少する。一部の実施形態では、第2のフィードバック抵抗260の構造および／または構成は、第1のフィードバック抵抗250と実質的に同じである。例えば、これにより、第1の抵抗値から第2の抵抗値への第2のフィードバック抵抗260の抵抗値の変化をもたらす、第2のフィードバック抵抗260および第1のフィードバック抵抗250によって受信される制御信号は、第1のフィードバック抵抗250の抵抗値にも、実質的に第1の抵抗値から実質的に第2の抵抗値への対応する変化をもたらす。

【0031】

第3の増幅器240は、第2の入力244を介して第2の増幅器230の主出力236に接続され、第2の増幅器230の出力電圧を受信するように構成される。一部の実施形態では、第3の増幅器240は、主出力236を介して第1のフィードバック抵抗250および第2のフィードバック抵抗260にさらに接続される。他の実施形態では、第3の増幅器240は、主出力236を介して抵抗コントローラ270の入力272にさらに接続される。第3の増幅器240は、第1の入力242で基準電圧（V_ref）を受信する。基準電圧は、任意の適切な受動および／または能動電気構成要素または電気構成要素の組み合わせ（図示せず）から受信される。例えば、基準電圧は、電圧調整器、分圧器、プロセッサ（もしくはマイクロプロセッサ）、電圧源、集積回路、または基準電圧を供給することができる任意の他の適切な電気構成要素もしくは構成要素から受信され得る。基準電圧は、一部の実施形態では、主増幅器210の主出力216に存在する出力電圧および第2の増幅器230の主出力236に存在する出力電圧の所望の値に対応する値を有する。

【0032】

第3の増幅器240は、一部の実施形態では、第1の入力242で受信された基準電圧と第2の入力244で受信された第2の増幅器230の出力電圧とを比較し、この比較に基づいて、出力246に存在する比較出力電圧を生成するように構成された演算増幅器として実施される。他の実施形態では、第3の増幅器240は、2つの入力を受信し、2つの入力間の比較および／または差に基づいて出力を供給するのに適した任意の電気構成要素であってもよい。出力246に存在する比較出力電圧は、一部の実施形態（例えば、抵抗コントローラ270が増幅器アーキテクチャ200内に存在しない実施形態）では、第1のフィードバック抵抗250および第2のフィードバック抵抗260の抵抗値を制御するように構成され、したがって、制御信号と呼ばれ得る。第3の増幅器240が、第2の増幅器230の出力電圧が基準電圧より低いと判定した場合、制御信号は、第1のフィードバック抵抗250および第2のフィードバック抵抗260の抵抗値を増加させ、これによって主増幅器210および第2の増幅器230の増幅の利得または量をそれぞれ増加させる。これに対応して、第3の増幅器240が、第2の増幅器230の出力電圧が基準電圧より高いと判定した場合、制御信号は、第1のフィードバック抵抗250および第2のフィードバック抵抗260の抵抗値を減少させ、これによって主増幅器210および第2の増幅器230の増幅の利得または量をそれぞれ減少させる。第3の増幅器240は、その特定のハードウェア構造および／または方法が本明細書で限定されない任意の適切な手段に従って基準電圧と第2の増幅器230の出力電圧との比較を実行し得る。

【0033】

抵抗コントローラ270は、例えば第1のフィードバック抵抗250および第2のフィードバック抵抗260が（例えば、上述のようにスイッチとして実施されたトランジスタを介して）個別に制御可能な複数の抵抗または他の電気構成要素を含む場合に増幅器アーキテクチャ200に含まれる。抵抗コントローラ270は、増幅器アーキテクチャ200内に存在する場合は、入力272を介して第3の増幅器240の出力246に接続される。抵抗コントローラ270はさらに、主出力274を介して第1のフィードバック抵抗250および第2のフィードバック抵抗に接続され、第1の制御出力276を介して主増幅器210の制御入力214に接続され、第2の制御出力278を介して第2の増幅器230の制御入力234に接続される。

【0034】

抵抗コントローラ270と第1のフィードバック抵抗250および第2のフィードバック抵抗260のそれぞれとの間の単一の接続として示されているが、第1のフィードバック抵抗250および第2のフィードバック抵抗260の構造に基づいて抵抗コントローラ270と第1のフィードバック抵抗250および第2のフィードバック抵抗260のそれぞれとの間には任意の数の接続が存在してもよいことを理解されたい。例えば、接続の数は、第1のフィードバック抵抗250および第2のフィードバック抵抗260のそれぞれに含まれる個別に制御可能な抵抗または他の電気構成要素の数に基づいてもよい。したがって、抵抗コントローラ270は単一の主出力274を備えるものとして示され述べられているが、抵抗コントローラ270は、代わりに、場合によってはそれぞれが制御信号と呼ばれ得る電圧信号を出力するようにそれぞれが構成された複数の主出力274を備えてもよい。複数の主出力274は、それぞれ、第1のフィードバック抵抗250および／または第2のフィードバック抵抗260の対応する抵抗または電気構成要素を制御するように構成され得、それぞれ、主増幅器210および／または第2の増幅器230に送信され得る。さらに、抵抗コントローラ270と主増幅器210および第2の増幅器230のそれぞれとの間の単一の接続として示されているが、増幅器アーキテクチャ200の構造に基づいて抵抗コントローラ270と主増幅器210および第2の増幅器230との間には任意の数の接続が存在してもよいことを理解されたい。例えば、接続の数は、第1のフィードバック抵抗250および第2のフィードバック抵抗260のそれぞれに含まれる個別に制御可能な抵抗もしくは他の電気構成要素の数ならびに／または抵抗コントローラ270によって決定される制御信号の数に基づいてもよい。

【0035】

抵抗コントローラ270は、一部の実施形態では、第3の増幅器240から比較出力電圧を受信し、比較出力電圧と第1のフィードバック抵抗250および第2のフィードバック抵抗260の構造とに基づいて1つ以上の制御信号を形成するように構成される。例えば、第1のフィードバック抵抗250および第2のフィードバック抵抗260がそれぞれ、複数の個別に制御可能な電気構成要素を備える場合、抵抗コントローラ270は、第1のフィードバック抵抗250および第2のフィードバック抵抗260の個別に制御可能な電気構成要素のそれぞれに対して制御信号を決定するように構成される。例えば、抵抗コントローラ270が、Xボルトの値を有する比較出力電圧を第3の増幅器240から受信し、第1のフィードバック抵抗250および第2のフィードバック抵抗260がそれぞれ、4つの個別に制御可能な電気構成要素を含み得る場合。このような実施形態では、抵抗コントローラ270は、約Xボルト、約X／2ボルト、約X／3ボルト、および約X／4ボルトの値を有する制御信号を、第1のフィードバック抵抗250および第2のフィードバック抵抗260のそれぞれの第1、第2、第3、および第4の個別に制御可能な電気構成要素に供給し得る。しかしながら、上記の値は単なる例示であり、決して本開示の範囲を限定することを意図するものではないことに留意されたい。代わりに、抵抗コントローラ270は、入力電圧を受信し、実質的に入力電圧に基づいて1つ以上の出力電圧を供給するのに適した任意の電気構成要素であってもよい。例えば、抵抗コントローラ270は、分圧器、抵抗ラダー、電圧調整器、プロセッサ（もしくはマイクロプロセッサ）、電圧源、集積回路、または入力電圧を受信し、実質的に入力電圧に基づいて1つ以上の出力電圧を供給することができる任意の他の適切な電気構成要素もしくは複数の電気構成要素として実施され得るし、またはこれらを含み得る。抵抗コントローラ270は、出力信号を決定するために受信信号を処理する際に主増幅器210および第2の増幅器230によって使用される例えば制御入力として、任意の数の決定された制御信号を主増幅器210および第2の増幅器230にさらに供給し得る。

【0036】

次に図3を参照すると、増幅器アーキテクチャ200の一実施形態の部分概略図が示されている。図3に示されているように、主増幅器210は、複数のNPN型バイポーラ接合トランジスタ（BJT）302、304、306、308、310、および312（302〜312）と、n型金属酸化物半導体電界効果トランジスタ（NMOS）314と、p型金属酸化物半導体電界効果トランジスタ（PMOS）318および320（これらは図3に示されているように接続されている場合には電流ミラーと呼ばれ得る）、調整抵抗322および324と、負荷抵抗326とを備える。BJT302〜312のそれぞれは、ベース3xxB、コレクタ3xxC、およびエミッタ3xxEをそれぞれ備える（例えば、BJT302は、ベース302B、コレクタ302C、およびエミッタ302Eを備え、BJT304は、ベース304B、コレクタ304C、およびエミッタ304Eを備えるなど）。NMOS314ならびにPMOS318および320はそれぞれ、ゲート3xxG、ドレイン3xxD、およびソース3xxSをそれぞれ備える。

【0037】

BJT302〜312が、それぞれベース302B〜312B（本明細書ではそれぞれ3xxBと呼ばれる）で、それぞれエミッタ302E〜312E（本明細書ではそれぞれ3xxEと呼ばれる）に存在する電圧＋閾値電圧（例えば、0.7ボルトの閾値電圧または個々のBJT302〜312の特性に従って決定される任意の他の閾値電圧）を超える電圧を受信するとき、BJT302〜312は飽和領域で動作する。飽和領域で動作するとき、コレクタ302C〜312C（本明細書ではそれぞれ3xxCと呼ばれる）のそれぞれおよびベース3xxBで受信される実質的にすべての電流は、それぞれのBJT302〜312を通ってエミッタ3xxEに流れる。飽和領域で動作するとき、BJT302〜312は「オン」であると呼ばれ得、BJT302〜312を飽和領域で動作させる電圧をベース3xxBに供給することは、それぞれのBJT302〜312を「ターンオン」すると呼ばれ得る。BJT302〜312が、エミッタ3xxEに存在する電圧＋閾値電圧を超えない電圧をベース3xxBで受信するとき、BJT302〜312は、コレクタ3xxCまたはベース3xxBで受信される電流がそれぞれのBJT302〜312を通ってエミッタ3xxEに実質的に流れない遮断領域で動作する。遮断領域で動作するとき、BJT302〜312は「オフ」であると呼ばれ得、BJT302〜312を遮断領域で動作させる電圧をベース3xxBに供給することは、それぞれのBJT302〜312を「ターンオフ」すると呼ばれ得る。このように、BJT302〜312のそれぞれは、ターンオンされたときは、電流が流れることを可能にする実質的に短絡されたスイッチ（例えば、それぞれのBJT302〜312において発生する関連する電圧降下を差し引く）として機能し、ターンオフされたときは、電流の流れを阻止および／または制限する実質的に開回路として機能するスイッチと見なされ得る。

【0038】

同様に、NMOS314のゲート314Gとソース314Sとの電圧差が、閾値電圧を超えるとき、NMOS314は、ドレイン314Dで受信される実質的にすべての電流がNMOS314を通ってソース314Sに流れる飽和領域に入る。飽和領域で動作するとき、NMOS314は「オン」であると呼ばれ得、NMOS314を飽和領域で動作させる電圧をゲート314Gに供給することは、NMOS314を「ターンオン」すると呼ばれ得る。NMOS314のゲート314Gとソース314Sとの電圧差が、閾値電圧を超えないとき、NMOS314は、ドレイン314Dで受信される電流がNMOS314を通ってソース314Sに実質的に流れない遮断領域に入る。遮断領域で動作するとき、NMOS314は「オフ」であると呼ばれ得、NMOS314を遮断領域で動作させる電圧をゲート314Gに供給することは、NMOS314を「ターンオフ」すると呼ばれ得る。逆に、PMOS318または320のゲート318Gまたは320Gとソース318Sまたは320Sとの電圧差が、それぞれ閾値電圧を超えないとき、PMOS318または320は、ソース318Sまたは320Sで受信される実質的にすべての電流がそれぞれのPMOS318または320を通ってそれぞれのドレイン318Dまたは320Dに流れる飽和領域に入る。飽和領域で動作するとき、PMOS318または320は「オン」であると呼ばれ得、それぞれのPMOS318または320を飽和領域で動作させる電圧をゲート318Gまたは320Gに供給することは、それぞれのPMOS318または320を「ターンオン」すると呼ばれ得る。それぞれのPMOS318または320のゲート318Gまたは320Gとソース318Sまたは320Sとの電圧差が、閾値電圧を超えるとき、それぞれのPMOS318または320は、ソース318Sまたは320Sで受信される電流がそれぞれのPMOS318または320を通ってドレイン318Dまたは320Dに実質的に流れない遮断領域に入る。遮断領域で動作するとき、PMOS318または320は「オフ」であると呼ばれ得、それぞれのPMOS318または320を遮断領域で動作させる電圧をゲート318Gまたは320Gに供給することは、PMOS318または320を「ターンオフ」すると呼ばれ得る。

【0039】

BJT302は、ベース302Bを介して電気構成要素280（図2に示されている）に接続され、その結果、ベース302Bは、図2で述べられているような主増幅器210の主入力212となる。BJT302はまた、エミッタ302Eを介して調整抵抗324およびNMOS314のドレイン314Dに接続され、コレクタ302Cを介してBJT304のエミッタ304Eに接続される。BJT304は、コレクタ304Cを介して調整抵抗322、BJT306のコレクタ306C、BJT312のベース312B、および前述のようにBJT302に接続される。さらに、BJT304は、ベース304Bで基準電圧またはバイアス電圧を受信し、その特定の値は、増幅器アーキテクチャ200の構成に依存し、本明細書では限定されない。一部の実施形態では、基準電圧は、前述のように、飽和領域に対するBJT304の動作を決定する閾値電圧の2倍（2V_BE）である。BJT306は、コレクタ306Cを介して、前述のようにBJT304のコレクタ304C、調整抵抗322、およびBJT312のベース312Bに接続される。BJT306はまた、エミッタ306Eを介してBJT308のコレクタ308Cに接続される。さらに、BJT306は、ベース306Bで基準電圧またはバイアス電圧を受信し、その特定の値は、増幅器アーキテクチャ200の構成に依存し、本明細書では限定されない。一部の実施形態では、この基準電圧は、ベース304BでBJT304によって受信される基準電圧と実質的に同じであり、例えば2V_BEである。BJT308は、コレクタ308Cを介して、前述のようにBJT306に接続され、エミッタ308Eによって接地電位360に接続される。さらに、BJT308は、ベース308Bで基準電圧またはバイアス電圧（V_B2,STARV）を受信し、その特定の値は、増幅器アーキテクチャ200の構成に依存し、本明細書では限定されない。一部の実施形態では、この基準電圧の値は、第1のフィードバック抵抗250に存在する抵抗の量に少なくとも部分的に従って決定される。例えば、第1のフィードバック抵抗250が、複数の個別に制御可能な電気構成要素を備える場合、BJT308のベース308Bで受信される基準電圧は、制御信号（例えば、図2の抵抗コントローラ270によって生成され、制御入力214で主増幅器210によって受信される第1の制御信号）に線形比例してもよい。

【0040】

BJT310は、コレクタ310Cを介してBJT312のエミッタ312Eおよびフィードバック抵抗250に接続される。BJT310はまた、エミッタ310Eを介して接地電位360に接続される。主増幅器210の出力電圧（例えば、主出力216に存在するような）は、一部の実施形態では、BJT310のコレクタ310Cに存在する電圧が主増幅器210の出力電圧と実質的に同じになるようにBJT310のコレクタ310Cから取り出される。さらに、BJT310は、ベース310Bで基準電圧またはバイアス電圧（V_B,BUF）を受信し、その特定の値は、増幅器アーキテクチャ200の構成に依存し、本明細書では限定されない。一部の実施形態では、この基準電圧の値は、BJT310が、増幅器アーキテクチャ200がアクティブである飽和領域で常に動作するように選択され得る。他の実施形態では、基準電圧の値は、それぞれの電気構成要素の状態または増幅器アーキテクチャ200内の、もしくは増幅器アーキテクチャ200によって受信される別の信号の値が、BJT310のベース310Bで受信される基準電圧を決定するか、またはこれとして使用されるように、増幅器アーキテクチャ200内の別の電気構成要素または条件に結び付けられ得る。

【0041】

BJT312は、BJT310のコレクタ310Cに存在する主増幅器210の出力電圧がBJT312のエミッタ312Eにも存在するように、エミッタ312Eを介してBJT310のコレクタ310Cおよびフィードバック抵抗250に接続される。BJT312はまた、ベース312Bを介して、それぞれ前述のようにBJT306のコレクタ306C、BJT304のコレクタ304Cに接続され、調整抵抗322に接続される。BJTは、コレクタ312Cを介してPMOS318のドレイン318Dおよびゲート318GならびにPMOS320のゲート320Gにさらに接続される。NMOS314は、ドレイン314Dを介してBJT302のエミッタ302Eおよび調整抵抗324に接続され、ソース314Sを介して接地電位360に接続される。さらに、NMOS314は、ゲート314Gで基準電圧またはバイアス電圧（V_C2）を受信し、その特定の値は、増幅器アーキテクチャ200の構成に依存し、本明細書では限定されない。一部の実施形態では、この基準電圧の値は、第1のフィードバック抵抗250に存在する抵抗の量に従って決定される。例えば、第1のフィードバック抵抗250が、複数の個別に制御可能な電気構成要素を備える場合、NMOS314のゲート314Gで受信される基準電圧は、制御信号（例えば、図2の抵抗コントローラ270によって生成され、制御入力214で主増幅器210によって受信される第2の制御信号）に線形比例してもよい。一部の実施形態では、NMOS314のゲート314Gで受信される基準電圧は、BJT308のベース308Bで受信される基準電圧と実質的に同じであるが、他の実施形態では、基準電圧は異なる。

【0042】

PMOS318は、ソース318Sを介して電圧源358およびPMOS348のソース348Sに接続され、ドレイン318Dを介してBJT312のコレクタ312Cに接続され、ゲート318Gを介してPMOS320のゲート320Gに接続される。PMOS320は、ソース320Sを介して電圧源358およびPMOS318のソース318Sに接続され、ゲート320Gを介してPMOS318のゲート318Gおよびドレイン318DならびにBJT312のコレクタ312Cに接続され、ドレイン320Dを介して負荷抵抗326に接続される。主増幅器210の補助出力電圧（例えば、補助出力218に存在するような）は、一部の実施形態では、PMOS320のソース320Sに存在する電圧が主増幅器210の補助出力電圧と実質的に同じになるようにPMOS320のソース320Sから取り出される。一緒に、PMOS318およびPMOS320は、PMOS318を通過するのと実質的に同じ電流がPMOS320を通過するようにPMOS318を通過する電流をミラーリングまたはコピーするように構成された電流ミラーをなす。

【0043】

調整抵抗322は、電圧源358とBJT304のコレクタ304C、BJT306のコレクタ306C、およびBJT312のベース312Bとの間に接続される。調整抵抗324は、接地電位360とBJT302のエミッタ302EおよびNMOS314のドレイン314Dとの間に接続される。負荷抵抗324は、PMOS320のドレイン320Dと接地電位360との間に接続される。

【0044】

同様に図3に示されているように、一部の実施形態では、第1のフィードバック抵抗250は、第1のフィードバック抵抗250の抵抗値が上述のように増加および／または減少され得るように複数の電気構成要素を備える。図3に示されている第1のフィードバック抵抗250の構成は単なる例示であり、第1のフィードバック抵抗250の様々な実施形態のより完全な記述については図2の第1のフィードバック抵抗250に関する上記の説明が参照されることに留意されたい。図3に示されているように、第1のフィードバック抵抗250は、第1の抵抗328、第2の抵抗330、および第3の抵抗332を備える。第1のフィードバック抵抗250は、NMOS334およびNMOS336をさらに備える。NMOS334およびNMOS336は、上述のNMOS314と実質的に同様の方法で機能し得る。第1の抵抗328は、BJT310のコレクタ310CとBJT302のベース302Bとの間（例えば、主増幅器210の主出力216と主入力212との間）に接続される。第2の抵抗330は、BJT310のコレクタ310CとNMOS334のソース334Sとの間に接続される。NMOS334は、ソース334Sを介して第2の抵抗330に接続され、ドレイン334Dを介してBJT302のベース302Bに接続される。さらに、NMOS334は、ゲート334Gを介して図2の抵抗コントローラ270（図示せず）に接続され、これにより、NMOS334は、第1のフィードバック抵抗250の抵抗値を変更するために第1の抵抗328および／または第3の抵抗332と並列の第2の抵抗330を選択的に接続または切断する、上述のようなスイッチとしてNMOS334を動作させる制御信号（例えば、上述のような、図3ではV_C1として示されている、図2の抵抗コントローラ270によって生成される第1の制御信号）をゲート334Gで受信する。第3の抵抗332は、BJT310のコレクタ310CとNMOS336のソース336Sとの間に接続される。NMOS336は、ソース336Sを介して第3の抵抗332に接続され、ドレイン336Dを介してBJT302のベース302Bに接続される。さらに、NMOS336は、ゲート336Gを介して図2の抵抗コントローラ270（図示せず）に接続され、これにより、NMOS336は、第1の
フィードバック抵抗250の抵抗値を変更するために第1の抵抗328および／または第2の抵抗330と並列の第3の抵抗332を選択的に接続または切断する、上述のようなスイッチとしてNMOS336を動作させる制御信号（例えば、上述され、図3ではV_C2として示されている、図2の抵抗コントローラ270によって生成される第2の制御信号）をゲート336Gで受信する。第1のフィードバック抵抗250は、第1のフィードバック抵抗250に関して複数の抵抗値の選択を可能にするために、任意の数の抵抗およびトランジスタの組み合わせを備え得ることを理解されたい。さらに、NMOS334およびNMOS336はNMOSトランジスタとして示されているが、それらは、代わりにBJTトランジスタおよび／またはPMOSトランジスタの任意の組み合わせとして実施されてもよく、第1のフィードバック抵抗250のトランジスタと抵抗との各対は、制限なしに、異なるNMOS、PMOS、BJT、および／または他の適切な制御可能なスイッチを利用してもよいことにさらに留意されたい。

【0045】

同様に図3に示されているように、平均電流検出器220は、バーストモード平均検出器337と、第1の入力（例えば、非反転入力）338、第2の入力（例えば、反転入力）339、および出力341を備える増幅器340と、PMOS346、348、および350と、NMOS343、352、および354と、負荷抵抗356とを備える。NMOS343、352、および354は、上述のNMOS314と実質的に同様の方法で機能し得、PMOS346、348、および350は、上述のPMOS318および320と実質的に同様の方法で機能し得る。バーストモード平均検出器337は、PMOS320のドレイン320Dと増幅器340の第1の入力338との間に接続される。バーストモード平均検出器337は、その特定のハードウェア構造および／または方法が本明細書では限定されない任意の適切な手段に従ってバーストモード電圧および／または電流信号の平均を求めることができる任意の適切な電気構成要素である。例えば、バーストモード平均検出器337は、受信された電流信号を電圧出力信号に変換し得るローパスフィルタ、積分器、サンプルホールド回路、またはバーストモード信号の平均を求めるための任意の他の適切な電気構成要素もしくは手段として実施され得る。増幅器340は、第1の入力338を介してバーストモード平均検出器337に接続され、出力341を介してNMOS343のゲート343Gに接続され、第2の入力339を介してNMOS343のソース343Sおよび負荷抵抗356に接続される。NMOS343は、上述のように増幅器340に接続され、ソース343Sを介して負荷抵抗356に接続され、ドレイン343Dを介してPMOS346のドレイン346Dおよびゲート346GならびにPMOS348のゲート348Gに接続される。

【0046】

PMOS346は、ソース346Sを介してPMOS348のソース348SおよびPMOS350のソース350Sに接続され、ドレイン346Dを介してNMOS343のドレイン343D、ゲート346G、およびPMOS348のゲート348Gに接続される。PMOS348は、ソース348Sを介してPMOS346のソース346SおよびPMOS350のソース350Sに接続され、ゲート348Gを介してPMOS346のゲート346Gおよびドレイン346DならびにNMOS343のドレイン343Dに接続され、ドレイン320Dを介してNMOS352のドレイン352Dおよびゲート352GならびにNMOS354のゲート354Gに接続される。一緒に、PMOS346およびPMOS348は、PMOS346を通過するのと実質的に同じ電流がPMOS348を通過するようにPMOS346を通過する電流をミラーリングまたはコピーするように構成された電流ミラーをなす。PMOS350は、ソース350Sを介してPMOS346のソース346SおよびPMOS348のソース348Sに接続され、ドレイン350Dを介してNMOS354のドレイン354Dに接続される。さらに、PMOS350は、ゲート350Gで基準電圧またはバイアス電圧（V_B）を受信し、その特定の値は、増幅器アーキテクチャ200の構成に依存し、本明細書では限定されない。一部の実施形態では、ゲート350Gで受信される基準電圧は、前述のようにPMOS350を飽和領域で動作させるのに十分な電圧であり、他の実施形態では、電圧基準は、飽和領域と遮断領域との間に存在する活性領域でPMOS350を動作させるのに十分であり、これにより、ソース350Sからドレイン350DへPMOS350を通過する電流（例えば、PMOS350によって伝導される電流）は、BJT310に関連するバイアス電流（例えば、ベース310B、コレクタ310C、またはエミッタ310Eに存在するバイアス電流）に実質的に等しくなる。NMOS352は、ドレイン352Dを介してPMOS348のドレイン348D、ゲート352G、およびNMOS354のゲート354Gに接続され、ゲート352Gを介してNMOS354のドレイン352Dおよびゲート354Gに接続され、ソース352Sを介して接地電位360に接続される。NMOS354は、ドレイン354Dを介してPMOS350のドレイン350Dに接続され、ゲート354Gを介してNMOS352のゲート352Gおよびドレイン352DならびにPMOS346のドレイン346Dに接続され、ソース354Sを介して接地電位360に接続される。負荷抵抗356は、増幅器340の第2の入力339と、NMOS343のソース343Sと、接地電位360との間に接続される。一部の実施形態では、負荷抵抗356は、負荷抵抗326と実質的に同じ抵抗値を有するが、他の実施形態では、負荷抵抗356および負荷抵抗326は、異なる抵抗値を有する。

【0047】

電圧源358は、任意の適切な電気構成要素（例えば、電圧調整器、電源、または他の電圧源）によって提供され、増幅器アーキテクチャ200の構造に依存し得る任意の適切な値を有する。したがって、電圧源358の特定の供給源および値は、本明細書では限定されない。一部の実施形態では、供給源電圧は、約3.3ボルトの値を有し得る。接地電位360は、接地（例えば、実質的に0ボルト）、浮動もしくは信号接地（例えば、増幅器アーキテクチャ200内の他の信号を測定するための基準点として使用される非ゼロ電圧信号）、または当業者に知られているような、増幅器アーキテクチャ200での実施に適した任意の他の接地接続であってもよい。さらに、一部の実施形態では、接地電位360は、接地電位360に対する複数の接続において実質的に同じ値を有するが、他の実施形態では、1つ以上の異なる接地電位360が、増幅器アーキテクチャ200において実施されてもよい。図3に関して述べられている様々な基準電圧は、図2に関して上述されているように、任意の適切な電気構成要素によって供給され得ることに留意されたい。図3には示されていないが、第2の増幅器230および第2のフィードバック抵抗260は、それぞれ主増幅器210および第1のフィードバック抵抗250の構造と実質的に同様の構造を有し得、第3の増幅器240および抵抗コントローラ270の特定の構造は、上述のように本明細書では限定されないことにさらに留意されたい。

【0048】

上述のように、BJT304は、増幅器アーキテクチャ200がアクティブである間、BJT304を飽和領域で実質的に常に動作させるように基準電圧でバイアスされ、したがって、関連する電圧降下を有し得る短絡と見なされる。主増幅器210が、BJT302をターンオンするのに十分な電圧および／または電流を有する入力電流をBJT302のベース302Bで受信するとき、BJT302は、コレクタ302Cとエミッタ302Eとの間で電流を伝導する。BJT302が飽和領域で動作するとき、それもまた、電流が電圧源358から調整抵抗322、BJT304、BJT302、および調整抵抗324を通って接地電位360に流れることを可能にする完全な回路を形成する、関連する電圧降下を有し得る短絡と見なされ得る。一部の実施形態では、調整抵抗324は、NMOS314が飽和領域で動作し、したがって電圧源358から流れる電流に対して接地へのより低い抵抗の経路を形成するときにはバイパスされ得る。同様に、BJT302が飽和領域で動作するとき、BJT312のベース312Bに存在する電圧は、おおよそ電圧源358からフィードバック抵抗322の電圧降下を差し引いた値であって、BJT312を飽和領域で動作させ、BJT312にコレクタ312Cとエミッタ312Eとの間で電流を伝導させる値である。BJT312を通して伝導される電流は、BJT310のバイアス電流（例えば、ベース310BでBJT310によって受信される電流）から、ベース302BでBJT302によって受信される電流を差し引いたものにほぼ等しい。同様に、BJT312によって伝導される電流は、PMOS318によっても伝導され、ミラーリングされた電流は、PMOS320によってソース320Sとドレイン320Dとの間で伝導される。

【0049】

ソース320Sとドレイン320Dとの間でPMOS320によって伝導される電流は、電位を形成して、おおよそBJT310のバイアス電流から、ベース302BでBJT302によって受信される電流を差し引いた電流を有する、バーストモード平均検出器337によって受信される電圧信号を制御するように負荷抵抗326を通って流れる。バーストモード平均検出器337は、受信された信号の電位の平均を求め、その平均を表す電圧出力を増幅器340に送る。増幅器340は、一部の実施形態では、第1の入力338で受信された入力と第2の入力339で受信された入力との差を増幅し、増幅された差を出力として出力341で供給する演算増幅器構成に従って構成される。増幅器340の出力が、NMOS343を飽和領域で動作させるのに十分な値を有するとき、NMOS343は、ドレイン343Dとソース343Sとの間で電流を伝導し、これにより、おおよそBJT310のバイアス電流から、ベース302BでBJT302によって受信される電流を差し引いた値を有する電流を、PMOS346、NMOS343を通して流し、負荷抵抗356を通して接地電位360に流す。PMOS346を通って流れる電流は、PMOS348、したがってNMOS352も通って流れるようにミラーリングされる。NMOS352を通って流れる電流は、NMOS354も通って流れるようにミラーリングされ、これにより、おおよそBJT310のバイアス電流から、ベース302BでBJT302によって受信される電流を差し引いた値を有する電流は、NMOS354を通って流れる。上述のように、PMOS350は、PMOS350によって伝導される電流がおおよそBJT310のバイアス電流の値を有するようにする基準電圧でそのゲート350Gにおいてバイアスされ、その結果、出力224で平均電流検出器220から流れる電流は、おおよそベース302BでBJT302によって受信される電流の値の値を有するようになり、これにより、（図2にそれぞれ示されている）主入力232で第2の増幅器230によって受信される電流信号は、主入力212で主増幅器210によって受信される電流信号と同じ値を有するようになる。

【0050】

次に図4を参照すると、自動利得制御の方法400の一実施形態のフローチャートが示されている。方法400は、増幅器の自動利得制御が望まれるときに、自動利得機能を有する電気構成要素（例えば、増幅器アーキテクチャ200などの自動利得制御回路またはアーキテクチャ）によって実施される。ステップ410において、入力信号が受信される。入力信号は、例えば、センサ（例えば、図2の電気構成要素280）から第1の増幅器（例えば、図2の主増幅器210）によって受信される。ステップ420において、利得率に従って主出力が生成される。主出力は、例えば、利得率に従って入力信号を増幅する第1の増幅器によって生成され、利得率は、第1のフィードバック抵抗（例えば、図2の第1のフィードバック抵抗250）によって設定される。ステップ430において、受信された入力信号の平均が求められる。平均は、例えば、第1の増幅器によって受信された入力信号に比例する第1の増幅器の補助出力に基づいて求められる。平均は、一部の実施形態では、平均電流検出器（例えば、図2の平均電流検出器220）によって求められる。ステップ440において、主出力に関連する利得制御信号（例えば、第1のフィードバック抵抗の抵抗値を制御するための）が、ステップ420で求められた、受信された入力信号の平均に従って決定される。利得制御信号は、例えば、第2のフィードバック抵抗（例えば、図2の第2のフィードバック抵抗260）によって設定される利得に従って、受信された入力信号の平均を増幅することによって第1の増幅器の動作を模倣するように構成される第2の増幅器（例えば、図2の第2の増幅器230）と、第2の増幅器の出力と基準値とを比較するように構成される第3の増幅器（例えば、図2の第3の増幅器240）と、任意選択で、両方の抵抗値がほぼ等しくなるように第1のフィードバック抵抗および第2のフィードバック抵抗の抵抗値を実質的に同時に制御するように構成される抵抗コントローラ（例えば、図2の抵抗コントローラ270）とを備えるフィードバックループによって決定される。利得制御信号は、例えば、第2の増幅器の出力と基準値とを比較し、この比較に基づいて制御信号を出力する第3の増幅器によって決定される。任意選択で、抵抗コントローラが、第3の増幅器の出力を受信し、第1のフィードバック抵抗、第2のフィードバック抵抗、第1の増幅器、および／または第2の増幅器を制御するための1つ以上の制御信号を決定する。ステップ450において、決定された利得制御信号に基づいて主出力が修正される。主出力は、例えば、（例えば、図3に関して上述したようにトランジスタの飽和領域に関してトランジスタの動作を制御することなどによって、スイッチとして動作するトランジスタに接続される抵抗の1つ以上の組み合わせを利用して抵抗の、回路への接続またはからの切断を切り替えることによって）第1のフィードバック抵抗および第2のフィードバック抵抗の抵抗値を調整する（例えば、増加または減少させる）抵抗コントローラによって修正され、その場合、第1の増幅器および第2の増幅器の利得は、ステップ440で決定される利得制御信号に基づいて調整される。

【0051】

次に図5を参照すると、本開示の様々な実施形態によるネットワーク要素500の概略図が示されている。ネットワーク要素500は、入力信号を受信して増幅出力信号を生成することができる任意の適切な処理デバイスであり得る。例えば、ネットワーク要素500は、図2の増幅器アーキテクチャ200を実施し、図1のOLT110および／またはONU120として動作し得る。様々な実施形態において、例えば、本開示の特徴／方法は、ハードウェア、ファームウェア、および／またはハードウェア上で動作するようにインストールされたソフトウェアを使用して実施される。

【0052】

ネットワーク要素500は、ネットワーク、システム、および／もしくはドメインを介してデータを転送し、ならびに／またはネットワーク内の他のデバイスにサービスを提供するか、または計算機能を実行するデバイス（例えば、アクセスポイント、アクセスポイント局、ルータ、スイッチ、ゲートウェイ、ブリッジ、サーバ、クライアント、ユーザ機器、移動体通信デバイスなど）である。一実施形態では、ネットワーク要素500は、本明細書に開示されている増幅器アーキテクチャ200を備える装置および／またはシステムである。

【0053】

ネットワーク要素500は、送信機、受信機、またはこれらの組み合わせであるトランシーバ（Tx／Rx）520に接続された1つ以上のダウンストリームポート510を備える。Tx／Rx520は、ダウンストリームポート510を介して他のネットワーク要素に／からフレームを送信および／または受信する。同様に、ネットワーク要素500は、複数のアップストリームポート540に接続された別のTx／Rx520を備え、Tx／Rx520は、アップストリームポート540を介して他のノードに／からフレームを送信および／または受信する。ダウンストリームポート510および／またはアップストリームポート540は、電気的および／または光学的送信および／または受信構成要素を含み得る。別の実施形態では、ネットワーク要素500は、Tx／Rx520に接続された1つ以上のアンテナ（図示せず）を備える。Tx／Rx520は、1つ以上のアンテナを介して無線で他のコンピューティングデバイスまたは記憶デバイスに／からデータ（例えば、パケット）を送信および／または受信する。Tx／Rx520は、例えば増幅器アーキテクチャ200などの、Tx／Rx520によって受信されたバーストモード信号を増幅するように構成された増幅器をさらに備え得るか、またはこれに接続され得る。

【0054】

プロセッサ530は、Tx／Rx520に接続され、例えば1つ以上のバーストモード送信に従ってネットワーク要素500と別のネットワーク要素との間の通信を実行するように構成される。一実施形態では、プロセッサ530は、1つ以上のマルチコアプロセッサ、および／またはデータストア、バッファなどとして機能するメモリモジュール550を備える。プロセッサ530は、汎用プロセッサとして、または1つ以上の特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、および／もしくはデジタル信号プロセッサ（DSP）の一部として実施される。単一のプロセッサとして示されているが、プロセッサ530は、そのように限定されず、代替的には複数のプロセッサを備える。プロセッサ530は、自動利得制御560を実行するように構成された処理論理をさらに備える。

【0055】

図5は、メモリモジュール550がプロセッサ530に接続されており、様々なタイプのデータを記憶するように構成された非一時的媒体であることも示している。メモリモジュール550は、二次記憶装置、読み出し専用メモリ（ROM）、およびランダムアクセスメモリ（RAM）を含むメモリデバイスを備える。二次記憶装置は、通常は、1つ以上のディスクドライブ、光学ドライブ、ソリッドステートドライブ（SSD）、および／またはテープドライブから構成され、データの不揮発性記憶装置に使用され、RAMがすべての作業データを保持するのに十分な大きさでない場合はオーバーフロー記憶デバイスとして使用される。二次記憶装置は、実行のために選択されたときにRAMにロードされるプログラムを記憶するために使用される。ROMは、プログラムの実行中に読み出される命令およびことによるとデータを記憶するために使用される。ROMは、二次記憶装置のより大きい記憶容量に対して小さい記憶容量を通常は有する不揮発性メモリデバイスである。RAMは、揮発性データを記憶するために、またことによるとく命令を記憶するために使用される。ROMとRAMの両方へのアクセスは、通常は二次記憶装置へのアクセスより高速である。

【0056】

メモリモジュール550は、本明細書で説明されている様々な実施形態を実行するための命令を収容するために使用され得る。例えば、メモリモジュール550は、プロセッサ530によって実行される自動利得制御560を実施するように構成された命令を含み得る。

【0057】

ネットワーク要素500を、特定の機械または装置、例えば、本開示によって教示されている新規な自動利得制御機能を有する増幅器アーキテクチャに部分的に変える実行可能命令をネットワーク要素500にプログラムおよび／またはロードすることによって、プロセッサ530および／またはメモリモジュール550の少なくとも一方が変更されることが理解される。実行可能なソフトウェアをコンピュータにロードすることによって実施され得る機能が、当該技術分野において既知の周知の設計規則によってハードウェアの実施態様に変換され得ることは、電気工学およびソフトウェア工学の技術にとって基本である。ソフトウェアとハードウェアのどちらで概念を実施するかの決定は、通常は、ソフトウェア領域からハードウェア領域への変換に伴う問題ではなく、設計の安定性および生産されるユニットの数に関する考慮に左右される。一般に、ハードウェアの実施態様の再設計はソフトウェア設計の再設計よりコストがかかるため、頻繁な変更を引き続き受ける設計はソフトウェアで実施されることが好ましくあり得る。一般に、大量生産工程ではハードウェアの実施態様がソフトウェアの実施態様より安価であり得るため、安定性があり大量に生産される設計はハードウェア（例えばASIC）で実施されることが好ましくあり得る。多くの場合、設計は、ソフトウェアの形態で開発およびテストされ、次に、当技術分野で周知の設計規則によって、ソフトウェアの命令をハードワイヤリングするASICの同等のハードウェアの実施態様に後で変換され得る。新しいASICによって制御される機械が特定の機械または装置であるのと同じように、実行可能命令をプログラムおよび／またはロードされたコンピュータも特定の機械または装置と見なされ得る。

【0058】

例示の実施形態では、ネットワーク要素500は、第1の増幅器によって入力信号を受信する受信モジュールと、第1の増幅器によって利得率に従って主出力を生成する出力生成モジュールと、平均検出器によって、受信された入力信号の平均を求める平均化モジュールと、フィードバックループによって、受信された入力信号の平均に従って利得制御信号を決定する利得制御モジュールと、フィードバックループによって利得制御信号に基づいて主出力を修正する出力修正モジュールとを含む。一部の実施形態では、ネットワーク要素500は、実施形態で説明されているステップのうちの任意の1つまたはそれらの組み合わせを実行するための他のまたは追加のモジュールを含み得る。さらに、図のいずれかに示されているかまたは請求項のいずれかに記載されているような、方法の追加のまたは代替の実施形態または態様のいずれも同様のモジュールを含むことが企図されている。

【0059】

本明細書に開示されているのは、閉ループシステムにおける自動利得制御のための手段である。本開示は、バーストモードで動作し得る（例えば、数十ナノ秒のオーダーから数十ミリ秒のオーダーの範囲であり得る時間長を有する1つ以上のバーストを含む信号を受信する）TIAのための閉ループ利得制御のための手段を含む。本開示は、入力電流を受信し、入力電流および第1のモジュールの利得に従って第1の出力信号を生成し、入力電流に比例する補助出力を生成するための手段で構成される第1のモジュールと、補助出力を受信し、補助出力によって表される入力電流の平均を求めるための手段で構成され、かつ第1のモジュールに接続される第2のモジュールと、入力電流の平均を受信し、入力電流の平均および第3のモジュールの利得に従って第2の出力信号を生成するための手段で構成され、かつ第2のモジュールに接続される第3のモジュールと、第2の出力信号を受信し、比較結果を求めるために第2の出力信号と基準信号とを比較し、比較結果に従って第1のモジュールの利得および第2のモジュールの利得を制御するための手段で構成され、かつ第3のモジュールに接続される第4のモジュールとを備える装置をさらに含む。

【0060】

さらなる実施形態は、以下の条項に記載されている。

【0061】

条項1．主入力で入力電流を受信し、
入力電流および第1の増幅器の利得に従って第1の増幅器出力信号を生成し、
入力電流に比例する補助出力を生成する
ように構成される第1の増幅器と、
補助出力を受信し、
補助出力によって表される入力電流の平均を求める
ように構成され、かつ第1の増幅器に接続される平均検出器と、
入力電流の平均を受信し、
入力電流の平均および第2の増幅器の利得に従って第2の増幅器出力信号を生成する
ように構成され、かつ平均検出器に接続される第2の増幅器と、
第2の増幅器出力信号を受信し、
第2の増幅器出力信号と基準信号とを比較して比較結果を求め、
比較結果に従って第1の増幅器の利得および第2の増幅器の利得を制御する
ように構成され、かつ第2の増幅器に接続される第3の増幅器と
を備える装置。

【0062】

条項2．第1の増幅器の利得を提供するように構成され、かつ第1の増幅器に接続される第1のフィードバック抵抗であって、第1のフィードバック抵抗の第1の抵抗値が制御可能である、第1のフィードバック抵抗と、
第2の増幅器の利得を提供するように構成され、かつ第2の増幅器に接続される第2のフィードバック抵抗であって、第2のフィードバック抵抗の第2の抵抗値が制御可能である、第2のフィードバック抵抗と
をさらに備える、条項1に記載の装置。

【0063】

条項3．第3の増幅器、第1のフィードバック抵抗、および第2のフィードバック抵抗に接続される抵抗コントローラをさらに備え、抵抗コントローラが、
第3の増幅器から比較結果を受信し、
抵抗制御信号を決定し、
第1の増幅器の利得および第2の増幅器の利得を制御するために抵抗制御信号に従って第1のフィードバック抵抗の第1の抵抗値および第2のフィードバック抵抗の第2の抵抗値を制御する
ように構成される、条項1または2に記載の装置。

【0064】

条項4．抵抗コントローラが、第1の増幅器および第2の増幅器にさらに接続され、抵抗コントローラが、抵抗制御信号に従って第1の増幅器および第2の増幅器の少なくとも一部を制御するようにさらに構成される、条項1から3のいずれか一項に記載の装置。

【0065】

条項5．第1のフィードバック抵抗および第2のフィードバック抵抗が、複数の抵抗を備え、複数の抵抗のうちの少なくとも1つが、第1の増幅器の利得および第2の増幅器の利得を制御するために抵抗制御信号に従って抵抗コントローラによって個別に制御可能である、条項1から4のいずれか一項に記載の装置。

【0066】

条項6．入力電流が、フォトダイオードから受信される、条項1から5のいずれか一項に記載の装置。

【0067】

条項7．第2の増幅器の構造、電気的特性、および機械的特性が、第1の増幅器と同じである、条項1から6のいずれか一項に記載の装置。

【0068】

条項8．入力電流が、光ネットワークユニットによって受信されるバーストモード信号である、条項1から7のいずれか一項に記載の装置。

【0069】

条項9．光回線端末（OLT）と、
光信号によってOLTと通信するように構成され、かつOLTに接続される光ネットワークユニット（ONU）と
を備える光ネットワークシステムであって、
OLTまたはONUの少なくとも一方が、閉ループ利得制御トランスインピーダンス増幅器（TIA）を備え、閉ループ利得制御TIAが、
入力信号を受信し、
第1の増幅器の利得率に従って入力信号を増幅することによって主出力信号を生成し、
入力信号に比例する補助出力を生成する
ように構成される第1の増幅器と、
補助出力を受信し、
補助出力に従って入力信号の平均を求める
ように構成され、かつ第1の増幅器に接続される平均検出器と、
入力信号の平均に従って第1の増幅器の利得率を制御するように構成され、かつ第1の増幅器および平均検出器に接続されるフィードバックループと
を備える、光ネットワークシステム。

【0070】

条項10．閉ループ利得制御TIAが、第1の増幅器に接続される第1のフィードバック抵抗をさらに備え、第1の増幅器の利得率が、第1のフィードバック抵抗の抵抗値に従って決定される、条項9に記載の光ネットワークシステム。

【0071】

条項11．フィードバックループが、
入力信号の平均を受信し、
第2の増幅器の利得率に従って入力信号の平均を増幅することによって第2の出力信号を生成する
ように構成され、かつ平均検出器に接続される第2の増幅器と、
第2の増幅器に接続される第2のフィードバック抵抗であって、第2の増幅器の利得率が、第2のフィードバック抵抗の抵抗値に従って決定される、第2のフィードバック抵抗と、
第2の出力信号と基準信号とを比較して比較結果を求めるように構成され、かつ第2の増幅器に接続される第3の増幅器と、
比較結果を受信し、
比較結果に従って制御信号を決定し、
第1の増幅器の利得率を変更するために制御信号に従って第1のフィードバック抵抗の抵抗値および第2のフィードバック抵抗の抵抗値を制御する
ように構成され、かつ第3の増幅器、第1のフィードバック抵抗、および第2のフィードバック抵抗に接続されるコントローラと
を備える、条項9または10に記載の光ネットワークシステム。

【0072】

条項12．第1の増幅器および第2の増幅器が同一である、条項9から11のいずれか一項に記載の光ネットワーク。

【0073】

条項13．コントローラが、第1の増幅器および第2の増幅器にさらに接続され、コントローラが、制御信号に従って第1の増幅器および第2の増幅器の少なくとも一部を制御するようにさらに構成される、条項9から12のいずれか一項に記載の光ネットワークシステム。

【0074】

条項14．第1のフィードバック抵抗および第2のフィードバック抵抗が、複数の抵抗を備え、複数の抵抗のうちの少なくとも1つが、第1の増幅器の利得および第2の増幅器の利得を制御するために制御信号に従ってコントローラによって個別に制御可能である、条項9から13のいずれか一項に記載の光ネットワークシステム。

【0075】

条項15．第1の増幅器が、フォトダイオードにさらに接続され、第1の増幅器が、フォトダイオードから入力信号を受信する、条項9から14のいずれか一項に記載の光ネットワークシステム。

【0076】

条項16．第1の増幅器により、入力信号を受信するステップと、
第1の増幅器により、利得率に従って主出力を生成するステップと、
平均検出器により、受信された入力信号の平均を求めるステップと、
フィードバックループにより、受信された入力信号の平均に従って利得制御信号を決定するステップと、
フィードバックループにより、利得制御信号に基づいて主出力を修正するステップと
を含む方法。

【0077】

条項17．利得制御信号を決定するステップが、
第2の増幅器により、受信された入力信号の平均を受信するステップと、
第2の増幅器により、第2の利得率に従って第2の出力を生成するステップと、
第3の増幅器により、第2の出力と基準値とを比較して利得制御信号を決定するステップと
を含む、条項16に記載の方法。

【0078】

条項18．利得制御信号に基づいて主出力を修正するステップが、
コントローラにより、利得制御信号を受信するステップと、
コントローラにより、主出力に関連する利得率を制御するように構成されるフィードバック抵抗の抵抗値を修正するステップと
を含む、条項16または17に記載の方法。

【0079】

条項19．フィードバック抵抗の抵抗値を修正するステップが、トランジスタの飽和領域に関してトランジスタの動作を制御するステップを含む、条項16から18のいずれか一項に記載の方法。

【0080】

条項20．入力信号が、フォトダイオードから受信される、条項16から19のいずれか一項に記載の方法。

【0081】

用語「接続する」または「接続される」の使用は、直接接続または間接接続を意味し得る。第1の構成要素と第2の構成要素との間に回線、配線、または別の媒体を除いて介在する構成要素がない場合、第1の構成要素は、第2の構成要素に直接接続されている。第1の構成要素と第2の構成要素との間に回線、配線、または別の媒体以外に介在する構成要素がある場合、第1の構成要素は、第2の構成要素に間接的に接続されている。用語「接続される」およびその異形は、直接接続されることおよび間接的に接続されることの両方を含む。用語「約」の使用は、特に明記しない限り、後続の数の±10％を含む範囲を意味する。

【0082】

いくつかの実施形態が本開示において提供されているが、開示されたシステムおよび方法が、本開示の精神または範囲から逸脱することなく他の多くの特定の形態で具体化されてもよいことを理解されたい。本例は例示的であり、限定的ではないと見なされるべきであり、その意図は本明細書に与えられた詳細に限定されるべきではない。例えば、様々な要素または構成要素は、別のシステムにおいて組み合わされても統合されてもよく、または特定の特徴は省略されてもよいし実施されなくてもよい。

【0083】

さらに、様々な実施形態において個別のものまたは別々のものとして説明され示されている技術、システム、サブシステム、および方法は、本開示の範囲から逸脱することなく、他のシステム、モジュール、技術、または方法と組み合わされ得るし統合され得る。互いに接続される、または直接接続される、または通信するものとして示されているか、または述べられている他の事項は、電気的、機械的、またはその他の方法のいずれであろうと、何らかのインタフェース、デバイス、または中間構成要素を介して間接的に接続され得るか、または通信し得る。変更、置換、および改変の他の例は、当業者によって確認可能であり、本明細書に開示されている精神および範囲から逸脱することなくなされ得る。

【符号の説明】

【0084】

100 受動光ネットワーク
110 光回線端末
120 光ネットワークユニット
130 光分配ネットワーク
200 増幅器アーキテクチャ
210 主増幅器
212、232 主入力
214、234 制御入力
216、236、274 主出力
218 補助出力
220 平均電流検出器
222、272 入力
224、246、341 出力
230 第2の増幅器
240 第3の増幅器
242、338 第1の入力
244、339 第2の入力
250 第1のフィードバック抵抗
260 第2のフィードバック抵抗
270 抵抗コントローラ
276 第1の制御出力
278 第2の制御出力
280 電気構成要素
302、304、306、308、310、312 バイポーラ接合トランジスタ
302B、304B、306B、308B、310B、312B ベース
302C、304C、306C、308C、310C、312C コレクタ
302E、304E、306E、308E、310E、312E エミッタ
314、334、336、343、352、354 n型金属酸化物半導体電界効果トランジスタ
314D、318D、320D、334D、336D、343D、346D、348D、350D、352D、354D ドレイン
314G、318G、320G、334G、336G、343G、346G、348G、350G、352G、354G ゲート
314S、318S、320S、334S、336S、343S、346S、348S、350S、352S、354S ソース
318、320、346、348、350 p型金属酸化物半導体電界効果トランジスタ
322、324 調整抵抗
326、356 負荷抵抗
328 第1の抵抗
330 第2の抵抗
332 第3の抵抗
337 バーストモード平均検出器
340 増幅器
358 電圧源
360 接地電位
500 ネットワーク要素
510 ダウンストリームポート
520 トランシーバ
530 プロセッサ
540 アップストリームポート
550 メモリモジュール
560 自動利得制御

【図1】

【図2】

【図3】

【図4】

【図5】