(58)【調査した分野】(Int.Cl.,DB名)
第1の領域、第2の領域、および前記第1の領域と前記第2の領域に挟まれる第3の領域を有し、前記第1の領域と前記第3の領域の間に第1の段差を有し、前記第2の領域と前記第3の領域の間に第2の段差を有する基板と、
前記第1の領域上の画素と、
前記第2の領域上の端子と、
前記第1の領域と前記第2の領域上に位置し、前記第3の領域で前記基板が露出されるように配置されるアンダーコートと、
前記第1の段差の第1の側壁に接する第1のフィラーと、
前記第1のフィラーから離間し、前記第2の段差の第2の側壁と接する第2のフィラーと、
前記アンダーコート上に位置し、前記第1の領域と前記第2の領域において前記アンダーコートと接し、前記第3の領域において前記第1のフィラー、前記第2のフィラー、および前記基板と接する複数の配線を有する表示装置。
前記複数の配線と接する前記第1のフィラーと前記第2のフィラーの表面は、断面視において、前記第1の側壁と前記第2の側壁から傾く、請求項16に記載の表示装置。
【発明を実施するための形態】
【0011】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【0012】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【0013】
本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【0014】
本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【0015】
本明細書において、類似する複数の構成要素をそれぞれ区別して指す場合、符号の後にアンダーバーと自然数を用いて表記する。これらを互いに区別せずに全体、あるいはそのうちの任意に選択される複数を表記する場合には、符号のみを用いる。
【0016】
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。
【0017】
<第1実施形態>
本発明の実施形態の一つである表示装置100の構造を以下に説明する。
[1.全体構造]
【0018】
図1に表示装置100の上面模式図を示す。表示装置100は基板102を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの絶縁膜、半導体膜、導電膜により、複数の画素104や画素104を駆動するための駆動回路(ゲート側駆動回路108、ソース側駆動回路110)が形成される。複数の画素104は周期的に配置され、これらによって表示領域106が定義される。後述するように、各画素104には表示素子が設けられる。以下、表示素子として発光素子130が画素104に形成された例を用いて説明する。
【0019】
ゲート側駆動回路108やソース側駆動回路110は、表示領域106外(周辺領域)に配置される。表示領域106やゲート側駆動回路108、ソース側駆動回路110からはパターニングされた導電膜で形成される種々の配線(
図1では図示しない)が基板102の一辺へ延び、配線は基板102の端部付近で露出されて映像信号端子116、電源端子118、120などの端子を形成する。これらの端子はフレキシブル印刷回路基板(FPC)114と電気的に接続される。ここで示した例では、FPC114上に、半導体基板上に形成された集積回路を有する駆動IC112がさらに搭載される。ソース側駆動回路110の機能は、駆動IC112に統合されていても良いし、駆動IC112は、FPC114上でなく基板102上に実装されていても良い。駆動IC112、FPC114を介して外部回路(図示しない)から映像信号が供給され、映像信号は映像信号端子116を通してゲート側駆動回路108、ソース側駆動回路110へ与えられる。一方、画素104内の発光素子130へ供給される電源がFPC114、電源端子118、120を介して表示装置100に与えられる。電源端子120には高電位(PVDD)が供給され、電源端子118にはPVDDよりも低い電位(PVSS)が供給される。これらの映像信号や電位に基づく信号が、端子と電気的に接続される配線220によって各画素104に与えられ、画素104が制御、駆動される。
【0020】
基板102として可撓性を有する基板を用いることで、表示装置100に可撓性を付与することができ、例えばFPC114やそれに接続される端子が表示領域106と重なるように端子と表示領域106の間で折り曲げることで、
図2の側面図に示すような三次元構造を与えることができる。この時、折りたたまれた形状を安定化させるためにスペーサ122を設けてもよい。スペーサ122は基板102によってその外周の少なくとも一部が覆われる。
【0021】
[2.画素の構造]
2−1.画素回路
各画素104には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子130を含む画素回路が形成される。画素回路の構成は任意に選択することができ、その一例を等価回路として
図3に示す。
【0022】
図3に示した画素回路は、発光素子130に加え、駆動トランジスタ140、第1のスイッチングトランジスタ142、第2のスイッチングトランジスタ144、保持容量150、付加容量152を含む。発光素子130、駆動トランジスタ140、第2のスイッチングトランジスタ144は、高電位電源線154と低電位電源線156との間で直列に接続される。高電位電源線154と低電位電源線156には、それぞれPVDD、PVSSが与えられる。
【0023】
本実施形態では、駆動トランジスタ140はnチャネル型とし、高電位電源線154側の入出力端子をドレイン、発光素子130側の入出力端子をソースとする。駆動トランジスタ140のドレインは第2のスイッチングトランジスタ144を介して高電位電源線154と電気的に接続され、ソースが発光素子130の画素電極184と電気的に接続される。
【0024】
駆動トランジスタ140のゲートは、第1のスイッチングトランジスタ142を介して第1の信号線VSLと電気的に接続される。第1のスイッチングトランジスタ142は、そのゲートに接続される第1の走査信号線SLAに与えられる走査信号SGによって動作(オン/オフ)が制御される。第1のスイッチングトランジスタ142がオンのとき、第1の信号線VSLの電位が駆動トランジスタ140のゲートに与えられる。第1の信号線VSLには、初期化信号Viniと映像信号Vsigが所定のタイミングで与えられる。初期化信号Viniは一定レベルの初期化電位を与える信号である。第1のスイッチングトランジスタ142は、第1の信号線VSLに同期して、所定のタイミングでオン/オフが制御され、駆動トランジスタ140のゲートに初期化信号Vini、または映像信号Vsigに基づく電位を与える。
【0025】
駆動トランジスタ140のドレインには、第2の信号線VRSが電気的に接続される。第2の信号線VRSには、第3のスイッチングトランジスタ146を介してリセット電位Vrstが与えられる。第3のスイッチングトランジスタ146を通してリセット信号Vrstが印加されるタイミングは、第3の信号線SLCに与えられるリセット信号RGによって制御される。
【0026】
駆動トランジスタ140のソースとゲートとの間には、保持容量150が設けられる。付加容量152の一方の端子は駆動トランジスタ140のソースに接続され、他方の端子が高電位電源線154に接続される。付加容量152は、他方の端子が低電位電源線156に接続されるように設けてもよい。保持容量150と付加容量152は、映像信号Vsigを駆動トランジスタ140のゲートに与えるとき、映像信号Vsigに応じたゲート−ソース間電圧Vgsを保持するために設けられる。
【0027】
ソース側駆動回路110は、第1の信号線VSLに初期化信号Vini、または映像信号Vsigを出力する。一方、ゲート側駆動回路108は第1の走査信号線SLAに走査信号SGを出力し、第2の走査信号線SLBに走査信号BGを出力し、第3の信号線SLCにリセット信号RGを出力する。
【0028】
図3に示した画素回路において、駆動トランジスタ140と、第1のスイッチングトランジスタ142は、
図1に示した画素104のそれぞれに設けられる必要があるが、第2のスイッチングトランジスタ144は、近接する複数の画素104間で共有されても良い。具体例を挙げると、同一走査行に属し、互いに近接する複数の画素104間で共有することができる。また、
図3に示した例では第3のスイッチングトランジスタ146はゲート側駆動回路108に設けられるが、第3のスイッチングトランジスタ146を各画素回路に設けてもよく、あるいは第2のスイッチングトランジスタ144と同様、近接する複数の画素104間で共有されても良い。
【0029】
2−2.断面構造
画素104の断面構造を図面を用いて説明する。
図4では、基板102上に形成された隣接する二つの画素104の画素回路のうち、駆動トランジスタ140、保持容量150、付加容量152、発光素子130の断面構造が示されている。
【0030】
画素回路に含まれる各素子はアンダーコート160を介し、基板102上に設けられる。駆動トランジスタ140は、半導体膜162、ゲート絶縁膜164、ゲート電極166、ドレイン電極172、ソース電極174を含む。ゲート電極166は、ゲート絶縁膜164を介して半導体膜162の少なくとも一部と交差するように配置され、半導体膜162とゲート電極166が重なる領域にチャネルが形成される。半導体膜162はさらに、チャネルを挟持するドレイン領域162a、ソース領域162bを有する。
【0031】
ゲート絶縁膜164を介し、ゲート電極166と同一の層に存在する容量電極168がソース領域162bと重なるように設けられる。ゲート電極166、容量電極168の上には層間絶縁膜170が設けられる。層間絶縁膜170とゲート絶縁膜164には、ドレイン領域162a、ソース領域162bに達する開口が形成され、この開口を覆うようにドレイン電極172、ソース電極174が配置される。ソース電極174の一部は、層間絶縁膜170を介してソース領域162bの一部と容量電極168と重なり、ソース領域162bの一部、ゲート絶縁膜164、容量電極168、層間絶縁膜170、およびソース電極174の一部によって保持容量150が形成される。
【0032】
駆動トランジスタ140や保持容量150の上にはさらに平坦化膜176が設けられる。平坦化膜176は、ソース電極174に達する開口を有し、この開口と平坦化膜176の上面の一部を覆う接続電極178がソース電極174と接するように設けられる。平坦化膜176上にはさらに付加容量電極180が設けられる。接続電極178や付加容量電極180は同時に形成することができ、同一の層に存在することができる。接続電極178と付加容量電極180を覆うように容量絶縁膜182が形成される。容量絶縁膜182は、平坦化膜176の開口では接続電極178の一部を覆わず、接続電極178の底面を露出する。これにより、接続電極178を介し、その上に設けられる画素電極184とソース電極174間の電気的接続が可能となる。容量絶縁膜182には、その上に設けられる隔壁186と平坦化膜176の接触を許容するための開口188を設けてもよい。開口188を通して平坦化膜176中の不純物を除去することができ、これによって画素回路や発光素子130の信頼性を向上させることができる。なお、接続電極178や開口188の形成は任意である。
【0033】
容量絶縁膜182上には、接続電極178と付加容量電極180を覆うように、画素電極184が設けられる。容量絶縁膜182は付加容量電極180と画素電極184によって挟持され、この構造によって付加容量152が形成される。画素電極184は、付加容量152と発光素子130によって共有される。
【0034】
画素電極184の上には、画素電極184の端部を覆う隔壁186が設けられる。画素電極184、隔壁186を覆うようにEL層190、およびその上の対向電極198が設けられる。
【0035】
EL層190は複数の層から構成することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリアブロック層、励起子ブロック層など、種々の機能層を組み合わせて形成される。EL層190の構造は、すべての画素104間で同一でも良く、隣接する画素104間で一部の構造が異なるようにEL層190を形成してもよい。
図4では、代表的な機能層としてホール輸送層192、発光層194、電子輸送層196が示されている。
【0036】
発光素子130を保護するための保護膜(以下、パッシベーション膜)200が発光素子130上に配置される。パッシベーション膜200の構造は任意に選択することができるが、
図4に示すように、無機化合物を含む第1の層202、有機化合物を含む第2の層204、および無機化合物を含む第3の層206を含む積層構造を適用することができる。
【0037】
パッシベーション膜200上には樹脂を含む膜(以下、樹脂膜)210が設けられる。表示装置100はさらに、基板102から樹脂膜210までの構造を挟持するように支持フィルム126、128を有しており、支持フィルム126、128によって適度な物理的強度が与えられる。支持フィルム126、128は図示しない接着層によって基板102や樹脂膜210に固定される。
【0038】
詳細は後述するが、アンダーコート160、ゲート絶縁膜164、層間絶縁膜170、容量絶縁膜182、第1の層202、第3の層206はいずれも絶縁膜であり、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などのケイ素含有無機化合物を含む膜を含む。これらの各絶縁膜内ではケイ素含有無機化合物を含む膜が積層されていてもよい。したがって、これらの絶縁膜は、ケイ素を主な構成元素として含有する無機化合物を含む。
【0039】
[3.端子、および配線]
表示領域106の端部(
図1において、表示領域106の下部)から電源端子118、120、映像信号端子116に至る領域を中心とする断面構造の一例を
図5に模式的に示す。ここでは表示領域106の一部、ソース側駆動回路110、電源端子118、および表示領域106と端子を電気的に接続する配線220の断面が示されている。
【0040】
図5に示すように、支持フィルム126は一部が除去されて二つに分断され、分断された部分の間で基板102の下面が露出する。支持フィルム126が除去された部分は可撓性が高く、この部分を利用して
図2に示すように表示装置100を折りたたむことができる。
【0041】
ソース側駆動回路110にはトランジスタなどの半導体素子が設けられ、これらによってアナログスイッチなどの種々の回路が形成される。表示領域106からは対向電極198が基板102の端部に向かって延伸し、平坦化膜176に設けられた開口において配線220と電気的に接続される。より具体的には、配線220が層間絶縁膜170と平坦化膜176の間に位置するよう、すなわち、画素104内のソース電極174やドレイン電極172と同一の層として設けられる。平坦化膜176は、ソース側駆動回路110と電源端子118の間において配線220に達する開口を有し、この開口を覆うように第1のコンタクト電極222a、第1のコンタクト電極222a上の第2のコンタクト電極222bを含むコンタクト電極222が設置される。対向電極198は第2のコンタクト電極222b、第1のコンタクト電極222aを介して配線220と電気的に接続される。配線220は基板102の端部付近で電源端子118を形成する。電源端子118の表面は、第1のコンタクト電極222aと同層に存在する保護電極222cによって覆われる。
【0042】
[4.フィラー]
配線220を中心とする
図5の拡大図を
図6に示す。
図6に示すように、アンダーコート160は一部が除去されて二つの部分に分断され、基板102に対してアンダーコート160から露出した露出面を形成する。以下、基板102がアンダーコート160から露出する領域を第3の領域218と呼び、アンダーコート160が存在する領域を第1の領域214、第2の領域216と呼ぶ。表示領域106やソース側駆動回路110、コンタクト電極222は第1の領域214に位置し、電源端子118を含む種々の端子は第2の領域216に位置する。
【0043】
第3の領域218上における基板102の厚さは、他の領域のそれと比較して小さい。すなわち基板102には、第1の領域214と第2の領域216の間の領域、すなわち第3の領域218と重なる溝132が設けられる。基板102上にはアンダーコート160、ゲート絶縁膜164、層間絶縁膜170、平坦化膜176が配置されるが、溝132においてはこれらの絶縁膜は除去される。すなわち、これらの絶縁膜は第3の領域218には設けられない。ゲート絶縁膜164や層間絶縁膜170の側面は、
図6に示すようにアンダーコート160の上面と重なってもよく、図示しないがアンダーコート160の側面と同一平面上に存在してもよい。
【0044】
溝132は互いに対向する側壁(第1の側壁134、第2の側壁136)、および第1の側壁134と第2の側壁136の間の基板102の上面によって構成される。第1の側壁134によって、第1の領域214と第3の領域218の間に段差(第1の段差)が生じ、第2の側壁136によって、第2の領域216と第3の領域218の間に段差(第2の段差)が生じる。これらの側壁は、アンダーコート160の側面と同一平面上に位置してもよく、アンダーコート160の側面と一致しなくてもよい。
【0045】
表示装置100はさらに、溝132内に一対のフィラー(第1のフィラー230、第2のフィラー232)を有している。フィラーはエポキシ樹脂やアクリル樹脂などの高分子を含む絶縁膜である。したがって、フィラーは有機化合物であり、炭素、酸素、および水素を主な構成元素として含む。第1のフィラー230は、第1の段差と接する。すなわち第1のフィラー230は、溝132において基板102と第1の側壁134と接する。第2のフィラー232は、第2の段差と接する。すなわち、第2のフィラー232は、第1のフィラー230から離間し、溝132において基板102と第2の側壁136と接する。第1のフィラー230と第2のフィラー232はアンダーコート160の側面と接してもよく、離間してもよい。第1のフィラー230と第2のフィラー232は、アンダーコート160の上面と接しないように設けることが好ましい。
【0046】
配線220は、溝132内において第1のフィラー230と第2のフィラー232上に形成され、かつ、第1のフィラー230、第2のフィラー232、基板102と接する。第1のフィラー230、第2のフィラー232により、配線220は第1の側壁134、および第2の側壁136とは接しない。配線220はさらに、アンダーコート160の側面と接する。ゲート絶縁膜164や層間絶縁膜170の側面がアンダーコート160の上面と重なる場合、第1の側壁134と表示領域106の間、および第2の側壁136と電源端子118の間で配線220はアンダーコート160の上面、ゲート絶縁膜164の側面、および層間絶縁膜170の側面と接する。
【0047】
第1の領域214と第3の領域218の境界とその近傍の上面模式図を
図7(A)から
図7(C)に示す。ここでは、アンダーコート160や第1のフィラー230、層間絶縁膜170、および配線220のレイアウトが示されている。
図7(A)に示すように、第1のフィラー230は、第1の側壁134に沿って(すなわち、アンダーコート160の側面に沿って)帯状に設けることができる。この場合、第1のフィラー230は、基板102の互いに対向する長辺の間にわたって連続してもよいが、一部が分断されていてもよい。あるいは
図7(B)に示すように、第1のフィラー230は第1の側壁134に沿って島状に分布するように形成してもよく、その場合は少なくとも配線220の下に位置する第1のフィラー230が、配線220の全幅に亘って連続しているのが好ましい。図示しないが、第2のフィラー232についても同様である。
【0048】
図7(A)、
図7(B)では第1の側壁134やアンダーコート160の側面、層間絶縁膜170の側面は、基板102の短辺に平行になるように形成されるが、これらは基板102の上面に平行な面において曲線を有してもよい。すなわち上面視において、曲線形状を有していてもよい。例えば
図7(C)に示すように、第1の側壁134やアンダーコート160の側面、層間絶縁膜170の側面は、基板102の上面に平行な面において、隣接する配線220の間では曲線形状を有し、配線220と重なる領域では直線を与えてもよい。この場合、第1のフィラー230や第2のフィラー232も、基板102の上面に平行な面において曲線形状を有する。このような形状を形成することにより、配線220のエッチング残渣が第1の側壁134やアンダーコート160の側面、層間絶縁膜170の側面に付着しても、隣接する配線220間において第1の側壁134やアンダーコート160の側面、層間絶縁膜170の側面の距離が増大するため、配線220間のショートが発生する確率を低減することができる。
【0049】
第1のフィラー230や第2のフィラー232が配線220と接する面は、
図6に示すように、第1の側壁134や第2の側壁136、あるいは基板102の上面から傾く。この面は平面でも良く、
図8に示すように曲面でも良い。また、
図9(A)、
図9(B)に示すように、第1の側壁134や第2の側壁136は、アンダーコート160の下に入り込んでいてもよい。すなわち、基板102のサイドエッチングによってアンダーコート160の側面が溝132と重なる構造(オーバーハング構造)を形成してもよい。この場合、第1のフィラー230や第2のフィラー232は、基板102の上面とアンダーコート160の間の隙間を充填し、かつ、アンダーコート160と一部が重畳するように設けられる。第1の側壁134や第2の側壁136は、曲面形状を有してもよい。
【0050】
上述したように、表示装置100の表示領域106と端子(電源端子118、120、映像信号端子116)の間には、アンダーコート160やゲート絶縁膜164、層間絶縁膜170が除去された第3の領域218が設けられる。さらに基板102には、第3の領域218と重なる溝132が形成される。このため、第3の領域218は他の領域と比較して可撓性が高く、この領域で表示装置100を容易に折り曲げることができる。
【0051】
しかしながら、これらの絶縁膜が除去され、さらに溝132が存在する場合、表示領域106から端子にかけて比較的大きな段差が発生するため、配線220はこれらの段差に起因して断線しやすい。特に表示装置100を第3の領域218を利用して折り曲げる場合、これらの段差付近において配線220に大きな負荷がかかるため、配線220の断線が促進される。例えば第1の側壁134や第2の側壁136上の配線220に大きな負荷がかかり、断線が生じやすくなる。このような断線は、前述のように溝132の端部においてアンダーコート160がオーバーハング構造となる箇所において特に頻発する。
【0052】
これに対して本実施形態で述べた表示装置100は、第1の側壁134や第2の側壁136、および溝132内の基板102と接するフィラーを有している。このフィラーは段差、特に第1の側壁134や第2の側壁136に起因する段差を小さくし、アンダーコート160から溝132にわたる断面形状の変化を緩和することができる。したがって、表示装置100の折り曲げ時に配線220にかかる負荷が減少し、断線を抑制することができる。
【0053】
さらに、オーバーハング構造を有する場合、エッチングによって配線220を形成する際、エッチング残渣が基板102の上面とアンダーコート160の間の隙間に残留しやすく、配線間ショートの原因となる。しかしながらこの隙間はフィラーによって充填されるため、配線間ショートを防止することが可能である。したがって本実施形態を適用することで、高い信頼性を表示装置100に付与することができる。
【0054】
<第2実施形態>
第1実施形態では、基板102に設けられた溝132の側壁(第1の側壁134、第2の側壁136)とアンダーコート160の側面によって形成される段差がフィラー(第1のフィラー230、第2のフィラー232)によって緩和された表示装置100について説明した。このようなフィラーの段差緩和能力は、種々の絶縁膜間、あるいは絶縁膜内に生じる段差の緩和にも有効である。本実施形態では、フィラーが基板102上に設けられる絶縁膜間の段差を緩和するように設けられた変形例について述べる。
【0055】
例えば
図10(A)、および点線円で囲まれた領域の拡大図(
図10(B))に示すように、表示装置100は、第1のフィラー230と第2のフィラー232とともに、あるいはこれらに替わり、アンダーコート160と配線220に挟まれる第3のフィラー234と第4のフィラー236を有することができる。より具体的には、第1の領域214において、第3のフィラー234はアンダーコート160の上面と接し、ゲート絶縁膜164や層間絶縁膜170の側面、配線220と接する。同様に、第2の領域216において、第4のフィラー236はアンダーコート160の上面と接し、ゲート絶縁膜164や層間絶縁膜170の側面、配線220と接する。この時、アンダーコート160の上面は第3のフィラー234や第4のフィラー236から一部が露出されていてもよく、第3のフィラー234や第4のフィラー236によってアンダーコート160の上面全体が覆われていてもよい。
【0056】
あるいは
図11(A)、および点線円で囲まれた領域の拡大図(
図11(B))に示すように、アンダーコート160は第1の層160a、第2の層160b、および第3の層160cを有し、第1の領域214と第2の領域216において、第3の層160cの側面が第2の層160bや第1の層160aと重なってもよい。
図11(B)に示すように、第3の層160cの側面はゲート絶縁膜164や層間絶縁膜170の側面と同一平面であってもよく、ゲート絶縁膜164や層間絶縁膜170の側面が第3の層160cの上面と重なってもよい。このような形状は、第2の層160bと第3の層160cがエッチング速度の異なる材料を含んでいるときに発生しやすい。第3のフィラー234は、第1の領域214において第2の層160bの上面と第3の層160cの側面に接し、配線220と接する。同様に、第4のフィラー236は、第2の領域216において第2の層160bの上面と第3の層160cの側面に接し、配線220と接する。
【0057】
あるいは
図12(A)、および点線円で囲まれた領域の拡大図(
図12(B))に示すように、層間絶縁膜170とゲート絶縁膜164の積層が段差を作り出す場合、第3のフィラー234と第4のフィラー236をこれらの絶縁膜の一部と接するように設けることができる。例えば層間絶縁膜170が第1の層170aと第2の層170bの積層膜であり、第1の層170aの側壁がゲート絶縁膜164の上面と重なる場合、第1の層170aの側面と接するように第3のフィラー234、第4のフィラー236を設けることができる。具体的には、第1の領域214において、第3のフィラー234はゲート絶縁膜164の上面、第1の層170aの側面、および配線220と接する。同様に第2の領域216において、第4のフィラー236はゲート絶縁膜164の上面、第1の層170aの側面、および配線220と接する。ゲート絶縁膜164は第1の層170aから露出してもよく、第1の層170aと接しない上面の全体が第1の層170aに覆われていてもい。
【0058】
なお、基板102には必ずしも溝132を設ける必要は無く、例えば
図13(A)とその一部の拡大図(
図13(B))に示すように、第3の領域218における基板102の上面は、第1の領域214や第2の領域216におけるそれと同一平面上であってもよい。すなわち、基板102の厚さは、第1の領域214、第2の領域216、第3の領域218において同一でも良い。
【0059】
第1のフィラー230と第2のフィラー232と同様、第3のフィラー234や第4のフィラー236も、
図14(A)に示すように、層間絶縁膜170(あるいはゲート絶縁膜164)の側面に沿うように、基板102の短辺に平行に配置される。図示していないが、第3のフィラー234や第4のフィラー236は島状に配置してもよい。あるいは
図14(B)に示すように、基板102の上面に平行な面において曲線を有するように形成してもよい。
図14(B)に示した例では、第1の側壁134やアンダーコート160の側面、層間絶縁膜170の側面は、基板102の上面に平行な面において、隣接する配線220の間では曲線形状を有し、配線220と重なる領域では直線形状を有する。第1のフィラー230や第3のフィラー234も、第1の側壁134やアンダーコート160の側面、層間絶縁膜170の側面に沿うように、基板102の上面に平行な面において曲線形状を有する。
【0060】
その他の構成は第1実施形態と同じ、あるいは類似するので、説明は省略する。
【0061】
第1実施形態と同様、本実施形態を適用することで、積層された複数の膜のエッチング速度の差によって基板102上の絶縁膜間に段差が生じても、その段差を緩和することができる。その結果、表示装置を変形しても、絶縁膜上に形成された配線の断線を防止することができる。また、絶縁膜間にオーバーハングが形成された場合でも、フィラーによってその隙間を充填することができる。このため、高い信頼性を有する表示装置を提供することが可能となる。
【0062】
<第3実施形態>
本実施形態では、表示装置100の製造方法を述べる。ここでは、
図9(A)に示した構造を有する表示装置100を例として用い、その製造方法を
図15(A)から
図22(D)を用いて説明する。
図15(A)から
図20の各々は二つの図を含むが、左側は画素104の断面模式図であり、右側は第2の領域216を中心とする断面模式図である。第1、第2実施形態と重複する内容の説明は省略することがある。
【0063】
図15(A)に示すように、まず、支持基板103上に基板102を形成する。支持基板103は、表示装置100の製造工程中、表示装置100に含まれる種々の絶縁膜や導電膜、半導体膜を支持するものであり、ガラスや石英を含むことができる。基板102は可撓性の基板であり、ポリイミドやポリアミド、ポリカルボナートなどの高分子を含む。基板102はインクジェット法やスピンコート法、印刷法などの湿式成膜法、あるいはラミネート法などによって支持基板103上に設けられる。表示装置100に可撓性を付与しない場合には、支持基板103を基板として用いればよい。
【0064】
次に、基板102にアンダーコート160を単層構造、あるいは積層構造を有するように形成する。アンダーコート160は基板102の全面に形成される。ここでは、アンダーコート160として第1の層160aから第3の層160cの積層が示されており、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化膜をそれぞれ第1の層160aから第3の層160cとして用いることができる。この場合、第1の層160aは基板102との密着性向上のため、第2の層160bは水などの不純物に対するブロック膜として、第3の層160cは第2の層160b中に含有する水素原子の拡散を防止するためのブロック膜として設けられる。図示しないが、アンダーコート160の形成前に、トランジスタを形成する領域に遮光膜を形成してもよい。ここで、シリコン酸化膜とは、ケイ素と酸素を主成分として含む膜であり、シリコン窒化膜とは、ケイ素と窒素を主成分として含む膜である。
【0065】
次に、アンダーコート160上に、画素回路中のトランジスタなどが形成される(
図15(B))。ここでは一例として、トランジスタとしてポリシリコンを半導体膜162として有するnチャネル型の駆動トランジスタ140、および保持容量150の形成を述べるが、pチャネル型のトランジスタも同時に形成してもよい。アンダーコート160上に、半導体膜162、ゲート絶縁膜164、ゲート電極166、容量電極を168を順次形成する。半導体膜162は、ゲート電極166と重なるチャネル領域162cやドレイン領域162a、ソース領域162bに加え、チャネル領域162cとドレイン領域162aの間、チャネル領域162cとソース領域162bの間に低濃度不純物領域162dが設けられた構造を有する。ゲート絶縁膜164はシリコン含有無機化合物を含み、シリコン酸化膜などが用いられる。ゲート電極166や容量電極168は種々の金属から選択される金属やその合金を含む配線(第1配線)を用いて形成され、第1配線は例えばモリブデンとタングステンの積層構造を有する。容量電極168はゲート電極166と同一の層に存在し、ゲート絶縁膜164とソース領域162bとともに保持容量150の形成に用いられる。
【0066】
ゲート電極166、容量電極168上には層間絶縁膜170が形成される(
図15(B))。層間絶縁膜170も第1の領域214から第3の領域218、第2の領域216にかけて形成される。
図15(B)では層間絶縁膜170は単層構造を有するように描かれているが、層間絶縁膜170は、例えばシリコン窒化膜とシリコン酸化膜を積層することで形成してもよい。
【0067】
その後パターニングを行って、層間絶縁膜170とゲート絶縁膜164の一部を除去し、第3の領域218においてアンダーコート160を露出する(
図16(B))。この時、ドレイン領域162aとソース領域162bを露出するための開口も同時に形成される。
【0068】
次に、溝132を形成しない領域を図示しないレジストマスクで覆い、露出したアンダーコート160をエッチングにより除去する。この際、第3の領域218においてアンダーコート160が確実にエッチングで除去されるよう、オーバーエッチングを行うことが好ましい。これにより、第3の領域218において基板102の一部が除去されて溝132が形成される。このエッチング条件は適宜調節してもよく、例えば
図16(B)で示すようなオーバーハング構造が形成されるような条件を選択してもよく、あるいはアンダーコート160は除去されるものの、溝132が形成されないような条件を選択してもよい。後者を選択することで
図13に示される構造を得ることができる。あるいは、アンダーコート160のエッチングによる除去の段階では溝132を形成せず、引き続くアッシングによるレジストマスクの除去において基板102の一部を除去して溝132を形成してもよい。
【0069】
図示しないが、ドレイン領域162aとソース領域162bを露出するための開口を形成すると同時に、アンダーコート160の除去と溝132の形成を同時に行ってもよい。
【0070】
続いて、第1のフィラー230、第2のフィラー232を形成する。具体的には、アクリル樹脂やエポキシ樹脂を与えるオリゴマーを減圧下で気化、あるいは霧状にし、基板102をオリゴマーの蒸気に晒す(樹脂蒸着)。この時、窒素やアルゴンをキャリアガスとして用い、オリゴマーの蒸気を基板102に吹き付けてもよい。第1の側壁134や第2の側壁136付近で働く毛細管現象により、付着したオリゴマーは、第1の側壁134や第2の側壁136、およびこれらの近傍に形成される基板102−アンダーコート160間の隙間に優先的に塗布、充填される。したがって、蒸着条件(蒸着時の圧力、時間、オリゴマーの加熱温度など)を制御することで、マスクを用いることなく、第1の側壁134や第2の側壁136、およびこれらの近傍に形成される隙間にオリゴマーを局所的に、かつ選択的に形成することができる。その後、加熱処理、あるいは光照射を行ってオリゴマーを硬化させ、第1のフィラー230と第2のフィラー232を形成し、これによってオーバーハング構造が第1のフィラー230と第2のフィラー232とによって覆われる(
図17(A))。なお、必要に応じてシャドーマスクを用い、オリゴマーを塗布しない部分を遮蔽して樹脂蒸着を行ってもよい。また、不要な部分にオリゴマーが付着した場合、酸素を含むガスの存在下、アッシング処理を行って不要なオリゴマーやこれに由来する樹脂を除去してもよい。
【0071】
樹脂蒸着の際、ドレイン領域162aとソース領域162b上に設けられる開口内にもオリゴマーが塗布され、開口内に設けられるドレイン電極172、ソース電極174との電気的接続ができない場合には、シャドーマスクを用いる、あるいは開口をあらかじめレジストマスクで覆った後に第1のフィラー230と第2のフィラー232を形成すればよい。
【0072】
次に、導電層を第2配線を用いて形成した後エッチングを行い、ドレイン電極172、ソース電極174、配線220を形成する(
図17(B))。第2配線も複数の金属層の積層として形成することができ、例えばチタン/アルミニウム/チタンの三層積層構造を採用することができる。これにより、配線220は溝132において基板102と第1のフィラー230、第2のフィラー232と接する。同時に、ソース電極174の一部は容量電極168と重なるように配置され、ソース領域162b、ゲート絶縁膜164、容量電極168、層間絶縁膜170、およびソース電極174の一部で保持容量150が形成される。配線220は、第2の領域216まで延在し、のちにFPC114を接続するための電源端子118を形成する。
【0073】
その後、駆動トランジスタ140や保持容量150、配線220を覆うように平坦化膜176を形成する(
図17(B))。平坦化膜176としては感光性アクリル樹脂などの有機材料が用いられ、これにより、平坦性に優れた絶縁膜を与えることができる。平坦化膜176は基板102のほぼ全面に形成した後に一部を除去し、ソース電極174−画素電極184間の接続、配線220−コンタクト電極222間の接続、電源端子118の形成、および第3の領域218に高い可撓性を付与するための開口を形成する(
図18(A))。その後、平坦化膜176の除去により露出したソース電極174や配線220は、インジウム−スズ酸化物(ITO)やインジウム−亜鉛酸化物(IZO)などの導電性酸化物を用いて保護される。すなわち、ソース電極174と接続される接続電極178、配線220と接続される第1のコンタクト電極222aと保護電極222cが形成される。これらを形成することで、引き続くプロセスにおいて、ソース電極174や配線220の劣化を防ぐことができる。同時に、付加容量電極180が平坦化膜176上に形成される(
図18(A))。
【0074】
引き続き、接続電極178、第1のコンタクト電極222a、保護電極222cを覆うように容量絶縁膜182が形成される。容量絶縁膜182はケイ素含有無機化合物を含むことができ、代表的にはシリコン窒化膜が用いられる。容量絶縁膜182も基板102のほぼ全面に形成した後エッチングによるパターニングが施され、接続電極178と第1のコンタクト電極222aの底面、保護電極222cの端部を除く表面、および配線220が露出されるよう、一部が除去される(
図18(B))。これにより、電源端子118などの端子が形成される。同時に、開口188が形成される。
【0075】
次に、画素電極184を形成する(
図18(B))。画素電極184の構成は任意であるが、反射電極として使用する場合、例えばIZO、銀、IZOの三層積層構造を適用すればよい。画素電極184は、接続電極178と電気的に接続され、かつ、付加容量電極180と重なるように設けられる。これにより、画素電極184が駆動トランジスタ140と電気的に接続されるとともに、画素104において画素電極184、容量絶縁膜182、付加容量電極180によって付加容量152が形成される。また、画素電極184の形成と同時に、第1のコンタクト電極222aと重なり、かつ電気的に接続されるように第2のコンタクト電極222bが形成される。
【0076】
画素電極184の形成後、隔壁(バンク、リブとも呼ばれる)186を形成する(
図19)。隔壁186は、平坦化膜176と同様、感光性アクリル樹脂などを用いて形成される。隔壁186は、画素電極184の端部を覆うとともに、画素電極184の表面を発光領域として露出するように開口を有し、その開口端はなだらかなテーパー形状となるのが好ましい。開口端が急峻な形状になっていると、後に形成されるEL層190のカバレッジ不良を招く。ここで、平坦化膜176と隔壁186は、両者の間の容量絶縁膜182に設けられる開口188を通じて接触する。これにより、隔壁186形成後の熱処理などを通じて、平坦化膜176から脱離する水や有機化合物などの不純物を隔壁186を通じて開放することができる。
【0077】
隔壁186の形成後、EL層190を形成する(
図19)。EL層190に含まれる機能層は、蒸着法、あるいは湿式成膜法によって形成することができる。EL層190の形成後、対向電極198を形成する。ここでは、いわゆるトップエミッション構造の発光素子130を形成するため、対向電極198は可視光に対して透光性を示すように構成される。例えばマグネシウムと銀の合金を、EL層190からの出射光が透過する程度の厚さで堆積して対向電極198を形成する。対向電極198は表示領域106のみならず、コンタクト電極222を覆うように形成され、第1のコンタクト電極222a、第2のコンタクト電極222bを介して配線220と電気的に接続される。これにより、電源端子118から与えられる電源電位(PVSS)が対向電極198に供給される。
【0078】
対向電極198の形成後、パッシベーション膜200を形成する。パッシベーション膜200は、外部から発光素子130へ水などの不純物が侵入することを防止することを機能の一つとして有する。
図20に示すように、パッシベーション膜200は第1の層202、第2の層204、第3の層206が積層された構造をとることができ、例えばそれぞれシリコン窒化膜、有機樹脂膜、シリコン窒化膜として形成することができる。第1の層202と第2の層204の間、あるいは第2の層204と第3の層206の間には、密着性向上を目的として、シリコン酸化膜やアモルファスシリコン膜をさらに設けても良い。
【0079】
この時、第1の層202と第3の層206は基板102のほぼ全面を覆うように形成され、一方第2の層204は表示領域106やコンタクト電極222を覆うものの、溝132や電源端子118を覆わないように設けられる。この後、
図21に示すように、樹脂膜210を形成する。樹脂膜210は表示領域106やコンタクト電極222を選択的に覆うように設けられる。この樹脂膜210をマスクとしてエッチングを行い、樹脂膜210に覆われていない第1の層202と第3の層206を除去する。これにより、溝132において配線220が露出するとともに、電源端子118の保護電極222cが露出し、FPC114との電気的な接続が可能となる。
【0080】
図示しないが、その後、樹脂膜210上に支持フィルム128を設け、支持基板103を介して光照射を行って支持基板103−基板102間の接着性を低下させ、支持基板103を剥離する。支持基板103を剥離した後に支持フィルム126を設けることで、表示装置100が得られる。
【0081】
上述したように本実施形態では、未硬化樹脂であるオリゴマーを減圧下で処理し、得られたオリゴマーの蒸気で基板102を処理することで、アンダーコート160の側面、およびその近傍の基板102上に選択的に、かつ局所的に第1のフィラー230と第2のフィラー232を設けることができる。これにより、アンダーコート160が作り出す段差を緩和することができる。また、意図せず溝132が形成された場合でも、溝132の側壁、およびその近傍の基板102上に、選択的に、かつ局所的に第1のフィラー230と第2のフィラー232を設けることができ、溝132やアンダーコート160が作り出す段差を緩和することができる。その結果、映像信号や電源を供給するための配線の切断を防止することができる。また、表示装置100の屈曲される領域(第3の領域218)には、アンダーコート160や層間絶縁膜170、平坦化膜176などの絶縁膜を設けない。これにより、第3の領域218に高い可撓性を付与することができる。また、折り曲げられる第3の領域218には脆い絶縁膜が存在しないため、これらの絶縁膜の破壊に起因する表示装置100の信頼性低下を招くことがない。したがって、低コストで信頼性の高い表示装置を提供することができる。
【0082】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0083】
本明細書においては、開示例として主にEL表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【0084】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。