特許 6844034 表示パネル、画素駆動回路及びその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6844034

(24)【登録日】2021年2月26日

(45)【発行日】2021年3月17日

(54)【発明の名称】表示パネル、画素駆動回路及びその駆動方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20210308BHJP

   G09G 3/20 20060101ALI20210308BHJP

   G09F 9/30 20060101ALI20210308BHJP

   H01L 51/50 20060101ALI20210308BHJP

   H01L 27/32 20060101ALI20210308BHJP

【ＦＩ】

   G09G3/3233

   G09G3/20 611H

   G09G3/20 642A

   G09G3/20 670J

   G09G3/20 624B

   G09F9/30 338

   H05B33/14 A

   H01L27/32

【請求項の数】8

【全頁数】13

(21)【出願番号】特願2019-558587(P2019-558587)

(86)(22)【出願日】2017年11月30日

(65)【公表番号】特表2020-518029(P2020-518029A)

(43)【公表日】2020年6月18日

(86)【国際出願番号】CN2017113909

(87)【国際公開番号】WO2018196377

(87)【国際公開日】20181101

【審査請求日】2019年10月25日

(31)【優先権主張番号】201710299022.6

(32)【優先日】2017年4月28日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】519182202

【氏名又は名称】深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】陳 小龍

(72)【発明者】

【氏名】温 亦謙

(72)【発明者】

【氏名】周 明忠

【審査官】 橋本 直明

(56)【参考文献】

【文献】 特開２００５−０３１６３０（ＪＰ，Ａ）

【文献】 中国特許出願公開第１０３０５００８０（ＣＮ，Ａ）

【文献】 中国特許出願公開第１０３１３７０６２（ＣＮ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／３２３３

Ｇ０９Ｆ ９／３０

Ｇ０９Ｇ ３／２０

Ｈ０１Ｌ ２７／３２

Ｈ０１Ｌ ５１／５０

(57)【特許請求の範囲】

【請求項1】

ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、初期電圧信号端子と、データ電圧信号端子と、駆動電圧信号端子とを含み、
前記ゲート端子と前記ドレイン端子との間に前記第１スイッチが設けられ、前記ゲート端子が前記第２スイッチを介して前記初期電圧信号端子に接続され、前記ソース端子が前記第３スイッチ及び前記第４スイッチを介して前記駆動電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、
前記第１容量が前記ゲート端子と接地端子との間に接続され、前記第２容量が前記ゲート端子と前記ソース端子との間に接続され、
前記第１スイッチの制御端子、前記第３スイッチの制御端子及び前記第４スイッチの制御端子に接続されて、前記第１スイッチ、前記第３スイッチ及び前記第４スイッチのオンオフを制御する第１制御信号端子をさらに含み、
前記第２スイッチの制御端子に接続されて、前記第２スイッチのオンオフを制御する第２制御信号端子をさらに含み、
アノード端子とカソード端子とを有する発光ダイオードと、前記ドレイン端子と前記アノード端子との間に接続されて前記駆動トランジスタと前記発光ダイオードとの間のオンオフを制御する第５スイッチと、前記カソード端子に接続されるカソード電圧信号端子とをさらに含む、画素駆動回路。

【請求項2】

前記第５スイッチの制御端子に接続されて、前記第５スイッチのオンオフを制御する第３制御信号端子をさらに含む請求項１に記載の画素駆動回路。

【請求項3】

ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、初期電圧信号端子と、データ電圧信号端子と、駆動電圧信号端子とを含む画素駆動回路を含み、
前記ゲート端子と前記ドレイン端子との間に前記第１スイッチが設けられ、前記ゲート端子が前記第２スイッチを介して前記初期電圧信号端子に接続され、前記ソース端子が前記第３スイッチ及び前記第４スイッチを介して前記駆動電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、
前記第１容量が前記ゲート端子と接地端子との間に接続され、前記第２容量が前記ゲート端子と前記ソース端子との間に接続され、
前記第１スイッチの制御端子、前記第３スイッチの制御端子及び前記第４スイッチの制御端子に接続されて、前記第１スイッチ、前記第３スイッチ及び前記第４スイッチのオンオフを制御する第１制御信号端子をさらに含み、
前記第２スイッチの制御端子に接続されて、前記第２スイッチのオンオフを制御する第２制御信号端子をさらに含み、
アノード端子とカソード端子とを有する発光ダイオードと、前記ドレイン端子と前記アノード端子との間に接続されて前記駆動トランジスタと前記発光ダイオードとの間のオンオフを制御する第５スイッチと、前記カソード端子に接続されるカソード電圧信号端子とをさらに含む、表示パネル。

【請求項4】

前記第５スイッチの制御端子に接続されて、前記第５スイッチのオンオフを制御する第３制御信号端子をさらに含む請求項３に記載の表示パネル。

【請求項5】

ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第５スイッチと、発光ダイオードと、第１容量と、第２容量と、初期電圧信号端子と、データ電圧信号端子と、駆動電圧信号端子と、第１制御信号端子と、第２制御信号端子と、カソード電圧信号端子と、を含み、前記ゲート端子と前記ドレイン端子との間に前記第１スイッチが設けられ、前記ゲート端子が前記第２スイッチを介して前記初期電圧信号端子に接続され、前記ソース端子が前記第３スイッチ及び前記第４スイッチを介して前記駆動電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、前記第１容量が前記ゲート端子と接地端子との間に接続され、前記第２容量が前記ゲート端子と前記ソース端子との間に接続され、前記第１制御信号端子が前記第１スイッチの制御端子、前記第３スイッチの制御端子及び前記第４スイッチの制御端子に接続されて、前記第１スイッチ、前記第３スイッチ及び前記第４スイッチのオンオフを制御し、前記第２制御信号端子が前記第２スイッチの制御端子に接続されて、前記第２スイッチのオンオフを制御し、前記ドレイン端子と前記発光ダイオードのアノード端子との間に前記第５スイッチが設けられ、前記発光ダイオードのカソード端子が前記カソード電圧信号端子に接続されている、画素駆動回路を提供するステップと、
前記ゲート端子に初期電圧を印加し、前記ソース端子に駆動電圧を印加して、前記ゲート端子の電位及び前記ソース端子の電位をリセットするリセットステップと、
前記ソース端子にデータ電圧を印加し、前記ゲート端子と前記ドレイン端子との間をオン状態にし、前記ソース端子と前記ゲート端子との電位差が前記駆動トランジスタの閾値電圧であるＶｔｈとなるまで前記データ電圧が前記ゲート端子に充電し、前記ゲート端子の電位を前記第１容量に記憶し、前記Ｖｔｈを前記第２容量に記憶する記憶ステップと、
前記ソース端子に前記駆動電圧を印加するとともに、前記ゲート端子の電位を変更することで、前記駆動トランジスタの駆動電流を安定化させる発光ステップと、を含む画素駆動方法。

【請求項6】

前記画素駆動回路は、前記第５スイッチの制御端子に接続された第３制御信号端子をさらに含み、
前記リセットステップにおいて、前記第１制御信号端子及び前記第３制御信号端子にハイレベル信号を印加し、前記第２制御信号端子にローレベル信号を印加して、前記第２スイッチ及び前記第３スイッチをオン状態にし、前記第１スイッチ、前記第４スイッチ及び前記第５スイッチをオフ状態にし、前記ゲート端子に前記第２スイッチを介して前記初期電圧を印加し、前記ソース端子に前記第３スイッチを介して前記駆動電圧を印加するように構成される請求項５に記載の画素駆動方法。

【請求項7】

前記記憶ステップにおいて、前記第１制御信号端子にローレベル信号を印加し、前記第２制御信号端子及び前記第３制御信号端子にハイレベル信号を印加して、前記第１スイッチ及び前記第４スイッチをオン状態にし、前記第２スイッチ、前記第３スイッチ及び前記第５スイッチをオフ状態にし、前記ソース端子に前記第４スイッチを介して前記データ電圧を印加し、前記データ電圧がＶｄａｔａであり、前記データ電圧が前記第４スイッチ、前記駆動トランジスタ及び前記第１スイッチを介して前記ゲート端子に充電することで、前記ゲート端子の電位がＶｄａｔａ−Ｖｔｈとなるように構成される請求項６に記載の画素駆動方法。

【請求項8】

前記発光ステップは、前記第１制御信号端子及び前記第２制御信号端子にハイレベル信号を印加し、前記第３制御信号端子にローレベル信号を印加して、前記第３スイッチ及び前記第５スイッチをオン状態にし、前記第２スイッチ、前記第１スイッチ及び前記第４スイッチをオフ状態にし、前記ソース端子に前記第３スイッチを介して前記駆動電圧を印加し、前記駆動電圧はＶｄｄであり、前記ゲート端子の電位はＶｄａｔａ−Ｖｔｈ＋δＶであり、前記ソース端子の電位と前記ゲート端子の電位との差はＶｄｄ−Ｖｄａｔａ＋Ｖｔｈ−δＶであり、δＶ＝（Ｖｄｄ−Ｖｄａｔａ）＊Ｃ２／（Ｃ１＋Ｃ２）であり、前記Ｃ１は前記第１容量の容量値であり、前記Ｃ２は前記第２容量の容量値であり、前記駆動電流は前記閾値電圧に依存しないように、前記第３スイッチ、前記駆動トランジスタ及び前記第５スイッチをオン状態にして、前記駆動電圧信号端子と前記カソード電圧信号端子との間をオン状態にし、前記駆動電流により前記発光ダイオードを発光させるように駆動されるように構成される請求項７に記載の画素駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示の技術分野に関し、具体的には、画素駆動回路及び該画素駆動回路の駆動方法、並びに該画素駆動回路を含む表示パネルに関する。

【背景技術】

【0002】

発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）表示パネルの製造工程の不安定性及び技術的な制約などのため、ＯＬＥＤ表示パネル内の画素ユニット毎の駆動トランジスタの閾値電圧に差が生じることで、画素ユニット毎の発光ダイオードの電流が一致しなくなり、ＯＬＥＤ表示パネルの輝度が非均一になる。

【0003】

また、駆動トランジスタの駆動時間の経過に伴い、駆動トランジスタの材料が経時劣化、変動することにより、駆動トランジスタの閾値電圧がシフトする等の問題が生じる。且つ、駆動トランジスタの材料の経時劣化の程度が異なるため、ＯＬＥＤ表示パネル内の各駆動トランジスタの閾値電圧のシフト量が異なることになり、ＯＬＥＤ表示パネルの表示ムラ現象も発生し、この表示ムラ現象が駆動時間の経過及び駆動トランジスタの材料の経時劣化とともに深刻になりつつある。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、上記の問題点に鑑みて、表示パネルの輝度均一性を向上させるために、画素駆動回路及びその駆動方法、並びに該画素駆動回路を含む表示パネルを提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明は、背景技術で存在する問題点を解決するために、駆動トランジスタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第１容量と、第２容量と、初期電圧信号端子と、データ電圧信号端子と、駆動電圧信号端子とを含む画素駆動回路を提供し、前記駆動トランジスタには、ゲート端子、ソース端子及びドレイン端子が設けられており、
前記ゲート端子と前記ドレイン端子との間に前記第１スイッチが設けられ、前記ゲート端子が前記第２スイッチを介して前記初期電圧信号端子に接続され、前記ソース端子が前記第３スイッチ及び前記第４スイッチを介して前記駆動電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、
前記第１容量が前記ゲート端子と接地端子との間に接続され、前記第２容量が前記ゲート端子と前記ソース端子との間に接続される。

【0006】

前記画素駆動回路は、前記第１スイッチの制御端子、前記第３スイッチの制御端子及び前記第４スイッチの制御端子に接続されて、前記第１スイッチ、前記第３スイッチ及び前記第４スイッチのオンオフを制御する第１制御信号端子をさらに含む。

【0007】

前記画素駆動回路は、前記第２スイッチの制御端子に接続されて、前記第２スイッチのオンオフを制御する第２制御信号端子をさらに含む。

【0008】

前記画素駆動回路は、アノード端子とカソード端子とを有する発光ダイオードと、前記ドレイン端子と前記アノード端子との間に接続されて前記駆動トランジスタと前記発光ダイオードとの間のオンオフを制御する第５スイッチと、前記カソード端子に接続されるカソード電圧信号端子とをさらに含む。

【0009】

前記画素駆動回路は、前記第５スイッチの制御端子に接続されて、前記第５スイッチのオンオフを制御する第３制御信号端子をさらに含む。

【0010】

本発明の実施例は、上記のいずれかの実施形態に記載の画素駆動回路を含む表示パネルを提供している。

【0011】

本発明の実施例は、画素駆動方法を提供し、当該画素駆動方法は次のステップを含む。
ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタと、前記ゲート端子と接地端子との間に接続されている第１容量と、前記ゲート端子と前記ソース端子との間に接続されている第２容量と、を含む画素駆動回路を提供するステップ、
前記ゲート端子に初期電圧を印加し、前記ソース端子に駆動電圧を印加して、前記ゲート端子の電位及び前記ソース端子の電位をリセットするリセットステップ、
前記ソース端子にデータ電圧を印加するとともに、前記ゲート端子と前記ドレイン端子との間をオン状態にして、前記ソース端子と前記ゲート端子との電位差がＶｔｈ（前記Ｖｔｈは前記駆動トランジスタの閾値電圧である）となるまで前記データ電圧が前記ゲート端子に充電し、前記ゲート端子の電位を前記第１容量に記憶し、前記Ｖｔｈを前記第２容量に記憶する記憶ステップ、
前記ソース端子に前記駆動電圧を印加するとともに、前記ゲート端子の電位を変更することで、前記駆動トランジスタの駆動電流を安定化させる発光ステップ。

【0012】

係る前記画素駆動回路は、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、第５スイッチ、発光ダイオード、第１制御信号端子、第２制御信号端子、第３制御信号端子、初期電圧信号端子、データ電圧信号端子及び駆動電圧信号端子をさらに含み、前記ゲート端子と前記ドレイン端子との間に前記第１スイッチが設けられ、前記ゲート端子が前記第２スイッチを介して前記初期電圧信号端子に接続され、前記ソース端子が前記第３スイッチ及び前記第４スイッチを介して前記駆動電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、前記第５スイッチが前記ドレイン端子と前記発光ダイオードとの間に接続され、前記第１制御信号端子が前記第１スイッチの制御端子、前記第３スイッチの制御端子及び前記第４スイッチの制御端子に接続され、前記第２制御信号端子が前記第２スイッチの制御端子に接続され、前記第３制御信号端子が前記第５スイッチの制御端子に接続され、
前記リセットステップにおいて、前記第１制御信号端子及び前記第３制御信号端子にハイレベル信号を印加し、前記第２制御信号端子にローレベル信号を印加して、前記第２スイッチ及び前記第３スイッチをオン状態にし、前記第１スイッチ、前記第４スイッチ及び前記第５スイッチをオフ状態にし、前記ゲート端子に前記第２スイッチを介して前記初期電圧を印加し、前記ソース端子に前記第３スイッチを介して前記駆動電圧を印加するように構成される。

【0013】

前記記憶ステップは、前記第１制御信号端子にローレベル信号を印加し、前記第２制御信号端子及び前記第３制御信号端子にハイレベル信号を印加して、前記第１スイッチ及び前記第４スイッチをオン状態にし、前記第２スイッチ、前記第３スイッチ及び前記第５スイッチをオフ状態にし、前記ソース端子に前記第４スイッチを介して前記データ電圧を印加し、前記データ電圧がＶｄａｔａであり、前記データ電圧が前記第４スイッチ、前記駆動トランジスタ及び前記第１スイッチを介して前記ゲート端子に充電し、前記ゲート端子の電位がＶｄａｔａ−Ｖｔｈとなるように構成される。

【0014】

係る前記画素駆動回路は、アノード端子とカソード端子とを有する発光ダイオードと、前記第５スイッチが前記ドレイン端子と前記アノード端子との間に接続され、前記カソード端子に接続されるカソード電圧信号端子とをさらに含む。

【0015】

前記発光ステップは、前記第１制御信号端子及び前記第２制御信号端子にハイレベル信号を印加し、前記第３制御信号端子にローレベル信号を印加して、前記第３スイッチ及び前記第５スイッチをオン状態にし、前記第２スイッチ、前記第１スイッチ及び前記第４スイッチをオフ状態にし、前記ソース端子に前記第３スイッチを介して前記駆動電圧を印加し、前記駆動電圧はＶｄｄであり、前記ゲート端子の電位はＶｄａｔａ−Ｖｔｈ＋δＶであり、前記ソース端子の電位と前記ゲート端子の電位との差はＶｄｄ−Ｖｄａｔａ＋Ｖｔｈ−δＶであり、δＶ＝（Ｖｄｄ−Ｖｄａｔａ）＊Ｃ２／（Ｃ１＋Ｃ２）であり、前記Ｃ１は前記第１容量の容量値であり、前記Ｃ２は前記第２容量の容量値であり、前記駆動電流は前記閾値電圧に依存しないように、前記第３スイッチ、前記駆動トランジスタ及び前記第５スイッチをオン状態にして、前記駆動電圧信号端子と前記カソード電圧信号端子との間をオン状態にし、前記駆動電流により前記発光ダイオードを発光させるように駆動されるように構成される。

【発明の効果】

【0016】

本発明に係る画素駆動回路は、ゲート端子、ソース端子及びドレイン端子が設けられている駆動トランジスタを含み、前記ゲート端子と前記ドレイン端子との間に前記第１スイッチが設けられ、前記ゲート端子が前記第２スイッチを介して前記初期電圧信号端子に接続され、前記ソース端子が前記第３スイッチ及び前記第４スイッチを介して前記駆動電圧信号端子及び前記データ電圧信号端子にそれぞれ接続され、前記第１容量が前記ゲート端子と接地端子との間に接続され、前記第２容量が前記ゲート端子と前記ソース端子との間に接続されている。前記データ電圧信号端子はソース端子とゲート端子との電位差が駆動トランジスタの閾値電圧Ｖｔｈとなるまでゲート端子に充電し、さらに駆動電圧信号端子を介してソース端子とゲート端子との電位差がＶｄｄ−Ｖｄａｔａ＋Ｖｔｈ−δＶになるようにソース端子に充電することにより、駆動電流Ｉ＝ｋ（Ｖｄｄ−Ｖｄａｔａ−δＶ）^２になり、駆動電流が前記閾値電圧Ｖｔｈに依存せずに、発光ダイオードに流れる電流が安定し、前記発光ダイオードの発光輝度が均一となることを保証する。

【0017】

本発明に係る画素駆動方法は、リセットステップを設けることによってソース端子及びゲート端子をリセットし、記憶ステップにおいて、前記データ電圧信号端子を介してソース端子とゲート端子との電位差が駆動トランジスタの閾値電圧Ｖｔｈとなるまでゲート端子に充電し、さらに駆動電圧信号端子を介してソース端子とゲート端子との電位差がＶｄｄ−Ｖｄａｔａ＋Ｖｔｈ−δＶとなるようにソース端子に充電することにより、駆動電流Ｉ＝ｋ（Ｖｄｄ−Ｖｄａｔａ−δＶ）^２となり、駆動電流が前記閾値電圧Ｖｔｈに依存せずに、発光ダイオードに流れる電流が安定し、前記発光ダイオードの発光輝度が均一となることを保証する。

【0018】

本発明に係る表示パネルは、上述した画素駆動回路を含み、前記駆動トランジスタから発生される駆動電流が駆動トランジスタの閾値電圧に依存しないように、前記駆動トランジスタから発生される駆動電流を安定化させることができ、駆動トランジスタの経時劣化又は製造プロセスの制約による画素ユニットの閾値電圧のシフトの問題を解消して、発光ダイオードに流れる電流が安定し、前記発光ダイオードの発光輝度が均一になることを保証し、画面の表示品位を改善することができる。

【図面の簡単な説明】

【0019】

本発明の実施例の技術的手段をより明確に説明するために、以下の実施例で必要となる添付図面を簡単に紹介し、以下の説明における図面は、本発明の幾つかの実施例に過ぎなく、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。

【図1】図１は、本発明の第１実施例に係る画素駆動回路の構造概略図である。

【図2】図２は、本発明の第２実施例に係る画素駆動回路の構造概略図である。

【図3】図３は、本発明の実施例に係る表示パネルの構造概略図である。

【図4】図４は、本発明の実施例に係る画素駆動回路のタイミング図である。

【図5】図５は、本発明の実施例に係る画素駆動方法のフローチャートである。

【図6】図６は、本発明の実施例に係る画素駆動回路のリセットステップの状態図である。

【図7】図７は、本発明の実施例に係る画素駆動回路の記憶ステップの状態図である。

【図8】図８は、本発明の実施例に係る画素駆動回路の発光ステップの状態図である。

【発明を実施するための形態】

【0020】

以下、本発明の実施例における図面を参照しながら、本発明の実施例に係る技術的手段を、明確かつ完全に説明する。

【0021】

図１を参照して、図１は、本発明の第１実施例に係る画素駆動回路であり、駆動トランジスタＴ０、第１スイッチＴ１、第２スイッチＴ２、第３スイッチＴ３、第４スイッチＴ４、第１容量Ｃ１１、第２容量Ｃ１２、初期電圧信号端子ＶＩＮＩ、データ電圧信号端子ＶＤＡＴＡ、駆動電圧信号端子ＯＶＤＤを含む。前記駆動トランジスタＴ０には、ゲート端子ｇ、ソース端子ｓ及びドレイン端子ｄが設けられている。前記ゲート端子ｇと前記ドレイン端子ｄとの間に前記第１スイッチＴ１が設けられている。前記ゲート端子ｇは、前記第２スイッチＴ２を介して前記初期電圧信号端子ＶＩＮＩに接続されて、前記ゲート端子ｇに初期電圧Ｖｉｎｉを印加する。前記ソース端子ｓは、前記第３スイッチＴ３及び前記第４スイッチＴ４を介して前記駆動電圧信号端子ＯＶＤＤ及び前記データ電圧信号端子ＶＤＡＴＡにそれぞれ接続されて、前記ソース端子ｓに駆動電圧Ｖｄｄ又はデータ電圧Ｖｄａｔａを印加する。前記第１容量Ｃ１１は、前記ゲート端子ｇと接地端子との間に接続されて、前記ゲート端子ｇの電位を記憶する。第２容量Ｃ１２は、前記ゲート端子ｇと前記ソース端子ｓとの間に接続されて、前記ゲート端子ｇと前記ソース端子ｓとの電位差を記憶する。本実施例に記載のスイッチは、スイッチ回路、薄膜トランジスタ等の制御回路のオンオフ機能を有するモジュールを含むが、これらに限定されない。

【0022】

本実施例に係る画素駆動回路は、駆動方法により、リセットステップにおいて、前記第２スイッチＴ２、前記第３スイッチＴ３をオン状態にし、前記第１スイッチＴ１、前記第４スイッチＴ４を制御して、前記ゲート端子ｇに前記初期電圧Ｖｉｎｉを印加し、前記ソース端子ｓに前記駆動電圧Ｖｄｄを印加し、記憶ステップにおいて、前記第１スイッチＴ１、前記第４スイッチＴ４をオン状態にし、前記第２スイッチＴ２、前記第３スイッチＴ３をオフ状態にし、前記ソース端子ｓに前記データ電圧Ｖｄａｔａを印加し、前記データ電圧Ｖｄａｔａが前記ゲート端子ｇに充電し、発光ステップにおいて、前記第３スイッチＴ３をオン状態にし、前記第２スイッチＴ２、前記第１スイッチＴ１、前記第４スイッチＴ４をオフ状態にし、前記ソース端子ｓに前記駆動電圧Ｖｄｄを印加し、前記駆動トランジスタＴ０から発生される駆動電流Ｉが前記駆動トランジスタＴ０の閾値電圧Ｖｔｈに依存しないように、前記ゲート端子ｇの電位を変更することで、前記駆動トランジスタＴ０から発生される駆動電流Ｉが安定する。

【0023】

一実施形態において、前記画素駆動回路は、前記第１スイッチＴ１の制御端子、前記第３スイッチＴ３の制御端子及び前記第４スイッチＴ４の制御端子に接続されて、前記第１スイッチＴ１、前記第３スイッチＴ３及び前記第４スイッチＴ４のオンオフを制御する第１制御信号端子Ｓｃａｎ１をさらに含む。

【0024】

一実施形態において、前記画素駆動回路は、前記第２スイッチＴ２の制御端子に接続されて、前記第２スイッチＴ２のオンオフを制御する第２制御信号端子Ｓｃａｎ２をさらに含む。

【0025】

図２を参照して、図２は、本発明の第２実施例に係る画素駆動回路であって、第１実施例に係る画素駆動回路を含み、前記駆動トランジスタＴ０から発生される駆動電流Ｉを安定化させる。本実施例は、発光ダイオードＬ、第５スイッチＴ５及びカソード電圧信号端子ＯＶＳＳをさらに含む。前記発光ダイオードＬは、有機発光ダイオードなどであってもよい。前記発光ダイオードＬは、アノード端子とカソード端子とを有し、前記第５スイッチＴ５が前記ドレイン端子ｄと前記アノード端子との間に接続されて、前記駆動トランジスタＴ０と前記発光ダイオードＬとの間のオンオフを制御し、前記カソード端子が前記カソード電圧信号端子ＯＶＳＳに接続されている。前記第３スイッチＴ３、前記駆動トランジスタＴ０、前記第５スイッチＴ５がオン状態にされる場合に、前記駆動電圧信号端子ＯＶＤＤと前記カソード電圧信号端子ＯＶＳＳとの間がオン状態にされ、前記駆動トランジスタＴ０から発生される駆動電流Ｉによって前記発光ダイオードＬを発光させるように駆動される。本実施例において、前記駆動電流Ｉが前記駆動トランジスタＴ０の閾値電圧に依存しないので、駆動トランジスタＴ０の経時劣化又は製造プロセスの制約による画素ユニットの閾値電圧のシフトの問題が解消され、発光ダイオードＬに流れる電流が安定し、前記発光ダイオードＬの発光輝度が均一になることを保証し、画面の表示品位を改善する。

【0026】

一実施形態において、前記画素駆動回路は、前記第５スイッチＴ５の制御端子に接続されて、前記第５スイッチＴ５のオンオフを制御する第３制御信号端子Ｓｃａｎ３をさらに含む。

【0027】

一実施形態において、前記第１スイッチＴ１、前記駆動トランジスタＴ０、前記第２スイッチＴ２、前記第４スイッチＴ４、前記第５スイッチＴ５は、いずれもＰ型薄膜トランジスタであり、前記スイッチの制御端子にローレベル電圧が印加される場合に、スイッチがオン状態にされ、前記スイッチの制御端子にハイレベル電圧が印加される場合にスイッチがオフ状態にされる。前記第３スイッチＴ３は、Ｎ型薄膜トランジスタであり、スイッチの制御端子にハイレベル電圧が印加される場合に、前記第３スイッチＴ３がオン状態にされ、スイッチの制御端子にローレベル電圧が印加される場合に、前記第３スイッチＴ３がオフ状態にされる。他の実施形態において、前記第１スイッチＴ１、前記駆動トランジスタＴ０、前記第２スイッチＴ２、前記第３スイッチＴ３、前記第４スイッチＴ４、前記第５スイッチＴ５は、他のＰ型、又は／及びＮ型薄膜トランジスタの組み合わせであってもよく、本発明では限定されない。
本発明の実施例において、画素駆動回路が表示パネル又は表示装置に適用される場合に、前記制御信号端子は、表示パネル又は表示装置における走査信号線に接続されていてもよい。

【0028】

図３を参照して、本発明の実施例は、上記のいずれかの実施例に係る画素駆動回路を含み、初期電圧信号線Ｖ１、データ電圧信号線Ｖ２、駆動電圧信号線Ｖ３及びカソード電圧信号線Ｖ４をさらに含む表示パネル１００をさらに提供する。前記初期電圧信号端子ＶＩＮＩは、初期電圧Ｖｉｎｉを印加するように前記初期電圧信号線Ｖ１に接続されている。前記データ電圧信号端子ＶＤＡＴＡは、データ電圧Ｖｄａｔａを印加するように前記データ電圧信号線Ｖ２に接続されている。前記駆動電圧信号端子ＯＶＤＤは、駆動電圧Ｖｄｄを印加するように前記駆動電圧信号線Ｖ３に接続されている。前記カソード電圧信号端子ＯＶＳＳは、カソード電圧Ｖｓｓを印加するように前記カソード電圧信号線Ｖ４に接続されている。具体的には、前記表示パネルは複数の画素アレイを含むことができ、画素のそれぞれが上述した本実施形態の画素駆動回路のいずれかに対応する。前記画素駆動回路は、閾値電圧の駆動電流Ｉへの影響を排除することで、発光ダイオードＬの表示を安定化させ、表示パネルの表示輝度の均一性を向上させるので、表示品位を大いに向上させることができる。

【0029】

図４〜図８を参照して、図４は、本発明の実施例に係る画素駆動回路のタイミング図である。図５は、上述した実施例に係る画素駆動回路を駆動するための本発明の実施例に係る画素駆動方法Ｓ１００であり、以下のステップを含む。

【0030】

Ｓ１０１：図２及び図３を参照して、ゲート端子ｇ、ソース端子ｓ及びドレイン端子ｄが設けられる駆動トランジスタＴ０、第１容量Ｃ１１及び第２容量Ｃ１２を含む画素駆動回路を提供する。前記第１容量Ｃ１１は、前記ゲート端子ｇと接地端子との間に接続され、前記第２容量Ｃ１２は、前記ゲート端子ｇと前記ソース端子ｓとの間に接続されている。

【0031】

さらに、前記画素駆動回路は、初期電圧信号端子ＶＩＮＩ、データ電圧信号端子ＶＤＡＴＡ、及び駆動電圧信号端子ＯＶＤＤをさらに含む。前記初期電圧信号端子ＶＩＮＩは、初期電圧Ｖｉｎｉを印加するように初期電圧信号線Ｖ１に接続されている。前記データ電圧信号端子ＶＤＡＴＡは、データ電圧Ｖｄａｔａを印加するようにデータ電圧信号線Ｖ２に接続されている。前記駆動電圧信号端子ＯＶＤＤは、駆動電圧Ｖｄｄを印加するように駆動電圧信号線Ｖ３に接続されている。

【0032】

さらに、係る前記画素駆動回路は第１スイッチＴ１、第２スイッチＴ２、第３スイッチＴ３、第４スイッチＴ４、第５スイッチＴ５、発光ダイオードＬ、第１制御信号端子Ｓｃａｎ１、第２制御信号端子Ｓｃａｎ２、第３制御信号端子Ｓｃａｎ３、初期電圧信号端子ＶＩＮＩ、データ電圧信号端子ＶＤＡＴＡ、及び駆動電圧信号端子ＯＶＤＤをさらに含む。前記ゲート端子ｇと前記ドレイン端子ｄとの間に前記第１スイッチＴ１が設けられ、前記ゲート端子ｇが前記第２スイッチＴ２を介して前記初期電圧信号端子ＶＩＮＩに接続されている。前記ソース端子ｓは前記第３スイッチＴ３及び前記第４スイッチＴ４を介して前記駆動電圧信号端子ＯＶＤＤ及び前記データ電圧信号端子ＶＤＡＴＡにそれぞれ接続されている。前記第５スイッチＴ５は前記ドレイン端子ｄと前記発光ダイオードＬとの間に接続されている。前記第１制御信号端子Ｓｃａｎ１は前記第１スイッチＴ１の制御端子、前記第３スイッチＴ３の制御端子及び前記第４スイッチＴ４の制御端子に接続されている。前記第２制御信号端子Ｓｃａｎ２は前記第２スイッチＴ２の制御端子に接続されている。前記第３制御信号端子Ｓｃａｎ３は前記第５スイッチＴ５の制御端子に接続されている。

【0033】

Ｓ１０２：図４〜図６を参照して、リセットステップｔ１に入り、前記ゲート端子ｇに初期電圧Ｖｉｎｉを印加し、前記ソース端子ｓに駆動電圧Ｖｄｄを印加して、前記ゲート端子ｇの電位と前記ソース端子ｓの電位とがリセットする。

【0034】

一実施形態において、前記第１制御信号端子Ｓｃａｎ１及び前記第３制御信号端子Ｓｃａｎ３にハイレベル信号を印加し、前記第２制御信号端子Ｓｃａｎ２にローレベル信号を印加して、前記第２スイッチＴ２及び前記第３スイッチＴ３をオン状態にし、前記第１スイッチＴ１、前記第４スイッチＴ４及び前記第５スイッチＴ５をオフ状態にするように構成される。前記ゲート端子ｇには、前記第２スイッチＴ２を介して前記初期電圧Ｖｉｎｉが印加される。前記ソース端子ｓには、前記第３スイッチＴ３を介して前記駆動電圧Ｖｄｄが印加される。

【0035】

Ｓ１０３：図４、図５及び図７を参照して、記憶ステップｔ２に入り、前記ソース端子ｓにデータ電圧Ｖｄａｔａを印加するとともに、前記ゲート端子ｇ及び前記ドレイン端子ｄの間をオン状態にすることで、前記ソース端子ｓと前記ゲート端子ｇとの間の電位差がＶｔｈ（前記Ｖｔｈは前記駆動トランジスタＴ０の閾値電圧である）となるまで前記データ電圧Ｖｄａｔａが前記ゲート端子ｇに充電する。前記ゲート端子ｇの電位を前記第１容量Ｃ１１に、前記Ｖｔｈを前記第２容量Ｃ１２にそれぞれ記憶する。

【0036】

一実施形態において、前記第１制御信号端子Ｓｃａｎ１にローレベル信号を印加し、前記第２制御信号端子Ｓｃａｎ２及び前記第３制御信号端子Ｓｃａｎ３にハイレベル信号を印加することで、前記第１スイッチＴ１及び前記第４スイッチＴ４をオン状態にし、前記第２スイッチＴ２、前記第３スイッチＴ３及び前記第５スイッチＴ５をオフ状態にするように構成される。前記ソース端子ｓには、前記第４スイッチＴ４を介して前記データ電圧Ｖｄａｔａが印加される。前記データ電圧Ｖｄａｔａは、前記ソース端子ｓと前記ゲート端子ｇとの間の電位差がＶｔｈとなるまで、前記第４スイッチＴ４、前記駆動トランジスタＴ０及び前記第１スイッチＴ１を介して前記ゲート端子ｇに充電し、前記ゲート端子ｇの電位をＶｄａｔａ−Ｖｔｈにする。

【0037】

Ｓ１０４：図４、図５及び図８を参照して、発光ステップｔ３に入り、前記ソース端子ｓに前記駆動電圧Ｖｄｄを印加するとともに、前記ゲート端子ｇの電位を変更することで、前記駆動トランジスタＴ０の駆動電流Ｉを安定化させる。

【0038】

さらに、係る前記画素駆動回路は、カソード電圧信号端子ＯＶＳＳをさらに含み、前記発光ダイオードＬは、アノード端子とカソード端子とを有する。前記第５スイッチＴ５は、前記ドレイン端子ｄと前記アノード端子との間に接続されている。前記カソード端子は、前記カソード電圧信号端子ＯＶＳＳに接続されている。

【0039】

一実施形態において、前記第１制御信号端子Ｓｃａｎ１及び前記第２制御信号端子Ｓｃａｎ２にハイレベル信号を印加し、前記第３制御信号端子Ｓｃａｎ３にローレベル信号を印加することで、前記第３スイッチＴ３及び前記第５スイッチＴ５をオン状態にし、前記第２スイッチＴ２、前記第１スイッチＴ１及び前記第４スイッチＴ４をオフ状態にするように構成される。前記第３スイッチＴ３、前記駆動トランジスタＴ０及び前記第５スイッチＴ５がオン状態にされて前記駆動電圧信号端子ＯＶＤＤ及び前記カソード電圧信号端子ＯＶＳＳの間がオン状態にされて、前記発光ダイオードＬを発光させるように駆動される。前記ソース端子ｓには、前記第３スイッチＴ３を介して前記駆動電圧Ｖｄｄが印加される。チャージシェアの原理から分かるように、前記ゲート端子ｇの電位はＶｄａｔａ−Ｖｔｈ＋δＶであり、前記ソース端子ｓの電位と前記ゲート端子ｇの電位との差はＶｄｄ−Ｖｄａｔａ＋Ｖｔｈ−δＶであり、前記δＶ＝（Ｖｄｄ−Ｖｄａｔａ）＊Ｃ２／（Ｃ１＋Ｃ２）であり、前記Ｃ１は前記第１容量Ｃ１１の容量値であり、前記Ｃ２は前記第２容量Ｃ１２の容量値である。トランジスタＩ−Ｖ曲線の方程式Ｉ＝ｋ（Ｖｓｇ−Ｖｔｈ）^２に基づいて、Ｉ＝ｋ［（Ｖｄｄ−Ｖｄａｔａ）＊Ｃ１／（Ｃ１＋Ｃ２）］^２を算出することができる。なお、前記Ｖｓｇは前記ソース端子ｓの電位と前記ゲート端子ｇの電位との差である。ｋは駆動トランジスタＴ０の真性導電率であって、駆動トランジスタＴ０自体の特性によって決まる。駆動電流Ｉは、駆動トランジスタＴ０の閾値電圧Ｖｔｈに依存せずに前記発光ダイオードＬに流れる電流であることがわかる。したがって、本発明の実施例に係る画素駆動方法により駆動される画素駆動回路は、閾値電圧Ｖｔｈの発光ダイオードＬへの影響を排除し、パネル表示の均一性を向上させ、発光効率を向上させることができる。

【0040】

以上、本発明は、好ましい実施例を参照して説明したが、該好ましい実施例は、本発明を制限するためのものではなく、当業者であれば、本発明の精神と範囲を逸脱しない限り、様々な変更や修飾を加えることができ、したがって、本発明の保護範囲は、特許請求の範囲によって準じされる。

【0041】

本発明は、２０１７年０４月２８日に中国専利局に提出した、出願番号が２０１７１０２９９０２２．６であり、発明の名称が「表示パネル、画素駆動回路及びその駆動方法」である中国特許出願の優先権を要求し、前記先願の内容は、引用の方法で本文中に合併される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】