特許 6850659 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6850659

(24)【登録日】2021年3月10日

(45)【発行日】2021年3月31日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20210322BHJP

   H01L 29/06 20060101ALI20210322BHJP

   H01L 21/336 20060101ALI20210322BHJP

   H01L 29/12 20060101ALI20210322BHJP

【ＦＩ】

   H01L29/78 652H

   H01L29/78 652P

   H01L29/78 652S

   H01L29/78 658A

   H01L29/78 653A

   H01L29/78 652T

【請求項の数】6

【全頁数】29

(21)【出願番号】特願2017-69688(P2017-69688)

(22)【出願日】2017年3月31日

(65)【公開番号】特開2018-174172(P2018-174172A)

(43)【公開日】2018年11月8日

【審査請求日】2019年10月18日

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】特許業務法人筒井国際特許事務所

(72)【発明者】

【氏名】安孫子 雄哉

(72)【発明者】

【氏名】山口 夏生

(72)【発明者】

【氏名】江口 聡司

【審査官】 杉山 芳弘

(56)【参考文献】

【文献】 特開２０１４−１３２６１２（ＪＰ，Ａ）

【文献】 特開２００８−３０５９２７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

（ａ）第１導電型の半導体層に複数の第１溝を形成する工程、
（ｂ）前記半導体層の上面に対して斜めの第１角度から、前記第１溝の側面に前記第１導 電型と逆導電型の第２導電型の不純物を打ち込むことにより、前記第１溝の前記側面に前 記第２導電型の第１半導体領域を形成する工程、
（ｃ）前記第１溝中に、前記第２導電型の半導体を埋め込むことにより、前記第１溝中に 第１ピラーを形成し、また、前記第１ピラー間の前記半導体層よりなる第２ピラーを形成 する工程、
（ｄ）前記半導体層の上部に半導体素子を形成する工程、
を有し、
前記第１半導体領域は、前記第２ピラーの側面の上端から、前記第２ピラーの途中深さに亘って形成されており、
前記（ａ）工程の後、前記（ｃ）工程の前に、前記半導体層の前記上面に対して斜めの第２角度から、前記第１溝の前記側面に前記第２導電型の不純物を打ち込むことにより、前記半導体層の前記上面に前記第２導電型の第２半導体領域を形成する工程、をさらに有し、
前記第２半導体領域の深さは、前記第１半導体領域の深さよりも浅く、
前記第２半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高い、半導体装置の製造方法。

【請求項2】

（ａ）第１導電型の半導体層に複数の第１溝を形成する工程、
（ｂ）前記半導体層の上面に対して斜めの第１角度から、前記第１溝の側面に前記第１導 電型と逆導電型の第２導電型の不純物を打ち込むことにより、前記第１溝の前記側面に前 記第２導電型の第１半導体領域を形成する工程、
（ｃ）前記第１溝中に、前記第２導電型の半導体を埋め込むことにより、前記第１溝中に 第１ピラーを形成し、また、前記第１ピラー間の前記半導体層よりなる第２ピラーを形成 する工程、
（ｄ）前記半導体層の上部に半導体素子を形成する工程、
を有し、
前記第１半導体領域は、前記第２ピラーの側面の上端から、前記第２ピラーの途中深さに亘って形成されており、
前記（ａ）工程の後、前記（ｃ）工程の前に、前記半導体層の前記上面に対して斜めの第３角度から、前記第１溝の前記側面に前記第１導電型と逆導電型の前記第２導電型の不純物を打ち込むことにより、前記第１溝の前記側面に前記第２導電型の第３半導体領域を形成する工程、をさらに有し、
前記第１角度は、前記第３角度よりも、前記半導体層の上面に対して垂直な角度に近く、
前記第３半導体領域の深さは、前記第１半導体領域の深さよりも浅く、
前記第１ピラーおよび前記第２ピラーが並ぶ第１方向における前記第３半導体領域の幅は、前記第１方向の前記第１半導体領域の幅よりも大きい、半導体装置の製造方法。

【請求項3】

請求項１または２の何れか１項に記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体層は１０００℃以上の温度で加熱される、半導体装置の製造方法。

【請求項4】

請求項３に記載の半導体装置の製造方法において、
前記（ｂ）工程および前記（ｃ）工程を連続して行う、半導体装置の製造方法。

【請求項5】

請求項１または２の何れか１項に記載の半導体装置の製造方法において、
前記第１ピラーおよび前記第２ピラーのそれぞれは、炭化ケイ素からなる、半導体装置の製造方法。

【請求項6】

請求項１または２の何れか１項に記載の半導体装置の製造方法において、
前記半導体素子は、前記半導体層の上面に形成された第２溝内に埋め込まれたゲート電極を有する電界効果トランジスタである、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置およびその製造方法に関し、特に、パワー半導体装置に適用して有効な技術に関するものである。

【背景技術】

【0002】

パワー半導体装置である縦型パワーＭＯＳＦＥＴにおいて、耐圧を維持しつつオン抵抗を抑制するために、スーパージャンクション構造の採用が検討されている。

【0003】

例えば、特許文献１（特開２００８−３０５９２７号公報）には、ｎ導電型カラムとｐ導電型カラムが交互に配置されたスーパージャンクション構造を採用した半導体装置が開示されている。そして、ＰＮカラム層を高アスペクト化することで、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の低オン抵抗化と高耐圧化をさらに進めることができることが記載されている。また、ｎ導電型エピタキシャル層の上面に、順テーパー加工が施されたトレンチを形成した後、当該トレンチ内に埋込エピタキシャル層からなるｐ導電型カラムを形成することが記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８−３０５９２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明者らは、スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴの研究開発に従事しており、その性能の向上について、鋭意検討している。その過程において、ｎ導電型エピタキシャル層の上面に形成した溝内に埋込エピタキシャル層からなるｐ型カラム領域を形成する場合に、当該溝のアスペクト比が高くなるとｐ型カラム領域の濃度がばらつきやすくなり、縦型パワーＭＯＳＦＥＴの耐圧を確保することが困難となることが判明した。

【0006】

その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0007】

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

【0008】

一実施の形態である半導体装置は、ＭＯＮＯＳ型のメモリセルを構成するＦＩＮＦＥＴが形成されたフィンの周囲の溝内に埋め込まれた素子分離領域を、溝の底面側から順に積層された酸化シリコン膜および窒化シリコン膜により構成するものである。

【発明の効果】

【0009】

本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１の半導体装置の構成を模式的に示す平面図である。

【図2】実施の形態１の半導体装置の構成を示す断面図である。

【図3】実施の形態１の半導体装置のｐ型カラム領域の構成を示す平面図である。

【図4】実施の形態１の半導体装置の製造工程を示す断面図である。

【図5】図４に続く半導体装置の製造工程を説明する断面図である。

【図6】図５に続く半導体装置の製造工程を説明する断面図である。

【図7】図６に続く半導体装置の製造工程を説明する断面図である。

【図8】図７に続く半導体装置の製造工程を説明する断面図である。

【図9】図８に続く半導体装置の製造工程を説明する断面図である。

【図10】図９に続く半導体装置の製造工程を説明する断面図である。

【図11】図１０に続く半導体装置の製造工程を説明する断面図である。

【図12】図１１に続く半導体装置の製造工程を説明する断面図である。

【図13】実施の形態１の半導体装置を示す拡大断面図である。

【図14】実施の形態１の変形例である半導体装置の製造工程を示す断面図である。

【図15】図１４に続く半導体装置の製造工程を説明する断面図である。

【図16】実施の形態２の半導体装置の構成を示す断面図である。

【図17】実施の形態２の半導体装置の製造工程を示す断面図である。

【図18】図１７に続く半導体装置の製造工程を説明する断面図である。

【図19】図１８に続く半導体装置の製造工程を説明する断面図である。

【図20】図１９に続く半導体装置の製造工程を説明する断面図である。

【図21】図２０に続く半導体装置の製造工程を説明する断面図である。

【図22】図２１に続く半導体装置の製造工程を説明する断面図である。

【図23】実施の形態３の半導体装置の製造工程を示す断面図である。

【図24】図２３に続く半導体装置の製造工程を説明する断面図である。

【図25】比較例である半導体装置を示す断面図である。

【発明を実施するための形態】

【0011】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その言及した数に限定されるものではなく、言及した数以上でも以下でもよい。

【0012】

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0013】

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

【0014】

（実施の形態１）
＜半導体装置の構造の説明＞
以下に、図１〜図３を用いて、本実施の形態１の半導体装置の構造を説明する。図１は、本実施の形態の半導体装置の構成を模式的に示す平面図である。図２は、本実施の形態の半導体装置の構成を示す断面図である。図２に示す断面は、例えば、図１のＡ−Ａ部と対応する。本実施の形態の半導体装置（半導体素子）は、縦型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、ＭＯＳ型の電界効果トランジスタ）である。ＭＯＳＦＥＴは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と呼ばれることもある。図３は、本実施の形態の半導体装置のｐ型カラム領域の構成を示す平面図である。

【0015】

図１に示すように、本実施の形態の半導体装置（半導体チップ）の上面からの平面視における形状は、矩形状である。そして、本実施の形態の半導体装置は、セル領域ＣＲと、中間領域（ターミネーション部、終端部ともいう）ＴＲと、周辺領域ＰＥＲとを有している。セル領域ＣＲは、略矩形の半導体装置の中央部に配置され、中間領域ＴＲは、セル領域ＣＲの外側を囲むように配置され、周辺領域ＰＥＲは、中間領域ＴＲを囲むように配置されている。以下、図２を参照しながら、各領域における半導体装置の構成を説明する。

【0016】

（１）セル領域ＣＲの構造
図２に示すように、セル領域ＣＲには、パワーＭＯＳＦＥＴが形成されている。このパワーＭＯＳＦＥＴは、半導体基板１Ｓ上のエピタキシャル層（半導体層）ＥＰＳの主表面に形成されている。半導体基板１Ｓは、図２においては、ｎ型半導体領域ＬＲに対応する。つまり、半導体基板１Ｓ内の全体に、ｎ型半導体領域ＬＲが形成されている。

【0017】

エピタキシャル層ＥＰＳは、複数のｐ型カラム領域（ｐ型ピラー、ピラーともいう）ＰＣ１と複数のｎ型カラム領域（ｎ型ピラー、ピラーともいう）ＮＣ１とからなる。ｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とはＸ方向に交互に配置されている。このようなｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造を、スーパージャンクション（Superjunction）構造と言う。図３に示すように、ｐ型カラム領域ＰＣ１の上面からの平面視における形状は、ライン状（Ｙ方向に長辺を有する矩形状）である。

【0018】

例えば、ここでは、ｐ型カラム領域ＰＣ１の幅（Ｘ方向の寸法）および奥行き（Ｙ方向の寸法）と、ｎ型カラム領域ＮＣ１の幅（Ｘ方向の寸法）および奥行き（Ｙ方向の寸法）とがそれぞれ同じになるように設計されている。なお、本願でいうＸ方向およびＹ方向は、半導体基板１Ｓの上面およびエピタキシャル層ＥＰＳの上面に沿う方向であり、平面視で互いに直交する方向である。また、Ｚ方向は、Ｘ方向およびＹ方向に対して直交する方向（横方向、水平方向）である。つまり、Ｚ方向は半導体基板１Ｓの上面およびエピタキシャル層ＥＰＳの上面に対して垂直な方向（縦方向、垂直方向、高さ方向、深さ方向）である。

【0019】

ｎ型カラム領域ＮＣ１は、例えば柱形状をしており、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物が導入された半導体領域（エピタキシャル層）から構成されている。ｎ型カラム領域ＮＣ１のｎ型不純物濃度は、例えば２．５×１０^１５／ｃｍ^３〜３．５×１０^１５／ｃｍ^３である。また、ｎ型カラム領域ＮＣ１の比抵抗は、例えば１．４〜２．０Ω・ｃｍである。ｎ型カラム領域ＮＣ１と半導体基板１Ｓによって、パワーＭＯＳＦＥＴのドレイン領域が構成されている。ｎ型カラム領域ＮＣ１は、２つのｐ型カラム領域ＰＣ１で挟まれている。複数のｎ型カラム領域ＮＣ１は、それぞれｐ型カラム領域ＰＣ１の幅（Ｘ方向の寸法）だけ離間して配置されている。

【0020】

ｐ型カラム領域ＰＣ１は、例えば柱形状をしており、ホウ素（Ｂ）などのｐ型不純物が導入された半導体領域から構成されている。ｐ型カラム領域ＰＣ１は、２つのｎ型カラム領域ＮＣ１で挟まれている。複数のｐ型カラム領域ＰＣ１は、それぞれｎ型カラム領域ＮＣ１の幅（Ｘ方向の寸法）だけ離間して配置されている。ｐ型カラム領域ＰＣ１のｐ型不純物の濃度は、例えば３．０×１０^１５／ｃｍ^３〜６．０×１０^１５／ｃｍ^３であり、ｐ型カラム領域ＰＣ１の比抵抗は、例えば２．３〜４．５Ω・ｃｍである。

【0021】

このようなｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造体（エピタキシャル層ＥＰＳ）の主表面にパワーＭＯＳＦＥＴが形成されている。

【0022】

ｐ型カラム領域ＰＣ１の上面のＸ方向の幅は、例えば５μｍであり、ｎ型カラム領域ＮＣ１の上面のＸ方向の幅は、例えば６μｍであり、ｐ型カラム領域ＰＣ１、ｎ型カラム領域ＮＣ１およびエピタキシャル層ＥＰＳのそれぞれの縦方向（Ｚ方向）の厚さ（深さ）は、例えば６０μｍである。すなわち、ｐ型カラム領域ＰＣ１のアスペクト比は、１２である。これらの寸法は、後述するｐ型カラム領域ＰＣ２、ＰＣ３、ｎ型カラム領域ＮＣ２およびＮＣ３も同様である。

【0023】

パワーＭＯＳＦＥＴは、ｎ型カラム領域ＮＣ１上にゲート絶縁膜ＧＯＸを介して配置されたゲート電極ＧＥを有する。ゲート絶縁膜ＧＯＸとしては、例えば、酸化シリコン膜を用いることができる。また、ゲート絶縁膜ＧＯＸとしては、酸化シリコン膜以外に、例えば、酸化シリコン膜よりも誘電率の高い高誘電率膜などを用いてもよい。また、ゲート電極ＧＥとしては、例えば、多結晶シリコン膜を用いることができる。

【0024】

ゲート電極ＧＥの両側のｐ型カラム領域ＰＣ１の上部にはチャネル領域ＣＨが配置されている。このチャネル領域ＣＨに内包されるようにソース領域ＳＲが配置されている。チャネル領域ＣＨは、例えばホウ素（Ｂ）などのｐ型不純物が導入された半導体領域から構成され、ソース領域ＳＲは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物が導入された半導体領域から構成されている。前述したように、ｎ型カラム領域ＮＣ１と半導体基板１Ｓによって、パワーＭＯＳＦＥＴのドレイン領域が構成されている。

【0025】

パワーＭＯＳＦＥＴのゲート電極ＧＥに電位が印加された場合には、チャネル領域ＣＨに形成された反転層を介して、ソース領域ＳＲからドレイン領域（ｎ型カラム領域ＮＣ１、半導体基板１Ｓ（ＬＲ））に、キャリア（電子）が流れる。言い換えれば、チャネル領域ＣＨに形成された反転層を介して、ドレイン領域（ｎ型カラム領域ＮＣ１、半導体基板１Ｓ（ＬＲ））からソース領域ＳＲに、電流が流れる。

【0026】

Ｙ方向に延在するゲート電極ＧＥ、その下方のｎ型カラム領域ＮＣ１、およびその両側のソース領域ＳＲを単位セルとし、これらが繰り返し配置されている。複数の単位セルが、並列に接続され、１つのパワーＭＯＳＦＥＴが形成されている。

【0027】

また、ソース領域ＳＲの中央部分には、エピタキシャル層ＥＰＳの上面からチャネル領域ＣＨに達するボディコンタクト領域ＢＣが形成されている。このボディコンタクト領域ＢＣは、例えばホウ素（Ｂ）などのｐ型不純物が導入された半導体領域から構成されている。このボディコンタクト領域ＢＣの不純物濃度は、チャネル領域ＣＨの不純物濃度よりも高くなっている。

【0028】

ゲート電極ＧＥの上面および両側の側面は、層間絶縁膜ＩＬにより覆われている。層間絶縁膜ＩＬとしては、例えば、酸化シリコン膜を用いることができる。ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲ上の層間絶縁膜ＩＬは除去されコンタクトホールが形成されている。このコンタクトホールおよび層間絶縁膜ＩＬ上には、ソース電極ＳＥが配置されている。ソース電極ＳＥとしては、例えば、チタンタングステン膜からなるバリア導体膜とその上部のアルミニウム膜からなる主導体膜との積層膜を用いることができる。

【0029】

これにより、ソース電極ＳＥは、ソース領域ＳＲと電気的に接続されるとともに、ボディコンタクト領域ＢＣを介してチャネル領域ＣＨとも電気的に接続されることになる。このボディコンタクト領域ＢＣは、ソース電極ＳＥとのオーミック接触を確保する機能を有し、このボディコンタクト領域ＢＣが存在することにより、ソース領域ＳＲとチャネル領域ＣＨとは同電位で電気的に接続されることになる。

【0030】

したがって、ソース領域ＳＲをエミッタ領域とし、チャネル領域ＣＨをベース領域とし、かつｎ型カラム領域ＮＣ１をコレクタ領域とする寄生ｎｐｎバイポーラトランジスタのオン動作を抑制することができる。すなわち、ソース領域ＳＲとチャネル領域ＣＨとが同電位で電気的に接続されているということは、寄生ｎｐｎバイポーラトランジスタのエミッタ領域とベース領域との間に電位差が生じていないことを意味し、これによって、寄生ｎｐｎバイポーラトランジスタのオン動作を抑制することができる。

【0031】

ソース電極ＳＥ上には、ソース電極ＳＥを部分的に覆うように、表面保護膜ＰＡＳが配置されている。表面保護膜ＰＡＳとしては、例えば、酸化シリコン膜を用いることができる。ソース電極ＳＥの一部領域は、表面保護膜ＰＡＳから露出している。また、半導体基板１Ｓの裏面（エピタキシャル層ＥＰＳが形成された主面と反対側の面）には、金属膜からなるドレイン電極ＤＥが配置されている。

【0032】

（２）中間領域ＴＲの構造
図２に示すように、中間領域ＴＲには、ゲート引き出し部ＧＰＵ、ゲート引き出し電極ＧＰＥ、ソース引き出し領域ＳＰＲおよびソース引き出し電極ＳＰＥが形成されている。

【0033】

ゲート引き出し部ＧＰＵおよびゲート引き出し電極ＧＰＥは、半導体基板１Ｓ上のエピタキシャル層ＥＰＳ上に配置されている。ソース引き出し領域ＳＰＲは、エピタキシャル層ＥＰＳの上部に配置されている。

【0034】

この中間領域ＴＲにおいても、ｐ型カラム領域ＰＣ２とｎ型カラム領域ＮＣ２とが周期的に配置されている。別の言い方をすれば、図３に示すように、ライン状のｐ型カラム領域ＰＣ２とライン状のｎ型カラム領域ＮＣ２（図示しない）とが交互に配置された矩形領域のうち、中央部のセル領域ＣＲの外周領域が中間領域ＴＲとなる。このため、中間領域ＴＲのＹ方向に延在する辺（図３の左右の辺）に沿っては、ライン状のｐ型カラム領域ＰＣ２とライン状のｎ型カラム領域ＮＣ２とが交互に配置されている。また、中間領域ＴＲのＸ方向に延在する辺（図３の上下の辺）に沿っては、セル領域ＣＲから延在するライン状のｐ型カラム領域ＰＣ２とライン状のｎ型カラム領域ＮＣ２のそれぞれの端部が交互に配置されることとなる。

【0035】

このように、中間領域ＴＲにおけるｐ型カラム領域ＰＣ２とｎ型カラム領域ＮＣ２とが周期的に配置された構造体（エピタキシャル層ＥＰＳ）は、セル領域ＣＲにおけるｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造体（エピタキシャル層ＥＰＳ）と同様の構成である。

【0036】

ゲート引き出し部ＧＰＵは、エピタキシャル層ＥＰＳにゲート絶縁膜ＧＯＸを介して配置されている。このゲート引き出し部ＧＰＵの下方にも、チャネル領域ＣＨが配置されている。そして、このゲート引き出し部ＧＰＵの上面および両側の側面を覆うように層間絶縁膜ＩＬが配置されており、この層間絶縁膜ＩＬの一部にゲート引き出し部ＧＰＵの上面の一部を露出する開口部が形成されている。また、ゲート引き出し部ＧＰＵとしては、ゲート電極ＧＥと同様に、例えば、多結晶シリコン膜を用いることができる。

【0037】

そして、開口部内を含む層間絶縁膜ＩＬ上に、ゲート引き出し電極ＧＰＥが配置されている。ゲート引き出し電極ＧＰＥとしては、ソース電極ＳＥと同様に、例えば、チタンタングステン膜からなるバリア導体膜とその上部のアルミニウム膜からなる主導体膜との積層膜を用いることができる。

【0038】

ここで、ゲート引き出し部ＧＰＵは、複数のゲート電極ＧＥと電気的に接続されており、ゲート引き出し電極ＧＰＥに印加されたゲート電圧は、ゲート引き出し部ＧＰＵを介して、複数のゲート電極ＧＥのそれぞれに印加される。

【0039】

エピタキシャル層ＥＰＳの上部には、セル領域ＣＲから延在するチャネル領域ＣＨが形成されている。このチャネル領域ＣＨに内包されるようにソース引き出し領域ＳＰＲが配置されている。ソース引き出し領域ＳＰＲは、ソース領域ＳＲと同様に、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物が導入された半導体領域から構成されている。

【0040】

上記チャネル領域ＣＨ上を覆うように、エピタキシャル層ＥＰＳの上面上に層間絶縁膜ＩＬが配置されており、この層間絶縁膜ＩＬには、ソース引き出し領域ＳＰＲを露出するように開口部が形成されている。

【0041】

そして、開口部内を含む層間絶縁膜ＩＬ上に、ソース引き出し電極ＳＰＥが配置されている。ソース引き出し電極ＳＰＥとしては、ソース電極ＳＥと同様に、例えば、チタンタングステン膜からなるバリア導体膜とその上部のアルミニウム膜からなる主導体膜との積層膜を用いることができる。

【0042】

中間領域ＴＲにおいても、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを部分的に覆うように、酸化シリコン膜からなる表面保護膜ＰＡＳが配置されており、ゲート引き出し電極ＧＰＥの一部領域およびソース引き出し電極ＳＰＥの一部領域は、表面保護膜ＰＡＳから露出している。

【0043】

（３）周辺領域ＰＥＲの構造
図２に示すように、周辺領域ＰＥＲには、フィールドプレート電極（電極、ダミー電極とも言う）ＦＦＰが形成されている。

【0044】

フィールドプレート電極ＦＦＰは、半導体基板１Ｓ上のエピタキシャル層ＥＰＳ上に配置されている。

【0045】

この周辺領域ＰＥＲにおいても、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とが周期的に配置されている。図３に示すように、ライン状のｐ型カラム領域ＰＣ１およびライン状のｎ型カラム領域ＮＣ１が交互に配置された矩形領域（セル領域ＣＲ）と、ライン状のｐ型カラム領域ＰＣ２およびライン状のｎ型カラム領域ＮＣ２が交互に配置された矩形領域（中間領域ＴＲ）の外周領域が周辺領域ＰＥＲとなる。そして、周辺領域ＰＥＲのＹ方向に延在する辺（図３の左右の辺）に沿っては、Ｙ方向に延在するライン状のｐ型カラム領域ＰＣ３とライン状のｎ型カラム領域ＮＣ３とが交互に配置されている。また、中間領域ＴＲのＸ方向に延在する辺（図３の上下の辺）に沿っては、Ｘ方向に延在するライン状のｐ型カラム領域ＰＣ３とライン状のｎ型カラム領域ＮＣ３とが交互に配置されている。

【0046】

また、この周辺領域ＰＥＲのｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３と（エピタキシャル層ＥＰＳ）は、セル領域ＣＲや中間領域ＴＲのｐ型カラム領域ＰＣ３やｎ型カラム領域ＮＣ３の幅と同じになるように設計されている。

【0047】

このような、周辺領域ＰＥＲのｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３と（エピタキシャル層ＥＰＳ）の上に、フィールドプレート電極ＦＦＰが形成されている（図２）。フィールドプレート電極ＦＦＰとしては、ゲート電極ＧＥと同様に、例えば、多結晶シリコン膜を用いることができる。フィールドプレート電極ＦＦＰ上は、層間絶縁膜ＩＬにより覆われている。層間絶縁膜ＩＬ上には、酸化シリコン膜からなる表面保護膜ＰＡＳが配置されている。このように、フィールドプレート電極ＦＦＰを設けることにより、電界集中を緩和し、耐圧を向上させることができる。

【0048】

フィールドプレート電極ＦＦＰは、例えば、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３の境界の上方に配置され、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３と同様に、ライン状に配置される。

【0049】

上述したようなｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）とが周期的に配置された構造体（スーパージャンクション構造）の主表面に、パワーＭＯＳＦＥＴを配置することにより、高耐圧を確保しながら、オン抵抗を低減することができる。

【0050】

例えば、スーパージャンクション構造を採用せず、ｎ型のエピタキシャル層の主表面にパワーＭＯＳＦＥＴを配置した場合は、エピタキシャル層の不純物濃度を低くし、エピタキシャル層に形成される空乏層を延ばすことにより、耐圧を確保する必要がある。

【0051】

したがって、高耐圧を実現するためには、低不純物濃度のエピタキシャル層の厚さを厚くする必要がある。一方、低不純物濃度のエピタキシャル層を厚くすると、パワーＭＯＳＦＥＴのオン抵抗が高くなる。つまり、パワーＭＯＳＦＥＴにおいては、耐圧の向上とオン抵抗の低減とはトレードオフの関係にある。

【0052】

これに対し、ｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）とが周期的に配置された構造体（スーパージャンクション構造）の主表面に、パワーＭＯＳＦＥＴを配置した場合には、ｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）との境界領域、すなわち、縦方向（Ｚ方向）に延びるｐｎ接合から、横方向に空乏層が延びる。このため、スーパージャンクション構造のパワーＭＯＳＦＥＴでは、オン抵抗の低減のため、電流通路となるｎ型カラム領域ＮＣ１の不純物濃度を高くしても、縦方向（Ｚ方向）に延びるｐｎ接合から横方向に空乏層が広がるため、耐圧を確保することができる。

【0053】

このように、ｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）とが周期的に配置された構造を採用することにより、高耐圧を確保しながら、オン抵抗を低減することができる。

【0054】

また、セル領域ＣＲだけでなく、中間領域ＴＲおよび周辺領域ＰＥＲにおいても、ｐ型カラム領域（ＰＣ２、ＰＣ３）とｎ型カラム領域（ＮＣ２、ＮＣ３）とを周期的に配置することで、セル領域ＣＲを囲むように空乏層が広がるため、さらに、耐圧を向上させることができる。

【0055】

（４）ｐ型カラム領域（ＰＣ１〜ＰＣ３）に隣接するｐ型半導体領域ＰＲ１
ここで、本実施の形態の半導体装置の特徴として、ｎ型ピラー（ｎ型カラム領域ＮＣ１〜ＮＣ３）の両側の側面のそれぞれには、ｐ型半導体領域ＰＲ１が形成されている。ｐ型半導体領域ＰＲ１は、ｎ型カラム領域ＮＣ１〜ＮＣ３が形成されたｎ型ピラー内に形成されており、その導電型はｐ型である。すなわち、ｐ型半導体領域ＰＲ１はｎ型カラム領域ＮＣ１〜ＮＣ３を構成していない。ｐ型半導体領域ＰＲ１は、隣接するｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３と共にｐ型カラム領域を構成している。つまり、ｐ型半導体領域ＰＲ１はｐ型カラム領域の一部である。ｐ型半導体領域ＰＲ１のｐ型不純物の濃度は、例えば８×１０^１５／ｃｍ^３程度である。つまり、ｐ型半導体領域ＰＲ１は、ｐ型カラム領域ＰＣ１〜ＰＣ３と同様の不純物濃度を有している。

【0056】

セル領域ＣＲにおいて、ｎ型ピラーの両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ１同士の間には、ｎ型カラム領域ＮＣ１が形成されている。中間領域ＴＲでも同様に、ｎ型ピラーの両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ１同士の間には、ｎ型カラム領域ＮＣ２が形成されている。周辺領域ＰＥＲでも同様に、ｎ型ピラーの両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ１同士の間には、ｎ型カラム領域ＮＣ３が形成されている。すなわち、例えばセル領域ＣＲでは、Ｘ方向において順にｎ型カラム領域ＮＣ１、ｐ型半導体領域ＰＲ１、ｐ型カラム領域ＰＣ１、ｐ型半導体領域ＰＲ１およびｎ型カラム領域ＮＣ１が並んでいる。

【0057】

ｐ型半導体領域ＰＲ１は、エピタキシャル層ＥＰＳの上面（ｎ型カラム領域ＮＣ１の上面）から、エピタキシャル層ＥＰＳの厚さ方向の途中深さに亘って形成されており、ｐ型カラム領域ＰＣ１〜ＰＣ３のそれぞれの底部近傍にはｐ型半導体領域ＰＲ１は形成されていない。言い換えれば、ｐ型半導体領域ＰＲ１は、ｎ型ピラーの側面において、ｎ型ピラーの上面から、ｎ型ピラーの厚さ方向の途中深さまで形成されている。よって、ｐ型半導体領域ＰＲ１の下では、ｐ型カラム領域ＰＣ１は、導電型がｎ型であるｎ型カラム領域ＮＣ１に直接接している。

【0058】

つまり、ｐ型半導体領域ＰＲ１は、ｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３と隣接する領域において、ｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３のそれぞれの上面と同じ高さから、Ｚ方向におけるｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３のそれぞれの途中深さに亘って形成されている。具体的には、ｐ型半導体領域ＰＲ１はエピタキシャル層ＥＰＳの上面からｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３のそれぞれの半分程度の深さまで形成されており、ｐ型半導体領域ＰＲ１の上端から下端までのＺ方向の深さは、例えば３０μｍである。

【0059】

ｐ型半導体領域ＰＲ１のＸ方向の幅は、ｐ型半導体領域ＰＲ１の上端から下端に亘ってほぼ一様である。つまり、ｐ型半導体領域ＰＲ１は、ｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３のそれぞれの側面に沿って延在している。また、図３に示すｐ型カラム領域ＰＣ１またはＰＣ２のそれぞれに沿って、ｐ型半導体領域ＰＲ１はＹ方向に延在している。また、図３においてＹ方向に延在するｐ型カラム領域ＰＣ３に沿って、ｐ型半導体領域ＰＲ１はＹ方向に延在している。なお、図３ではｐ型半導体領域ＰＲ１の図示を省略している。

【0060】

＜半導体装置の製造方法の説明＞
次に、図４〜図１４を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、本実施の形態の半導体装置の構成をより明確にする。図４〜図１４は、本実施の形態の半導体装置の製造工程を示す断面図である。本実施の形態の半導体装置は、いわゆる「トレンチフィル法」と呼ばれる方法を用いて製造される。

【0061】

まず、図４に示すように、主面（表面、上面）上にｎ型半導体層からなるエピタキシャル層ＥＰＩを形成した半導体基板１Ｓを用意する。例えば半導体基板１Ｓは、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物を単結晶シリコンに導入することにより形成されている。また、エピタキシャル層ＥＰＩのｎ型不純物濃度は、例えば２．５×１０^１５／ｃｍ^３〜３．５×１０^１５／ｃｍ^３であり、エピタキシャル層ＥＰＩの厚さは、例えば６０μｍ程度である。また、エピタキシャル層ＥＰＩの比抵抗は、例えば１．４〜２．０Ω・ｃｍである。

【0062】

次に、図５に示すように、エピタキシャル層ＥＰＩ上にフォトレジスト膜ＰＲを形成し、露光、現像する。これにより、エピタキシャル層ＥＰＩ上のｎ型カラム領域（ＮＣ１、ＮＣ３）の形成領域にフォトレジスト膜ＰＲが形成される。別の言い方をすれば、ｐ型カラム領域（ＰＣ１、ＰＣ３）の形成領域のエピタキシャル層ＥＰＩが露出する。なお、セル領域ＣＲ（中間領域ＴＲを含む）と周辺領域ＰＥＲの露光（レチクルの転写）は、一度に行ってもよいが、領域毎に個別に行ってもよい。

【0063】

続いて、フォトレジスト膜ＰＲをマスク（エッチング阻止マスク）としてエピタキシャル層ＥＰＩをエッチングする。これにより、ｐ型カラム領域（ＰＣ１、ＰＣ２およびＰＣ３）の形成領域のエピタキシャル層ＥＰＩが除去され、溝（トレンチ）ＤＴ１、ＤＴ２およびＤＴ３が形成される。このように、露光、現像により所望の形状に加工したフォトレジスト膜、または、ハードマスク膜などをマスクとしてエッチングを行うことにより、下層の膜を所望の形状に加工することをパターニングという。

【0064】

ここで、セル領域ＣＲのエピタキシャル層ＥＰＩに形成された溝をＤＴ１と、中間領域ＴＲのエピタキシャル層ＥＰＩに形成された溝をＤＴ２と、周辺領域ＰＥＲのエピタキシャル層ＥＰＩに形成された溝をＤＴ３とする。溝ＤＴ１および溝ＤＴ２は、Ｙ方向に延在するライン状であり、溝ＤＴ３は、Ｙ方向またはＸ方向に延在するライン状である。

【0065】

例えば、溝ＤＴ１、溝ＤＴ２および溝ＤＴ３の幅（Ｘ方向またはＹ方向の寸法）および深さ（Ｚ方向の寸法）は、それぞれ、５μｍ、６０μｍ程度である。そして、これらの溝ＤＴ１、溝ＤＴ２および溝ＤＴ３の間に残存するエピタキシャル層ＥＰＩが、ライン状のｎ型カラム領域ＮＣ１、ＮＣ２およびＮＣ３となる。例えば、ｎ型カラム領域（ＮＣ１、ＮＣ２およびＮＣ３）の幅（Ｘ方向の寸法）は、６μｍ程度である。また、ｎ型カラム領域（ＮＣ１、ＮＣ２およびＮＣ３）の深さ（Ｚ方向の寸法）は、６０μｍ程度である。なお、ここでは溝ＤＴ１〜ＤＴ３のそれぞれが半導体基板１Ｓの上面に達している場合について説明するが、溝ＤＴ１〜ＤＴ３は、半導体基板１Ｓの上面に達していなくてもよい。

【0066】

ここでは、エッチング工程と、そのエッチング工程によりエピタキシャル層ＥＰＩの上面に形成された凹部の側面に対する成膜工程とを繰り返し交互に行うことで、深い溝ＤＴ１〜ＤＴ３のそれぞれを形成する。このような方法でエッチングを行うことで、溝ＤＴ１、ＤＴ２およびＤＴ３のそれぞれの側面を、半導体基板１Ｓの上面に対して垂直に近い角度で形成することができる。具体的には、溝ＤＴ１の側面と半導体基板１Ｓの上面とのなす角度θ１（図１３参照）は、例えば８９．３°である。つまり、溝ＤＴ１〜ＤＴ３のそれぞれは垂直に近い側面を有する溝であるが、その側面はテーパー（順テーパー）を有している。

【0067】

次に、図６に示すように、半導体基板１Ｓの上面（エピタキシャル層ＥＰＩの上面）に対して斜めの角度から、フォトレジスト膜ＰＲをマスクとして溝ＤＴ１〜ＤＴ３のそれぞれの側面にイオン注入を行うことで、溝ＤＴ１〜ＤＴ３のそれぞれの側面にｐ型半導体領域ＰＲ１を形成する。つまり、ここではｐ型不純物（例えばホウ素（Ｂ））をエピタキシャル層ＥＰＩに斜め注入する。これにより、溝ＤＴ１〜ＤＴ３のそれぞれの側面のうち、例えば下半分には不純物は注入されないが、上半分には不純物が注入される。また、溝ＤＴ１〜ＤＴ３のそれぞれの底面には不純物は注入されない。

【0068】

したがって、ｐ型半導体領域ＰＲ１は、溝ＤＴ１〜ＤＴ３のそれぞれの側面の上端から、溝ＤＴ１〜ＤＴ３のそれぞれの側面の途中深さに亘って形成されている。具体的には、ｐ型半導体領域ＰＲ１はエピタキシャル層ＥＰＩの上面から溝ＤＴ１〜ＤＴ３のそれぞれの半分程度の深さまで形成されており、ｐ型半導体領域ＰＲ１の上端から下端までのＺ方向の深さは、例えば３０μｍである。言い換えれば、ここではｐ型半導体領域ＰＲ１をｎ型カラム領域ＮＣ１の上端の高さから、ｎ型カラム領域ＮＣ１の高さの半分の位置まで形成する。

【0069】

当該イオン注入工程の注入条件として、例えば注入のエネルギーは４０ｋｅＶであり、ドーズ量は１．０×１０^１１／ｃｍ^２〜３．０×１０^１１／ｃｍ^２である。また、打ち込みは、垂直方向（Ｚ方向）から、Ｘ方向（ｎ型ピラーの短手方向）に４〜５°傾けた角度から行う。ここでは、４〜５°での斜め注入を行った後、垂直方向に対して反対側に４〜５°傾けた角度からも打ち込みを行うことで、ｎ型ピラーの短手方向の両側の側面のそれぞれの上部にｐ型半導体領域ＰＲ１が形成される。つまり、１方向からの斜め注入を行った後、平面視において１８０°回転した位置からの斜め注入も行う。言い換えれば、Ｙ方向に沿う軸に対して線対称の方向からも斜め方向からのイオン注入を行う。

【0070】

ここでは、ｐ型半導体領域ＰＲ１を形成した後、ｐ型半導体領域ＰＲ１を活性化することを目的とした熱処理を行わず、下記のようにフォトレジスト膜ＰＲの除去工程、洗浄工程およびエピタキシャル成長工程を行う。

【0071】

次に、図７に示すように、フォトレジスト膜ＰＲをアッシングなどにより除去した後、洗浄工程を行う。

【0072】

続いて、埋め込みエピタキシャル成長法により、溝ＤＴ１、ＤＴ２およびＤＴ３の内部およびエピタキシャル層ＥＰＩ上に、ｐ型のエピタキシャル層ＥＰを形成する。すなわち、ｐ型不純物を導入しながらエピタキシャル層を成長させる。この際、溝ＤＴ１、ＤＴ２およびＤＴ３の底面、側面（側面）からエピタキシャル層ＥＰが成長し、溝ＤＴ１、ＤＴ２およびＤＴ３の内部が埋め込まれる。また、溝間に位置するエピタキシャル層ＥＰＩ上や、溝ＤＴ１、ＤＴ２およびＤＴ３が埋め込まれた後の上部にもエピタキシャル層ＥＰが成長する。エピタキシャル層ＥＰのｐ型不純物の濃度は、例えば３．０×１０^１５／ｃｍ^３〜６．０×１０^１５／ｃｍ^３であり、エピタキシャル層ＥＰの比抵抗は、例えば２．３〜４．５Ω・ｃｍである。

【0073】

当該エピタキシャル成長工程では、エピタキシャル層ＥＰＩを含め半導体基板１Ｓが、例えば１０５０〜１１００℃程度に加熱される。つまり、エピタキシャル層ＥＰＩを含む半導体基板１Ｓは１０００℃以上の温度で加熱される。この熱により、ｐ型半導体領域ＰＲ１内のｐ型不純物は活性化する。また、ｐ型半導体領域ＰＲ１は、後に形成するパワーＭＯＳＦＥＴを構成するソース領域などを活性化するために行う熱処理などでも活性化する。よって、図６を用いて説明した斜めイオン注入工程によりｐ型半導体領域ＰＲ１を形成した後、エピタキシャル層ＥＰを形成する上記工程の間に、ｐ型半導体領域ＰＲ１を活性化させることを目的とする熱処理を行う必要はない。つまり、熱処理工程を省略することができる。つまり、ここでは、ｐ型半導体領域ＰＲ１の形成工程と、エピタキシャル層ＥＰの形成工程とを連続して行う。

【0074】

次に、図８に示すように、溝ＤＴ１、ＤＴ２およびＤＴ３上部のエピタキシャル層ＥＰを、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などを用いて除去することにより、溝ＤＴ１、ＤＴ２およびＤＴ３の内部にエピタキシャル層ＥＰを埋め込む。これにより、ライン状のｐ型カラム領域ＰＣ１、ＰＣ２およびＰＣ３が形成される。また、別の言い方をすれば、複数のｐ型カラム領域ＰＣ１、ＰＣ２およびＰＣ３と、複数のｎ型カラム領域ＮＣ１、ＮＣ２およびＮＣ３とからなるエピタキシャル層ＥＰＳが形成される。

【0075】

以上の工程により、セル領域ＣＲおよび中間領域ＴＲにおいては、Ｙ方向に延在するライン状のｐ型カラム領域ＰＣ１とＹ方向に延在するライン状のｎ型カラム領域ＮＣ１とがＸ方向に交互に周期的に配置された構造体が形成される。また、周辺領域ＰＥＲにおいては、Ｙ方向に延在するライン状のｐ型カラム領域ＰＣ１とＹ方向に延在するライン状のｎ型カラム領域ＮＣ１とがＸ方向に交互に周期的に配置された構造体が形成され、Ｘ方向に延在するライン状のｐ型カラム領域ＰＣ３とＸ方向に延在するライン状のｎ型カラム領域ＮＣ３とがＹ方向に交互に周期的に配置された構造体が形成される（図３参照）。ｐ型カラム領域ＰＣ１〜ＰＣ３のそれぞれの上半分の側面は、ｐ型半導体領域ＰＲ１と接している。

【0076】

続いて、エピタキシャル層ＥＰＳの主表面に、パワーＭＯＳＦＥＴ、ゲート引き出し部ＧＰＵ、ゲート引き出し電極ＧＰＥ、ソース引き出し領域ＳＰＲ、ソース引き出し電極ＳＰＥおよびフィールドプレート電極ＦＦＰなどを形成する。

【0077】

例えば、図９に示すように、チャネル領域ＣＨを形成する。例えば、フォトリソグラフィ技術およびエッチング技術を用いて、チャネル領域ＣＨの形成領域に開口部を有するマスク膜を形成する。続いて、このマスク膜をマスク（注入阻止マスク）として、不純物イオンを注入することにより、チャネル領域ＣＨを形成する。例えば、不純物イオンとして、ホウ素（Ｂ）などのｐ型不純物イオンを注入する。これにより、チャネル領域ＣＨとなるｐ型半導体領域を形成することができる。

【0078】

続いて、上記マスク膜を除去し、エピタキシャル層ＥＰＳ上にゲート絶縁膜ＧＯＸを形成し、さらに、このゲート絶縁膜ＧＯＸ上に導体膜ＰＦ１を形成する。例えば、エピタキシャル層ＥＰＳの表面を熱酸化することにより、ゲート絶縁膜ＧＯＸとして酸化シリコン膜を形成する。続いて、酸化シリコン膜上に、ＣＶＤ法などを用いて、多結晶シリコン膜を堆積する。ゲート絶縁膜ＧＯＸとしては、上記酸化シリコン膜に変えて、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。また、ＣＶＤ法などによりゲート絶縁膜ＧＯＸを形成してもよい。

【0079】

次に、図１０に示すように、ｎ型カラム領域ＮＣ１上に、ゲート電極ＧＥを形成する。また、中間領域ＴＲに、ゲート引き出し部ＧＰＵを形成する。また、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とのｐｎ接合上に、フィールドプレート電極ＦＦＰを形成する。例えば、導体膜ＰＦ１上に、ゲート電極ＧＥの形成領域、ゲート引き出し部ＧＰＵの形成領域およびフィールドプレート電極ＦＦＰの形成領域を覆うフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、導体膜ＰＦ１をエッチングする。

【0080】

これにより、ゲート電極ＧＥ、ゲート引き出し部ＧＰＵおよびフィールドプレート電極ＦＦＰを形成する。例えば、ゲート電極ＧＥは、ｐ型カラム領域ＰＣ１と同様にライン状に形成され、ゲート引き出し部ＧＰＵは、複数のゲート電極ＧＥと電気的に接続されるように形成される。また、フィールドプレート電極ＦＦＰは、ｐ型カラム領域ＰＣ３と同様にライン状に形成される。ここでは、セル領域ＣＲでゲート電極ＧＥから露出するゲート絶縁膜ＧＯＸをエッチングにより除去する。また、中間領域ＴＲでも、後述するソース引き出し領域ＳＰＲを形成する領域のゲート絶縁膜ＧＯＸをエッチングにより除去する。

【0081】

続いて、ソース領域ＳＲおよびソース引き出し領域ＳＰＲを形成する。例えば、周辺領域ＰＥＲおよび中間領域ＴＲのソース引き出し領域ＳＰＲの形成領域以外の領域をフォトレジスト膜（図示せず）で覆い、このフォトレジスト膜およびセル領域ＣＲのゲート電極ＧＥをマスクとして、ｎ型不純物イオンを注入する。例えば、不純物イオンとして、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物イオンを注入する。これにより、セル領域ＣＲのゲート電極ＧＥ間にソース領域ＳＲとなるｎ型半導体領域を形成することができる。また、中間領域ＴＲにソース引き出し領域ＳＰＲとなるｎ型半導体領域を形成することができる。セル領域ＣＲに形成された複数のソース領域ＳＲは、中間領域ＴＲに形成されたソース引き出し領域ＳＰＲと電気的に接続されている。

【0082】

次に、図１１に示すように、ゲート電極ＧＥ、ゲート引き出し部ＧＰＵおよびフィールドプレート電極ＦＦＰを覆う層間絶縁膜ＩＬを形成する。例えば、ゲート電極ＧＥ等の上に、ＣＶＤ法により、酸化シリコン膜を堆積する。その後、層間絶縁膜ＩＬ上に、ボディコンタクト領域ＢＣの形成領域、ゲート引き出し部ＧＰＵ上およびソース引き出し領域ＳＰＲ上に開口部を有するフォトレジスト膜（図示せず）を形成する。続いて、このフォトレジスト膜をマスクとして、セル領域ＣＲの隣り合うゲート電極ＧＥ間に位置するソース領域ＳＲ上の層間絶縁膜ＩＬをエッチングすることにより、開口部を形成する。この際、開口部の底部がエピタキシャル層ＥＰＳの表面より低くなるようにオーバーエッチングを行う。これにより、開口部の底部の側面からソース領域ＳＲが露出する。また、中間領域ＴＲのゲート引き出し部ＧＰＵ上およびソース引き出し領域ＳＰＲの層間絶縁膜ＩＬをエッチングすることにより、開口部を形成する。

【0083】

続いて、中間領域ＴＲおよび周辺領域ＰＥＲを覆うフォトレジスト膜を形成し、このフォトレジスト膜および層間絶縁膜ＩＬをマスクとして不純物イオンを注入することによりボディコンタクト領域ＢＣを形成する。例えば、不純物イオンとして、ホウ素（Ｂ）などのｐ型不純物イオンを注入する。これにより、ボディコンタクト領域ＢＣとなるｐ型半導体領域を形成することができる。ボディコンタクト領域ＢＣは、ソース領域ＳＲの中央部に位置し、その底部はチャネル領域ＣＨに達している。そして、ボディコンタクト領域ＢＣの不純物濃度は、チャネル領域ＣＨの不純物濃度よりも高い。

【0084】

次に、図１２に示すように、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを形成する。例えば、ボディコンタクト領域ＢＣ、ゲート引き出し部ＧＰＵおよびソース引き出し領域ＳＰＲ上を含む層間絶縁膜ＩＬ上に金属膜を形成する。例えば、チタンタングステン膜とその上部のアルミニウム膜との積層膜をスパッタリング法などにより形成する。続いて、金属膜をパターニングすることにより、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを形成する。セル領域ＣＲのソース電極ＳＥは、ソース領域ＳＲとボディコンタクト領域ＢＣとに電気的に接続される。中間領域ＴＲのゲート引き出し電極ＧＰＥは、ゲート引き出し部ＧＰＵと電気的に接続される。また、中間領域ＴＲのソース引き出し電極ＳＰＥは、ソース引き出し領域ＳＰＲと電気的に接続される。

【0085】

続いて、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを覆うように表面保護膜ＰＡＳを形成する。例えば、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥ等の上に、ＣＶＤ法により、酸化シリコン膜を堆積する。そして、表面保護膜ＰＡＳをパターニングすることにより、ソース電極ＳＥの一部領域と、ゲート引き出し電極ＧＰＥの一部領域と、ソース引き出し電極ＳＰＥの一部領域とを露出させる。この露出部が、外部接続領域（例えば、ゲートパッド、ソースパッド）となる。

【0086】

続いて、半導体基板１Ｓの裏面の全面に、ｎ型不純物イオンを注入することにより、ｎ型半導体領域（低抵抗領域）ＬＲを形成する。このように、ｎ型半導体領域ＬＲを形成することにより、後述するドレイン電極ＤＥとｎ型カラム領域（ＮＣ１、ＮＣ２およびＮＣ３）との接続抵抗を低減することができる。このｎ型半導体領域（低抵抗領域）ＬＲは、半導体基板１Ｓの裏面から、溝（ＤＴ１、ＤＴ２およびＤＴ３）の底部まで延在し、そのｎ型不純物濃度は、例えば、１．０×１０^１６／ｃｍ^３程度であり、その厚さは、例えば、１〜２μｍ程度である。

【0087】

続いて、半導体基板１Ｓの裏面に、ドレイン電極ＤＥを形成する。例えば、半導体基板１Ｓの裏面側を上面とし、金属膜をスパッタリング法または蒸着法により形成する。これにより、金属膜よりなるドレイン電極ＤＥを形成することができる。ゲート電極ＧＥ、ソース領域ＳＲおよびドレイン電極ＤＥは、パワーＭＯＳＦＥＴを構成している。

【0088】

以上の工程により、本実施の形態の半導体装置を形成することができる。

【0089】

本実施の形態のように、トレンチフィル法を用いて、ｐ型カラム領域（ＰＣ１、ＰＣ２およびＰＣ３）およびｎ型カラム領域（ＮＣ１、ＮＣ２およびＮＣ３）を形成した場合には、「マルチエピタキシャル法」と比較し、ｐ型カラム領域とｎ型カラム領域との間隔をより狭くすることができる。これにより、オン抵抗を低減し、耐圧を向上させることができる。また、「トレンチフィル法」によれば、「マルチエピタキシャル法」よりスループットの点でも有利である。

【0090】

＜本実施の形態の効果の説明＞
以下に、図１３と、比較例の半導体装置を示す図２５を用いて、本実施の形態の効果について説明する。図１３は、本実施の形態の半導体装置を示す拡大断面図である。図２５は、比較例である半導体装置を示す断面図である。図１３では、半導体基板１Ｓ、ｎ型カラム領域ＮＣ１、ｐ型カラム領域ＰＣ１およびｐ型半導体領域ＰＲ１のみを示し、他の構造の図示は省略している。図２５は、図２に対応する領域を示す断面図である。図２５に示す比較例の半導体装置は、ｐ型半導体領域ＰＲ１（図２参照）が形成されていない点のみ、本実施の形態の半導体装置と異なる。

【0091】

スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴでは、ｎ型カラム領域およびｐ型カラム領域のＺ方向の距離（厚さ）を増大させることが求められている。これは、空乏層が生じる領域を増大させることを意味し、これによりパワーＭＯＳＦＥＴの耐圧を高めることができるためである。また、スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴでは、ｎ型カラム領域およびｐ型カラム領域のそれぞれの短手方向（Ｘ方向）の幅を縮小することが求められている。これは、半導体装置の微細化が可能となることに加えて、パワーＭＯＳＦＥＴの電流経路であるｎ型カラム領域の幅を狭めることで、パワーＭＯＳＦＥＴのオフ時においてＸ方向に対向するｐ型カラム領域から伸びる空乏層がｎ型カラム領域内で閉じやすくなることで、耐圧の確保が容易となるためである。

【0092】

ｎ型カラム領域およびｐ型カラム領域のそれぞれの幅が狭ければ、ｎ型カラム領域およびｐ型カラム領域のそれぞれの不純物濃度が高くてもパワーＭＯＳＦＥＴのオフ時に空乏層を閉じることができ、耐圧を保つことができる。パワーＭＯＳＦＥＴの電流経路であるｎ型カラム領域の不純物濃度を高くすることができれば、ｎ型カラム領域が低抵抗化し、パワーＭＯＳＦＥＴのオン抵抗および消費電力を低減することができるため、半導体装置の性能を向上させることができる。したがって、ｎ型カラム領域およびｐ型カラム領域のアスペクト比を高めることで、半導体装置の性能を向上させることができる。

【0093】

しかし、図５を用いて説明した工程で形成した溝内に、図７を用いて説明したエピタキシャル成長工程にいてエピタキシャル層を形成する場合、溝のアスペクト比が高いと、溝内に埋め込んだエピタキシャル層のｐ型不純物濃度を制御することが困難となる。つまり、当該エピタキシャル層からなるｐ型カラム領域の不純物濃度を制御することが困難となる。スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴでは、所望の耐圧を確保するため、ｐ型カラム領域を一定の範囲内のｐ型不純物濃度で形成する必要がある。これは、互いに隣接するｐ型カラム領域およびｎ型カラム領域の相互間の濃度差が過度に大きくなると、パワーＭＯＳＦＥＴの耐圧を保つことができなくなるためである。

【0094】

図２５に示す比較例では、ｐ型カラム領域ＰＣ１のアスペクト比は１２にまで高められている。また、例えば、ｐ型カラム領域ＰＣ１のＸ方向の幅を３μｍとし、ｎ型カラム領域ＮＣ１のＸ方向の幅を３μｍとして、各領域のアスペクト比をさらに高めることが考えられる。このようにアスペクト比が高くなると、ｐ型カラム領域ＰＣ１の濃度がばらつきやすくなり、ｐ型カラム領域ＰＣ１のｐ型不純物濃度が、許容範囲（チャージバランスマージン）外の値になりやすくなる。すなわち、半導体装置の信頼性が低下し、半導体装置の製造工程における歩留まりが低下する問題が生じる。ここでいうチャージバランスマージンとは、ｐ型カラム領域ＰＣ１のｐ型不純物濃度の許容範囲であり、ｐ型カラム領域ＰＣ１のｐ型不純物濃度がこの許容範囲内にあるときは、パワーＭＯＳＦＥＴの所望の耐圧を確保することができる。

【0095】

ここで、本発明者らは、ｐ型カラム領域の側面の角度が、半導体基板の上面に対して垂直な方向に近い場合に比べ、ｐ型カラム領域の側面の角度が大きい場合に、よりチャージバランスマージンが大きくなることを見出した。言い換えれば、垂直に立つｐ型カラム領域に比べ、側面がテーパーを有するｐ型カラム領域の方が、ｐ型カラム領域内のｐ不純物濃度の許容範囲が大きくなるため、半導体装置の信頼性を向上させ、かつ、半導体装置の製造時の歩留まりを向上させることができる。このため、ｐ型カラム領域の側面の角度が、より半導体基板１Ｓの上面に近い角度であれば、ｐ型カラム領域のアスペクト比を高くすることに起因してｐ型カラム領域の不純物濃度がばらつきやすくなっても、半導体装置の耐圧を確保することが容易となる。

【0096】

しかし、ｐ型カラム領域を埋め込むために形成する溝の側面を、より半導体基板１Ｓの上面に近い角度で形成すると、ｐ型カラム領域およびｎ型カラム領域のそれぞれの幅を狭めることが困難となる。また当該溝の側面を垂直方向に近い角度で形成するエッチング方法を採用している場合、当該エッチング方法を変更することが困難な場合もある。

【0097】

そこで、本実施の形態では、図２に示すように、ｐ型カラム領域ＰＣ１の側面の上半分と隣接するｎ型ピラー内に、当該側面に沿ってｐ型半導体領域ＰＲ１を形成している。ｐ型半導体領域ＰＲ１はｐ型カラム領域の一部を構成するため、図２に示す構造を実現することで、ｐ型カラムの側面にテーパーをつけることができる。このため、ｐ型カラム領域ＰＣ１と、その両側のｐ型半導体領域ＰＲ１とからなるｐ型カラム領域の上面のＸ方向の幅は、当該ｐ型カラム領域の下面のＸ方向の幅より大きい。言い換えれば、ｐ型カラム領域ＰＣ１の上面のＸ方向の幅、および、当該ｐ型カラム領域ＰＣ１の側面に隣接する２つのｐ型半導体領域ＰＲ１のそれぞれの上面のＸ方向の幅を足した距離は、ｐ型半導体領域ＰＲ１の下面のＸ方向の幅よりも大きい。

【0098】

ここで、図１３に、ｐ型カラムの拡大断面図を示す。図２では、ｐ型カラム領域ＰＣ１の側面を垂直方向に沿うように示しているが、実際は、図１３に示すように、ｐ型カラム領域ＰＣ１の側面はテーパーを有している。例えば、ｐ型カラム領域ＰＣ１の側面と半導体基板１Ｓの上面とのなす角度θ１は、例えば８９．３°である。これに対し、ｐ型カラム領域ＰＣ１およびｐ型半導体領域ＰＲ１からなるｐ型カラム領域ＰＣ１の側面の角度θ２は、例えば８９．０°である。

【0099】

なお、図１３では、ｐ型カラム領域ＰＣ１およびｐ型半導体領域ＰＲ１からなるｐ型カラム領域ＰＣ１の実効的な側面であって、ｐ型カラム領域ＰＣ１の底面の端部（角部）とｐ型半導体領域ＰＲ１の底面の端部（角部）とを結ぶ面の位置を破線で示している。つまり、本実施の形態では、ｐ型半導体領域ＰＲ１が当該破線と重なる位置で終端し、ｐ型半導体領域ＰＲ１が当該破線よりも外側に形成されないように、ｐ型半導体領域ＰＲ１を形成している。

【0100】

このようにｐ型半導体領域ＰＲ１を形成することで、ｐ型カラム領域は、Ｘ方向において、底面の幅に対する上面の幅が実質的にさらに大きくなり、ｐ型カラム領域の側面の角度θ２を角度θ１より小さくすることができる。言い換えれば、ｐ型カラム領域の側面とｐ型カラム領域の底面とのなす角を大きくすることができ、ｐ型カラム領域の側面の角度は、より半導体基板１Ｓの上面に近い角度となる。

【0101】

よって、図２に示すように、ｐ型カラム領域ＰＣ１を埋め込むために形成する溝ＤＴ１（図５参照）の形状を変更しなくても、ｐ型カラム領域の一部であるｐ型半導体領域ＰＲ１を形成することで、ｐ型カラム領域ＰＣ１内のｐ不純物濃度の許容範囲を拡大することができる。したがって、半導体装置の耐圧を確保しつつ、ｐ型カラム領域のアスペクト比を高くすることが容易となる。このため、スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴの耐圧の向上および低抵抗化を共に実現することができるため、半導体装置の性能を向上させることができる。

【0102】

なお、本実施の形態の半導体装置では、図５に示す溝ＤＴ１〜ＤＴ３内に、絶縁膜ではなく、エピタキシャル層ＥＰＩと同じＳｉ（シリコン）からなるエピタキシャル層ＥＰ（図７参照）を埋め込んでいる。これは、異なる材料同士の間で応力が発生することを防ぐためである。また、溝ＤＴ１〜ＤＴ３内には、絶縁膜よりもシリコン膜を埋め込んだ方が、半導体素子の耐圧を高めることができる。

【0103】

＜変形例＞
以下に、図１４および図１５を用いて、本実施の形態１の変形例である半導体装置およびその製造方法について説明する。図１４および図１５は、本実施の形態１の変形例である半導体装置の製造工程を示す断面図である。ここでは、エピタキシャル層の上面にｐ型半導体領域を形成することで、アバランシェ破壊耐量を向上させることについて説明する。

【0104】

本変形例の半導体装置の製造工程では、図４〜図６を用いて説明した工程を行った後、図１４に示すように、ｐ型不純物（例えばホウ素（Ｂ））を斜め方向からイオン注入することで、溝ＤＴ１〜ＤＴ３のそれぞれの側面の上端近傍に、ｐ型半導体領域ＰＲ２を形成する。ｐ型半導体領域ＰＲ２は、エピタキシャル層ＥＰＩの上面および溝ＤＴ１〜ＤＴ３のそれぞれの側面の上端に形成され、ｐ型半導体領域ＰＲ１よりも高い不純物濃度を有しており、ｐ型半導体領域ＰＲ１より浅く形成されている。また、ｎ型ピラー内において、ｎ型ピラーのＸ方向の両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ２同士の相互間には、ｎ型カラム領域ＮＣ１が形成されている。ｐ型半導体領域ＰＲ２は、Ｘ方向においてｐ型半導体領域ＰＲ１よりも大きい幅を有している。ここでは、溝ＤＴ１〜ＤＴ３のそれぞれの側面ではなく、エピタキシャル層ＥＰＩの上面にｐ型半導体領域ＰＲ２を形成する目的でイオン注入を行う。

【0105】

その後の工程は、図７〜図１２を用いて説明した工程と同様に行う。これにより、図１５に示す本変形例の半導体装置を形成することができる。ここではｐ型半導体領域ＰＲ１の形成後にｐ型半導体領域ＰＲ２を形成することについて説明したが、図５を用いて説明した工程の後、図６を用いて説明した工程（ｐ型半導体領域ＰＲ１の形成工程）の前に、ｐ型半導体領域ＰＲ２を形成してもよい。なお、図１５のセル領域ＣＲでは、チャネル領域ＣＨと重なるｐ型半導体領域ＰＲ２を示しているが、中間領域ＴＲでは、図を分かり易くするため、チャネル領域ＣＨと重なるｐ型半導体領域ＰＲ２を示していない。

【0106】

本変形例では、ｐ型半導体領域ＰＲ２を形成することで、ｐ型カラム領域の側面の上端のｐ型不純物濃度を高めている。エピタキシャル層ＥＰＳの上面のｐｎ接合部では、アバランシェ降伏が起きやすいが、アバランシェ降伏が起きてキャリアが大量に発生しても、不純物濃度が高い中性領域であるｐ型半導体領域ＰＲ２がエピタキシャル層ＥＰＳの上面に形成されていることにより、ｐ型半導体領域ＰＲ２にキャリアが吸収される。したがって、アバランシェ降伏による破壊が生じることを防ぐことができる。つまり、アバランシェ破壊耐量を向上させることができる。

【0107】

（実施の形態２）
前記実施の形態１では、エピタキシャル層の平坦な上面上にゲート絶縁膜を介して形成されたゲート電極を備えたプレーナ型のパワーＭＯＳＦＥＴを形成することについて説明したが、パワーＭＯＳＦＥＴは、エピタキシャル層の上面に形成された溝内に埋め込まれたトレンチ型のゲート電極を備えたトレンチ型ＭＯＳＦＥＴであってもよい。以下に、図１６〜図２２を用いて、本実施の形態２の半導体装置およびその製造方法について説明する。図１６は、本実施の形態２の半導体装置を示す断面図である。図１７〜図２２は、本実施の形態２の半導体装置の製造工程を示す断面図である。

【0108】

図１６に示すように、本実施の形態の半導体装置は、スーパージャンクション構造を採用した、トレンチゲート電極を有する縦型パワーＭＯＳＦＥＴであって、ドレイン電極ＤＥ、半導体基板１Ｓ、エピタキシャル層ＥＰＳおよびｐ型半導体領域ＰＲ１の構成は、前記実施の形態１と同様である。ただし、セル領域ＣＲでは、エピタキシャル層ＥＰＳの上面であるｎ型カラム領域ＮＣ１の上面に溝ＤＴ４が形成され、溝ＤＴ４内には、ゲート絶縁膜ＧＯＸを介してトレンチ型のゲート電極ＴＧが形成されている。溝ＤＴ４およびゲート電極ＴＧは、Ｙ方向に延在するパターンを有している。Ｘ方向に隣り合う溝ＤＴ４同士の間のエピタキシャル層ＥＰＳの上面には、ゲート電極ＴＧよりも深さが浅いチャネル領域ＣＨが形成されている。ゲート絶縁膜ＧＯＸは例えば酸化シリコン膜からなり、ゲート電極ＴＧは例えばポリシリコン膜からなる。チャネル領域ＣＨはｐ型半導体領域である。

【0109】

チャネル領域ＣＨの上面には、ｐ型半導体領域であるボディコンタクト領域ＢＣが、チャネル領域ＣＨよりも浅く形成されている。ボディコンタクト領域ＢＣと溝ＤＴ４との間のチャネル領域ＣＨの上面には、ｎ型半導体領域であるソース領域ＳＲが形成されている。すなわち、Ｘ方向において隣り合う溝ＤＴ４同士の間のエピタキシャル層ＥＰＳの上面には、ソース領域ＳＲ、ボディコンタクト領域ＢＣおよびソース領域ＳＲが順に配置されている。ゲート電極ＴＧ、ソース領域ＳＲおよびドレイン電極ＤＥは、トレンチゲート型のパワーＭＯＳＦＥＴを構成している。

【0110】

中間領域ＴＲおよび周辺領域ＰＥＲの構造は、前記実施の形態１と同様である。また、セル領域ＣＲのエピタキシャル層ＥＰＳ上の構造は、エピタキシャル層ＥＰＳよりも上にゲート絶縁膜ＧＯＸおよびゲート電極ＧＥ（図２参照）が形成されていない点を除き、前記実施の形態１と同様である。すなわち、セル領域ＣＲのエピタキシャル層ＥＰＳ上には層間絶縁膜ＩＬが形成されており、層間絶縁膜ＩＬを貫通するソース電極ＳＥが、各ソース領域ＳＲおよび各ボディコンタクト領域ＢＣのそれぞれの上面に接続されている。

【0111】

以下に、本実施の形態の半導体装置の製造方法について、図１７〜図２２を用いて説明する。図１７〜図２２は、本実施の形態２の半導体装置の製造工程を示す断面図である。

【0112】

まず、図４〜図８を用いて説明した工程を行うことで、半導体基板１Ｓ上にエピタキシャル層ＥＰＳを形成する。

【0113】

次に、図１７に示すように、フォトリソグラフィ技術およびイオン注入法を用いて、ｐ型不純物（例えばホウ素（Ｂ））を打ち込むことで、セル領域ＣＲおよび中間領域ＴＲのエピタキシャル層ＥＰＳの上面にチャネル領域ＣＨを形成する。チャネル領域ＣＨの深さは、ｐ型半導体領域ＰＲ１の深さよりも浅い。

【0114】

次に、図１８に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、各ｎ型カラム領域ＮＣ１の上面に溝ＤＴ４を形成する。溝ＤＴ４の深さはチャネル領域ＣＨよりも深く、ｐ型半導体領域ＰＲ１よりも浅い。なお、ｎ型カラム領域ＮＣ２、ＮＣ３のそれぞれの上面には溝ＤＴ４を形成しない。続いて、エピタキシャル層ＥＰＳの表面上に、例えば酸化シリコン膜からなるゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば熱酸化法により形成する。ゲート絶縁膜ＧＯＸは、エピタキシャル層ＥＰＳの上面並びに溝ＤＴ４の側面および底面を覆って形成される。

【0115】

次に、図１９に示すように、溝ＤＴ４内に、ゲート電極ＴＧを介してゲート電極ＧＥを形成する。また、中間領域ＴＲに、ゲート引き出し部ＧＰＵを形成する。また、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とのｐｎ接合上に、フィールドプレート電極ＦＦＰを形成する。ここでは、ＣＶＤ法などを用いて、例えばポリシリコン膜からなる導体膜をエピタキシャル層ＥＰＳ上に形成する。その後、ゲート引き出し部ＧＰＵの形成領域およびフィールドプレート電極ＦＦＰの形成領域を覆うフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、当該導体膜をエッチングする。これにより、ゲート電極ＴＧ、ゲート引き出し部ＧＰＵおよびフィールドプレート電極ＦＦＰを形成する。

【0116】

このとき、セル領域ＣＲでは、エピタキシャル層ＥＰＳの上面上の当該導電膜は全て除去され、当該導電膜は、溝ＤＴ４内にのみ、ゲート電極ＴＧとして残る。また、溝ＤＴ４内のゲート絶縁膜ＧＯＸ以外のゲート絶縁膜ＧＯＸを除去することで、エピタキシャル層ＥＰＳの上面を露出させる。これにより、溝ＤＴ４内に、ゲート絶縁膜ＧＯＸおよびゲート電極ＴＧを残すことができる。

【0117】

次に、図２０に示すように、フォトリソグラフィ技術およびイオン注入法を用いて、セル領域ＣＲのチャネル領域ＣＨの上面にｎ型不純物（例えばＰ（リン）またはヒ素（Ａｓ））を打ち込むことにより、チャネル領域ＣＨよりも浅いｎ型半導体領域であるソース領域ＳＲを形成する。ここでは、溝ＤＴ４とＸ方向で隣接する領域にソース領域ＳＲを形成する。ただし、隣り合う溝ＤＴ４同士の間において、それらの溝ＤＴ４のそれぞれに隣接するソース領域ＳＲ同士は互いに離間している。

【0118】

次に、図２１に示すように、図１１を用いて説明した工程と同様の工程を行うことで、層間絶縁膜ＩＬおよびボディコンタクト領域ＢＣを形成する。ボディコンタクト領域ＢＣの深さは、ソース領域ＳＲよりも深く、チャネル領域ＣＨよりも浅い。ボディコンタクト領域ＢＣは、隣り合う溝ＤＴ４同士の間において、溝ＤＴ４から離間した位置に形成する。すなわち、ボディコンタクト領域ＢＣは、隣り合う溝ＤＴ４同士の間において、隣り合うソース領域ＳＲ同士の間のチャネル領域ＣＨの上面に形成する。

【0119】

次に、図２２に示すように、図１２を用いて説明した工程と同様の工程を行うことで、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥ、ソース引き出し電極ＳＰＥ、ｎ型半導体領域（低抵抗領域）ＬＲおよびドレイン電極ＤＥを形成する。ゲート電極ＴＧ、ソース領域ＳＲおよびドレイン電極ＤＥは、トレンチゲート型のパワーＭＯＳＦＥＴを構成している。これにより、本実施の形態の半導体装置を形成することができる。

【0120】

本実施の形態のように、スーパージャンクション構造を採用したトレンチゲート型のパワーＭＯＳＦＥＴであっても、ｐ型カラム領域ＰＣ１と隣接するｐ型半導体領域ＰＲ１を形成することにより、ｐ型カラム領域の側面のテーパーを傾けることができ、これにより、前記実施の形態１と同様の効果を得ることができる。

【0121】

（実施の形態３）
前記実施の形態１では、ｎ型ピラー内に１回のイオン注入により形成したｐ型カラム領域の一部であるｐ型半導体領域を、各溝の側面のそれぞれに１つ形成することで、ｐ型カラム領域の側面を実質的に傾けることについて説明した。これに対し、本実施の形態３では、複数回イオン注入を行うことで、各溝の側面のそれぞれに複数のｐ型半導体領域を形成することについて説明する。

【0122】

以下に、図２３および図２４を用いて、本実施の形態３の半導体装置およびその製造方法について説明する。図２３および図２４は、本実施の形態３の半導体装置の製造工程を示す断面図である。

【0123】

本実施の形態の半導体装置の製造工程では、まず、図４〜図６を用いて説明した工程を行うことで、半導体基板１Ｓ上のエピタキシャル層ＥＰＩを貫通する溝ＤＴ１〜ＤＴ３と、ｐ型半導体領域ＰＲ１とを形成する。

【0124】

次に、図２３に示すように、半導体基板１Ｓの上面に対して斜めの角度から、フォトレジスト膜ＰＲをマスクとして溝ＤＴ１〜ＤＴ３のそれぞれの側面にイオン注入を行うことで、溝ＤＴ１〜ＤＴ３のそれぞれの側面にｐ型半導体領域ＰＲ３を形成する。つまり、ここではｐ型不純物（例えばホウ素（Ｂ））をエピタキシャル層ＥＰＩに斜め注入する。これにより、溝ＤＴ１〜ＤＴ３のそれぞれの側面のうち、例えば下端から上端までの高さの３／４の領域には不純物は注入されないが、例えば上端から下端までの高さの１／４の領域には不純物が注入される。また、溝ＤＴ１〜ＤＴ３のそれぞれの底面には不純物は注入されない。

【0125】

したがって、ｐ型半導体領域ＰＲ３は、溝ＤＴ１〜ＤＴ３のそれぞれの側面の上端から、溝ＤＴ１〜ＤＴ３のそれぞれの側面の途中深さに亘って形成されており、ｐ型半導体領域ＰＲ３の深さは、ｐ型半導体領域ＰＲ１の深さよりも浅い。具体的には、ｐ型半導体領域ＰＲ３はエピタキシャル層ＥＰＩの上面から溝ＤＴ１〜ＤＴ３のそれぞれの上端から下端までの高さの１／４程度の深さまで形成されており、ｐ型半導体領域ＰＲ３の上端から下端までのＺ方向の深さは、例えば１５μｍである。言い換えれば、ここではｐ型半導体領域ＰＲ３をｎ型カラム領域ＮＣ１の上端の高さから、ｎ型カラム領域ＮＣ１の高さの１／４の位置まで形成する。

【0126】

当該イオン注入工程の注入条件として、例えば注入のエネルギーは４０ｋｅＶであり、ドーズ量は１．０×１０^１１／ｃｍ^２〜３．０×１０^１１／ｃｍ^２である。また、打ち込みは、垂直方向（Ｚ方向）から、Ｘ方向（ｎ型ピラーの短手方向）に９°傾けた角度から行う。つまり、ｐ型半導体領域ＰＲ１を形成するために行う斜め注入の角度は、ｐ型半導体領域ＰＲ３を形成するために行う斜め注入の角度よりも、半導体基板１Ｓの上面（エピタキシャル層ＥＰＩの上面）に対して垂直な角度に近い。ここでは、１方向から９°での斜め注入を行った後、垂直方向に対して反対側に９°傾けた角度からも打ち込みを行うことで、ｎ型ピラーの短手方向の両側の側面のそれぞれの上部にｐ型半導体領域ＰＲ３が形成される。

【0127】

ｐ型半導体領域ＰＲ３のＸ方向の幅は、ｐ型半導体領域ＰＲ１のＸ方向の幅よりも大きい。つまり、溝ＤＴ１〜ＤＴ３のそれぞれの側面からのｐ型半導体領域ＰＲ３の深さは、当該側面からのｐ型半導体領域ＰＲ１の深さより大きい。ｐ型半導体領域ＰＲ１を形成する際のイオン注入のエネルギーと、ｐ型半導体領域ＰＲ３を形成する際のイオン注入のエネルギーは、ここでは同一である。しかし、ｐ型半導体領域ＰＲ３を形成する際のイオン注入の打ち込み角度がｐ型半導体領域ＰＲ１を形成する際のイオン注入の打ち込み角度に比べて、上記側面に対して垂直な方向に近いため、当該側面に対するｐ型半導体領域ＰＲ３の深さは、当該側面に対するｐ型半導体領域ＰＲ１の深さよりも深くなる。

【0128】

ｐ型半導体領域ＰＲ３は、図１３に示す破線内にのみ形成する。つまり、ｐ型半導体領域ＰＲ１と同様に、ｐ型半導体領域ＰＲ３の下面の端部が当該破線と重なる位置で終端するように、ｐ型半導体領域ＰＲ３を形成する。つまり、ｐ型半導体領域ＰＲ１、ＰＲ３の下面の端部であって、後にｐ型カラム領域ＰＣ１が形成される溝ＤＴ１から離れた位置の端部と、溝ＤＴ１の下面の端部とは、当該破線で結ばれ、直線上に重なる位置に形成される。これにより形成されたｐ型半導体領域ＰＲ１、ＰＲ３は、いずれもｐ型カラム領域を構成し、実質的にｐ型カラム領域の側面を傾ける役割を果たす。

【0129】

ここでは、ｐ型半導体領域ＰＲ３を形成した後、ｐ型半導体領域ＰＲ３を活性化することを目的とした熱処理を行わず、下記のように、図７を用いて説明したフォトレジスト膜ＰＲの除去工程、洗浄工程およびエピタキシャル成長工程を行う。

【0130】

その後の工程は、図７〜図１２を用いて説明した工程と同様の工程を行うことで、図２４に示す本実施の形態の半導体装置を形成することができる。図２４に示すように、ｎ型ピラーの両側の側面のそれぞれには、ｐ型半導体領域ＰＲ１、ＰＲ３が互いに隣接して形成されている。ｐ型半導体領域ＰＲ１は、ｐ型半導体領域ＰＲ３の下に形成されている。

【0131】

なお、ｐ型半導体領域ＰＲ１、ＰＲ３のそれぞれの一部が互いに重なり合っていると考えることもできる。この場合、ｐ型半導体領域ＰＲ１、ＰＲ３はいずれもエピタキシャル層ＥＰＳの上面に形成されており、ｐ型半導体領域ＰＲ１の一部はｐ型半導体領域ＰＲ３よりも下の領域でｐ型カラム領域ＰＣ１と隣接している。また、ｐ型半導体領域ＰＲ３の一部は、Ｘ方向においてｐ型半導体領域ＰＲ１よりもｐ型カラム領域ＰＣ１から離れた位置に亘って形成されている。

【0132】

ｐ型半導体領域ＰＲ１、ＰＲ３は、ｎ型カラム領域ＮＣ１〜ＮＣ３が形成されたｎ型ピラー内に形成されており、その導電型はｐ型である。すなわち、ｐ型半導体領域ＰＲ１、ＰＲ３は、ｎ型カラム領域ＮＣ１〜ＮＣ３を構成していない。ｐ型半導体領域ＰＲ３のｐ型不純物の濃度は、例えば８×１０^１５／ｃｍ^３程度である。つまり、ｐ型半導体領域ＰＲ３は、ｐ型カラム領域ＰＣ１〜ＰＣ３と同様の不純物濃度を有している。

【0133】

セル領域ＣＲにおいて、ｎ型ピラーの両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ３同士の間には、ｎ型カラム領域ＮＣ１が形成されている。中間領域ＴＲでも同様に、ｎ型ピラーの両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ３同士の間には、ｎ型カラム領域ＮＣ２が形成されている。周辺領域ＰＥＲでも同様に、ｎ型ピラーの両側の側面のそれぞれに形成されたｐ型半導体領域ＰＲ３同士の間には、ｎ型カラム領域ＮＣ３が形成されている。すなわち、例えばセル領域ＣＲでは、Ｘ方向において順にｎ型カラム領域ＮＣ１、ｐ型半導体領域ＰＲ３、ｐ型カラム領域ＰＣ１、ｐ型半導体領域ＰＲ３およびｎ型カラム領域ＮＣ１が並んでいる。

【0134】

ｐ型半導体領域ＰＲ３のＸ方向の幅は、ｐ型半導体領域ＰＲ３の上端から下端に亘ってほぼ一様である。つまり、ｐ型半導体領域ＰＲ３は、ｐ型カラム領域ＰＣ１、ＰＣ２またはＰＣ３のそれぞれの側面に沿って延在している。また、図３に示すｐ型カラム領域ＰＣ１またはＰＣ２のそれぞれに沿って、ｐ型半導体領域ＰＲ３はＹ方向に延在している。また、図３においてＹ方向に延在するｐ型カラム領域ＰＣ３に沿って、ｐ型半導体領域ＰＲ３はＹ方向に延在している。なお、図３ではｐ型半導体領域ＰＲ３の図示を省略している。

【0135】

前記実施の形態１とは異なり、本実施の形態のように、ｐ型カラム領域を構成するｐ型半導体領域を、深さを分けて複数形成してもよい。これにより、図２４に示すｐ型半導体領域ＰＲ１、ＰＲ３およびｐ型カラム領域ＰＣ１を含むｐ型カラム領域全体を、ｐ型カラム領域ＰＣ１の側面よりも半導体基板１Ｓの上面側に傾いた側面を有する形状に近付けることができる。このため、前記実施の形態１に比べ、よりｐ型カラム領域ＰＣ１のｐ型不純物濃度のばらつきの許容範囲（チャージバランスマージン）を拡大することができる。したがって、ｐ型カラム領域のアスペクト比を高くすることに起因してｐ型カラム領域の不純物濃度がばらつきやすくなっても、半導体装置の耐圧を確保することが容易となる。すなわち、エピタキシャル層ＥＰＳの厚さの増大と、ｎ型カラムＮＣ１およびｐ型カラム領域ＰＣ１のそれぞれの幅の縮小が容易となるため、半導体装置の性能を向上させることがでいる。

【0136】

以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0137】

例えば、前記実施の形態２と前記実施の形態３とを組み合わせてもよい。

【0138】

また、前記実施の形態３の半導体装置に、前記実施の形態１の変形例として説明したｐ型半導体領域ＰＲ２（図１５参照）を形成してもよい。この場合、ｐ型半導体領域ＰＲ２は、ｐ型半導体領域ＰＲ３（図２４参照）よりもＸ方向において大きい幅を有し、ｐ型半導体領域ＰＲ３よりも浅く形成される。

【0139】

また、上記実施の形態では、Ｓｉ（シリコン）からなる基板およびエピタキシャル層を備えた半導体装置について説明したが、ＳｉではなくＳｉＣ（炭化ケイ素）を材料とした半導体装置でもよい。すなわち、半導体基板、ｐ型カラム領域およびｎ型カラム領域は、何れもＳｉＣにより構成されていてもよい。

【符号の説明】

【0140】

ＥＰ、ＥＰＩ、ＥＰＳ エピタキシャル層
ＮＣ１〜ＮＣ３ ｎ型カラム領域
ＰＣ１〜ＰＣ３ ｐ型カラム領域
ＰＲ１〜ＰＲ３ ｐ型半導体領域
１Ｓ 半導体基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】