(58)【調査した分野】(Int.Cl.,DB名)
ON電流と逆方向の通電電流が通過可能な通電素子が並列接続されたスイッチング素子と、一方側と他方側にセンタータップを有する高周波トランス(TRN)と、動作指示を受けるコンピュータ回路(MICOM)と、前記コンピュータ回路(MICOM)に制御されて二態様に機能する第1と第2の動作制御回路(CTL1,CTL2)と、を有し、一方側の装置接続端子(T1,T2)と他方側の装置接続端子(T3,T4)との間で、直流電圧と交流電圧の双方向の変換動作が実行可能な双方向電源装置であって、
前記高周波トランスの一対の一方側端子に、各々の電流流入端子が接続される第1スイッチング素子(Q1)及び第2スイッチング素子(Q2)と、
前記高周波トランスの一対の他方側端子に、各々の電流流入端子が接続される第3スイッチング素子(Q3)及び第4スイッチング素子(Q4)と、を有し、
前記交流電圧から前記直流電圧へ電力変換される際、前記高周波トランス、第3スイッチング素子、第4スイッチング素子、及び、第1動作制御回路を含んだ回路構成が、力率改善回路として機能するよう構成されていることを特徴とする双方向電源装置。
第1動作制御回路は、前記交流電圧と前記高周波トランスの他方側巻線電流との位相差を零近傍で制御させるPWM信号を生成し、当該PWM信号によって第3スイッチング素子及び第4スイッチング素子をON/OFF駆動させることを特徴とする請求項1に記載の双方向電源装置。
【発明を実施するための形態】
【0011】
以下、第1実施例に基づいて本発明を更に詳細に説明する。
図1は、双方向電源装置EQUの全体構成を示す回路図であり、一方側端子T1,T2と他方側端子T3,T4との間に、高周波トランスTRNが配置され、グランドラインGND1,GND2が区別された左側回路LEFTと、右側回路RIGHTを内蔵して構成されている。
【0012】
図示の通り、一方側端子T2は、第1グランドたるフレームグランドGND1に接続されている。なお、本明細書では、高周波トランスTRNについても、図示左側を一方側と称し、図示右側を他方側と称する。
【0013】
本実施例において、一方側端子T1,T2は、直流電圧DCに関する端子であり、他方側端子T3,T4は、交流電圧ACに関する端子である。そして、高周波トランスTRNは、一方側巻線と他方側巻線に、各々、センタータップを有して構成されている。そして、一方側巻線は、センタータップで区分されて、コイルL1とコイルL2を構成し、他方側巻線は、センタータップで区分されて、コイルL2とコイルL3を構成している。
【0014】
左側回路LEFTは、一方側端子T1と第1グランドGND1の間に配置される第1コンデンサC1と、一方側端子T1と高周波トランスTRNのセンタータップ間に配置されるチョークコイルL7と、コイルL1の上側端子と第1グランドGND1との間に配置されるMOSFET(Q1)と、コイルL2の下側端子と第1グランドGND1との間に配置されるMOSFET(Q2)と、一方側端子T2への帰路電流を検出するための電流検出抵抗R1と、装置各部を制御する汎用のマイコンMICONと、を有して構成されている。なお、本明細書では、便宜上、上側端子や下側端子との用語を用いるが、何れも、非センタータップ側の端子を意味する。
【0015】
実施例のMOSFET(metal-oxide-semiconductor field-effect transistor )Q1,Q2(以下、トランジスタQ1,Q2と略す)は、NチャネルMOSFETであり、そのソース・ドレイン間には、ボディーダイオードDb1,Db2が等価的に内蔵されている。なお、この点は、他のトランジスタ(MOSFET)Q3〜Q8についても同様であり、各々、ボディーダイオードDb3〜Db8が等価的に内蔵されている。
【0016】
マイコンMICOMは、操作入力部SETを経由して動作態様の指示(動作指示)を受け、フォトカプラなどのインタフェイス回路IF2,IF3を経由して、右側回路RIGHTを制御している。具体的には、インタフェイス回路IF2を経由して、第1制御回路CTL1及び第2制御回路CTL2を制御し、インタフェイス回路IF3を経由して、リレー回路REL1,REL2を制御している。
【0017】
図示の通り、電流検出抵抗R1の両端電圧は、マイコンMICOMに供給されており、マイコンMICOMは、一対のトランジスタQ1,Q2の各ゲート電圧を制御している。また、一方側端子T1の直流電圧レベルLVは、フォトカプラなどのインタフェイス回路IF1を経由して、加算回路に供給されている。図示の通り、加算回路には、マイコンMICOMが出力する差分電圧VREQも供給され、加算回路の出力(VREQ+LV)が第1制御回路CTL1に供給されている。
【0018】
右側回路RIGHTは、マイコンMICONに制御されてPFC(Power Factor Correction )コントローラとして機能可能な第1制御回路CTL1と、マイコンMICONに制御されてインバータ(Inverter)コントローラとして機能可能な第2制御回路CTL2と、第1リレー回路REL1及び第2リレー回路REL2と、トランジスタ(NチャネルMOSFET)Q3〜Q8とを中心に構成されている。
【0019】
図示の通り、高周波トランスTRNの他方側巻線L3,L4と、センタータップとの間に、第1リレー回路REL1及び第2リレー回路REL2が、各々、別経路で直列接続されている。すなわち、コイルL3(上側端子)→ダイオードD2→第1リレー回路REL1及び第2リレー回路REL2→第2リレー回路REL2の第2接点の径路で、第1直列回路が形成され、コイルL4(下側端子)→ダイオードD1→第1リレー回路REL1及び第2リレー回路REL2→第2リレー回路REL2の第2接点の経路で、第2直列回路が形成されている。
【0020】
また、コイルL4の下側端子と、第2グランドGND2との間には、トランジスタQ3が配置され、コイルL3の上側端子と、第2グランドGND2との間には、トランジスタQ4が配置されている。図示の通り、ダイオードD1とトランジスタQ3、及び、ダイオードD2とトランジスタQ4は、各々、ダイオードのアノード端子と、トランジスタのドレイン端子とが接続されている。
【0021】
第1リレー回路REL1及び第2リレー回路REL2は、上側の第1接点と、下側の第2接点と、出力端子OTと、を有して構成され、マイコンMICONに制御されて、何れか一方の接点と出力端子OTが接続状態となるよう構成されている。また、第1リレー回路REL1の出力端子OTと第2グランドGND2との間には、第2コンデンサC2が接続されている。
【0022】
第2リレー回路REL2の出力端子OTにはチョークコイルL6が接続され、チョークコイルL6の一方端子Hvには、4個のトランジスタQ5〜Q8が、フルブリッジ型に配置されている。すなわち、トランジスタQ5,Q6が直列接続され、トランジスタQ7,Q8が直列接続されると共に、トランジスタQ5,Q7のドレイン端子が、共通してチョークコイルL6の一方端子Hvに接続されている。
【0023】
また、トランジスタQ6,Q8のソース端子が互いに接続されており、その接続点と第2グランド間に電流検出抵抗R2が配置されている。また、トランジスタQ5,Q7のソース端子Q5S,Q7Sと、他方側端子T3,T4との間には、コモンモードチョークコイルCOMMONが配置されている。
【0024】
ここで、コモンモードチョークコイルCOMMONとは、磁心に巻かれた2本のコイル巻線の巻き線方向が、互いに逆方向となっているチョークコイルを言う。そのため、コモンモードのノイズ電流が各巻線に流れと、各ノイズ電流によって発生する磁束の向きが同一方向になり、各巻線に発生する逆起電力が強化されることで、ノイズ電流を抑制する効果が実現される。
【0025】
図示の通り、第1制御回路CTL1は、トランジスタQ3,Q4のゲート電圧を制御しており、また、電流検出抵抗R2の両端電圧と、チョークコイルL6の一方端子Hvの電圧を受けている。
【0026】
先に説明した通り、第1制御回路CTL1は、インタフェイス回路IF1,IF2に接続されており、インタフェイス回路IF1を経由して、一方側端子T1の直流電圧レベルLVを把握すると共に、インタフェイス回路IF2を経由して、マイコンMICOMから、差分電圧VREQと、二値的なON/OFF指令とを受けている。
【0027】
そして、第1制御回路CTL1は、ON指令を受けた場合には、PFCコントローラとして機能して、一方側端子T1の直流電圧レベル(直流出力電圧)LVと、差分電圧VREQとの和(LV+VREQ)が、規定の目標電圧Vt(例えば16V)に一致するよう、トランジスタQ3,Q4のゲート電圧をPWM制御している。
【0028】
したがって、一方側端子T1,T2から出力される直流出力電圧LVは、マイコンMICOMから受ける差分電圧VREQに対応して、第1制御回路CTL1のPWM制御に基づき、LV=Vt−VREQ=16−VREQとなる(この点は、
図5に関して更に後述する)。
【0029】
一方、第2制御回路CTL2は、インタフェイス回路IF2を経由して、マイコンMICOMからON/OFF指令を受けている。そして、そして、第2制御回路CTL2は、ON指令を受けた場合には、インバータコントローラとして機能して、トランジスタQ5〜Q8のゲート電圧Q5G〜Q8GをON/OFF制御する。
【0030】
以上、回路構成について説明したので、次に、マイコンMICOMが、一方側端子T1,T2に受ける直流電圧に基づいて、他方側端子T3,T4に交流電圧を出力すべき動作指示を受けた場合の動作を説明する。
【0031】
図2は、この動作状態を図示したものであり、マイコンMICOMは、第1リレー回路REL1及び第2リレー回路REL2について、各々、上側の第1接点と出力端子OTとを接続状態に制御している。また、マイコンMICOMは、第1制御回路CTL1に対してOFF指令を出す一方、第2制御回路CTL2には、ON指令を発している。
【0032】
そのため、OFF指令を受けた第1制御回路CTL1は、トランジスタQ3,Q4のゲート電圧をLレベルとすることで、トランジスタQ3,Q4を非動作状態に維持する。一方、ON指令を受けた第2制御回路CTL2は、インバータコントローラとして機能する。
【0033】
この状態において、マイコンMICOMは、トランジスタQ1,Q2を
図2(a)のように相補的にON/OFF制御する。そのため、トランジスタQ1がON、トランジスタQ2がOFFの動作状態では、図示の破線の経路でトランジスタQ1のON電流が流れ、高周波トランスTRNの他方側では、ダイオードD1→第1リレー回路REL1→第2コンデンサC2→ボディーダイオードDb4の向きのコイル電流(L3,L4)が増加傾向で流れる。
【0034】
その後、トランジスタQ1がOFF、トランジスタQ2がOFFの動作状態に移行すると、高周波トランスTRNの他方側の誘起電圧に基づき、同じ経路のコイル電流が減少傾向で継続される。
【0035】
次に、トランジスタQ1がOFF、トランジスタQ2がONの動作状態に移行するので、今後は、図示の実線の経路でトランジスタQ2のON電流が流れ、高周波トランスTRNの他方側では、ダイオードD2→第1リレー回路REL1→第2コンデンサC2→ボディーダイオードDb3の向きのコイル電流(L3,L4)が増加傾向で流れる。
【0036】
このようにして、コイル電流(L3,L4)の増加と減少とを繰り返すことで、第2コンデンサC2両端電圧は、僅かなリップルを含んだ直流電圧となる。このように、本実施例では、一方側端子T1,T2から、第2リレー回路REL2までの回路構成によって、プッシュプルDC/DCコンバータが実現される。なお、コイル電流の減少を抑制するためには、
図7(a)の矩形枠に示すように、第1リレー回路REL1と第2リレー回路REL2の間、又はダイオードD1,D2と第1リレー回路REL1との間にチョークコイルL2を追加的に配置するのも好適である。
【0037】
また、
図7(b)〜
図7(d)の矩形枠に示すように、適宜個数のチョークコイルL1/L2/L3を追加することで、
図2に示す右方向の動作と、
図3に示す左方向に動作に対応して、最適なインダクタンス値を設定することができる。
【0038】
例えば、トランジスタQ1,Q2を中心としたプッシュプルDC/DCコンバータ(図示右向き動作)としては、
図7(c)の回路構成は、
図7(a)と同じであり、コイル電流を平滑化するための最適値のチョークコイルL2+L6や、チョークコイルL1が選択される。
【0039】
一方、トランジスタQ3,Q4を中心とした力率改善動作(
図3に示す左向き動作)としては、
図7(a)と
図7(d)の回路構成は、
図2と同じであり、最適値のチョークコイルL6又はL3が選択される。また、力率改善動作(図示左向き動作)としては、
図7(b)と
図7(c)の回路構成は、同一であり、最適値のチョークコイルL1と、チョークコイルL3が選択される。
【0040】
何れにしても、
図1や
図7(a)〜
図7(c)の回路構成では、第2コンデンサC2の直流電圧は、チョークコイルL6/L1を経由してトランジスタQ5〜Q8に供給される。この時、第2制御回路は、インバータコントローラとして機能して、各トランジスタQ5〜Q8のゲート電圧Q5G〜Q8Gを、PWM制御又は単純なON/OFF制御することで、他方側端子T3,T4から交流電圧ACが出力される。すなわち、各トランジスタQ5〜Q8は、フルブリッジ型のインバータ回路として機能する。
【0041】
続いて、マイコンMICOMが、他方側端子T3,T4に受ける交流電圧に基づいて、一方側端子T1,T2に直流電圧を出力すべき動作指示を受けた場合の動作を説明する。
【0042】
図3は、この動作状態を図示したものであり、マイコンMICOMは、トランジスタQ1,Q2をOFF制御すると共に、第1リレー回路REL1及び第2リレー回路REL2について、各々、下側の第2接点と出力端子OTとを接続状態に制御している。また、マイコンMICOMは、第1制御回路に対してON指令を出す一方、第2制御回路には、OFF指令を発している。
【0043】
そのため、OFF指令を受けた第2制御回路CTL1は、トランジスタQ5〜Q8のゲート電圧をLレベルにすることで、トランジスタQ5〜Q8を非動作状態に維持する。その結果、ボディーダイオードDb5〜Db8がブリッジ型の全波整流回路を構成することになり、Hv端子には整流電圧が得られる。
【0044】
一方、ON指令を受けた第1制御回路CTL1は、PFCコントローラとして機能する。
図4は、この時の動作状態、つまり、力率改善回路の動作状態を概略的に図示したものである。また、
図5(a)は、具体的なPFCコントローラの一例として、ACライン電流の位相が、ACライン電圧の位相に合うよう制御して、ほぼ力率1を実現するUCC2817A(TEXAS INSTRUMENTS 社)の内部構成を示している。
【0045】
図5(a)に示す通り、このPFCコントローラは、低電圧誤動作防止機能(UVLO: Under Voltage Lock Out)を有しており、電源投入時の誤動作を防止すると共に、動作中に電源電圧が異常低下した場合にも内部回路を準スタンバイ状態にして誤動作を防止している。
【0046】
また、PKLMT(ピーク電流制限)端子や、OVP/EN(過電圧/イネーブル)端子を活用することで、過電圧過電流保護機能や、高精度基準回路イネーブル機能を発揮している。
【0047】
また、電圧誤差アンプの反転入力端子VSENSEには、目標電圧Vt(=LV+VREQ)を、分圧抵抗Ra,Rbで分圧したセンス電圧Vs(=Vt*Rb/(Ra+Rb))が供給されている。実施例の場合、電圧誤差アンプには、基準電圧7.5Vが供給されており、PFCコントローラは、センス電圧Vsが、基準電圧7.5Vに一致するよう動作する。
【0048】
特に限定されないが、本実施例では、目標電圧VtがVt=16Vになるよう、分圧抵抗Ra,Rbが設定されており、実際の直流出力電圧LVは、LV=Vt−VREQ=16−VREQとなる。すなわち、本実施例では、マイコンMICOMが出力する差分電圧VREQが大きいほど、実際の直流出力電圧LVは低くなる(LV≦16V)。
【0049】
図4(a)に示す通り、第1実施例の力率改善回路は、概念的には、PFCコントローラPFCと、チョークコイルL6と、トランジスタQ3,Q4と、電流検出抵抗R2と、抵抗R2の電流検出部DT1と、整流電圧Hvの検出部DT2と、ダイオードDb1,Db21と、チョークコイルL7及びコンデンサC1による平滑回路と、出力電圧を検出するインタフェイス回路IF1と、高周波トランスTRNと、を有して構成され、
図4(b)に示すように、電流連続モードで動作している。
【0050】
PFCコントローラPFCは、電流検出部(IL Dect )と、乗算器(multiplier)と、スイッチング周波数Fs(数10kHz程度)のノコギリ波発生部(Saw tooth OSC )と、PWM波を出力するコンパレータ(PWM Com )と、ドライバ部Drと、を有して構成されている。そして、検出部DT2で特定される整流電圧と、検出部DT1によって特定される通電電流と、インタフェイス回路IF1で特定される出力電圧とに基づいて、スイッチング周波数FsのPWM波を出力している。
【0051】
その結果、トランジスタQ3,Q4が、適度な導通時間でON/OFF動作することになり、トランジスタQ3,Q4のON電流がチョークコイルL6で平滑されることで、
図4(b)に示す力率=1に力率改善されたコイル電流となる。
【0052】
図5は、PFCコントローラとして、UCC2817A(TEXAS INSTRUMENTS 社)を使用した場合の回路図を示しており、PFCコントローラのDRVOUT信号(ゲート駆動信号)は、トグル動作をするD型フリップフロップFFと、ORゲートG1,G2と、ドライバDr,Drとを経由して、トランジスタQ3,Q4のゲート制御電圧Q3G,Q4Gとなっている。
【0053】
図5(b)と
図5(c)は、
図5(a)の回路構成についてのタイムチャートであり、D型フリップフロップFFのクロック端子CLKに、PFCコントローラのDRVOUT信号が供給される場合の各部の波形を示している。
【0054】
PFCコントローラから出力されるDRVOUT信号は、パルス周期TのPWM波であり、
図5(b)は、DRVOUT信号のデューティ比(τ)が、τ<50%の場合、
図5(c)は、DRVOUT信号のデューティ比(τ)がτ>50%の場合を示している。
【0055】
そして、このようなDRVOUT信号を、クロック端子に受けたリップフロップFFは、DRVOUT信号の立上りエッジで、Q出力とQバー出力を反転させるトグル動作を実現している。そのため、フリップフロップFFのQ出力及びQバー出力のパルス幅は、パルス周期Tと一致する。
【0056】
そして、本実施例では、パルス幅TのQ出力と、DRVOUT信号とをORゲートG1に供給して、トランジスタQ3のゲート制御電圧Q3Gを生成し、パルス幅TのQバー出力と、DRVOUT信号とをORゲートG2に供給して、トランジスタQ4のゲート制御電圧Q4Gを生成している。
【0057】
そのため、ゲート制御電圧Q3Gと、ゲート制御電圧Q4Gのパルス幅は、DRVOUT信号のデューティ比(τ)に対応して広がることになり、斜線で示すような、2つのトランジスタQ3,Q4が共に、ON動作する重複ON期間が生じる。
【0058】
そして、この重複ON期間は、DRVOUT信号のデューティ比(τ)に対応して広がり、
図5(b)と
図5(c)に示す通り、DRVOUT信号のON期間が、重複ON期間に一致する。すなわち、本実施例では、DRVOUT信号のデューティ比(τ)に対応して、2つのトランジスタQ3,Q4の重複ON期間が広がることになり、2つのトランジスタQ3,Q4が、共にOFF状態となる動作期間は存在しない。
【0059】
以上を踏まえて、
図3に基づいて説明を続ける。重複ON期間では、2つのトランジスタQ3,Q4がON動作することに対応して、整流電圧Hvに基づいて、チョークコイルL6→コイルL4→トランジスタQ3の径路で、高周波トランスの他方側巻線L4のコイル電流I4が流れると共に(実線参照)、チョークコイルL6→コイルL3→トランジスタQ4の径路で、高周波トランスの他方側巻線L3のコイル電流I3が流れる(破線参照)。
【0060】
高周波トランスTRNのトランスコアにおいて、コイルL3,L4のコイル電流I3,I4により発生する磁束が逆向きとなり相殺するため、この期間では高周波トランスTRNは、トランスとしての機能は果たさず、チョークコイルL6の左端は、トランジスタQ3,Q4によって地絡されている状態となり、一般的なPFC回路におけるコイルの一端が地絡されている状態となる。
【0061】
そして、その後、トランジスタQ3か、トランジスタQ4の何れか一方がOFF遷移すると、トランス他方側(右側)センタータップには、整流電圧Hvと、チョークコイルL6に蓄えられたエネルギーによるL6両端電位差とが加算された電圧が印加される。
【0062】
そして、トランジスタQ3がOFFの場合は、チョークコイルL6→コイルL3→トランジスタQ4の経路で、電流が流れ、コイルL1→チョークコイルL7→コンデンサC1→ダイオードDb1の経路でコンデンサ充電電流が流れる。
【0063】
一方、トランジスタQ4がOFFの場合は、チョークコイルL6→コイルL4→トランジスタQ3の経路で、電流が流れ、コイルL2→チョークコイルL7→コンデンサC1→ダイオードDb2の経路でコンデンサ充電電流が流れる。
【0064】
なお、図示省略しているが、トランジスタQ3とQ4には、これに並列にスナバ回路が接続されており、トランジスタQ3のOFF遷移後のコイルL4の蓄積エネルギーや、トランジスタQ4のOFF遷移後のコイルL3の蓄積エネルギーは、適宜に放電される。
【0065】
以上のように、本実施例では、トランジスタQ3,Q4が共にONとなる期間にてチョークコイルL6の左端を地絡させることができ、その期間をPFC制御回路によって制御することでPFC動作もでき、且つ、トランジスタQ3,Q4の一方がON、他方がOFFとなる期間にてプッシュプルコンバータとしての動作ができる直流電源を実現することができる。
【0066】
以上、
図5(b)や
図5(c)のPWM波に基づいて、トランジスタQ3,Q4を駆動する実施例について説明した。
図6は、各部の波形を示しており、他方側端子T3,T4が受ける交流入力電圧AC(a)と、Hv端子電圧(b)と、トランジスタQ3のゲート制御電圧Q3G(c)と、トランジスタQ4のゲート制御電圧Q4G(d)と、一方側端子T1,T2から出力される直流電圧LV(e)との関係を示している。
【0067】
以上、本発明の第1実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定するものではない。すなわち、
図1の第1実施例では、ダイオードD1,D2を設けたがこれを省略することもできる。
【0068】
図8は、ダイオードD1,D2を省略した第2実施例の回路構成であり、高周波トランスTRNのセンタータップは、第1リレー回路REL1の上側の第1接点に接続されると共に、チョークコイルL6を通して、第2リレー回路REL2の下側の第2接点に接続されている。
【0069】
そして、第1リレー回路REL1の出力端子OTと、第2リレー回路REL2の上側の第1接点との間に、チョークコイルL5が接続され、第2リレー回路REL2の上側の第1接点と第2グランドGND2との間には第2コンデンサC2が配置されている。
【0070】
なお、高周波トランスTRNのセンタータップと、Hv端子との間は、図示の回路構成に限定されず、
図1や、
図7(a),
図7(b),
図7(c)において、矩形枠で示す回路構成であっても良い。
【0071】
何れにしても、回路動作は、
図1の回路の場合と同様であり、マイコンMICOMが、一方側端子T1,T2に受ける直流電圧に基づいて、他方側端子T3,T4に交流電圧を出力すべき動作指示を受けた場合には、
図9に示す動作を実行する。
【0072】
図9に示す回路動作は、
図2の場合と同じであり、マイコンMICOMは、第1リレー回路REL1及び第2リレー回路REL2について、各々、上側の第1接点と出力端子OTとを接続状態に制御している。また、マイコンMICOMは、第1制御回路CTL1に対してOFF指令を出す一方、第2制御回路CTL2には、ON指令を発している。
【0073】
その結果、OFF指令を受けた第1制御回路CTL1は、トランジスタQ3,Q4を非動作状態に維持する。一方、ON指令を受けた第2制御回路CTL2は、インバータコントローラとして機能する。
【0074】
この状態において、マイコンMICOMは、トランジスタQ1,Q2を
図2(a)のように相補的にON/OFF制御する。そのため、トランジスタQ1がON、トランジスタQ2がOFFの動作状態では、図示の破線の経路でトランジスタQ1のON電流が流れ、高周波トランスTRNの他方側では、コイルL3の下側端子→第1リレー回路REL1→チョークコイルL5→第2コンデンサC2→ボディーダイオードDb4の向きのコイルL3のコイル電流が増加傾向で流れる。
【0075】
その後、トランジスタQ1がOFF、トランジスタQ2がOFFの動作状態に移行すると、高周波トランスTRNの他方側の誘起電圧に基づき、同じ経路のコイル電流が減少傾向で継続される。
【0076】
次に、トランジスタQ1がOFF、トランジスタQ2がONの動作状態に移行するので、今後は、図示の実線の経路でトランジスタQ2のON電流が流れ、高周波トランスTRNの他方側では、コイルL4の上側端子→第1リレー回路REL1→チョークコイルL5→第2コンデンサC2→ボディーダイオードDb3の向きのコイルL4のコイル電流が増加傾向で流れる。
【0077】
このようにして、コイル電流(L3,L4)の増加と減少とを繰り返すことで、第2コンデンサC2両端電圧は、僅かなリップルを含んだ直流電圧となる。なお、一方側端子T1,T2から、第2リレー回路REL2までの回路構成によって、プッシュプルDC/DCコンバータが実現される点は、
図2の場合と同じである。
【0078】
但し、
図9の回路構成では、第2コンデンサC2は、コイルL3又はコイルL4の何れかの誘起電圧に基づいて充電されるに過ぎないので、コイルL3+L4の誘起電圧に基づいて充電される
図2の場合より、第2コンデンサC2の両端電圧が低いことになる。そのため、高周波トランスの一方側と他方側の巻数比は、このことを踏まえた巻数比となる。
【0079】
続いて、マイコンMICOMが、他方側端子T3,T4に受ける交流電圧に基づいて、一方側端子T1,T2に直流電圧を出力すべき動作指示を受けた場合の動作を説明する。
【0080】
図10は、この動作状態を図示したものであり、マイコンMICOMは、トランジスタQ1,Q2をOFF制御すると共に、第1リレー回路REL1及び第2リレー回路REL2について、各々、下側の第2接点と出力端子OTとを接続状態に制御している。また、マイコンMICOMは、第1制御回路に対してON指令を出す一方、第2制御回路には、OFF指令を発している。
【0081】
そのため、OFF指令を受けた第2制御回路CTL1は、トランジスタQ5〜Q8のゲート電圧をLレベルにすることで、トランジスタQ5〜Q8を非動作状態に維持する。その結果、ボディーダイオードDb5〜Db8がブリッジ型の全波整流回路を構成することになり、Hv端子には整流電圧が得られる。
【0082】
また、トランジスタQ3,Q4が、
図5(b)(c)に示すように、重複ON期間を有して、ON動作することで、コンデンサC1が、コイルL1+L2と、チョークコイルL7を経由して充電されることになり、電流容量の大きい直流電源が実現される。
【0083】
以上、本発明の第1実施例と第2実施例について、詳細に説明したが、具体的な回路構成は、特に本発明を限定するものではなく、適宜に変更可能である。例えば、上記の実施例では、一方側端子T1の直流電圧レベルLVを加算回路に供給して、第1制御回路CTL1に、加算電圧(VREQ+LV)が供給される構成としたが、何ら限定されない。
【0084】
すなわち、加算回路に代えて、減算回路を設けることで、第1制御回路CTL1に、減算電圧(LV−VREQ)を供給することもできる。この場合には、差分電圧VREQが大きいほど、実際の直流出力電圧LVは高くなる。