特許 6853423 抵抗素子及び電力増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6853423

(24)【登録日】2021年3月15日

(45)【発行日】2021年3月31日

(54)【発明の名称】抵抗素子及び電力増幅回路

(51)【国際特許分類】

   H01L 21/822 20060101AFI20210322BHJP

   H01L 27/04 20060101ALI20210322BHJP

   H01L 21/338 20060101ALI20210322BHJP

   H01L 29/778 20060101ALI20210322BHJP

   H01L 29/812 20060101ALI20210322BHJP

   H01L 21/8232 20060101ALI20210322BHJP

   H01L 27/06 20060101ALI20210322BHJP

【ＦＩ】

   H01L27/04 R

   H01L27/04 P

   H01L29/80 H

   H01L27/06 F

【請求項の数】15

【全頁数】40

(21)【出願番号】特願2020-567186(P2020-567186)

(86)(22)【出願日】2020年3月24日

(86)【国際出願番号】JP2020013165

(87)【国際公開番号】WO2020203505

(87)【国際公開日】20201008

【審査請求日】2020年12月1日

(31)【優先権主張番号】62/827657

(32)【優先日】2019年4月1日

(33)【優先権主張国】US

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３１年度、総務省、５Ｇの普及・展開のための基盤技術に関する研究開発の委託事業、産業技術力強化法第１７条の適用を受ける特許出願

【早期審査対象出願】

(73)【特許権者】

【識別番号】520133916

【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】宮島 賢一

(72)【発明者】

【氏名】加藤 由明

(72)【発明者】

【氏名】西尾 明彦

(72)【発明者】

【氏名】本吉 要

【審査官】 岩本 勉

(56)【参考文献】

【文献】 国際公開第２０１７／１７６２８７（ＷＯ，Ａ１）

【文献】 特開２０１６−２１９６３２（ＪＰ，Ａ）

【文献】 特開２０１５−０２３０９８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／８２３２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板の上方に設けられた第１窒化物半導体層と、
前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、
前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、
前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、
前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、
前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を備え、
平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、
平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方には導電層が配置されず、
前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する
抵抗素子。

【請求項2】

抵抗素子部と、導電制御層とを備える抵抗素子であって、
前記抵抗素子部は、
基板と、
前記基板の上方に設けられた第１窒化物半導体層と、
前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、
前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、
前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、
前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、
前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を有し、
平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、
前記導電制御層は、
平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方に設けられ、
平面視で前記第１電極と前記第２電極とが並ぶ方向の前記導電制御層の長さが前記第１電極と前記第２電極との間隔の１／２以上であり、
前記抵抗素子部の外部から供給される電圧に応じて、前記２次元電子ガス層に電界を与えて前記電気抵抗要素の抵抗値を制御し、
前記抵抗素子は、前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する
抵抗素子。

【請求項3】

前記抵抗値安定化構造は、
前記絶縁層が窒化シリコン（ＳｉＮ）からなり、
前記絶縁層と前記第２窒化物半導体層との界面の前記絶縁層の組成比Ｓｉ／Ｎが１．１以上、２．３以下の構造である
請求項１又は２に記載の抵抗素子。

【請求項4】

前記抵抗値安定化構造は、
前記第１電極と前記第２電極との間の前記第１電極側の前記第２窒化物半導体層の上面に接して設けられ、
前記第１電極と電気的に接続され、
前記第２電極に対して前記第１電極が高電位になったときに前記第２窒化物半導体層にホールを注入する
第１ホール注入電極を有する構造である
請求項１〜３のいずれか１項に記載の抵抗素子。

【請求項5】

前記抵抗値安定化構造は、さらに、
前記第１電極と前記第２電極との間の前記第２電極側の前記第２窒化物半導体層の上面に接して設けられ、
前記第２電極と電気的に接続され、
前記第１電極に対して前記第２電極が高電位になったときに前記第２窒化物半導体層にホールを注入する
第２ホール注入電極を有する構造である
請求項４に記載の抵抗素子。

【請求項6】

前記抵抗値安定化構造は、
平面視で前記第１電極と前記第２電極との間の前記第１電極側の前記第２窒化物半導体層の上面に接して設けられ、
前記第１電極と電気的に接続され、
前記第２電極に対して前記第１電極が高電位になったときに前記第２窒化物半導体層から電子を引き抜く
第１電子引き抜き電極を有する構造である
請求項１〜３のいずれか１項に記載の抵抗素子。

【請求項7】

前記抵抗値安定化構造は、さらに
平面視で前記第１電極と前記第２電極との間の前記第２電極側の前記第２窒化物半導体層の上面に接して設けられ、
前記第２電極と電気的に接続され、
前記第１電極に対して前記第２電極が高電位になったときに前記第２窒化物半導体層から電子を引き抜く
第２電子引き抜き電極を有する構造である
請求項６に記載の抵抗素子。

【請求項8】

前記抵抗値安定化構造は、
前記絶縁層の上方に設けられた応力緩衝層を有する構造である
請求項１〜７のいずれか１項に記載の抵抗素子。

【請求項9】

前記抵抗値安定化構造は、
平面視で前記第１窒化物半導体層を囲うように設けられ、
不活性イオンを含む素子分離層を有する構造であり、
前記素子分離層の上面と前記基板の上面との距離が前記２次元電子ガス層の下面と前記基板の上面との距離よりも小さい
請求項１〜８のいずれか１項に記載の抵抗素子。

【請求項10】

前記抵抗値安定化構造は、
前記基板と前記第１窒化物半導体層との間に設けられ、前記基板よりも高い電気抵抗率の高抵抗層を有する構造である
請求項１〜９のいずれか１項に記載の抵抗素子。

【請求項11】

前記抵抗値安定化構造は、
前記基板の上方に設けられ、前記２次元電子ガス層の温度係数よりも温度係数の小さい低温特抵抗素子部を有し、
前記低温特抵抗素子部は、第３電極と、平面視で前記第３電極と間隔を空けた位置に設けられた第４電極とを有し、
前記第１電極は、前記第３電極と接続され、
前記第２電極は、前記第４電極と接続されている
請求項１〜１０のいずれか１項に記載の抵抗素子。

【請求項12】

前記抵抗値安定化構造は、
前記第１電極及び前記第２電極の各々が前記２次元電子ガス層に接触するように前記第２窒化物半導体層の上面から前記第１窒化物半導体層の一部まで埋め込まれている構造である
請求項１〜３のいずれか１項に記載の抵抗素子。

【請求項13】

前記抵抗値安定化構造は、
前記絶縁層が平面視で前記第１電極及び前記第２電極の各々と間隔を空けて設けられた構造である
請求項１〜１２のいずれか１項に記載の抵抗素子。

【請求項14】

請求項１〜１３のいずれか１項に記載の抵抗素子と、
前記基板の上方に設けられた電界効果トランジスタと、
コンデンサと、を有し、
前記電界効果トランジスタは、ソース電極、ドレイン電極及びゲート電極を有し、
前記第１電極及び前記第２電極の一方は、前記ゲート電極と電気的に接続され、
前記第１電極及び前記第２電極の他方は、前記コンデンサを介して前記ドレイン電極と電気的に接続される
電力増幅回路。

【請求項15】

前記基板の上方に設けられた電界効果トランジスタと、
前記電界効果トランジスタのゲート電圧を与え、前記電界効果トランジスタのドレイン電流を設定するバイアス回路と、を有し、
前記バイアス回路は、請求項１〜１３のいずれか１項に記載の抵抗素子を含む
電力増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、特に窒化物半導体からなる抵抗素子、及びその抵抗素子を用いた電力増幅回路に関する。

【背景技術】

【0002】

ＩＩＩ族窒化物半導体、特にＧａＮやＡｌＧａＮは、そのバンドギャップの広さから高い絶縁破壊電圧を有する。またＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能である。当該ヘテロ構造においては、イオン半径の違いによる自発分極並びにＡｌＧａＮ及びＧａＮの格子定数差から発生するピエゾ分極による固定電荷と、バンドギャップの差と、によりＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高移動度、かつ高濃度な電子のチャネル（２次元電子ガス、２ＤＥＧ（２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ））を発生させることができる。この２次元電子ガスチャネルを制御することにより高電子移動度トランジスタ（ＨＥＭＴ、Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を形成することが可能となる。高耐圧、高速、大電流の特徴により、ＩＩＩ族窒化物半導体はパワー用途の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やダイオード等の電子デバイスへの応用がなされている。

【0003】

近年は、ＦＥＴやダイオードを単独で使用するディスクリート製品だけでなく、抵抗素子やコンデンサを備えた集積回路が使用されることも増えている。ここに使用される抵抗素子としては、金属薄膜抵抗、エピタキシャル成長させたｎ型やｐ型のＩＩＩ族窒化物半導体、又は、特許文献１に記載されているように２次元電子ガスを用いたものがある。特にＨＥＭＴと同一チップ上に抵抗素子が形成される場合、２次元電子ガスを用いた抵抗素子は、ＨＥＭＴと同時形成することが可能で、製造コストの面でメリットがある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第５７０７４６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、２次元電子ガスを抵抗要素とした抵抗素子は、様々な要因で２次元電子ガスのキャリア濃度が変化するため、使用中に抵抗値が変動してしまうことがある。例えば、当該抵抗素子を備える回路においては、特に回路内に配置された配線層（導電層）は、周りに電界を生じるため、抵抗値に強く影響してしまう。その場合、当該回路の消費電力が増大したり、所望の特性が得られなかったり、最悪の場合は、当該回路が動作しなくなるといった不具合が発生する。抵抗値変動の要因は、その他にもいくつか考えられ、半導体表面準位への電子トラップによるキャリアの空乏化、熱によるキャリア散乱の増大などがある。また、ＩＩＩ族窒化物半導体、特にＧａＮやＡｌＧａＮは、ピエゾ分極によりＧａＮ／ＡｌＧａＮなどのヘテロ界面に高濃度の２次元電子ガスを生成しているため、外部応力の変化でもキャリア濃度が変動する。当該キャリア濃度の変動は、抵抗値変動の要因となる。また、イオン注入による素子分離の場合、動作中の自己発熱により素子分離領域に注入されたイオンが移動し、キャリア散乱することで、抵抗値変動の要因となる。

【0006】

そこで、本開示は、変動の少ない安定した抵抗値を示す抵抗素子等を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の一態様に係る抵抗素子は、基板と、前記基板の上方に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を備え、平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方には導電層が配置されず、前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する。

【0008】

また、本開示の一態様に係る抵抗素子は、抵抗素子部と、導電制御層とを備える抵抗素子であって、前記抵抗素子部は、基板と、前記基板の上方に設けられた第１窒化物半導体層と、前記第１窒化物半導体層の上方に設けられ、前記第１窒化物半導体層と比べてバンドギャップが大きい第２窒化物半導体層と、前記第１窒化物半導体層と前記第２窒化物半導体層との界面の前記第１窒化物半導体層側に設けられた２次元電子ガス層と、前記第１窒化物半導体層の上方に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第１電極と、前記第１窒化物半導体層の上方であって、平面視で前記第１電極と間隔を空けた位置に設けられ、かつ、前記２次元電子ガス層とオーミック接続された第２電極と、前記第２窒化物半導体層の上面に接して、平面視で前記第１電極と前記第２電極との間に設けられた絶縁層と、を有し、平面視で前記第１電極と前記第２電極との間に設けられた前記２次元電子ガス層は、電気抵抗要素として機能し、前記導電制御層は、平面視で前記第１電極と前記第２電極との間の前記絶縁層の上方に設けられ、平面視で前記第１電極と前記第２電極とが並ぶ方向の前記導電制御層の長さが前記第１電極と前記第２電極との間隔の１／２以上であり、前記抵抗素子部の外部から供給される電圧に応じて、前記２次元電子ガス層に電界を与えて前記電気抵抗要素の抵抗値を制御し、前記抵抗素子は、前記電気抵抗要素の抵抗値が一定となるように機能する抵抗値安定化構造を有する。

【0009】

また、本開示の一態様に係る電力増幅回路は、上記記載の抵抗素子と、前記基板の上方に設けられた電界効果トランジスタと、コンデンサと、を有し、前記電界効果トランジスタは、ソース電極、ドレイン電極及びゲート電極を有し、前記第１電極及び前記第２電極の一方は、前記ゲート電極と電気的に接続され、前記第１電極及び前記第２電極の他方は、前記コンデンサを介して前記ドレイン電極と電気的に接続される。

【0010】

また、本開示の一態様に係る電力増幅回路は、前記基板の上方に設けられた電界効果トランジスタと、前記電界効果トランジスタのゲート電圧を与え、前記電界効果トランジスタのドレイン電流を設定するバイアス回路と、を有し、前記バイアス回路は、上記記載の抵抗素子を含む。

【発明の効果】

【0011】

本開示によれば、変動の少ない安定した抵抗値を示す抵抗素子等を提供することができる。

【図面の簡単な説明】

【0012】

【図1】図１は、実施の形態１に係る抵抗素子の平面図及び断面図である。

【図2A】図２Ａは、実施の形態１に係る抵抗素子における電圧印加前後の断面図である。

【図2B】図２Ｂは、実施の形態１に係る抵抗素子における電圧印加前後の電流電圧特性を示す概念図である。

【図3】図３は、実施の形態１の変形例１に係る抵抗素子の断面図及び抵抗値変動率を示す図である。

【図4A】図４Ａは、実施の形態１の変形例１に係る抵抗素子と同一基板に形成された電界効果トランジスタの平面図及び断面図である。

【図4B】図４Ｂは、実施の形態１の変形例１に係る第１絶縁層の抵抗率と組成比Ｓｉ／Ｎとの関係を示す図である。

【図5】図５は、実施の形態１の変形例２に係る抵抗素子及び実施の形態１の変形例３に係る抵抗素子の断面図である。

【図6】図６は、実施の形態１の変形例４に係る抵抗素子及び実施の形態１の変形例５に係る抵抗素子の断面図である。

【図7A】図７Ａは、実施の形態１の変形例６に係る抵抗素子の断面図である。

【図7B】図７Ｂは、実施の形態１の変形例６に係る抵抗素子における、外部から応力が加えられる前後の電流電圧特性を示す概念図である。

【図8A】図８Ａは、実施の形態１に係る抵抗素子における不活性イオンの移動を説明する図である。

【図8B】図８Ｂは、実施の形態１に係る抵抗素子における不活性イオン移動前後の電流電圧特性を示す概念図である。

【図9】図９は、実施の形態１の変形例７に係る抵抗素子の平面図及び断面図である。

【図10A】図１０Ａは、実施の形態１に係る抵抗素子における電気抵抗を説明する図である。

【図10B】図１０Ｂは、実施の形態１に係る抵抗素子における常温時及び高温時の電流電圧特性を示す概念図である。

【図11】図１１は、実施の形態１の変形例８に係る抵抗素子の断面図である。

【図12】図１２は、実施の形態１の変形例９に係る抵抗素子の平面図及び断面図である。

【図13】図１３は、実施の形態１の変形例１０に係る抵抗素子の平面図及び断面図である。

【図14】図１４は、実施の形態１の変形例１１に係る抵抗素子の平面図及び断面図である。

【図15A】図１５Ａは、実施の形態２に係る電力増幅回路が示される回路図である。

【図15B】図１５Ｂは、実施の形態２に係る電力増幅回路が有する電界効果トランジスタの利得の温度依存性を示す図である。

【図16A】図１６Ａは、実施の形態３に係る電力増幅回路が示される回路図である。

【図16B】図１６Ｂは、実施の形態３に係る電力増幅回路が有する電界効果トランジスタのゲート電圧の温度依存性及び電界効果トランジスタのドレイン電流の温度依存性を示す図である。

【図17】図１７は、実施の形態４に係る抵抗素子の平面図及び断面図である。

【図18】図１８は、実施の形態４に係る抵抗素子の第１導電制御層に電位を与えた場合の２次元電子ガス層の発生状況を示す図である。

【図19】図１９は、実施の形態４の変形例１に係る抵抗素子の平面図及び断面図である。

【図20】図２０は、実施の形態４の変形例１に係る抵抗素子と電界効果トランジスタとの平面図及び断面図である。

【図21A】図２１Ａは、実施の形態５に係る電力増幅回路が示される回路図である。

【図21B】図２１Ｂは、実施の形態５に係る電力増幅回路が有する電界効果トランジスタの利得の温度依存性を示す図である。

【図22A】図２２Ａは、実施の形態６に係る電力増幅回路が示される回路図である。

【図22B】図２２Ｂは、実施の形態６に係る電力増幅回路が有する電界効果トランジスタの制御電圧とドレイン電流との関係を示す図である。

【図23A】図２３Ａは、実施の形態７に係る電力増幅回路が示される回路図である。

【図23B】図２３Ｂは、実施の形態７に係る電界効果トランジスタのゲート電圧の温度依存性及び電界効果トランジスタのドレイン電流の温度依存性を示す図である。

【発明を実施するための形態】

【0013】

以下、実施の形態に係る抵抗素子について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。

【0014】

また、以下の実施の形態において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではない。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。

【0015】

また、本明細書及び図面において、ｘ軸、ｙ軸及びｚ軸は、三次元直交座標系の三軸を示している。各実施の形態では、ｚ軸方向を鉛直方向とし、ｚ軸に垂直な方向（ｘｙ平面に平行な方向）を水平方向としている。また、以下で説明する実施の形態において、ｚ軸正方向を上方と記載し、ｚ軸負方向を下方と記載する場合があり、ｚ軸正方向側の面を上面と記載し、ｚ軸負方向側の面を下面と記載する場合がある。

【0016】

また、本明細書において、「平面視」とは、抵抗素子が備える基板をｚ軸正方向から当該基板面側を見たときのことであり、このときの図を平面図という。また、断面図とは、断面に表れる面のみを示す図である。

【0017】

また、本明細書において、電気的な接続を単に接続とも記す。

【0018】

また、本明細書において、シリコンをＳｉ、シリコンカーバイドをＳｉＣ、窒化アルミニウムをＡｌＮ、窒化ガリウムをＧａＮ、窒化インジウムをＩｎＮ、窒化インジウムガリウムをＩｎＧａＮ、窒化アルミニウムガリウムをＡｌＧａＮ、窒化アルミニウムインジウムガリウムをＡｌＩｎＧａＮ、水素をＨ、ヘリウムをＨｅ、ほう素をＢ、フッ化ほう素をＢＦ_２、窒化シリコンをＳｉＮ、酸化シリコンをＳｉＯ_２、酸窒化シリコンをＳｉＯＮ、チタンをＴｉ、アルミニウムをＡｌ、クロムをＣｒ、金をＡｕ、窒化チタンをＴｉＮ、アルミニウムをＡｌ、タングステンをＷ、モリブデンをＭｏ、タンタルをＴａ、窒化タンタルをＴａＮ、白金をＰｔ、パラジウムをＰｄ、ニッケルをＮｉ、鉄をＦｅ、銀をＡｇ、銅をＣｕ、窒化タングステンシリサイドをＷＳｉＮと示すこともある。

【0019】

（実施の形態１）
まず、図１を参照しながら、実施の形態１に係る抵抗素子１００の構成について説明する。

【0020】

図１は、実施の形態１に係る抵抗素子１００の平面図及び断面図である。より具体的には、図１の（ａ）は、抵抗素子１００の平面図であり、図１の（ｂ）は、図１の（ａ）のＩ−Ｉ線における抵抗素子１００の切断面を示す断面図である。

【0021】

抵抗素子１００は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、絶縁層（以下第１絶縁層１０６と記載）と、を備える。抵抗素子１００は、抵抗値安定化構造を有する。抵抗素子１００は、素子分離層１０４を有してもよい。

【0022】

基板１０１は、Ｓｉ基板によって構成される。基板１０１は、例えば、Ｓａｐｐｈｉｒｅ、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板によって構成されてもよい。基板１０１は、下記構成要素を積載するための支持部材である。

【0023】

第１窒化物半導体層１０２は、基板１０１の上方に設けられた層である。本実施の形態においては、第１窒化物半導体層１０２は、基板１０１の上面に接して設けられる。第１窒化物半導体層１０２は、ＧａＮによって構成される。第１窒化物半導体層１０２は、例えば、ＩＩＩ族窒化物半導体材料であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。

【0024】

第２窒化物半導体層１０３は、第１窒化物半導体層１０２の上方に設けられた層である。本実施の形態においては、第２窒化物半導体層１０３は、第１窒化物半導体層１０２の上面に接して設けられる。第２窒化物半導体層１０３は、ＡｌＧａＮによって構成される。第２窒化物半導体層１０３は、例えば、ＩＩＩ族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。第２窒化物半導体層１０３は、第１窒化物半導体層１０２と比べてバンドギャップが大きい。

【0025】

また、上述のように、第２窒化物半導体層１０３は、ＡｌＧａＮによって構成されてもよいが、これに限られない。第２窒化物半導体層１０３は、ＡｌＧａＮの層と他の層とを含む積層体としてもよい。第２窒化物半導体層１０３は、例えば、他の層として、最上層（すなわち、第２窒化物半導体層１０３の上方側の面）にＧａＮから構成されるキャップ層を含んでもよい。また、第２窒化物半導体層１０３は、例えば、他の層として、第１窒化物半導体層１０２と接する層（すなわち、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面）にＡｌＮから構成される層を含んでもよい。

【0026】

２次元電子ガス層１０７は、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面の第１窒化物半導体層１０２側に設けられた層である。上述のように、第２窒化物半導体層１０３がＡｌＧａＮであり、第１窒化物半導体層１０２がＧａＮである場合に、ＡｌＧａＮ及びＧａＮの格子定数の差から発生するピエゾ分極電荷と、ＡｌＧａＮ及びＧａＮのバンドギャップの差と、によりＡｌＧａＮ／ＧａＮ界面近傍のＧａＮ層側に高濃度の電子を有する２次元電子ガス層１０７が発生する。また、平面視で第１電極１１３と第２電極１１４との間に設けられた２次元電子ガス層１０７は、電気抵抗要素として機能する。

【0027】

素子分離層１０４は、抵抗素子１００を、当該抵抗素子１００以外の素子から分離するための層である。素子分離層１０４は、第１窒化物半導体層１０２及び第２窒化物半導体層１０３の一部を、イオン注入により不活性化することで得られる。イオンとして、Ｈ、Ｈｅ、Ｂ又はＢＦ_２などが用いられる。

【0028】

なお、素子分離層１０４は、熱酸化により絶縁化された層であってもよい。

【0029】

素子分離層１０４は、第１窒化物半導体層１０２を囲うように設けられている。本実施の形態においては、素子分離層１０４は、第１窒化物半導体層１０２、第２窒化物半導体層１０３及び２次元電子ガス層１０７を囲うように設けられている。

【0030】

第１電極１１３は、第１窒化物半導体層１０２の上方に設けられ、かつ、２次元電子ガス層１０７とオーミック接続された電極である。第２電極１１４は、第１窒化物半導体層１０２の上方であって、平面視で第１電極１１３と間隔を空けた位置に設けられ、かつ、２次元電子ガス層１０７とオーミック接続された電極である。本実施の形態においては、第１電極１１３及び第２電極１１４は、第２窒化物半導体層１０３の上面に接して設けられる。また、間隔を空けて設けられた２つの電極間に位置する２次元電子ガス層１０７が電気抵抗要素となる。

【0031】

第１電極１１３及び第２電極１１４は、Ｔｉ及びＡｌの少なくともいずれか一方を含む積層構造から構成される。第１電極１１３及び第２電極１１４は、例えば、Ｃｒ及びＡｕの少なくともいずれか一方を含む積層構造から構成されてもよい。第１電極１１３及び第２電極１１４は、例えば、Ｔｉ、Ａｌ、Ｃｒ及びＡｕのうち少なくとも２つを含む積層構造から構成されてもよい。なお、第１電極１１３と第２電極１１４とは、同じ積層構造であってもよく、異なる積層構造であってもよい。

【0032】

第１絶縁層１０６は、第２窒化物半導体層１０３の上面に接して、平面視で第１電極１１３と第２電極１１４との間に設けられる。なお、第１絶縁層１０６が設けられる領域は、平面視で第１電極１１３と第２電極１１４との間に限られない。図１の（ａ）が示すように、第１絶縁層１０６は、平面視で第１電極１１３及び第２電極１１４をそれぞれ囲うように、設けられてもよい。また、図１の（ｂ）が示すように、第１電極１１３及び第２電極１１４の上方には、第１絶縁層１０６が設けられず、開口部が設けられている。そのため、第１電極１１３及び第２電極１１４のそれぞれの上面は、露出している。

【0033】

第１絶縁層１０６は、ＳｉＮによって構成される。第１絶縁層１０６は、例えば、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。

【0034】

また、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には、導電層は、配置されない。さらに、導電層は、第２窒化物半導体層１０３よりも上方であって、かつ、平面視で第１電極１１３と第２電極１１４との間である領域には、配置されなくてもよい。

【0035】

ここで、導電層とは、例えば、電界効果トランジスタにおけるゲート電極などの導電性の部材、又は、第１電極１１３及び第２電極１１４へ電力供給するための配線層である。第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方に、このような導電層が配置されると、導電層の周りに電界が生じるため、２次元電子ガス層１０７の抵抗値が変化し、安定しない。本実施の形態においては、このような導電層が配置されないため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００を提供することができる。

【0036】

抵抗値安定化構造は、上記電気抵抗要素の抵抗値が一定となるように機能する。抵抗値安定化構造が設けられることで、さらに、２次元電子ガス層１０７の抵抗値が変化し難くなる。

【0037】

さらに、以下では、抵抗値安定化構造について、実施の形態１の各変形例を用いて詳細に説明する。

【0038】

（実施の形態１の変形例１）
本変形例においては、抵抗値安定化構造は、ＳｉＮからなる第１絶縁層の組成比Ｓｉ／Ｎが１．１以上、２．３以下となる構造である。なお、本変形例では、実施の形態１と共通の構成要素については、その詳細な説明を省略する。

【0039】

まず、図２Ａ及び図２Ｂを用いて、実施の形態１に係る抵抗素子１００で起こり得る課題について説明する。

【0040】

図２Ａは、実施の形態１に係る抵抗素子１００における電圧印加前後の断面図である。より具体的には、図２Ａの（ａ）は、電圧印加前の断面図であり、図２Ａの（ｂ）は、電圧印加後の断面図である。図２Ａの（ａ）が示すように、第２窒化物半導体層１０３の表面（より具体的には、第２窒化物半導体層１０３と第１絶縁層１０６との界面）には、酸化層又は欠陥といった電子トラップの原因となる表面準位１０８が形成されている。第１電極１１３と第２電極１１４との間に一定の電圧を印加したとき、その電位差により２次元電子ガス層１０７を電子が流れる。このとき電圧印可により発生する電界で２次元電子ガス層１０７中の電子が加速され、表面準位１０８に電子がトラップされる場合がある（図２Ａの（ｂ）参照）。トラップされた電子１０９は、下方の２次元電子ガス層１０７を空乏化させるため、２次元電子ガス層１０７のキャリア濃度が下がる。

【0041】

図２Ｂは、実施の形態１に係る抵抗素子１００における電圧印加前後の電流電圧特性を示す概念図である。上述の通り、電圧印加により、２次元電子ガス層１０７のキャリア濃度が下がるため、抵抗素子１００の抵抗値が上昇してしまう場合がある。

【0042】

そこで、本変形例においては、絶縁層に関する構造である抵抗値安定化構造が設けられる。

【0043】

図３は、実施の形態１の変形例１に係る抵抗素子１００ａの断面図及び抵抗値変動率を示す図である。より具体的には、図３の（ａ）は、抵抗素子１００ａの断面図であり、図１の（ｂ）に相当する図である。図３の（ｂ）は、抵抗素子１００ａに５０Ｖ印加したときの抵抗値変動率及び第１絶縁層１０６ａの組成比Ｓｉ／Ｎの関係を示す図である。

【0044】

変形例１に係る抵抗素子１００ａは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６ａと、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を備える。抵抗素子１００ａは、抵抗値安定化構造を有する。抵抗素子１００ａにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６ａの上方には導電層は、配置されない。

【0045】

本変形例に係る第１絶縁層１０６ａは、窒化シリコン（ＳｉＮ）からなる。また、第１絶縁層１０６ａと第２窒化物半導体層１０３との界面の第１絶縁層１０６ａの組成比Ｓｉ／Ｎが１．１以上、２．３以下である。例えば、当該界面から１０ｎｍ以内の領域において、第１絶縁層１０６ａの組成比Ｓｉ／Ｎが１．１以上、２．３以下である。本変形例に係る抵抗値安定化構造は、第１絶縁層１０６ａが上記構成となる構造である。

【0046】

ここで、抵抗値変動率とは、電圧印加前後の抵抗値の変化率を示す値である。図３の（ｂ）が示すように、Ｓｉ／Ｎが大きくなると抵抗値変動率は抑制される。これは、以下のように説明される。ＳｉＮのＳｉが余剰となることでＳｉＮにＳｉダングリングボンドが多数存在し、Ｓｉダングリングボンドが表面準位１０８の一因となっている表面酸化層の酸素をゲッタリングすることで、表面準位１０８がキャンセルされる。表面準位１０８がキャンセルされることで、図２Ａが示すような、トラップされた電子１０９の発生が抑制され、抵抗値変動率が抑制される。

【0047】

また、Ｓｉ／Ｎを１．１以上とすることで、抵抗値変動率が２０％を十分下回る値となる。抵抗値変動率が２０％以下となることで、商品の要求仕様を十分に満たすことができる。なお、Ｓｉ／Ｎを１．２以上とすることで、抵抗値変動率を１０％以下とすることができ、さらに、Ｓｉ／Ｎを１．５以上とすることで、抵抗値変動率を５％以下とすることができる。これにより、より難易度の高い商品の要求仕様を十分に満たすことができる。

【0048】

ここで、本変形例に係る抵抗素子１００ａと同一基板（基板１０１）に形成された、電界効果トランジスタ２００について説明する。上述の背景技術で説明されたように、ＦＥＴと抵抗素子とを備えた集積回路が知られている。図４Ａは、実施の形態１の変形例１に係る抵抗素子１００ａと同一基板（基板１０１）に形成された電界効果トランジスタ２００の平面図及び断面図である。より具体的には、図４Ａの（ａ）は、電界効果トランジスタ２００の平面図であり、図４Ａの（ｂ）は、図４Ａの（ａ）のＩＶ−ＩＶ線における電界効果トランジスタ２００の切断面を示す断面図である。

【0049】

電界効果トランジスタ２００は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、２次元電子ガス層１０７と、ソース電極１１０と、ゲート電極１１１と、ドレイン電極１１２と、第１絶縁層１０６ａと、第２絶縁層１２６と、素子分離層１０４と、を備える。

【0050】

例えば、同じ符号が付された構成要素は、抵抗素子１００ａと電界効果トランジスタ２００とにおいて、同時に形成されてもよい。

【0051】

電界効果トランジスタ２００において、第１絶縁層１０６ａは、第２窒化物半導体層１０３の上面と接するように設けられる。第１絶縁層１０６ａの開口部には、ソース電極１１０とドレイン電極１１２とが設けられる。ソース電極１１０とドレイン電極１１２とは、２次元電子ガス層１０７とオーミック接続された電極である。ソース電極１１０とドレイン電極１１２との間には、第２窒化物半導体層１０３とショットキー接合したゲート電極１１１が設けられる。なお、ゲート電極１１１と第２窒化物半導体層１０３とは、ｐｎ接合であってもよい。また、ゲート絶縁層が設けられた構成であってもよい。ゲート絶縁層は、ゲート電極１１１と第２窒化物半導体層１０３との間に挿入され、ＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が構成されてもよい。

【0052】

さらに、第２絶縁層１２６は、第１絶縁層１０６ａ、ソース電極１１０、ゲート電極１１１及びドレイン電極１１２の上方に設けられる。第２絶縁層１２６は、ＳｉＮによって構成される。第２絶縁層１２６は、例えば、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。ここで、第２絶縁層１２６と、第１絶縁層１０６ａとは、同一材料、かつ、同一組成としてもよいが、これに限られない。

【0053】

図４Ａの（ｂ）には、電界効果トランジスタ２００のゲート・ドレイン間のリーク電流の経路が示される。リーク電流の経路は、ドレイン電極１１２から２次元電子ガス層１０７を通りゲート電極１１１に至る経路と、ドレイン電極１１２から第１絶縁層１０６ａを通りゲート電極１１１に至る経路と、を含む。

【0054】

ここで、図４Ｂは、実施の形態１の変形例１に係る第１絶縁層１０６ａの抵抗率と組成比Ｓｉ／Ｎとの関係を示す図である。Ｓｉ／Ｎが大きくなると抵抗率が下がる。そのため、Ｓｉ／Ｎが大きくなりすぎると、第１絶縁層１０６ａを通るリーク電流が増加し、ゲート・ドレイン間における逆方向リークが増大してしまう。ここで、Ｓｉ／Ｎを２．３以下とすることで、抵抗率を１．７×１０^２Ω・ｃｍ以上とすることができる。これにより、ゲート・ドレイン間の逆方向リークにおける、第１絶縁層１０６ａを通る電流量を、全体のリーク電流量（２次元電子ガス層１０７を通る経路と、第１絶縁層１０６ａを通る経路との合計）の１０％以下とすることができる。つまり、商品の要求仕様を十分に満たすことができる。なお、Ｓｉ／Ｎを２．０以下とすることで、抵抗率を３．０×１０^２Ω・ｃｍ以上とすることができ、さらに、Ｓｉ／Ｎを１．８以下とすることで、抵抗率を４．０×１０^２Ω・ｃｍ以上とすることができる。これにより、より難易度の高い商品の要求仕様を十分に満たすことができる。

【0055】

上記構成とすることで、Ｓｉダングリングボンドによって表面準位がキャンセルされるため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ａを提供することができる。

【0056】

また、組成比Ｓｉ／Ｎを上記比率とすることで、難易度の高い商品の要求仕様を十分に満たすことができる。

【0057】

（実施の形態１の変形例２及び変形例３）
実施の形態１の変形例１においては、抵抗値安定化構造は、ＳｉＮからなる絶縁層の組成比Ｓｉ／Ｎが１．１以上、２．３以下となる構造であったが、これに限られない。

【0058】

変形例２においては、抵抗値安定化構造は、第１ホール注入電極を有する構造である。また、変形例３においては、抵抗値安定化構造は、第１ホール注入電極及び第２ホール注入電極を有する構造である。なお、本変形例では、実施の形態１及び変形例１と共通の構成要素については、その詳細な説明を省略する。

【0059】

図５は、実施の形態１の変形例２に係る抵抗素子１００ｂ及び実施の形態１の変形例３に係る抵抗素子１００ｃの断面図である。より具体的には、図５の（ａ）は、実施の形態１の変形例２に係る抵抗素子１００ｂの断面図である。図５の（ｂ）は、実施の形態１の変形例３に係る抵抗素子１００ｃの断面図である。

【0060】

まず、図５の（ａ）を用いて、変形例２に係る抵抗素子１００ｂについて説明する。

【0061】

変形例２に係る抵抗素子１００ｂは、実施の形態１に係る抵抗素子１００が備える構成要素と、第１ホール注入電極１１５と、を有する。変形例２に係る抵抗素子１００ｂにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0062】

第１ホール注入電極１１５は、第１電極１１３と第２電極１１４との間の第１電極１１３側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図５の（ａ）が示すように、第１ホール注入電極１１５は、第２窒化物半導体層１０３と、第１電極１１３の一部との間に挿入されている。第１ホール注入電極１１５は、第１電極１１３と電気的に接続される。

【0063】

また、第１ホール注入電極１１５は、ｐ型のＧａＮによって構成される。第１ホール注入電極１１５は、例えば、ｐ型のＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１ホール注入電極１１５が上記構成を有する構造である。

【0064】

第１ホール注入電極１１５は、第２電極１１４に対して第１電極１１３が高電位になったときに第２窒化物半導体層１０３にホールを注入する。

【0065】

具体的には以下の通りである。第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、電流が第１電極１１３から第２電極１１４に向かって流れる。そうすると、第１ホール注入電極１１５からホールが注入され、当該ホールは、第２窒化物半導体層１０３の表面準位にトラップされた電子１０９をキャンセルすることができる。

【0066】

上述の通り、トラップされた電子１０９は、２次元電子ガス層１０７の抵抗値を上昇させる要因となり得る。

【0067】

上記構成とすることで、トラップされた電子１０９をキャンセルすることができるため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｂを提供することができる。

【0068】

なお、本変形例に係る抵抗素子１００ｂにおいては、第２電極１１４よりも第１電極１１３に高い電位が与えられるように、抵抗素子１００ｂが使用されることがよい。そうすると、第１ホール注入電極１１５からホールが注入され、第２窒化物半導体層１０３の表面準位にトラップされた電子１０９をキャンセルすることができ、変動の少ない安定した抵抗値を示す抵抗素子１００ｂとなる。

【0069】

続いて、図５の（ｂ）を用いて、変形例３に係る抵抗素子１００ｃについて説明する。

【0070】

変形例３に係る抵抗素子１００ｃは、実施の形態１に係る抵抗素子１００が有する構成要素と、第１ホール注入電極１１５と、第２ホール注入電極１１６と、を有する。変形例３に係る抵抗素子１００ｃにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0071】

変形例３に係る第１ホール注入電極１１５は、変形例２に係る第１ホール注入電極１１５と同様の構成である。

【0072】

第２ホール注入電極１１６は、第１電極１１３と第２電極１１４との間の第２電極１１４側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図５の（ｂ）が示すように、第２ホール注入電極１１６は、第２窒化物半導体層１０３と、第２電極１１４の一部との間に挿入されている。第２ホール注入電極１１６は、第２電極１１４と電気的に接続される。

【0073】

また、第２ホール注入電極１１６は、ｐ型のＧａＮによって構成される。第２ホール注入電極１１６は、例えば、ｐ型のＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１ホール注入電極１１５及び第２ホール注入電極１１６が上記構成を有する構造である。

【0074】

第２ホール注入電極１１６は、第１電極１１３に対して第２電極１１４が高電位になったときに第２窒化物半導体層１０３にホールを注入する。

【0075】

本変形例においては、第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、第１ホール注入電極１１５からホールが注入され、第２電極１１４の電位が第１電極１１３よりも高くなることで、第２ホール注入電極１１６からホールが注入される。いずれの場合においても、注入されたホールは、第２窒化物半導体層１０３の表面準位にトラップされた電子１０９をキャンセルすることができる。つまり、ホール注入が両電極（第１電極１１３及び第２電極１１４）から行われる。

【0076】

上記構成とすることで、トラップされた電子１０９をキャンセルすることができるため、２次元電子ガス層１０７の抵抗値がより変化し難くなる。

【0077】

すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｃを提供することができる。

【0078】

なお、本変形例に係る抵抗素子１００ｃにおいては、ホール注入が両電極から行われることとなり、抵抗素子１００ｃを双方向に電流を流す素子として使用することができる。

【0079】

（実施の形態１の変形例４及び変形例５）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0080】

変形例４においては、抵抗値安定化構造は、第１電子引き抜き電極を有する構造である。また、変形例５においては、抵抗値安定化構造は、第１電子引き抜き電極及び第２電子引き抜き電極を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0081】

図６は、実施の形態１の変形例４に係る抵抗素子１００ｄ及び実施の形態１の変形例５に係る抵抗素子１００ｅの断面図である。より具体的には、図６の（ａ）は、実施の形態１の変形例４に係る抵抗素子１００ｄの断面図である。図６の（ｂ）は、実施の形態１の変形例５に係る抵抗素子１００ｅの断面図である。

【0082】

まず、図６の（ａ）を用いて、変形例４に係る抵抗素子１００ｄについて説明する。

【0083】

変形例４に係る抵抗素子１００ｄは、実施の形態１に係る抵抗素子１００が備える構成要素と、第１電子引き抜き電極１１７と、を有する。変形例４に係る抵抗素子１００ｄにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0084】

第１電子引き抜き電極１１７は、第１電極１１３と第２電極１１４との間の第１電極１１３側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図６の（ａ）が示すように、第１電子引き抜き電極１１７は、第２窒化物半導体層１０３と、第１電極１１３の一部との間に挿入されている。第１電子引き抜き電極１１７は、第１電極１１３と電気的に接続される。

【0085】

また、第１電子引き抜き電極１１７は、第２窒化物半導体層１０３とショットキー接合する。第１電子引き抜き電極１１７は、Ｎｉを含む積層構造によって構成される。第１電子引き抜き電極１１７は、例えば、Ｔｉ、ＴｉＮ、Ｈｆ、Ｐｄ及びＰｔの少なくともいずれか１つを含む積層構造によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１電子引き抜き電極１１７が上記構成を有する構造である。

【0086】

第１電子引き抜き電極１１７は、第２電極１１４に対して第１電極１１３が高電位になったときに第２窒化物半導体層１０３から電子を引き抜く。

【0087】

具体的には以下の通りである。第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、電流が第１電極１１３から第２電極１１４に向かって流れる。そうするとショットキー接合する第１電子引き抜き電極１１７が表面準位にトラップされた電子１０９を引き抜くことができる。

【0088】

上述の通り、トラップされた電子１０９は、２次元電子ガス層１０７の抵抗値を上昇させる要因となり得る。

【0089】

上記構成とすることで、トラップされた電子１０９を引き抜くことができるため、２次元電子ガス層１０７の抵抗値が変化し難くなる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｄを提供することができる。

【0090】

続いて、図６の（ｂ）を用いて、変形例５に係る抵抗素子１００ｅについて説明する。

【0091】

変形例５に係る抵抗素子１００ｅは、実施の形態１に係る抵抗素子１００が備える構成要素と、第１電子引き抜き電極１１７と、第２電子引き抜き電極１１８と、を有する。変形例５に係る抵抗素子１００ｅにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0092】

変形例５に係る第１電子引き抜き電極１１７は、変形例４に係る第１電子引き抜き電極１１７と同様の構成である。

【0093】

第２電子引き抜き電極１１８は、第１電極１１３と第２電極１１４との間の第２電極１１４側の第２窒化物半導体層１０３の上面に接して設けられる。本変形例においては、図６の（ｂ）が示すように、第２電子引き抜き電極１１８は、第２窒化物半導体層１０３と、第２電極１１４の一部との間に挿入されている。第２電子引き抜き電極１１８は、第２電極１１４と電気的に接続される。

【0094】

また、第２電子引き抜き電極１１８は、Ｎｉを含む積層構造によって構成される。第２電子引き抜き電極１１８は、例えば、Ｔｉ、ＴｉＮ、Ｈｆ、Ｐｄ及びＰｔの少なくともいずれか１つを含む積層構造によって構成されてもよい。本変形例に係る抵抗値安定化構造は、第１電子引き抜き電極１１７及び第２電子引き抜き電極１１８が上記構成を有する構造である。

【0095】

第２電子引き抜き電極１１８は、第１電極１１３に対して第２電極１１４が高電位になったときに第２窒化物半導体層１０３から電子を引き抜く。

【0096】

本変形例においては、第１電極１１３の電位が第２電極１１４の電位よりも高くなることで、第１電子引き抜き電極１１７が電子を引き抜き、第２電極１１４の電位が第１電極１１３よりも高くなることで、第２電子引き抜き電極１１８が電子を引き抜く。

【0097】

上記構成とすることで、トラップされた電子１０９を引き抜くことができるため、２次元電子ガス層１０７の抵抗値がより変化し難くなる。

【0098】

すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｅを提供することができる。

【0099】

（実施の形態１の変形例６）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0100】

変形例６においては、抵抗値安定化構造は、応力緩衝層を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0101】

図７Ａは、実施の形態１の変形例６に係る抵抗素子１００ｆの断面図である。図７Ａには、外部から加えられる応力Ｐが記されている。

【0102】

変形例６に係る抵抗素子１００ｆは、実施の形態１に係る抵抗素子１００が備える構成要素と、応力緩衝層１１９と、を有する。変形例６に係る抵抗素子１００ｆにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0103】

応力緩衝層１１９は、第１絶縁層１０６の上方に設けられた層である。応力緩衝層１１９の平面視形状は、第１絶縁層１０６の平面視形状と一致してもよい。応力緩衝層１１９は、外部からの応力を緩和するための層である。本変形例に係る抵抗値安定化構造は、応力緩衝層１１９が上記構成を有する構造である。

【0104】

ここで、抵抗素子１００ｆに対して、外部から加えられる応力について説明する。抵抗素子１００ｆが製造される過程において、例えば、半導体チップ組立に使用する封止材料が形成される際に、抵抗素子１００ｆに対して、外部から応力が加えられる。当該応力が電流電圧特性に与える影響について、図７Ｂを用いて説明する。

【0105】

図７Ｂは、実施の形態１の変形例６に係る抵抗素子１００ｆにおける、外部から応力が加えられる前後の電流電圧特性を示す概念図である。本変形例においては、ＡｌＧａＮ（第２窒化物半導体層１０３）／ＧａＮ（第１窒化物半導体層１０２）界面のＧａＮ層（第１窒化物半導体層１０２）側に発生する２次元電子ガス層１０７は、ピエゾ分極電荷に起因している。そのため、当該応力が加えられると、キャリア濃度が変化し、２次元電子ガス層１０７の抵抗値が変動する。

【0106】

応力緩衝層１１９は、ポリイミドによって構成される。応力緩衝層１１９は、例えば、フッ素系樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、感光性絶縁層等によって構成されてもよい。また、応力緩衝層１１９は、外部からの応力Ｐを緩和するために十分な程度の弾性を有する材料によって構成されてもよい。本変形例に係る抵抗値安定化構造は、応力緩衝層１１９が上記構成を有する構造である。

【0107】

上記構成とすることで、外部からの応力が緩和されるため、２次元電子ガス層１０７のキャリア濃度が応力によって変化することを抑制できる。

【0108】

すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｆを提供することができる。

【0109】

（実施の形態１の変形例７）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0110】

変形例７においては、抵抗値安定化構造は、第１窒化物半導体層を囲うように設けられた、不活性イオンを含む素子分離層を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0111】

まず、図８Ａ及び図８Ｂを用いて、実施の形態１に係る抵抗素子１００で起こり得る課題について説明する。

【0112】

図８Ａは、実施の形態１に係る抵抗素子１００における不活性イオンの移動を説明する図である。より具体的には、図８Ａの（ａ）は、抵抗素子１００の平面図である。図８Ａの（ｂ）は、図８Ａの（ａ）におけるＶＩＩＩ−ＶＩＩＩ線における不活性イオンの移動前の抵抗素子１００の切断面を示す断面図である。図８Ａの（ｃ）は、図８Ａの（ａ）におけるＶＩＩＩ−ＶＩＩＩ線における不活性イオンの移動後の抵抗素子１００の切断面を示す断面図である。なお、図８Ａの（ｃ）には、不活性イオンの移動の方向Ｍが矢印で示されている。

【0113】

素子分離のために注入された不活性イオンは、熱処理などにより移動することがある。移動した不活性イオンが２次元電子ガス層１０７に到達すると、抵抗素子１００において、不活性イオンが移動した領域１２０が形成される。移動した不活性イオンは、２次元電子ガス層１０７中のキャリアを不活性化するため、電気抵抗成分として機能する電気抵抗要素の領域を狭めることになる。

【0114】

図８Ｂは、実施の形態１に係る抵抗素子１００における不活性イオン移動前後の電流電圧特性を示す概念図である。上述の通り、不活性イオンの移動により、２次元電子ガス層１０７のキャリア濃度が下がるため、抵抗素子１００の抵抗値が上昇してしまう場合がある。

【0115】

そこで、本変形例においては、素子分離層に関する構造である抵抗値安定化構造が設けられる。

【0116】

図９は、実施の形態１の変形例７に係る抵抗素子１００ｇの平面図及び断面図である。より具体的には、図９の（ａ）は、抵抗素子１００ｇの平面図であり、図９の（ｂ）は、図９の（ａ）のＩＸ−ＩＸ線における抵抗素子１００ｇの切断面を示す断面図である。

【0117】

変形例７に係る抵抗素子１００ｇは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４ｇと、第１絶縁層１０６ｇと、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を備える。抵抗素子１００ｇは、抵抗値安定化構造を有する。抵抗素子１００ｇにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６ｇの上方には導電層は、配置されない。

【0118】

素子分離層１０４ｇは、平面視で第１窒化物半導体層１０２を囲うように設けられた、不活性イオンを含む層である。また、素子分離層１０４ｇの上面と基板１０１の上面との距離ｄ１は、２次元電子ガス層１０７の下面と基板１０１の上面との距離ｄ２よりも小さい。つまり、本変形例においては、素子分離層１０４ｇと２次元電子ガス層１０７とは、接触しない。本変形例に係る抵抗値安定化構造は、素子分離層１０４ｇが上記構成を有する構造である。

【0119】

また、第１絶縁層１０６ｇは、第２窒化物半導体層１０３の上面、及び、第１窒化物半導体と２次元電子ガス層１０７と第２窒化物半導体層１０３との側面を覆うように構成されてもよい。

【0120】

このような、本変形例に係る抵抗素子１００ｇは、以下の例によって作製される。まず、第１窒化物半導体層１０２と第２窒化物半導体層１０３とが、順に、基板１０１の上面に積層される（このとき２次元電子ガス層１０７も形成される）。次に、第１窒化物半導体層１０２及び第２窒化物半導体層１０３の一部は、エッチングされる。具体的には、２次元電子ガス層１０７が側面に露出するように、第２窒化物半導体層１０３から第１窒化物半導体層１０２の途中まで、第１窒化物半導体層１０２と第２窒化物半導体層１０３とがエッチングされる。このとき、第１窒化物半導体層１０２と第２窒化物半導体層１０３とにおいて、メサ構造１２２が形成される。ここで、エッチングされずに残った第１窒化物半導体層１０２がイオン注入され、第１窒化物半導体層１０２が不活性化されることで、素子分離層１０４ｇが形成される。

【0121】

抵抗素子１００ｇにおいては、イオン注入された領域（つまり素子分離層１０４ｇ）と２次元電子ガス層１０７とが接触することがないため、２次元電子ガス層１０７に不活性イオンが移動することを抑制することができる。すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｇを提供することができる。

【0122】

（実施の形態１の変形例８）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0123】

変形例８においては、抵抗値安定化構造は、高抵抗層を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0124】

まず、図１０Ａ及び図１０Ｂを用いて、実施の形態１に係る抵抗素子１００で起こり得る課題について説明する。

【0125】

図１０Ａは、実施の形態１に係る抵抗素子１００における電気抵抗を説明する図である。より具体的には、図１０Ａの（ａ）は、抵抗素子１００の平面図である。図１０Ａの（ｂ）は、図１０Ａの（ａ）におけるＸ−Ｘ線における抵抗素子１００の切断面を示す断面図である。

【0126】

常温時において、２次元電子ガス層１０７を電気抵抗要素とした抵抗素子１００の電流経路は、第１電極１１３及び第２電極１１４の一方と、２次元電子ガス層１０７と、第１電極１１３及び第２電極１１４の他方と、を経由する経路である。

【0127】

しかし、例えば、基板１０１がＳｉ基板である場合、高温時において、基板１０１の抵抗値が下がる。そのため、２次元電子ガス層１０７を電気抵抗要素とした抵抗素子１００の電流経路として、新たに、第１電極１１３及び第２電極１１４の一方と、基板１０１と、第１電極１１３及び第２電極１１４の他方と、を経由する電流経路が発生する場合がある。

【0128】

図１０Ｂは、実施の形態１に係る抵抗素子１００における常温時及び高温時の電流電圧特性を示す概念図である。上述の通り、高温時の抵抗素子１００の抵抗値は、常温時の抵抗素子１００の抵抗値よりも低くなり、その結果、高温時の抵抗素子１００の電流値は、常温時の抵抗素子１００の電流値よりも高くなる場合がある。

【0129】

そこで、本変形例においては、高抵抗層に関する構造である抵抗値安定化構造が設けられる。

【0130】

図１１は、実施の形態１の変形例８に係る抵抗素子１００ｈの断面図である。より具体的には、図１１は、図１の（ｂ）に相当する図である。

【0131】

本変形例に係る抵抗素子１００ｈは、実施の形態１に係る抵抗素子１００が備える構成要素と、高抵抗層１２３と、を有する。本変形例に係る抵抗素子１００ｈにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0132】

高抵抗層１２３は、基板１０１と第１窒化物半導体層１０２との間に設けられた層である。高抵抗層１２３は、基板１０１よりも高い電気抵抗率を有する。高抵抗層１２３の電気抵抗率は、例えば、１０００Ωｃｍ以上であってもよい。高抵抗層１２３は、第１窒化物半導体層１０２よりバンドギャップの大きな層（例えば、ＡｌＧａＮ層、ＡｌＮ層）でもよく、ＡｌＮ／ＡｌＧａＮからなる超格子構造を有する層でもよい。また、高抵抗層１２３は、ヘリウム又は水素などの軽元素を高加速度で第１窒化物半導体層１０２における基板１０１側の領域に注入した層でもよく、基板１０１の上面にエピタキシャル成長された絶縁層でもよい。本変形例に係る抵抗値安定化構造は、高抵抗層１２３が上記構成を有する構造である。

【0133】

この構造では、高温時に基板１０１が低抵抗化しても、高抵抗層１２３には電流が流れないため、抵抗素子１００ｈの抵抗値の変動を抑えることができる。

【0134】

すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｈを提供することができる。

【0135】

（実施の形態１の変形例９）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0136】

変形例９においては、抵抗値安定化構造は、低温特抵抗素子部を有する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0137】

まず、低温特抵抗素子部が用いられる背景について説明する。

【0138】

２次元電子ガス層を抵抗要素とする抵抗素子は、特許文献１にも示されているように、温度上昇に伴う抵抗値上昇が大きい（つまり、２次元電子ガス層の温度係数が大きい）という特徴がある。これは温度上昇に伴い、２次元電子ガス層の移動度が低下するためである。この変動をうまく利用するような回路構成とする場合は、上記の抵抗値上昇は問題ないが、単純に一定の抵抗値を示す抵抗素子として使用する場合は、上記の抵抗値上昇は問題となる。

【0139】

続いて当該問題を解消するための、本変形例について説明する。

【0140】

図１２は、実施の形態１の変形例９に係る抵抗素子１００ｉの平面図及び断面図である。より具体的には、図１２の（ａ）は、抵抗素子１００ｉの平面図であり、図１２の（ｂ）は、図１２の（ａ）のＸＩＩ−ＸＩＩ線における抵抗素子１００ｉの切断面を示す断面図である。

【0141】

本変形例に係る抵抗素子１００ｉは、実施の形態１に係る抵抗素子１００が備える構成要素と、低温特抵抗素子部３００と、２つの配線層１２５と、を有する。本変形例に係る抵抗素子１００ｉにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６の上方には導電層は、配置されない。

【0142】

低温特抵抗素子部３００は、基板１０１の上方に設けられる。図１２が示すように、低温特抵抗素子部３００は、素子分離層１０４と、第１絶縁層１０６と、薄膜抵抗層１２４と、第３電極１３０と、第４電極１３１と、を有する。

【0143】

薄膜抵抗層１２４は、素子分離層１０４の上方に設けられた層である。薄膜抵抗層１２４は、２次元電子ガス層１０７よりも温度係数の小さい材料によって構成される。薄膜抵抗層１２４は、例えば、ＴｉＮによって構成されるメタル抵抗である。薄膜抵抗層１２４は、例えば、Ａｌ、Ａｕ、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、ＴａＮ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｒ、Ｆｅ、Ａｇ、Ｃｕ、ＳｉＮ又はＡｌＮ等によって構成されてもよい。薄膜抵抗層１２４は、温度係数が負であるＳｉからなる半導体抵抗であってもよい。薄膜抵抗層１２４は、例えば、Ｓｉ組成比が高いＳｉＮ、ＷＳｉＮ等によって構成されてもよい。薄膜抵抗層１２４は、所望の抵抗値となるように、幅、厚さ及び長さが決定される。薄膜抵抗層１２４の上方には、第３電極１３０及び第４電極１３１が積層されている。

【0144】

第３電極１３０と、第４電極１３１とは、薄膜抵抗層１２４の上方に設けられた引き出し電極である。第３電極１３０と第４電極１３１との間には、平面視で、間隔が空けられている。第３電極１３０と第４電極１３１とは、薄膜抵抗層１２４と電気的に接続されている。

【0145】

第３電極１３０と、第４電極１３１とは、電気伝導を有する材料によって構成される。第３電極１３０と、第４電極１３１とは、例えば、金属によって構成されてもよい。また、第３電極１３０と、第４電極１３１とは、例えば、Ｔｉ、Ａｌ、Ｃｒ及びＡｕのうち少なくとも１つを含む積層構造から構成されてもよい。なお、第３電極１３０と、第４電極１３１とは、同じ材料で構成されてもよいが、これに限られない。

【0146】

第１絶縁層１０６は、素子分離層１０４の上面に接して、平面視で第３電極１３０と第４電極１３１との間に設けられる。また、第１絶縁層１０６は、薄膜抵抗層１２４と、第３電極１３０及び第４電極１３１のそれぞれとを囲うように設けられている。

【0147】

このように構成された低温特抵抗素子部３００の温度係数は、２次元電子ガス層１０７の温度係数よりも小さい（温度上昇による抵抗値上昇が小さい）。もしくは、低温特抵抗素子部３００の温度係数は、負となる（温度上昇により抵抗値が減少する）。

【0148】

低温特抵抗素子部３００の温度係数は、２次元電子ガス層１０７の温度係数よりも小さい。すなわち、低温特抵抗素子部３００の抵抗値は、高温時においても、２次元電子ガス層１０７の抵抗値よりも、上昇し難い。

【0149】

また、第１電極１１３は、第３電極１３０と接続され、第２電極１１４は、第４電極１３１と接続されている。具体的には、２つの配線層１２５によって、それぞれの電極は、接続されている。例えば、２つの配線層１２５のうち一方が第１電極１１３と第３電極１３０とを接続し、他方が第２電極１１４と第４電極１３１とを接続する。換言すると、本変形例においては、第１電極１１３、２次元電子ガス層１０７及び第２電極１１４と、低温特抵抗素子部３００とは、並列に接続されている。２つの配線層１２５は、第１絶縁層１０６の上方に跨って、各電極を接続してもよい。２つの配線層１２５の各々は、離間して設けられる。

【0150】

２つの配線層１２５は、電気伝導を有する材料によって構成される。２つの配線層１２５は、例えば、金属によって構成されてもよい。２つの配線層１２５は、例えば、Ａｌ、Ａｕ、Ａｇ及びＣｕのうち少なくとも１つを含む積層構造から構成されてもよい。なお、２つの配線層１２５のそれぞれは、同じ材料で構成されてもよいが、これに限られない。本変形例に係る抵抗値安定化構造は、低温特抵抗素子部３００が上記構成を有する構造である。

【0151】

これにより、２次元電子ガス層１０７の電気抵抗要素と低温特抵抗素子部３００とによる合成抵抗値は、２次元電子ガス層１０７の電気抵抗要素の単独の抵抗値に比べ、高温時においても、変化し難い。

【0152】

すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｉを提供することができる。

【0153】

（実施の形態１の変形例１０）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0154】

変形例１０においては、抵抗値安定化構造は、第１電極及び第２電極に関する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0155】

図１３は、実施の形態１の変形例１０に係る抵抗素子１００ｊの平面図及び断面図である。より具体的には、図１３の（ａ）は、抵抗素子１００ｊの平面図であり、図１３の（ｂ）は、図１３の（ａ）のＸＩＩＩ−ＸＩＩＩ線における抵抗素子１００ｊの切断面を示す断面図である。

【0156】

変形例１０の抵抗素子１００ｊは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６と、２次元電子ガス層１０７と、第１電極１１３ｊと、第２電極１１４ｊと、を備える。抵抗素子１００ｊは、抵抗値安定化構造を有する。抵抗素子１００ｊにおいては、平面視で第１電極１１３ｊと第２電極１１４ｊとの間の第１絶縁層１０６の上方には導電層は、配置されない。

【0157】

本変形例においては、第１電極１１３ｊ及び第２電極１１４ｊの各々は、２次元電子ガス層１０７に接触するように第２窒化物半導体層１０３の上面から第１窒化物半導体層１０２の一部まで埋め込まれている。また、言い換えると、第１電極１１３ｊ及び第２電極１１４ｊの各々は、第２窒化物半導体層１０３の上面から２次元電子ガス層１０７に到達するまで埋め込まれている。

【0158】

この場合においても、平面視で間隔を空けて設けられた第１電極１１３ｊ及び第２電極１１４ｊの間にある２次元電子ガス層１０７が抵抗要素となる。

【0159】

この構成にすると、第１電極１１３ｊ及び第２電極１１４ｊの抵抗成分から、第１電極１１３ｊ及び第２電極１１４ｊのサイズにより変動する接触抵抗成分を除去することができ、抵抗値を安定化することができる。また、第１電極１１３ｊと第２電極１１４ｊとの距離が、一定となる。本変形例に係る抵抗値安定化構造は、第１電極１１３ｊ及び第２電極１１４ｊが上記構成となる構造である。

【0160】

これにより、２次元電子ガス層１０７の抵抗値が、第１電極１１３ｊ及び第２電極１１４ｊのサイズに依存し難い。

【0161】

すなわち、変動の少ない安定した抵抗値を示す抵抗素子１００ｊを提供することができる。

【0162】

（実施の形態１の変形例１１）
抵抗値安定化構造は、上記実施の形態１及び各変形例に示された構造に限られない。

【0163】

変形例１１においては、抵抗値安定化構造は、第１絶縁層に関する構造である。なお、本変形例では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0164】

図１４は、実施の形態１の変形例１１に係る抵抗素子１００ｋの平面図及び断面図である。より具体的には、図１４の（ａ）は、抵抗素子１００ｋの平面図であり、図１４の（ｂ）は、図１４の（ａ）のＸＩＶ−ＸＩＶ線における抵抗素子１００ｋの切断面を示す断面図である。

【0165】

抵抗素子１００ｋは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６ｋと、第２絶縁層１２６と、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を備える。抵抗素子１００ｋは、抵抗値安定化構造を有する。抵抗素子１００ｋにおいては、平面視で第１電極１１３と第２電極１１４との間の第１絶縁層１０６ｋの上方には導電層は、配置されない。

【0166】

本変形例においては、第１絶縁層１０６ｋは、平面視で第１電極１１３及び第２電極１１４の各々と間隔を空けて設けられる。つまり、第１絶縁層１０６ｋは、第１電極１１３及び第２電極１１４と接触しない。

【0167】

第２絶縁層１２６は、第２窒化物半導体層１０３の上方に、第１絶縁層１０６ｋと第１電極１１３及び第２電極１１４との隙間を埋めるように設けられる。また、第２絶縁層１２６は、平面視で第１電極１１３及び第２電極１１４をそれぞれ囲うように、設けられる。

【0168】

第２絶縁層１２６は、第１絶縁層１０６ｋの上方に設けられてもよい。図１４の（ｂ）が示すように、第１電極１１３及び第２電極１１４の上方には、第２絶縁層１２６が設けられず、開口部が設けられている。そのため、第１電極１１３及び第２電極１１４のそれぞれの上面は、露出している。

【0169】

第２絶縁層１２６は、ＳｉＮによって構成される。第２絶縁層１２６は、例えば、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。ここで、第２絶縁層１２６と、第１絶縁層１０６ｋとは、同一材料、かつ、同一組成としてもよいが、これに限られない。本変形例に係る抵抗値安定化構造は、第１絶縁層１０６ｋが上記構成となる構造である。

【0170】

ここで、本変形例に係る抵抗素子１００ｋの製造方法について簡単に説明する。第１電極１１３及び第２電極１１４が２次元電子ガス層１０７とオーミック接続するためには５００℃程度の熱処理が必要である。例えば、第１電極１１３及び第２電極１１４が第１絶縁層１０６ｋと接触する場合、この熱処理の際、第１電極１１３及び第２電極１１４を構成する金属が、第１絶縁層１０６ｋ中に熱拡散することがある。第１絶縁層１０６ｋ中に金属が拡散した場合、第１電極１１３及び第２電極１１４の間のショート又は第１絶縁層１０６ｋの破壊耐圧が低下するなど、抵抗素子１００ｋの信頼性に悪影響を及ぼす可能性がある。そこで、本変形例に係る抵抗素子１００ｋの製造方法では、上記構成のように、第１絶縁層１０６ｋは、第１電極１１３及び第２電極１１４と接触しないように形成され、次に、上記熱処理が行われる。その後、第２絶縁層１２６が形成される。

【0171】

これにより、熱処理による第１絶縁層１０６ｋ中への金属の拡散が抑制され、信頼性の高い抵抗素子１００ｋが得られる。

【0172】

（実施の形態２）
ここで実施の形態１及び各変形例の抵抗素子が用いられる電力増幅回路について、説明する。なお、本実施の形態では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0173】

図１５Ａは、実施の形態２に係る電力増幅回路５００が示される回路図である。図１５Ｂは、実施の形態２に係る電力増幅回路５００の利得の温度依存性を示す図である。なお、図１５Ｂにおける温度とは、電力増幅回路５００の温度である。

【0174】

電力増幅回路５００は、実施の形態１で示した抵抗素子１００と、抵抗素子１００が備える基板１０１の上方に設けられた電界効果トランジスタ４０１と、コンデンサ４０３と、を有する。

【0175】

電界効果トランジスタ４０１は、ソース電極、ドレイン電極及びゲート電極を有する。抵抗素子１００が備える第１電極１１３及び第２電極１１４の一方はゲート電極と、他方はコンデンサ４０３を介してドレイン電極と電気的に接続される。

【0176】

電力増幅回路５００は、電界効果トランジスタ４０１のゲート電極及びドレイン電極に接続されるゲート端子４０４及びドレイン端子４０５と、抵抗４０２と、を有してもよい。本実施の形態においては、抵抗素子１００は、図１５Ａが示す抵抗４０２である。

【0177】

ここで負帰還回路について説明する。出力信号を帰還抵抗で減衰させて入力側に帰還入力する負帰還回路は、高周波回路の安定化に用いられる。負帰還回路において、帰還抵抗値が小さくなると電力増幅回路５００の安定性が増し、利得が減少する。

【0178】

本実施の形態においては、抵抗４０２とコンデンサ４０３とで構成される負帰還回路は、信号増幅器用の電界効果トランジスタ４０１のゲート端子４０４とドレイン端子４０５とに接続される。

【0179】

半導体を用いた電力増幅回路５００は、高温時にキャリア移動度の低下により利得が低下する。例えば、抵抗４０２に比べてより温度係数が小さい抵抗を有する比較例の回路では、図１５Ｂが示すように、高温時での利得低下が大きい。しかし、電力増幅回路５００は、温度係数が大きい２次元電子ガス層１０７を備える抵抗素子１００を有する。そのため、電力増幅回路５００では、高温時に２次元電子ガス層１０７の抵抗値が上昇し、負帰還回路における帰還量が小さくなるため、高温時での利得低下が緩和される。

【0180】

（実施の形態３）
ここで実施の形態１及び各変形例の抵抗素子が用いられる電力増幅回路について、説明する。実施の形態２においては、抵抗素子は、負帰還回路を構成したが、これに限られない。実施の形態３においては、抵抗素子は、電界効果トランジスタのゲート電圧を与え、ドレイン電流を設定するバイアス回路を構成する。なお、本実施の形態では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0181】

図１６Ａは、実施の形態３に係る電力増幅回路５００ａが示される回路図である。図１６Ｂは、実施の形態３に係る電力増幅回路５００ａが有する電界効果トランジスタ４０６のゲート電圧の温度依存性及び電界効果トランジスタ４０６のドレイン電流の温度依存性を示す図である。より具体的には、図１６Ｂの（ａ）は、電界効果トランジスタ４０６のゲート電圧の温度依存性を示し、図１６Ｂの（ｂ）は、電界効果トランジスタ４０６のドレイン電流の温度依存性を示す。なお、図１６Ｂにおける温度とは、電力増幅回路５００ａの温度である。

【0182】

電力増幅回路５００ａは、電界効果トランジスタ４０６と、バイアス回路と、を有する。電力増幅回路５００ａは、第１ゲートバイアス端子４０７と、第２ゲートバイアス端子４０８と、第１抵抗４０９と、第２抵抗４１０と、電界効果トランジスタ４０６のゲート電極及びドレイン電極に接続されるゲート端子４０４ａ及びドレイン端子４０５ａと、を有してもよい。

【0183】

バイアス回路は、実施の形態１で示した抵抗素子１００を含む。バイアス回路は、電界効果トランジスタ４０６のゲート電圧を与え、ドレイン電流を設定する。

【0184】

抵抗素子１００は、第１抵抗４０９及び第２抵抗４１０の少なくとも一方である。

【0185】

電界効果トランジスタ４０６は、抵抗素子１００が備える基板１０１の上方に設けられる。電界効果トランジスタ４０６は、ソース電極、ドレイン電極及びゲート電極を有する。

【0186】

第１ゲートバイアス端子４０７は第２ゲートバイアス端子４０８より高い電圧が印加され、ゲートバイアス端子の一方は接地されていても良い。

【0187】

例えば、第２抵抗４１０が抵抗素子１００であり、第１抵抗４０９の温度係数が第２抵抗４１０の温度係数より小さい場合について説明する。この場合、図１６Ｂが示すように、温度上昇により電界効果トランジスタ４０６のゲート電圧は上昇し、両者の温度係数が等しい場合と比べ、高温時における、電界効果トランジスタ４０６のドレイン電流を増加させることができる。

【0188】

また例えば、第１抵抗４０９が抵抗素子１００であり、第１抵抗４０９の温度係数が第２抵抗４１０の温度係数より大きい場合について説明する。この場合、温度上昇により電界効果トランジスタ４０６のゲート電圧は下降し、両者の温度係数が等しい場合と比べ、高温時における、電界効果トランジスタ４０６のドレイン電流を減少させることができる。

【0189】

上記構成とすることで、電界効果トランジスタ４０６のドレイン電流を容易に制御することが可能となる。

【0190】

なお、第１抵抗４０９及び第２抵抗４１０のそれぞれが、抵抗素子１００であってもよい。この場合、第１抵抗４０９と第２抵抗４１０との温度係数は、異なっていてもよい。

【0191】

（実施の形態４）
実施の形態１及び各変形例では、平面視で第１電極と第２電極との間の第１絶縁層の上方には導電層は、配置されない抵抗素子の例が示された。しかしながら、これに限られない。実施の形態４においては、抵抗素子は、導電制御層を備える点が実施の形態１とは異なる。なお、本実施の形態では、実施の形態１及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0192】

図１７は、実施の形態４に係る抵抗素子１００ｍの平面図及び断面図である。より具体的には、図１７の（ａ）は、抵抗素子１００ｍの平面図であり、図１７の（ｂ）は、図１７の（ａ）のＸＶＩＩ−ＸＶＩＩ線における抵抗素子１００ｍの切断面を示す断面図である。

【0193】

抵抗素子１００ｍは、抵抗素子部１０００と、導電制御層（以下、第１導電制御層１２７と記載）と、を備える。抵抗素子１００ｍは、抵抗値安定化構造を有する。抵抗素子部１０００は、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、素子分離層１０４と、第１絶縁層１０６と、２次元電子ガス層１０７と、第１電極１１３と、第２電極１１４と、を有する。

【0194】

第１導電制御層１２７は、平面視で第１電極１１３と第２電極１１４との間の絶縁層（第１絶縁層１０６）の上方に設けられる。本実施の形態においては、第１導電制御層１２７は、絶縁層（第１絶縁層１０６）に接して設けられる。なお、第１導電制御層１２７は、第２窒化物半導体層１０３よりも上方であって、かつ、平面視で第１電極１１３と第２電極１１４との間である領域に設けられてもよい。また、平面視で第１電極１１３と第２電極１１４とが並ぶ方向（図１７においては、ｘ軸方向の長さ）の第１導電制御層１２７の長さは、第１電極１１３と第２電極１１４との間隔の１／２以上である。また、図１７が示すように、当該方向の第１導電制御層１２７の長さは、第１電極１１３と第２電極１１４との間隔の３／４以上であってもよい。

【0195】

第１導電制御層１２７は、抵抗素子部１０００の外部から供給される電圧に応じて、２次元電子ガス層１０７に電界を与えて電気抵抗要素の抵抗値を制御する。つまり、第１導電制御層１２７は、意図的に、電気抵抗要素の抵抗値を制御することができる。

【0196】

図１８は、実施の形態４に係る抵抗素子１００ｍの第１導電制御層１２７に電位を与えた場合の２次元電子ガス層１０７の発生状況を示す図である。より具体的には、図１８の（ａ）は、第１導電制御層１２７が正の電位を与えられた場合を示す図であり、図１８の（ｂ）は、第１導電制御層１２７が負の電位を与えられた場合を示す図である。例えば、図１８の（ａ）が示すように、第１導電制御層１２７が正の電位を与えられた場合、第１窒化物半導体層１０２と第２窒化物半導体層１０３との界面の伝導帯がフェルミ準位より下がることで、２次元電子ガス層１０７中では、キャリアがより多く発生する。逆に、図１８の（ｂ）が示すように、第１導電制御層１２７が負の電位を与えられた場合、各構成要素のバンドが持ち上がり（つまり、各構成要素のエネルギー準位が高くなるようにシフトし）、伝導帯がフェルミ準位より上側（高いエネルギー側）になるため２次元電子ガス層１０７中では、キャリアが減少する。このように、第１導電制御層１２７に与える電位を変化させることで、２次元電子ガス層１０７の抵抗値は、任意の値を示す。

【0197】

すなわち、所望の抵抗値を有する抵抗素子１００ｍを提供することができる。また、本実施の形態に係る抵抗素子１００ｍは、可変抵抗素子であるともいえる。

【0198】

第１導電制御層１２７は、抵抗素子部１０００の外部から、電圧が供給される。例えば、第１導電制御層１２７は、抵抗素子部１０００の外部から固定電位を供給されてもよく、抵抗素子部１０００の外部から制御電位を供給されてもよい。第１導電制御層１２７が与えられる電位は、グランド電位であってもよい。また、第１導電制御層１２７は、第１電極１１３及び第２電極１１４から、電圧が供給されない。

【0199】

なお、本実施の形態に係る第１導電制御層１２７は、電界効果トランジスタのゲート電極ではない。上記記載のように、本実施の形態においては、第１導電制御層１２７は、２次元電子ガス層１０７に電界を与えて電気抵抗要素の抵抗値を制御するが、第１電極１１３と第２電極１１４との間の導通を遮断しないので、抵抗素子１００ｍは、ノーマリーオフ型の電界効果トランジスタではない。

【0200】

また、第１導電制御層１２７は、第１絶縁層１０６の上方に設けられ、第２窒化物半導体層１０３から絶縁されているので、抵抗素子１００ｍは、接合型の電界効果トランジスタではない。よって、抵抗素子１００ｍの抵抗値を制御するための第１導電制御層１２７に与える電位は僅かで良く、抵抗素子１００ｍは、制御回路に利用しやすい可変抵抗素子である。

【0201】

なお、第１電極１１３と第２電極１１４とが並ぶ方向の第１導電制御層１２７の長さが長いほど、平面視したときに、第１導電制御層１２７が２次元電子ガス層１０７を覆う面積が大きくなる。そのため、第１導電制御層１２７の長さが長いほど、２次元電子ガス層１０７に、容易に電界を与えることが可能になるため、より容易に、２次元電子ガス層１０７の抵抗値を制御できる。

【0202】

なお、本実施の形態に係る抵抗値安定化構造は、実施の形態１の各変形例で示した抵抗値安定化構造が用いられてもよい。本実施の形態においては、例えば、第１導電制御層１２７に電位が与えられることで、２次元電子ガス層１０７の抵抗値を所望の値とし、さらに、抵抗値安定化構造は、所望の値となった抵抗値を一定にするために用いられる。

【0203】

（実施の形態４の変形例１）
実施の形態４では、抵抗素子が１つの導電制御層を備える例が示されたが、これに限られない。本変形例においては、抵抗素子が複数の導電制御層を備える点が実施の形態４とは異なる。なお、本変形例では、実施の形態４と共通の構成要素については、その詳細な説明を省略する。

【0204】

図１９は、実施の形態４の変形例１に係る抵抗素子１００ｎの平面図及び断面図である。より具体的には、図１９の（ａ）は、抵抗素子１００ｎの平面図であり、図１９の（ｂ）は、図１９の（ａ）のＸＩＸ−ＸＩＸ線における抵抗素子１００ｎの切断面を示す断面図である。

【0205】

抵抗素子１００ｎは、実施の形態４に係る抵抗素子１００ｍが備える構成要素と、第２絶縁層１２６と、第２導電制御層１２８と、を備える。

【0206】

第２絶縁層１２６は、第１絶縁層１０６と第１導電制御層１２７との上方に設けられる。図１９が示すように、第２絶縁層１２６は、第１導電制御層１２７を覆うように、設けられる。また、第２絶縁層１２６は、平面視で第１電極１１３及び第２電極１１４をそれぞれ囲うように、設けられる。図１９の（ｂ）が示すように、第１電極１１３及び第２電極１１４の上方には、第２絶縁層１２６が設けられず、開口部が設けられている。そのため、第１電極１１３及び第２電極１１４のそれぞれの上面は、露出している。

【0207】

第２絶縁層１２６は、ＳｉＮによって構成される。第２絶縁層１２６は、例えば、ＳｉＯ_２、ＳｉＯＮ、ＡｌＮ等によって構成されてもよい。ここで、第２絶縁層１２６と、第１絶縁層１０６とは、同一材料、かつ、同一組成としてもよいが、これに限られない。

【0208】

第２導電制御層１２８は、平面視で第１電極１１３と第２電極１１４との間の絶縁層（第２絶縁層１２６）の上に設けられる。また、平面視で第１電極１１３と第２電極１１４とが並ぶ方向（図１９においては、ｘ軸方向の長さ）の第２導電制御層１２８の長さは、第１電極１１３と第２電極１１４との間隔の１／２以上である。また、平面視で、第１導電制御層１２７と、第２導電制御層１２８とは、重なるように配置されてもよい。

【0209】

第２導電制御層１２８は、抵抗素子部１０００の外部から供給される電圧に応じて、２次元電子ガス層１０７に電界を与えて電気抵抗要素の抵抗値を制御する。

【0210】

実施の形態４で示したように、第１導電制御層１２７と第２導電制御層１２８とに与える電位を変化させることで、２次元電子ガス層１０７の抵抗値が任意の値を示す。

【0211】

すなわち、所望の抵抗値を有する抵抗素子１００ｎを提供することができる。また、本実施の形態に係る抵抗素子１００ｎは、可変抵抗素子であるともいえる。

【0212】

なお、第２導電制御層１２８に与えられる電位は、第１導電制御層１２７の電位と実質的に同一でもよく、異なってもよい。

【0213】

また、ここで、本変形例に係る抵抗素子１００ｎと、電界効果トランジスタ２００ｎとが、同一基板（本変形例においては、基板１０１）上に設けられた例について示す。

【0214】

図２０は、実施の形態４の変形例１に係る抵抗素子１００ｎと電界効果トランジスタ２００ｎとの平面図及び断面図である。より具体的には、図２０の（ａ）は、抵抗素子１００ｎと電界効果トランジスタ２００ｎとの平面図であり、図２０の（ｂ）は、図２０の（ａ）のＸＸ−ＸＸ線における抵抗素子１００ｎと電界効果トランジスタ２００ｎとの切断面を示す断面図である。

【0215】

本変形例に係る電界効果トランジスタ２００ｎは、抵抗素子１００ｎが備える基板１０１の上方に設けられる。つまり、抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、同一基板上に設けられる、ワンチップ型の半導体である。

【0216】

電界効果トランジスタ２００ｎは、基板１０１と、第１窒化物半導体層１０２と、第２窒化物半導体層１０３と、２次元電子ガス層１０７と、ソース電極１１０と、ゲート電極１１１と、ドレイン電極１１２と、第１絶縁層１０６と、第２絶縁層１２６と、素子分離層１０４と、フィールドプレート電極１２９と、を備える。

【0217】

なお、実施の形態１の変形例１で示した電界効果トランジスタ２００が備える構成要素については、詳細な説明は省略する。

【0218】

本変形例においては、抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、素子分離層１０４で電気的に分離されている。

【0219】

フィールドプレート電極１２９は、電界集中を緩和することで、電界効果トランジスタ２００ｎの耐圧を向上させる。

【0220】

図２０が示すように、例えば、同じ符号が付された構成要素は、抵抗素子１００ｎと電界効果トランジスタ２００ｎとにおいて、同時に形成されてもよい。

【0221】

抵抗素子１００ｎの第１電極１１３及び第２電極１１４と、電界効果トランジスタ２００ｎのソース電極１１０及びドレイン電極１１２とは、同じ積層構造でもよく、同一工程で同時形成されてもよい。

【0222】

抵抗素子１００ｎの第１導電制御層１２７と電界効果トランジスタ２００ｎのゲート電極１１１とは同じ積層構造でもよく、同一工程で同時形成されてもよい。

【0223】

抵抗素子１００ｎの第２導電制御層１２８と電界効果トランジスタ２００ｎのフィールドプレート電極１２９とは同じ積層構造でもよく、同一工程で同時形成されてもよい。

【0224】

このように、本変形例に係る抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、同一基板上に設けられることが可能である。また、抵抗素子１００ｎ及び電界効果トランジスタ２００ｎの各々が有する構成要素は、同一工程で同時形成されてもよいため、抵抗素子１００ｎと電界効果トランジスタ２００ｎとは、容易に製造されることができる。

【0225】

（実施の形態５）
ここで実施の形態４及び実施の形態４の変形例１に係る抵抗素子が用いられる電力増幅回路について、説明する。なお、本実施の形態では、実施の形態４及び実施の形態４の変形例１と共通の構成要素については、その詳細な説明を省略する。

【0226】

図２１Ａは、実施の形態５に係る電力増幅回路５００ｂが示される回路図であり、図２１Ｂは、実施の形態５に係る電力増幅回路５００ｂの利得の温度依存性を示す図である。なお、図２１Ｂにおける温度とは、電力増幅回路５００ｂの温度である。

【0227】

電力増幅回路５００ｂは、実施の形態４で示した抵抗素子１００ｍと、抵抗素子１００ｍが備える基板１０１の上方に設けられた電界効果トランジスタ４１１と、コンデンサ４１３と、を有する。

【0228】

電界効果トランジスタ４１１は、ソース電極、ドレイン電極及びゲート電極を有する。抵抗素子１００ｍが備える第１電極１１３及び第２電極１１４の一方はゲート電極と、他方はコンデンサ４１３を介してドレイン電極と電気的に接続される。

【0229】

また、電力増幅回路５００ｂは、電界効果トランジスタ４１１のゲート電極及びドレイン電極に接続されるゲート端子４１４及びドレイン端子４１５と、電圧発生回路４１７と、抵抗４１２と、を有してもよい。本実施の形態においては、抵抗素子１００ｍは、図２１Ａが示す抵抗４１２である。抵抗素子１００ｍが備える第１導電制御層１２７は、導電制御層４１６である。

【0230】

導電制御層４１６は、電圧発生回路４１７に接続される。電圧発生回路４１７は、負の温度係数を持つ。

【0231】

一例として、電圧発生回路４１７は、抵抗４１８と、ダイオード４１９と、を有する。抵抗４１８は、抵抗４１８の一方の端子が正のバイアス印加端子４２０に接続され、他方の端子が導電制御層４１６に接続される。ダイオード４１９は、ダイオード４１９のアノードが導電制御層４１６に接続され、ダイオード４１９のカソードが接地される。

【0232】

本実施の形態においては、抵抗４１２とコンデンサ４１３とで構成される負帰還回路は、信号増幅器用の電界効果トランジスタ４１１のゲート端子４１４とドレイン端子４１５とに接続される。

【0233】

ここで、抵抗４１２に比べてより温度係数が小さい抵抗を有する比較例の回路では、図２１Ｂが示すように、高温時での利得低下が大きい。しかし、電力増幅回路５００ｂでは、実施の形態２に係る電力増幅回路５００と同様に、高温時に、抵抗素子１００ｍが備える２次元電子ガス層１０７の抵抗値が上昇し、負帰還回路における帰還量が小さくなるため、高温時での利得低下が緩和される。

【0234】

さらに、本実施の形態においては、電圧発生回路４１７が負の温度係数を持つため、高温時においては、導電制御層４１６に印加される電圧が低下する。これにより、２次元電子ガス層１０７の抵抗値が上昇して、負帰還回路における帰還量が小さくなり、高温時の利得低下が緩和される。従って、負帰還回路の抵抗４１２に温度係数の大きな２次元電子ガス層１０７を備える抵抗素子１００ｍが用いられ、さらに、電圧発生回路４１７により２次元電子ガス層１０７に与える電界を変化させることにより、高温時に、利得の低下を抑制する事が出来る。

【0235】

（実施の形態６）
ここで実施の形態４及び実施の形態４の変形例１に係る抵抗素子が用いられる電力増幅回路について、説明する。実施の形態５においては、抵抗素子は、負帰還回路を構成したが、これに限られない。実施の形態６においては、抵抗素子は、電界効果トランジスタのゲート電圧を与え、ドレイン電流を設定するバイアス回路を構成する。なお、本実施の形態では、実施の形態４及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0236】

図２２Ａは、実施の形態６に係る電力増幅回路５００ｃが示される回路図である。図２２Ｂは、実施の形態６に係る電力増幅回路５００ｃが有する電界効果トランジスタ４２１の制御電圧とドレイン電流との関係を示す図である。

【0237】

電力増幅回路５００ｃは、電界効果トランジスタ４２１と、バイアス回路と、を有する。電力増幅回路５００ｃは、第１ゲートバイアス端子４２２と、第２ゲートバイアス端子４２３と、第１抵抗４２４と、第２抵抗４２７と、導電制御層４２５と、制御端子４２６と、電界効果トランジスタ４２１のゲート電極及びドレイン電極に接続されるゲート端子４１４ｃ及びドレイン端子４１５ｃと、を有してもよい。

【0238】

バイアス回路は、実施の形態４で示した抵抗素子１００ｍを含む。バイアス回路は、電界効果トランジスタ４２１のゲート電圧を与え、ドレイン電流を設定する。

【0239】

抵抗素子１００ｍは、第１抵抗４２４及び第２抵抗４２７の少なくとも一方である。本実施の形態においては、第１抵抗４２４が抵抗素子１００ｍである。また、抵抗素子１００ｍが備える第１導電制御層１２７は、導電制御層４２５である。導電制御層４２５は、制御端子４２６に接続される。

【0240】

電界効果トランジスタ４２１は、抵抗素子１００ｍが備える基板１０１の上方に設けられる。電界効果トランジスタ４２１は、ソース電極、ドレイン電極及びゲート電極を有する。

【0241】

第１ゲートバイアス端子４２２は第２ゲートバイアス端子４２３より高い電圧が印加され、ゲートバイアス端子の一方は接地されていても良い。

【0242】

本実施の形態においては、さらに、図２２Ｂが示すように、制御端子４２６に印加される電圧（制御電圧）が変化することにより、第１抵抗４２４の抵抗値が変化し、電界効果トランジスタ４２１のゲート電圧が変化し、ドレイン電流が変化する。つまり、制御端子４２６に印加される電圧の制御により電界効果トランジスタ４２１のドレイン電流を制御することが可能となる。

【0243】

さらに、ここで、以下の条件である場合について説明する。具体的には、電界効果トランジスタ４２１がノーマリーオンタイプの電界効果トランジスタであり、第２ゲートバイアス端子４２３には負の電位が与えられている場合である。この場合、制御端子４２６に、正の電位が与えられることで、電界効果トランジスタ４２１のドレイン電流値を制御することができる。

【0244】

なお、第２抵抗４２７が抵抗素子１００ｍであってもよい。その際は、制御端子４２６に印加される電圧に対するドレイン電流の変化は、逆の極性となる。

【0245】

（実施の形態７）
ここで実施の形態４及び実施の形態４の変形例１に係る抵抗素子が用いられる電力増幅回路について、説明する。実施の形態６においては、抵抗素子が備える導電制御層は、制御端子に接続されたがこれに限られない。実施の形態７においては、抵抗素子が備える導電制御層は、正の温度係数を持つ電圧発生回路に接続される。なお、本実施の形態では、実施の形態４及び各変形例と共通の構成要素については、その詳細な説明を省略する。

【0246】

図２３Ａは、実施の形態７に係る電力増幅回路５００ｄが示される回路図である。図２３Ｂは、実施の形態７に係る電界効果トランジスタ４２８のゲート電圧の温度依存性及び電界効果トランジスタ４２８のドレイン電流の温度依存性を示す図である。なお、図２３Ｂにおける温度とは、電力増幅回路５００ｄの温度である。

【0247】

より具体的には、図２３Ｂの（ａ）は、電界効果トランジスタ４２８のゲート電圧の温度依存性を示し、図２３Ｂの（ｂ）は、電界効果トランジスタ４２８のドレイン電流の温度依存性を示す。

【0248】

電力増幅回路５００ｄは、電界効果トランジスタ４２８と、バイアス回路と、を有する。電力増幅回路５００ｄは、第１ゲートバイアス端子４２９と、第２ゲートバイアス端子４３０と、第１抵抗４３１と、第２抵抗４３３と、導電制御層４３２と、電圧発生回路４３４と、電界効果トランジスタ４２８のゲート電極及びドレイン電極に接続されるゲート端子４４４及びドレイン端子４４５と、を有してもよい。

【0249】

バイアス回路は、実施の形態４で示した抵抗素子１００ｍを含む。バイアス回路は、電界効果トランジスタ４２８のゲート電圧を与え、ドレイン電流を設定する。

【0250】

抵抗素子１００ｍは、第１抵抗４３１及び第２抵抗４３３の少なくとも一方である。本実施の形態においては、第１抵抗４３１が抵抗素子１００ｍである。また、抵抗素子１００ｍが備える第１導電制御層１２７は、導電制御層４３２である。導電制御層４３２は、電圧発生回路４３４に接続される。

【0251】

電圧発生回路４３４は、正の温度係数を持つ。一例として、電圧発生回路４３４は、ダイオード４３６と、抵抗４３７と、を有する。ダイオード４３６は、ダイオード４３６のアノードが正のバイアス印加端子４３５に接続され、ダイオード４３６のカソードが導電制御層４３２に接続される。抵抗４３７は、抵抗４３７の一方の端子が導電制御層４３２に接続され、他方の端子が接地される。

【0252】

第１ゲートバイアス端子４２９は、第２ゲートバイアス端子４３０より高い電圧が印加され、ゲートバイアス端子の一方は接地されていても良い。

【0253】

電界効果トランジスタ４２８は、抵抗素子１００ｍが備える基板１０１の上方に設けられる。電界効果トランジスタ４２８は、ソース電極、ドレイン電極及びゲート電極を有する。

【0254】

実施の形態３に係る電力増幅回路５００ａで示したように、第１抵抗４３１及び第２抵抗４３３の温度係数の制御により、電界効果トランジスタ４２８のドレイン電流を容易に制御することが可能となる。

【0255】

さらに、本実施の形態においては、電圧発生回路４３４が正の温度係数を持つため、高温時においては、導電制御層４３２に印加される電圧が上昇する。その結果、第１抵抗４３１の抵抗が低下する事により、図２３Ｂが示すように、電界効果トランジスタ４２８のゲート電圧が上昇する。ここで、ゲート電圧が固定された比較例の回路について説明する。例えば、図２３Ｂが示すように、ゲート電圧が固定された比較例の回路においては、高温時の電流低下が大きい。これに対して、本実施の形態に係る電界効果トランジスタ４２８は、高温時の電流低下を抑制することができる。

【0256】

なお、第２抵抗４３３が抵抗素子１００ｍであってもよい。その際は、導電制御層４３２が負の温度係数を持つ電圧発生回路に接続された場合に、同様の効果がある。

【0257】

（その他の実施の形態）
以上、本開示に係る抵抗素子等について、実施の形態及び各変形例に基づいて説明したが、本開示は、これらの実施の形態及び各変形例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態に施したものや、実施の形態及び各変形例における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。

【0258】

具体的には、実施の形態１の変形例１で示した抵抗値安定化構造と、実施の形態１の変形例２又は変形例３で示した抵抗値安定化構造とが、組み合わされた抵抗値安定化構造であってもよい。この場合、Ｓｉダングリングボンドによって表面準位がキャンセルされ、かつ、トラップされた電子がキャンセルされることで、２次元電子ガス層の抵抗値がさらに変化し難くなる。そのため、さらに、変動の少ない安定した抵抗値を示す抵抗素子を提供することができる。

【0259】

また、他の具体例としては、実施の形態１の変形例１で示した抵抗値安定化構造と、実施の形態１の変形例４又は変形例５で示した抵抗値安定化構造とが、組み合わされた抵抗値安定化構造であってもよい。この場合、Ｓｉダングリングボンドによって表面準位がキャンセルされ、かつ、トラップされた電子が引き抜かれることで、２次元電子ガス層の抵抗値がさらに変化し難くなる。そのため、さらに、変動の少ない安定した抵抗値を示す抵抗素子を提供することができる。

【0260】

なお、実施の形態２及び３においては、電力増幅回路は、実施の形態１に係る抵抗素子１００を有する例が示されたが、これに限られない。例えば、実施の形態２及び３に係る電力増幅回路は、実施の形態１の各変形例に係る抵抗素子を有してもよい。

【0261】

また、実施の形態５、６及び７においては、電力増幅回路は、実施の形態４に係る抵抗素子１００ｍを有する例が示されたが、これに限られない。例えば、実施の形態５、６及び７に係る電力増幅回路は、実施の形態４の変形例１に係る抵抗素子１００ｎを有してもよい。

【0262】

また、図１５Ａ、図１６Ａ、図２１Ａ、図２２Ａ及び図２３Ａの回路図においては、電界効果トランジスタは、Ｎチャネルの接合型の電界効果トランジスタの記号によって記されているが、これに限られるものではない。例えば、これらの回路図における電界効果トランジスタ（すなわち、実施の形態２、３、５、６及び７の電界効果トランジスタ）は、Ｐチャネルの接合型の電界効果トランジスタであってもよく、Ｎチャネル型のＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の電界効果トランジスタであってもよく、Ｐチャネル型のＭＯＳ型の電界効果トランジスタであってもよい。なお、上記ＭＯＳ型の電界効果トランジスタにおいては、ゲート電極の材料は、金属で構成されてもよく、半導体で構成されてもよい。

【0263】

また、上記の実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

【産業上の利用可能性】

【0264】

本開示は、変動の少ない安定した抵抗値を示す抵抗素子を提供することができ、回路の特性を安定化することができる。また、導電制御層が設けられる構成とすれば、任意の電位を与えることで安定した可変抵抗素子とすることもでき、補償回路などを作製することもできる。

【符号の説明】

【0265】

１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉ、１００ｊ、１００ｋ、１００ｍ、１００ｎ 抵抗素子
１０１ 基板
１０２ 第１窒化物半導体層
１０３ 第２窒化物半導体層
１０４ 素子分離層
１０６、１０６ａ、１０６ｇ、１０６ｋ 第１絶縁層
１０７ ２次元電子ガス層
１０８ 表面準位
１０９ トラップされた電子
１１０ ソース電極
１１１ ゲート電極
１１２ ドレイン電極
１１３、１１３ｊ 第１電極
１１４、１１４ｊ 第２電極
１１５ 第１ホール注入電極
１１６ 第２ホール注入電極
１１７ 第１電子引き抜き電極
１１８ 第２電子引き抜き電極
１１９ 応力緩衝層
１２０ イオンが移動した領域
１２２ メサ構造
１２３ 高抵抗層
１２４ 薄膜抵抗層
１２５ 配線層
１２６ 第２絶縁層
１２７ 第１導電制御層
１２８ 第２導電制御層
１２９ フィールドプレート電極
１３０ 第３電極
１３１ 第４電極
２００、２００ｎ 電界効果トランジスタ
３００ 低温特抵抗素子部
４０１、４０６、４１１、４２１、４２８ 電界効果トランジスタ
４０２、４１２、４１８、４３７ 抵抗
４０９、４２４、４３１ 第１抵抗
４１０、４２７、４３３ 第２抵抗
４０３、４１３ コンデンサ
４０４、４０４ａ、４１４、４１４ｃ、４４４ ゲート端子
４０５、４０５ａ、４１５、４１５ｃ、４４５ ドレイン端子
４０７、４０８、４２２、４２３、４２９、４３０ ゲートバイアス端子
４１６、４２５、４３２ 導電制御層
４１７、４３４ 電圧発生回路
４１９、４３６ ダイオード
４２０、４３５ バイアス印加端子
４２６ 制御端子
５００、５００ａ、５００ｂ、５００ｃ、５００ｄ 電力増幅回路
１０００ 抵抗素子部
ｄ１、ｄ２ 距離
Ｍ 不活性イオンの移動の方向
Ｐ 応力

【図1】

【図2A】

【図2B】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9】

【図10A】

【図10B】

【図11】

【図12】

【図13】

【図14】

【図15A】

【図15B】

【図16A】

【図16B】

【図17】

【図18】

【図19】

【図20】

【図21A】

【図21B】

【図22A】

【図22B】

【図23A】

【図23B】