特許 6860467 フォトダイオード、画素回路、および、フォトダイオードの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6860467

(24)【登録日】2021年3月30日

(45)【発行日】2021年4月14日

(54)【発明の名称】フォトダイオード、画素回路、および、フォトダイオードの製造方法

(51)【国際特許分類】

   H01L 27/146 20060101AFI20210405BHJP

   H01L 31/10 20060101ALI20210405BHJP

   G01S 7/486 20200101ALN20210405BHJP

【ＦＩ】

   H01L27/146 A

   H01L31/10 A

   !G01S7/486

【請求項の数】9

【全頁数】23

(21)【出願番号】特願2017-206729(P2017-206729)

(22)【出願日】2017年10月26日

(65)【公開番号】特開2019-79968(P2019-79968A)

(43)【公開日】2019年5月23日

【審査請求日】2020年3月30日

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100112955

【弁理士】

【氏名又は名称】丸島 敏一

(72)【発明者】

【氏名】伊東 恭佑

(72)【発明者】

【氏名】若野 壽史

(72)【発明者】

【氏名】大竹 悠介

【審査官】 西出 隆二

(56)【参考文献】

【文献】 特開２０１５−０４１７４６（ＪＰ，Ａ）

【文献】 特開２０１３−０３０５１１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１４６

Ｈ０１Ｌ ３１／１０

Ｇ０１Ｓ ７／４８６

(57)【特許請求の範囲】

【請求項1】

光電変換された電荷を増幅する増幅領域と、
前記増幅された電荷を出力するカソード電極と、
所定の基準電位が印加された基準電極と、
前記カソード電極および前記基準電極が埋め込まれて前記基準電極よりも不純物濃度が低いピニング領域と、
前記ピニング領域と前記増幅領域との間に配置されて前記ピニング領域よりも不純物濃度が低いバリア領域と
を具備するフォトダイオード。

【請求項2】

前記カソード電極は、受光面に平行な所定平面において前記ピニング領域の周囲に形成される
請求項１記載のフォトダイオード。

【請求項3】

前記カソード電極は、受光面に平行な所定平面において前記ピニング領域の内部に形成される
請求項１記載のフォトダイオード。

【請求項4】

受光面に平行な所定平面において前記カソード電極、前記基準電極および前記ピニング領域の形状は矩形である
請求項１から３のいずれかに記載のフォトダイオード。

【請求項5】

受光面に平行な所定平面において前記カソード電極、前記基準電極および前記ピニング領域の形状は円形および多角形のいずれかである
請求項１から３のいずれかに記載のフォトダイオード。

【請求項6】

光電変換された電荷を増幅する増幅領域と、
前記増幅された電荷を出力するための、電位が同一の一対の電極と、
前記一対の電極が埋め込まれたピニング領域と、
前記ピニング領域と前記増幅領域との間に配置されて前記ピニング領域よりも不純物濃度が低いバリア領域と
を具備するフォトダイオード。

【請求項7】

光電変換された電荷を増幅する増幅領域と、
前記増幅された電荷を出力するカソード電極と、
所定の基準電位が印加された基準電極と、
前記所定の基準電位よりも低い負バイアスがゲートに印加されたトランジスタと、
前記トランジスタと前記増幅領域との間に配置されたバリア領域と
を具備し、
前記トランジスタは、前記ゲートと所定の半導体層とを含み、
光軸に平行な所定方向を上方向として前記増幅領域の上部に前記バリア領域が積層され、前記バリア領域の上部に前記半導体層が積層される
画素回路。

【請求項8】

光電変換された電荷を増幅する増幅領域を形成する増幅領域手順と、
所定の基準電位が印加される基準電極よりも不純物濃度が低いピニング領域を形成するピニング領域形成手順と、
前記基準電極と前記増幅された電荷を出力するカソード電極とを前記ピニング領域に埋め込む電極形成手順と
を具備するフォトダイオードの製造方法。

【請求項9】

光電変換された電荷を増幅する増幅領域を形成する増幅領域手順と、
ピニング領域を形成するピニング領域形成手順と、
前記増幅された電荷を出力するための、電位が同一の一対の電極を前記ピニング領域に埋め込む電極形成手順と
を具備するフォトダイオードの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、フォトダイオード、画素回路、および、フォトダイオードの製造方法に関する。詳しくは、微弱な光を検出するフォトダイオード、画素回路、および、フォトダイオードの製造方法に関する。

【背景技術】

【0002】

近年、非常に微弱な光信号を捉えて光通信、距離計測やフォトンカウントなどを実現するＳＰＡＤ（Single Photon Avalanche Diode)と呼ばれるデバイスが開発および研究されている。このＳＰＡＤは、入射されたフォトンにより発生した電荷をアバランシェ増幅するため、光が微弱であっても検出することができる。ただし、ＳＰＡＤでは、シリコン基板表面で生じた暗電流が増幅されると、ＤＣＲ（Dark Count Rate）などの暗電流特性が劣化してしまう。そこで、暗電流を抑制するためにピニング領域をシリコン基板表面に形成したＳＰＡＤが提案されている（例えば、特許文献１参照。）。このピニング領域は、そのピニング領域とアバランシェ増幅を行う増幅領域との間に電位障壁が生じるように、不純物濃度が調整された領域である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５−０４１７４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述の従来技術では、ピニング領域と増幅領域との間の電位障壁により暗電流の増幅領域への流入が防止されるため、暗電流特性の劣化を抑制することができる。しかしながら、ピニング領域とカソードとの間の電位差が大きいほど、ピニング領域およびカソード間の空乏層幅が小さくなるために画素容量が増大してしまう。ここで、画素容量は、ＳＰＡＤを設けた画素の静電容量を意味する。画素容量が増大すると、画素に溜まった電荷を引き抜いてリチャージするのに要する時間が長くなり、フレームレートの向上が困難になる。ピニング領域を無くせば画素容量が減少するが、暗電流特性が劣化してしまう。このため、暗電流を抑制しつつ、画素容量を減少させることが困難であるという問題がある。

【0005】

本技術はこのような状況に鑑みて生み出されたものであり、電荷の増幅を行うフォトダイオードにおいて、暗電流を抑制しつつ、画素容量を減少させることを目的とする。

【課題を解決するための手段】

【0006】

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換された電荷を増幅する増幅領域と、上記増幅された電荷を出力するカソード電極と、所定の基準電位が印加された基準電極と、上記カソード電極および上記基準電極が埋め込まれて上記基準電極よりも不純物濃度が低いピニング領域と、上記ピニング領域と上記増幅領域との間に配置されて上記ピニング領域よりも不純物濃度が低いバリア領域とを具備するフォトダイオード、および、その製造方法である。これにより、画素容量が減少するという作用をもたらす。

【0007】

また、この第１の側面において、上記カソード電極は、受光面に平行な所定平面において上記ピニング領域の周囲に形成されてもよい。これにより、カソード電極の内部のピニング領域の不純物濃度の調整によって画素容量が減少するという作用をもたらす。

【0008】

また、この第１の側面において、上記カソード電極は、受光面に平行な所定平面において上記ピニング領域の内部に形成されてもよい。これにより、カソード電極の周囲のピニング領域の不純物濃度の調整によって画素容量が減少するという作用をもたらす。

【0009】

また、この第１の側面において、受光面に平行な所定平面において上記カソード電極、上記基準電極および上記ピニング領域の形状は矩形であってもよい。これにより、矩形のピニング領域の不純物濃度の調整によって画素容量が減少するという作用をもたらす。

【0010】

また、この第１の側面において、受光面に平行な所定平面において上記カソード電極、上記基準電極および上記ピニング領域の形状は円形および多角形のいずれかであってもよい。これにより、円形または多角形のピニング領域の不純物濃度の調整によって画素容量が減少するという作用をもたらす。

【0011】

また、本技術の第２の側面は、光電変換された電荷を増幅する増幅領域と、上記増幅された電荷を出力するための、電位が同一の一対の電極と、上記一対の電極が埋め込まれたピニング領域と、上記ピニング領域と上記増幅領域との間に配置されて上記ピニング領域よりも不純物濃度が低いバリア領域とを具備するフォトダイオード、および、その製造方法である。これにより、画素容量が減少するという作用をもたらす。

【0012】

また、本技術の第３の側面は、光電変換された電荷を増幅する増幅領域と、上記増幅された電荷を出力するカソード電極と、所定の基準電位が印加された基準電極と、上記所定の基準電位よりも低い負バイアスがゲートに印加されたトランジスタと、上記トランジスタと上記増幅領域との間に配置されたバリア領域とを具備する画素回路である。これにより、画素容量が減少するという作用をもたらす。

【発明の効果】

【0013】

本技術によれば、電荷の増幅を行うフォトダイオードにおいて、暗電流を抑制しつつ、画素容量を削減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

【図面の簡単な説明】

【0014】

【図1】本技術の第１の実施の形態における測距モジュールの一構成例を示すブロック図である。

【図2】本技術の第１の実施の形態における受光部の一構成例を示すブロック図である。

【図3】本技術の第１の実施の形態における画素回路の一構成例を示す回路図である。

【図4】本技術の第１の実施の形態におけるフォトダイオードの断面図の一例である。

【図5】本技術の第１の実施の形態におけるフォトダイオードの平面図の一例である。

【図6】本技術の第１の実施の形態におけるフォトダイオードのポテンシャル図の一例である。

【図7】本技術の第１の実施の形態におけるフォトダイオードの深さ方向のポテンシャル図の一例である。

【図8】比較例におけるフォトダイオードの深さ方向のポテンシャル図の一例である。

【図9】本技術の第１の実施の形態における画素回路の動作の一例を示すタイミングチャートである。

【図10】比較例における画素回路の動作の一例を示すタイミングチャートである。

【図11】本技術の第１の実施の形態における基板実装前のフォトダイオードの断面図の一例である。

【図12】本技術の第１の実施の形態における基板実装後のフォトダイオードの断面図の一例である。

【図13】本技術の第１の実施の形態における絶縁領域形成前のフォトダイオードの断面図の一例である。

【図14】本技術の第１の実施の形態における絶縁領域形成後のフォトダイオードの断面図の一例である。

【図15】本技術の第１の実施の形態におけるカバーフィルム形成後のフォトダイオードの断面図の一例である。

【図16】本技術の第１の実施の形態におけるフォトダイオードの製造方法の一例を示すフローチャートである。

【図17】本技術の第２の実施の形態におけるフォトダイオードの断面図の一例である。

【図18】本技術の第３の実施の形態における画素回路の断面図の一例である。

【図19】本技術の第４の実施の形態におけるフォトダイオードの平面図の一例である。

【図20】本技術の第５の実施の形態におけるフォトダイオードの平面図の一例である。

【図21】車両制御システムの概略的な構成例を示すブロック図である。

【図22】撮像部の設置位置の一例を示す説明図である。

【発明を実施するための形態】

【0015】

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ピニング領域の不純物濃度をコンタクトより低くする例）
２．第２の実施の形態（カソード電極およびコンタクトに同電位を印加する例）
３．第３の実施の形態（トランジスタのゲートに負バイアスを印加する例）
３．第４の実施の形態（カソード電極の外部のピニング領域の不純物濃度をコンタクトより低くする例）
３．第５の実施の形態（円形のピニング領域の不純物濃度をコンタクトより低くする例）
６．移動体への応用例

【0016】

＜１．第１の実施の形態＞
［測距モジュールの構成例］
図１は、本技術の第１の実施の形態における測距モジュール１００の一構成例を示すブロック図である。この測距モジュール１００は、ＴｏＦ（Time of Flight）方式を用いて物体までの距離を測定するものであり、発光部１１０、制御部１２０、受光部２００および測距演算部１３０を備える。

【0017】

発光部１１０は、制御部１２０の制御に従ってパルス光を照射光として照射するものである。

【0018】

受光部２００は、間欠光に対する反射光を受光し、制御部１２０からのクロック信号等に基づいて光の往復時間を示す測定データを生成するものである。この受光部２００は、所定数の測定データを測距演算部１３０に信号線２０９を介して供給する。

【0019】

制御部１２０は、発光部１１０および受光部２００を制御するものである。この制御部１２０は、照射光の発光タイミングを示すタイミング信号を生成して信号線１２８および１２９を介して発光部１１０および受光部２００に供給する。

【0020】

測距演算部１３０は、受光部２００からの測定データに基づいて、物体までの距離を演算するものである。この測距演算部１３０は、演算した距離を示す複数の距離データを二次元格子状に配列した画像データを垂直同期信号に同期して生成して出力する。この画像データは、例えば、距離に応じた度合いのぼかし処理を行う画像処理やジェスチャー認識などに用いられる。

【0021】

［受光部の構成例］
図２は、本技術の第１の実施の形態における受光部２００の一構成例を示すブロック図である。この受光部２００は、画素アレイ部２１０および読出し回路２３０を備える。画素アレイ部２１０には、複数の画素回路２２０が二次元格子状に配列される。

【0022】

画素回路２２０は、反射光を受光した際にパルス信号を生成して読出し回路２３０に出力するものである。

【0023】

読出し回路２３０は、画素アレイ部２１０からパルス信号を読み出すものである。この読出し回路２３０は、照射光の発光タイミングから、パルス信号の示す受光タイミングまでの往復時間をＴＤＣ（Time to Digital Converter）などを用いて測定する。そして、読出し回路２３０は、測定値を示す測定データを測距演算部１３０に供給する。測距演算部１３０は、この往復時間に光速を乗じた値を２で除して、物体までの距離を算出する。

【0024】

［画素回路の構成例］
図３は、本技術の第１の実施の形態における画素回路２２０の一構成例を示す回路図である。この画素回路２２０は、抵抗２２１およびフォトダイオード３００を備える。なお、同図において、抵抗２２１およびフォトダイオード３００以外の回路や素子は、省略されている。

【0025】

抵抗２２１は、電源とフォトダイオード３００のカソードとの間に挿入される。フォトダイオード３００は、光を光電変換して増幅するものである。フォトダイオード３００として、例えば、ＳＰＡＤが用いられる。

【0026】

フォトダイオード３００の暗状態のカソード電位をＶｏｐとする。フォトダイオード３００が反射光を受光してアバランシェ増幅を行うと、大電流が抵抗２２１に流れて電圧降下が発生する。この電圧降下により、アバランシェ増幅が発生しなくなる電位Ｖｂｄまでカソード電位が低下すると、大電流が止まる。この現象はクェンチと呼ばれる。

【0027】

次に、フォトダイオード３００に溜まった電荷が、電位Ｖｏｐによるリチャージで抜けていき、カソード電位はクェンチ直後の電位Ｖｂｄから電位Ｖｏｐに復帰する。電位Ｖｏｐへの復帰により、フォトダイオード３００は、フォトンに反応することができるようになる。ここで、フォトダイオード３００に蓄積された電荷量Ｑは、次の式により表される。
Ｑ＝Ｃ×（Ｖｏｐ−Ｖｂｄ）
上式において、Ｃは、画素回路２２０の静電容量（画素容量）である。Ｑの単位は、例えば、クーロン（Ｃ）であり、画素容量Ｃの単位は、例えば、ファラド（Ｆ）である。また、電位Ｖｏｐおよび電位Ｖｂｄの単位は、例えば、ボルト（Ｖ）である。

【0028】

カソード電位の低下開始の時点から、電位Ｖｏｐに復帰した時点までの時間は、フォトダイオード３００がフォトンに反応することができない時間であり、デッドタイムと呼ばれる。デッドタイムのうち、アバランシェ増幅が発生してからクェンチが生じるまでの時間は非常に短いため、デッドタイムの長さは、ほぼ、フォトダイオード３００のリチャージ時間により律速される。このリチャージ時間は、画素容量Ｃが小さいほど短くなる。このため、高いフレームレート（すなわち、垂直同期信号の周波数）を実現する際には、画素容量Ｃの低容量化が求められる。

【0029】

なお、画素回路２２０を測距モジュール２００に設けているが、画素回路２２０を測距モジュール２００以外の回路や装置に設けることもできる。例えば、光通信を行う回路等やフォトンカウントを行う回路等に画素回路２２０を用いることができる。

【0030】

［フォトダイオードの構成例］
図４は、本技術の第１の実施の形態におけるフォトダイオード３００の断面図の一例である。このフォトダイオード３００の受光面に垂直な方向をＺ方向とする。また、受光面に平行な所定方向をＸ方向とする。Ｘ方向およびＺ方向に垂直な方向をＹ方向とする。

【0031】

Ｚ方向から見た際に、フォトダイオード３００の外縁の近傍には、画素間を分離する絶縁領域３８０が設けられる。

【0032】

また、受光面と、絶縁領域３８０の側面とには、カバーフィルム３８５が形成される。受光面を最も下の面として、カバーフィルム３８５の上部には、空乏層３７０が形成される。空乏層３７０は、例えば、Ｎ型半導体により形成される。空乏層３７０の上部には、Ｎ層３６１およびＰ層３６２からなる増幅領域３６０が形成される。Ｎ層３６１は、Ｐ層３６２の上部に形成される。

【0033】

また、受光面を裏面として、裏面に対する表面にはピニング領域３３０が形成され、そのピニング領域３３０にアノード電極３１０、カソード電極３２０およびコンタクト３５０が埋め込まれている。コンタクト３５０には、所定の基準電位（接地電位など）が印加される。アノード電極３１０およびコンタクト３５０は、例えば、アクセプターの添加により形成され、カソード電極３２０は、例えばドナーの添加により形成される。なお、コンタクト３５０は、特許請求の範囲における基準電極の一例である。

【0034】

また、ピニング領域３３０の不純物濃度は、Ｚ方向においてピニング領域３３０と増幅領域３６０との間に、電位障壁のあるバリア領域３４０が形成されるように調整されている。不純物濃度の詳細については後述する。

【0035】

空乏層３７０は、光電変換により電荷を生成し、増幅領域３６０は、その電荷をアバランシェ増幅する。そして、増幅された電荷は、カソード電極３２０から出力される。

【0036】

また、ピニング領域３３０の不純物濃度は、コンタクト３５０よりも低い値、例えば、１Ｅ１７毎立方センチメートル（／ｃｍ^３）に設定される。また、ピニング領域３３０の不純物濃度は、バリア領域３４０より高い値であるものとする。

【0037】

図５は、本技術の第１の実施の形態におけるフォトダイオード３００の平面図の一例である。Ｚ方向から見てフォトダイオード３００の形状は例えば、矩形である。このフォトダイオード３００の外縁に沿ってアノード電極３１０が配置される。アノード電極３１０の内側に隣接してカソード電極３２０が配置される。そのカソード電極３２０の内側に隣接してピニング領域３３０が設けられる。ピニング領域３３０の内部（中央など）にコンタクト３５０が配置される。

【0038】

図６は、本技術の第１の実施の形態におけるフォトダイオード３００のポテンシャル図の一例である。同図において、横軸は、Ｘ方向における、フォトダイオード３００の外縁からの距離を示し、縦軸は、Ｚ方向の距離（深さ）を示す。また、同図において、領域の色が濃いほど、その領域のポテンシャルが高いことを示す。例えば、ピニング領域３３０のポテンシャルは、コンタクト３５０よりも高い。これは、ピニング領域３３０の不純物濃度が、コンタクト３５０よりも低いためである。

【0039】

図７は、本技術の第１の実施の形態におけるフォトダイオードの深さ方向のポテンシャル図の一例である。同図における縦軸は、ポテンシャルを示し、横軸は、図６の線分Ｚ１−Ｚ２における表面からの深さを示す。

【0040】

前述したように、ピニング領域３３０の不純物濃度をコンタクト３５０よりも低くしたため、ピニング領域３３０のポテンシャルは、コンタクト３５０よりも高くなり、カソード電位に近くなる。例えば、３．０ボルト（Ｖ）のカソード電位に対し、コンタクト３５０の電位は、２．７ボルト（Ｖ）となる。

【0041】

また、ピニング領域３３０と増幅領域３６０との間のバリア領域３４０のポテンシャルは、ピニング領域３３０よりも高い。ピニング領域３３０には、カソード電極３２０が埋め込まれているため、光が入射されていなくとも、暗電流（言い換えれば、リーク電流）が生じるおそれがある。このリーク電流におけるホールは、ポテンシャルの低い方へ移動する。しかし、ピニング領域３３０と増幅領域３６０との間には、バリア領域３４０において電位障壁が生じているため、ホールが増幅領域３６０に到達することは無い。その一方で、ピニング領域３３０と、接地電位のコンタクト３５０との間には電位障壁が無く、また、コンタクト３５０の電位がピニング領域３３０よりも低いため、ホールはグランドに吸収される。

【0042】

また、リーク電流における電子は、ポテンシャルの高い方へ移動する。前述のようにピニング領域３３０よりカソード電位の方が電位が高いため、電子はカソード電極３２０から出力され、問題とならない。また、ピニング領域３３０より増幅領域３６０の方が電位が低いため、電子が増幅領域３６０に飛び込むことは無い。

【0043】

この結果、暗電流として湧いたホールは、暗電流として計測されず、ＤＣＲの劣化を抑制することができる。

【0044】

さらに、ピニング領域３３０の不純物濃度をコンタクト３５０より小さくすると、そうでない場合と比較して、ピニング領域３３０とカソード電極３２０とのそれぞれの不純物濃度の差異が小さくなる。これにより、ピニング領域３３０とカソード電極３２０との間の空乏層幅が広くなる。空乏層幅が広くなると、ピニング領域３３０とカソード電極３２０との接合部分に蓄積することができる電荷量が少なくなり、画素容量Ｃが減少する。

【0045】

ここで、ピニング領域３３０の不純物濃度をコンタクト３５０以上とした比較例を想定する。図８は、比較例におけるフォトダイオードの深さ方向のポテンシャル図の一例である。

【0046】

ピニング領域３３０の不純物濃度をコンタクト３５０以上に大きくすると、バリア領域３４０の電位障壁が大きくなり、リーク電流を抑制しやすくなる。しかしながら、ピニング領域３３０とカソード電極３２０とのそれぞれの不純物濃度の差異が大きくなり、それらの間の空乏層幅が狭くなって画素容量Ｃが増大してしまう。

【0047】

図９は、本技術の第１の実施の形態における画素回路２２０の動作の一例を示すタイミングチャートである。タイミングＴ０においてフォトダイオード３００が反射光を受光してアバランシェ増幅を行うと、大電流が抵抗２２１に流れて電圧降下が発生する。この電圧降下により、タイミングＴ１においてアバランシェ増幅が発生しなくなる接地電位ＧＮＤ（または０ボルト）までカソード電位が低下すると、大電流が止まる。

【0048】

次に、フォトダイオード３００に溜まった電荷が、電位Ｖｏｐによるリチャージで抜けていき、タイミングＴ２においてカソード電位はクェンチ直後の接地電位ＧＮＤから電位Ｖｏｐに復帰する。

【0049】

カソード電位の低下開始のタイミングＴ０から、電位Ｖｏｐに復帰したタイミングＴ２までの時間は、デッドタイムに該当する。このデッドタイムの長さは、ほぼ、タイミングＴ１乃至Ｔ２のリチャージ時間により律速される。

【0050】

フォトダイオード３００では、ピニング領域３３０の不純物濃度をコンタクト３５０より小さくしたため、画素容量Ｃを減少させてリチャージ時間を短くすることができる。これにより、デッドタイムを短くして高フレームレートを実現することができる。

【0051】

図１０は、比較例における画素回路の動作の一例を示すタイミングチャートである。この比較例では、ピニング領域３３０の不純物濃度をコンタクト３５０以上としたために画素容量Ｃが増大し、リチャージ時間が長くなってしまう。この結果、デッドタイムが長くなり、高フレームレートの実現が困難となる。

【0052】

［フォトダイオードの製造方法］
図１１は、本技術の第１の実施の形態における基板実装前のフォトダイオード３００の断面図の一例である。表面から深い順にイオン注入が行われる。例えば、イオン注入により空乏層３７０が形成され、次に増幅領域３６０が形成される。そして、アノード電極３１０、カソード電極３２０およびコンタクト３５０が埋め込まれ、ピニング領域３３０が形成される。ピニング領域３３０の形成により、増幅領域３６０との間には電位障壁（バリア領域３４０）が生じる。

【0053】

図１２は、本技術の第１の実施の形態における基板実装後のフォトダイオード３００の断面図の一例である。アノード電極３１０、カソード電極３２０およびコンタクト３５０は、基板４０１および４０２に信号線を介して接続される。

【0054】

図１３は、本技術の第１の実施の形態における絶縁領域形成前のフォトダイオードの断面図の一例である。基板４０１および４０２の接続後において、受光面が、研磨装置４１０により研磨される。

【0055】

図１４は、本技術の第１の実施の形態における絶縁領域形成後のフォトダイオードの断面図の一例である。研磨後において、絶縁領域３８０がフォトダイオード３００の外縁近傍に形成され、画素間が分離される。

【0056】

図１５は、本技術の第１の実施の形態におけるカバーフィルム３８５形成後のフォトダイオードの断面図の一例である。絶縁領域３８０の形成後において、受光面と、絶縁領域３８０の側面とにカバーフィルム３８５が形成される。

【0057】

図１６は、本技術の第１の実施の形態におけるフォトダイオード３００の製造方法の一例を示すフローチャートである。イオン注入により、空乏層３７０や増幅領域３６０が形成される（ステップＳ９０１）。次に、信号線が配線され（ステップＳ９０２）、裏面が研磨される（ステップＳ９０３）。そして、絶縁領域３８０が形成され（ステップＳ９０４）、カバーフィルムが形成される（ステップＳ９０５）。ステップＳ９０５の後に、残りの工程が実行され、フォトダイオード３００の製造工程が終了する。

【0058】

このように、本技術の第１の実施の形態では、ピニング領域３３０の不純物濃度をコンタクト３５０よりも低くしたため、ピニング領域３３０とカソード電極３２０との不純物濃度の差を小さくして、それらの間の空乏層幅を広くすることができる。これにより、画素回路２２０の静電容量を減少させることができる。

【0059】

＜２．第２の実施の形態＞
上述の第１の実施の形態では、ピニング領域３３０の不純物濃度をコンタクト３５０よりも低くしていたが、その不純物濃度をコンタクト３５０以上とする場合と比較して、電位障壁が小さくなる。このため、暗電流が増大した際には、暗電流におけるホールが電位障壁を飛び越えて増幅領域３６０に飛び込むおそれがある。この第２の実施の形態のフォトダイオード３００は、ピニング領域３３０の不純物濃度の調整以外の方法により、画素容量を減少させた点において第１の実施の形態と異なる。

【0060】

図１７は、本技術の第２の実施の形態におけるフォトダイオード３００の断面図の一例である。この第２の実施の形態のフォトダイオード３００は、コンタクト３５０がカソード電極３２０と信号線を介して接続される点において第１の実施の形態と異なる。これにより、コンタクト３５０には、カソード電位が印加され、コンタクト３５０とカソード電極３２０との間の電位差が無くなる。したがって、フォトダイオード３００に接続された回路から見た、フォトダイオード３００の画素容量Ｃが第１の実施の形態と比較して減少する。

【0061】

また、コンタクト３５０およびグランド間の配線と、カソード電極３２０に接続された配線との間に電位差があると配線容量が生じるが、第２の実施の形態では、これらの配線間に電位差が無いため、配線容量が生じない。したがって、その分、画素容量Ｃをさらに減少させることができる。

【0062】

また、第２の実施の形態のピニング領域３３０の不純物濃度は、コンタクト３５０より小さくしてもよいし、それ以上とすることもできる。なお、第２の実施の形態のフォトダイオード３００の製造方法は、コンタクト３５０とカソード電極３２０とが接続される点以外は、第１の実施の形態と同様である。

【0063】

なお、カソード電極３２０およびコンタクト３５０は、特許請求の範囲に記載の一対の電極の一例である。

【0064】

このように、本技術の第２の実施の形態では、カソード電極３２０およびコンタクト３５０に同一の電位を印加したため、それらに異なる電位を印加した場合よりも画素容量を減少させることができる。

【0065】

＜３．第３の実施の形態＞
上述の第１の実施の形態では、イオン注入によりフォトダイオード３００にピニング領域３３０を形成していたが、イオン注入により、フォトダイオード３００を形成する基板上に欠陥ダメージが生じるおそれがある。この第３の実施の形態は、フォトダイオード３００に隣接するＭＯＳ（Metal Oxide Semiconductor）トランジスタの半導体層をピニング領域として用いる点において第１の実施の形態と異なる。

【0066】

図１８は、本技術の第３の実施の形態における画素回路２２０の断面図の一例である。第３の実施の形態の画素回路２２０は、トランジスタ３９０をさらに備える。また、フォトダイオード３００にはピニング領域３３０が形成されない。

【0067】

トランジスタ３９０は、メタル層３９１、酸化膜３９２および半導体層３９３を備えるＭＯＳトランジスタである。半導体層３９３は、フォトダイオード３００のバリア領域３４０の上部に設けられ、その上部に酸化膜３９２が設けられる。また、酸化膜３９２の上部にメタル層３９１が設けられる。

【0068】

メタル層３９１は、トランジスタ３９０のゲートとして用いられ、半導体層３９３にはソースおよびドレインが形成される。

【0069】

トランジスタ３９０のゲートには、基準電位（接地電位など）より低い負バイアスが印加される。これにより、暗電流におけるホールを誘起して暗電流を抑制することができる。すなわち、半導体層３９３がピニング領域として機能する。

【0070】

一方、フォトダイオード３００のシリコン表面には、ピニングのための不純物を添加しなくてもよいため、不純物添加による欠陥ダメージを無くすることができる。また、酸化膜３９２を高品質なものとすれば、界面準位が低下するため、ＤＣＲを低下させることができる。このため、界面準位低下によるＤＣＲの低下分、ピニング領域（半導体層３９３）の電位を高くすることができる。これにより、第１の実施の形態と比較して、さらに画素容量Ｃを減少させることができる。

【0071】

このように、本技術の第３の実施の形態によれば、トランジスタ３９０のゲート電極に負バイアスを印加することにより暗電流を抑制するため、フォトダイオード３００にピニング領域を形成する必要が無くなる。これにより、ピニング領域の形成によるフォトダイオード３００の欠陥ダメージを無くすことができる。

【0072】

＜４．第４の実施の形態＞
上述の第１の実施の形態では、カソード電極３２０をピニング領域３３０の周囲に形成していたが、画素サイズが大きくなるほど、カソード電極３２０とピニング領域３３０との接合部分が長くなり、画素容量が増大してしまう。ここで、接合部分の長さは、カソード電極３２０とピニング領域３３０との境界線に平行な方向における長さを意味する。この第４の実施の形態のフォトダイオード３００は、カソード電極３２０をピニング領域３３０の内部に配置して、画素容量を減少させた点において第１の実施の形態と異なる。

【0073】

図１９は、本技術の第４の実施の形態におけるフォトダイオード３００の平面図の一例である。この第４の実施の形態のフォトダイオード３００では、Ｚ方向から見て、ピニング領域３３０の内部（中央など）にカソード電極３２０が配置されている。また、コンタクト３５０は、ピニング領域３３０の周囲に配置される。カソード電極３２０をピニング領域３３０の内部に配置することにより、カソード電極３２０とピニング領域３３０との接合部分が第１の実施の形態より短くなり、画素容量が減少する。

【0074】

このように、本技術の第４の実施の形態では、カソード電極３２０をピニング領域３３０の内部に配置したため、カソード電極３２０をピニング領域３３０の周囲に配置する場合よりも、接合部分を短くすることができる。これにより、画素回路２２０の静電容量を減少させることができる。

【0075】

＜５．第５の実施の形態＞
上述の第１の実施の形態では、フォトダイオード３００の形状を矩形としていた。しかし、矩形とした場合、フォトダイオード３００の端部において強電界が発生しやすくなり、増幅領域３６０以外でアバランシェ増幅が発生して画素回路２２０の駆動が阻害されるおそれがある。この現象は、エッジブレイクダウン現象と呼ばれる。この第５の実施の形態のフォトダイオード３００の形状を円形とした点において第１の実施の形態と異なる。

【0076】

図２０は、本技術の第５の実施の形態におけるフォトダイオード３００の平面図の一例である。この第５の実施の形態のフォトダイオード３００は、受光面に平行な平面における形状が円形である点において第１の実施の形態と異なる。フォトダイオード３００内の、カソード電極３２０、ピニング領域３３０やコンタクト３５０のそれぞれの形状も円形である。

【0077】

フォトダイオード３００の形状を円形にすると、増幅領域３６０の実効面積が小さくなるためにフォトン１個あたりに対するアバランシェ増幅の発生確率（ＰＤＥ：Photon Detection Efficiency）が小さくなる可能性がある。しかしながら、フォトダイオード３００の端部で強電界が発生しにくくなるため、エッジブレイクダウン現象を抑制することができる。また、長期信頼性を高くすることができる。

【0078】

なお、フォトダイオード３００の形状を円形としているが、五角形や六角形などの円に近い多角形であってもよい。

【0079】

このように、本技術の第５の実施の形態では、フォトダイオード３００の形状を円形にしたため、エッジが無くなってエッジブレイクダウン現象を抑制することができる。

【0080】

＜６．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

【0081】

図２１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【0082】

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。

【0083】

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

【0084】

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

【0085】

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

【0086】

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

【0087】

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

【0088】

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

【0089】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0090】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

【0091】

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

【0092】

図２２は、撮像部１２０３１の設置位置の例を示す図である。

【0093】

図２２では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

【0094】

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

【0095】

なお、図２２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

【0096】

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

【0097】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0098】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

【0099】

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

【0100】

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、車外情報検出ユニット１２０３０に適用され得る。具体的には、図１の測距モジュール１００を、図２１の車外情報検出ユニット１２０３０に適用することができる。車外情報検出ユニット１２０３０に本開示に係る技術を適用することにより、暗電流を抑制して正確な距離データを得ることができるため、車両制御システムの信頼性を向上させることができる。

【0101】

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

【0102】

なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

【0103】

なお、本技術は以下のような構成もとることができる。
（１）光電変換された電荷を増幅する増幅領域と、
前記増幅された電荷を出力するカソード電極と、
所定の基準電位が印加された基準電極と、
前記カソード電極および前記基準電極が埋め込まれて前記基準電極よりも不純物濃度が低いピニング領域と、
前記ピニング領域と前記増幅領域との間に配置されて前記ピニング領域よりも不純物濃度が低いバリア領域と
を具備するフォトダイオード。
（２）前記カソード電極は、受光面に平行な所定平面において前記ピニング領域の周囲に形成される
前記（１）記載のフォトダイオード。
（３）前記カソード電極は、受光面に平行な所定平面において前記ピニング領域の内部に形成される
前記（１）記載のフォトダイオード。
（４）受光面に平行な所定平面において前記カソード電極、前記基準電極および前記ピニング領域の形状は矩形である
前記（１）から（３）のいずれかに記載のフォトダイオード。
（５）受光面に平行な所定平面において前記カソード電極、前記基準電極および前記ピニング領域の形状は円形および多角形のいずれかである
前記（１）から（３）のいずれかに記載のフォトダイオード。
（６）光電変換された電荷を増幅する増幅領域と、
前記増幅された電荷を出力するための、電位が同一の一対の電極と、
前記一対の電極が埋め込まれたピニング領域と、
前記ピニング領域と前記増幅領域との間に配置されて前記ピニング領域よりも不純物濃度が低いバリア領域と
を具備するフォトダイオード。
（７）光電変換された電荷を増幅する増幅領域と、
前記増幅された電荷を出力するカソード電極と、
所定の基準電位が印加された基準電極と、
前記所定の基準電位よりも低い負バイアスがゲートに印加されたトランジスタと、
前記トランジスタと前記増幅領域との間に配置されたバリア領域と
を具備する画素回路。
（８）光電変換された電荷を増幅する増幅領域を形成する増幅領域手順と、
所定の基準電位が印加される基準電極よりも不純物濃度が低いピニング領域を形成するピニング領域形成手順と、
前記基準電極と前記増幅された電荷を出力するカソード電極とを前記ピニング領域に埋め込む電極形成手順と
を具備するフォトダイオードの製造方法。
（９）光電変換された電荷を増幅する増幅領域を形成する増幅領域手順と、
ピニング領域を形成するピニング領域形成手順と、
前記増幅された電荷を出力するための、電位が同一の一対の電極を前記ピニング領域に埋め込む電極形成手順と
を具備するフォトダイオードの製造方法。

【符号の説明】

【0104】

１００ 測距モジュール
１１０ 発光部
１２０ 制御部
１３０ 測距演算部
２００ 受光部
２１０ 画素アレイ部
２２０ 画素回路
２２１ 抵抗
２３０ 読出し回路
３００ フォトダイオード
３１０ アノード電極
３２０ カソード電極
３３０ ピニング領域
３４０ バリア領域
３５０ コンタクト
３６０ 増幅領域
３６１ Ｎ層
３６２ Ｐ層
３７０ 空乏層
３８０ 絶縁領域
３８５ カバーフィルム
３９０ トランジスタ
３９１ メタル層
３９２ 酸化膜
３９３ 半導体層
４０１、４０２ 基板
４１０ 研磨装置
１２０３０ 車外情報検出ユニット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】