知財求人 - 知財ポータルサイト「IP Force」
▶ 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6861852
(24)【登録日】2021年4月1日
(45)【発行日】2021年4月21日
(54)【発明の名称】画素駆動回路及びその修復方法、表示装置
(51)【国際特許分類】
G09G 3/3233 20160101AFI20210412BHJP
G09G 3/20 20060101ALI20210412BHJP
H01L 51/50 20060101ALI20210412BHJP
H05B 33/14 20060101ALI20210412BHJP
H01L 27/32 20060101ALI20210412BHJP
【ＦＩ】
G09G3/3233
G09G3/20 624B
G09G3/20 670J
G09G3/20 670N
H05B33/14 A
H05B33/14 Z
H01L27/32
【請求項の数】10
【全頁数】12
(21)【出願番号】特願2019-565511(P2019-565511)
(86)(22)【出願日】2017年7月13日
(65)【公表番号】特表2020-522017(P2020-522017A)
(43)【公表日】2020年7月27日
(86)【国際出願番号】CN2017092683
(87)【国際公開番号】WO2018218742
(87)【国際公開日】20181206
【審査請求日】2019年11月27日
(31)【優先権主張番号】201710392077.1
(32)【優先日】2017年5月27日
(33)【優先権主張国】CN
(73)【特許権者】
【識別番号】519182202
【氏名又は名称】深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
(74)【代理人】
【識別番号】100188558
【弁理士】
【氏名又は名称】飯田 雅人
(74)【代理人】
【識別番号】100154922
【弁理士】
【氏名又は名称】崔 允辰
(72)【発明者】
【氏名】周 学兵
(72)【発明者】
【氏名】温 亦▲謙▼
(72)【発明者】
【氏名】周 明忠
【審査官】
斎藤 厚志
(56)【参考文献】
【文献】
特開２０１２−１３３１６５（ＪＰ，Ａ）
【文献】
特開２０１５−２２８３６１（ＪＰ，Ａ）
【文献】
中国特許第１０３９２７９７３（ＣＮ，Ｂ）
【文献】
特開２０１５−１５６００２（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０９Ｇ ３／３２３３
Ｇ０９Ｇ ３／２０
Ｈ０１Ｌ ２７／３２
Ｈ０１Ｌ ５１／５０
Ｈ０５Ｂ ３３／１４
(57)【特許請求の範囲】
【請求項1】
画素駆動回路であって、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、
前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方であり、
前記第１電界発光素子及び第２電界発光素子は、いずれも故障していない場合には、交互に発光させることによって画素の正常な発光を行い、いずれか一方が故障した場合には、故障していない他方を連続的に動作させることによって画素の正常な発光を行う画素駆動回路。
前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方であり、
前記第１電界発光素子及び第２電界発光素子は、いずれも故障していない場合には、交互に発光させることによって画素の正常な発光を行い、いずれか一方が故障した場合には、故障していない他方を連続的に動作させることによって画素の正常な発光を行う画素駆動回路。
【請求項2】
前記発光制御信号は周期的なパルス信号である請求項１に記載の画素駆動回路。
【請求項3】
前記第１電界発光素子及び第２電界発光素子はＯＬＥＤ、又はＱＬＥＤである請求項１に記載の画素駆動回路。
【請求項4】
画素駆動回路の修復方法であって、
第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含む画素駆動回路を提供するステップ１であって、
前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方であり、
前記第１電界発光素子及び第２電界発光素子がいずれも故障していない場合において、前記第１電界発光素子及び第２電界発光素子を交互に発光させることによって画素の正常な発光を行うステップ１と、
前記第１電界発光素子や第２電界発光素子に故障が存在するか否かを検出し、前記第１電界発光素子が故障した場合、前記画素駆動回路の動作時、発光制御信号は前記第５薄膜トランジスタを常にオフし、第４薄膜トランジスタを常にオンするように制御するように設定し、前記第２電界発光素子が故障した場合、前記画素駆動回路の動作時、発光制御信号は前記第５薄膜トランジスタを常にオンし、第４薄膜トランジスタを常にオフするように制御するように設定して、故障していない方の電界発光素子を連続的に動作させることによって画素の正常な発光を行うステップ２と、を含む画素駆動回路の修復方法。
第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含む画素駆動回路を提供するステップ１であって、
前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方であり、
前記第１電界発光素子及び第２電界発光素子がいずれも故障していない場合において、前記第１電界発光素子及び第２電界発光素子を交互に発光させることによって画素の正常な発光を行うステップ１と、
前記第１電界発光素子や第２電界発光素子に故障が存在するか否かを検出し、前記第１電界発光素子が故障した場合、前記画素駆動回路の動作時、発光制御信号は前記第５薄膜トランジスタを常にオフし、第４薄膜トランジスタを常にオンするように制御するように設定し、前記第２電界発光素子が故障した場合、前記画素駆動回路の動作時、発光制御信号は前記第５薄膜トランジスタを常にオンし、第４薄膜トランジスタを常にオフするように制御するように設定して、故障していない方の電界発光素子を連続的に動作させることによって画素の正常な発光を行うステップ２と、を含む画素駆動回路の修復方法。
【請求項5】
前記第１電界発光素子及び第２電界発光素子はＯＬＥＤ、又はＱＬＥＤである請求項４に記載の画素駆動回路の修復方法。
【請求項6】
表示装置であって、アレイ状に配列される複数のサブ画素、平行に間隔をあけて並んだ複数の水平走査線、平行に間隔をあけて並んだ複数の水平検出線、平行に間隔をあけて並んだ複数の垂直データ線、平行に間隔をあけて並んだ複数の垂直発光制御線、データ駆動モジュール、及び発光制御モジュールを含み、
各行のサブ画素は、いずれも１本の走査線及び１本の検出線に対応して電気的に接続され、各列のサブ画素は、いずれも１本のデータ線及び１本の発光制御線に対応して電気的に接続され、前記走査線、検出線、データ線、及び発光制御線はそれぞれサブ画素に走査信号、検出信号、データ信号、及び発光制御信号を提供することに用いられ、
前記データ駆動モジュールは、前記複数のデータ線に１対１で対応する複数のデータ信号出力端子を含み、前記発光制御モジュールは、前記複数のデータ線に１対１で対応する複数のスイッチ、前記複数の発光制御線に電気的に接続される１つの発光制御信号入力線、及び１つの検出信号出力線を含み、前記スイッチは第１端子が該スイッチに対応するデータ線に電気的に接続され、第２端子が該スイッチに対応するデータ線に対応するデータ信号出力端子に電気的に接続され、第３端子が検出信号出力線に電気的に接続され、
前記サブ画素は第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、
前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方である表示装置。
各行のサブ画素は、いずれも１本の走査線及び１本の検出線に対応して電気的に接続され、各列のサブ画素は、いずれも１本のデータ線及び１本の発光制御線に対応して電気的に接続され、前記走査線、検出線、データ線、及び発光制御線はそれぞれサブ画素に走査信号、検出信号、データ信号、及び発光制御信号を提供することに用いられ、
前記データ駆動モジュールは、前記複数のデータ線に１対１で対応する複数のデータ信号出力端子を含み、前記発光制御モジュールは、前記複数のデータ線に１対１で対応する複数のスイッチ、前記複数の発光制御線に電気的に接続される１つの発光制御信号入力線、及び１つの検出信号出力線を含み、前記スイッチは第１端子が該スイッチに対応するデータ線に電気的に接続され、第２端子が該スイッチに対応するデータ線に対応するデータ信号出力端子に電気的に接続され、第３端子が検出信号出力線に電気的に接続され、
前記サブ画素は第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、
前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方である表示装置。
【請求項7】
さらに走査駆動モジュール、検出駆動モジュール、検出変換モジュール、及びタイミングコントローラを含み、
前記データ駆動モジュール、発光制御モジュール、走査駆動モジュール、検出駆動モジュール、及び検出変換モジュールは、いずれも前記タイミングコントローラに電気的に接続され、前記検出変換モジュールは、前記発光制御モジュールに電気的に接続される請求項６に記載の表示装置。
前記データ駆動モジュール、発光制御モジュール、走査駆動モジュール、検出駆動モジュール、及び検出変換モジュールは、いずれも前記タイミングコントローラに電気的に接続され、前記検出変換モジュールは、前記発光制御モジュールに電気的に接続される請求項６に記載の表示装置。
【請求項8】
前記発光制御信号入力線に順に直列接続される複数のＤトリガーが設けられ、各々のＤトリガーが１本の発光制御線に対応して電気的に接続される請求項６に記載の表示装置。
【請求項9】
前記発光制御信号は周期的なパルス信号である請求項６に記載の表示装置。
【請求項10】
前記第１電界発光素子及び第２電界発光素子はＯＬＥＤ、又はＱＬＥＤである請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示技術分野に関し、特に画素駆動回路及びその修復方法、表示装置に関する。
【背景技術】
【0002】
表示技術の発展に伴って、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ、ＯＬＥＤ）又は量子ドット発光ダイオード（Ｑｕａｎｔｕｍ ｄｏｔｓ Ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＱＬＥＤ）などの電界発光素子を光源として用いた自己発光型表示装置は、ますます消費者から人気を集めており、それは、発光効率が高く、応答時間が短く、解像度及びコントラストが高く、視野角が略１８０°で、使用温度範囲が広く、フレキシブル表示及び大面積フルカラー表示が実現できるなど、多くの利点を有する。
【0003】
ＯＬＥＤ及びＱＬＥＤはともに電流駆動型電界発光素子であり、電流がＯＬＥＤ又はＱＬＥＤを流れると、ＯＬＥＤ又はＱＬＥＤが発光し、且つ発光輝度がＯＬＥＤ及びＱＬＥＤ自体を流れる電流により決められる。既存の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）のほとんどは電圧信号のみを伝送するため、ＯＬＥＤ又はＱＬＥＤ表示装置の画素駆動回路はいずれも電圧信号を電流信号に変換することを完了する必要がある。従来の画素駆動回路は通常２Ｔ１Ｃであり、すなわち、２つの薄膜トランジスタと１つのコンデンサを組み合わせた構造であり、電圧を電流に変換する。
【0004】
図１に示すように、電界発光素子を駆動するための従来の２Ｔ１Ｃ画素駆動回路は、１つの第１薄膜トランジスタＴ１０、１つの第２薄膜トランジスタＴ２０、及び１つのコンデンサＣ１０を含み、上記第１薄膜トランジスタＴ１０はスイッチング薄膜トランジスタであり、上記第２薄膜トランジスタＴ２０は駆動薄膜トランジスタであり、上記コンデンサＣ１０はストレージコンデンサである。具体的には、上記第１薄膜トランジスタＴ１０はゲートが走査信号Ｓｃａｎにアクセスしており、ソースがデータ信号Ｄａｔａにアクセスしており、ドレインが第２薄膜トランジスタＴ２０のゲート、及びコンデンサＣ１０の一端に電気的に接続され、上記第２薄膜トランジスタＴ２０はドレインが電源正電圧ＶＤＤにアクセスしており、ソースが電界発光素子（ＯＬＥＤ又はＱＬＥＤ）Ｄの陽極に電気的に接続され、電界発光素子Ｄの陰極が電源負電圧ＶＳＳにアクセスしており、コンデンサＣ１０は一端が第１薄膜トランジスタＴ１０のドレイン及び第２薄膜トランジスタＴ２０のゲートに電気的に接続され、他端が第２薄膜トランジスタＴ２０のソース及び電界発光素子Ｄの陽極に電気的に接続される。
【0005】
上記画素駆動回路の表示装置を用いると、使用中、電界発光素子が常に発光状態にあり、電界発光素子の経時劣化を加速させ、電界発光素子の耐用年数を短縮させ、そして電界発光素子が破損した場合、効果的な修復方法がないため、電界発光素子の破損後に画素が発光できず、それにより画質が低下し、暗点が生じてしまう。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、電界発光素子の連続動作時間を減少させ、電界発光素子の耐用年数を延ばすことができる画素駆動回路を提供することである。
【0007】
本発明の目的はさらに、画素駆動回路中の電界発光素子の故障を簡単かつ素早く修復することができる画素駆動回路の修復方法を提供することである。
【0008】
本発明の目的はまたさらに、電界発光素子の連続動作時間を減少させ、電界発光素子の耐用年数を延ばすことができる表示装置を提供することである。
【課題を解決するための手段】
【0009】
上記目的を実現するために、本発明は画素駆動回路を提供し、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、
前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、
前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、
前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、
前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、
前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、
前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、
前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方である。
【0010】
前記発光制御信号は周期的なパルス信号である。
【0011】
前記第１電界発光素子及び第２電界発光素子はＯＬＥＤ、又はＱＬＥＤである。
【0012】
本発明はさらに画素駆動回路の修復方法を提供し、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含む画素駆動回路を提供するステップ１であって、前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方であるステップ１と、
前記第１電界発光素子や第２電界発光素子に故障が存在するか否かを検出し、前記第１電界発光素子が故障した場合、前記画素駆動回路の動作時、発光制御信号は前記第５薄膜トランジスタを常にオフし、第４薄膜トランジスタを常にオンするように制御するように設定し、前記第２電界発光素子が故障した場合、前記画素駆動回路の動作時、発光制御信号は前記第５薄膜トランジスタを常にオンし、第４薄膜トランジスタを常にオフするように制御するように設定するステップ２と、を含む。
【0013】
前記第１電界発光素子及び第２電界発光素子はＯＬＥＤ、又はＱＬＥＤである。
【0014】
本発明はさらに表示装置を提供し、アレイ状に配列される複数のサブ画素、平行に間隔をあけて並んだ複数の水平走査線、平行に間隔をあけて並んだ複数の水平検出線、平行に間隔をあけて並んだ複数の垂直データ線、平行に間隔をあけて並んだ複数の垂直発光制御線、データ駆動モジュール、及び発光制御モジュールを含み、各行のサブ画素は、いずれも１本の走査線及び１本の検出線に対応して電気的に接続され、各列のサブ画素は、いずれも１本のデータ線及び１本の発光制御線に対応して電気的に接続され、前記走査線、検出線、データ線、及び発光制御線はそれぞれサブ画素に走査信号、検出信号、データ信号、及び発光制御信号を提供することに用いられ、
前記データ駆動モジュールは、前記複数のデータ線に１対１で対応する複数のデータ信号出力端子を含み、前記発光制御モジュールは、前記複数のデータ線に１対１で対応する複数のスイッチ、前記複数の発光制御線に電気的に接続される１つの発光制御信号入力線、及び１つの検出信号出力線を含み、前記スイッチは第１端子が該スイッチに対応するデータ線に電気的に接続され、第２端子が該スイッチに対応するデータ線に対応するデータ信号出力端子に電気的に接続され、第３端子が検出信号出力線に電気的に接続され、
前記サブ画素は第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、前記第１薄膜トランジスタはゲートが第１ノードに電気的に接続され、ドレインが電源正電圧にアクセスしており、ソースが第２ノードに電気的に接続され、前記第２薄膜トランジスタはゲートが検出信号にアクセスしており、ドレインが第２ノードに電気的に接続され、ソースが基準電圧にアクセスしており、前記第３薄膜トランジスタはゲートが走査信号にアクセスしており、ドレインがデータ信号にアクセスしており、ソースが第１ノードに電気的に接続され、前記第４薄膜トランジスタはゲートが発光制御信号にアクセスしており、ドレインが第２電界発光素子の陽極に電気的に接続され、ソースが第２ノードに電気的に接続され、前記第５薄膜トランジスタはゲートが発光制御信号にアクセスしており、ソースが第１電界発光素子の陽極に電気的に接続され、ドレインが第２ノードに電気的に接続され、前記コンデンサは一端が第１ノードに電気的に接続され、他端が第２ノードに電気的に接続され、前記第１電界発光素子及び第２電界発光素子の陰極がともに電源負電圧にアクセスしており、前記第４薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、前記第５薄膜トランジスタはＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタとは異なる他方である。
【0015】
さらに走査駆動モジュール、検出駆動モジュール、検出変換モジュール、及びタイミングコントローラを含み、前記データ駆動モジュール、発光制御モジュール、走査駆動モジュール、検出駆動モジュール、及び検出変換モジュールは、いずれも前記タイミングコントローラに電気的に接続され、前記検出変換モジュールは、前記発光制御モジュールに電気的に接続される。
【0016】
前記発光制御信号入力線に順に直列接続される複数のＤトリガーが設けられ、各々のＤトリガーが１本の発光制御線に対応して電気的に接続される。
【0017】
前記発光制御信号は周期的なパルス信号である。
【0018】
前記第１電界発光素子及び第２電界発光素子はＯＬＥＤ、又はＱＬＥＤである。
【発明の効果】
【0019】
本発明の有益な効果は、以下のとおりである。本発明は画素駆動回路及びその修復方法、表示装置を提供する。上記画素駆動回路は第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、発光制御信号によって第４及び第５薄膜トランジスタを交互にオンし、第１電界発光素子及び第２電界発光素子を交互に発光させるように制御でき、それにより第１電界発光素子及び第２電界発光素子の連続動作時間を減少させ、第１電界発光素子及び第２電界発光素子の耐用年数を延ばし、また、第１電界発光素子及び第２電界発光素子のうちの一方に故障が生じた場合、発光制御信号の電位を調整することによって、故障が生じていない他方の電界発光素子を連続的に動作させ、画素の正常な発光を確保することができる。
【図面の簡単な説明】
【0020】
本発明の特徴及び技術内容を更に把握できるために、以下の本発明についての詳細説明及び図面を参照できるが、図面は参考や説明用のものに過ぎず、本発明を限定するためのものではない。
【0021】
【発明を実施するための形態】
【0022】
本発明が採用する技術的手段及びその効果を更に説明するために、以下、本発明の好適実施例及びその図面を参照して詳細に説明する。
【0023】
図２を参照すると、本発明は、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、コンデンサＣ、第１電界発光素子Ｄ１、及び第２電界発光素子Ｄ２を含む画素駆動回路であって、上記第１薄膜トランジスタＴ１はゲートが第１ノードＧに電気的に接続され、ドレインが電源正電圧ＯＶＤＤにアクセスしており、ソースが第２ノードＳに電気的に接続され、上記第２薄膜トランジスタＴ２はゲートが検出信号ＳＥＮＳＥにアクセスしており、ドレインが第２ノードＳに電気的に接続され、ソースが基準電圧Ｖｒｅｆにアクセスしており、上記第３薄膜トランジスタＴ３はゲートが走査信号ＳＣＡＮにアクセスしており、ドレインがデータ信号ＤＡＴＡにアクセスしており、ソースが第１ノードＧに電気的に接続され、上記第４薄膜トランジスタＴ４はゲートが発光制御信号ＳＷＩＴＣＨにアクセスしており、ドレインが第２電界発光素子Ｄ２の陽極に電気的に接続され、ソースが第２ノードＳに電気的に接続され、上記第５薄膜トランジスタＴ５はゲートが発光制御信号ＳＷＩＴＣＨにアクセスしており、ソースが第１電界発光素子Ｄ１の陽極に電気的に接続され、ドレインが第２ノードＳに電気的に接続され、上記コンデンサＣは一端が第１ノードＧに電気的に接続され、他端が第２ノードＳに電気的に接続され、上記第１電界発光素子Ｄ１及び第２電界発光素子Ｄ２の陰極がともに電源負電圧ＯＶＳＳにアクセスしており、上記第４薄膜トランジスタＴ４はＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうちの一方であり、上記第５薄膜トランジスタＴ５はＮ型薄膜トランジスタ及びＰ型薄膜トランジスタのうち第４薄膜トランジスタＴ４とは異なる他方である、画素駆動回路を提供する。
【0024】
具体的には、上記発光制御信号ＳＷＩＴＣＨは周期的なパルス信号であり、上記発光制御信号ＳＷＩＴＣＨの高低電位の切り替えによって、第４薄膜トランジスタＴ４及び第５薄膜トランジスタＴ５を交互にオンし、第１電界発光素子Ｄ１及び第２電界発光素子Ｄ２を交互に発光させ、それにより単一の電界発光素子の連続発光時間を減少させ、電界発光素子の耐用年数を延ばすことができる。好適には、上記発光制御信号ＳＷＩＴＣＨは外部タイミングコントローラによって提供され得る。
【0025】
好適には、上記第１電界発光素子Ｄ１及び第２電界発光素子Ｄ２はＯＬＥＤ、又はＱＬＥＤである。
【0026】
図５を参照すると、上記画素駆動回路に基づき、本発明はさらに下記のステップを含む上記画素駆動回路の修復方法を提供する。
【0027】
ステップ１、図２を参照すると、画素駆動回路を提供し、詳細は、上記のとおりであり、ここで重複説明を省略する。
【0028】
ステップ２、上記第１電界発光素子Ｄ１や第２電界発光素子Ｄ２に故障が存在するか否かを検出し、上記第１電界発光素子Ｄ１が故障した場合、上記画素駆動回路の動作時、発光制御信号ＳＷＩＴＣＨは上記第５薄膜トランジスタＴ５を常にオフし、第４薄膜トランジスタＴ４を常にオンするように制御するように設定し、上記第２電界発光素子Ｄ２が故障した場合、上記画素駆動回路の動作時、発光制御信号ＳＷＩＴＣＨは上記第５薄膜トランジスタＴ５を常にオンし、第４薄膜トランジスタＴ４を常にオフするように制御するように設定する。
【0029】
具体的には、上記ステップ２では、先ず、第２及び第３薄膜トランジスタＴ２、Ｔ３をオンすることで、第１薄膜トランジスタＴ１のゲート及びソースにそれぞれデータ信号ＤＡＴＡ及び基準電圧Ｖｒｅｆを書き込み、次に、発光制御信号ＳＷＩＴＣＨが第４薄膜トランジスタＴ４をオンするように制御し、上記第２電界発光素子Ｄ２の検知データを取得し、続いて、発光制御信号ＳＷＩＴＣＨが第５薄膜トランジスタＴ５をオンするように制御し、上記第１電界発光素子Ｄ１の検知データを取得し、第１電界発光素子Ｄ１の検知データ及び第２電界発光素子Ｄ２の検知データに異常が存在するか否かを分析し、そして検知データに異常が発生した電界発光素子が故障したと判定する。
【0030】
好適には、上記第１電界発光素子Ｄ１及び第２電界発光素子Ｄ２はＯＬＥＤ、又はＱＬＥＤである。
【0031】
図３及び図４を参照すると、上記画素駆動回路に基づき、本発明はさらに上記画素駆動回路を用いた表示装置を提供し、アレイ状に配列される複数のサブ画素Ｐを含み、上記複数のサブ画素Ｐは上記画素駆動回路を含み、表示装置は、平行に間隔をあけて並んだ複数の水平走査線１０、例えばＧＬ１、ＧＬ２、ＧＬ３、ＧＬｎ等、平行に間隔をあけて並んだ複数の水平検出線２０、例えばＳＣ１、ＳＣ２、ＳＣ３、ＳＣｎ等、平行に間隔をあけて並んだ複数の垂直データ線３０、例えばＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４、ＤＬ５、ＤＬｍ等、平行に間隔をあけて並んだ複数の垂直発光制御線４０、例えばＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷｍ等、走査駆動モジュール５０、検出駆動モジュール７０、検出変換モジュール９０、タイミングコントローラ１００、データ駆動モジュール６０、及び発光制御モジュール８０を含む。
【0032】
具体的には、各行のサブ画素Ｐは、いずれも１本の走査線１０及び１本の検出線２０に対応して電気的に接続され、各列のサブ画素Ｐは、いずれも１本のデータ線３０及び１本の発光制御線４０に対応して電気的に接続され、上記走査線１０、検出線２０、データ線３０、及び発光制御線４０はそれぞれサブ画素Ｐに走査信号ＳＣＡＮ、検出信号ＳＥＮＳＥ、データ信号ＤＡＴＡ、及び発光制御信号ＳＷＩＴＣＨを提供することに用いられる。
【0033】
更に、上記データ駆動モジュール６０は、上記複数のデータ線３０に１対１で対応する複数のデータ信号出力端子１１０、例えばＤｏ１、Ｄｏ２、Ｄｏ３、Ｄｏ４、Ｄｏ５、Ｄｏｍ等を含み、図４を参照すると、上記発光制御モジュール８０は、上記複数のデータ線３０に１対１で対応する複数のスイッチＫ、上記複数の発光制御線４０に電気的に接続される１つの発光制御信号入力線ＳＷ、及び１つの検出信号出力線ＳＬを含む。
【0034】
そのうち、上記スイッチＫは単極双投スイッチであり、第１端子、第２端子、及び第３端子を含み、上記第１端子が該スイッチＫに対応するデータ線３０に電気的に接続され、第２端子が該スイッチＫに対応するデータ線３０に対応するデータ信号出力端子１１０に電気的に接続され、第３端子が検出信号出力線ＳＬに電気的に接続される。
【0035】
更に、上記発光制御信号入力線ＳＷに順に直列接続される複数のＤトリガーＤＦＦが設けられ、各々のＤトリガーＤＦＦが１本の発光制御線４０に対応して電気的に接続される。
【0036】
具体的には、上記データ駆動モジュール６０、発光制御モジュール８０、走査駆動モジュール５０、検出駆動モジュール７０、及び検出変換モジュール９０は、いずれも上記タイミングコントローラ１００に電気的に接続され、上記検出変換モジュール９０は、上記発光制御モジュール８０に電気的に接続される。
【0037】
そのうち、上記タイミングコントローラ１００は表示装置全体のタイミング制御及びデータ処理を行い、データ駆動モジュール６０、発光制御モジュール８０、走査駆動モジュール５０、検出駆動モジュール７０の操作を制御することに用いられ、具体的には、検知段階では、検出変換モジュール９０からの検知データを受信し、そしてそれを計算した後に補償データを得て、補償データを記憶し、表示段階では、正常画像データを受信し、そしてメモリから対応する補償データを読み出し補償計算をした後に、補償後の画像データを得て、データ再構築をしてデータ信号ＤＡＴＡを生成し、データ駆動モジュール６０に送信し、更に、タイミングコントローラ１００はさらに上記検出駆動モジュール７０に検出信号の駆動信号ＳＣＣＳを提供し、上記走査駆動モジュール５０に走査信号ＳＣＡＮの駆動信号ＧＣＳを提供し、上記発光制御モジュール８０の発光制御信号出力線ＳＷに発光制御信号ＳＷＩＴＣＨの駆動信号を提供することに用いられる。
【0038】
具体的には、上記発光制御モジュール８０は、検知段階では、発光制御信号ＳＷＩＴＣＨの駆動信号に基づきデータ線３０を検出信号出力線ＳＬに連通するように制御し、表示段階では、発光制御信号ＳＷＩＴＣＨの駆動信号に基づき発光制御信号ＳＷＩＴＣＨを各発光制御線４０に送信すると同時に、各データ線３０を該データ線３０に対応するデータ信号出力端子１１０に対応して接続し、すなわち、検知段階では、各スイッチＫの第１端子が第３端子に電気的に接続され、表示段階では、各スイッチＫの第１端子が第２端子に電気的に接続される。
【0039】
好ましくは、上記走査駆動モジュール５０及び検出駆動モジュール７０は独立した２つの駆動回路であってもよく、同一駆動回路に集積されてもよく、上記データ駆動モジュール６０及び発光制御モジュール８０は独立した２つの駆動回路であってもよく、同一駆動回路に集積されてもよく、上記発光制御モジュール８０はさらにタイミングコントローラ１００に集積されてもよい。
【0040】
具体的には、上記発光制御信号ＳＷＩＴＣＨは周期的なパルス信号であり、上記発光制御信号ＳＷＩＴＣＨの高低電位の切り替えによって、第４薄膜トランジスタＴ４及び第５薄膜トランジスタＴ５を交互にオンし、第１電界発光素子Ｄ１及び第２電界発光素子Ｄ２を交互に発光させ、それにより単一の電界発光素子の連続発光時間を減少させ、電界発光素子の耐用年数を延ばすことができる。好適には、上記第１電界発光素子Ｄ１及び第２電界発光素子Ｄ２はＯＬＥＤ、又はＱＬＥＤである。
【0041】
上記のとおり、本発明は画素駆動回路及びその修復方法、表示装置を提供する。上記画素駆動回路は第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、コンデンサ、第１電界発光素子、及び第２電界発光素子を含み、発光制御信号によって第４及び第５薄膜トランジスタを交互にオンし、第１電界発光素子及び第２電界発光素子を交互に発光させるように制御でき、それにより第１電界発光素子及び第２電界発光素子の連続動作時間を減少させ、第１電界発光素子及び第２電界発光素子の耐用年数を延ばし、また、第１電界発光素子及び第２電界発光素子のうちの一方に故障が生じた場合、発光制御信号の電位を調整することによって、故障が生じていない他方の電界発光素子を連続的に動作させ、画素の正常な発光を確保することができる。
【0042】
以上で説明したものについては、当業者であれば、本発明の技術案及び技術発想に基づきほかの各種の対応する変更や変形を行うことができ、これらの変更や変形はすべて本発明の特許請求の範囲の保護範囲に属するべきである。