特許 6865598 磁気センサ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6865598

(24)【登録日】2021年4月8日

(45)【発行日】2021年4月28日

(54)【発明の名称】磁気センサ回路

(51)【国際特許分類】

   G01R 33/07 20060101AFI20210419BHJP

   H01L 43/06 20060101ALI20210419BHJP

【ＦＩ】

   G01R33/07

   H01L43/06 Z

【請求項の数】3

【全頁数】18

(21)【出願番号】特願2017-25887(P2017-25887)

(22)【出願日】2017年2月15日

(65)【公開番号】特開2018-132406(P2018-132406A)

(43)【公開日】2018年8月23日

【審査請求日】2019年11月6日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】森 良介

【審査官】 續山 浩二

(56)【参考文献】

【文献】 特開２００１−１５９６４６（ＪＰ，Ａ）

【文献】 特開平０９−３２９４６０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０２６２１６３（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００９／０２９５３８０（ＵＳ，Ａ１）

【文献】 特開２００８−１６４２９６（ＪＰ，Ａ）

【文献】 特開２０１１−６６４８６（ＪＰ，Ａ）

【文献】 特開２０００−３２９８０１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｒ ３３／０７

Ｈ０１Ｌ ４３／０６

(57)【特許請求の範囲】

【請求項1】

ホール素子に印加される磁界強度に応じた信号を出力する磁気センサ回路であって、
信号成分が互いに逆相かつオフセット成分が互いに逆相の２種類の信号である第１の信号と第２の信号とをそれぞれ出力する２個の出力端子を有する第１のホール素子と、
信号成分が互いに逆相かつオフセット成分が互いに逆相の２種類の信号であって、前記第１の信号の信号成分と同相の信号成分を有しかつ前記第１の信号のオフセット成分と逆相のオフセット成分を有する第３の信号と、前記第２の信号の信号成分と同相の信号成分を有しかつ前記第２の信号のオフセット成分と逆相のオフセット成分を有する第４の信号とをそれぞれ出力する２個の出力端子を有する第２のホール素子と、
前記第１の信号と前記第２の信号と前記第３の信号と前記第４の信号とのうちから、前記オフセット成分が互いに同相の場合には、前記信号成分が互いに逆相の信号を選択し、前記オフセット成分が互いに逆相の場合には、前記信号成分が互いに同相の信号を選択して、少なくとも２つの互いに種類が異なる信号を第１の出力信号として選択する信号切替部と、
前記信号切替部が選択する前記第１の出力信号が入力される２個の入力端子を有し、入力される前記第１の出力信号同士を演算することにより、前記第１の出力信号同士のオフセット成分を低減した第２の出力信号を出力する信号処理部と
を備え、
前記信号切替部は、前記第１のホール素子の２個の出力端子及び前記第２のホール素子の２個の出力端子と、前記信号処理部の２個の入力端子とを接続する経路上に設けられる磁気センサ回路。

【請求項2】

前記信号切替部が切り替える信号の種類に応じて、前記第２の出力信号の出力先を切り替える第２の信号切替部
を更に備える請求項１に記載の磁気センサ回路。

【請求項3】

前記第１のホール素子と、前記第２のホール素子と、前記信号切替部と、前記信号処理部と、前記第２の信号切替部とは、同じ半導体基板に形成される
請求項２に記載の磁気センサ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、磁気センサ回路に関する。

【背景技術】

【0002】

折りたたみ式携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータの回転位置検知センサとして磁気センサ回路が用いられている。

【0003】

磁気センサ回路には、磁電変換素子（例えば、ホール素子）と信号処理回路とが含まれる。この磁電変換素子は、印加される磁界強度又は磁束密度に応じた電圧信号を出力する。磁気変換素子から出力される電圧信号は、微小な電圧の信号である。信号処理回路は、磁気変換素子から出力される電圧信号を、信号処理回路が備える増幅器によって増幅する。
磁気センサ回路から出力される電圧信号には、磁電変換素子及び信号処理回路において、オフセット電圧が生じる。このオフセット電圧によって、磁場が印加されないゼロ磁場状態においても、磁気センサ回路からはゼロでない電圧が出力される。また、磁気センサ回路から出力される電圧には、ノイズによって誤差が生じる。このノイズは、上述したオフセット電圧、回路を構成する単体トランジスタが持つフリッカノイズ、単体トランジスタや抵抗素子が持つ熱雑音などにより生じる。

【0004】

従来、上述した電磁変換素子や増幅器が持つオフセット電圧の影響を低減する磁気センサ回路が知られている（例えば、特許文献１参照）。この従来の磁気センサ回路を図８に示す。磁気センサ回路８１００は、ホール素子８１ａと、ホール素子８１ｂと、信号処理回路８３とを備える。信号処理回路８３は、差動増幅器８４ａと、差動増幅器８４ｂと、演算器８６とを備える。差動増幅器８４ａ及び差動増幅器８４ｂは、完全差動増幅器として動作する。演算器８６は、加算器として動作する。

【0005】

磁気センサ回路８１００は、ホール素子８１ａから出力される信号を、差動増幅器８４ａの互いに異なる電子対に対して供給する。磁気センサ回路８１００は、ホール素子８１ｂから出力される信号を、差動増幅器８４ｂの互いに異なる電子対に対して出力する。
磁気センサ回路８１００は、差動増幅器８４ａ及び差動増幅器８４ｂによって増幅された信号を、演算器８６に出力する。演算器８６は、差動増幅器８４ａ及び差動増幅器８４ｂから出力される信号同士を加算することにより、ホール素子８１ａ及びホール素子８１ｂから出力される信号に含まれるオフセット電圧を低減する。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１４−１６３６９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上述した従来の磁気センサ回路８１００が備える差動増幅器８４ａ及び差動増幅器８４ｂは、バイポーラトランジスタによって構成される事が望ましい。これは、差動増幅器８４ａ及び差動増幅器８４ｂが、バイポーラトランジスタによって構成されている場合と、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスによって構成されている場合とを比較すると、ＣＭＯＳプロセスによって構成されている場合の方が、入力オフセット電圧が高い。また、ＣＭＯＳプロセスによって構成されている場合には、フリッカノイズなどのノイズが生じる。つまり、差動増幅器８４ａ及び差動増幅器８４ｂがＣＭＯＳプロセスによって構成されている場合には、磁電変換素子から出力される電圧信号は微小電圧のため、ノイズによって信号の品質が落ちてしまうという課題があった。

【0008】

本発明の目的は、フリッカノイズなどのノイズを低減することができる磁気センサ回路を提供することである。

【課題を解決するための手段】

【0009】

上述した課題を解決するために、本発明の実施形態の磁気センサ回路は以下のような構成とした。

【0010】

本発明の一実施形態は、ホール素子に印加される磁界強度に応じた信号を出力する磁気センサ回路であって、信号成分が互いに逆相かつオフセット成分が互いに逆相の２種類の信号である第１の信号と第２の信号とをそれぞれ出力する２個の出力端子を有する第１のホール素子と、信号成分が互いに逆相かつオフセット成分が互いに逆相の２種類の信号であって、前記第１の信号の信号成分と同相の信号成分を有しかつ前記第１の信号のオフセット成分と逆相のオフセット成分を有する第３の信号と、前記第２の信号の信号成分と同相の信号成分を有しかつ前記第２の信号のオフセット成分と逆相のオフセット成分を有する第４の信号とをそれぞれ出力する２個の出力端子を有する第２のホール素子と、前記第１の信号と前記第２の信号と前記第３の信号と前記第４の信号とのうちから、前記オフセット成分が互いに同相の場合には、前記信号成分が互いに逆相の信号を選択し、前記オフセット成分が互いに逆相の場合には、前記信号成分が互いに同相の信号を選択して、少なくとも２つの互いに種類が異なる信号を第１の出力信号として選択する信号切替部と、前記信号切替部が選択する前記第１の出力信号が入力される２個の入力端子を有し、入力される前記第１の出力信号同士を演算することにより、前記第１の出力信号同士のオフセット成分を低減した第２の出力信号を出力する信号処理部とを備え、前記信号切替部は、前記第１のホール素子の２個の出力端子及び前記第２のホール素子の２個の出力端子と、前記信号処理部の２個の入力端子とを接続する経路上に設けられている磁気センサ回路である。

【0011】

また、本発明の一実施形態の磁気センサ回路では、前記信号切替部が切り替える信号の種類に応じて、前記第２の出力信号の出力先を切り替える第２の信号切替部を更に備える。

【0012】

また、本発明の一実施形態の磁気センサ回路では、前記第１のホール素子と、前記第２のホール素子と、前記信号切替部と、前記信号処理部と、前記第２の信号切替部とは、同じ半導体基板に形成される。

【発明の効果】

【0013】

本発明によれば、フリッカノイズなどのノイズを低減することができる磁気センサ回路を提供できる。

【図面の簡単な説明】

【0014】

【図1】第１の実施形態に係る磁気センサ回路の回路図である。

【図2】第１の実施形態に係る差動増幅器の回路動作を示すタイムチャートである。

【図3】第２の実施形態に係る磁気センサ回路の回路図である。

【図4】第２の実施形態に係る差動増幅器の回路動作を示すタイムチャートである。

【図5】第２の実施形態に係る差動増幅器の回路動作を示すタイムチャートである。

【図6】第３の実施形態に係る磁気センサ回路の回路図である。

【図7】第３の実施形態に係る差動増幅器の回路動作を示すタイムチャートである。

【図8】従来の磁気センサ回路の回路図である。

【発明を実施するための形態】

【0015】

以下、本実施形態について、図面を参照して説明する。

【0016】

［第１の実施形態］
図１を参照して、第１の実施形態に係る磁気センサ回路の構成について説明する。
図１は、第１の実施形態に係る磁気センサ回路の回路図である。

【0017】

第１の実施形態に係る磁気センサ回路１００は、それぞれ磁電変換素子であるホール素子１ａと、ホール素子１ｂと、第１のスイッチ回路２と、信号処理回路３とを備える。ホール素子１ａとは、第１のホール素子の一例である。また、ホール素子１ｂとは、第２のホール素子の一例である。ホール素子１ａは、端子Ａと、端子Ｂと、端子Ｃと、端子Ｄとを備える。ホール素子１ｂは、端子Ｅと、端子Ｆと、端子Ｇと、端子Ｈとを備える。第１のスイッチ回路２は、第１のスイッチ２ａと第１のスイッチ２ｂとを備える。第１のスイッチ回路２は、信号切替部の一例である。信号処理回路３は、差動増幅器４と第２のスイッチ回路５とを備える。信号処理回路３は、信号処理部の一例である。差動増幅器４は、入力端子Ｖ５と、入力端子Ｖ６と、出力端子ＶＯ３と、出力端子ＶＯ４とを備える。第２のスイッチ回路５は、第２のスイッチ５ａと、第２のスイッチ５ｂと、第２のスイッチ５ｃと、第２のスイッチ５ｄとを備える。第２のスイッチ回路５は、第２の信号切替部の一例である。

【0018】

ホール素子１ａとホール素子１ｂとは、互いに近い位置に配置される。また、ホール素子１ａの端子Ａと端子Ｃとを結んだ直線と、ホール素子１ｂの端子Ｅと端子Ｇとを結んだ直線とが、互いに略平行の位置に配置される。また、ホール素子１ａの端子Ｂと端子Ｄとを結んだ直線と、ホール素子１ｂの端子Ｆと端子Ｈとを結んだ直線とが、互いに略平行の位置に配置される。上述のように２つのホール素子が配置されると、２つのホール素子に印加される磁界強度又は磁束密度を揃えることができる。これにより、２つのホール素子から出力される電圧信号の電圧の大きさを揃えることができる。
ホール素子１ａの端子Ａには、電源電圧が供給される。ホール素子１ａの端子Ｃには、接地電圧が供給される。
ホール素子１ｂの端子Ｈには、電源電圧が供給される。ホール素子１ｂの端子Ｆには、接地電圧が供給される。

【0019】

第１のスイッチ２ａは、入力端子Ｖ１と、入力端子Ｖ２と、出力端子ＶＯ１とを備える。入力端子Ｖ１は、ホール素子１ａの端子Ｂと接続される。入力端子Ｖ２は、ホール素子１ａの端子Ｄと接続される。出力端子ＶＯ１は、差動増幅器４の入力端子Ｖ５と接続される。
第１のスイッチ２ｂは、入力端子Ｖ３と、入力端子Ｖ４と、出力端子ＶＯ２とを備える。入力端子Ｖ３は、ホール素子１ｂの端子Ｅと接続される。入力端子Ｖ４は、ホール素子１ｂの端子Ｇと接続される。出力端子ＶＯ２は、差動増幅器４の入力端子Ｖ６と接続される。

【0020】

第２のスイッチ回路５は、入力端子Ｖ７と、入力端子Ｖ８と、出力端子ＶＯ５と、出力端子ＶＯ６とを備える。
入力端子Ｖ７は、第２のスイッチ５ａ及び第２のスイッチ５ｃと接続される。第２のスイッチ５ａは、出力端子ＶＯ５と接続される。第２のスイッチ５ｃは、出力端子ＶＯ６と接続される。
入力端子Ｖ８は、第２のスイッチ５ｂ及び第２のスイッチ５ｄと接続される。第２のスイッチ５ｂは、出力端子ＶＯ５と接続される。第２のスイッチ５ｄは、出力端子ＶＯ６と接続される。

【0021】

［磁気センサ回路１００の動作の概要］
次に、本実施形態の磁気センサ回路１００の動作を説明する。
磁気センサ回路１００は、ホール素子１ａ及びホール素子１ｂに印加される磁界強度又は磁束密度に応じた信号を出力する。
ホール素子１ａ及びホール素子１ｂは、印加される磁界強度又は磁束密度に応じた電圧信号を、ホール素子信号として出力する。このホール素子信号の電圧には、信号成分を示す電圧とオフセット成分を示すオフセット電圧とが含まれる。

【0022】

ここで、ホール素子１ａ及びホール素子１ｂから出力されるホール素子信号について説明する。ホール素子１ａ及びホール素子１ｂから出力されるホール素子信号を、式（１）から式（４）に示す。なお、式（１）から式（４）に含まれるＶｓｉｇは、ホール素子１ａ及びホール素子１ｂから出力される信号成分の電圧を示す。式（１）から式（４）に含まれるＶｏｓは、ホール素子１ａ及びホール素子１ｂから出力されるオフセット成分の電圧を示す。
ホール素子１ａの端子Ｂから出力されるホール素子信号Ｖ_T2を式（１）に示す。ここで、ホール素子信号Ｖ_T2は、第１の信号の一例である。

【0023】

【数1】

【0024】

ホール素子１ａの端子Ｄから出力されるホール素子信号Ｖ_T4を式（２）に示す。ここで、ホール素子信号Ｖ_T4は、第２の信号の一例である。

【0025】

【数2】

【0026】

つまり、ホール素子１ａは、信号成分が互いに逆相かつオフセット成分が互いに逆相の２種類の信号である第１の信号と第２の信号とを出力する。

【0027】

ホール素子１ｂの端子Ｅから出力されるホール素子信号Ｖ_T1を式（３）に示す。ここで、ホール素子信号Ｖ_T1は、第３の信号の一例である。ホール素子信号Ｖ_T1は、ホール素子信号Ｖ_T2の信号成分と同相の信号成分を有しかつホール素子信号Ｖ_T2のオフセット成分と逆相のオフセット成分を有する。

【0028】

【数3】

【0029】

ホール素子１ｂの端子Ｇから出力されるホール素子信号Ｖ_T3を式（４）に示す。ここで、ホール素子信号Ｖ_T3は、第４の信号の一例である。ホール素子信号Ｖ_T3は、ホール素子信号Ｖ_T4の信号成分と同相の信号成分を有しかつホール素子信号Ｖ_T4のオフセット成分と逆相のオフセット成分を有する。

【0030】

【数4】

【0031】

つまり、ホール素子１ｂは、信号成分が互いに逆相かつオフセット成分が互いに逆相の２種類の信号であって、ホール素子信号Ｖ_T1と、ホール素子信号Ｖ_T3とを出力する。

【0032】

次に、第１のスイッチ回路２について説明する。
第１のスイッチ回路２は、ホール素子信号Ｖ_T1とホール素子信号Ｖ_T2とホール素子信号Ｖ_T3とホール素子信号Ｖ_T4とのうちから、少なくとも２つの互いに種類が異なる信号を第１の出力信号として選択する。第１のスイッチ回路２の出力端子ＶＯ１は、選択したホール素子信号を信号Ｓ１として出力する。第１のスイッチ回路２の出力端子ＶＯ２は、選択したホール素子信号を信号Ｓ２として出力する。第１の出力信号とは、第１のスイッチ回路２から出力される信号Ｓ１及び信号Ｓ２である。具体的には、第１のスイッチ回路２は、オフセット成分同士が互いに同相の場合には、信号成分同士が互いに逆相の信号を選択する。また、第１のスイッチ回路２は、オフセット成分同士が互いに逆相の場合には、信号成分同士が互いに同相の信号を選択する。

【0033】

より具体的には、第１のスイッチ２ａがホール素子信号Ｖ_T2を選択する場合には、第１のスイッチ２ｂはホール素子信号Ｖ_T3を選択する。この第１のスイッチ２ａがホール素子信号Ｖ_T2を選択し、第１のスイッチ２ｂがホール素子信号Ｖ_T3を選択する状態を、第１相とも記載する。

【0034】

また、第１のスイッチ２ａがホール素子信号Ｖ_T4を選択する場合には、第１のスイッチ２ｂはホール素子信号Ｖ_T1を選択する。この第１のスイッチ２ａがホール素子信号Ｖ_T4を選択し、第１のスイッチ２ｂがホール素子信号Ｖ_T1を選択する状態を、第２相とも記載する。

【0035】

第１のスイッチ回路２は、この一例では、不図示の発振器からの信号に応じて第１相と、第２相とを切り替える。この発振器は、数百（ｋＨｚ）の周波数の信号を出力する。この発振器が出力する信号の周波数のことを、クロック周波数とも記載する。第１のスイッチ回路２は、クロック周波数に応じて第１相と第２相とを、交互に切り替える。

【0036】

信号処理回路３は、第１のスイッチ回路２が選択する第１の出力信号同士を演算することにより、第１の出力信号同士のオフセット成分を低減した第２の出力信号を出力する。具体的には、差動増幅器４は、入力端子Ｖ５に供給される信号Ｓ１と、入力端子Ｖ６に供給される信号Ｓ２との差を演算する。差動増幅器４は、出力端子ＶＯ３から信号Ｓ３を出力する。また、差動増幅器４は、出力端子ＶＯ４から、信号Ｓ４を出力する。この信号Ｓ３及び信号Ｓ４は、差動信号である。第２の出力信号には、この信号Ｓ３と信号Ｓ４とが含まれる。

【0037】

ここで、図２を参照して、差動増幅器４に供給される第１の出力信号と、差動増幅器４から出力される第２の出力信号の一例について説明する。
図２は、第１の実施形態に係る差動増幅器４の回路動作を示すタイムチャートである。

【0038】

図２（Ａ）に、入力端子Ｖ５に供給される信号Ｓ１のタイムチャートを示す。図２（Ｂ）に、入力端子Ｖ６に供給される信号Ｓ２のタイムチャートを示す。図２（Ｃ）に、出力端子ＶＯ３から出力される信号Ｓ３のタイムチャートを示す。
図２（Ａ）から（Ｃ）に示すように、第１相Ｐ１では、入力端子Ｖ５には式（１）に示すホール素子信号Ｖ_T2が入力され、入力端子Ｖ６には、式（４）に示すホール素子信号Ｖ_T3が供給される。差動増幅器４は、ホール素子信号Ｖ_T2からホール素子信号Ｖ_T3を減算する。具体的には、差動増幅器４は、ホール素子信号Ｖ_T3の正負を反転する。差動増幅器４は、反転したホール素子信号Ｖ_T3と、ホール素子信号Ｖ_T2とを加算する。差動増幅器４は、減算した電圧信号を信号Ｓ３として、出力端子ＶＯ３から出力する。

【0039】

また、第２相Ｐ２では、入力端子Ｖ５には式（２）に示すホール素子信号Ｖ_T4が入力され、入力端子Ｖ６には式（３）に示すホール素子信号Ｖ_T1が供給される。差動増幅器４は、ホール素子信号Ｖ_T4からホール素子信号Ｖ_T1を減算する。具体的には、差動増幅器４は、ホール素子信号Ｖ_T1の正負を反転する。差動増幅器４は、反転したホール素子信号Ｖ_T1と、ホール素子信号Ｖ_T4とを加算する。差動増幅器４は、減算した電圧信号を信号Ｓ３として、出力端子ＶＯ３から出力する。

【0040】

出力端子ＶＯ４は、出力端子ＶＯ３から出力される電圧信号とは電圧が逆相の信号を、信号Ｓ４として出力する。
差動増幅器４は、第１のスイッチ回路２が第１相Ｐ１の場合には、出力端子ＶＯ３から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３を出力し、出力端子ＶＯ４から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ４を出力する。ここで、Ａｏｐとは、差動増幅器４の増幅率である。また、差動増幅器４は、第１のスイッチ回路２が第２相Ｐ２の場合には、出力端子ＶＯ３から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３を出力し、出力端子ＶＯ４から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ４を出力する。

【0041】

この出力端子ＶＯ３から出力される信号Ｓ３は、オフセット成分Ｖｏｓが低減された信号である。また、出力端子ＶＯ４から出力される信号Ｓ４は、オフセット成分Ｖｏｓが低減された信号である。

【0042】

次に、第２のスイッチ回路５の回路動作について説明する。第２のスイッチ回路５は、入力端子Ｖ７から供給される信号Ｓ３と、入力端子Ｖ８から供給される信号Ｓ４との出力先を、第１のスイッチ回路２が切り替える信号の種類に応じて切り替える。具体的には、第２のスイッチ回路５は、第１のスイッチ回路２が信号を選択する動作に同期させて出力する信号を切り替える。

【0043】

より具体的には、第１のスイッチ回路２が第１相Ｐ１の場合には、第２のスイッチ回路５は、第２のスイッチ５ａと、第２のスイッチ５ｄとを導通状態にする。また、第２のスイッチ回路５は、第２のスイッチ５ｂと、第２のスイッチ５ｃとを非導通状態にする。この場合には、出力端子ＶＯ５からは、入力端子Ｖ７から供給される信号Ｓ３が出力される。また、出力端子ＶＯ６からは、入力端子Ｖ８から供給される信号Ｓ４が出力される。

【0044】

また、第１のスイッチ回路２が第２相Ｐ２の場合には、第２のスイッチ回路５は、第２のスイッチ５ｂと、第２のスイッチ５ｃとを導通状態にする。また、第２のスイッチ回路５は、第２のスイッチ５ａと、第２のスイッチ５ｄとを非導通状態にする。この場合には、出力端子ＶＯ５からは、入力端子Ｖ８から供給される信号Ｓ４が出力される。また、出力端子ＶＯ６からは、入力端子Ｖ７から供給される信号Ｓ３が出力される。

【0045】

なお、上述した第２のスイッチ回路５は必須ではない。第２のスイッチ回路５は、差動増幅器４から出力された増幅後の電圧信号の周波数を、元の電圧信号の周波数に戻す回路である。この増幅後の電圧信号は、ホール素子１ａ及びホール素子１ｂから供給される微小電圧信号よりも大きな電圧の信号である。この増幅後の電圧信号は、増幅前の電圧信号と比較すると、ノイズの影響を受けにくい。この増幅後の電圧信号は、ノイズの影響を受けにくいため、様々な信号処理をすることができる。

【0046】

以上をまとめると、第１の実施形態に係る磁気センサ回路１００は、チョッピング回路を構成する。このチョッピング回路は、ホール素子１ａと、ホール素子１ｂと、第１のスイッチ回路２とから構成される。この第１のスイッチ回路２は、オフセット成分が低減する組み合わせのホール素子信号を選択する。差動増幅器４は、第１のスイッチ回路２が選択したホール素子信号同士を演算することにより、ホール素子から生じるノイズであるオフセット成分を低減する。また、チョッピング回路は、第１のスイッチ回路２が選択したホール素子信号の周波数域を、第１のスイッチ回路２が選択するホール素子信号を切り替えるクロック周波数域に変調する。フリッカノイズの周波数は、低周波数域のノイズである。この低周波数域のノイズを除去することにより、フリッカノイズを除去することができる。つまり、差動増幅器４から生じるフリッカノイズは、上述したチョッピング回路と不図示の後置フィルタとによって除去することができる。これにより、フリッカノイズなどのノイズを低減することができる磁気センサ回路１００を提供することができる。

【0047】

また、第１のスイッチ回路２は、従来技術のスピニングカレントに用いられるスイッチ回路よりも小型のスイッチを用いることができる。スピニングカレントとは、ホール素子に供給される電源の端子と、ホール素子から出力されるホール素子信号を取り出す端子とを切り替えることにより、ホール素子から生じるオフセット成分を低減する技術である。このホール素子に供給される電源の端子を切り替えるスイッチは、ホール素子信号を切り替える第１のスイッチ回路２よりも大きなスイッチである。また、電源の端子を切り替えることにより生じるスイッチングノイズと、ホール素子信号を切り替えることにより生じるスイッチングノイズとを比較すると、ホール素子信号を切り替えるスイッチングノイズの方が生じるノイズが小さい。これにより、第１のスイッチ回路２は、スピニングカレントに用いられるスイッチ回路よりも小型のスイッチを用いることができる。また、第１のスイッチ回路２は、スピニングカレントに用いられるスイッチ回路よりもスイッチングノイズを低減することができる。

【0048】

上述した説明では、差動増幅器４が減算器の場合について説明したが、これに限られない。差動増幅器４は、加算器であってもよい。差動増幅器４が加算器の場合には、第１のスイッチ回路２は、信号成分が同相かつオフセット成分が逆相の信号を選択する。例えば、第１のスイッチ回路２は、上述したホール素子信号Ｖ_T2とホール素子信号Ｖ_T1とを、第１相として選択する。また、第１のスイッチ回路２は、上述したホール素子信号Ｖ_T4とホール素子信号Ｖ_T3とを、第２相として選択する。

【0049】

なお、ホール素子１ａと、ホール素子１ｂと、第１のスイッチ回路２と、差動増幅器４と、第２のスイッチ回路５とは、同じ半導体基板に形成されてもよい。この場合には、半導体基板は、ＣＭＯＳプロセスによって製造することができる。従来技術の差動増幅器４は、フリッカノイズを生じないバイポーラトランジスタを用いることが望ましかった。これは、ＣＭＯＳデバイスで生じるオフセット成分及びフリッカノイズを低減するためである。しかし、バイポーラトランジスタによって構成する場合には、半導体基板のプロセスコストがＣＭＯＳよりも高価であり、半導体基板の大きさも大きい。つまり、磁気センサ回路１００は、チョッピング回路を備えることでホール素子信号と差動増幅器４で生じるフリッカノイズとの周波数域を分離することができ、ＣＭＯＳプロセスによって製造することにより、安価に、半導体基板の大きさもより小さく製造することができる。

【0050】

［第２の実施形態］
ここまでは、信号処理回路が１つの差動増幅器を備える構成について説明した。次に、図３を参照して、信号処理回路が２つの差動増幅器を備える構成について説明する。なお、第１の実施形態と同一の構成及び動作については、同一の符号を付してその説明を省略する。
図３は、第２の実施形態に係る磁気センサ回路の回路図である。

【0051】

第２の実施形態に係る磁気センサ回路３１００は、それぞれ磁電変換素子であるホール素子１ａと、ホール素子１ｂと、第１のスイッチ回路３２と、信号処理回路３３とを備える。第１のスイッチ回路３２は、第１のスイッチ３２ａと、第１のスイッチ３２ｂと、第１のスイッチ３２ｃと、第１のスイッチ３２ｄとを備える。端子信号処理回路３３は、差動増幅器３４ａと、差動増幅器３４ｂと、減算器３６と、第２のスイッチ回路３５とを備える。

【0052】

差動増幅器３４ａは、入力端子Ｖ３９と、入力端子Ｖ４０と、出力端子ＶＯ３５と、出力端子ＶＯ３６とを備える。
差動増幅器３４ｂは、入力端子Ｖ４１と、入力端子Ｖ４２と、出力端子ＶＯ３７と、出力端子ＶＯ３８とを備える。

【0053】

減算器３６は、入力端子Ｖ４３と、入力端子Ｖ４４と、入力端子Ｖ４５と、入力端子Ｖ４６と、出力端子ＶＯ３９と、出力端子ＶＯ４０とを備える。この減算器３６は、第１の出力信号同士の演算に用いる演算器の一例である。
第２のスイッチ回路３５は、入力端子Ｖ４７と、入力端子Ｖ４８と、出力端子ＶＯ４１と、出力端子ＶＯ４２とを備える。

【0054】

第１のスイッチ３２ａは、入力端子Ｖ３１と、入力端子Ｖ３２と、出力端子ＶＯ３１とを備える。入力端子Ｖ３１は、ホール素子１ａの端子Ｂと接続される。入力端子Ｖ３２は、ホール素子１ａの端子Ｄと接続される。出力端子ＶＯ３１は、差動増幅器３４ａの入力端子Ｖ３９と接続される。
第１のスイッチ３２ｂは、入力端子Ｖ３３と、入力端子Ｖ３４と、出力端子ＶＯ３２とを備える。入力端子Ｖ３３は、ホール素子１ｂの端子Ｅと接続される。入力端子Ｖ３４は、ホール素子１ｂの端子Ｇと接続される。出力端子ＶＯ３２は、差動増幅器３４ａの入力端子Ｖ４０と接続される。

【0055】

第１のスイッチ３２ｃは、入力端子Ｖ３５と、入力端子Ｖ３６と、出力端子ＶＯ３３とを備える。入力端子Ｖ３５は、ホール素子１ａの端子Ｂと接続される。入力端子Ｖ３６は、ホール素子１ａの端子Ｄと接続される。出力端子ＶＯ３３は、差動増幅器３４ｂの入力端子Ｖ４１と接続される。
第１のスイッチ３２ｄは、入力端子Ｖ３７と、入力端子Ｖ３８と、出力端子ＶＯ３４とを備える。入力端子Ｖ３７は、ホール素子１ｂの端子Ｅと接続される。入力端子Ｖ３８は、ホール素子１ｂの端子Ｇと接続される。出力端子ＶＯ３４は、差動増幅器３４ｂの入力端子Ｖ４２と接続される。

【0056】

差動増幅器３４ａの出力端子ＶＯ３５は、減算器３６の入力端子Ｖ４３と接続される。差動増幅器３４ａの出力端子ＶＯ３６は、減算器３６の入力端子Ｖ４４と接続される。
差動増幅器３４ｂの出力端子ＶＯ３７は、減算器３６の入力端子Ｖ４５と接続される。差動増幅器３４ｂの出力端子ＶＯ３８は、減算器３６の入力端子Ｖ４６と接続される。

【0057】

減算器３６の出力端子ＶＯ３９は、第２のスイッチ回路３５の入力端子Ｖ４７と接続される。
減算器３６の出力端子ＶＯ４０は、第２のスイッチ回路３５の入力端子Ｖ４８と接続される。

【0058】

第２のスイッチ回路３５の入力端子Ｖ４７は、第２のスイッチ３５ａ及び第２のスイッチ３５ｃと接続される。第２のスイッチ３５ａは、出力端子ＶＯ４１と接続される。第２のスイッチ５ｃは、出力端子ＶＯ４２と接続される。
入力端子Ｖ４８は、第２のスイッチ３５ｂ及び第２のスイッチ３５ｄと接続される。第２のスイッチ３５ｂは、出力端子ＶＯ４１と接続される。第２のスイッチ３５ｄは、出力端子ＶＯ４２と接続される。

【0059】

［磁気センサ回路３１００の動作の概要］
次に、磁気センサ回路３１００の動作を説明する。
第１のスイッチ回路３２は、ホール素子１ａ及びホール素子１ｂから供給されたホール素子信号を選択する。第１のスイッチ３２ａは、選択したホール素子信号を信号Ｓ３１として出力する。第１のスイッチ３２ｂは、選択したホール素子信号を信号Ｓ３２として出力する。第１のスイッチ３２ｃは、選択したホール素子信号を信号Ｓ３３として出力する。第１のスイッチ３２ｄは、選択したホール素子信号を信号Ｓ３４として出力する。本実施形態の第１の出力信号には、信号Ｓ３１と、信号Ｓ３２と、信号Ｓ３３と、信号Ｓ３４とが含まれる。

【0060】

第１のスイッチ回路３２は、第１の実施形態と同様に、第１相と、第２相との２種類の状態を交互に切り替える。
第１のスイッチ回路３２が、第１相の場合について説明する。
第１のスイッチ３２ａは、入力端子Ｖ３１に供給されるホール素子信号Ｖ_T2を選択する。第１のスイッチ３２ｂは、入力端子Ｖ３４に供給されるホール素子信号Ｖ_T3を選択する。第１のスイッチ３２ｃは、入力端子Ｖ３６に供給されるホール素子信号Ｖ_T4を選択する。第１のスイッチ３２ｄは、入力端子Ｖ３７に供給されるホール素子信号Ｖ_T1を選択する。

【0061】

次に、第１のスイッチ回路３２が、第２相の場合について説明する。
第１のスイッチ３２ａは、入力端子Ｖ３２に供給されるホール素子信号Ｖ_T4を選択する。第１のスイッチ３２ｂは、入力端子Ｖ３３に供給されるホール素子信号Ｖ_T1を選択する。第１のスイッチ３２ｃは、入力端子Ｖ３５に供給されるホール素子信号Ｖ_T2を選択する。第１のスイッチ３２ｄは、入力端子Ｖ３８に供給されるホール素子信号Ｖ_T3を選択する。

【0062】

差動増幅器３４ａは、入力端子Ｖ３９及び入力端子Ｖ４０に供給される電圧信号の差を演算する。差動増幅器３４ａは、出力端子ＶＯ３５及び出力端子ＶＯ３６から、演算した電圧信号である差動信号を出力する。
差動増幅器３４ｂは、入力端子Ｖ４１及び入力端子Ｖ４２に供給される電圧信号の差を演算する。差動増幅器３４ｂは、出力端子ＶＯ３７及び出力端子ＶＯ３８から、演算した電圧信号である差動信号を出力する。

【0063】

ここで、図４を参照して、差動増幅器３４ａに供給される第１の出力信号と、差動増幅器３４ａから出力される差動信号の一例について説明する。
図４は、第２の実施形態に係る差動増幅器３４ａの回路動作を示すタイムチャートである。

【0064】

図４（Ａ）に、入力端子Ｖ３９に供給される信号Ｓ３１のタイムチャートを示す。図４（Ｂ）に、入力端子Ｖ４０に供給される信号Ｓ３２のタイムチャートを示す。図４（Ｃ）に、出力端子ＶＯ３５から出力される信号Ｓ３５のタイムチャートを示す。
図４（Ａ）から（Ｃ）に示すように、第１相Ｐ１では、入力端子Ｖ３９には式（１）に示すホール素子信号Ｖ_T2が入力され、入力端子Ｖ４０には式（４）に示すホール素子信号Ｖ_T3が供給される。差動増幅器３４ａは、ホール素子信号Ｖ_T2からホール素子信号Ｖ_T3を減算する。差動増幅器３４ａは、この減算した電圧信号を信号Ｓ３５として、出力端子ＶＯ３５から出力する。具体的には、差動増幅器３４ａは、ホール素子信号Ｖ_T3の正負を反転する。差動増幅器３４ａは、反転したホール素子信号Ｖ_T3と、ホール素子信号Ｖ_T2とを加算する。

【0065】

また、第２相Ｐ２では、入力端子Ｖ３９には式（２）に示すホール素子信号Ｖ_T4が入力され、入力端子Ｖ４０には式（３）に示すホール素子信号Ｖ_T1が供給される。差動増幅器３４ａは、ホール素子信号Ｖ_T4からホール素子信号Ｖ_T1を減算する。差動増幅器３４ａは、この減算した電圧信号を信号Ｓ３５として、出力端子ＶＯ３５から出力する。具体的には、差動増幅器３４ａは、ホール素子信号Ｖ_T1の正負を反転する。差動増幅器３４ａは、反転したホール素子信号Ｖ_T1と、ホール素子信号Ｖ_T4とを加算する。

【0066】

出力端子ＶＯ３６は、出力端子ＶＯ３５に出力される電圧信号とは電圧が逆相の信号を、信号Ｓ３６として出力する。この一例では、差動増幅器３４ａは、第１のスイッチ回路３２が第１相の場合には、出力端子ＶＯ３５から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３５を出力し、出力端子ＶＯ３６から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３６を出力する。差動増幅器３４ａは、第１のスイッチ回路３２が第２相の場合には、出力端子ＶＯ３５から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３５を出力し、出力端子ＶＯ３６から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３６を出力する。ここで、Ａｏｐとは、差動増幅器３４ａの増幅率である。

【0067】

次に、図５を参照して、差動増幅器３４ｂに供給される第１の出力信号と、差動増幅器３４ｂから出力される差動信号の一例について説明する。
図５は、第２の実施形態に係る差動増幅器３４ｂの回路動作を示すタイムチャートである。

【0068】

図５（Ａ）に、入力端子Ｖ４１に供給される信号Ｓ３３のタイムチャートを示す。図５（Ｂ）に、入力端子Ｖ４２に供給される信号Ｓ３４のタイムチャートを示す。図５（Ｃ）に、出力端子ＶＯ３７から出力される信号Ｓ３７のタイムチャートを示す。
図５（Ａ）から（Ｃ）に示すように、第１相Ｐ１では、入力端子Ｖ４１には、式（２）に示すホール素子信号Ｖ_T4が入力され、入力端子Ｖ４２には、式（３）に示すホール素子信号Ｖ_T1が供給される。差動増幅器３４ｂは、ホール素子信号Ｖ_T4からホール素子信号Ｖ_T1を減算する。差動増幅器３４ｂは、この減算した電圧信号を信号Ｓ３７として、出力端子ＶＯ３７から出力する。具体的には、差動増幅器３４ｂは、ホール素子信号Ｖ_T1の正負を反転する。差動増幅器３４ｂは、反転したホール素子信号Ｖ_T1と、ホール素子信号Ｖ_T4とを加算する。

【0069】

また、第２相Ｐ２では、入力端子Ｖ４１には、式（１）に示すホール素子信号Ｖ_T2が入力され、入力端子Ｖ４２には式（４）に示すホール素子信号Ｖ_T3が供給される。差動増幅器３４ｂは、ホール素子信号Ｖ_T2からホール素子信号Ｖ_T3を減算する。差動増幅器３４ｂは、この減算した電圧信号を信号Ｓ３７として、出力端子ＶＯ３７から出力する。具体的には、差動増幅器３４ｂは、ホール素子信号Ｖ_T3の正負を反転する。差動増幅器３４ｂは、反転したホール素子信号Ｖ_T2と、ホール素子信号Ｖ_T3とを加算する。

【0070】

出力端子ＶＯ３８は、出力端子ＶＯ３７に出力される電圧信号とは電圧が逆相の信号を、信号Ｓ３８として出力する。この一例では、差動増幅器３４ｂは、第１のスイッチ回路３２が第１相の場合には、出力端子ＶＯ３７から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３７を出力し、出力端子ＶＯ３８から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３８を出力する。差動増幅器３４ｂは、第１のスイッチ回路３２が第２相の場合には、出力端子ＶＯ３７から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３７を出力し、出力端子ＶＯ３８から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３８を出力する。ここで、Ａｏｐとは、差動増幅器３４ｂの増幅率である。

【0071】

次に、減算器３６の動作について説明する。減算器３６は、入力端子Ｖ４３から供給される信号Ｓ３５と、入力端子Ｖ４５から供給される信号Ｓ３７とを減算する。入力端子Ｖ４３から供給される信号Ｓ３５と、入力端子Ｖ４５から供給される信号Ｓ３７とは、逆相の信号である。
また、減算器３６は、入力端子Ｖ４４から供給される信号Ｓ３６と、入力端子Ｖ４６から供給される信号Ｓ３８とを減算する。入力端子Ｖ４４から供給される信号Ｓ３６と、入力端子Ｖ４６から供給される信号Ｓ３８とは、逆相の信号である。
つまり、減算器３６は、信号成分を強調した信号を出力する。この減算器３６から出力される信号Ｓ３９及び信号Ｓ４０は、第２の出力信号の一例である。

【0072】

次に、第２のスイッチ回路３５の回路動作について説明する。第２のスイッチ回路３５は、入力端子Ｖ４７から供給される信号Ｓ３９と、入力端子Ｖ４８から供給される信号Ｓ４０との出力先を、第１のスイッチ回路３２が切り替える信号の種類に応じて切り替える。具体的には、第２のスイッチ回路３５は、第１のスイッチ回路３２が信号を選択する動作に同期させて出力する信号を切り替える。

【0073】

より具体的には、第１のスイッチ回路３２が第１相の場合には、第２のスイッチ回路３５は、第２のスイッチ３５ａと、第２のスイッチ３５ｄとを導通状態にする。また、第２のスイッチ回路３５は、第２のスイッチ３５ｂと、第２のスイッチ３５ｃとを非導通状態にする。この場合には、出力端子ＶＯ４１からは、入力端子Ｖ４７から供給される信号Ｓ３９が出力される。また、出力端子ＶＯ４２からは、入力端子Ｖ４８から供給される信号Ｓ４０が出力される。

【0074】

また、第１のスイッチ回路３２が第２相の場合には、第２のスイッチ回路３５は、第２のスイッチ５ｂと、第２のスイッチ５ｃとを導通状態にする。また、第２のスイッチ回路３５は、第２のスイッチ５ａと、第２のスイッチ５ｄとを非導通状態にする。この場合には、出力端子ＶＯ４１からは、入力端子Ｖ４８から供給される信号Ｓ４０が出力される。また、出力端子ＶＯ４２からは、入力端子Ｖ４７から供給される信号Ｓ３９が出力される。

【0075】

［第３の実施形態］
ここで、図６から図７までを参照して、信号処理回路が加算器を備える場合の回路について説明する。なお、上述した第１の実施形態及び第２の実施形態と同一の構成及び動作については、同一の符号を付してその説明を省略する。
図６は、第３の実施形態に係る磁気センサ回路の回路図である。

【0076】

磁気センサ回路６１００と、上述した磁気センサ回路３１００とは、破線ＷＭに示すホール素子１ａ及びホール素子１ｂと、第１のスイッチ回路３２の一部との接続とが異なる。また、磁気センサ回路６１００が備える信号処理回路６３は、加算器６６を備える。加算器６６は、差動増幅器３４ａ及び差動増幅器３４ｂからそれぞれ供給される信号を加算する。

【0077】

第１のスイッチ３２ｃの入力端子Ｖ３５は、ホール素子１ｂの端子Ｇと接続される。第１のスイッチ３２ｃの入力端子Ｖ３６は、ホール素子１ｂの端子Ｅと接続される。
第１のスイッチ３２ｄの入力端子Ｖ３７は、ホール素子１ａの端子Ｄと接続される。第１のスイッチ３２ｄの入力端子Ｖ３８は、ホール素子１ａの端子Ｂと接続される。

【0078】

加算器６６は、入力端子Ｖ６１と、入力端子Ｖ６２と、入力端子Ｖ６３と、入力端子Ｖ６４と、出力端子ＶＯ６１と、出力端子ＶＯ６２とを備える。
差動増幅器３４ａの出力端子ＶＯ３５は、加算器６６の入力端子Ｖ６１と接続される。差動増幅器３４ａの出力端子ＶＯ３６は、加算器６６の入力端子Ｖ６２と接続される。
差動増幅器３４ｂの出力端子ＶＯ３７は、加算器６６の入力端子Ｖ６３と接続される。差動増幅器３４ｂの出力端子ＶＯ３８は、加算器６６の入力端子Ｖ６４と接続される。

【0079】

加算器６６の出力端子ＶＯ６１は、第２のスイッチ回路３５の入力端子Ｖ４７と接続される。
加算器６６の出力端子ＶＯ６２は、第２のスイッチ回路３５の入力端子Ｖ４８と接続される。

【0080】

［磁気センサ回路６１００の動作の概要］
次に、磁気センサ回路６１００の動作を説明する。
第１のスイッチ回路３２が、第１相の場合について説明する。
第１のスイッチ３２ｃは、入力端子Ｖ３６から供給されるホール素子信号Ｖ_T1を選択する。第１のスイッチ３２ｄは、入力端子Ｖ３７から供給されるホール素子信号Ｖ_T4を選択する。

【0081】

次に、第１のスイッチ回路３２が、第２相の場合について説明する。
第１のスイッチ３２ｃは、入力端子Ｖ３５から供給されるホール素子信号Ｖ_T3を選択する。第１のスイッチ３２ｄは、入力端子Ｖ３８から供給されるホール素子信号Ｖ_T2を選択する。

【0082】

ここで、図７を参照して、差動増幅器３４ｂに供給される第１の出力信号と、差動増幅器３４ａから出力される差動信号の一例について説明する。なお、差動増幅器３４ａに入出力される信号は、図４に示す信号と同一である。
図７は、第３の実施形態に係る差動増幅器３４ｂの回路動作を示すタイムチャートである。

【0083】

図７（Ａ）に、入力端子Ｖ４１に供給されるホール素子信号のタイムチャートを示す。図７（Ｂ）に、入力端子Ｖ４２に供給されるホール素子信号のタイムチャートを示す。図７（Ｃ）に、出力端子ＶＯ３７から出力される電圧信号のタイムチャートを示す。
図７（Ａ）から（Ｃ）に示すように、第１相Ｐ１では、入力端子Ｖ４１には、式（３）に示すホール素子信号Ｖ_T1が入力され、入力端子Ｖ４２には、式（２）に示すホール素子信号Ｖ_T4が供給される。差動増幅器３４ｂは、ホール素子信号Ｖ_T1からホール素子信号Ｖ_T4を減算する。差動増幅器３４ｂは、この減算した電圧信号を信号Ｓ３７として、出力端子ＶＯ３７から出力する。具体的には、差動増幅器３４ｂは、ホール素子信号Ｖ_T4の正負を反転する。差動増幅器３４ｂは、反転したホール素子信号Ｖ_T4と、ホール素子信号Ｖ_T1とを加算する。

【0084】

また、第２相Ｐ２では、入力端子Ｖ４１には、式（４）に示すホール素子信号Ｖ_T3が入力され、入力端子Ｖ４２には式（１）に示すホール素子信号Ｖ_T2が供給される。差動増幅器３４ｂは、ホール素子信号Ｖ_T2からホール素子信号Ｖ_T3を減算する。差動増幅器３４ｂは、この減算した電圧信号を信号Ｓ３７として、出力端子ＶＯ３７から出力する。具体的には、差動増幅器３４ｂは、ホール素子信号Ｖ_T3の正負を反転する。差動増幅器３４ｂは、反転したホール素子信号Ｖ_T3と、ホール素子信号Ｖ_T2とを加算する。

【0085】

出力端子ＶＯ３８は、出力端子ＶＯ３７から出力される電圧信号とは電圧が逆相の信号を、信号Ｓ３８として出力する。この一例では、差動増幅器３４ｂは、第１のスイッチ回路３２が第１相の場合には、出力端子ＶＯ３７から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３７を出力し、出力端子ＶＯ３８から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３８を出力する。差動増幅器３４ｂは、第１のスイッチ回路３２が第２相の場合には、出力端子ＶＯ３７から電圧が−Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３７を出力し、出力端子ＶＯ３８から電圧が＋Ａｏｐ×Ｖｓｉｇ／２の信号Ｓ３８を出力する。ここで、Ａｏｐとは、差動増幅器３４ａの増幅率である。

【0086】

次に、加算器６６の動作について説明する。加算器６６は、入力端子Ｖ６１から供給される信号Ｓ３５と、入力端子Ｖ６３から供給される信号Ｓ３７とを加算する。入力端子Ｖ６１から供給される信号Ｓ３５と、入力端子Ｖ６３から供給される信号Ｓ３７とは、電圧が同相の電圧信号である。加算器６６は、出力端子ＶＯ６１から、この加算した電圧信号を信号Ｓ６１として出力する。信号Ｓ６１は、第２のスイッチ回路３５の入力端子Ｖ４７に対して供給される。

【0087】

また、加算器６６は、入力端子Ｖ６２から供給される信号Ｓ３６と、入力端子Ｖ６４から供給される信号Ｓ３８とを加算する。入力端子Ｖ６２から供給される信号Ｓ３６と、入力端子Ｖ６４から供給される信号Ｓ３８とは、電圧が同相の電圧信号である。加算器６６は、出力端子ＶＯ６２から、この加算した電圧信号を信号Ｓ６２として出力する。信号Ｓ６２は、第２のスイッチ回路３５の入力端子Ｖ４８に対して供給される。
つまり、加算器６６は、信号成分を強調した信号Ｓ６１と信号Ｓ６２とを出力する。この信号Ｓ６１及び信号Ｓ６２は、第２の出力信号の一例である。

【0088】

以上をまとめると、第２の実施形態に係る磁気センサ回路３１００及び磁気センサ回路６１００は、ホール素子１ａ、ホール素子１ｂ、第１のスイッチ回路３２からチョッピング回路を構成する。この第１のスイッチ回路３２は、ホール素子１ａ及びホール素子１ｂから出力される４つのホール素子信号のうちから、オフセット成分同士が低減する組み合わせのホール素子信号を選択する。磁気センサ回路３１００及び磁気センサ回路６１００は、ホール素子が出力する全てのホール素子信号を利用することができる。つまり、磁気センサ回路３１００及び磁気センサ回路６１００は、磁気センサ回路１００と比較して、磁界強度又は磁束密度の検出に用いる電力の利用効率を高めることができる。

【0089】

以上、本発明の実施形態及びその変形を説明したが、これらの実施形態及びその変形は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態及びその変形は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。

【符号の説明】

【0090】

１ａ，１ｂ…ホール素子、２，３２…第１のスイッチ回路、２ａ，２ｂ，３２ａ，３２ｂ，３２ｃ，３２ｄ…第１のスイッチ、３，３３，６３…信号処理回路、４，３４ａ，３４ｂ…差動増幅器、５，３５…第２のスイッチ回路、５ａ，５ｂ，５ｃ，５ｄ，３５ａ，３５ｂ，３５ｃ，３５ｄ…第２のスイッチ、３６…減算器、６６…加算器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】