特許 6866449 インターポーザー、電子基板および電子基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6866449

(24)【登録日】2021年4月9日

(45)【発行日】2021年4月28日

(54)【発明の名称】インターポーザー、電子基板および電子基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20210419BHJP

   H01L 21/60 20060101ALI20210419BHJP

   H05K 3/34 20060101ALI20210419BHJP

【ＦＩ】

   H01L23/12 Z

   H01L21/60 311S

   H05K3/34 507C

【請求項の数】12

【全頁数】16

(21)【出願番号】特願2019-186607(P2019-186607)

(22)【出願日】2019年10月10日

(65)【公開番号】特開2020-191437(P2020-191437A)

(43)【公開日】2020年11月26日

【審査請求日】2019年10月10日

(31)【優先権主張番号】62/851350

(32)【優先日】2019年5月22日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】505205731

【氏名又は名称】レノボ・シンガポール・プライベート・リミテッド

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】小菅 正

(72)【発明者】

【氏名】ティン−ルップ・ウォング

【審査官】 正山 旭

(56)【参考文献】

【文献】 特開２０１０−２７２５６２（ＪＰ，Ａ）

【文献】 特開２００１−０２４０２９（ＪＰ，Ａ）

【文献】 特開２００７−２５８４８９（ＪＰ，Ａ）

【文献】 特開２０１１−１１９７３１（ＪＰ，Ａ）

【文献】 特開２０１６−１８４６１２（ＪＰ，Ａ）

【文献】 特開２００４−２４７３９３（ＪＰ，Ａ）

【文献】 国際公開第２０１６／０１７０７６（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２１／６０

Ｈ０５Ｋ ３／３４

(57)【特許請求の範囲】

【請求項1】

第１電子部品の基板への実装に用いられるインターポーザーであって、
少なくとも一つの貫通孔を有し、リフローはんだ付けの際に流動しない材料で形成されるシート状のスペーサと、
前記スペーサの上面および下面、ならびに前記貫通孔の表面を覆い、リフローはんだ付けの際に流動可能な樹脂部と、を備え、
前記貫通孔には前記第１電子部品のバンプが収容されるように構成されるインターポーザー。

【請求項2】

前記スペーサは前記樹脂部より熱膨張係数が小さい絶縁性の材料からなる請求項１に記載のインターポーザー。

【請求項3】

前記スペーサは、格子状に配置されている複数の前記貫通孔を有する請求項１または２に記載のインターポーザー。

【請求項4】

前記貫通孔は、前記スペーサの外周領域に配置され、
前記スペーサは、前記貫通孔が配置される前記外周領域より内側の領域に空隙を有する請求項１〜３のいずれか一つに記載のインターポーザー。

【請求項5】

基板と、
前記基板にバンプが実装された第１電子部品と、
前記第１電子部品の前記バンプを収容する少なくとも一つの貫通孔を有するシート状のスペーサと、前記スペーサの上面および下面、ならびに前記貫通孔の表面を覆う樹脂部と、を有し、前記基板と前記第１電子部品との間に挿入されているインターポーザーと、
を備え、
前記基板の電極と前記第１電子部品のバンプは、第１はんだ合金により電気的に接続され、
前記樹脂部は、前記基板および前記第１電子部品と物理的に接続している電子基板。

【請求項6】

前記樹脂部は、前記バンプと物理的に接続している請求項５に記載の電子基板。

【請求項7】

前記スペーサは絶縁性の材料からなることを特徴とする請求項５または６に記載の電子基板。

【請求項8】

前記基板に実装される第２電子部品を有し、
前記第２電子部品と前記基板の電極とを接続する第２はんだ合金の融点は、前記第１電子部品と前記基板の電極とを接続する第１はんだ合金の融点よりも高い請求項５〜７のいずれか１つに記載の電子基板。

【請求項9】

前記インターポーザーを少なくとも４つ有し、
前記インターポーザーは、前記第１電子部品の４つの角部に対応する位置に配置されている請求項５〜８のいずれか１つに記載の電子基板。

【請求項10】

少なくとも一つの貫通孔を有し、リフローはんだ付けの際に流動しない材料で形成されるシート状のスペーサと、前記スペーサの上面および下面、ならびに前記貫通孔の表面を覆い、リフローはんだ付けの際に流動可能な樹脂部と、を有するインターポーザーを、基板の上面に載置し、
前記インターポーザーの前記貫通孔内に、第１はんだ合金を充填し、
第１電子部品を、バンプが前記インターポーザーの前記貫通孔に収容されるように前記インターポーザーの上面に載置し、
前記第１はんだ合金が溶融、かつ前記樹脂部が硬化する温度で加熱する電子基板の製造方法。

【請求項11】

少なくとも一つの貫通孔を有し、リフローはんだ付けの際に流動しない材料で形成されるシート状のスペーサと、前記スペーサの上面および下面、ならびに前記貫通孔の表面を覆い、リフローはんだ付けの際に流動可能な樹脂部と、を有するインターポーザーを、第１電子部品のバンプが前記貫通孔に収容されるように取り付け、
基板の電極上に第１はんだ合金を塗付し、
前記基板の前記電極上に、前記貫通孔が位置するように前記インターポーザーを載置し、
前記第１はんだ合金が溶融、かつ前記樹脂部が硬化する温度で加熱する電子基板の製造方法。

【請求項12】

前記第１電子部品の実装前に、融点が前記第１はんだ合金の融点よりも高い第２はんだ合金により前記基板に第２電子部品が実装されている請求項１０または１１に記載の電子基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インターポーザー、電子基板および電子基板の製造方法に関する。

【背景技術】

【0002】

従来から、はんだを用いて電子部品を基板に実装することが行われている。電子機器の小型化の観点から、電子部品の基板への実装にフリップチップボンディング等が採用され、電子部品と基板との接合部を補強するために、樹脂材料を電子部品と基板との間に充填したり、樹脂材料を電子部品の角部に塗布することが行われている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１６−１４３３５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記特許文献１では、電子部品の実装後に樹脂材料を充填し、硬化させるため、余分な工程が必要となる。また、樹脂材料の充填により接合部を補強できるものの、樹脂材料と基板との熱膨張係数に大きな差があるため、熱負荷が加わった際に、接合部が熱応力により破壊するおそれがあった。

【0005】

本発明は、上記従来技術の課題を考慮してなされたものであり、電子部品と基板との接合部を効果的に補強しうるインターポーザー、電子基板および電子基板の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の第１態様に係るインターポーザーは、第１電子部品の基板への等の実装に用いられるインターポーザーであって、少なくとも一つの貫通孔を有し、リフローはんだ付けの際に流動しない材料で形成されるシート状のスペーサと、前記スペーサの少なくとも一部を覆い、リフローはんだ付けの際に流動可能な樹脂部と、を備え、前記貫通孔には前記第１電子部品のバンプが収容されるように構成される。

【0007】

本発明の第２態様に係る電子基板は、基板と、前記基板に実装された第１電子部品と、前記第１電子部品のバンプを収容する少なくとも一つの貫通孔を有するシート状のスペーサと、前記スペーサの少なくとも一部を覆う樹脂部と、を備え、前記基板の電極と前記第１電子部品のバンプは、第１はんだ合金により電気的に接続され、前記樹脂部は、前記基板および前記第１電子部品と物理的に接続している。

【0008】

本発明の第３態様に係る電子基板の製造方法は、少なくとも一つの貫通孔を有し、リフローはんだ付けの際に流動しない材料で形成されるシート状のスペーサと、前記スペーサの少なくとも一部を覆い、リフローはんだ付けの際に流動可能な樹脂部と、を有するインターポーザーを、基板の上面に載置し、前記インターポーザーの前記貫通孔内に、第１はんだ合金を充填し、第１電子部品を、バンプが前記インターポーザーの前記貫通孔に収容されるように前記インターポーザーの上面に載置し、前記第１はんだ合金が溶融、かつ前記樹脂部が硬化する温度で加熱する。

【発明の効果】

【0009】

本発明の上記態様によれば、熱応力が加わった場合でも、電子部品と基板の接合部の破壊を防止することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、第１実施形態に係る電子基板の模式図である。

【図2A】図２Ａは、第１実施形態に係るインターポーザーの平面図である。

【図2B】図２Ｂは、図２ＡのＡ−Ａ線での断面図である。

【図3A】図３Ａは、第１実施形態に係る電子基板の製造方法を説明する図である。

【図3B】図３Ｂは、第１実施形態に係る電子基板の製造方法を説明する図である。

【図3C】図３Ｃは、第１実施形態に係る電子基板の製造方法を説明する図である。

【図3D】図３Ｄは、第１実施形態に係る電子基板の製造方法を説明する図である。

【図3E】図３Ｅは、第１実施形態に係る電子基板の製造方法を説明する図である。

【図4】図４は、第２実施形態に係るインターポーザーの断面図である。

【図5】図５は、第２実施形態に係る電子基板の断面図である。

【図6】図６は、第３実施形態に係るインターポーザーの断面図である。

【図7】図７は、第３実施形態に係る電子基板の断面図である。

【図8A】図８Ａは、第４実施形態に係るインターポーザーの平面図である。

【図8B】図８Ｂは、図８ＡのＥ−Ｅ線での断面図である。

【図9】図９は、第４実施形態に係る電子基板の断面図である。

【図10A】図１０Ａは、第５実施形態に係るインターポーザーの平面図である。

【図10B】図１０Ｂは、図１０ＡのＦ−Ｆ線での断面図である。

【図11】図１１は、第５実施形態に係る電子基板の製造方法を説明する図である。

【図12A】図１２Ａは、第６実施形態に係るインターポーザーの平面図である。

【図12B】図１２Ｂは、図１２ＡのＧ−Ｇ線での断面図である。

【図13】図１３は、第７実施形態に係る電子基板の模式図である。

【図14A】図１４Ａは、第７実施形態に係る電子基板の製造方法を説明する図である。

【図14B】図１４Ｂは、第７実施形態に係る電子基板の製造方法を説明する図である。

【図14C】図１４Ｃは、第７実施形態に係る電子基板の製造方法を説明する図である。

【図14D】図１４Ｄは、第７実施形態に係る電子基板の製造方法を説明する図である。

【図14E】図１４Ｅは、第７実施形態に係る電子基板の製造方法を説明する図である。

【発明を実施するための形態】

【0011】

以下、本発明に係るインターポーザー、電子基板、および電子基板の製造方法について好適な実施の形態を挙げ、添付の図面を参照しながら詳細に説明する。

【0012】

図１は、第１実施形態に係る電子基板１００の模式図である。電子基板１００は、基板１０と、インターポーザー２０と、第１電子部品３０と、を備えている。電子基板１００は、基板１０にインターポーザー２０を介して１つの第１電子部品３０が実装されているが、電子基板１００は、基板１０に２以上の第１電子部品３０が実装されているものであってもよい。

【0013】

基板１０は、絶縁体により形成された基材部１１と、導電体により形成された電極１２と、を有している（図３Ａ等参照）。第１電子部品３０は、本体部３１と、基板１０の電極１２に電気的に接続されるバンプ３２と、を有している（図３Ｃ等参照）。

【0014】

第１電子部品３０は、本体部３１と、バンプ３２とを有し、リフローはんだ付けによって、基板１０の電極１２に実装される。第１電子部品３０は、バンプ３２を介して基板１０に実装されるものであれば限定されるものではないが、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）が好適である。バンプ３２は、ＢＧＡのボールを含む。バンプ３２は、半田ボール、金、銅等から形成され、バンプ３２の直径は、例えば、１００〜１０００μｍである。

【0015】

図２Ａは、第１実施形態に係るインターポーザー２０の平面図、図２Ｂは図２ＡのＡ−Ａ線での断面図である。インターポーザー２０は、貫通孔２２を有しシート状のスペーサ２３と、スペーサ２３の上面および下面を覆う樹脂部２４と、を備えている。図２Ａの例では、インターポーザー２０は、第１電子部品３０のバンプ３２と同数の８１個の貫通孔２２を備えている。貫通孔２２は、第１電子部品３０のバンプ３２に対応する位置に設けられ、第１電子部品３０をインターポーザー２０上に載置した際、バンプ３２を収容する大きさである。貫通孔２２の直径は、バンプ３２の直径以上であればよいが、バンプ３２の貫通孔２２への収容のしやすさ、電子基板１００の小型化および樹脂部２４による電極１２とバンプ３２との接合部の保護という観点から、バンプ３２の直径の１．０５〜１．２０倍程度である。図２Ａでは、貫通孔２２は円柱状をなしているがこれに限定するものではなく、バンプ３２を収容できれば、角柱状であってもよい。

【0016】

スペーサ２３は、リフローはんだ付けの際に流動しない材料で形成されている。スペーサ２３は、樹脂部２４より熱膨張係数が小さく、かつ絶縁性の材料、例えばセラミックス等で形成されていることが好ましい。樹脂部２４は、リフローはんだ付けの際に流動可能である。樹脂部２４は、アンダーフィルとして使用される材料、例えば、エポキシ樹脂、シリコン樹脂、アクリル樹脂からなり、スペーサ２３の上面および下面に塗布された後、予備硬化されたものであることが好ましい。樹脂部２４を予備硬化することにより、所定形状の貫通孔２２を形成することができる。また、インターポーザー２０の本体部２１を構成する材料として、樹脂部２４に加え、熱膨張係数が小さい、すなわち基板１０の基材部１１の材料との熱膨張係数差が小さいスペーサを使用することにより、インターポーザー２０の熱膨張および熱収縮を低減でき、これによりバンプ３２と電極１２との接合部に加わる熱応力を低減し、接合部の破壊を抑制することができる。樹脂部２４には、ガラス等のフィラーが添加されていてもよい。なお、インターポーザー２０は、樹脂部２４を覆うカバーフィルムを備えていてもよい。本明細書において、インターポーザー２０の厚さ方向を上下方向（Ｚ方向）とし、上下方向に直行する一方向を左右方向（Ｘ方向）、上下方向および左右方向に直行する方向を前後方向（Ｙ方向）とする。また、インターポーザー２０の第１電子部品３０と接する側を上面、基板１０と接する側を下面とする。

【0017】

次に、図を参照して、電子基板１００の製造方法について説明する。図３Ａ〜図３Ｅは、第１実施形態に係る電子基板１００の製造方法を説明する図である。電子基板１００の製造方法は、第１載置工程と、充填工程と、第２載置工程と、実装工程と、を含んでいる。

【0018】

第１載置工程では、図３Ａに示すように、インターポーザー２０の下面を基板１０と対向させて、基板１０の上に載置する。載置は、インターポーザー２０の貫通孔２２の位置を、基板１０の電極１２の上に合わせるようにして行う。位置合わせは、画像制御や位置決めピン等で行うことができる。

【0019】

充填工程では、図３Ｂに示すように、インターポーザー２０の貫通孔２２内に、第１はんだ合金１３を充填する。第１はんだ合金１３は、インターポーザー２０をマスクとして貫通孔２２内の電極１２上にプリントされる。

【0020】

ここで、第１はんだ合金１３としては、バンプ３２よりも融点の低いはんだ合金が好適である。第１はんだ合金１３の融点は、例えば、１５０℃以下であることが好ましい。低融点のはんだ合金を第１はんだ合金１３として用いることにより、第１電子部品３０を実装する際の加熱温度が低くなり、第１電子部品３０に加わる熱負荷を低減することができる。１５０℃以下のはんだ合金としては、Ｓｎ−Ｂｉ系はんだ合金を例示することができる。Ｓｎ−Ｂｉ系はんだ合金の具体例としては、Ｓｎ−Ｂｉはんだ合金、Ｓｎ−Ｂｉ―Ｃｕはんだ合金、Ｓｎ−Ｂｉ−Ｎｉはんだ合金、Ｓｎ−Ｂｉ−Ｃｕ−Ｎｉはんだ合金、Ｓｎ−Ｂｉ−Ａｇはんだ合金、Ｓｎ−Ｂｉ−Ｓｂはんだ合金が挙げられる。

【0021】

Ｓｎ−Ｂｉはんだ合金中のＢｉ含有量は、３０〜８０質量％であることが好ましい、Ｂｉ含有量が上記範囲内とすると、融点が例えば、１３８℃とすることができる。融点を低くする観点から、Ｂｉ含有量は、３５〜７０質量％であることがさらに好ましく、５３〜６１質量％であることが特に好ましい。また、Ｓｎ−Ｂｉはんだ合金にＣｕやＮｉを添加する場合、Ｃｕ：０．１〜１．０質量％、Ｎｉ：０．０１〜０．１質量％の割合で添加することが好ましい。

【0022】

一方、バンプ３２の材質としては、例えば、Ｓｎ−Ｃｕはんだ合金、Ｓｎ−Ａｇはんだ合金、Ｓｎ−Ａｇ−Ｃｕはんだ合金Ｓｎ−Ａｇ−Ｃｕ−Ｎｉはんだ合金Ｓｎ−Ａｇ−Ｃｕ−Ｓｂはんだ合金ｍＳｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｓｂはんだ合金などを使用することができる。バンプ３２の材質としては、第１電子部品３０の実装の際に溶融しない融点をしめすはんだ合金、例えば２００℃以上の高融点はんだ合金が好ましいが、第１電子部品３０の実装の際に溶融する低融点はんだを使用してもよい。

【0023】

第２載置工程は、図３Ｃ、図３Ｄに示すように、第１電子部品３０をインターポーザー２０の上面に載置する工程である。第２載置工程は、第１電子部品３０のバンプ３２の位置を、インターポーザー２０の貫通孔２２の上に合わせるようにして行う。この位置合わせにより、バンプ３２は、貫通孔２２内に収容される。位置合わせは、画像制御や位置決めピン等で行うことができる。バンプ３２と第１はんだ合金１３とが接するように、第１はんだ合金１３の充填量等を調整することが好ましい。なお、後述する第１電子部品３０の実装工程において、第１電子部品３０の自重により、バンプ３２が第１はんだ合金１３と接触し、電極１２と電気的に接続可能であれば、必ずしも第２載置工程でバンプ３２と第１はんだ合金１３とが接していなくてもよい。

【0024】

実装工程では、図３Ｅに示すように、第１電子部品３０のバンプ３２と基板１０の電極１２とを、第１はんだ合金１３により電気的に接続する。実装工程は、リフローにより行うことが好ましい。実装工程は、基板１０と第１電子部品３０の間にインターポーザー２０を挟んだ状態で、リフロー炉に入れて加熱して行う。加熱により、第１はんだ合金１３が溶融し、バンプ３２と電極１２とが、第１はんだ合金１３を介して電気的に接続される。また、予備硬化した樹脂部２４は、加熱により硬化して、第１電子部品３０とスペーサ２３、およびスペーサ２３と基板１０とを物理的に接続する。実装工程の加熱温度は、例えば、１５０〜１８０℃である。また、リフローの前に、５０〜１００℃程度の予備加熱を行い、第１はんだ合金１３中の溶剤を除去してもよい。

【0025】

以上、説明したように、第１実施形態に係る電子基板１００は、第１電子部品３０のバンプ３２と基板１０の電極１２とが第１はんだ合金１３により電気的に接続されるとともに、第１電子部品３０と基板１０とが樹脂部２４により物理的に接続されている。第１電子部品３０の基板１０への実装工程で、インターポーザー２０を第１電子部品３０と基板１０との間に挿入して、樹脂部２４をアンダーフィルとして機能させることができるため、アンダーフィルの充填工程を省略することができ、電子基板１００を効率よく製造することができる。

【0026】

また、第１実施形態に係る電子基板１００は、インターポーザー２０の本体部２１を構成する材料として、熱膨張係数が小さいスペーサ２３を使用するため、インターポーザー２０の熱膨張および熱収縮に伴うバンプ３２と電極１２との接続部に加わる応力を低減する。また、熱応力による接合部の破壊を抑制できるため、電子基板１００の信頼性を向上することができる。

【0027】

なお、第１実施形態に係る電子基板１００は、電極１２上に第１はんだ合金１３を塗付した基板１０上に、貫通孔２２に第１電子部品３０のバンプ３２を収容したインターポーザー２０を載置し、加熱して実装することにより製造してもよい。

【0028】

図４は、第２実施形態に係るインターポーザー２０Ｂの断面図である。インターポーザー２０Ｂは、第１実施形態のインターポーザー２０と平面視で同一形状であり（図２Ａ参照）、図４は、インターポーザー２０のＡ−Ａ線と同一の位置での断面図である。以下、第２実施形態について説明するが、上述の実施形態等と同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

【0029】

インターポーザー２０Ｂは、貫通孔２２を有するスペーサ２３Ｂと、スペーサ２３Ｂの上面および下面、ならびに貫通孔２２の表面を覆う樹脂部２４Ｂと、からなる。スペーサ２３Ｂは、リフローはんだ付けの際に流動しない材料であって、樹脂部２４Ｂより熱膨張係数が小さい材料、例えばセラミックス等の絶縁材のほか、金属等で形成されていてもよい。樹脂部２４Ｂは、リフローはんだ付けの際に流動可能な材料であって、アンダーフィルとして使用される材料、例えば、エポキシ樹脂、シリコン樹脂、アクリル樹脂からなり、予備硬化されている。

【0030】

図５は、第２実施形態に係る電子基板１００Ｂの断面図である。電子基板１００Ｂは、第１実施形態の電子基板１００と同様に、インターポーザー２０Ｂを構成する材料として、熱膨張係数が小さいスペーサ２３Ｂを使用するため、インターポーザー２０Ｂの熱膨張および熱収縮に伴うバンプ３２と電極１２との接合部に加わる熱応力を低減する。また、熱応力による接合部の破壊を抑制できるため、電子基板１００Ｂの信頼性を向上することができる。また、インターポーザー２０Ｂは、貫通孔２２の表面を樹脂部２４で覆う構造のため、硬化した樹脂部２４が、第１電子部品３０とスペーサ２３Ｂ、およびスペーサ２３Ｂと基板１０に加え、バンプ３２とも物理的に接続するため、接合部の強度を向上することができる。

【0031】

図６は、第３実施形態に係るインターポーザー２０Ｄの断面図である。インターポーザー２０Ｄは、第１実施形態のインターポーザー２０と平面視で同一形状であり（図２Ａ参照）、図６は、インターポーザー２０のＡ−Ａ線と同一の位置での断面図である。以下、第３実施形態について説明するが、上述の実施形態等と同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

【0032】

インターポーザー２０Ｄは、貫通孔２２と、スペーサ２３Ｄと、スペーサ２３Ｄの上面および下面を覆う樹脂部２４Ｄと、貫通孔２２の表面を覆う金属皮膜２５と、からなる。スペーサ２３Ｄは、リフローはんだ付けの際に流動しない材料であって、樹脂部２４Ｄより熱膨張係数が小さく、かつ絶縁性の材料、例えばセラミックス等で形成されている。樹脂部２４Ｄは、リフローはんだ付けの際に流動可能な材料であって、アンダーフィルとして使用される材料、例えば、エポキシ樹脂、シリコン樹脂、アクリル樹脂からなり、予備硬化されている。金属皮膜２５は、銅、アルミニウム、銀、金または、合金からなり、異なる金属皮膜が積層されたものであってもよい。金属皮膜２５は、基板１０の電極１２と同一の材料であることが好ましい。

【0033】

図７は、第３実施形態に係る電子基板１００Ｄの断面図である。電子基板１００Ｄは、上述の実施形態と同様に、インターポーザー２０Ｄの本体部２１Ｄを構成する材料として、熱膨張係数が小さいスペーサ２３Ｄを使用するため、インターポーザー２０Ｄの熱膨張および熱収縮に伴うバンプ３２と電極１２との接合部に加わる熱応力を低減する。また、熱応力による接合部の破壊を抑制できるため、電子基板１００Ｄの信頼性を向上することができる。さらに、インターポーザー２０Ｄは、貫通孔２２の表面を金属皮膜２５で覆う構造のため、第１はんだ合金１３が、バンプ３２と電極１２に加え、バンプ３２と金属皮膜２５を物理的に接続するため、接合部の強度をさらに向上しうる。

【0034】

図８Ａは、第４実施形態に係るインターポーザー２０Ｅの平面図であり、図８Ｂは、図８ＡのＥ−Ｅ線での断面図である。インターポーザー２０Ｅにおいて、貫通孔２２は、スペーサ２３Ｅの外周領域に１列のみ配置され、スペーサ２３Ｅの外周領域より内側領域は刳り貫かれて空隙２６となっている。以下、第４実施形態について説明するが、上述の実施形態等と同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

【0035】

インターポーザー２０Ｅは、図８Ｂに示すように、貫通孔２２を有するスペーサ２３Ｅと、スペーサ２３Ｅの上面および下面を覆う樹脂部２４Ｅと、からなる。なお、樹脂部２４Ｅは、第２実施形態と同様に、スペーサ２３Ｂの上面および下面、ならびに貫通孔２２の表面を覆う態様としてもよく、あるいは、第３実施形態と同様に、貫通孔２２の表面を覆う金属皮膜２５を設けてもよい。

【0036】

図９は、第４実施形態に係る電子基板１００Ｅの断面図である。電子基板１００Ｅは、第１電子部品３０のインターポーザー２０Ｅの空隙内に位置するバンプ３２の周囲には、スペーサ２３および樹脂部２４が存在しない。電子基板１００Ｅは、第１電子部品３０と基板１０との接合部の外周をインターポーザー２０Ｅにより封止するため、湿度等の環境からの接合部への影響を遮断することができる。また、上述の実施形態と同様に、インターポーザー２０Ｅのスペーサ２３Ｅを構成する材料として、熱膨張係数が小さいスペーサ２３Ｅを使用するため、インターポーザー２０Ｅの熱膨張および熱収縮に伴うバンプ３２と電極１２との接合部に加わる応力を低減でき、接合部の破壊のおそれを低減しうる。

【0037】

図１０Ａは、第５実施形態に係るインターポーザー２０Ｆの断面図であり、図１０Ｂは、図１０ＡのＦ−Ｆ線での断面図である。インターポーザー２０Ｆは、９個の貫通孔２２を備えている。以下、第５実施形態について説明するが、上述の実施形態等と同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

【0038】

インターポーザー２０Ｆは、図１０Ｂに示すように、貫通孔２２を有するスペーサ２３Ｆと、スペーサ２３Ｆの上面および下面を覆う樹脂部２４Ｆと、からなる。なお、樹脂部２４Ｅは、第２実施形態と同様に、スペーサ２３Ｂの上面および下面、ならびに貫通孔２２の表面を覆う態様でもよく、あるいは、第３実施形態と同様に、貫通孔２２の表面を覆う金属皮膜２５を設けてもよい。

【0039】

図１１は、第５実施形態に係る電子基板１００Ｆの製造方法を説明する図である。電子基板１００Ｆは、第１実施形態の電子基板１００と同様に、第１載置工程と、充填工程と、第２載置工程と、実装工程と、により製造する。第１載置工程において、図１１に示すように、第１電子部品３０の本体部３１よりも面積が小さいインターポーザー２０Ｆを、第１電子部品３０の４つの角度に対応する基板１０上の位置にそれぞれ載置する。その後、インターポーザー２０Ｆの貫通孔２２内、および基板１０のインターポーザー２０Ｆが載置されていない電極１２上に第１はんだ合金１３を充填またはプリントする充填工程を行い、第１電子部品３０の４つの角部を各インターポーザー２０Ｆ上に合わせて載置する第２載置工程、および実装工程を行うことにより、電子基板１００Ｆを製造することができる。

【0040】

電子基板１００Ｆでは、最も応力負荷が大きい第１電子部品３０の４つの角部のバンプ３２の周囲をインターポーザー２０Ｆにより封止接続するため、バンプ３２と電極１２との接合部を効果的に保護することができ、接合部の熱応力等による破壊を抑制することができる。また、上述の実施形態と同様に、インターポーザー２０Ｆのスペーサ２３Ｆを構成する材料として、熱膨張係数が小さい材料を使用するため、インターポーザー２０Ｆの熱膨張および熱収縮に伴うバンプ３２と電極１２との接合部に加わる応力を低減でき、接合部の破壊のおそれを低減しうる。

【0041】

なお、第５実施形態では、９つの貫通孔２２を有するインターポーザー２０Ｆを４つ使用しているが、これに限定するものではなく、例えば、より面積が小さいインターポーザー（例えば、貫通孔の個数が４つ）を第１電子部品３０の４つの角部と、各角部を結ぶ辺の中間地点にそれぞれ配置してもよい。

【0042】

なお、第５実施形態に係る電子基板１００Ｆは、電極１２上に第１はんだ合金１３を塗付した基板１０Ｆ上に、貫通孔２２に第１電子部品３０の角部のバンプ３２をそれぞれ収容したインターポーザー２０Ｆを載置し、加熱して実装することにより製造してもよい。

【0043】

図１２Ａは、第６実施形態に係るインターポーザー２０Ｇの断面図であり、図１２Ｂは、図１２ＡのＧ−Ｇ線での断面図である。インターポーザー２０Ｇにおいて、貫通孔２２は、スペーサ２３Ｇの外周領域に１列配置されるとともに、角部にさらに貫通孔２２を配置している。貫通孔２２が配置されている部分を除くスペーサ２３Ｇの内側領域は刳り貫かれて空隙２６Ｇとなっている。以下、第６実施形態について説明するが、上述の実施形態等と同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

【0044】

インターポーザー２０Ｇは、図１２Ｂに示すように、貫通孔２２が形成されたスペーサ２３Ｇと、スペーサ２３Ｇの上面および下面を覆う樹脂部２４Ｇと、からなる。なお、樹脂部２４Ｇを、第２実施形態と同様に、スペーサ２３Ｂの上面および下面、ならびに貫通孔２２の表面を覆う態様としてもよく、あるいは、第３実施形態と同様に、貫通孔２２の表面を覆う金属皮膜２５を設けてもよい。

【0045】

インターポーザー２０Ｇの空隙２６Ｇ内に位置するバンプ３２の周囲には、スペーサ２３および樹脂部２４が存在しない。インターポーザー２０Ｇを使用する電子基板は、第１電子基板と基板との接続部の外周をインターポーザー２０Ｇにより封止接続するため、湿度等の環境からの接続部への影響を遮断することができる。また、４つの角部に貫通孔２２を多く配置することにより、応力負荷が大きい角部の接合部を効果的に保護することができる。さらに、上述の実施形態と同様に、インターポーザー２０Ｇの本体部２１Ｇを構成する材料として、熱膨張係数が小さいスペーサ２３を使用するため、インターポーザー２０Ｇの熱膨張および熱収縮に伴うバンプ３２と電極１２との接合部に加わる応力を低減でき、接合部の破壊のおそれを低減することができる。

【0046】

図１３は、第７実施形態に係る電子基板１００Ａの模式図である。電子基板１００Ａは、基板１０Ａと、インターポーザー２０を介して基板１０Ａに実装されている第１電子部品３０と、第２電子部品４０と、を備えている。電子基板１００Ａは、基板１０Ａに１つの第１電子部品３０、および１つの第２電子部品４０が実装されているが、電子基板１００Ａは、基板１０Ａに２以上の第１電子部品３０、および／または２以上の第２電子部品４０が実装されているものであってもよい。以下、第７実施形態について説明するが、上述の実施形態と同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

【0047】

第１電子部品３０および第２電子部品４０としては、ＬＳＩ（Large Scale Integration）、ＳＳＩ（Small Scale integration）などのＩＣ（Integrated Circuit）チップを用いることができる。ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphic Processing Unit）、メモリー、ＳＳＤ（Solid State Drive）などの比較的高価で熱に弱い部品を第１電子部品３０とし、その他の部品を第２電子部品４０として用いることが好ましい。

【0048】

第７実施形態では、第１載置工程の前に予備実装工程を行う。予備実装工程では、図１４Ａに示すように、基板１０Ａに第２電子部品４０を実装する。第２電子部品４０は、電極１４に第２はんだ合金１５を介して、図示しない第２電子部品４０の電極部が電気的に接続されている。予備実装工程は、リフローにより行うことが好ましい。第２はんだ合金１５は、電極１４上にマスクを介してプリント、またはジェットプリント等により塗布することができる。

【0049】

予備実装工程後、図１４Ｂ〜図１４Ｅに示すように、第１載置工程、充填工程、第２載置工程、実装工程を行うことにより、電子基板１００Ａを製造することができる。

【0050】

第７実施形態で使用する第２はんだ合金１５は、第１はんだ合金１３よりも融点が高いものであることが好ましい。第７実施形態では、第２電子部品４０を第２はんだ合金１５により電極１４に接続後、第１電子部品３０を第１はんだ合金１３により電極１２に接続するが、第１電子部品３０の実装の際に第２はんだ合金１５の再溶融を防止できるためである。第１はんだ合金１３として、融点が１５０℃以下の低融点はんだを使用する場合、第２はんだ合金１５の融点は、１８０℃程度であることが好ましい。

【0051】

なお、第２電子部品４０がバンプを有し、基板１０Ａにフリップチップ実装されるものである場合、第２電子部品４０の実装の際にも、第２電子部品４０のバンプに対応した貫通孔を有する第１実施形態のインターポーザーを使用して実装してもよい。

【0052】

第７実施形態に係る電子基板１００Ａは、第１実施形態の効果に加え、異なる種類の電子部品を備える場合でも、電子部品の耐熱性等を考慮して実装を行うことができ、電子基板１００Ａの信頼性を向上することができる。

【0053】

なお、第７実施形態のインターポーザー２０の樹脂部２４は、図１４Ｂ等に示すように、スペーサ２３の上面および下面を覆う態様であるが、樹脂部２４を、第２実施形態と同様に、スペーサ２３Ｂの上面および下面、ならびに貫通孔２２の表面を覆う態様としてもよく、第３実施形態と同様に、貫通孔２２の表面を覆う金属皮膜２５を設けてもよい。

【0054】

また、第５実施形態に係る電子基板１００Ａは、電極１２上に第１はんだ合金１３を塗付した基板１０Ａ上に、貫通孔２２に第１電子部品３０のバンプ３２を収容したインターポーザー２０を載置し、加熱して実装することにより製造してもよい。

【符号の説明】

【0055】

１０、１０Ａ 基板
１１ 基材部
１２、１４ 電極
１３ 第１はんだ合金
１５ 第２はんだ合金
２０、２０Ｂ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ インターポーザー
２２ 貫通孔
２３、２３Ｂ、２３Ｄ、２３Ｆ、２３Ｇ スペーサ
２４、２４Ｂ、２４Ｄ、２４Ｆ、２４Ｇ 樹脂部
２６、２６Ｇ 空隙
３０ 第１電子部品
３１ 本体部
３２ バンプ
４０ 第２電子部品
１００、１００Ａ、１００Ｂ、１００Ｄ、１００Ｅ 電子基板

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10A】

【図10B】

【図11】

【図12A】

【図12B】

【図13】

【図14A】

【図14B】

【図14C】

【図14D】

【図14E】