特許 6866729 位相調整回路、インバータ回路及び給電装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6866729

(24)【登録日】2021年4月12日

(45)【発行日】2021年4月28日

(54)【発明の名称】位相調整回路、インバータ回路及び給電装置

(51)【国際特許分類】

   H03L 7/08 20060101AFI20210419BHJP

   H02M 7/48 20070101ALI20210419BHJP

   H03L 7/081 20060101ALN20210419BHJP

【ＦＩ】

   H03L7/08 210

   H03L7/08 220

   H02M7/48 A

   H02M7/48 E

   !H03L7/081

【請求項の数】5

【全頁数】12

(21)【出願番号】特願2017-70730(P2017-70730)

(22)【出願日】2017年3月31日

(65)【公開番号】特開2018-174414(P2018-174414A)

(43)【公開日】2018年11月8日

【審査請求日】2020年1月24日

(73)【特許権者】

【識別番号】000107804

【氏名又は名称】スミダコーポレーション株式会社

(74)【代理人】

【識別番号】100137589

【弁理士】

【氏名又は名称】右田 俊介

(72)【発明者】

【氏名】宮崎 弘行

【審査官】 石田 昌敏

(56)【参考文献】

【文献】 特開平１０−２４８０１８（ＪＰ，Ａ）

【文献】 特開２００５−１５１６０８（ＪＰ，Ａ）

【文献】 特開平１０−２６８９６４（ＪＰ，Ａ）

【文献】 Pao-Chuan Lin et al.，Implementation of a PLL-based High Frequency Resonant AC Power Supply，SICE Annual Conference 2008，米国，IEEE，２００８年 ８月，pp.1329-1334

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｌ ７／００− ７／２６

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

直流電力を供給する回路電源、該直流電力を交流電力に変換するドライブ回路及び該ドライブ回路を制御する制御回路を有しかつ負荷の共振周波数に追従するよう発振周波数を調整可能なインバータ回路に用いられる位相調整回路であって、
基準信号を入力する基準信号入力端子と、前記インバータ回路から前記負荷に出力される交流信号が分岐されて得られる帰還信号を入力する帰還信号入力端子と、前記基準信号と前記帰還信号との位相差に基づく出力信号を出力する出力端子と、を有する位相同期回路と、
前記出力信号が分岐された第一出力信号を入力し、入力された第一出力信号を前記基準信号として前記基準信号入力端子へ出力するフィルタ回路と、
前記出力信号が分岐された第二出力信号を入力し、入力された第二出力信号の位相を遅延させて前記制御回路に出力するディレイ回路と、
を備え、
前記フィルタ回路は、共振周波数が前記インバータ回路の可変可能な周波数範囲内の高周波数側に設定された疑似負荷が前記インバータ回路に接続されている状態において、前記基準信号の立ち上がりが前記負荷に出力される交流信号が分岐された信号のゼロクロスポイントに合うように前記第一出力信号を遅延可能に構成されており、
前記ディレイ回路は、共振周波数が前記インバータ回路の可変可能な周波数範囲内の低周波数側に設定された疑似負荷が前記インバータ回路に接続されている状態において、前記第二出力信号の立ち上がりエッジが前記負荷に出力される交流信号が分岐された信号のゼロクロスポイントに合うように前記第二出力信号を遅延可能に構成されている、
位相調整回路。

【請求項2】

前記フィルタ回路は、
第１容量素子、コイル素子及び抵抗値が可変の第１抵抗素子を含み、
高周波側では低周波側よりも位相変化量が大きいフィルタ特性を有する、
請求項１に記載の位相調整回路。

【請求項3】

前記ディレイ回路は、第２容量素子及び抵抗値が可変の第２抵抗素子を含む、
請求項１または２に記載の位相調整回路。

【請求項4】

請求項１から３のいずれか１項に記載の位相調整回路を含む前記インバータ回路。

【請求項5】

請求項４に記載のインバータ回路を含む給電装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、位相を調整する機能を有する位相調整回路、これを用いたインバータ回路及び給電装置に関する。

【背景技術】

【0002】

インバータ回路は、モータや高周波電力の発生装置等において直流や交流から所望の周波数の交流を生成することに用いられている。インバータ回路に接続される負荷が共振負荷である場合、負荷の共振周波数にずれが生じるようになる。インバータ回路の変換の効率の低下を防ぐため、インバータ回路には負荷の共振周波数に追従して発振周波数を調整する回路が設けられている。発振周波数を調整する公知の回路は、例えば、特許文献１に記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５−３１８５０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、公知の発振周波数の調整では、共振周波数が大きく（例えばインバータ回路の可変周波数の最小値から最大値まで）変化した場合、インバータ回路の発振周波数と負荷の共振周波数との間に誤差が生じ、インバータ回路の変換効率が低下するという不具合がある。このような誤差は、負荷やインバータ回路、さらには発振周波数を調整する回路自身の部品等の性能のばらつきによって生じるものであり、個体ごとにその大小が異なっている。
本発明は、上記の点に鑑みてなされたものであり、負荷の共振周波数に対応して可変可能な周波数範囲内においてインバータ回路の発振周波数を調整した際におけるインバータ回路の変換効率の低下を抑制する技術を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の位相調整回路は、直流電力を供給する回路電源、該直流電力を交流電力に変換するドライブ回路及び該ドライブ回路を制御する制御回路を有しかつ負荷の共振周波数に追従するよう発振周波数を調整可能なインバータ回路に用いられる位相調整回路であって、基準信号を入力する基準信号入力端子と、前記インバータ回路から前記負荷に出力される交流信号が分岐されて得られる帰還信号を入力する帰還信号入力端子と、前記基準信号と前記帰還信号との位相差に基づく出力信号を出力する出力端子と、を有する位相同期回路と、前記出力信号が分岐された第一出力信号を入力し、入力された第一出力信号を前記基準信号として前記基準信号入力端子へ出力するフィルタ回路と、前記出力信号が分岐された第二出力信号を入力し、入力された第二出力信号の位相を遅延させて前記制御回路に出力するディレイ回路と、を備え、前記フィルタ回路は、共振周波数が前記インバータ回路の可変可能な周波数範囲内の高周波数側に設定された疑似負荷が前記インバータ回路に接続されている状態において、前記基準信号の立ち上がりが前記負荷に出力される交流信号が分岐された信号のゼロクロスポイントに合うように前記第一出力信号を遅延可能に構成されており、前記ディレイ回路は、共振周波数が前記インバータ回路の可変可能な周波数範囲内の低周波数側に設定された疑似負荷が前記インバータ回路に接続されている状態において、前記第二出力信号の立ち上がりエッジが前記負荷に出力される交流信号が分岐された信号のゼロクロスポイントに合うように前記第二出力信号を遅延可能に構成されていることを特徴とする。

【0006】

本発明のインバータ回路は、上記位相調整回路を含むことを特徴とする。

【0007】

本発明の給電装置は、上記インバータ回路を含むことを特徴とする。

【発明の効果】

【0008】

負荷の共振周波数に対応して可変可能な周波数範囲内においてインバータ回路の発振周波数を調整した際におけるインバータ回路の変換効率の低下を抑制する技術を提供することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態の位相調整回路、インバータ回路及び給電装置を示した模式的な回路図である。

【図2】図１に示した位相調整回路を拡大して示した図である。

【図3】図１に示した位相調整回路と比較される比較例の従来型の位相調整回路の回路図である。

【図4】図２、図３に示した位相調整回路を流れる各信号を示した図である。

【図5】図２の位相調整回路により位相を調整した場合の各信号を示した図である。

【図6】図２に示したフィルタ回路の可変抵抗素子の抵抗値を変更した場合のインバータ回路の発振周波数と帰還信号ｆの位相との関係を示した図である。

【図7】図３に示したインバータの発振周波数と負荷の共振周波数とを比較した図である。

【図8】図２に示したインバータの発振周波数と負荷の共振周波数とを比較した図である。

【図9】比較例のインバータ回路と本実施形態のインバータ回路とのマッチング周波数と変換効率を比較して示した図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様の構成要素には同様の符号を付し、重複する説明は適宜省略する。
図１は、本発明の一実施形態の位相調整回路１０、インバータ回路３及び給電装置１を示した模式的な回路図である。図２は、図１に示した位相調整回路１０を拡大して示した図である。以下、給電装置１、インバータ回路３及び位相調整回路１０について順に説明する。
（給電装置）
図１に示した給電装置１は、電界結合の非接触型の給電装置である。給電装置１は、インバータ回路３、位相調整回路１０及び負荷５を備えている。
負荷５は、共振コイル５１、５２と、共振コンデンサ５３、５４及び抵抗素子５５を備えている。負荷５の共振周波数は、共振コイル５１、５２のインダクタンス及び共振コンデンサ５３、５４の容量によって決まる。給電装置１の電力の供給は、抵抗素子５５を通じて行われる。
共振コンデンサ５３、５４の容量は、負荷５が一定の条件の下にある場合、負荷５に流れる電流に応じて直線的に変化することが知られている。また、非接触型の給電装置である給電装置１では、共振コンデンサ５３、５４の値が給電装置１と被給電側の装置との接触状態によっても変化する。本実施形態の給電装置１は、このような各素子の機能の誤差に起因する以外の原因による共振周波数の変化にも高精度に追従して常に高いインバータ回路の変換効率を維持することが可能である。

【0011】

（インバータ回路）
インバータ回路３は、位相調整回路１０を含んでいる。そして、位相調整回路１０の他、インバータ回路電源３１から供給された直流電力を高周波交流にするドライブ回路３１１、３１２、３１３、３１４と、ドライブ回路３１３、３１２、３１３、３１４を制御するＰＷＭ（Pulse Width Modulation）制御回路３３と、を有している。なお、本実施形態では、インバータ回路電源３１は直流電圧、直流電流を供給するものとする。
インバータ回路３は予め定められた範囲においてドライブ回路３１１、３１２、３１３、３１４による変換後の周波数（発振周波数）が変更可能な発振周波数可変の素子である。なお、本実施形態では、インバータ回路３を、例えば１．５ＭＨｚから２．０ＭＨｚまで変更可能な素子とする。

【0012】

（位相調整回路）
位相調整回路１０は、図１、図２に示すように、基準信号（ＲＥＦ）Ｓｒを入力する基準信号入力端子１３ａと、帰還信号（Ｆ／Ｂ）Ｓｆを入力する帰還信号入力端子１３ｂと、基準信号と帰還信号との位相差に基づく出力信号（ＰＬＬｏｕｔ）Ｓｏを出力する出力端子１３ｃと、を有する位相同期回路であるＰＬＬ（Phase Locked Loop）回路１３を備えている。
また、位相調整回路１０は、基準信号入力端子１３ａ及び出力端子１３ｃに接続され、ＰＬＬ回路１３を含む回路本体の発振周波数が第１レベルである場合に基準信号Ｓｒの位相を遅延させる第１回路であるフィルタ回路２５を備えている。さらに、位相調整回路１０は、出力端子１３ｃに接続され、回路本体の発振周波数が第１レベルよりも低い第２レベルである場合に出力信号Ｓｏを遅延させる第２回路であるディレイ回路２７を備えている。
上記構成において、「回路本体」とは、位相調整回路１０が接続される被接続側の回路をいい、本実施形態では位相調整回路１０を含むインバータ回路３を指す。上記したように、インバータ回路３は１．５ＭＨｚから２ＭＨｚの範囲で周波数が可変であるから、「第１レベル」は２ＭＨｚ、「第２レベル」は１．５ＭＨｚである。

【0013】

フィルタ回路２５は、第１容量素子である容量素子１６、コイル素子１５及び抵抗値が可変の第１抵抗素子である可変抵抗素子１７を含んでいる。フィルタ回路２５は、ＲＬＣ直列回路であり、容量素子１６は出力信号（ＰＬＬｏｕｔ）Ｓｏに対して電流の位相を９０度進めるように作用する。コイル素子１５は出力信号（ＰＬＬｏｕｔ）Ｓｏに対して電流の位相を９０°遅らせるように作用する。また、抵抗素子５５は、ＲＬＣフィルタ特性のＧＡＩＮを変化させる。電流が遅れるか進むかは、容量素子１６の容量Ｃと電流の角速度ωとの積Ｃωの逆数（１／Ｃω）と、コイル素子１５のインダクタンスＬと角速度ωとの積（Ｌω）の大小関係によって決まり、その位相差は抵抗素子の抵抗値Ｒによって決定される。そして、１／ＣωとＬωの差分と抵抗素子の抵抗値Ｒとをベクトル合成すると、そのベクトルの向きにより電流の位相が決定される。
上記構成によれば、コイル素子１５のインダクタンスＬを一定にして可変抵抗素子１７の抵抗値を変化させることにより、フィルタ回路２５において基準信号Ｓｒの位相を任意に調整することができる。

【0014】

ディレイ回路２７は、第２容量素子である容量素子２１及び抵抗値が可変の第２抵抗素子である可変抵抗素子１９を含んでいる。ディレイ回路２７においては、入力された出力信号Ｓｏが容量素子２１の容量と可変抵抗素子１９の抵抗値Ｒで決まる時定数τだけ遅延して出力される。このため、ディレイ回路２７では、可変抵抗素子１９の抵抗値を変化させることによって時定数τを変更し、出力信号Ｓｏを任意に遅延させて出力することができる。遅延された信号は、バッファ回路２２を介してインバータ回路３に出力される。なお、バッファ回路２２は、帰還信号Ｓｆを遅延させる主因となる素子である。
また、上記容量素子、コイル素子及び可変抵抗素子の具体的な構成は、フィルタ回路２５、ディレイ回路２７が信号の位相を調整する機能を有する限りにおいて、どのようなものであってもよい。

【0015】

ここで、位相調整回路１０の動作を説明する。位相調整回路１０では、ＰＬＬ回路１３の基準信号入力端子１３ａに基準信号Ｓｒが入力される。また、帰還信号入力端子１３ｂには帰還信号Ｓｆが入力される。ＰＬＬ回路１３は図示しない位相比較器、ローパスフィルタ及び電圧制御発振器等を備えている。基準信号Ｓｒ及び帰還信号Ｓｆは、ＰＬＬ回路１３の位相比較器において位相が比較され、その差分に応じた出力信号Ｓｏを出力端子１３ｃから出力する。このとき、本実施形態では、フィルタ回路２５が設けられていることにより、負荷５の共振周波数が２ＭＨｚに近い範囲（高領域）において基準信号Ｓｒが遅延する。このため、位相比較器は、遅延した帰還信号Ｓｆと基準信号Ｓｒとの位相差を比較することになる。
また、出力信号Ｓｏは、ディレイ回路２７を通過することにより、負荷５の共振周波数が１．５ＭＨｚに近い範囲（低領域）において遅延する。遅延した出力信号Ｓｏは、分岐されて基準信号入力端子１３ａからＰＬＬ回路１３に基準信号Ｓｒとして入力する。
出力信号Ｓｏは、バッファ回路２２から制御回路３３に入力し、インバータ回路３による周波数の追従制御に利用される。インバータ回路３から負荷５に出力される信号は分岐され、ＮＯＴ回路１１において反転、パルス化された後、帰還信号Ｓｆとして基準信号入力端子１３ａからＰＬＬ回路１３に入力される。
以上の動作により、位相調整回路１０は、負荷５に実際に出力される信号と制御回路３３に出力した制御信号との差異に基づく出力信号Ｓｏを生成することができる。そして、両者の差異が小さくなるように制御回路３３を繰り返しフィードバック制御することにより、出力信号Ｓｏの周波数を所望の周波数に合わせることができる。

【0016】

次に、以上説明した位相調整回路１０の効果について、比較例をあげながら説明する。図３は、本実施形態の位相調整回路１０と比較される従来型の位相調整回路７０（比較例の回路）の回路図である。位相調整回路７０は、基準信号入力端子７３ａ、帰還信号入力端子７３ｂ及び出力端子７３ｃを備えるＰＬＬ回路７３、ＮＯＴ回路７１、可変抵抗素子７５及び抵抗素子７６、バッファ回路７２を備えている。ＰＬＬ回路７３は、ＰＬＬ回路１３と同様に、出力信号Ｓｏを分岐して基準信号Ｓｒとして出力端子７３ｃに入力し、帰還信号を反転、パルス化して帰還信号入力端子７３ｂから帰還信号Ｓｆとして入力している。なお、位相調整回路７０において、可変抵抗素子７５及び容量素子７６はＮＯＴ回路７１から出力されたパルス信号の位相を調整するためＲＣ回路を構成している。

【0017】

図４（ａ）、図４（ｂ）は、本実施形態の位相調整回路１０を流れる各信号を示している。図４（ａ）、図４（ｂ）のいずれにおいても、横軸は時間を、縦軸は基準信号Ｓｒ（ｉ）、出力信号Ｓｏ（ＰＬＬ ＯＵＴ：ｉｉ）、共振電流波形（ＮＯＴ回路１１を通る以前の帰還信号Ｓｆ：ｉｉｉ）、共振電流波形の反転波形（ｉｖ）、パルス化された帰還信号Ｓｆ（ｖ）及びＰＬＬ回路１３において比較される帰還信号Ｓｆ（Ｆ／Ｂ比較波形：ｖｉ）を示している。
図４（ａ）に示した波形は、インバータ回路３に擬似的な負荷を接続し、擬似的な負荷の共振周波数を１．５ＭＨｚ（低領域）にして測定したものである。また、図４（ｂ）に示した波形は、インバータ回路３に擬似的な負荷を接続し、擬似的な負荷の共振周波数を２．０ＭＨｚ（高領域）にして測定したものである。図４（ａ）は、低領域において測定された信号を示し、図４（ｂ）は、高領域において測定された信号を示している。

【0018】

先ず、図４（ａ）、図４（ｂ）を用い、比較例の従来型の位相調整回路７０において起こる課題を説明する。低領域、高領域のいずれにおいても、基準信号Ｓｒ及び出力信号Ｓｏの間には位相のずれが生じている。このようなずれは、バッファ回路２２やインバータ回路３を構成する素子の機能の誤差やばらつきによって生じている。ＰＬＬ回路７３においては、帰還信号Ｓｆ（共振電流）が反転、パルス化される。このとき、出力信号Ｓｏと共振電流の位相との間にずれが生じると、帰還信号Ｓｆを一定の閾値ｔｈと比較した場合にパルス化されたＦ／Ｂパルスのパルス幅に誤差が生じることになる。Ｆ／Ｂパルスの幅に誤差が生じると、帰還信号Ｓｆのパルス幅にも誤差が生じるので、ＰＬＬ回路７３における帰還信号Ｓｆと基準信号Ｓｒの結果生成される出力信号Ｓｏによる共振周波数の追従性が低下する。位相調整回路７０の追従性の低下は、インバータ回路の周波数変換効率を低下させるために好ましくない。

【0019】

以上の点に鑑み、本実施形態の位相調整回路１０は、図４（ａ）の（ｉｉ）に示すように、低領域においては出力信号Ｓｏの位相を遅らせ、出力信号Ｓｏの位相を帰還信号Ｓｆ（共振電流）の位相と一致させている。このようにすると、パルス化された帰還信号Ｓｆのパルス幅に誤差が生じることがなく、ＰＬＬ回路１３において帰還信号Ｓｆと基準信号Ｓｒ（出力信号Ｓｏ）との位相を正確に比較することができる。
出力信号Ｓｏの位相を遅らせることは、ディレイ回路２７の可変抵抗素子１９の抵抗値を変更することによって行われる。本実施形態では、可変抵抗素子１９の抵抗値を、図４（ａ）に示した基準信号Ｓｒと共振電流波形との差分ｄ１が実質的に０になるように調整する。なお、差分ｄ１は、出力信号Ｓｏの立ち上がりエッジと共振電流のゼロクロスポイントとの差分である。本実施形態のディレイ回路２７による位相の調整は、出力信号Ｓｏの立ち上がりを共振電流のゼロクロスポイントに合わせ込むように行われる。

【0020】

また、本実施形態の位相調整回路１０は、図４（ｂ）の（ｉ）に示すように、高領域においては基準信号Ｓｒの位相を遅らせ、基準信号Ｓｒの位相を帰還信号Ｓｆ（共振電流）の位相と一致させている。このようにすると、パルス化された帰還信号Ｓｆのパルス幅に誤差が生じることがなく、ＰＬＬ回路１３において帰還信号Ｓｆと基準信号Ｓｒ（出力信号Ｓｏ）との位相を正確に比較することができる。
基準信号Ｓｒの位相を遅らせることは、フィルタ回路２５の可変抵抗素子１７の抵抗値を変更することによって行われる。本実施形態では、可変抵抗素子１７の抵抗値を、図４（ｂ）に示した帰還信号Ｓｆと共振電流波形との差分ｄ２が実質的に０になるように調整する。なお、差分ｄ２は、基準信号Ｓｒの立ち上がりエッジと共振電流のゼロクロスポイントとの差分である。本実施形態のフィルタ回路２５による調整は、基準信号Ｓｒの立ち上がりを共振電流のゼロクロスポイントに合わせ込むように行われる。

【0021】

図５は、図４（ａ）に示した調整の結果得られる位相調整回路１０を流れる各信号を示している。図５の横軸は時間を、縦軸は基準信号Ｓｒ（ｉ）、出力信号Ｓｏ（ＰＬＬ ＯＵＴ：ｉｉ）、共振電流波形（ＮＯＴ回路１１を通る以前の帰還信号Ｓｆ：ｉｉｉ）、共振電流波形の反転波形（ｉｖ）、パルス化された帰還信号Ｓｆ（ｖ）及びＰＬＬ回路１３において比較される帰還信号Ｓｆ（Ｆ／Ｂ比較波形：ｖｉ）を示している。図５に示したように、基準信号Ｓｒの位相と共振電流波形の位相とが一致しているため、共振電流波形の適正な値が閾値ｔｈと比較されている。このため、図５（ｉｖ）に示したＦ／Ｂパルスのパルス幅は、適正な時間に維持されるようになる。

【0022】

図６は、フィルタ回路２５の可変抵抗素子１７の抵抗値を高抵抗値ＶＲｈとした場合と、低抵抗値ＶＲｕとした場合のインバータ回路３の発振周波数と帰還信号Ｓｆの位相との関係を示している。図６の横軸は発振周波数を示し、縦軸は帰還信号Ｓｆの位相を示している。図６から、フィルタ回路２５の可変抵抗素子１７は、発振周波数が比較的高い領域において帰還信号Ｓｆの位相を変化させることに効果的であることが分かる。
このように、低領域における位相のずれをディレイ回路２７で調整し、高領域における位相のずれをフィルタ回路２５で調整することは、ディレイ回路２７及びフィルタ回路２５のコイルのインダクタンスや容量素子の容量の選択及び可変抵抗素子の抵抗値の設定によって実現できる。
本実施形態では、例えば、図２に示した位相調整回路１０において、可変抵抗素子１７の抵抗値を１００Ω、可変抵抗素子１９の抵抗値を１０Ω、コイル素子１５のインダクタンスを１２０μＨ、容量素子２１の容量を１００ｐＦ、容量素子１６の容量を２２ｐＦとした場合に低領域。高領域のいずれにおいても８５％以上の周波数変換効率を得ることができた。

【0023】

図７は、位相調整回路７０を含むインバータの発振周波数と負荷の共振周波数とを比較した図である。また、図８は、位相調整回路１０を含むインバータ回路３の発振周波数と負荷５共振周波数とを比較した図である。図７、図８のいずれにあっても、横軸は負荷の共振周波数、横軸はインバータの発振周波数を示している。共振周波数と発振周波数とが一致する場合、インバータ回路は最大の周波数変換効率を得ることができる。
図７に示した直線Ｒoは、位相調整回路７０において実際に得られる共振周波数と発振周波数との関係を示している。また、直線Iは、理想的な共振周波数と発振周波数との関係を示している。位相調整回路７０において可変抵抗素子７５及び容量素子Ｃ７６を中心周波数ｆＭで調整することにより、共振周波数と発振周波数とが一点で交わるものの、低領域及び高領域における直線Ｉと直線Ｒｏとの誤差が発生する。
一方、本実施形態の位相調整回路１０によれば、図８中に示したように実際の特性が直線Ｒ１の場合、可変抵抗素子１９により低域周波数における誤差が小さくなるよう調整して直線Ｒ２の特性とし、さらに高域周波数の誤差が小さくなるよう可変抵抗素子１７を調整する。これにより、低域周波数から高域周波数において従来型の位相調整回路７０の特性より、理想特性Ｉに近づけることが可能になる。

【0024】

図９は、位相調整回路７０を備えるインバータ回路（比較例の回路）と本実施形態のインバータ回路との負荷５のマッチング周波数と変換効率を比較して示した図である。図９の横軸はマッチング周波数を示し、縦軸は変換効率を示している。図９中の菱形のプロットは位相調整回路７０を備えるインバータ回路のものであり、正方形のプロットは本実施形態のインバータ回路３のものである。図９から明らかなように、本実施形態のインバータ回路３は、低領域から高領域に亘って比較例の回路よりも高い変換効率を得ることができる。
具体的には、図９によれば、比較例の従来型の位相調整回路７０は、発振周波数が１．５７ＭＨｚにおいて８５．５％の比較的高い周波数変換効率を得ることができるが、発振周波数が１．７ＭＨｚにおいては８５．１％、発振周波数が１．７ＭＨｚにおいては８５．１％、発振周波数が１．７９ＭＨｚにおいては７６．１％、発振周波数が１．９３ＭＨｚにおいては６３．６％と高領域に向かうにしたがって周波数変換効率が下がっている。一方、本実施形態の位相調整回路１０は、発振周波数が１．６２ＭＨｚにおいては周波数変換効率が８９．２％、発振周波数が１．７４ＭＨｚにおいては８８％、発振周波数が１．８３ＭＨｚにおいては８６．５％、発振周波数が１．９５ＭＨｚにおいては８５％と、低領域から高領域まで高い周波数変換効率を得ることができる。

【0025】

以上説明したように、低領域、高領域においてそれぞれ独立に位相を調整することができる本実施形態は、低領域から高領域の範囲において十分高い周波数の追従性を得ることができる。
なお、以上の調整は、インバータ回路３または給電装置１を出荷する前の検査時に行われる。基準信号Ｓｒと帰還信号Ｓｆとの間の位相のずれは、製品ごとに異なるため、可変抵抗素子１７、１９の調整量は製品ごとに異なっている。このため、可変抵抗素子１７、１９の調整は、製品ごとに行うことが望ましい。

【0026】

上記実施形態および実施例は以下の技術思想を包含するものである。
（１） 基準信号を入力する基準信号入力端子と、帰還信号を入力する帰還信号入力端子と、前記基準信号と前記帰還信号との位相差に基づく出力信号を出力する出力端子と、を有する位相同期回路と、前記基準信号入力端子及び前記出力端子に接続され、前記位相同期回路を含む回路本体の発振周波数が第１レベルである場合に前記基準信号の位相を遅延させる第１回路と、前記出力端子に接続され、前記回路本体の発振周波数が前記第１レベルよりも低い第２レベルである場合に前記出力信号を遅延させる第２回路と、を備える、位相調整回路。
（２） 前記第１回路は、第１容量素子、コイル素子及び抵抗値が可変の第１抵抗素子を含むフィルタ回路である、（１）の位相調整回路。
（３） 前記第２回路は、第２容量素子及び抵抗値が可変の第２抵抗素子を含むディレイ回路である、（１）または（２）の位相調整回路。
（４） （１）から（３）のいずれか一つに記載の位相調整回路を含む、インバータ回路。
（５） （４）のインバータ回路を含む給電装置。

【符号の説明】

【0027】

１・・・給電装置
３・・・インバータ回路
５・・・負荷
１０・・・位相調整回路
１１・・・ＮＯＴ回路
１３・・・ＰＬＬ回路
１３ａ・・・基準信号入力端子
１３ｂ・・・帰還信号入力端子
１３ｃ・・・出力端子
１５・・・コイル素子
１６・・・容量素子
１７、１９・・・可変抵抗素子
２１・・・容量素子
２２・・・バッファ回路
２５・・・フィルタ回路
２７・・・ディレイ回路
３３・・・ＰＷＭ制御回路
３１・・・インバータ回路電源
５１、５２・・・共振コイル
５３、５４・・・共振コンデンサ
３１１、３１２、３１３、３１４・・・ドライブ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】