(58)【調査した分野】(Int.Cl.,DB名)
前記第1電圧検出回路において、前記複数のセルの最下位のノードに接続される電圧検出線が接続される端子と、前記負電源供給線が接続される端子間に、ダイオードが接続される、
ことを特徴とする請求項1から4のいずれかに記載の管理装置。
【発明を実施するための形態】
【0013】
図1は、比較例1に係る電源システム1を説明するための図である。電源システム1は、蓄電モジュール10及び管理装置30を備える。蓄電モジュール10は、直列接続された複数のセルを含む。セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等を用いることができる。以下、本明細書ではリチウムイオン電池セル(公称電圧:3.6−3.7V)を使用する例を想定する。
図1では、8個のリチウムイオン電池セル(第1セルS1−第8セルS8)が直列に接続されて構成された組電池を使用する例を描いている。
【0014】
管理装置30は、均等化回路、入力フィルタ、セル電圧検出回路31及び制御回路32を含み、それらはプリント配線基板上に実装される。セル電圧検出回路31は、直列接続された複数のセルS1−S8の各ノードと複数の電圧検出線L1−L9で接続され、隣接する電圧検出線間の電圧を検出して各セルS1−S8の電圧を検出する。セル電圧検出回路31は例えば、専用のカスタムICであるASIC(Application Specific Integrated Circuit)により構成される。セル電圧検出回路31は、検出した各セルS1−S8の電圧を制御回路32に送信する。
【0015】
蓄電モジュール10の複数のセルS1−S8の各ノードにはワイヤーハーネスが接続され、各ワイヤーハーネスの先端のコネクタが、プリント配線基板に実装された管理装置30の各コネクタに装着される。即ち、蓄電モジュール10と管理装置30間は、ハーネス・コネクタ20を介して電気的に接続される。
【0016】
複数の電圧検出線L1−L9にそれぞれ抵抗R1−R9が挿入され、隣接する2本の電圧検出線間にそれぞれコンデンサC1−C8が接続される。抵抗R1−R9及びコンデンサC1−C8は入力フィルタ(ローパスフィルタ)を構成し、セル電圧検出回路31に入力される電圧を安定化させる作用を有する。
【0017】
管理装置30の各コネクタと、セル電圧検出回路31の各検出端子間は、複数の電圧検出線L1−L9で接続される。隣接する2本の電圧検出線間にそれぞれ均等化回路が接続される。
図1に示す例では、均等化回路は放電抵抗R11−R18と放電スイッチQ1−Q8の直列回路で構成されている。放電スイッチQ1−Q8は例えば、トランジスタで構成される。
【0018】
制御回路32は、セル電圧検出回路31から受信した複数のセルS1−S8の電圧をもとに均等化制御を実行する。具体的には複数のセルS1−S8の内、最も電圧が低いセルの電圧に他のセルの電圧を合わせる。制御回路32は、当該他のセルと並列に接続されている均等化回路の放電スイッチをターンオンして、当該他のセルを放電させる。当該他のセルの電圧が、最も電圧が低いセルの電圧まで低下したら、当該他のセルと並列に接続されている均等化回路の放電スイッチをターンオフする。制御回路32は例えば、マイクロプロセッサにより構成される。
【0019】
セル電圧検出回路31の動作電源は、電源回路の簡素化のため、監視対象の蓄電モジュール10から供給を受ける。蓄電モジュール10以外の電源からセル電圧検出回路31が電力供給を受ける場合、絶縁処理が必要となるため回路が大型化し、コストが増大する。
【0020】
セル電圧検出回路31の回路動作電流として通常、数mA〜数十mA発生する。電源供給線と電圧検出線を兼用する場合、当該回路動作電流による電圧降下が検出電圧に影響を与える。特に、高精度な管理が必要となるリチウムイオン電池を用いた電源システム1では無視できないものとなる。そのため、電源供給線と電圧検出線を兼用させず、個別配線とすることが考えられる。
【0021】
図1に示す例では、蓄電モジュール10を構成する複数のセルS1−S8の最上位のノードとセル電圧検出回路31間を、第1電圧検出線L1と正電源供給線L0の2本で接続している。同様に複数のセルS1−S8の最下位のノードとセル電圧検出回路31間を、第9電圧検出線L9と負電源供給線L10の2本で接続している。
【0022】
セル電圧検出回路31の内部において、第9電圧検出線L9が接続される第9検出端子と、負電源供給線L10が接続される負電源端子間にESD(Electro-Static Discharge)保護ダイオードD1が接続される。なお図示しないが、正電源供給線L0が接続される正電源端子と、第1電圧検出線L1が接続される第1検出端子間にもESD保護ダイオードが接続される。これらのESD保護ダイオードは一般的に、ICの製造時に予め組み込まれる。
【0023】
ハーネス・コネクタ20で接続不良または断線(以下、本明細書では両者を包括して断線という。即ち、断線は物理的な配線の切断に限定されず、電気的な切断を含むものとする。)が発生した場合、セル電圧検出回路31によりセル電圧を正しく検出することができなくなる。その場合、制御回路32によるセルの状態監視や均等化制御が正しく行われなくなる。
【0024】
そのため通常は均等化回路を駆動するなどして断線状態を異常電圧として検出する機能が備わっている。例えば均等化回路を導通させた後、セル電圧が大きく低下した場合は電圧検出線の断線と判定し、セル電圧が殆ど変化しない場合はセルのSOC低下と判定する。ただしこの方法では、それを実行するための追加機能を実装する必要がある。また均等化回路自身の故障検出回路が別途に必要となる。セル電圧検出回路31によるセル電圧の監視だけでは、均等化回路の故障を検出することはできない。
【0025】
正電源供給線L0及び/又は負電源供給線L10が断線した場合、以下の2つの動作のいずれかが発生するため、電源システム1は故障検出されて安全に停止する。
(1)セル電圧検出回路31に電源が供給されなくなるため、セル電圧検出回路31からの応答がなくなり、制御回路32で故障検出される。
(2)セル電圧検出回路31の動作電流は、ESD保護ダイオードD1、断線した電源供給線に隣接する電圧検出線を通じて継続して流れる。ただし当該電圧検出線の電圧は、動作電流がフィルタ抵抗を通過することにより発生する電圧降下の影響を受ける。これによりセル電圧がセルの通常使用範囲から大きく低め検出となり、制御回路32により過放電として検出される。例えば、
図1において負電源供給線L10が断線すると、ESD保護ダイオードD1を通じて第9電圧検出線L9に動作電流が流れるが、第9抵抗R9による電圧降下の影響で、第8セルS8の電圧が低め検出となる。なお、図示はしないが、正電源供給線L0が接続される正電源端子と、第1電圧検出線L1が接続される第1検出端子間に接続されるESD保護ダイオードを備える構成の場合には、正電源供給線L0が断線した際に、このESD保護ダイオードを通じて、第1電圧検出線L1に動作電流が流れることになる。
【0026】
図2は、比較例2に係る電源システム1を説明するための図である。セル電圧検出回路31の内部では電圧計測のためにマルチプレクサやAD変換器を使用する場合が多い。この場合において通常、セル電圧検出回路31の各検出端子の電位からグラウンド電位の方向に、わずかに漏れ電流が発生する(
図2のI1参照)。漏れ電流は通常、1uAより十分に小さく、数kΩ程度のフィルタ抵抗を使用した場合でも、顕著な検出誤差に至らないように設計される。
【0027】
この漏れ電流I1により、第3検出端子の入力フィルタを構成する第2コンデンサC2が充電され、第3コンデンサC3が放電される。これにより、第3検出端子の電位が徐々に低下し、第2検出端子と第3検出端子間の電圧V2は、第2セルS2の実際の電圧より大きく検出され、反対に第3検出端子と第4検出端子間の電圧V3は、第3セルS3の実際の電圧より小さく検出される。その結果、第2セルS2は過充電、第3セルS3は過放電と判定され、電源システム1は異常検出により停止する。
【0028】
ただし漏れ電流はグラウンド電位に対して発生するため、セル電圧検出回路31内において、グラウンド電位と同電位になる第9検出端子の電位からは漏れ電流が流れない。従って、第9電圧検出線L9が断線しても電圧変化が発生しないため、第9電圧検出線L9の断線が検出されない。
【0029】
これを回避するために電流源I2を追加し、第9電圧検出線L9が断線した場合に、第8検出端子と第9検出端子間の電圧V8を意図的に異常電圧に変化させることが考えられる。しかしながら追加の回路素子が必要となる。また電流源I2自身の故障検出回路も必要となる。電流源I2の故障検出回路が設けられない場合、電流源I2の故障中に第9電圧検出線L9が断線しても、第8検出端子と第9検出端子間の電圧変化が発生しないため、電流源I2の故障も第9電圧検出線L9の断線も検出することができない。
【0030】
図2では第9電圧検出線L9の断線検出用の電流源I2を描いているが、他の電圧検出線の断線検出用にも電流源が搭載される。ただし、このグラウンド電位への漏れ電流を利用して断線を検出する方式では、消費電流の増加や検出誤差の増加が発生する。また当該方式は、上位の電圧検出線ほど断線が検出しやすくなり、下位の電圧検出線ほど断線が検出しにくくなる性質がある。上述のように最下位の電圧検出線では、電流源を追加しないと断線を検出することができない。
【0031】
図3は、比較例3に係る電源システム1を説明するための図である。比較例3では、セル電圧検出回路31を冗長化している。なお
図3では図面を簡略化するため均等化回路を省略して描いている。
【0032】
第1セル電圧検出回路31aが主計測回路であり、第2セル電圧検出回路31bが冗長計測回路である。主計測回路は電源システム1を高精度に制御するため高仕様に設計される。冗長計測回路は基本的に、主計測回路が正常に機能しているかを確認するために設けられ、主計測回路と比較して相対的に低仕様に設計される。例えば、冗長計測回路に実装されるAD変換器の分解能は、主計測回路に実装されるAD変換器より低く抑えられる。
また、冗長計測回路の検出周期が、主計測回路よりも長くなる構成であってもよい。検出周期が長くなると、急激な変化に対する応答性が低下するが、消費電力も抑えられるという特徴がある。
【0033】
冗長計測回路は、セルのSOC管理や均等化制御を主目的とせず、主計測回路の故障検出やセルの過充電/過放電の検出を主目的としている。従って、主計測回路より仕様を下げることを許容でき、それにより回路コスト及び消費電流を低減することができる。
【0034】
第1セル電圧検出回路31aは、検出した各セルS1−S8の電圧を制御回路32に送信し、第2セル電圧検出回路31bも、検出した各セルS1−S8の電圧を制御回路32に送信する。制御回路32は、第1セル電圧検出回路31aから受信した各セルS1−S8の電圧と、第2セル電圧検出回路31bから受信した各セルS1−S8の電圧を比較する。これにより、第1セル電圧検出回路31aまたは第2セル電圧検出回路31bの故障を検出することができる。
【0035】
ハーネス・コネクタ20はセル電圧検出回路31が冗長化されても単体で実装される。
ハーネス・コネクタ20は電子部品と異なり実装スペース・コストが大きくなるため、正電源供給線L0、複数の電圧検出線L1−L9、及び負電源供給線L10は
図3に示すように、ハーネス・コネクタ20より後段のプリント配線基板上でそれぞれ2本に分岐される。ワイヤーハーネスの段階から冗長化するとワイヤーハーネスの本数を2倍にする必要があり、セルの直列数が多いほど増加する本数が多くなる。
【0036】
図3に示す回路構成においても、漏れ電流等で発生する断線時の挙動は同じであり、第9電圧検出線L9の断線は、第9検出端子の検出値に殆ど影響を与えない。主計測回路および冗長計測回路の両方が同じ挙動となるため、冗長化していても断線を検出できない。
【0037】
図4は、本発明の実施の形態に係る電源システム1を説明するための図である。実施の形態では複数のセルS1−S8の最下位のノードと第1セル電圧検出回路31a間は、第9電圧検出線L9と負電源供給線L10の2本で接続される。一方、複数のセルS1−S8の最下位のノードと第2セル電圧検出回路31b間は、電圧検出線と兼用されている負電源供給線L10の1本で接続される。第2セル電圧検出回路31bの第9検出端子は、第9抵抗R9bを介してグラウンドに接続されている。
【0038】
この構成では第9電圧検出線L9の断線時、主計測回路(第1セル電圧検出回路31a)の第9検出端子は不定(フローティング)となるが、冗長計測回路(第2セル電圧検出回路31b)の第9検出端子は、複数のセルS1−S8の最下位ノードの電圧を継続して検出することができる。従って第8セルS8に過充電/過放電が発生した場合でも、冗長計測回路により第8セルS8の過充電/過放電が検出され、制御回路32により保護される。
【0039】
主計測回路は、主計測回路および冗長計測回路の動作電流が流れない第9電圧検出線L9を使用して第8セルS8の電圧を検出する。従って第9電圧検出線L9が断線していない間は、第8セルS8の電圧は主計測回路により高精度に検出され、それをもとに電源システム1は高精度に制御される。冗長計測回路は負電源供給線L10を使用して第8セルS8の電圧を検出する。冗長計測回路は基本的に過充電/過放電を検出できればよいため、負電源供給線L10を使用することによる小さな検出誤差は許容される。
【0040】
負電源供給線L10の断線時、ESD保護ダイオードD1及び第9電圧検出線L9を通じて電源供給が確保される。負電源供給線L10が断線した際、主計測回路の第8検出端子と第9検出端子間の電圧が大きく変化(降下)する。これにより制御回路32は、負電源供給線L10の断線または第8セルS8の過放電を検出することができる。
【0041】
複数のセルS1−S8の最上位のノードと第1セル電圧検出回路31a間は、第1電圧検出線L1と正電源供給線L0の2本で接続される。同様に、複数のセルS1−S8の最上位のノードと第1セル電圧検出回路31a間も、第1電圧検出線L1と正電源供給線L0の2本で接続される。
【0042】
第1電圧検出線L1が断線した場合、漏れ電流の影響が大きく現れるため、第9電圧検出線L9の断線と異なり第1電圧検出線L1の断線は容易に検出される。従って第1セル電圧検出回路31a及び第2セル電圧検出回路31bのいずれか一方と、複数のセルS1−S8の最上位のノード間を、電圧検出線と正電源供給線を兼用した1本の配線で接続する必要性は低い。ただし、正電源供給線L0が断線した場合でも、第1セル電圧検出回路31a及び第2セル電圧検出回路31bのいずれか一方の電源を確保することを目的に、第1セル電圧検出回路31a及び第2セル電圧検出回路31bのいずれか一方(例えば、第2セル電圧検出回路31b)と最上位のノード間を、電圧検出線と正電源供給線を兼用した1本の配線で接続する構成を用いてもよい。
【0043】
以上説明したように本実施の形態によれば、セル電圧検出回路31を冗長化することにより、主計測回路と冗長計測回路の両方で複数のセルS1−S8を監視することにより、より安全な電源システム1を構築することができる。主計測回路と冗長計測回路との間で、複数のセルS1−S8の最下位のノードとの接続形態を変えることにより、第9電圧検出線L9の断線を、特別な断線検出回路を追加することなく、簡単に検出することができる。また負電源供給線L10が断線しても、ESD保護ダイオードD1を備えることにより、主計測回路の電源が確保されるため、fail-safe動作することができる。以上により、電源システム1の安全性を確保しつつ高い信頼性を得ることができる。
【0044】
以上の説明では、複数のセルS1−S8の最下位のノードと第2セル電圧検出回路31b間は、電圧検出線と兼用されている負電源供給線L10の1本で接続される構成を例に説明されているが、正電源供給線L0と電圧検出線を兼用するように構成してもよい。この構成の場合には、正電源供給線L0が接続される正電源端子と、第1電圧検出線L1が接続される第1検出端子間に接続されるESD保護ダイオードを備えることが好ましい。
この構成により、正電源供給線L0が断線した際に、このESD保護ダイオードを通じて、第1電圧検出線L1に動作電流が流れ、回路の電源を確保することができ、断線検出を行うことが可能となる。
【0045】
以上、本発明を実施の形態をもとに説明した。これら実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【0046】
上述の実施の形態では、冗長計測回路の仕様を主計測回路の仕様より下げて、検出精度とコストのバランスを図る例を示したが、主計測回路と冗長計測回路の仕様を共通にしてもよい。いずれも高仕様で設計すれば、冗長計測回路の検出値をもとにしても、セルのSOC管理や均等化制御を高精度に行うことができる。
【0047】
また上述の実施の形態では電源システム1を車両用電源装置に利用する例を想定したが、車載用途に限らず、航空用電源装置、船舶用電源装置、定置型蓄電システム等、他の用途にも利用可能である。例えばESD保護ダイオードD1は、同等の効果が得られる場所に通常のダイオードを実装しても達成しうる。また実施例では第1電圧検出線L1の断線時は容易に検出されるとしたが、回路構成により容易に検出されない場合、第9抵抗R9bの接続方式と同様に第1抵抗R1bの接続のみ、正電源供給線に接続しても良い。
【0048】
なお、実施の形態は、以下の項目によって特定されてもよい。
【0049】
[項目1]
直列接続された複数のセル(S1−S8)の各ノードに電圧検出線(L1−L9)で接続され、当該複数のセル(S1−S8)のそれぞれの電圧を検出する第1電圧検出回路(31a)と、
前記複数のセル(S1−S8)の各ノードに電圧検出線(L1−L9)で接続され、当該複数のセル(S1−S8)のそれぞれの電圧を検出する第2電圧検出回路(31b)と、を備え、
前記第1電圧検出回路(31a)および前記第2電圧検出回路(31b)の動作電源は、前記複数のセル(S1−S8)の両端からそれぞれ供給され、
前記複数のセル(S1−S8)の最下位のノードと前記第1電圧検出回路(31a)の間は、前記電圧検出線(L9)と負電源供給線(L10)の2本で接続され、
前記複数のセル(S1−S8)の最下位のノードと前記第2電圧検出回路(31b)の間は、前記電圧検出線と負電源供給線を兼用する1本の配線(L10)で接続される、
ことを特徴とする管理装置(30)。
これによれば、複数のセル(S1−S8)の最下位のノードに接続された電圧検出線(L9)の断線を簡単に検出することができる。
[項目2]
前記複数のセル(S1−S8)の最上位のノードと前記第1電圧検出回路(31a)の間は、前記電圧検出線(L1)と正電源供給線(L0)の2本で接続され、
前記複数のセル(S1−S8)の最上位のノードと前記第2電圧検出回路(31b)の間は、前記電圧検出線(L1)と正電源供給線(L0)を兼用する1本の配線で接続される、
ことを特徴とする項目1に記載の管理装置(30)。
これによれば、複数のセル(S1−S8)の最上位のノードに接続された電圧検出線(L9)の断線を簡単に検出することができる。
[項目3]
前記複数のセル(S1−S8)の最上位のノードと前記第1電圧検出回路(31a)の間は、前記電圧検出線(L1)と正電源供給線(L0)の2本で接続され、
前記複数のセル(S1−S8)の最上位のノードと前記第2電圧検出回路(31b)の間は、前記電圧検出線(L1)と正電源供給線(L0)の2本で接続される、
ことを特徴とする項目1に記載の管理装置(30)。
これによれば、第1電圧検出回路(31a)及び第2電圧検出回路(31b)における、最上位のセル(S1)の電圧検出精度の低下を抑えることができる。
[項目4]
前記複数のセル(S1−S8)の各ノードにワイヤーハーネスが接続され、各ワイヤーハーネスの先端のコネクタが、前記管理装置(30)の各コネクタに接続され、
前記管理装置(30)内において、前記複数のセル(S1−S8)の各ノードに接続された配線が分岐される、
ことを特徴とする項目1から3のいずれかに記載の管理装置(30)。
これによれば、冗長化によるワイヤーハーネス・コネクタの増加を抑えることができる。
[項目5]
前記第1電圧検出回路(31a)において、前記複数のセル(S1−S8)の最下位のノードに接続される電圧検出線(L9)が接続される端子と、前記負電源供給線(L10)が接続される端子間に、ダイオード(D1)が接続される、
ことを特徴とする項目1から4のいずれかに記載の管理装置(30)。
これによれば、負電源供給線(L10)が断線しても、第1電圧検出回路(31a)の電源を確保することができる。
[項目6]
前記第1電圧検出回路(31a)は、主計測回路であり、
前記第2電圧検出回路(31b)は、前記第1電圧検出回路(31a)より仕様が低い冗長計測回路である、
ことを特徴とする項目1から5のいずれかに記載の管理装置(30)。
これによれば、検出精度とコストのバランスを図ることができる。
[項目7]
複数のセル(S1−S8)が直列接続された蓄電モジュール(10)と、
前記蓄電モジュール(10)を管理する項目1から6のいずれかに記載の管理装置(30)と、
を備えることを特徴とする電源システム(1)。
これによれば、複数のセル(S1−S8)の最下位のノードに接続された電圧検出線(L9)の断線を簡単に検出することができる。