特許 6873905 固体撮像装置および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6873905

(24)【登録日】2021年4月23日

(45)【発行日】2021年5月19日

(54)【発明の名称】固体撮像装置および電子機器

(51)【国際特許分類】

   H01L 27/146 20060101AFI20210510BHJP

   H04N 5/355 20110101ALI20210510BHJP

   H04N 5/3745 20110101ALI20210510BHJP

【ＦＩ】

   H01L27/146 A

   H04N5/355 900

   H04N5/3745

【請求項の数】17

【全頁数】24

(21)【出願番号】特願2017-539116(P2017-539116)

(86)(22)【出願日】2016年8月26日

(86)【国際出願番号】JP2016075028

(87)【国際公開番号】WO2017043343

(87)【国際公開日】20170316

【審査請求日】2019年8月19日

(31)【優先権主張番号】特願2015-179206(P2015-179206)

(32)【優先日】2015年9月11日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100121131

【弁理士】

【氏名又は名称】西川 孝

(74)【代理人】

【識別番号】100082131

【弁理士】

【氏名又は名称】稲本 義雄

(72)【発明者】

【氏名】鈴木 亮司

(72)【発明者】

【氏名】坂野 頼人

【審査官】 今井 聖和

(56)【参考文献】

【文献】 特開２０１４−１１２５８０（ＪＰ，Ａ）

【文献】 国際公開第２０１５／０１２０９８（ＷＯ，Ａ１）

【文献】 特表２０１０−５３１５４０（ＪＰ，Ａ）

【文献】 特開２００９−１６５１８６（ＪＰ，Ａ）

【文献】 特開２０１３−１６１８６８（ＪＰ，Ａ）

【文献】 特開２００８−０５３３３３（ＪＰ，Ａ）

【文献】 特開２０１５−０５６４０８（ＪＰ，Ａ）

【文献】 特開２００６−１４０６６６（ＪＰ，Ａ）

【文献】 特開昭４９−０８５９７５（ＪＰ，Ａ）

【文献】 特開２００８−２８８６４８（ＪＰ，Ａ）

【文献】 特開２００５−３２８４９３（ＪＰ，Ａ）

【文献】 特開２００６−２６１４１１（ＪＰ，Ａ）

【文献】 特開２０１３−１６１９４５（ＪＰ，Ａ）

【文献】 特開２００８−１６６８１０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１４６

Ｈ０４Ｎ ５／３６９

(57)【特許請求の範囲】

【請求項1】

フォトダイオードと、
前記フォトダイオード上に形成される容量と
を備え、
複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フォトダイオードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォトダイオード上に形成され、
前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前記フォトダイオードは、前記容量をつなぐフローティングディフュージョンを用い、
前記容量のゲートと転送ゲートとは、隣接されて形成される
固体撮像装置。

【請求項2】

前記容量は、polyを形成するMOS容量である
請求項１に記載の固体撮像装置。

【請求項3】

前記容量は、ホール蓄積層上のn+電極である
請求項１に記載の固体撮像装置。

【請求項4】

前記容量は、変換効率切り換え用である
請求項１に記載の固体撮像装置。

【請求項5】

露光期間の殆どにおいて電極の電位を、実際に前記容量を使う際の電位よりも低い電位に保つ
請求項１に記載の固体撮像装置。

【請求項6】

露光開始時に、リセットドレイン電位をふり、リセットトランジスタ経由で、前記容量であるMOSゲートまたはn+電極を低電位にし、その後、リセットドレイン容量間に接続するトランジスタをoffにすることにより、前記MOSゲートまたは前記n+電極を低電位に保持する
請求項５に記載の固体撮像装置。

【請求項7】

前記フォトダイオードは、基板の深いところに埋め込まれており、前記容量として使う部分を、深さ方向に距離を取り分離する
請求項１に記載の固体撮像装置。

【請求項8】

前記容量のゲートと前記転送ゲートとが別に形成される場合、前記容量と前記転送ゲートはオーバラップされて形成される
請求項１に記載の固体撮像装置。

【請求項9】

前記MOS容量の場合、MOSゲート下のSi側を高濃度のp型もしくはn型にして、CV特性においてリニアリティのよい領域を用いる
請求項２に記載の固体撮像装置。

【請求項10】

Si側がp型の場合、ゲート電極として、p+polySi、PtSi、またはNiSiを用いる
請求項９に記載の固体撮像装置。

【請求項11】

ゲート絶縁膜として、Si側がp型の場合、Al2O3を用い、Si側がn型の場合、Y2O3を用いる
請求項９に記載の固体撮像装置。

【請求項12】

Si側がn型の場合、ゲート電極として、n+polySi、TaN、またはTiNを用いる
請求項９に記載の固体撮像装置。

【請求項13】

ゲート絶縁膜として、Si側がp型の場合、HfO2を用い、Si側がn型の場合、La2O3を用いる
請求項９に記載の固体撮像装置。

【請求項14】

前記リニアリティを評価し、曲がった部分は、後段において補正が行われる
請求項９に記載の固体撮像装置。

【請求項15】

前記補正のための前記リニアリティの情報は、記録される
請求項１４に記載の固体撮像装置。

【請求項16】

裏面照射型である
請求項１に記載の固体撮像装置。

【請求項17】

フォトダイオードと、
前記フォトダイオード上に形成される容量と
を備え、複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フォトダイオードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォトダイオード上に形成され、
前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前記フォトダイオードは、前記容量をつなぐフローティングディフュージョンを用い、
前記容量のゲートと転送ゲートとは、隣接されて形成される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、固体撮像装置および電子機器に関し、特に、トランジスタ素子側のSi界面の面積効率を上げることができるようにした固体撮像装置および電子機器に関する。

【背景技術】

【0002】

変換効率切り替え機能を有するC-MOSイメージセンサにおいて、低変換効率用の容量は、素子のない領域に接合容量、MOS容量、poly/poly容量として付けたり、配線容量を負荷にする。または、隣接FD(フローティングディヒュージョン)に接続する方法などが取られていた（特許文献１，２参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２００５／０８３７９０号

【特許文献2】特表２００９−５０６５４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

これらの方法は、面積が取られたり、配線層数が増えてしまったり、工程数の増加を招く場合があり、安価に所望の大容量を付加することが困難であった。

【0005】

本開示は、このような状況に鑑みてなされたものであり、トランジスタ素子側のSi界面の面積効率を上げることができるものである。

【課題を解決するための手段】

【0006】

本技術の一側面の固体撮像装置は、フォトダイオードと、前記フォトダイオード上に形成される容量とを備え、複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フォトダイオードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォトダイオード上に形成され、前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前記フォトダイオードは、前記容量をつなぐフローティングディフュージョンを用い、前記容量のゲートと転送ゲートとは、隣接されて形成される。

【0021】

本技術の一側面の電子機器は、フォトダイオードと、前記フォトダイオード上に形成される容量とを備え、複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フォトダイオードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォトダイオード上に形成され、前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前記フォトダイオードは、前記容量をつなぐフローティングディフュージョンを用い、前記容量のゲートと転送ゲートとは、隣接されて形成される固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。

【0022】

本技術の一側面においては、フォトダイオードと、前記フォトダイオード上に形成される容量とが備えられる。そして、複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フォトダイオードが、複数のサイズを有し、前記容量が、特定のサイズのフォトダイオード上に形成される。また、前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前記フォトダイオードにより、前記容量をつなぐフローティングディフュージョンが用いられ、前記容量のゲートと転送ゲートとが、隣接されて形成される。

【発明の効果】

【0023】

本技術によれば、トランジスタ素子側のSi界面の面積効率を上げることができる。

【0024】

なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。

【図面の簡単な説明】

【0025】

【図1】本技術を適用した固体撮像装置の概略構成例を示すブロック図である。

【図2】本技術の画素の構成例を示す断面図である。

【図3】図２の画素の駆動例を示す図である。

【図4】MOS構造が示す上部電極電圧と電気容量の関係を示す図である。

【図5】出力のリニアリティを示す図である。

【図6】ゲート絶縁膜に各種high-k膜をSiO2と積層した場合のフラットバンド電圧の変化を示す図である。

【図7】ゲート電極に使われる各種材料の仕事関数を示す図である。

【図8】本技術の画素の他の構成例を示す断面図である。

【図9】本技術の画素の他の構成例を示す断面図である。

【図10】本技術の画素の他の構成例を示す断面図である。

【図11】本技術の画素の他の構成例を示す断面図である。

【図12】図８乃至図１１の画素の場合の駆動例を示す図である。

【図13】本技術の画素の他の構成例を示す断面図である。

【図14】本技術の画素の他の構成例を示す断面図である。

【図15】本技術の画素の他の構成例を示す断面図である。

【図16】本技術の画素の他の構成例（共有画素の場合）を示す断面図である。

【図17】図１６の共有画素のアレイ展開図である。

【図18】本技術の画素の他の構成例（共有画素の場合）を示す断面図である。

【図19】図１８の共有画素のアレイ展開図である。

【図20】本技術の画素の他の構成例（大面積PDと小面積PD構成の場合）を示す断面図である。

【図21】図２０の共有画素のアレイ展開図である。

【図22】ゲートの形成位置について説明する図である。

【図23】本技術の画素の他の構成例（大面積PDと小面積PD構成の場合）を示す断面図である。

【図24】図２３の画素の場合の駆動例を示す図である。

【図25】出力と露光時間との関係を示す図である。

【図26】本技術の画素の他の構成例（大面積PDと小面積PD構成の場合）を示す断面図である。

【図27】図２６の画素の場合の駆動例を示す図である。

【図28】本技術の画素の他の構成例（大面積PDと小面積PD構成の場合）と駆動例を示す図である。

【図29】本技術の画素の他の構成例（大面積PDと小面積PD構成の場合）と駆動例を示す図である。

【図30】本技術の画素の他の構成例を示す図である。

【図31】図３０の画素の場合の駆動例を示す図である。

【図32】本技術を適用したイメージセンサの使用例を示す図である。

【図33】本技術を適用した電子機器の構成例を示すブロック図である。

【発明を実施するための形態】

【0026】

以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態 （イメージセンサの使用例）
３．第３の実施の形態 （電子機器の例）

【0027】

＜１．第１の実施の形態＞
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。

【0028】

図１に示されるように、固体撮像装置（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路領域とを有して構成される。

【0029】

画素２は、光電変換素子（例えば、PD(Photo Diode)）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができ、さらに選択トランジスタを追加して４つのトランジスタで構成することもできる。

【0030】

また、画素２は、画素共有構造とすることもできる。画素共有構造は、複数のフォトダイオード、複数の転送トランジスタ、共有される１つのフローティングディフュージョン、および、共有される１つずつの他の画素トランジスタから構成される。フォトダイオードは、光電変換素子である。

【0031】

周辺回路領域は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。

【0032】

制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。

【0033】

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。

【0034】

カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

【0035】

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。

【0036】

出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。

【0037】

入出力端子１２は、外部と信号のやりとりをするために設けられる。

【0038】

＜画素の構成例＞
図２は、本技術の画素の構成例を表している。図２の例においては、変換効率切り替え用の容量として、PD上にp型のMOS容量を付けたPD部の断面図が示されている。裏面照射型であるので、図中下から光が入ってくる。

【0039】

画素２のセル構成は、PD５１を含むPD部５０、FD(Floating Diffusion)５２、TG(Transfer Gate)５３、Amp５４、RST５５、FDG(FD Gate)５６、FC(Floating Capacitor)５７、およびSEL５８により構成されている。

【0040】

PD部５０は、Tr側Si/SiO2界面をp型にして、埋め込みPD５１となっている。PD５１は、n型で、光電変換と電荷を溜める。TG５３は、PD５１に溜めた電荷をFD５２に転送する。Amp５４は、FD５２と繋がっている。RST５５は、RD(Reset Drain)と繋がり、FD５２をリセットする。FDG５６は、変換効率切り替え用スイッチである。FC５７は、PD５１上に形成されており、FDG５６と繋がっているMOS容量（ゲート電極）である。SEL５８は、信号を出力する画素を選択する。なお、SEL５８は、必須ではない。

【0041】

PD部５０は、被写体照度に応じて、低変換効率であるか、高変換効率であるか、を切り替える。これは、FDG５６をon/offすることで、FD５２の容量を切り替えることにより行われる。

【0042】

図３は、図２の画素の駆動例を示す図である。図３のＡにおいては、低変換効率の場合の画素の駆動例が示されている。FDG５６をonすることによって、FD５２にMOS容量（FC５７）がつながり、FD５２の容量が増し、変換効率が下がる。出力する画素を、SEL５８をonすることにより選択し、FD５２を、RDのHighレベルにリセットする。そこで、リセットレベルを読み出し、TG５３をonし、光電変換され、溜められたPD５１の信号電荷をFD５２に転送し、信号レベルを読み出し、カラム信号処理回路５でCDSによりオフセットばらつきが除去される。

【0043】

信号読出し後、再度RST５５をonし、その状態で、RDをLowとすることで、MOSゲート（FC５７のゲート）の電位をLowレベルとし、その状態で、FDG５６をoffする。これにより、MOSゲート（FC５７のゲート）にLowレベルを保持する。その後、RDをHighレベルに戻す。その際、TG５３を一度on/offさせることで、RD Low時にPD５１に逆流する電荷をリセットする。なお、信号読み出し後からのこれらの動作は、TG５３のLow電位がRDのLow電荷よりも十分に低ければ不要である。

【0044】

次に、低変換効率の電子シャッタ時の駆動例について、図３のＣを参照して説明する。RST５５をonし、TG５３をonすることによりPD５１の電荷をFD５２に捨て、PD５１を空にする。TG５３をoffした後、RDをLowとし、FDG５６をonにして、FC５７のゲート部にLow電位（実際に容量を使う際の電位よりもLow電位）を与える。その状態で、FDG５６（リセットドレイン容量間に接続するトランジスタ）をoffすることによりFC５７のゲート部をLow電位に保持する。この一連の動作によりPD５１上のMOSゲートが露光期間の殆どにおいてLowレベルに保たれるので、PD５１のMOSゲート側のp型領域のhole濃度を低下させることなく、暗電流、白点の発生を抑えることができる。

【0045】

なお、高変換効率の場合の画素の駆動例は、図３のＢに示されるように、電荷読み出し時にFDG５６をoffにして、MOS容量（FC５７）をFD５２から切り離す。電子シャッタ動作は、低変換効率の場合の電子シャッタ動作（図３のＣ）と同じである。

【0046】

図４は、MOS構造が示す上部電極電圧と電気容量の関係を示す図である。図４の例においては、横軸がMOSゲート電極電圧を示し、縦軸が電気容量を示している。FC５７（ゲート）下にp型を用いる場合は、ゲート電位が高くなると、Si界面が空乏化してくるので、容量が下がってくる。この領域に入ると、変換効率が変化してしまうため、図５に示されるように、出力のリニアリティが悪くなってしまう。それを防ぐためには、フラットバンド電圧をより＋側にして（すなわち、ゲート下を高濃度のp型にして）、動作点の中では空乏化しないようにする。それには、ゲート電極材料としては、p+poly、ptSi、NiSiなど、ゲート絶縁膜として、HfO2、Al2O3などを選択すると効果的である。なお、ゲート絶縁膜としては、他に、一般的なSiO2,SiONも選択可能である。

【0047】

図６の例においては、ゲート絶縁膜に各種high-k膜をSiO2と積層した場合のフラットバンド電圧の変化が示されており、ゲート絶縁膜として、HfO2、Al2O3などを選択するとフラットバンド電圧が＋側になることがわかる。

【0048】

図７の例においては、ゲート電極に使われる各種材料の仕事関数が示されており、PtやNiの仕事関数がp+polyの仕事関数に近いことがわかる。

【0049】

＜画素の構成例＞
図８は、本技術の画素の他の構成例を表している。図８の例においては、変換効率切り替え用の容量として、PD上にn型のMOS容量を付けたPD部の断面図が示されている。

【0050】

図８の画素２のセル構成は、p型のMOS容量のFC５７が、n型のMOS容量であるFC１０１に入れ替わった点が図２の例と異なっている。その他の構成は、図２と共通している。この場合、ゲートに電源電圧VDD、FDG５６を介して、FD５２にn+領域１１１を繋げることにより、図４のFC下n+の場合と記載した場合と記載したリニアリティのよい領域を用いることができる。n+領域１１１は、ホール蓄積層上のn+電極である。ゲート電圧固定で、Si側の電位が変動するので、CV特性は、高周波の線（ｂ）ではなく、低周波の線（ａ）の曲線上にのる。

【0051】

この場合は、図２のp型の場合と反対に、図６および図７にそれぞれ示されるように、ゲート絶縁膜に、Y2O3、La2O3など、ゲート電極に、n+poly、TaN、TiNなどのフラットバンド電圧がより−側（すなわち、高濃度のn型）になる材料を使うと効果的である。なお、ゲート絶縁膜としては、他に、一般的なSiO2,SiONも選択可能である。

【0052】

また、通常、PD部５０のTr側Si/SIO2界面は、p型にして埋め込みPD５１としているので、p型上をn型にするために、PD５１のn+領域１１１をTr側界面から離して配置し、界面のn+領域１１１とPD５１の間にp型領域を確保している。PD５１とTG５３が離れると読み出しが困難になるので、インプラにより界面側に信号電荷を読み出すためのn型領域１１２をMOSゲート（FC１０１）下のn+領域１１１を避けて設けている。

【0053】

なお、図９および図１０の例のように、TG５３の代わりに、TG１３１やTG１４１のように、縦Tr（VG:Vertical Gate）構成にして、PD５１とTG１３１またはTG１４１とを近づけるようにしてもよい。図１０の例のように、I字型のTG１４１とした場合、TG１３１のようなハンマーヘッド部がない。したがって、FD５２のn+拡散層と縦Trゲート（TG１４１）を近づけることができるので、PD５１からFD５２への転送が容易になり、PD部５０の構成領域自由度が上がる。

【0054】

また、図１０の例においては、FD５２の下まで、PD５１として、TG１４１のFD５２側を転送パスとする例が示されている。さらに、図８乃至図１０のように、FD５２をMOS容量（FC１０１）の拡散層側に接続するこの構成では、このn+領域１１１とpwell間も、接合容量として付加されるので、より大きな容量を得ることができる。すなわち、図１０の例においては、PDを深いところに埋め込み、深さ方向に距離を取り、容量として使う部分が分離されている。

【0055】

この構成の場合の露光期間の殆どにおいてn+領域１１１の電位は、Highレベルに設定し、pwell領域で発生する暗電流のドレインとするか、低電位に設定し、PD５１とn+領域１１１間のp型領域のホール密度が上がるように設定するか、中間電位に設定し、その両方の効果を得るようにする。どれが有利かは、各領域を形成する不純物プロファイルの作り方や、製造プロセス中のダメージによるので、評価により決定すればよい。

【0056】

また、図１１に示される例のように、n+領域１１１側をVssにして、ゲート（FC１０１）側をFD５２に繋げてもよい。図１１の例の場合、n+領域１１１とpwell間の接合容量は加わらないが、PD５１上の電位を固定できるので、露光期間中のゲートの電位の設定動作が必要なくなる。

【0057】

図１２は、図８乃至図１１の画素の場合の駆動例を示す図である。図１２のＡにおいては、低変換効率の場合の画素の駆動例が示されている。図１２のＢにおいては、高変換効率の場合の画素の駆動例が示されている。図１２のＣにおいては、電子シャッタ時の場合の画素の駆動例が示されている。

【0058】

図１２の駆動例は、基本的には、図３の駆動例と同じであるが、図３の例においてRDがLowレベルのところが、図１２の例では、Highレベル、Middleレベルに点線が記されている。これは、図８乃至図１１の例のn+領域１１１が暗電流を吸い込むため、RDをHighレベルのままにしておいてもよいからである。ただし、pewll領域の空乏層が広がってしまうと暗電流が増えるが、RDの電圧は、RDによって調整可能であるので、評価により決定することが可能である。

【0059】

＜画素の構成例＞
さらに、本技術の画素の他の構成例について説明していく。図１３の例においては、変換効率切り替え用の容量として、PDを深く埋め込み、上にp型のMOS容量を付けたPD部の断面図が示されている。

【0060】

図１３の画素２のセル構成は、n型のMOS容量であるFC１０１が、p型のMOS容量のFC５７に入れ替わった点と、図１３のPD部５０のTr側Si/SIO2界面のn+領域１１１がp型領域１５１に入れ替わった点とが、図８の例と異なっている。

【0061】

図１４の例においては、図８乃至図１０を参照して上述した接合容量（n+領域１１１）のみを用いた例が示されている。すなわち、図１４の例の場合、FC１０１が除かれている点のみが図８の構成と異なっている。図１４の例の場合、FDG５６を介して、FD５２にn+領域１１１が繋げられることにより、n+領域１１１とpwell間の接合容量が、FCとして用いられる。

【0062】

図１５の例においては、変換効率切り替えTrとMOS容量のゲートを兼用した例が示されている。図１５のＡは、PD部５０の断面図であり、図１５のＢは、PD部５０のポテンシャル図である。

【0063】

図１５のＡの例においては、n+領域１１１に繋がっていたFDG５６の代わりに、Si界面のn-領域１６２の上に、変換効率切り替えTrとMOS容量のゲートとして、FDG１６１が設けられている。

【0064】

図１５のＢのポテンシャルの電位（下向きがプラスの電位）に示されるように、FDG１６１がHigh電位の場合、ゲート（FDG１６１）下に電荷が入り、この部位が容量（接合容量）として、FD５２に付加される。FDG１６１がLow電位の場合、電荷がゲート（FDG１６１）下に入らないのでMOS容量としてFD５２に付加されない。

【0065】

なお、図１３乃至図１５の例においては、図８の例と同様に、インプラで読出し部を界面に引き出す例について説明したが、図９または図１０の例と同様に、T字、I字の縦型Trと組み合わせることも可能である。

【0066】

図１６および図１７の例においては、図１４の構成例を２×２の共有画素に適用した例が示されている。図１６のＡは、PD部５０の断面図であり、図１６のＢは、２×２の共有画素の平面図である。図１７は、図１６のＢの共有画素のアレイ展開図である。図１６の例の場合、各PD５１上に容量を形成する必要はなく、共有単位で少なくとも１つのPD５１上に容量が形成されればよい。その際、他のPD５１上は、他のTrやwellコンタクト１７２を割り振って形成すれば、面積効率よく微細化を行うことができる。

【0067】

例えば、図１６の例においては、PD５１−１上には、FCとしてのN+領域１１１が形成されている。PD５１−２上には、Trの１つであるAmp５４が形成されている。PD５１−３上には、Trの１つであるSEL５８と、wellコンタクト１７２が形成されている。PD５１−４上には、Trの１つであるFDG１７１とRST５５が形成されている。

【0068】

なお、光学的な均一性を考えれば、1/2の画素に配置したい場合は、市松配置の画素、例えば、ベイヤー配列のG画素に配置するとよい。1/4の画素に配置したい場合は、MOS容量のとき、より長波長側の画素に配置すると、polyによる反射成分が増えるので、感度的に有利である。

【0069】

図１８および図１９は、図１４の例の場合の接合容量が２つのPD上にかかる例を示している。図１８のＡは、隣接する２つの共有画素に跨るFC（としてのN+領域１１１）を中心とした断面図である。図１８のＢは、１つの共有画素の構成例を示す平面図である。図１９は、図１８のＢの共有画素のアレイ展開図である。

【0070】

図１９に示されるように、例えば、左下、右下、左上、右上の順に、共有画素２−１、共有画素２−２、共有画素２−３、共有画素２−４が配置されている。１つの共有画素２−２には、図１８のＢに示されるように、４つのPD５１−１乃至５１−４、それに対応するTG５３−１乃至５３−４、FD５２、SEL５８、Amp５４、FDG５６、RST５５、FCとしてのN+領域１１１、Wellコンタクト１７２が配置されている。そのうち、SEL５８、Amp５４は、共有画素２−２の上に配置される画素との境界に配置されている。そのうち、FDG５６、RST５５は、共有画素２−２の右側に配置される画素との境界に配置されている。そのうち、FCとしてのN+領域１１１と、Wellコンタクト１７２は、共有画素２−２の左側に配置される共有画素２−１との境界に配置されている。なお、Wellコンタクト１７２は、４つの共有画素に配置されている。

【0071】

より詳細には、図１８のＡに示されるように、FCとしてのN+領域１１１は、共有画素２−２のPD５１−１と、その左側に配置されている画素２−１のPD５１−２の上の界面に形成されている。

【0072】

以上のように、PD５１が深く埋め込まれているので、その上側の界面における素子のレイアウトの自由度が上がるので、FCが複数のPD５１の上に跨る配置も可能となる。

【0073】

図２０および図２１は、図１４の例の構成で、大面積（高感度）PDと小面積（低感度）PDを組み合わせた例を示している。図２０のＡは２つのPD有する画素のPD部の断面図である。図２０のＢは、PD面でみた平面図である。図２０のＣは、PD部の表面図である。図２１は、図２０のＢの共有画素のアレイ展開図である。

【0074】

図２０のＡの画素２のセル構成は、PD５１が、大面積の大PD１８１に入れ替わり、小面積の小PD１８２が追加された点と、TG５３が、各PDのTG５３−１およびTG５３−２と入れ替わった点とが、図１４の例と異なっている。他の構成は、図１４の例と共通している。なお、wellコンタクト１７２は、図２０の例の場合、左右隣の画素との境界に形成されているが、図１４の例の場合にも示されていないが、形成されている。

【0075】

また、図２１に示されるように、例えば、左下、右下、左上、右上の順に、共有画素２−１、共有画素２−２、共有画素２−３、共有画素２−４が配置されている。１つの共有画素２−２には、図２０のＢに示されるように、大PD１８１および小PD１８２、それに対応するTG５３−１および５３−２、FD５２、SEL５８、Amp５４、FDG５６、RST５５、FCとしてのN+領域１１１、Wellコンタクト１７２が配置されている。そのうち、FCとしてのN+領域１１１は、大PD１８１の上の界面に配置されている。そのうち、SEL５８、Amp５４は、共有画素２−２の上にはそのうち、SEL５８、Amp５４は、共有画素２−２の上に配置される画素との境界に配置されている。そのうち、FDG５６、RST５５は、共有画素２−２の右側に配置される画素との境界に配置されている。なお、図２１の画素の形状が八角形の右上に小PD１８２が突き出た形状で形成されており、Wellコンタクト１７２は、八角形の右下の辺に配置されている。すなわち、Wellコンタクト１７２は、共有画素２−２の左下に配置される共有画素の小PDが突き出た形状の部分との境界に配置されている。

【0076】

なお、図２０および図２１の例においては、容量（FC）とTrの配置を入れ替えるようにしてもよい。

【0077】

また、図２０のＢに示されるように、PD面でレイアウトを見ると、裏面照射型で、このPDを中心に図示せぬカラーフィルタとオンチップレンズの集光中心を合わせる。この際に、大面積（高感度）PDを読み出す場合、図１２のＢの高感度読み出しと組み合わせるのがよく、小面積（小感度）PDを読み出す場合、図１２のＡの低感度読み出しと組み合わせるのが、効果的である。

【0078】

また、図２などのp型のMOS容量を用いる場合、図４を参照して上述したようにゲート電位が低い方を用いた方がリニアリティがよくなる。しかしながら、FCのゲートはFDにつないで使うので、RD電位を低くして、FCのゲート電位を下げようとすると、FD電位も低くなり、PDとFDへの転送電界が弱まり、完全転送が困難になる。そこで、図２２に示されるように、TG５３とFC５７のゲートを隣接させて形成する。これにより、Tgon時のカップリングを受けてFCのゲート（FD）電位を昇圧するようなレイアウトにすると転送に有利である。FCのゲートとTrゲートと別に形成する際には、FC TGのオーバーラップを取ると、容量の面と転送電圧の面で有効である。

【0079】

また、リニアリティが悪化した場合を想定し、予め画素アレイの信号線よりも後段の信号処理で、リニアリティの補正ができることが好ましい。イメージセンサの測定時に、固体毎のリニアリティ情報を記録すれば、図５に示されていた低光量部の曲がりを補正するなど、さらに補正を簡単に行うことができる。

【0080】

図２３は、大PDと小PDの小PD側にMOS容量を組み合わせた例を示す図である。

【0081】

図２３のＡの例においては、小PD１８２から露光期間中にオーバーフローする電荷も信号として扱うために、小PD１８２のオーバーフロー先FC５７と、大PD１８１のオーバフロー先FD５２をFCG (Floating Capacitor gate)２１２に分離している点が、図２０のＡの例と異なっている。

【0082】

このようにすることで、図２３のＢに示されるように、高輝度用の小PD１８２から、オーバーフローした電荷を、FC５７に蓄積してより高輝度側のレンジを拡げた動作が可能になる。

【0083】

図２４のＡは、図２３のＡの例の電子シャッタ時のタイミングチャートであり、図２４のＢは、図２３のＡの例の読み出し時のタイミングチャートである。電子シャッタ時は、SEL５８はoffのままで、RST５５とともにTGS２１３、TGL２１１、FCG２１２をon/offさせ、大PD１８１と小PD１８２、FD５２、FC５７をリセットし、露光開始する。その際、図２３のＢのポテンシャル図に示されるように、高輝度領域においては、大PD１８１が飽和し、光電変換された電荷は、TGL２１１、RST５５のLowレベルを超えて、RDに捨てられる。FC５７は、小PD１８２側の信号を使うためにあるので、大PD１８１の飽和成分は入らないようにポテンシャル形成される。小PD１８２側で光電変換された信号電荷は、小PD＋FC容量に蓄積される。したがって、図２５のＡおよび図２５のＢに示されるように、大PD１８１が短時間で飽和するような高輝度領域でも、小PD＋FCは、飽和していない。

【0084】

露光時間経過後、図２４のＢに示されるように、SEL５８により該当画素が選択される。FD５２をRST５５でRDレベルにリセットし、その後FCG２１２がonし、FC５７がFD５２と繋がり、FD容量が増すので、低変換効率になる。次に、TGS２１３がon/offし、小PD１８２の電荷がFD５２に読み出される。ここで、信号レベル(SL相)が読み出される。次に、RST５５をonし、FD５２をRDレベルにリセットする。RST５５をoffする際、SEL５８をLowレベルにすることで、電子シャッタ時と同じFD電位状態を作る。その後、再度SEL５８をonし、リセットレベル（NL相）を読み出す。SLレベルからNLレベルを引き算することにより、Vthばらつきなどのノイズが除去される。

【0085】

次に、FCG２１２をoffすることにより、FD５２とFC５７を切り離す。これにより、FD５２の容量が減るので、高変換効率になる。ここで、FD５２を再度リセットしない例を示す。まず、高変換効率時のリセットレベル(NH相)を読み出す。その後、TGL２１１をon/offし、大PD１８１の電荷をFD５２に転送、信号レベル(SH相)を読み出す。NH相、SH相は、CDSによりノイズが除去される。高変換効率側は、リセットノイズも除去できるCDS動作が可能な駆動となっている。

【0086】

図２６は、図２３のＡの例に対して、変換効率切り替えTrのFDGを追加した例を示す図である。図２７のＡは、図２６の電子シャッタのタイミングチャートであり、図２７のＢは、読み出し時のタイミングチャートである。

【0087】

図２３のＡの例においては、高変換効率時にFD５２に繋がる素子が、Amp５４と、TGL２１１、FCG２１２、RST５５の３つの拡散領域だったのに対し、図２６の構成においては、高変換効率時にFD５２に繋がる素子が、Amp５４と、TGL２１１とFDG２３１の２つの拡散領域となる。すなわち、図２６の例においては、TGL２１１とFDG２３１の拡散領域を兼ねているので、１か所になっているが、別の素子の拡散領域なので、２つと数えられる。したがって、高変換効率時のFD容量をより減らすことができる。また、低変換効率時には、追加されたFDG２３１の容量がFD５２に足されるので、より変換効率を下げられる。高低差を大きくとれるので、より高D-rangeに対応できる。

【0088】

図２８のＡは、図２６の例から、TGSを除いた例を示す図である。図２８のＢは、その動作を説明するタイミングチャートである。

【0089】

図２８のＡの例においては、TGS２１３が除かれた点と、TGL２１１がTRG２５１に入れ替わった点が異なっているだけであり、その他の構成は、同じである。このように構成することで、高輝度側の小PD１８２は、オフセット性のノイズに強いので、PDと容量FCを直接接続し、TGS２１３を省き、より微細化に対応した構成となっている。

【0090】

図２９のＡは、図２８のＡの例にFDGを追加した例を示す図である。図２９のＢは、その動作を説明するタイミングチャートである。

【0091】

図３０のＡは、小PDを用いずにダイナミックレンジの拡大を行うようにした例を示す図である。図３０のＢは、そのポテンシャル図である。

【0092】

図３０のＢに示されるように、高輝度信号時、光電変換された電荷が、PD５１からTRG２５１を超えて、FD５２に溢れ、さらに、FDG５６を超えて、FC５７に溢れる。

【0093】

図３１のＡは、図３０のＡの例の電子シャッタ時のタイミングチャートであり、図３１のＢは、図２０のＡの例の読み出し時のタイミングチャートである。図３１のＢのタイミングチャートに示されるように、読み出し時には、FDG５６をon/offすることにより、FD５２を、FD５２+FC５７に溢れた電荷のレベルにリセットし、高変換効率のリセットレベルN(CDS)を読み出す。その後、TRG２５１をon/offすることにより、光電変換され、PD５１に蓄積されていた信号電荷をFD５２に転送し、信号レベルS(CDS)を読み出す。その後、FDG５６をonし、FD５２とFC５７を接続し、FD５２容量を増大し、低変換効率に切り替える。

【0094】

ここで、低変換効率側の信号レベルS(CDS)を読み出す。リセットする際はSEL５８をoffしているのは、電子シャッタ時の電位に揃えるためである。高変換効率側はCDSによりリセットノイズを含めたノイズ除去が行えるのは、図２３の例と同じである。

【0095】

なお、上述した図８乃至図１０において、ゲートをVDDにつなぐ例を示したが、n+が十分に濃い場合には、空乏層の伸びが小さく容量変動が小さいので、VSSにつないでもよい。同様に、図１１のn+拡散層もVSSにつないでもよい。

【0096】

上記説明においては、回路構成、動作として、容量構成、TG形状、PD形状の一組み合わせ例で説明したが、他の組み合わせでもよい。また、駆動方法は一例である。

【0097】

以上のように、小面積で大きな容量が稼げるので、Tr素子側Si界面の面積効率が上がる。変換効率切り換えの低感度画素に用いる際は、高変換効率と低変換効率の比率を大きくとることが可能となり、低輝度ではSNがよく、高輝度では、白とびを起こさない、D-rangeの広い撮像を行うことができる。

【0098】

なお、上記説明においては、裏面照射の固体撮像装置の例について説明してきたが、表面照射の固体撮像装置にも本技術は適用することができる。

【0099】

また、上記説明においては、主に、変換効率切り替え用の容量について説明してきたが、変換効率切り替え用ではない、その他の用途の容量として使用する場合にも、本技術を適用することができる。

【0100】

＜２．第２の実施の形態（イメージセンサの使用例）＞
図３２は、上述の固体撮像装置を使用する使用例を示す図である。

【0101】

上述した固体撮像装置（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

【0102】

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

【0103】

＜３．第３の実施の形態（電子機器の例）＞
＜電子機器の構成例＞

【0104】

さらに、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。

【0105】

ここで、図３３を参照して、本技術の電子機器の構成例について説明する。

【0106】

図３３に示される電子機器３００は、固体撮像装置（素子チップ）３０１、光学レンズ３０２、シャッタ装置３０３、駆動回路３０４、および信号処理回路３０５を備えている。固体撮像装置３０１としては、上述した本技術の第１の実施の形態の固体撮像装置１が設けられる。これにより、電子機器３００の固体撮像装置３０１のトランジスタ素子側のSi界面の面積効率を上げることができる。

【0107】

光学レンズ３０２は、被写体からの像光（入射光）を固体撮像装置３０１の撮像面上に結像させる。これにより、固体撮像装置３０１内に一定期間信号電荷が蓄積される。シャッタ装置３０３は、固体撮像装置３０１に対する光照射期間および遮光期間を制御する。

【0108】

駆動回路３０４は、固体撮像装置３０１の信号転送動作およびシャッタ装置３０３のシャッタ動作を制御する駆動信号を供給する。駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０１は信号転送を行う。信号処理回路３０５は、固体撮像装置３０１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。

【0109】

なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

【0110】

また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

【0111】

また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

【0112】

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

【0113】

なお、本技術は以下のような構成も取ることができる。
（１） フォトダイオードと、
前記フォトダイオード上に形成される容量と
を備える固体撮像装置。
（２） 前記容量は、polyを形成するMOS容量である
前記（１）に記載の固体撮像装置。
（３） 前記容量は、ホール蓄積層上のn+電極である
前記（１）に記載の固体撮像装置。
（４） 前記容量は、変換効率切り換え用である
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５） 露光期間の殆どにおいて電極の電位を、実際に前記容量を使う際の電位よりも低い電位に保つ
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６） 露光開始時に、リセットドレイン電位をふり、リセットトランジスタ経由で、前記容量であるMOSゲートまたはn+電極を低電位にし、その後、リセットドレイン容量間に接続するトランジスタをoffにすることにより、前記MOSゲートまたは前記n+電極を低電位に保持する
前記（５）に記載の固体撮像装置。
（７） 前記フォトダイオードは、基板の深いところに埋め込まれており、前記容量として使う部分を、深さ方向に距離を取り分離する
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８） 前記フォトダイオードを複数で共有する画素共有の場合、各フォトダイオード上が、容量、トランジスタ、またはwellコンタクトに割り振られている
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９） 前記MOS容量の場合、MOSゲート下のSi側を高濃度のp型もしくはn型にして、CV特性においてリニアリティのよい領域を用いる
前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１０） Si側がp型の場合、ゲート電極として、p+polySi、PtSi、またはNiSiを用いる
前記（９）に記載の固体撮像装置。
（１１） Si側がp型の場合、ゲート絶縁膜として、HfO2、またはAl2O3を用いる
前記（９）または（１０）に記載の固体撮像装置。
（１２） Si側がn型の場合、ゲート電極として、n+polySi、TaN、またはTiNを用いる
前記（９）に記載の固体撮像装置。
（１３） Si側がn型の場合、ゲート絶縁膜として、Y2O3、またはLa2O3を用いる
前記（９）または（１２）に記載の固体撮像装置。
（１４） 前記リニアリティを評価し、曲がった部分は、後段において補正が行われる
前記（９）に記載の固体撮像装置。
（１５） 前記補正のための前記リニアリティの情報は、記録される
前記（９）または（１４）に記載の固体撮像装置。
（１６） 裏面照射型である
前記（１）乃至（１５）のいずれかに記載の固体撮像装置。
（１７） フォトダイオードと、
前記フォトダイオード上に形成される容量と
を備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。

【符号の説明】

【0114】

１ 固体撮像装置， ２ 画素， ３ 画素領域， ５ カラム信号処理回路， ５０ PD部， ５１ PD， ５２ FD， ５３ TG， ５４ Amp， ５５ RST, ５６ FDG， ５７ FC， ５８ SEL， １０１ FC， １１１ n+領域， １１２ n型領域， １３１ TG， １４１ TG， １５１ p型領域， １６１ FDG， １６２ n-領域， １７１ FDG， １７２ wellコンタクト， １８１ 大PD， １８２ 小PD， ２１１ TGL， ２１２ FCG， ２１３ TGS， ２５１ TRG， ３００ 電子機器、 ３０１ 固体撮像装置， ３０２ 光学レンズ， ３０３ シャッタ装置， ３０４ 駆動回路， ３０５ 信号処理回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】