特許 6874007 比較器、ＡＤ変換器、固体撮像装置、電子機器、および、比較器の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6874007

(24)【登録日】2021年4月23日

(45)【発行日】2021年5月19日

(54)【発明の名称】比較器、ＡＤ変換器、固体撮像装置、電子機器、および、比較器の制御方法

(51)【国際特許分類】

   H03K 5/08 20060101AFI20210510BHJP

   H04N 5/378 20110101ALI20210510BHJP

   H03M 1/12 20060101ALI20210510BHJP

【ＦＩ】

   H03K5/08 E

   H04N5/378

   H03M1/12 C

【請求項の数】12

【全頁数】30

(21)【出願番号】特願2018-535585(P2018-535585)

(86)(22)【出願日】2017年8月8日

(86)【国際出願番号】JP2017028673

(87)【国際公開番号】WO2018037901

(87)【国際公開日】20180301

【審査請求日】2020年7月13日

(31)【優先権主張番号】特願2016-161892(P2016-161892)

(32)【優先日】2016年8月22日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100121131

【弁理士】

【氏名又は名称】西川 孝

(74)【代理人】

【識別番号】100082131

【弁理士】

【氏名又は名称】稲本 義雄

(72)【発明者】

【氏名】榊原 雅樹

【審査官】 渡井 高広

(56)【参考文献】

【文献】 国際公開第２０１６／００９８３２（ＷＯ，Ａ１）

【文献】 特開２０１０−１０９９３７（ＪＰ，Ａ）

【文献】 特開２０１５−１３９０８１（ＪＰ，Ａ）

【文献】 特開２０１３−４６１０３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ ５／０８

Ｈ０３Ｍ １／１２

Ｈ０４Ｎ ５／３７８

(57)【特許請求の範囲】

【請求項1】

第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路と
を備え、
前記差動入力回路は、
カレントミラーを構成する第１トランジスタ及び第２トランジスタと、
前記参照信号がゲートに入力される第３トランジスタと、
前記入力信号がゲートに入力される第４トランジスタと、
定電流源としての第５トランジスタと、
前記出力信号を出力する第６トランジスタと
を含み、
前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、
前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、
前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、
前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、
前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された
比較器。

【請求項2】

前記差動入力回路は、
前記第１トランジスタ及び第２トランジスタと前記第３トランジスタ及び第４トランジスタとの間の接続をオンオフする第７トランジスタ及び第８トランジスタと
をさらに含む
請求項１に記載の比較器。

【請求項3】

前記正帰還回路は、前記差動入力回路の前記出力信号と異なる制御信号の入力を受け付け、前記差動入力回路の前記出力信号に関わらず、前記制御信号に基づいて前記比較結果信号を反転させる
請求項１に記載の比較器。

【請求項4】

前記正帰還回路は、
前記差動入力回路の前記出力信号を反転して前記比較結果信号を生成するインバータ回路と、
前記制御信号に基づいて、前記第２の電源電圧を前記インバータ回路に供給するトランジスタと
を有する
請求項３に記載の比較器。

【請求項5】

前記正帰還回路は、前記差動入力回路の前記出力信号と前記制御信号を入力とするNOR回路を有する
請求項３に記載の比較器。

【請求項6】

第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路は、
カレントミラーを構成する第１トランジスタ及び第２トランジスタと、
前記参照信号がゲートに入力される第３トランジスタと、
前記入力信号がゲートに入力される第４トランジスタと、
定電流源としての第５トランジスタと、
前記出力信号を出力する第６トランジスタと
を含み、
前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、
前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、
前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、
前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、
前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるＡＤ変換器。

【請求項7】

第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路は、
カレントミラーを構成する第１トランジスタ及び第２トランジスタと、
前記参照信号がゲートに入力される第３トランジスタと、
前記入力信号がゲートに入力される第４トランジスタと、
定電流源としての第５トランジスタと、
前記出力信号を出力する第６トランジスタと
を含み、
前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、
前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、
前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、
前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、
前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるＡＤ変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置。

【請求項8】

前記ＡＤ変換器は、前記画素ごとに配置される
請求項７に記載の固体撮像装置。

【請求項9】

前記ＡＤ変換器は、複数の前記画素で共有される
請求項７に記載の固体撮像装置。

【請求項10】

複数の半導体基板で構成されている
請求項７に記載の固体撮像装置。

【請求項11】

第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路は、
カレントミラーを構成する第１トランジスタ及び第２トランジスタと、
前記参照信号がゲートに入力される第３トランジスタと、
前記入力信号がゲートに入力される第４トランジスタと、
定電流源としての第５トランジスタと、
前記出力信号を出力する第６トランジスタと
を含み、
前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、
前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、
前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、
前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、
前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるＡＤ変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置
を備える電子機器。

【請求項12】

第１の電源電圧で動作する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作する正帰還回路と、電圧変換回路とを備え、
前記差動入力回路は、
カレントミラーを構成する第１トランジスタ及び第２トランジスタと、
参照信号がゲートに入力される第３トランジスタと、
入力信号がゲートに入力される第４トランジスタと、
定電流源としての第５トランジスタと、
前記差動入力回路の出力信号を出力する第６トランジスタと
を含み、
前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、
前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、
前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、
前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、
前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、
前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された比較器の
前記差動入力回路が、前記入力信号の電圧が前記参照信号の電圧よりも高いときに信号を出力し、
前記電圧変換回路が、前記出力信号を、前記第２の電源電圧に対応する信号に変換し、
前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の前記出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する
比較器の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、比較器、ＡＤ変換器、固体撮像装置、電子機器、および、比較器の制御方法に関し、特に、比較器の判定速度を向上させつつ、消費電力を低減させることができるようにした比較器、ＡＤ変換器、固体撮像装置、電子機器、および、比較器の制御方法に関する。

【背景技術】

【0002】

固体撮像装置の信号読み出し方式で、例えば、画素内などの限られた面積内でAD変換を行う場合、もっとも面積効率が良い方式は、比較器とその後段のデジタル回路で構成される積分型（スロープ型）のAD変換方式である。

【0003】

積分型のAD変換方式を用いて、限られた面積内でAD変換を実現しようとする技術として、非特許文献１が提案されている。例えば、非特許文献１の方式では、後段のデジタル回路を１つのDRAM回路として、複数回スロープ信号を比較器に入力する回路構成とされている。たとえば8bitのAD変換であれば、同じスロープ信号が８回繰り返し比較器に入力される。そして、比較器の出力が反転した時点の０または１のコードをDRAMに記憶する動作と画素外部へ出力する動作が８回繰り返され、全面の比較が終了した時点で、外部に読み出される。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】D. Yang, B. Fowler, and A. El Gamal, "A Nyquist rate pixel levelADC for CMOS image sensors," in Proc. IEEE 1998 Custom Integrated Circuits Conf., Santa Clara, CA, May 1998, pp. 237-240.

【発明の概要】

【発明が解決しようとする課題】

【0005】

画素内にAD変換器を配置する場合には、画素列ごとにAD変換器を配置するカラム並列などのように比較的面積の自由度がある場合と異なり、回路の収容面積に限りがあるため、要求を十分に満たす比較器を作製することが難しい。例えば、比較の判定速度が遅くなったり、性能を上げようとすると消費電力が大きくなることがある。

【0006】

本開示は、このような状況に鑑みてなされたものであり、比較器の判定速度を向上させつつ、消費電力を低減させることができるようにするものである。

【課題を解決するための手段】

【0007】

本開示の第１の側面の比較器は、第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路とを備え、前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとを含み、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成されている。

【0008】

本開示の第１の側面においては、差動入力回路において、第１の電源電圧で動作され、入力信号の電圧が参照信号の電圧よりも高いときに信号が出力され、正帰還回路において、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作され、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度が高速化され、電圧変換回路において、前記差動入力回路の前記出力信号が、前記第２の電源電圧に対応する信号に変換され、前記差動入力回路には、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとが設けられ、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成されている。

【0009】

本開示の第２の側面のＡＤ変換器は、第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路とを有し、前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとを含み、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された比較器と、前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部とを備える。

【0010】

本開示の第２の側面においては、差動入力回路において、第１の電源電圧で動作され、入力信号の電圧が参照信号の電圧よりも高いときに信号が出力され、正帰還回路において、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作され、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度が高速化され、電圧変換回路において、前記差動入力回路の前記出力信号が、前記第２の電源電圧に対応する信号に変換され、前記差動入力回路には、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとが設けられ、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成され、データ記憶部において、前記比較結果信号が反転したときの時刻コードが記憶される。

【0011】

本開示の第３の側面の固体撮像装置は、第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路とを有し、前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとを含み、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された比較器と、前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部とを備えるＡＤ変換器と、画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路とを備える。

【0012】

本開示の第４の側面の電子機器は、第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路とを有し、前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとを含み、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された比較器と、前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部とを備えるＡＤ変換器と、画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路とを備える固体撮像装置を備える。

【0013】

本開示の第３及び第４の側面においては、差動入力回路において、第１の電源電圧で動作され、入力信号の電圧が参照信号の電圧よりも高いときに信号が出力され、正帰還回路において、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作され、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度が高速化され、電圧変換回路において、前記差動入力回路の前記出力信号が、前記第２の電源電圧に対応する信号に変換され、前記差動入力回路には、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、前記参照信号がゲートに入力される第３トランジスタと、前記入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記出力信号を出力する第６トランジスタとが設けられ、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成され、データ記憶部において、前記比較結果信号が反転したときの時刻コードが記憶される。画素回路では、画素に入射された光を受光して光電変換することで生成された電荷信号が、前記入力信号として前記差動入力回路に出力される。

【0014】

本開示の第５の側面の比較器の制御方法は、第１の電源電圧で動作する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作する正帰還回路と、電圧変換回路とを備え、前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、参照信号がゲートに入力される第３トランジスタと、入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記差動入力回路の出力信号を出力する第６トランジスタとを含み、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された比較器の前記差動入力回路が、前記入力信号の電圧が前記参照信号の電圧よりも高いときに信号を出力し、前記電圧変換回路が、前記出力信号を、前記第２の電源電圧に対応する信号に変換し、前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の前記出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する。

【0015】

本開示の第５の側面においては、第１の電源電圧で動作する差動入力回路と、前記第１の電源電圧と同じかまたはそれよりも低い第２の電源電圧で動作する正帰還回路と、電圧変換回路とを備え、前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタと、参照信号がゲートに入力される第３トランジスタと、入力信号がゲートに入力される第４トランジスタと、定電流源としての第５トランジスタと、前記差動入力回路の出力信号を出力する第６トランジスタとを含み、前記第１、第２および第６トランジスタが、PMOSトランジスタで構成され、前記第３乃至第５トランジスタが、NMOSトランジスタで構成され、前記第１、第２および第６トランジスタのソースが、２V以下の前記第１の電源電圧に接続され、前記第５トランジスタのソースが、０Vよりも低い電圧に接続され、前記第３トランジスタが、前記第１トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第４トランジスタが、前記第２トランジスタのドレインと前記第５トランジスタのドレインとの間に接続され、前記第６トランジスタは、ゲートを前記第２トランジスタのドレインに接続し、ドレインを前記電圧変換回路に接続して構成された比較器の前記差動入力回路において、前記入力信号の電圧が前記参照信号の電圧よりも高いときに信号が出力され、前記電圧変換回路において、前記出力信号が、前記第２の電源電圧に対応する信号に変換され、前記正帰還回路において、前記電圧変換回路により変換された前記差動入力回路の前記出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度が高速化される。

【0016】

比較器、ＡＤ変換器、固体撮像装置、電子機器、および、比較器の制御方法は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。

【発明の効果】

【0017】

本開示の第１乃至第５の側面によれば、比較器の判定速度を向上させつつ、消費電力を低減させることができる。

【0018】

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

【図面の簡単な説明】

【0019】

【図1】本開示に係る固体撮像装置の概略構成を示す図である。

【図2】画素の詳細構成例を示すブロック図である。

【図3】比較回路の第１構成を示す回路図である。

【図4】比較回路の動作中の各信号の遷移を表す図である。

【図5】画素回路の詳細構成について説明する図である。

【図6】比較回路の第１構成と画素の動作を説明するタイミングチャートである。

【図7】比較回路の第２構成を示す回路図である。

【図8】比較回路の第３構成を示す回路図である。

【図9】比較回路の第４構成を示す回路図である。

【図10】比較回路の第５構成を示す回路図である。

【図11】比較回路の第６構成を示す回路図である。

【図12】比較回路の第６構成と画素の動作を説明するタイミングチャートである。

【図13】画素共有の場合の比較回路の構成例を示す回路図である。

【図14】２枚の半導体基板を積層することで固体撮像装置を構成する概念図である。

【図15】２枚の半導体基板で固体撮像装置を構成する場合の回路構成例を示す図である。

【図16】３枚の半導体基板を積層することで固体撮像装置を構成する概念図である。

【図17】３枚の半導体基板で固体撮像装置を構成する場合の回路構成例を示す図である。

【図18】本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。

【発明を実施するための形態】

【0020】

以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．画素の詳細構成例
３．比較回路の第１構成例
４．比較回路の第２構成例
５．比較回路の第３構成例
６．比較回路の第４構成例
７．比較回路の第５構成例
８．比較回路の第６構成例
９．画素共有の構成例
１０．複数基板構成１
１１．複数基板構成２
１２．電子機器への適用例

【0021】

＜１．固体撮像装置の概略構成例＞
図１は、本開示に係る固体撮像装置の概略構成を示している。

【0022】

図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１１に、画素２１が２次元アレイ状に配列された画素アレイ部２２を有する。画素アレイ部２２には、時刻コード発生部２６で生成された時刻コードを各画素２１に転送する時刻コード転送部２３も設けられている。そして、半導体基板１１上の画素アレイ部２２の周辺には、画素駆動回路２４、DAC（D/A Converter）２５、時刻コード発生部２６、垂直駆動回路２７、出力部２８、及びタイミング生成回路２９が形成されている。

【0023】

２次元アレイ状に配列された画素２１のそれぞれには、図２を参照して後述するように、画素回路４１とADC４２が設けられており、画素２１は、画素内の受光素子（例えば、フォトダイオード）で受光した光量に応じた電荷信号を生成し、デジタルの画素信号SIGに変換して出力する。

【0024】

画素駆動回路２４は、画素２１内の画素回路４１（図２）を駆動する。DAC２５は、時間経過に応じてレベル（電圧）が単調減少するスロープ信号である参照信号（基準電圧信号）REFを生成し、各画素２１に供給する。時刻コード発生部２６は、各画素２１が、アナログの画素信号SIGをデジタルの信号に変換（AD変換）する際に使用される時刻コードを生成し、対応する時刻コード転送部２３に供給する。時刻コード発生部２６は、画素アレイ部２２に対して複数個設けられており、画素アレイ部２２内には、時刻コード発生部２６に対応する数だけ、時刻コード転送部２３が設けられている。即ち、時刻コード発生部２６と、そこで生成された時刻コードを転送する時刻コード転送部２３は、１対１に対応する。

【0025】

垂直駆動回路２７は、画素２１内で生成されたデジタルの画素信号SIGを、タイミング生成回路２９から供給されるタイミング信号に基づいて、所定の順番で出力部２８に出力させる制御を行う。画素２１から出力されたデジタルの画素信号SIGは、出力部２８から固体撮像装置１の外部へ出力される。出力部２８は、黒レベルを補正する黒レベル補正処理やCDS(Correlated Double Sampling；相関２重サンプリング)処理など、所定のデジタル信号処理を必要に応じて行い、その後、外部へ出力する。

【0026】

タイミング生成回路２９は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、生成した各種のタイミング信号を、画素駆動回路２４、DAC２５、垂直駆動回路２７等に供給する。

【0027】

固体撮像装置１は、以上のように構成されている。なお、図１では、上述したように、固体撮像装置１を構成する全ての回路が、１つの半導体基板１１上に形成されるように説明したが、後述するように、固体撮像装置１を構成する回路を複数枚の半導体基板１１に分けて配置する構成とすることもできる。

【0028】

＜２．画素の詳細構成例＞
図２は、画素２１の詳細構成を示すブロック図である。

【0029】

画素２１は、画素回路４１とADC（AD変換器）４２で構成されている。

【0030】

画素回路４１は、受光した光量に応じた電荷信号をアナログの画素信号SIGとしてADC４２に出力する。ADC４２は、画素回路４１から供給されたアナログの画素信号SIGをデジタル信号に変換する。

【0031】

ADC４２は、比較回路５１とデータ記憶部５２で構成される。

【0032】

比較回路５１は、DAC２５から供給される参照信号REFと画素信号SIGを比較し、比較結果を表す比較結果信号として、出力信号VCOを出力する。比較回路５１は、参照信号REFと画素信号SIGが同一（の電圧）になったとき、出力信号VCOを反転させる。

【0033】

比較回路５１は、差動入力回路６１、電圧変換回路６２、及び正帰還回路（PFB:positive feedback）６３により構成されるが、詳細は図３を参照して後述する。

【0034】

データ記憶部５２には、比較回路５１から出力信号VCOが入力される他、垂直駆動回路２７から、画素信号の書き込み動作であることを表すWR信号、画素信号の読み出し動作であることを表すRD信号、及び、画素信号の読み出し動作中における画素２１の読み出しタイミングを制御するWORD信号が、垂直駆動回路２７から供給される。また、時刻コード転送部２３を介して、時刻コード発生部２６で生成された時刻コードも供給される。

【0035】

データ記憶部５２は、WR信号及びRD信号に基づいて、時刻コードの書き込み動作と読み出し動作を制御するラッチ制御回路７１と、時刻コードを記憶するラッチ記憶部７２で構成される。

【0036】

ラッチ制御回路７１は、時刻コードの書き込み動作においては、比較回路５１からHi（High）の出力信号VCOが入力されている間、時刻コード転送部２３から供給される、単位時間ごとに更新される時刻コードをラッチ記憶部７２に記憶させる。そして、参照信号REFと画素信号SIGが同一（の電圧）になり、比較回路５１から供給される出力信号VCOがLo(Low)に反転されたとき、供給される時刻コードの書き込み（更新）を中止し、最後にラッチ記憶部７２に記憶された時刻コードをラッチ記憶部７２に保持させる。ラッチ記憶部７２に記憶された時刻コードは、画素信号SIGと参照信号REFが等しくなった時刻を表しており、画素信号SIGがその時刻の基準電圧であったことを示すデータ、即ち、デジタル化された光量値を表す。

【0037】

参照信号REFの掃引が終了し、画素アレイ部２２内の全ての画素２１のラッチ記憶部７２に時刻コードが記憶された後、画素２１の動作が、書き込み動作から読み出し動作に変更される。

【0038】

ラッチ制御回路７１は、時刻コードの読み出し動作においては、読み出しタイミングを制御するWORD信号に基づいて、画素２１が自分の読み出しタイミングとなったときに、ラッチ記憶部７２に記憶されている時刻コード（デジタルの画素信号SIG）を、時刻コード転送部２３に出力する。時刻コード転送部２３は、供給された時刻コードを、列方向（垂直方向）に順次転送し、出力部２８に供給する。

【0039】

以下では、時刻コードの書き込み動作においてラッチ記憶部７２に書き込まれる時刻コードと区別するため、時刻コードの読み出し動作においてラッチ記憶部７２から読み出される出力信号VCOが反転したときの反転時刻コードである、画素信号SIGがその時刻の基準電圧であったことを示すデジタル化された画素データを、AD変換画素データとも称する。

【0040】

＜３．比較回路の第１構成例＞
図３は、比較回路５１を構成する差動入力回路６１、電圧変換回路６２、及び正帰還回路６３の詳細構成を示す回路図である。

【0041】

差動入力回路６１は、画素２１内の画素回路４１から出力された画素信号SIGと、DAC２５から出力された参照信号REFとを比較し、画素信号SIGが参照信号REFよりも高いときに所定の信号（電流）を出力する。

【0042】

差動入力回路６１は、差動対となるトランジスタ８１及び８２、カレントミラーを構成するトランジスタ８３及び８４、入力バイアス電流Vbに応じた電流IBを供給する定電流源としてのトランジスタ８５、並びに、差動入力回路６１の出力信号HVOを出力するトランジスタ８６により構成されている。

【0043】

トランジスタ８１、８２、及び８５は、NMOS(Negative Channel MOS)トランジスタで構成され、トランジスタ８３、８４、及び８６は、PMOS(Positive Channel MOS)トランジスタで構成される。

【0044】

差動対となるトランジスタ８１及び８２のうち、トランジスタ８１のゲートには、DAC２５から出力された参照信号REFが入力され、トランジスタ８２のゲートには、画素２１内の画素回路４１から出力された画素信号SIGが入力される。トランジスタ８１と８２のソースは、トランジスタ８５のドレインと接続され、トランジスタ８５のソースは、GND（グランド）に接続されている。

【0045】

トランジスタ８１のドレインは、カレントミラー回路を構成するトランジスタ８３及び８４のゲート及びトランジスタ８３のドレインと接続され、トランジスタ８２のドレインは、トランジスタ８４のドレイン及びトランジスタ８６のゲートと接続されている。トランジスタ８３、８４、及び８６のソースは、第１電源電圧VDDHに接続されている。

【0046】

電圧変換回路６２は、例えば、NMOS型のトランジスタ９１で構成される。トランジスタ９１のドレインは、差動入力回路６１のトランジスタ８６のドレインと接続され、トランジスタ９１のソースは、正帰還回路６３内の所定の接続点に接続され、トランジスタ８６のゲートは、バイアス電圧VBIASに接続されている。

【0047】

差動入力回路６１を構成するトランジスタ８１乃至８６は、第１電源電圧VDDHまでの高電圧で動作する回路であり、正帰還回路６３は、第１電源電圧VDDHよりも低い第２電源電圧VDDLで動作する回路である。ここで、第１電源電圧VDDHは、例えば、２．９[V]とされ、第２電源電圧VDDLは、例えば、１．１[V]とされる。電圧変換回路６２は、差動入力回路６１から入力される出力信号HVOを、正帰還回路６３が動作可能な低電圧の信号（変換信号）LVIに変換して、正帰還回路６３に供給する。

【0048】

バイアス電圧VBIASは、定電圧で動作する正帰還回路６３の各トランジスタ１０１乃至１０５を破壊しない電圧に変換する電圧であれば良い。例えば、バイアス電圧VBIASは、正帰還回路６３の第２電源電圧VDDLと同じ電圧（VBIAS＝VDDL）とすることができる。

【0049】

正帰還回路６３は、差動入力回路６１からの出力信号HVOが第２電源電圧VDDLに対応する信号に変換された変換信号LVIに基づいて、画素信号SIGが参照信号REFよりも高いときに反転する比較結果信号を出力する。また、正帰還回路６３は、比較結果信号として出力する出力信号VCOが反転するときの遷移速度を高速化する。

【0050】

正帰還回路６３は、５つのトランジスタ１０１乃至１０５で構成される。ここで、トランジスタ１０１、１０２、及び１０４は、PMOSトランジスタで構成され、トランジスタ１０３及び１０５は、NMOSトランジスタで構成される。

【0051】

電圧変換回路６２の出力端であるトランジスタ９１のソースは、トランジスタ１０２及び１０３のドレインと、トランジスタ１０４及び１０５のゲートに接続されている。トランジスタ１０１及び１０４のソースは、第２電源電圧VDDLに接続され、トランジスタ１０１のドレインは、トランジスタ１０２のソースと接続され、トランジスタ１０２のゲートは、正帰還回路６３の出力端でもあるトランジスタ１０４及び１０５のドレインと接続されている。トランジスタ１０３及び１０５のソースは、GNDに接続されている。トランジスタ１０１のゲートには、初期化信号INI2が供給され、トランジスタ１０３のゲートには、初期化信号INI1が供給される。

【0052】

トランジスタ１０４と１０５はインバータ回路を構成し、それらのドレインどうしの接続点は、比較回路５１が出力信号VCOを出力する出力端となっている。

【0053】

以上のように構成される比較回路５１の動作について説明する。図４は、比較回路５１の動作中の各信号の遷移を表す。なお、図４において“G86”はトランジスタ８６のゲート電位を表している。

【0054】

まず、参照信号REFが、全ての画素２１の画素信号SIGよりも高い電圧に設定されるとともに、初期化信号INI1及びINI2がHiにされて、比較回路５１が初期化される。

【0055】

より具体的には、トランジスタ８１のゲートには参照信号REFが、トランジスタ８２のゲートには画素信号SIGが印加される。参照信号REFの電圧が、画素信号SIGの電圧よりも高い電圧の時は電流源となるトランジスタ８５が出力した電流のほとんどがトランジスタ８１を経由してダイオード接続されたトランジスタ８３に流れる。トランジスタ８３と共通のゲートを持つトランジスタ８４のチャネル抵抗は十分低くなりトランジスタ８６のゲートをほぼ第１電源電圧VDDHレベルに保ち、トランジスタ８６は遮断される。したがって、電圧変換回路６２のトランジスタ９１が導通していたとしても、充電回路としての正帰還回路６３が変換信号LVIを充電することは無い。一方、初期化信号INI1及びINI2としてHiの信号が供給されていることから、トランジスタ１０３は導通し、正帰還回路６３は変換信号LVIを放電する。また、トランジスタ１０１は遮断するので、正帰還回路６３がトランジスタ１０２を介して変換信号LVIを充電することもない。その結果、変換信号LVIは、GNDレベルまで放電され、正帰還回路６３は、インバータを構成するトランジスタ１０４と１０５によってHiの出力信号VCOを出力し、比較回路５１が初期化される。

【0056】

初期化の後、初期化信号INI1及びINI2がLoにされて、参照信号REFの掃引が開始される。

【0057】

参照信号REFが画素信号SIGよりも高い電圧の期間では、トランジスタ８６はオフとなるため遮断され、出力信号VCOはHiの信号となるので、トランジスタ１０２もオフとなり遮断される。トランジスタ１０３も、初期化信号INI1はLoとなっているため遮断される。変換信号LVIは、高インピーダンス状態のままGNDを保ち、Hiの出力信号VCOが出力される。

【0058】

参照信号REFが画素信号SIGよりも低くなると、電流源のトランジスタ８５の出力電流はトランジスタ８１を流れなくなり、トランジスタ８３と８４のゲート電位は上昇して、トランジスタ８４のチャネル抵抗は高くなる。そこに、トランジスタ８２を介して流れ込む電流が、電圧降下を起こしてトランジスタ８６のゲート電位を下げ、トランジスタ９１が導通する。トランジスタ８６から出力された出力信号HVOは、電圧変換回路６２のトランジスタ９１によって変換信号LVIに変換され、正帰還回路６３に供給される。充電回路としての正帰還回路６３は、変換信号LVIを充電し、電位をGND電圧から第２電源電圧VDDLへ近づけてゆく。

【0059】

そして、変換信号LVIの電圧が、トランジスタ１０４と１０５で構成されるインバータの閾値電圧を超えると、出力信号VCOはLoとなり、トランジスタ１０２が導通する。トランジスタ１０１も、Loの初期化信号INI2が印加されているため導通しており、正帰還回路６３は、トランジスタ１０１と１０２を介して、変換信号LVIを急速に充電し、電位を第２電源電圧VDDLまで一気に持ち上げる。

【0060】

電圧変換回路６２のトランジスタ９１は、ゲートにバイアス電圧VBIASが印加されているので、変換信号LVIの電圧が、バイアス電圧VBIASからトランジスタ閾値下がった電圧値に到達すれば遮断する。トランジスタ８６が導通したままだとしても、それ以上に変換信号LVIを充電することは無く、電圧変換回路６２は、電圧クランプ回路としても機能する。

【0061】

トランジスタ１０２の導通による変換信号LVIの充電は、そもそもが変換信号LVIがインバータ閾値まで上昇してきたことを発端とし、その動きを加速する正帰還動作である。差動入力回路６１の電流源であるトランジスタ８５は、固体撮像装置１で並列同時に動作する回路数が膨大であることから１回路あたりの電流がきわめて僅かな電流に設定される。さらに、参照信号REFは、時刻コードが切り替わる単位時間に変化する電圧がAD変換のLSBステップとなるために極めて緩慢に掃引される。従って、トランジスタ８６のゲート電位の変化も緩慢であり、それによって駆動されるトランジスタ８６の出力電流の変化も緩慢である。しかし、その出力電流で充電される変換信号LVIに、後段から正帰還をかけることで、出力信号VCOは十分急速に遷移することができる。望ましくは、出力信号VCOの遷移時間は、時刻コードの単位時間の数分の１であり、典型例としては1ns以下である。本開示の比較回路５１は、電流源のトランジスタ８５に、例えば0.1uAの僅かな電流を設定しただけで、この出力遷移時間を達成することができる。

【0062】

＜画素回路の詳細構成例＞
図５を参照して、画素回路４１の詳細構成について説明する。

【0063】

図５は、図３に示した比較回路５１に、画素回路４１の詳細を追加して示した回路図である。

【0064】

画素回路４１は、光電変換素子としてのフォトダイオード（PD）１２１、排出トランジスタ１２２、転送トランジスタ１２３、リセットトランジスタ１２４、及び、FD(浮遊拡散層)１２５で構成されている。

【0065】

排出トランジスタ１２２は、露光期間を調整する場合に使用される。具体的には、露光期間を任意のタイミングで開始したいときに排出トランジスタ１２２をオンさせると、それまでの間にフォトダイオード１２１に蓄積されていた電荷が排出されるので、排出トランジスタ１２２がオフされた以降から、露光期間が開始されることになる。

【0066】

転送トランジスタ１２３は、フォトダイオード１２１で生成された電荷をFD１２５に転送する。リセットトランジスタ１２４は、FD１２５に保持されている電荷をリセットする。FD１２５は、差動入力回路６１のトランジスタ８２のゲートに接続されている。これにより、差動入力回路６１のトランジスタ８２は、画素回路４１の増幅トランジスタとしても機能する。

【0067】

リセットトランジスタ１２４のソースは、差動入力回路６１のトランジスタ８２のゲート、及び、FD１２５に接続されており、リセットトランジスタ１２４のドレインは、トランジスタ８２のドレインと接続されている。したがって、FD１２５の電荷をリセットするための固定のリセット電圧がない。これは、差動入力回路６１の回路状態を制御することで、FD１２５をリセットするリセット電圧を、参照信号REFを用いて任意に設定可能であるためである。

【0068】

＜画素部タイミングチャート＞
図６のタイミングチャートを参照して、図５に示した画素２１の動作について説明する。

【0069】

初めに、時刻ｔ１において、参照信号REFが、それまでのスタンバイ電圧V_stbから、FD１２５の電荷をリセットするリセット電圧V_rstに設定され、リセットトランジスタ１２４がオンされることにより、FD１２５の電荷がリセットされる。

【0070】

次に、時刻ｔ２において、正帰還回路６３のトランジスタ１０１のゲートに供給される初期化信号INI2がHiに設定され、その直後、トランジスタ１０３のゲートに供給される初期化信号IN1IがHiに設定され、正帰還回路６３が初期状態に設定される。

【0071】

また、時刻ｔ２において、参照信号REFが所定の電圧V_uまで持ち上げられ、参照信号REFと画素信号SIGの比較（参照信号REFの掃引）が開始される。この時点では、参照信号REFが画素信号SIGよりも大きいため出力信号VCOはHiとなっている。

【0072】

参照信号REFと画素信号SIGが同一となったと判定された時刻ｔ３において、出力信号VCOが反転（Lowに遷移）される。出力信号VCOが反転されると、上述したように正帰還回路６３によって出力信号VCOの反転が高速化される。また、データ記憶部５２では、出力信号VCOが反転した時点の時刻データ（NビットのDATA[1]乃至DATA[N]）がラッチ記憶される。

【0073】

信号書き込み期間が終了し、かつ、信号読み出し期間の開始時刻である時刻ｔ４において、比較回路５１のトランジスタ８１のゲートに供給する参照信号REFの電圧が、トランジスタ８１がオフするレベル(スタンバイ電圧V_stb)まで引き下げられる。これにより、信号読み出し期間中の比較回路５１の消費電流が抑制される。

【0074】

時刻ｔ５において、読み出しタイミングを制御するWORD信号がHiとなり、ラッチ記憶されていた時刻データ（NビットのDATA[1]乃至DATA[N]）が、データ記憶部５２のラッチ制御回路７１から出力される。ここで取得される時刻データは、CDS(Correlated Double Sampling；相関２重サンプリング)処理する際のリセットレベルのP相データとなる。

【0075】

時刻ｔ６において、参照信号REFが所定の電圧V_uまで持ち上げられるともに、トランジスタ１０１のゲートに供給される初期化信号INI2がHiに設定される。その直後、トランジスタ１０３のゲートに供給される初期化信号INI1もHiに設定され、正帰還回路６３が再び初期状態に設定される。

【0076】

時刻ｔ７において、Hiの転送信号TXにより画素回路４１の転送トランジスタ１２３がオンされ、フォトダイオード１２１で生成された電荷がFD１２５に転送される。

【0077】

その後、初期化信号INI2のLowへの遷移に続いて初期化信号INI1がLowに戻された後、参照信号REFと画素信号SIGの比較（参照信号REFの掃引）が開始される。この時点では、参照信号REFが画素信号SIGよりも大きいため出力信号VCOはHiとなっている。

【0078】

そして、参照信号REFと画素信号SIGが同一となったと判定された時刻ｔ８において、出力信号VCOが反転（Lowに遷移）される。出力信号VCOが反転されると、正帰還回路６３によって出力信号VCOの反転が高速化される。また、データ記憶部５２には、出力信号VCOが反転した時点の時刻データ（NビットのDATA[1]乃至DATA[N]）がラッチ記憶される。

【0079】

信号書き込み期間が終了し、かつ、信号読み出し期間の開始時刻である時刻ｔ９において、比較回路５１のトランジスタ８１のゲートに供給する参照信号REFの電圧が、トランジスタ８１がオフするレベル(スタンバイ電圧V_stb)まで引き下げられる。これにより、信号読み出し期間中の比較回路５１の消費電流が抑制される。

【0080】

時刻ｔ１０において、読み出しタイミングを制御するWORD信号がHiとなり、ラッチ記憶されていた時刻データ（NビットのDATA[1]乃至DATA[N]）が、データ記憶部５２のラッチ制御回路７１から出力される。ここで取得される時刻データは、CDS処理する際の信号レベルのD相データとなる。時刻ｔ１１は、上述した時刻ｔ１と同じ状態であり、次の１V（１垂直走査期間）の駆動となる。

【0081】

以上の画素２１の駆動によれば、最初に、リセットレベルのP相データが取得された後、出力部２８へ読み出され、次に、信号レベルのD相データが取得されて、出力部２８へ読み出される。出力部２８は、内部のフレームメモリでP相データを保持しておき、後から供給されるD相データと合せてCDS処理を行う。なお、CDS処理を行う方法は、任意の方法が選択できる。例えば、データ記憶部５２が、その内部でP相データを保持しておき、D相データと同時または交互に出力して、出力部２８がCDS処理を行うようにしてもよい。

【0082】

以上の動作により、固体撮像装置１の画素アレイ部２２の各画素２１は、全画素同時にリセットし、かつ、全画素同時に露光するグローバルシャッタ動作が可能である。全画素が同時に露光及び読み出しを行うことが出来るので、通常、画素内に設けられる、電荷が読み出されるまでの間、電荷を保持する保持部が不要である。また、画素２１の構成では、カラム並列読み出し型の固体撮像装置で必要であった、画素信号SIGを出力する画素を選択するための選択トランジスタ等も不要である。

【0083】

図６を参照して説明した画素２１の駆動では、排出トランジスタ１２２が常にオフに制御されていた。しかし、図６において破線で示されるように、所望の時刻で、排出信号OFGをHiに設定して排出トランジスタ１２２を一旦オンさせた後、オフさせることにより、任意の露光期間を設定することも可能である。

【0084】

＜４．比較回路の第２構成例＞
図７は、比較回路５１の第２構成を示す回路図である。なお、図７においても、比較回路５１の第２構成とともに画素回路４１の詳細回路も併せて示してある。後述する図８乃至図１１についても同様とする。

【0085】

比較回路５１の第２構成では、正帰還回路６３において、２つのトランジスタ１６１と１６２が追加されている点以外は、図５に示した第１構成と同様である。

【0086】

第１構成における正帰還回路６３のインバータ回路が、第２構成においては、２入力のNOR回路に置き換えられている。PMOSトランジスタで構成されるトランジスタ１６１のゲートと、NMOSトランジスタで構成されるトランジスタ１６２のゲートには、第１の入力である変換信号LVIではない、第２の入力である制御信号TEST_VCOが供給される。

【0087】

トランジスタ１６１のソースは第２電源電圧VDDLに接続され、トランジスタ１６１のドレインはトランジスタ１０４のソースに接続されている。トランジスタ１６２のドレインは、比較回路５１の出力端と接続され、トランジスタ１６２のソースは、GNDに接続されている。

【0088】

以上のように構成される第２構成における比較回路５１では、第２の入力である制御信号TEST_VCOをHiにすると、差動入力回路６１の状態に関係なく、出力信号VCOをLoにすることができる。

【0089】

バイアス電圧VBIASをLoレベルに制御して、トランジスタ９１を遮断させ、初期化信号INI1及びINI2をHiにすると、差動入力回路６１の状態に関係なく出力信号VCOはHiになる。したがって、この出力信号VCOの強制的なHi出力と、上述した制御信号TEST_VCOによる強制的なLo出力を組み合わせることにより、差動入力回路６１及び、その前段である画素回路４１とDAC２５の状態に関係なく、出力信号VCOを任意の値に設定することができる。この機能により、例えば、画素２１から後段の回路を、固体撮像装置１への光学的入力に頼らず、電気信号入力だけで試験することが可能となる。

【0090】

また例えば、画素信号SIGの電圧が、想定を超える高い輝度（たとえば固体撮像装置１の画角内に写り込んだ太陽像）によって参照信号REFの最終電圧を下回ると、比較回路５１の出力信号VCOがHiのまま比較期間を終えることになり、出力信号VCOによって制御されるデータ記憶部５２は、値を固定することが出来ずAD変換機能が失われる。このような状態の発生を防止するため、参照信号REFの掃引の最後に、Hiパルスの制御信号TEST_VCOを入力することにより、未だにLoに反転していない出力信号VCOを強制的に反転することができる。データ記憶部５２は強制反転直前の時刻コードをラッチ記憶するので、図７の構成を採用した場合には、ADC４２は、結果的に、一定以上の輝度入力に対する出力値をクランプしたAD変換器として機能する。

【0091】

＜５．比較回路の第３構成例＞
図８は、比較回路５１の第３構成を示す回路図である。

【0092】

比較回路５１の第３構成では、差動入力回路６１において、定電流源としてのトランジスタ８５のソースが、GNDではなく、０[V]よりも低い負バイアス電圧VSSに接続されている点が、図７に示した第２構成と異なる。その他の構成は、図７の第２構成と同様である。負バイアス電圧VSSは、例えば、−１．８[V]とされる。

【0093】

比較回路５１の第３構成では、トランジスタ８５のソース電位を０Vよりも低い電位とすることで、比較回路５１の動作レンジが拡大されている。また、トランジスタ８５のソース電位を負に引いたことに合せて、画素回路４１内のフォトダイオード１２１とFD１２５の基板電圧側も負バイアス電圧VSSとされる。これにより、各画素２１（画素回路４１）の飽和電荷量を増加させることができる。

【0094】

＜６．比較回路の第４構成例＞
図９は、比較回路５１の第４構成を示す回路図である。

【0095】

比較回路５１の第４構成では、図８に示した差動入力回路６１のトランジスタ８３、８４、および８６が、トランジスタ８３’、８４’、および８６’に変更されている。その他の構成は、図７の第２構成と同様である。

【0096】

図８に示した第３構成では、第１電源電圧VDDHは、例えば、２．９[V]程度に設定されており、差動入力回路６１のトランジスタ８３、８４、および８６は、膜厚の厚い高電圧系のトランジスタで構成される。

【0097】

これに対して、図９の第４構成では、トランジスタ８３’、８４’、および８６’は、２V以下の低電圧で駆動される、膜厚の薄い低電圧系のトランジスタで構成される。すなわち、トランジスタ８５のソース電位を負バイアス電圧VSS（−１．８[V]）に引いたことに合せて、２．９[V]の第１電源電圧VDDHを、１．１[V]の第１電源電圧VDDH’に引き下げることで、差動入力回路６１のトランジスタ８３、８４、および８６を、低電圧系のトランジスタ８３’、８４’、および８６’へ変更することが可能となる。比較回路５１全体の電位差は、−１．８[V]から１．１[V]までの２．９[V]であり、０[V]から２．９[V]までの２．９[V]となっている第１及び第２構成と変わらない。

【0098】

第４構成では、膜厚の厚い高電圧系のトランジスタ８３、８４、および８６を、膜厚の薄い低電圧系のトランジスタ８３’、８４’、および８６’に変更することで、比較回路５１の回路面積を小さくすることができる。

【0099】

第２電源電圧VDDLは、第１乃至第３構成と同じ１．１[V]のままでもよいが、正帰還回路６３は、差動入力回路６１の第１電源電圧VDDH’よりも低い電圧で動作させることができるので、第１電源電圧VDDHを第１電源電圧VDDH’に引き下げたことに合せて、第１電源電圧VDDH’よりも低い電圧に下げてもよい。これにより、さらに省電力化することができる。第２電源電圧VDDL’は、例えば、０．６[V]程度に設定することができる。第２電源電圧VDDL’の低下に合せてバイアス電圧VBIASも下げられる。

【0100】

＜７．比較回路の第５構成例＞
図１０は、比較回路５１の第５構成を示す回路図である。

【0101】

比較回路５１の第５構成を図９の第４構成と比較すると、正帰還回路６３において２つのトランジスタ１６１と１６２が省略されており、２入力のNOR回路がインバータ回路に戻されている。また、正帰還回路６３に、PMOSトランジスタであるトランジスタ１６３が新たに追加されている。トランジスタ１６３のソースは、第２電源電圧VDDL’に接続され、ドレインは、トランジスタ１０２及び１０３のドレインとトランジスタ１０４及び１０５のゲートとともに、トランジスタ９１のソースに接続されている。トランジスタ１６３のゲートには、NOR回路に入力されていた制御信号TEST_VCOの反転信号である制御信号xTEST_VCOが供給される。その他の構成は、図９の第４構成と同様である。

【0102】

図１０の比較回路５１の第５構成では、差動入力回路６１の状態に関係なく、比較回路５１の出力信号VCOを強制的にLo出力にすることができるテスト機能を、Loの制御信号xTEST_VCOをトランジスタ１６３のゲートに供給することによって実現する。

【0103】

換言すれば、図１０の比較回路５１の第５構成は、テスト機能を、図９に示した第４構成とは異なる方法で実現したものである。初期化信号INI1をLoにした状態で、Loの制御信号xTEST_VCOがトランジスタ１６３のゲートに供給されたとき、比較回路５１は、Loの出力信号VCOを出力する。一方、初期化信号INI1をHiにした状態で、Hiの制御信号xTEST_VCOがトランジスタ１６３のゲートに供給されたとき、比較回路５１は、Hiの出力信号VCOを出力する。

【0104】

図１０の比較回路５１の第５構成によれば、図９に示した第４構成よりも、トランジスタの個数を１つ少ない個数でテスト機能を実現できる。

【0105】

また、図１０の比較回路５１の第５構成によれば、正帰還回路６３の第２電源電圧VDDLを第２電源電圧VDDL’へ低下させたことによって懸念される誤動作を防止することができる。

【0106】

＜８．比較回路の第６構成例＞
図１１は、比較回路５１の第６構成を示す回路図である。

【0107】

比較回路５１の第６構成を図１０の第５構成と比較すると、差動入力回路６１の構成が異なる。具体的には、トランジスタ８１と８３’との間にトランジスタ１６５が追加されるとともに、トランジスタ８２と８４’との間にトランジスタ１６６が追加されている。

【0108】

トランジスタ１６５および１６６はNMOSトランジスタで構成され、トランジスタ１６５および１６６のゲートには、制御信号Vhが供給される。トランジスタ１６５のソースは、トランジスタ８１のドレインと接続され、トランジスタ１６５のドレインは、トランジスタの８３’のドレインと接続されている。トランジスタ１６６のソースは、トランジスタ８２のドレインと接続され、トランジスタ１６６のドレインは、トランジスタの８４’のドレインと接続されている。

【0109】

図１０に示した第５構成では、トランジスタ８３’、８４’、及び８６’が、トランジスタ８１または８２と直接つながっているために、負バイアス電圧VSSを、低電圧系のトランジスタ８３’、８４’、及び８６’が耐えられる電圧までしか下げることができない。

【0110】

そこで、図１１の比較回路５１は、トランジスタ８１と８３’との間にトランジスタ１６５を挿入し、かつ、トランジスタ８２と８４’との間にトランジスタ１６６を挿入して、トランジスタ８１と８３’との間と、トランジスタ８２と８４’との間を必要に応じて切り離すことができるように構成されている。これにより、負バイアス電圧VSSを、例えば、高電圧系のトランジスタが耐えられる電圧まで下げることができる。

【0111】

図１１の比較回路５１の第６構成によれば、第１電源電圧VDDH’を１．１[V]に引き下げるとともに負バイアス電圧VSSを高電圧系のトランジスタが耐えられる電圧まで下げることができるので、各画素２１（画素回路４１）の飽和電荷量を確保しつつ、消費電力を低減させることができる。また、低電圧系のトランジスタ８３’、８４’、および８６’用いるので、回路面積を小さくすることができ、コストを抑制することができる。

【0112】

＜タイミングチャート＞
図１２は、図１１に示した比較回路５１の第６構成における画素２１（画素回路４１）の動作を説明するタイミングチャートである。

【0113】

図１２のタイミングチャートの時刻ｔ３１乃至ｔ４１は、それぞれ、図６のタイミングチャートの時刻ｔ１乃至ｔ１１に対応する。

【0114】

図１２のタイミングチャートでは、図６のタイミングチャートに、テスト機能のための制御信号xTEST_VCOと、耐圧緩和トランジスタとしてのトランジスタ１６５および１６６のゲートに供給される制御信号Vhが追加されており、制御信号xTEST_VCOと制御信号Vh以外の動作は、図６のタイミングチャートと同じであるので、その説明を省略する。

【0115】

図１２に示されるように、参照信号REFがスタンバイ電圧V_stbに引き下げられている期間中、制御信号VhはLoとなっており、トランジスタ８３’、８４’、及び８６’に高い電位差がかからないように、比較回路５１が制御されている。一方、参照信号REFがリセット電圧V_rstや電圧V_uに設定されている期間は、制御信号VhはHiとなっている。なお、制御信号VhのHiの電圧は、差動入力回路６１の第１電源電圧VDDH’と負バイアス電圧VSSによって決定される。例えば、上述したように、第１電源電圧VDDH’を１．１[V]、負バイアス電圧VSSを−１．８[V]とした場合、Hiの制御信号Vhの電圧は、０[V]とすることができる。

【0116】

＜９．画素共有の構成例＞
これまでに説明した比較回路５１は、１つの画素２１内に１つのADC４２が配置される構成とされていたが、複数の画素２１で、１つのADC４２を共有する構成とすることもできる。

【0117】

図１３は、複数の画素２１で１つのADC４２を共有する画素共有の場合の比較回路５１の構成例を示す回路図である。

【0118】

図１３では、画素２１A、画素２１B、画素２１C、及び画素２１Dの４つの画素２１で１つのADC４２を共有する場合の比較回路５１の構成例が示されている。

【0119】

図１３において、比較回路５１を構成する差動入力回路６１、電圧変換回路６２、及び正帰還回路６３の構成は、図１１に示した第６構成と同様である。

【0120】

図１３では、４つの画素２１A乃至２１Dに、それぞれ、画素回路４１A乃至４１Dが設けられており、画素回路４１A乃至４１Dには、フォトダイオード１２１ｑ、排出トランジスタ１２２ｑ、及び、転送トランジスタ１２３ｑが個別に設けられている。一方、リセットトランジスタ１７４とFD１７５は、４つの画素２１A乃至２１Dで共有されている。

【0121】

なお、図１３では、比較回路５１の回路構成として、図１１に示した第６構成を採用しているが、その他の第１構成乃至第５構成のいずれかを採用することもできる。

【0122】

＜１０．複数基板構成１＞
これまでの説明では、固体撮像装置１が、１枚の半導体基板１１上に形成されるものとして説明したが、複数枚の半導体基板１１に回路を作り分けることで、固体撮像装置１を構成してもよい。

【0123】

図１４は、上側基板１１Aと下側基板１１Cの２枚の半導体基板１１を積層することで固体撮像装置１を構成する概念図を示している。

【0124】

上側基板１１Aには、フォトダイオード１２１を含む画素回路４１が少なくとも形成されている。下側基板１１Cには、時刻コードを記憶するデータ記憶部５２と時刻コード転送部２３が少なくとも形成されている。上側基板１１Aと下側基板１１Cは、例えば、Cu-Cuなどの金属結合などにより接合される。

【0125】

図１５は、上側基板１１Aと下側基板１１Cのそれぞれに形成される回路構成例を示している。

【0126】

上側基板１１Aには、画素回路４１と、ADC４２のうちの差動入力回路６１のトランジスタ８１、８２、８５、１６５、及び１６６が形成されている。下側基板１１Cには、トランジスタ８１、８２、８５、１６５、及び１６６を除くADC４２の回路と時刻コード転送部２３が形成されている。

【0127】

＜１１．複数基板構成２＞
図１４及び図１５では固体撮像装置１を２枚の半導体基板１１で構成した例について説明したが、３枚の半導体基板１１で構成することもできる。

【0128】

図１６は、上側基板１１A、中間基板１１B、及び、下側基板１１Cの３枚の半導体基板１１を積層することで、固体撮像装置１を構成する概念図を示している。

【0129】

上側基板１１Aには、フォトダイオード１２１を含む画素回路４１と、比較回路５１の少なくとも一部の回路が形成されている。下側基板１１Cには、時刻コードを記憶するデータ記憶部５２と時刻コード転送部２３が少なくとも形成されている。中間基板１１Bには、上側基板１１Aに配置されない比較回路５１の残りの回路が形成されている。上側基板１１Aと中間基板１１B、及び、中間基板１１Bと下側基板１１Cは、例えば、Cu-Cuなどの金属結合などにより接合される。

【0130】

図１７は、固体撮像装置１を３枚の半導体基板１１で形成する場合の各半導体基板１１の回路配置例を示している。

【0131】

図１７の例では、上側基板１１Aに配置した回路は、図１５に示した上側基板１１Aの回路と同じであり、比較回路５１の残りの回路が中間基板１１Bに配置され、データ記憶部５２と時刻コード転送部２３が下側基板１１Cに配置されている。

【0132】

＜１２．電子機器への適用例＞
本開示は、固体撮像装置への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

【0133】

図１８は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。

【0134】

図１８の撮像装置８００は、レンズ群などからなる光学部８０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）８０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路８０３を備える。また、撮像装置８００は、フレームメモリ８０４、表示部８０５、記録部８０６、操作部８０７、および電源部８０８も備える。DSP回路８０３、フレームメモリ８０４、表示部８０５、記録部８０６、操作部８０７および電源部８０８は、バスライン８０９を介して相互に接続されている。

【0135】

光学部８０１は、被写体からの入射光（像光）を取り込んで固体撮像装置８０２の撮像面上に結像する。固体撮像装置８０２は、光学部８０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置８０２として、図１の固体撮像装置１、即ち、画素信号をAD変換する際の判定速度を向上させつつ、消費電力を低減させた比較回路５１を有する固体撮像装置を用いることができる。

【0136】

表示部８０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置８０２で撮像された動画または静止画を表示する。記録部８０６は、固体撮像装置８０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。

【0137】

操作部８０７は、ユーザによる操作の下に、撮像装置８００が持つ様々な機能について操作指令を発する。電源部８０８は、DSP回路８０３、フレームメモリ８０４、表示部８０５、記録部８０６および操作部８０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

【0138】

上述したように、固体撮像装置８０２として、上述した比較回路５１の第１構成乃至第６構成のいずれかを採用した固体撮像装置１を用いることで、AD変換の判定速度を高速化させつつ、消費電力を低減することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置８００においても、撮影の高速化と低消費電力を実現することができる。

【0139】

上述した説明では、比較回路５１及びADC４２は、固体撮像装置１に組み込まれた部品として説明したが、それぞれ単独で流通する製品（比較器、AD変換器）とすることができる。

【0140】

また、本開示は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。

【0141】

本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

【0142】

例えば、上述した各回路構成において、トランジスタの極性（NMOSトランジスタとPMOSトランジスタ）を入れ替えた回路構成でも実現可能である。その場合、トランジスタに入力される制御信号は、HiとLowが反対の信号となる。

【0143】

上述した各実施の形態では、参照信号REFが時間経過に応じてレベル（電圧）が単調減少するスロープ信号であるとして説明したが、参照信号REFは、時間経過に応じてレベル（電圧）が単調増加するスロープ信号とすることもできる。

【0144】

上述した各実施の形態では、ADC４２が共有される場合、４つの画素２１でADC４２が共有される例について説明したが、共有される画素２１の個数は４個に限らず、その他の個数（例えば、８個）とすることができる。

【0145】

その他、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。上述した実施の形態では説明していない他の実施の形態どうしを適宜組み合わせた形態も可能である。

【0146】

なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。

【0147】

なお、本開示は以下のような構成も取ることができる。
（１）
第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧よりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路と
を備え、
前記差動入力回路のソース電圧が０Vよりも低い電圧であるであるように構成された
比較器。
（２）
前記差動入力回路は、カレントミラーを構成する第１トランジスタ及び第２トランジスタを含み、前記第１トランジスタ及び第２トランジスタは、低電圧系のトランジスタで構成される
前記（１）に記載の比較器。
（３）
前記低電圧系のトランジスタは、２V以下の前記第１の電源電圧で駆動される
前記（２）に記載の比較器。
（４）
前記差動入力回路は、
前記参照信号が入力される第３トランジスタと、
前記入力信号が入力される第４トランジスタと、
前記第１トランジスタ及び第２トランジスタと前記第３トランジスタ及び第４トランジスタとの間の接続をオンオフする第５トランジスタ及び第６トランジスタと
をさらに含む
前記（２）または（３）に記載の比較器。
（５）
前記正帰還回路は、前記差動入力回路の前記出力信号と異なる制御信号の入力を受け付け、前記差動入力回路の前記出力信号に関わらず、前記制御信号に基づいて前記比較結果信号を反転させる
前記（１）乃至（４）のいずれかに記載の比較器。
（６）
前記正帰還回路は、
前記差動入力回路の前記出力信号を反転して前記比較結果信号を生成するインバータ回路と、
前記制御信号に基づいて、前記第２の電源電圧を前記インバータ回路に供給するトランジスタと
を有する
前記（５）に記載の比較器。
（７）
前記正帰還回路は、前記差動入力回路の前記出力信号と前記制御信号を入力とするNOR回路を有する
前記（５）に記載の比較器。
（８）
第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧よりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が０Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるＡＤ変換器。
（９）
第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧よりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が０Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるＡＤ変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置。
（１０）
前記ＡＤ変換器は、前記画素ごとに配置される
前記（９）に記載の固体撮像装置。
（１１）
前記ＡＤ変換器は、複数の前記画素で共有される
前記（９）に記載の固体撮像装置。
（１２）
複数の半導体基板で構成されている
前記（９）または（１０）に記載の固体撮像装置。
（１３）
第１の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第１の電源電圧よりも低い第２の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第２の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が０Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるＡＤ変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置
を備える電子機器。
（１４）
第１の電源電圧で動作する差動入力回路と、前記第１の電源電圧よりも低い第２の電源電圧で動作する正帰還回路と、電圧変換回路とを備え、前記差動入力回路のソース電圧が０Vよりも低い電圧であるように構成された比較器の
前記差動入力回路が、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力し、
前記電圧変換回路が、前記差動入力回路の出力信号を、前記第２の電源電圧に対応する信号に変換し、
前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する
比較器の制御方法。

【符号の説明】

【0148】

１ 固体撮像装置， １１ 半導体基板， ２１ 画素， ２２ 画素アレイ部， ２３ 時刻コード転送部， ２６ 時刻コード発生部， ２８ 出力部， ４１ 画素回路， ４２ ADC， ５１ 比較回路， ５２ データ記憶部， ６１ 差動入力回路， ６２ 電圧変換回路， ６３ 正帰還回路， ７１ ラッチ制御回路， ７２ ラッチ記憶部， ８１乃至８６,９１ トランジスタ， １０１乃至１０５，１６１乃至１６３，１６５，１６６ トランジスタ， ８００ 撮像装置， ８０２ 固体撮像装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】