知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6876482
(24)【登録日】2021年4月28日
(45)【発行日】2021年5月26日
(54)【発明の名称】絶縁型スイッチング電源
(51)【国際特許分類】
H02M 3/28 20060101AFI20210517BHJP
【ＦＩ】
H02M3/28 P
H02M3/28 D
【請求項の数】9
【全頁数】15
(21)【出願番号】特願2017-65986(P2017-65986)
(22)【出願日】2017年3月29日
(65)【公開番号】特開2018-170849(P2018-170849A)
(43)【公開日】2018年11月1日
【審査請求日】2020年1月6日
【前置審査】
(73)【特許権者】
【識別番号】000237721
【氏名又は名称】ＦＤＫ株式会社
(74)【代理人】
【識別番号】100090022
【弁理士】
【氏名又は名称】長門 侃二
(72)【発明者】
【氏名】▲濱▼田 健志
(72)【発明者】
【氏名】佐藤 匡
(72)【発明者】
【氏名】福井 規生
【審査官】
東 昌秋
(56)【参考文献】
【文献】
特開昭６３−１２１４６８（ＪＰ，Ａ）
【文献】
米国特許第４６０７２１０（ＵＳ，Ａ）
【文献】
米国特許出願公開第２０１４／００２９３１４（ＵＳ，Ａ１）
【文献】
国際公開第２０１０／０９２７０４（ＷＯ，Ａ１）
【文献】
特開昭６０−２４９８６９（ＪＰ，Ａ）
【文献】
特開昭６３−２９９７７２（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ ３／００−３／４４
(57)【特許請求の範囲】
【請求項1】
絶縁トランスを備えるフライバックコンバータ回路と、
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ベースが前記第１の二次巻線の巻き始まり端に接続され、エミッタが前記スイッチング素子の制御端子に接続されている第１のＰＮＰ型トランジスタと、ベースが前記第２の二次巻線の巻き終わり端に接続され、エミッタが前記第１のＰＮＰ型トランジスタのコレクタに接続され、コレクタが前記スイッチング素子のグランド端子に接続されている第２のＰＮＰ型トランジスタと、を含む、絶縁型スイッチング電源。
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ベースが前記第１の二次巻線の巻き始まり端に接続され、エミッタが前記スイッチング素子の制御端子に接続されている第１のＰＮＰ型トランジスタと、ベースが前記第２の二次巻線の巻き終わり端に接続され、エミッタが前記第１のＰＮＰ型トランジスタのコレクタに接続され、コレクタが前記スイッチング素子のグランド端子に接続されている第２のＰＮＰ型トランジスタと、を含む、絶縁型スイッチング電源。
【請求項2】
請求項１に記載の絶縁型スイッチング電源において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第１のＰＮＰ型トランジスタのベースとの間、及び前記第２の二次巻線の巻き終わり端と前記第２のＰＮＰ型トランジスタのベースとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源。
【請求項3】
絶縁トランスを備えるフライバックコンバータ回路と、
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ベースが前記第２の二次巻線の巻き終わり端に接続され、エミッタが前記スイッチング素子の制御端子に接続されている第１のＰＮＰ型トランジスタと、ベースが前記第１の二次巻線の巻き始まり端に接続され、エミッタが前記第１のＰＮＰ型トランジスタのコレクタに接続され、コレクタが前記スイッチング素子のグランド端子に接続されている第２のＰＮＰ型トランジスタと、を含む、絶縁型スイッチング電源。
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ベースが前記第２の二次巻線の巻き終わり端に接続され、エミッタが前記スイッチング素子の制御端子に接続されている第１のＰＮＰ型トランジスタと、ベースが前記第１の二次巻線の巻き始まり端に接続され、エミッタが前記第１のＰＮＰ型トランジスタのコレクタに接続され、コレクタが前記スイッチング素子のグランド端子に接続されている第２のＰＮＰ型トランジスタと、を含む、絶縁型スイッチング電源。
【請求項4】
請求項３に記載の絶縁型スイッチング電源において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第２のＰＮＰ型トランジスタのベースとの間、及び前記第２の二次巻線の巻き終わり端と前記第１のＰＮＰ型トランジスタのベースとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源。
【請求項5】
絶縁トランスを備えるフライバックコンバータ回路と、
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ゲートが前記第１の二次巻線の巻き始まり端に接続され、ソースが前記スイッチング素子の制御端子に接続されている第１のＰチャネル電界効果トランジスタと、ゲートが前記第２の二次巻線の巻き終わり端に接続され、ソースが前記第１のＰチャネル電界効果トランジスタのドレインに接続され、ドレインが前記スイッチング素子のグランド端子に接続されている第２のＰチャネル電界効果トランジスタと、を含む、絶縁型スイッチング電源。
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ゲートが前記第１の二次巻線の巻き始まり端に接続され、ソースが前記スイッチング素子の制御端子に接続されている第１のＰチャネル電界効果トランジスタと、ゲートが前記第２の二次巻線の巻き終わり端に接続され、ソースが前記第１のＰチャネル電界効果トランジスタのドレインに接続され、ドレインが前記スイッチング素子のグランド端子に接続されている第２のＰチャネル電界効果トランジスタと、を含む、絶縁型スイッチング電源。
【請求項6】
請求項５に記載の絶縁型スイッチング電源において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第１のＰチャネル電界効果トランジスタのゲートとの間、及び前記第２の二次巻線の巻き終わり端と前記第２のＰチャネル電界効果トランジスタのゲートとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源。
【請求項7】
絶縁トランスを備えるフライバックコンバータ回路と、
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ゲートが前記第２の二次巻線の巻き終わり端に接続され、ソースが前記スイッチング素子の制御端子に接続されている第１のＰチャネル電界効果トランジスタと、ゲートが前記第１の二次巻線の巻き始まり端に接続され、ソースが前記第１のＰチャネル電界効果トランジスタのドレインに接続され、ドレインが前記スイッチング素子のグランド端子に接続されている第２のＰチャネル電界効果トランジスタと、を含む、絶縁型スイッチング電源。
前記絶縁トランスの２次側に設けられ、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、
前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、
変成器と、
前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、
前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含み、
前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、
前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングし、
前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含み、
前記引抜回路は、ゲートが前記第２の二次巻線の巻き終わり端に接続され、ソースが前記スイッチング素子の制御端子に接続されている第１のＰチャネル電界効果トランジスタと、ゲートが前記第１の二次巻線の巻き始まり端に接続され、ソースが前記第１のＰチャネル電界効果トランジスタのドレインに接続され、ドレインが前記スイッチング素子のグランド端子に接続されている第２のＰチャネル電界効果トランジスタと、を含む、絶縁型スイッチング電源。
【請求項8】
請求項７に記載の絶縁型スイッチング電源において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第２のＰチャネル電界効果トランジスタのゲートとの間、及び前記第２の二次巻線の巻き終わり端と前記第１のＰチャネル電界効果トランジスタのゲートとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源。
【請求項9】
請求項１から８の何れか一に記載の絶縁型スイッチング電源において、
前記変成器は、前記第１の二次巻線の巻き終わり端及び前記第２の二次巻線の巻き始まり端が前記スイッチング素子のグランド端子に接続されており、
前記第１整流回路は、前記第１の二次巻線の巻き始まり端にアノードが接続され、前記スイッチング素子の制御端子にカソードが接続されている第１整流ダイオードを含み、
前記第２整流回路は、前記第２の二次巻線の巻き終わり端にアノードが接続され、前記スイッチング素子の制御端子にカソードが接続されている第２整流ダイオードを含む、絶縁型スイッチング電源。
前記変成器は、前記第１の二次巻線の巻き終わり端及び前記第２の二次巻線の巻き始まり端が前記スイッチング素子のグランド端子に接続されており、
前記第１整流回路は、前記第１の二次巻線の巻き始まり端にアノードが接続され、前記スイッチング素子の制御端子にカソードが接続されている第１整流ダイオードを含み、
前記第２整流回路は、前記第２の二次巻線の巻き終わり端にアノードが接続され、前記スイッチング素子の制御端子にカソードが接続されている第２整流ダイオードを含む、絶縁型スイッチング電源。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フライバックコンバータ回路を備える絶縁型スイッチング電源に関する。
【背景技術】
【0002】
従来のフライバックコンバータ回路を備える絶縁型スイッチング電源は、出力電圧の定電圧制御を行うために、例えばフォトカプラや変成器等の絶縁回路を介して二次側の出力電圧を一次側にフィードバックし、一次側に設けられているＰＷＭ制御回路でフライバックコンバータ回路のスイッチング素子のスイッチングデューティ比を制御している（例えば特許文献１又は２を参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平０８−０３３３４１号公報
【特許文献2】特開２００７−０２０３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら上記の従来技術は、一次側にＰＷＭ制御回路を設ける構成であるため、高電圧を扱うことが多い一次側にＰＷＭ制御回路用の定電圧電源を別個に設ける必要があり、回路の小型化やコストダウンが難しいという課題がある。そのため二次側にＰＷＭ制御回路を設け、変成器を介してＰＷＭ制御パルスを一次側に伝達する構成とすることが考えられる。
【0005】
しかしながら二次側にＰＷＭ制御回路を設け、変成器を介してＰＷＭ制御パルスを一次側に伝達する場合、変成器をリセットするリセット回路が必要になる。さらにＰＷＭ制御パルスのスイッチングデューティ比が５０％を越えると、リセット回路で変成器をリセットできずに磁気飽和や逆起電圧等が発生して周辺回路が損傷等してしまう虞が生ずる。この場合、例えばＰＷＭ制御パルスを一次側に伝達する変成器や半導体素子を大型化すれば、そのような磁気飽和や逆起電圧等が生ずる虞を低減することができる。しかし大型の変成器等を用いることによって、回路の小型化やコストダウンが困難になるとともに、損失が大きくなって電力変換効率が低下してしまう虞も生ずる。他方、そのような事態を回避するために、例えばＰＷＭ制御パルスのスイッチングデューティ比を５０％以下に制限するとすれば、５０％を越えるスイッチングデューティ比で動作させることができるというフライバックコンバータ回路の利点を生かすことができなくなってしまう。
【0006】
このような状況に鑑み本発明はなされたものであり、その目的は、５０％を越えるスイッチングデューティ比で動作可能であり、かつ小型で高効率な絶縁型スイッチング電源を低コストで提供することにある。
【課題を解決するための手段】
【0007】
＜本発明の第１の態様＞本発明の第１の態様は、フライバックコンバータ回路と、前記フライバックコンバータ回路の出力電圧に基づいて前記フライバックコンバータ回路のスイッチング素子のＰＷＭ制御を行うフィードバック制御回路と、を備え、前記フィードバック制御回路は、前記スイッチング素子のＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号をそれぞれ生成して出力するＰＷＭ制御回路と、変成器と、前記第１のＰＷＭ制御パルス信号で前記変成器の一次巻線を正方向に励磁し、前記第２のＰＷＭ制御パルス信号で前記変成器の一次巻線を逆方向に励磁する双方向励磁回路と、前記変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングするスイッチング回路と、を含む、絶縁型スイッチング電源である。
【0008】
このようにＰＷＭ制御パルス信号のパルスを交互に取り出した第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号を生成し、その第１のＰＷＭ制御パルス信号と第２のＰＷＭ制御パルス信号で変成器の一次巻線を交互に双方向励磁する。そして変成器の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成することによって、ＰＷＭ制御回路が生成するＰＷＭ制御パルス信号と同一のパルス信号が得られる。それによってフライバックコンバータ回路の二次側（出力側）でＰＷＭ制御回路が生成したＰＷＭ制御パルス信号をフライバックコンバータ回路の一次側（入力側）へ変成器を介して伝達してフライバックコンバータ回路のフィードバック制御を行うことができる。そして本発明は、第１のＰＷＭ制御パルス信号と第２のＰＷＭ制御パルス信号で変成器の一次巻線が交互に双方向励磁されるので、変成器のリセット回路が不要であり、またＰＷＭ制御パルス信号が５０％を越えるスイッチングデューティ比であっても、変成器で磁気飽和や逆起電圧等が発生しない。
【0009】
これにより本発明の第１の態様によれば、５０％を越えるスイッチングデューティ比で動作可能であり、かつ小型で高効率な絶縁型スイッチング電源を低コストで提供できるという作用効果が得られる。
【0010】
＜本発明の第２の態様＞本発明の第２の態様は、前述した本発明の第１の態様において、前記変成器の二次巻線は、第１の二次巻線及び第２の二次巻線を含み、前記スイッチング回路は、前記第１の二次巻線に誘起されるパルス信号を半波整流して出力する第１整流回路と、前記第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する第２整流回路と含み、前記第１整流回路の出力信号と前記第２整流回路の出力信号との論理和となるパルス信号を生成し、その生成したパルス信号で前記スイッチング素子をスイッチングする、絶縁型スイッチング電源である。
【0011】
第１整流回路では、第１の二次巻線に誘起されるパルス信号を半波整流することによって、第１のＰＷＭ制御パルス信号と同一のパルス信号が得られる。また第２整流回路では、第２の二次巻線に誘起されるパルス信号の極性を反転させたパルス信号を半波整流することによって、第２のＰＷＭ制御パルス信号と同一のパルス信号が得られる。そして第１整流回路の出力信号と第２整流回路の出力信号との論理和となるパルス信号を生成することによって、ＰＷＭ制御回路が生成するＰＷＭ制御パルス信号と同一のパルス信号が得られる。
【0012】
これにより本発明の第２の態様によれば、２つの半波整流回路を用いたシンプルな回路構成のスイッチング回路によって、ＰＷＭ制御回路が生成するＰＷＭ制御パルス信号と同一のパルス信号が得られるので、本発明に係る絶縁型スイッチング電源をより低コストで提供することができる。
【0013】
＜本発明の第３の態様＞本発明の第３の態様は、前述した本発明の第２の態様において、前記変成器は、前記第１の二次巻線の巻き終わり端及び前記第２の二次巻線の巻き始まり端が前記スイッチング素子のグランド端子に接続されており、前記第１整流回路は、前記第１の二次巻線の巻き始まり端にアノードが接続され、前記スイッチング素子の制御端子にカソードが接続されている第１整流ダイオードを含み、前記第２整流回路は、前記第２の二次巻線の巻き終わり端にアノードが接続され、前記スイッチング素子の制御端子にカソードが接続されている第２整流ダイオードを含む、絶縁型スイッチング電源である。
本発明の第３の態様によれば、２つの整流ダイオードを用いた極めてシンプルな整流回路によって、ＰＷＭ制御回路が生成するＰＷＭ制御パルス信号と同一のパルス信号が得られるので、本発明に係る絶縁型スイッチング電源をさらに低コストで提供することができる。
【0014】
＜本発明の第４の態様＞本発明の第４の態様は、前述した本発明の第２の態様又は第３の態様において、前記フィードバック制御回路は、前記第１整流回路の入力信号及び前記第２整流回路の入力信号がともにローレベルである間、前記スイッチング素子の制御端子の電荷を引き抜く引抜回路をさらに含む、絶縁型スイッチング電源である。
【0015】
第１整流回路の入力信号及び第２整流回路の入力信号がともにローレベルである間は、第１のＰＷＭ制御パルス信号及び第２のＰＷＭ制御パルス信号がともにローレベルであり、すなわちＰＷＭ制御パルス信号がローレベルであることになる。そしてＰＷＭ制御パルス信号がローレベルである間、スイッチング素子の制御端子の電荷を引き抜くことによって、より的確なタイミングでスイッチング素子を安定的にスイッチングさせることができるので、より高精度なＰＷＭ制御が可能になる。
【0016】
＜本発明の第５の態様＞本発明の第５の態様は、前述した本発明の第４の態様において、前記引抜回路は、ベースが前記第１の二次巻線の巻き始まり端に接続され、エミッタが前記スイッチング素子の制御端子に接続されている第１のＰＮＰ型トランジスタと、ベースが前記第２の二次巻線の巻き終わり端に接続され、エミッタが前記第１のＰＮＰ型トランジスタのコレクタに接続され、コレクタが前記スイッチング素子のグランド端子に接続されている第２のＰＮＰ型トランジスタと、を含む、絶縁型スイッチング電源である。
【0017】
このような構成の引抜回路は、ＰＷＭ制御パルス信号がローレベルである間のみ、第１のＰＮＰ型トランジスタ及び第２のＰＮＰ型トランジスタがともにＯＮした状態になって、スイッチング素子の制御端子がスイッチング素子のグランド端子に接続されることになる。それによってＰＷＭ制御パルス信号がローレベルである間、スイッチング素子の制御端子の電荷を引き抜くことができる。そして本発明の第５の態様によれば、変成器の第１の二次巻線及び第２の二次巻線に誘起される信号で２つのＰＮＰ型トランジスタをＯＮ／ＯＦＦさせるシンプルな回路構成の引抜回路によって、本発明に係る絶縁型スイッチング電源をさらに低コストで提供することができる。
【0018】
＜本発明の第６の態様＞本発明の第６の態様は、前述した本発明の第５の態様において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第１のＰＮＰ型トランジスタのベースとの間、及び前記第２の二次巻線の巻き終わり端と前記第２のＰＮＰ型トランジスタのベースとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源である。
本発明の第６の態様によれば、電流制限抵抗の抵抗値を調整することによって、スイッチング素子の制御端子の電荷が的確なタイミングで引き抜かれるように、第１のＰＮＰ型トランジスタ及び第２のＰＮＰ型トランジスタの動作タイミングを調整することができる。
【0019】
＜本発明の第７の態様＞本発明の第７の態様は、前述した本発明の第４の態様において、前記引抜回路は、ベースが前記第２の二次巻線の巻き終わり端に接続され、エミッタが前記スイッチング素子の制御端子に接続されている第１のＰＮＰ型トランジスタと、ベースが前記第１の二次巻線の巻き始まり端に接続され、エミッタが前記第１のＰＮＰ型トランジスタのコレクタに接続され、コレクタが前記スイッチング素子のグランド端子に接続されている第２のＰＮＰ型トランジスタと、を含む、絶縁型スイッチング電源である。
本発明の第７の態様によれば、本発明の第５の態様と同様に、変成器の第１の二次巻線及び第２の二次巻線に誘起される信号で２つのＰＮＰ型トランジスタをＯＮ／ＯＦＦさせるシンプルな回路構成の引抜回路によって、本発明に係る絶縁型スイッチング電源をさらに低コストで提供することができる。
【0020】
＜本発明の第８の態様＞本発明の第８の態様は、前述した本発明の第７の態様において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第２のＰＮＰ型トランジスタのベースとの間、及び前記第２の二次巻線の巻き終わり端と前記第１のＰＮＰ型トランジスタのベースとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源である。
本発明の第８の態様によれば、本発明の第６の態様と同様に、電流制限抵抗の抵抗値を調整することによって、スイッチング素子の制御端子の電荷が的確なタイミングで引き抜かれるように、第１のＰＮＰ型トランジスタ及び第２のＰＮＰ型トランジスタの動作タイミングを調整することができる。
【0021】
＜本発明の第９の態様＞本発明の第９の態様は、前述した本発明の第４の態様において、前記引抜回路は、ゲートが前記第１の二次巻線の巻き始まり端に接続され、ソースが前記スイッチング素子の制御端子に接続されている第１のＰチャネル電界効果トランジスタと、ゲートが前記第２の二次巻線の巻き終わり端に接続され、ソースが前記第１のＰチャネル電界効果トランジスタのドレインに接続され、ドレインが前記スイッチング素子のグランド端子に接続されている第２のＰチャネル電界効果トランジスタと、を含む、絶縁型スイッチング電源である。
本発明の第９の態様によれば、本発明の第５の態様と同様に、変成器の第１の二次巻線及び第２の二次巻線に誘起される信号で２つのＰチャネル電界効果トランジスタをＯＮ／ＯＦＦさせるシンプルな回路構成の引抜回路によって、本発明に係る絶縁型スイッチング電源をさらに低コストで提供することができる。
【0022】
＜本発明の第１０の態様＞本発明の第１０の態様は、前述した本発明の第９の態様において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第１のＰチャネル電界効果トランジスタのゲートとの間、及び前記第２の二次巻線の巻き終わり端と前記第２のＰチャネル電界効果トランジスタのゲートとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源である。
本発明の第１０の態様によれば、本発明の第６の態様と同様に、電流制限抵抗の抵抗値を調整することによって、スイッチング素子の制御端子の電荷が的確なタイミングで引き抜かれるように、第１のＰチャネル電界効果トランジスタ及び第２のＰチャネル電界効果トランジスタの動作タイミングを調整することができる。
【0023】
＜本発明の第１１の態様＞本発明の第１１の態様は、前述した本発明の第４の態様において、前記引抜回路は、ゲートが前記第２の二次巻線の巻き終わり端に接続され、ソースが前記スイッチング素子の制御端子に接続されている第１のＰチャネル電界効果トランジスタと、ゲートが前記第１の二次巻線の巻き始まり端に接続され、ソースが前記第１のＰチャネル電界効果トランジスタのドレインに接続され、ドレインが前記スイッチング素子のグランド端子に接続されている第２のＰチャネル電界効果トランジスタと、を含む、絶縁型スイッチング電源である。
本発明の第１１の態様によれば、本発明の第５の態様と同様に、変成器の第１の二次巻線及び第２の二次巻線に誘起される信号で２つのＰチャネル電界効果トランジスタをＯＮ／ＯＦＦさせるシンプルな回路構成の引抜回路によって、本発明に係る絶縁型スイッチング電源をさらに低コストで提供することができる。
【0024】
＜本発明の第１２の態様＞本発明の第１２の態様は、前述した本発明の第１１の態様において、前記引抜回路は、前記第１の二次巻線の巻き始まり端と前記第２のＰチャネル電界効果トランジスタのゲートとの間、及び前記第２の二次巻線の巻き終わり端と前記第１のＰチャネル電界効果トランジスタのゲートとの間に、それぞれ電流制限抵抗が設けられている、絶縁型スイッチング電源である。
本発明の第１２の態様によれば、本発明の第６の態様と同様に、電流制限抵抗の抵抗値を調整することによって、スイッチング素子の制御端子の電荷が的確なタイミングで引き抜かれるように、第１のＰチャネル電界効果トランジスタ及び第２のＰチャネル電界効果トランジスタの動作タイミングを調整することができる。
【発明の効果】
【0025】
本発明によれば、５０％を越えるスイッチングデューティ比で動作可能であり、かつ小型で高効率な絶縁型スイッチング電源を低コストで提供することができる。
【発明を実施するための形態】
【0027】
以下、本発明の実施の形態について図面を参照しながら説明する。 尚、本発明は、以下説明する実施例に特に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で種々の変形が可能であることは言うまでもない。
【0029】
本発明に係る絶縁型スイッチング電源は、フライバックコンバータ回路１０、フィードバック制御回路２０を備える。
【0030】
フライバックコンバータ回路１０は、フライバック方式の絶縁型ＤＣ−ＤＣコンバータであり、絶縁トランスＴ１、電界効果トランジスタＱ１、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、ダイオードＤ１を含む。
【0031】
絶縁トランスＴ１は、一次巻線Ｌ１１及び二次巻線Ｌ１２を含む。絶縁トランスＴ１の一次巻線Ｌ１１は、巻き始まり端が入力Ｖｉｎに接続され、巻き終わり端が電界効果トランジスタＱ１のドレインに接続されている。抵抗Ｒ１及び抵抗Ｒ２は、一端が電界効果トランジスタＱ１のゲート（制御端子）に接続されている。抵抗Ｒ１の他端は、フィードバック制御回路２０に接続されている。抵抗Ｒ２の他端は、一次側グランドＧＮＤ１に接続されている。コンデンサＣ１は、一端が入力Ｖｉｎに接続され、他端が一次側グランドＧＮＤ１に接続されている。電界効果トランジスタＱ１のソースは、一次側グランドＧＮＤ１に接続されている。
【0032】
絶縁トランスＴ１の二次巻線Ｌ１２は、巻き始まり端が二次側グランドＧＮＤ２に接続され、巻き終わり端がダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、出力Ｖｏｕｔに接続されている。コンデンサＣ２は、一端が出力Ｖｏｕｔに接続され、他端が二次側グランドＧＮＤ２に接続されている。
【0033】
このような構成のフライバックコンバータ回路１０は、「スイッチング素子」としての電界効果トランジスタＱ１がＯＮしている間、絶縁トランスＴ１に電力が蓄えられる。そして電界効果トランジスタＱ１がＯＦＦするタイミングで、絶縁トランスＴ１の逆起電力により、絶縁トランスＴ１に蓄えられている電力が出力される。
【0034】
フィードバック制御回路２０は、フライバックコンバータ回路１０の出力Ｖｏｕｔの電圧に基づいてフライバックコンバータ回路１０の電界効果トランジスタＱ１のＰＷＭ制御を行う。フィードバック制御回路２０は、パルストランス２１、双方向励磁回路２２、スイッチング回路２３、ドライバ２４、ＰＷＭ制御回路２５を含む。
【0035】
「変成器」としてのパルストランス２１は、一次巻線Ｌ２１、第１の二次巻線Ｌ２２、第２の二次巻線Ｌ２３を含む。第１の二次巻線Ｌ２２の巻き終わり端及び第２の二次巻線Ｌ２３の巻き始まり端は、一次側グランドＧＮＤ１に接続されている。
【0036】
双方向励磁回路２２は、後述するようにＰＷＭ制御回路２５が生成するＰＷＭパルス１でパルストランス２１の一次巻線Ｌ２１を正方向に励磁し、ＰＷＭパルス２でパルストランス２１の一次巻線Ｌ２１を逆方向に励磁する回路である。双方向励磁回路２２は、トランジスタＱ４〜Ｑ７、コンデンサＣ３、Ｃ４を含む。トランジスタＱ４、Ｑ６は、ＮＰＮ型バイポーラトランジスタであり、トランジスタＱ５、Ｑ７は、ＰＮＰ型バイポーラトランジスタである。
【0037】
トランジスタＱ４のコレクタは、制御用の定電圧電源（図示省略）の出力Ｖｃｃに接続されている。トランジスタＱ４のエミッタは、トランジスタＱ５のエミッタに接続されている。トランジスタＱ５のコレクタは、二次側グランドＧＮＤ２に接続されている。トランジスタＱ４のベースは、トランジスタＱ５のベースに接続されており、この接続点がドライバ２４に接続されている。トランジスタＱ４のエミッタとトランジスタＱ５のエミッタとの接続点は、コンデンサＣ３の一端に接続されている。コンデンサＣ３の他端は、パルストランス２１の一次巻線Ｌ２１の巻き始まり端に接続されている。
【0038】
トランジスタＱ６のコレクタは、出力Ｖｃｃに接続されている。トランジスタＱ６のエミッタは、トランジスタＱ７のエミッタに接続されている。トランジスタＱ７のコレクタは、二次側グランドＧＮＤ２に接続されている。トランジスタＱ６のベースは、トランジスタＱ７のベースに接続されており、この接続点がドライバ２４に接続されている。トランジスタＱ６のエミッタとトランジスタＱ７のエミッタとの接続点は、パルストランス２１の一次巻線Ｌ２１の巻き終わり端に接続されている。コンデンサＣ４は、一端が出力Ｖｃｃに接続され、他端が二次側グランドＧＮＤ２に接続されている。
【0039】
スイッチング回路２３は、パルストランス２１の第１の二次巻線Ｌ２２及び第２の二次巻線Ｌ２３に誘起されるパルス信号の負極性のパルスを排除して正極性のパルスを合成したパルス信号を生成、すなわちパルストランス２１の二次巻線に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号を生成し、その生成したパルス信号で電界効果トランジスタＱ１をスイッチングする回路である。それによってフライバックコンバータ回路１０の二次側（出力Ｖｏｕｔ側）でＰＷＭ制御回路２５が生成したＰＷＭ制御パルス信号をフライバックコンバータ回路１０の一次側（入力Ｖｉｎ側）へパルストランス２１を介して伝達してフライバックコンバータ回路１０のフィードバック制御を行うことができる。スイッチング回路２３は、第１整流回路２３１、第２整流回路２３２、引抜回路２３３を含む。
【0040】
第１整流回路２３１は、第１の二次巻線Ｌ２２に誘起されるパルス信号を半波整流して出力する回路であり、第１整流ダイオードＤ２を含む。第２整流回路２３２は、第２の二次巻線Ｌ２３に誘起されるパルス信号の極性を反転させたパルス信号を半波整流して出力する回路であり、第２整流ダイオードＤ３を含む。第１整流ダイオードＤ２及び第２整流ダイオードＤ３は、パルス信号を半波整流可能なダイオードであれば特に種類は限定されないが、当該実施例のようにスイッチング特性に優れるショットキーバリアダイオードを用いるのが好ましい。
【0041】
第１整流ダイオードＤ２のアノードは、パルストランス２１の第１の二次巻線Ｌ２２の巻き始まり端に接続されている。第２整流ダイオードＤ３のアノードは、パルストランス２１の第２の二次巻線Ｌ２３の巻き終わり端に接続されている。第１整流ダイオードＤ２及び第２整流ダイオードＤ３のカソードは、フライバックコンバータ回路１０の抵抗Ｒ１を介して電界効果トランジスタＱ１のゲートに接続されている。それによって第１整流回路２３１の出力信号と第２整流回路２３２の出力信号との論理和となるパルス信号が生成され、その生成されたパルス信号で電界効果トランジスタＱ１がスイッチングされる。
【0042】
引抜回路２３３は、第１整流回路２３１の入力信号及び第２整流回路２３２の入力信号がともにローレベルである間、電界効果トランジスタＱ１のゲートの電荷を引き抜く回路である。引抜回路２３３は、トランジスタＱ２、Ｑ３、抵抗Ｒ３、Ｒ４を含む。
【0043】
「第１のＰＮＰ型トランジスタ」としてのトランジスタＱ２及び「第２のＰＮＰ型トランジスタ」としてのトランジスタＱ３は、例えばＰＮＰ型バイポーラトランジスタである。トランジスタＱ２は、ベースが第１の二次巻線Ｌ２２の巻き始まり端に接続され、エミッタが電界効果トランジスタＱ１のゲートに接続されている。トランジスタＱ３は、ベースが第２の二次巻線Ｌ２３の巻き終わり端に接続され、コレクタが一次側グランドＧＮＤ１に接続されている。トランジスタＱ２のコレクタは、トランジスタＱ３のエミッタに接続されている。
【0044】
「電流制限抵抗」としての抵抗Ｒ３は、トランジスタＱ２のベース電流を制限する抵抗である。抵抗Ｒ３は、一端が第１の二次巻線Ｌ２２の巻き始まり端に接続され、他端がトランジスタＱ２のベースに接続されている。「電流制限抵抗」としての抵抗Ｒ４は、トランジスタＱ３のベース電流を制限する抵抗である。抵抗Ｒ４は、一端が第２の二次巻線Ｌ２３の巻き終わり端に接続され、他端がトランジスタＱ３のベースに接続されている。
【0045】
本発明の変形例としては、図示は省略するが、引抜回路２３３は、トランジスタＱ２のベースが抵抗Ｒ４を介して第２の二次巻線Ｌ２３の巻き終わり端に接続され、トランジスタＱ３のベースが抵抗Ｒ３を介して第１の二次巻線Ｌ２２の巻き始まり端に接続されてもよい。さらに本発明の変形例としてトランジスタＱ２、Ｑ３は、例えばＰチャネル電界効果トランジスタであってもよい。
【0046】
ドライバ２４は、ＰＷＭ制御回路２５が出力する制御信号に基づいて双方向励磁回路２２のトランジスタＱ４〜Ｑ７を駆動する。ＰＷＭ制御回路２５は、例えば公知のマイコン制御回路や制御ＩＣ（Integrated Circuit）等である。ＰＷＭ制御回路２５は、フライバックコンバータ回路１０の出力Ｖｏｕｔの電圧に基づいて、電界効果トランジスタＱ１をスイッチングさせるＰＷＭ制御パルス信号を生成するとともに、そのＰＷＭ制御パルス信号のパルスを交互に取り出したＰＷＭパルス１（第１のＰＷＭ制御パルス信号）及びＰＷＭパルス２（第２のＰＷＭ制御パルス信号）をそれぞれ生成してドライバ２４へ出力する。
【0048】
双方向励磁回路２２は、ＰＷＭパルス１がハイレベルである間（タイミングＴ１〜Ｔ２）、トランジスタＱ４がＯＮし、トランジスタＱ５がＯＦＦした状態になる。またその間は、ＰＷＭパルス２はローレベル（０Ｖ）であるため、トランジスタＱ６がＯＦＦし、トランジスタＱ７がＯＮした状態になる。そのためパルストランス２１の一次巻線Ｌ２１は、巻き始まり端から巻き終わり端へ励磁電流が流れ、正方向に励磁される。それによってパルストランス２１の第１の二次巻線Ｌ２２の巻き始まり端の電圧（Ｌ２２ Ｖ（パルストランス出力電圧１））は、正極性のパルス電圧になる。他方、パルストランス２１の第２の二次巻線Ｌ２３の巻き終わり端の電圧（Ｌ２３ Ｖ（パルストランス出力電圧２））は、負極性のパルス電圧になる。
【0049】
双方向励磁回路２２は、ＰＷＭパルス１がローレベルになり、ＰＷＭパルス１及びＰＷＭパルス２がともにローレベルである間（タイミングＴ２〜Ｔ３）、トランジスタＱ４、Ｑ６がＯＦＦし、トランジスタＱ５、Ｑ７がＯＮした状態になる。そのためパルストランス２１の一次巻線Ｌ２１に励磁電流は流れない。それによってパルストランス２１の第１の二次巻線Ｌ２２の巻き始まり端の電圧、及び第２の二次巻線Ｌ２３の巻き終わり端の電圧は、いずれも０Ｖになる。
【0050】
双方向励磁回路２２は、ＰＷＭパルス２がハイレベルである間（タイミングＴ３〜Ｔ４）、トランジスタＱ６がＯＮし、トランジスタＱ７がＯＦＦした状態になる。またその間は、ＰＷＭパルス１はローレベル（０Ｖ）であるため、トランジスタＱ４がＯＦＦし、トランジスタＱ５がＯＮした状態になる。そのためパルストランス２１の一次巻線Ｌ２１は、巻き終わり端から巻き始まり端へ励磁電流が流れ、逆方向に励磁される。それによってパルストランス２１の第１の二次巻線Ｌ２２の巻き始まり端の電圧は、負極性のパルス電圧になる。他方、パルストランス２１の第２の二次巻線Ｌ２３の巻き終わり端の電圧は、正極性のパルス電圧になる。
【0051】
双方向励磁回路２２は、ＰＷＭパルス２がローレベルになり、ＰＷＭパルス１及びＰＷＭパルス２がともにローレベルである間（タイミングＴ４〜Ｔ１）、トランジスタＱ４、Ｑ６がＯＦＦし、トランジスタＱ５、Ｑ７がＯＮした状態になる。そのためパルストランス２１の一次巻線Ｌ２１に励磁電流は流れない。それによってパルストランス２１の第１の二次巻線Ｌ２２の巻き始まり端の電圧、及び第２の二次巻線Ｌ２３の巻き終わり端の電圧は、いずれも０Ｖになる。
【0052】
第１整流回路２３１は、ＰＷＭパルス１がハイレベルである間（タイミングＴ１〜Ｔ２）、第１整流ダイオードＤ２に電流が流れる。他方、ＰＷＭパルス２がハイレベルである間は（タイミングＴ３〜Ｔ４）、第１の二次巻線Ｌ２２に流れる電流の方向が逆方向になるため、第１整流ダイオードＤ２に電流が流れない。つまりパルストランス２１の第１の二次巻線Ｌ２２の巻き始まり端に誘起されるパルス信号（Ｌ２２ Ｖ（パルストランス出力電圧１））は、第１整流ダイオードＤ２によって半波整流される。それによってＰＷＭパルス１と同一のパルス信号が得られる（トランジスタＱ２のＶＣＥ（コレクタ−エミッタ間電圧））。
【0053】
第２整流回路２３２は、ＰＷＭパルス２がハイレベルである間（タイミングＴ３〜Ｔ４）、第２整流ダイオードＤ３に電流が流れる。他方、ＰＷＭパルス１がハイレベルである間は（タイミングＴ１〜Ｔ２）、第２の二次巻線Ｌ２３に流れる電流の方向が逆方向になるため、第２整流ダイオードＤ３に電流が流れない。つまりパルストランス２１の第２の二次巻線Ｌ２３の巻き終わり端に誘起されるパルス信号（Ｌ２３ Ｖ（パルストランス出力電圧２））は、第２整流ダイオードＤ３によって半波整流される。それによってＰＷＭパルス２と同一のパルス信号が得られる（トランジスタＱ３のＶＣＥ（コレクタ−エミッタ間電圧））。
【0054】
そして第１整流ダイオードＤ２のカソードと第２整流ダイオードＤ３のカソードとが接続されていることによって、第１整流ダイオードＤ２の出力信号と第２整流ダイオードＤ３の出力信号との論理和となるパルス信号が生成される。つまりパルストランス２１の第１の二次巻線Ｌ２２に誘起されるパルス信号の負極性のパルスを正極性に反転させたパルス信号が生成されることになる（電界効果トランジスタＱ１のＶＧＳ（ゲート−ソース間電圧））。それによってＰＷＭ制御回路２５が生成するＰＷＭ制御パルス信号と同一のパルス信号が得られる。
【0055】
引抜回路２３３は、ＰＷＭパルス１がハイレベルである間（タイミングＴ１〜Ｔ２）、トランジスタＱ２がＯＦＦし、トランジスタＱ３がＯＮした状態になる。そのため電界効果トランジスタＱ１のゲートは一次側グランドＧＮＤ１に接続されない。同様に、ＰＷＭパルス２がハイレベルである間は（タイミングＴ３〜Ｔ４）、トランジスタＱ２がＯＮし、トランジスタＱ３がＯＦＦした状態になる。そのため電界効果トランジスタＱ１のゲートは一次側グランドＧＮＤ１に接続されない。他方、引抜回路２３３は、ＰＷＭパルス１及びＰＷＭパルス２がともにローレベルである間（タイミングＴ２〜Ｔ３、Ｔ４〜Ｔ１）、トランジスタＱ２、Ｑ３がともにＯＮした状態になる。それによって電界効果トランジスタＱ１のゲートが一次側グランドＧＮＤ１に接続され、電界効果トランジスタＱ１のゲートの電荷が引き抜かれる（トランジスタＱ２、Ｑ３のコレクタ電流Ｉｃ）。
【0056】
以上説明したように本発明に係る絶縁型スイッチング電源は、ＰＷＭパルス１とＰＷＭパルス２でパルストランス２１の一次巻線Ｌ２１が交互に双方向励磁されるので、パルストランス２１のリセット回路が不要であり、またＰＷＭ制御回路２５が生成するＰＷＭ制御パルス信号が５０％を越えるスイッチングデューティ比であっても、パルストランス２１で磁気飽和や逆起電圧等が発生しない。したがって本発明によれば、５０％を越えるスイッチングデューティ比で動作可能であり、かつ小型で高効率な絶縁型スイッチング電源を低コストで提供することができる。
【0057】
また当該実施例のスイッチング回路２３の構成は、２つの半波整流回路（第１整流回路２３１、第２整流回路２３２）を用いたシンプルな回路構成であるため、本発明に係る絶縁型スイッチング電源をより低コストで提供できる点で好ましい。さらに当該実施例のスイッチング回路２３の構成は、２つの整流ダイオード（第１整流ダイオードＤ２、第２整流ダイオードＤ３）を用いた極めてシンプルな整流回路であるため、本発明に係る絶縁型スイッチング電源をさらに低コストで提供できる点で好ましい。
【0058】
また本発明に係る絶縁型スイッチング電源は、当該実施例のように、第１整流回路２３１の入力信号及び第２整流回路２３２の入力信号がともにローレベルである間、電界効果トランジスタＱ１のゲートの電荷を引き抜く引抜回路２３３を設けるのが好ましい。ＰＷＭ制御パルス信号がローレベルである間、電界効果トランジスタＱ１のゲートの電荷を引き抜くことによって、より的確なタイミングで電界効果トランジスタＱ１を安定的にスイッチングさせることができるので、より高精度なＰＷＭ制御が可能になる。
【0059】
さらに当該実施例の引抜回路２３３は、パルストランス２１の第１の二次巻線Ｌ２２及び第２の二次巻線Ｌ２３に誘起される信号で２つのＰＮＰ型トランジスタ（トランジスタＱ２、Ｑ３）をＯＮ／ＯＦＦさせるシンプルな回路構成であるため、本発明に係る絶縁型スイッチング電源をさらに低コストで提供できる点で好ましい。さらに引抜回路２３３は、当該実施例のように、トランジスタＱ２、Ｑ３のベース電流を制限する抵抗Ｒ３、Ｒ４が設けられているのが好ましい。抵抗Ｒ３、Ｒ４の抵抗値を調整することによって、電界効果トランジスタＱ１のゲートの電荷が的確なタイミングで引き抜かれるように、トランジスタＱ２、Ｑ３の動作タイミングを調整することができる。
【符号の説明】
【0060】
１０ フライバックコンバータ回路２０ フィードバック制御回路
２１ パルストランス
２２ 双方向励磁回路
２３ スイッチング回路
２４ ドライバ
２５ ＰＷＭ制御回路
２３１ 第１整流回路
２３２ 第２整流回路
２３３ 引抜回路