(58)【調査した分野】(Int.Cl.,DB名)
前記ドラムコアは、前記軸方向における長さが3mm以上、5mm以下であり、前記軸方向と交差し、且つ、前記第1及び第2の平面と平行な第1の方向における幅が3mm以上、4mm以下であることを特徴とする請求項1乃至3のいずれか一項に記載のパルストランス。
【発明の概要】
【発明が解決しようとする課題】
【0005】
パルストランスに求められる諸特性の一つとして、インサーションロス(挿入損失)がある。しかしながら、多くの場合、インサーションロスとインダクタンスはトレードオフの関係にあるため、従来のドラムコアの形状では、インダクタンスをある程度確保しつつ、インサーションロスを低減することは困難であった。
【0006】
したがって、本発明は、インダクタンスをある程度確保しつつ、パルストランスのインサーションロスを低減することを目的とする。
【課題を解決するための手段】
【0007】
パルストランスのインサーションロスを低減するためには、巻芯部を細くすることによってワイヤ長を短縮すればよい。しかしながら、巻芯部を細くすると巻芯部の磁気抵抗が増加するため、インダクタンスが低下してしまう。しかしながら、本発明者らが多数の実証実験を重ねた結果、巻芯部の断面積とインサーションロス及びインダクタンスは単純に比例するのではなく、巻芯部の断面積が鍔部と板状コアの対向面積との関係で所定の範囲内であれば、インダクタンスをある程度確保しつつ、インサーションロスを低減できることが明らかとなった。
【0008】
本発明はこのような技術的知見に基づき成されたものであって、本発明によるパルストランスは、巻芯部と、前記巻芯部の軸方向における一端に設けられた第1の鍔部と、前記巻芯部の前記軸方向における他端に設けられた第2の鍔部とを有するドラムコアと、前記巻芯部に巻回された複数のワイヤと、前記第1の鍔部の前記軸方向と平行な第1の表面及び前記第2の鍔部の前記軸方向と平行な第2の表面と対向するよう、前記ドラムコアに固定された板状コアと、を備え、前記巻芯部の前記軸方向と直交する断面の面積をS1とし、前記板状コアと前記第1又は第2の表面の対向面積をS2とした場合、S1/S2の値が0.19以上、0.47未満であることを特徴とする。
【0009】
一般的なパルストランスにおけるS1/S2の値が0.5以上であるのに対し、本発明によるパルストランスはS1/S2の値が0.47未満に設定されていることから、ワイヤ長の短縮効果により、一般的なパルストランスよりもインサーションロスを低減することが可能となる。しかも、S1/S2の値が0.19以上に設定されていることから、インダクタンスの低下を例えば20%以下に抑えることが可能となる。
【0010】
本発明において、S1/S2の値は0.38以下であっても構わない。これによれば、一般的なパルストランスよりもインサーションロスを例えば5%以上低減することが可能となる。
【0011】
本発明において、S1/S2の値は0.21以上であっても構わない。これによれば、一般的なパルストランスよりも鍔部の厚みを厚く設計することによって、インダクタンスの低下を防止することができる。また、巻芯部が細い場合、鍔部の厚みが厚いと巻芯部が折れやすくなるが、S1/S2の値が0.21以上であれば、巻芯部の破損を防止することも可能となる。
【0012】
本発明において、ドラムコアは、軸方向における長さが3mm以上、5mm以下であり、軸方向と交差し、且つ、第1及び第2の平面と平行な第1の方向における幅が3mm以上、4mm以下であっても構わない。本発明は、このような小型のパルストランスへの適用が好適である。
【0013】
本発明において、S1の値が0.85mm
2以上、1.43mm
2未満であっても構わない。上記の平面サイズを有する小型のパルストランスにおいては、通常、S1の値が1.7mm
2程度であるのに対し、S1の値を上記の範囲に設計すれば、インダクタンスをある程度確保しつつ、インサーションロスを低減することが可能となる。
【0014】
本発明によるパルストランスは、第1の鍔部に形成された一対の1次側信号端子及び2次側センタータップと、第2の鍔部に形成された一対の2次側信号端子及び1次側センタータップと、をさらに備え、複数のワイヤの一端は、それぞれ一対の1次側信号端子及び2次側センタータップのいずれかに接続され、複数のワイヤの他端は、それぞれ一対の2次側信号端子及び1次側センタータップのいずれかに接続されても構わない。このような構成を有するパルストランスにおいては、同じ鍔部に1次側端子と2次側端子が混在するため、耐圧を確保するためには鍔部にある程度の幅が必要である。本発明は、このような構成を有するパルストランスに適用することも可能である。
【0015】
本発明において、巻芯部は、第1の方向における幅よりも、軸方向及び第1の方向と交差する第2の方向における高さの方が大きくても構わない。これによれば、製造時や実装時において巻芯部が破損しにくくなる。
【発明の効果】
【0016】
このように、本発明によれば、インダクタンスをある程度確保しつつ、パルストランスのインサーションロスを低減することが可能となる。
【発明を実施するための形態】
【0018】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【0019】
図1は、本発明の第1の実施形態によるパルストランス10Aの外観を示す略斜視図である。また、
図2は、パルストランス10Aの平面図である。
【0020】
図1及び
図2に示すように、本実施形態によるパルストランス10Aは、ドラムコア20と、板状コア30と、6つの端子電極41〜46と、4本のワイヤW1〜W4とを備えている。
【0021】
ドラムコア20は、巻芯部23と、巻芯部23の軸方向(x方向)における一端に設けられた第1の鍔部21と、巻芯部23の軸方向における他端に設けられた第2の鍔部22によって構成されている。ドラムコア20はフェライトなどの高透磁率材料からなるブロックであり、鍔部21,22及び巻芯部23が一体化された構成を有している。巻芯部23のyz断面(軸方向と直交する断面)は矩形であるが、バレル研磨により角部が面取りされている。尚、巻芯部23の断面が矩形である点は必須でなく、他の形状、例えば、六角形や八角形など、矩形以外の多角形であっても構わない。また、巻芯部23の一部が湾曲面であっても構わない。
【0022】
第1の鍔部21は、巻芯部23に接続される内側面21iと、内側面21iの反対側に位置する外側面21oと、実装時に基板と対向する底面21bと、底面21bの反対側に位置する表面21tを有している。内側面21i及び外側面21oはいずれもyz面を構成し、底面21b及び表面21tはxy面を構成する。同様に、第2の鍔部22は、巻芯部23に接続される内側面22iと、内側面22iの反対側に位置する外側面22oと、実装時に基板と対向する底面22bと、底面22bの反対側に位置する表面22tを有している。内側面22i及び外側面22oはいずれもyz面を構成し、底面22b及び表面22tはxy面を構成する。本実施形態では、第1の鍔部21の底面21bと内側面21iの間が面取りされた傾斜面21sを構成している。同様に、第2の鍔部22の底面22bと内側面22iの間が面取りされた傾斜面22sを構成している。
【0023】
第1の鍔部21の表面21t及び第2の鍔部22の表面22tには、板状コア30が接着されている。板状コア30は、フェライトなどの高透磁率材料からなる板状体であり、ドラムコア20とともに閉磁路を構成する。板状コア30は、ドラムコア20と同じ材料からなるものであっても構わない。板状コア30は、接着剤によってドラムコア20に直接固定されていても構わないし、接着剤によってワイヤW1〜W4と板状コア30を接着することによって、板状コア30をドラムコア20に間接的に固定しても構わない。
【0024】
図1及び
図2に示すように、第1の鍔部21には3つの端子電極41〜43が設けられている。端子電極41〜43はy方向にこの順に配列されており、いずれも底面21bと外側面21oを覆うL字型形状を有している。第1の端子電極41には第1のワイヤW1の一端が接続され、第2の端子電極42には第2のワイヤW2の一端が接続され、第3の端子電極43には第3及び第4のワイヤW3,W4の一端が共通に接続される。
【0025】
同様に、第2の鍔部22には3つの端子電極44〜46が設けられている。端子電極44〜46はy方向にこの順に配列されており、いずれも底面22bと外側面22oを覆うL字型形状を有している。第4の端子電極44には第1及び第2のワイヤW1,W2の他端が共通に接続され、第5の端子電極45には第4のワイヤW4の他端が接続され、第6の端子電極46には第3のワイヤW3の他端が接続される。
【0026】
端子電極41〜46は、ドラムコア20に接着される端子金具であっても構わないし、導体ペーストなどを用いてドラムコア20に直接形成されたものであっても構わない。
【0027】
ここで、第1及び第3のワイヤW1,W3と第2及び第4のワイヤW2,W4は、互いに逆方向に巻回されている。これにより、
図3に示す回路図の通り、第1及び第2の端子電極41,42を一対の1次側信号端子とし、第5及び第6の端子電極45,46を一対の2次側信号端子とし、第4の端子電極44を1次側センタータップとし、第3の端子電極43を2次側センタータップとするパルストランスが構成される。但し、1次側と2次側の区別は便宜上のものであり、両者は逆であっても構わない。
【0028】
1次側信号端子を構成する第1及び第2の端子電極41,42は、一対の差動信号が入力又は出力される端子である。第1及び第2の端子電極41,42と第1及び第2のワイヤW1,W2の接続関係は、
図1〜
図3に示す接続関係に限定されず、逆であっても構わない。同様に、2次側信号端子を構成する第5及び第6の端子電極45,46は、一対の差動信号が入力又は出力される端子である。第5及び第6の端子電極45,46と第3及び第4のワイヤW3,W4の接続関係は、
図1〜
図3に示す接続関係に限定されず、逆であっても構わない。
【0029】
ドラムコア20の平面サイズについては特に限定されないが、同じ鍔部に1次側端子と2次側端子が混在することから、少なくともy方向における幅については所定値未満に小型化することは困難である。具体的には、1次側端子と2次側端子のy方向における距離、つまり、端子電極42,43間の距離や、端子電極44,45間の距離については、耐圧確保の観点から約1.5mm程度の距離が必要であり、これを踏まえるとドラムコア20のy方向における幅を3mm未満に小型化することは困難である。その一方で、電子部品にはできる限りの小型化が求められていることから、ドラムコア20のy方向における幅については、3mm以上、4mm以下とすることが好ましい。
【0030】
また、ドラムコア20のx方向における長さについては、回路基板上における実装効率などを考慮すれば、ドラムコア20のy方向における幅と同等またはやや大きいサイズであることが望ましい。したがって、ドラムコア20のx方向における幅については、3mm以上、5mm以下とすることが好ましい。一例として、ドラムコア20のx方向における長さを4.5mmとし、ドラムコア20のy方向における幅を3.2mmとすることができる。別の例として、ドラムコア20のx方向における長さを3.2mmとし、ドラムコア20のy方向における幅を3.2mmとすることができる。
【0031】
以下、パルストランス10Aを構成するドラムコア20の形状についてより詳細に説明する。
【0032】
本実施形態において使用するドラムコア20の形状は、以下に説明する所定の特徴を有している。まず、
図4に示すように、巻芯部23のyz断面、つまり、軸方向であるx方向と直交する断面の面積をS1と定義する。面積S1は、巻芯部23のyz断面が実質的に矩形である場合、y方向における幅S1yとz方向における高さS1zの積によって算出することができる。尚、巻芯部23の断面積が軸方向に一定ではない場合、例えば、鍔部近傍において断面積が若干大きくなる場合や、巻芯部の表面に凹部や凸部が存在する場合などにおいては、軸方向における断面積の平均値を面積S1とする。
【0033】
さらに、
図5に示すように、第1又は第2の鍔部21,22の表面21t,22tと板状コア30の対向面積をS2と定義する。面積S2は、第1及び第2の鍔部21,22の表面21t,22tのxy形状が実質的に矩形である場合、y方向における幅S2yとx方向における厚みS2xの積によって算出することができる。尚、第1の鍔部21の表面21tと第2の鍔部22の表面22tに面積差がある場合には、両者の平均値を面積S2とする。
【0034】
図6は、S1/S2の値とインサーションロスとの関係を説明するための模式的なグラフである。尚、
図6の縦軸は、0dBと表記された部分がインサーションロスの無い状態であり、それよりも下方に位置するほどインサーションロスが増大する(つまり、インサーションロスによって信号成分が低減する)ことを意味する。
【0035】
図6に示すように、S1/S2の値は、小さくなればなるほどインサーションロスが低減することが分かる。これは、面積S1を減少させると、巻芯部23が細くなる分、ワイヤW1〜W4の全長が短くなるためである。しかしながら、S1/S2の値とインサーションロスとの関係は直線的ではなく、S1/S2の値を減少させても、
図6に示す値Aまでの範囲ではインサーションロスの低減効果はほとんど認めらない。そして、S1/S2を値A未満に設定すると、インサーションロスが有意に低減する。したがって、インサーションロスを有意に低減させるためには、S1/S2を値A未満に設定する必要がある。
【0036】
値Aの具体的な数値は、ドラムコア20の平面サイズなどに基づいて若干変動するが、一般的な平面サイズであれば、0.4以上、0.5未満の範囲に収束する。特に、ドラムコア20のx方向における長さが3mm以上、5mm以下であり、y方向における幅が3mm以上、4mm以下であれば、値Aは0.47程度となる。これに対し、一般的なパルストランスにおいては、巻芯部23のy方向における幅S1yが鍔部21,22のy方向における幅S2yの約半分程度であり、且つ、巻芯部23のz方向における高さS1zが鍔部21,22のx方向における厚みS2xと同程度またはやや大きいサイズである。このため、一般的なパルストランスにおけるS1/S2の値は、0.5〜0.6程度の範囲である。
【0037】
図7は、S1/S2の値とインダクタンスとの関係を説明するための模式的なグラフである。
図7に示すように、S1/S2の値は、小さくなればなるほどインダクタンスが減少することが分かる。これは、面積S1を減少させると、巻芯部23が細くなる分、巻芯部23の磁気抵抗が増加するためである。しかしながら、S1/S2の値とインダクタンスとの関係は直線的ではなく、S1/S2の値を減少させても、
図7に示す値Aの近傍ではS1/S2の変化に対するインダクタンスの変化は緩やかである。尚、
図7に示す値Aは、
図6に示す値Aと同じである。そして、S1/S2が値Aから離れて低下するにつれてインダクタンスの減少が徐々に顕著となり、値Bに達すると値Aにおけるインダクタンスよりも10%低下し、値Cに達すると値Aにおけるインダクタンスよりも20%低下する。
【0038】
インダクタンスの低下は、ワイヤW1〜W4のターン数を増やすことで補うことができるが、ワイヤW1〜W4のターン数を増やすとインサーションロスが増大してしまう。このため、多少のインダクタンスの低下は許容できても、20%を超えるインダクタンスの低下は許容困難である。さらには、S1/S2が値Cを超えて小さくなると、S1/S2の変化に対するインダクタンスの変化が大きくなり、製造ばらつきによるインダクタンスの変化が顕著となる。これらの点を考慮すれば、S1/S2を値C以上に設定する必要がある。
【0039】
値Cの具体的な数値は、ドラムコア20の平面サイズなどに基づいて若干変動するが、一般的な平面サイズであれば、0.15以上、0.20未満の範囲に収束する。特に、ドラムコア20のx方向における長さが3mm以上、5mm以下、y方向における幅が3mm以上、4mm以下であり、鍔部21,22のx方向における厚みが0.9mm程度であれば、値Cは0.19程度となる。
【0040】
S1/S2の値を低減させる方法としては、
図8に示すように、ドラムコア20の巻芯部23のyz断面(つまり面積S1)を縮小する方法が最も効果的である。これによれば、面積S2を変更することなく、S1/S2の値を低減させることが可能となる。但し、面積S1を縮小すると、巻芯部23における磁気抵抗が増加するため、
図7を用いて説明したようにインダクタンスが低下する。これを補う必要がある場合には、面積S1を縮小するのに加え、
図9に示すように面積S2を拡大することによって当該部分における磁気抵抗を低下させても構わない。
図9に示す例では、ドラムコア20のx方向における全体の長さを変えることなく、巻芯部23のx方向における長さを短くすることによって、鍔部21,22のx方向における厚みS2xを拡大している。この方法によれば、パルストランス10Aの平面サイズを変更せずに面積S2を拡大することができる。
【0041】
或いは、
図10に示すように、巻芯部23のx方向における長さを変えることなく、鍔部21,22のx方向における厚みS2xを増大させることによって、面積S2を拡大しても構わない。この方法によれば、巻芯部23のx方向における長さが維持されるため、ワイヤW1〜W4のターン数が多いために巻芯部23の長さがある程度必要な場合に有効である。その他、鍔部21,22のy方向における幅S2yを拡大することによって面積S2を拡大する方法も挙げられる。
【0042】
また、面積S1を縮小する方法として、
図11に示すように、巻芯部23を全体的に細くするのではなく、y方向における幅S1yを選択的に細くすることによって、巻芯部23のyz断面を正方向に近い形状としても構わない。これによれば、巻芯部23を細くすることによる機械的強度の低下が抑えられるため、巻芯部23を細くしても巻芯部23の破損が生じにくくなる。巻芯部23を細くすることによる破損は、ワイヤW1〜W4の継線時や回路基板への実装時など、z方向からの力が加わった場合に生じることが多い。このため、巻芯部23のy方向における幅S1yよりもz方向における高さS1zを大きくすれば、z方向からの力による巻芯部23の破損をより効果的に防止することが可能となる。
【0043】
以上説明したように、本実施形態によるパルストランス10Aは、S1/S2の値が一般的なパルストランスと比べて大幅に小さい値A未満に設定されていることから、インサーションロスを低減することが可能となる。しかも、S1/S2を値C以上に設定していることから、インダクタンスの減少が最小限に抑えられるとともに、機械的強度を確保することが可能となる。
【0044】
図12は、本発明の第2の実施形態によるパルストランス10Bの外観を示す略斜視図である。
【0045】
図12に示すように、本実施形態によるパルストランス10Bは、端子電極43が2つの端子電極43A,43Bに分かれており、端子電極44が2つの端子電極44A,44Bに分かれている点において、第1の実施形態によるパルストランス10Aと相違している。その他の構成は、第1の実施形態によるパルストランス10Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
【0046】
本実施形態においては、第3及び第4のワイヤW3,W4の一端がそれぞれ端子電極43A,43Bに接続され、第2及び第1のワイヤW2,W1の他端がそれぞれ端子電極44A,44Bに接続される。
【0047】
端子電極43A,43Bは2次側センタータップを構成し、パルストランス10Bが実装される回路基板上で短絡される。また、端子電極44A,44Bは1次側センタータップを構成し、パルストランス10Bが実装される回路基板上で短絡される。これにより、第1の実施形態によるパルストランス10Aと同一の回路構成を得ることが可能となる。尚、端子電極43A,43BとワイヤW3,W4の接続関係は逆であっても構わない。同様に、端子電極44A,44BとワイヤW2,W1の接続関係は逆であっても構わない。
【0048】
本実施形態が例示するように、本発明において、第1及び第2の鍔部21,22に形成する端子電極の数がそれぞれ3つであることは必須でなく、4つであっても構わない。
【0049】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【実施例】
【0050】
図1に示したパルストランス10Aと同様の構成を有するサンプルA1〜A12のパルストランスを想定し、インダクタンス及びインサーションロス(IL)の値をシミュレーションした。ワイヤ1本あたりの巻回数は、各サンプルA1〜A12とも14ターン、20ターン、25ターン、30ターン及び32ターンの5種類とした。
【0051】
サンプルA1〜A12のパルストランスは、いずれも、ドラムコアのx方向における長さが4.5mm、y方向における幅が3.34mm、z方向における高さが1.58mmであり、板状コアのx方向における長さが4.5mm、y方向における幅が3.34mm、z方向における高さが1.07mmである。また、鍔部のx方向における厚みS2xはいずれも0.9mmである。したがって、サンプルA1〜A12ともに面積S2は3.006mm
2(=0.9mm×3.34mm)である。
【0052】
ここで、サンプルA1においては、巻芯部のy方向における幅S1yを1.6mm、z方向における高さS1zを1.07mmとした。つまり、サンプルA1における面積S1は、1.712mm
2(=1.6mm×1.07mm)であり、S1/S2の値は約0.57(小数点3桁を四捨五入、以下同様)である。このようなサンプルA1は、一般的なパルストランスの形状及びサイズを有している。これに対し、サンプルA2〜A12は、サンプルA1よりも巻芯部の断面積(S1)を縮小したサンプルである。尚、巻芯部の縮小は、y方向及びz方向に均等に行った。したがって、サンプルA1〜A12における巻芯部の断面形状は互いに相似形である。
【0053】
シミュレーション結果を
図13に示す。尚、
図13に示す「S1比率」は、サンプルA1に対する巻芯部の面積比率を示している。また、
図13に示す「IL」は、ワイヤのターン数が14ターンであるサンプルにおけるインサーションロスの値を示している。さらに、
図13に示す「IL比率」は、サンプルA1に対するインサーションロスの比率を示している。
【0054】
図14は、S1/S2の値とインサーションロス及びインダクタンスとの関係を示すグラフであり、
図13に示す値をプロットしたものである。
図14に示すように、インサーションロスはS1/S2の値が小さくなるほど低減するが、サンプルA1(S1/S2=0.57)とサンプルA2(S1/S2=0.47)の間にはほとんど差がないことが分かる。
【0055】
これに対し、S1/S2の値が0.47を下回ると、インサーションロスが有意に低減することが分かる。ここで、サンプルA2におけるS1の値は約1.43mm
2であることから、ドラムコアの平面サイズがサンプルA1〜A12と同等である場合、インサーションロスを有意に低減させるためには、S1の値を約1.43mm
2未満とすればよい。
【0056】
そして、サンプルA4(S1/S2=0.38)ではインサーションロスがサンプルA1と比べて約5%低下し、サンプルA5(S1/S2=0.28)ではインサーションロスがサンプルA1と比べて約10%低下する。したがって、一般的なパルストランスよりもインサーションロスを5%以上低減させるためには、S1/S2の値を0.38以下とし、10%以上低減させるためには、S1/S2の値を0.28以下とすればよい。
【0057】
一方、インダクタンスについては、いずれのターン数においてもS1/S2の値が小さくなるほど低下するが、その傾向は直線的ではなく、インサーションロスが変化し始めるS1/S2=0.47の近傍ではグラフの傾きがなだらかであり、S1/S2の値が低下するにつれてグラフの傾きが大きくなる。そして、インサーションロスの低下が始まるサンプルA2(S1/S2=0.47)と比べると、サンプルA5(S1/S2=0.28)においてはインダクタンスの低下が10%以下に抑えられ、サンプルA6(S1/S2=0.19)においてはインダクタンスの低下が20%以下に抑えられる。したがって、上限に相当するサンプルA2に対するインダクタンスの低下を10%以下に抑えるためには、S1/S2の値を0.28以上とし、20%以下に抑えるためには、S1/S2の値を0.19以上とすればよい。ここで、サンプルA5におけるS1の値は約0.856mm
2であり、サンプルA6におけるS1の値は約0.571mm
2であることから、ドラムコアの平面サイズがサンプルA1〜A12と同等である場合、インダクタンスの低下を10%以下に抑えるためにはS1の値を約0.85mm
2以上とし、20%以下に抑えるためにはS1の値を約0.57mm
2以上とすればよい。
【0058】
また、S1/S2の値を極端に小さくするとドラムコアの機械的強度が不足し、巻芯部が破損しやすくなる。このため、S1/S2の値が0.15以下であるサンプルA7〜A12は実用的ではないと言える。
【0059】
次に、鍔部のx方向における厚みS2xをいずれも1.2mmとした他は、サンプルA1〜A12と同じ構成を有するサンプルB1〜B12を想定し、シミュレーションを行った。したがって、サンプルB1〜B12ともに面積S2は4.008mm
2(=1.2mm×3.34mm)である。ドラムコアの平面サイズはサンプルA1〜A12と同じであり、したがって鍔部の厚みを増加させた分、巻芯部を短くしている。ワイヤ1本あたりの巻回数については、各サンプルB1〜B12とも20ターン及び32ターンの2種類とした。
【0060】
シミュレーションの結果を
図15に示す。
図15に示すとおり、サンプルB1〜B12のインダクタンス値は、それぞれ対応するサンプルA1〜A12よりも高い値が得られている。特に、サンプルB1〜B5においては、サンプルA1よりも高いインダクタンスを得ることができる。サンプルB5におけるS1/S2の値は0.21である。一方、サンプルB6〜B12においてはS1/S2の値が0.15以下であり、機械的強度を考慮すれば実用的ではないと言える。
【0061】
次に、鍔部のx方向における厚みS2xをいずれも1.5mmとした他は、サンプルA1〜A12と同じ構成を有するサンプルC1〜C12を想定し、シミュレーションを行った。したがって、サンプルC1〜C12ともに面積S2は5.01mm
2(=1.5mm×3.34mm)である。ドラムコアの平面サイズはサンプルA1〜A12と同じであり、したがって鍔部の厚みを増加させた分、巻芯部を短くしている。ワイヤ1本あたりの巻回数については、各サンプルC1〜C12とも20ターン及び32ターンの2種類とした。
【0062】
シミュレーションの結果を
図16に示す。
図16に示すとおり、サンプルC1〜C12のインダクタンス値は、それぞれ対応するサンプルB1〜B12よりもさらに高い値が得られている。特に、サンプルC1〜C6においては、サンプルA1よりも高いインダクタンスを得ることができる。しかしながら、サンプルC6〜C12においてはS1/S2の値が0.15以下であり、機械的強度を考慮すれば実用的ではないと言える。