特許 6886072 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】6886072

(24)【登録日】2021年5月17日

(45)【発行日】2021年6月16日

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 7/49 20070101AFI20210603BHJP

   H02M 7/48 20070101ALI20210603BHJP

   G05F 1/70 20060101ALI20210603BHJP

【ＦＩ】

   H02M7/49

   H02M7/48 L

   G05F1/70 L

【請求項の数】10

【全頁数】22

(21)【出願番号】特願2020-504048(P2020-504048)

(86)(22)【出願日】2019年8月9日

(86)【国際出願番号】JP2019031673

【審査請求日】2020年1月24日

(73)【特許権者】

【識別番号】501137636

【氏名又は名称】東芝三菱電機産業システム株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】磯崎 順平

(72)【発明者】

【氏名】土谷 多一郎

【審査官】 東 昌秋

(56)【参考文献】

【文献】 国際公開第２０１８／１９８３３１（ＷＯ，Ａ１）

【文献】 特開２０１５−１２７２５（ＪＰ，Ａ）

【文献】 特開２０１５−１５４５８５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／００−７／９８

Ｇ０５Ｆ １／７０

(57)【特許請求の範囲】

【請求項1】

複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、
前記電力変換器を制御する制御装置とを備え、
前記複数の単位変換器の各々は、
複数のスイッチング素子、および第１の直流ラインと第２の直流ラインとの間に電気的に接続された第１のコンデンサを含む主回路と、
前記制御装置から受信した制御信号に従って前記複数のスイッチング素子を制御するように構成された制御回路と、
前記第１のコンデンサの電圧を降圧して電源電圧を生成し、前記電源電圧を前記制御回路へ供給する電源と、
前記主回路と前記電源との間に配置され、抵抗値が可変の限流抵抗回路とを備え、
前記限流抵抗回路の抵抗値は、第１の値と、前記第１の値よりも低い第２の値とのいずれかに切替可能であり、
前記電源は、
前記第１の直流ラインと前記第２の直流ラインとの間に電気的に接続された第２のコンデンサと、
前記第１の直流ラインと前記第２の直流ラインとの間に電気的に接続された過充電抑制回路と、
前記第１の直流ラインと前記第２の直流ラインとの間に電気的に接続され、前記第２のコンデンサの電圧を前記電源電圧に変換するように構成された電源回路と、
制御部とを備え、
前記制御部は、
前記第２のコンデンサの電圧の大きさに応じて、前記過充電抑制回路を制御する過充電抑制制御回路と、
前記複数のスイッチング素子のすべてを非導通に固定するゲートブロック状態であるか否か、および前記第１のコンデンサの電圧の大きさに応じて、前記限流抵抗回路の抵抗値を切り替える抵抗切替回路とを含み、
前記抵抗切替回路は、前記ゲートブロック状態のときには、前記第１のコンデンサの電圧の大きさに係らず、前記限流抵抗回路の抵抗値を前記第２の値に切り替える、電力変換装置。

【請求項2】

前記制御装置は、前記アーム内のすべての前記単位変換器を同時に前記ゲートブロック状態、または前記ゲートブロック状態ではない状態に設定する、請求項１記載の電力変換装置。

【請求項3】

前記限流抵抗回路は、
直列に接続された第１の抵抗素子および第２の抵抗素子と、
前記第２の抵抗素子と並列に接続されたスイッチとを備え、
前記抵抗切替回路は、前記ゲートブロック状態であるか否か、および前記第１のコンデンサの電圧の大きさに応じて、前記スイッチをオンまたはオフに設定する、請求項２記載の電力変換装置。

【請求項4】

前記抵抗切替回路は、
前記スイッチがオンの状態で、前記第１のコンデンサの電圧が上昇しているときには、前記第１のコンデンサの電圧が第１の閾値以上となったときに、前記スイッチをオフに切替え、
前記スイッチがオフの状態で、前記第１のコンデンサの電圧が下降しているときには、前記第１のコンデンサの電圧が第２の閾値以下となったときに、前記スイッチをオンに切替え、
前記ゲートブロック状態のときには、前記第１のコンデンサの電圧の大きさに係らず、前記スイッチをオンに設定し、
前記第１の閾値と前記第２の閾値とは、同一または相違する、請求項３記載の電力変換装置。

【請求項5】

前記第２の閾値は、前記第１の閾値よりも小さい、請求項４記載の電力変換装置。

【請求項6】

前記第１の閾値および前記第２の閾値の大きさは、前記電力変換装置が起動後、前記複数のスイッチング素子がスイッチング動作する前において前記第１のコンデンサの電圧が安定する電圧である初期安定電圧と、前記第１のコンデンサの制御目標電圧との間である、請求項４または５記載の電力変換装置。

【請求項7】

前記第１の閾値および前記第２の閾値の大きさは、前記制御回路が必要とする電力と前記電源が消費する電力との和と、前記スイッチがオフの状態における前記制御回路への供給電力とが一致するときの前記第１のコンデンサの電圧の値以上である、請求項４または５記載の電力変換装置。

【請求項8】

前記第２の閾値の大きさは、前記制御回路が必要とする電力と前記電源が消費する電力との和と、前記スイッチがオフの状態における前記制御回路への供給電力とが一致するときの前記第１のコンデンサの電圧と同一である、請求項５記載の電力変換装置。

【請求項9】

前記スイッチは、前記電力変換装置が起動後、前記第２のコンデンサの電圧が定められた値以上となるまでは、オフである、請求項４〜８のいずれか１項に記載の電力変換装置。

【請求項10】

前記電力変換装置が起動後、前記第２のコンデンサの電圧が前記定められた値に達したときに、前記電源を機能させるための制御電源が起動し、前記スイッチがオンとなる、請求項９記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、電力変換装置に関し、より特定的には、少なくとも１つの主回路給電方式の単位変換器を直列接続して構成された電力変換装置に関する。

【背景技術】

【0002】

近年、ＳＴＡＴＣＯＭ（Static Synchronous Compensator）などの自励式無効電力補償装置、ＢＴＢ（Back to Back）システムなどの直流送電システム、および、モータドライブインバータなどにおいては、モジュラー・マルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）の適用が検討されている（たとえば、国際公開第２００７／０２５８２８号（特許文献１）参照）。

【0003】

ＭＭＣは、複数の単位変換器を直列に接続して構成されている。単位変換器は、スイッチング素子と直流コンデンサとを有する主回路を備える。単位変換器内のスイッチング素子がスイッチング動作することによって、直流コンデンサの電圧が出力端子へ出力される。スイッチング素子としては、一般的に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの導通／非導通の制御が可能な半導体スイッチング素子が用いられる。

【0004】

単位変換器は、主回路に加え、ＭＭＣ全体を制御する上位の制御装置と連携して主回路のスイッチング素子の導通／非導通を制御するための制御回路および電源を備える。電源は、主回路で生成した電力を基に制御回路に電源電圧を供給する。これは、主回路給電方式と呼ばれる。

【0005】

一般に、このような構成のＭＭＣにおいて、主回路の直流コンデンサの直流電圧を限流抵抗により降圧して、電源への入力電圧が生成される。電源内部に設けられたコンデンサには、この入力電圧に応じた電力が一時的に蓄えられる。電源はこの入力電圧をさらに降圧した電源電圧を制御回路に供給する。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】国際公開第２００７／０２５８２８号

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、直列接続された複数の単位変換器の直流コンデンサの電圧にアンバランスが有る場合に、複数の単位変換器のスイッチング素子をすべて非導通に固定するゲートブロックによって、電圧のアンバランスが拡大することがある。

【0008】

それゆえに、本発明の目的は、直列接続された複数の単位変換器の直流コンデンサの電圧のアンバランスがゲートブロックによって拡大されるのを防止することができる電力変換装置を提供することである。

【課題を解決するための手段】

【0009】

本発明の電力変換装置は、複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、電力変換器を制御する制御装置とを備える。複数の単位変換器の各々は、複数のスイッチング素子、および第１の直流ラインと第２の直流ラインとの間に電気的に接続された第１のコンデンサを含む主回路と、制御装置から受信した制御信号に従って複数のスイッチング素子を制御するように構成された制御回路と、第１のコンデンサの電圧を降圧して電源電圧を生成し、電源電圧を制御回路へ供給する電源と、主回路と電源との間に配置され、抵抗値が可変の限流抵抗回路とを備える。電源は、第１の直流ラインと第２の直流ラインとの間に電気的に接続された第２のコンデンサと、第１の直流ラインと第２の直流ラインとの間に電気的に接続された過充電抑制回路と、第１の直流ラインと第２の直流ラインとの間に電気的に接続され、第２のコンデンサの電圧を電源電圧に変換するように構成された電源回路と、制御部とを備える。制御部は、第２のコンデンサの電圧の大きさに応じて、過充電抑制回路を制御する過充電抑制制御回路と、複数のスイッチング素子のすべてを非導通に固定するゲートブロック状態であるか否か、および第１のコンデンサの電圧の大きさに応じて、限流抵抗回路の抵抗値を切り替える抵抗切替回路とを含む。

【発明の効果】

【0010】

本発明によれば、複数のスイッチング素子のすべてを非導通に固定するゲートブロック状態であるか否か、および第１のコンデンサの電圧の大きさに応じて、限流抵抗回路の抵抗値を切り替えるので、直列接続された複数の単位変換器の直流コンデンサの電圧のアンバランスがゲートブロックによって拡大されるのを防止することができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態の電力変換装置の構成図である。

【図2】単位変換器５の構成を示す回路ブロック図である。

【図3】参考例の単位変換器５−１，５−２の構成を表わす図である。

【図4】参考例における単位変換器５−１の動作を説明するための図である。

【図5】参考例におけるゲートブロック時におけるスイッチＳＷ１，ＳＷ２の状態、限流抵抗回路８０−１，８０−２の抵抗値、および直流電圧Ｖｄｃ１，Ｖｄｃ２の時間変化の一例を表わす図である。

【図6】参考例におけるゲートブロック時におけるスイッチＳＷ１，ＳＷ２の状態、限流抵抗回路８０−１，８０−２の抵抗値、および直流電圧Ｖｄｃ１，Ｖｄｃ２の時間変化の別の例を表わす図である。

【図7】実施の形態の単位変換器の回路ブロック図である。

【図8】実施の形態１における電源５０の動作を説明するための図である。

【図9】実施の形態１において、直流電圧Ｖｄｃが増加するときの供給電力ＰＩＮの変化を表わす図である。

【図10】実施の形態１において、直流電圧Ｖｄｃが減少するときの供給電力ＰＩＮの変化を表わす図である。

【図11】実施の形態１におけるゲートブロック時におけるスイッチＳＷ１，ＳＷ２の状態、限流抵抗回路８０−１，８０−２の抵抗値、および直流電圧Ｖｄｃ１，Ｖｄｃ２の時間変化の例を表わす図である。

【図12】実施の形態２において、直流電圧Ｖｄｃが増加するときおよび減少するときの供給電力ＰＩＮの変化を表わす図である。

【図13】実施の形態３において、直流電圧Ｖｄｃが増加するときの供給電力ＰＩＮの変化を表わす図である。

【図14】実施の形態３において、直流電圧Ｖｄｃが減少するときの供給電力ＰＩＮの変化を表わす図である。

【発明を実施するための形態】

【0012】

以下、実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分には同一符号を付してその説明は繰返さない。

【0013】

実施の形態１．
図１は、実施の形態の電力変換装置の構成図である。

【0014】

この電力変換装置１００は、電力系統１の無効電力を補償する無効電力補償装置として使用される。図１を参照して、電力変換装置１００は、少なくとも１つの主回路給電方式の単位変換器５を直列接続して構成されたアームＡ１〜Ａ３と、少なくとも１つの単位変換器５を制御する制御装置４とを備える。より詳細には、電力変換装置１００は、スイッチＳ１〜Ｓ６、変圧器２，３、限流抵抗器Ｒ１〜Ｒ３、交流ラインＵＬ，ＶＬ，ＷＬ、変流器Ｃ１〜Ｃ３、リアクトルＬ１〜Ｌ３、アームＡ１〜Ａ３、および制御装置４を備える。

【0015】

スイッチＳ１，Ｓ２，Ｓ３の各々の一方端子はそれぞれ電力系統１の三相の送電線１ｕ，１ｖ，１ｗに接続され、他方端子はそれぞれ変圧器２の３つの一次巻線に接続される。スイッチＳ１，Ｓ２，Ｓ３は、通常は導通状態であり、たとえば電力変換装置１００のメンテナンス時に非導通状態にされる。変圧器２は、３つの一次巻線と３つの二次巻線とを含み、三相交流電力を授受する。

【0016】

限流抵抗器Ｒ１〜Ｒ３の各々の一方端子はそれぞれ変圧器２の３つの二次巻線に接続され、他方端子はそれぞれ交流ラインＵＬ，ＶＬ，ＷＬに接続される。限流抵抗器Ｒ１〜Ｒ３は、電力変換装置１００の起動時に電力系統１からアームＡ１〜Ａ３にそれぞれ流れる電流を制限する。

【0017】

スイッチＳ４，Ｓ５，Ｓ６は、それぞれ限流抵抗器Ｒ１〜Ｒ３に並列接続される。スイッチＳ４，Ｓ５，Ｓ６は、電力変換装置１００の起動時においてアームＡ１〜Ａ３に流れる電流が安定した後に導通状態にされる。変圧器３は、交流ラインＵＬ，ＶＬ，ＷＬの交流電圧に応じた値の三相交流電圧Ｖｕ，Ｖｖ，Ｖｗを制御装置４に出力する。

【0018】

リアクトルＬ１およびアームＡ１は、交流ラインＵＬと交流ラインＶＬとの間に直列接続される。リアクトルＬ２およびアームＡ２は、交流ラインＶＬと交流ラインＷＬとの間に直列接続される。リアクトルＬ３およびアームＡ３は、交流ラインＷＬと交流ラインＵＬとの間に直列接続される。すなわち、アームＡ１〜Ａ３はデルタ接続されている。アームＡ１〜Ａ３は、制御装置４によって制御され、三相交流電力を発生する。

【0019】

アームＡ１〜Ａ３の各々は、カスケード接続された複数の単位変換器５を含む。複数の単位変換器５の各々は、制御装置４からの制御信号に従って交流電力を発生する。

【0020】

アームＡ１の初段の単位変換器５の第１端子５ａは、リアクトルＬ１の一方端子に接続されている。アームＡ１において、最終段以外の単位変換器５の第２端子５ｂは、後段の単位変換器５の第１端子５ａに接続されている。アームＡ１の最終段の単位変換器５の第２端子５ｂは、リアクトルＬ２の一方端子に接続されている。

【0021】

アームＡ２の初段の単位変換器５の第１端子５ａは、リアクトルＬ２の一方端子に接続されている。アームＡ２において、最終段以外の単位変換器５の第２端子５ｂは、後段の単位変換器５の第１端子５ａに接続されている。アームＡ２の最終段の単位変換器５の第２端子５ｂは、リアクトルＬ３の一方端子に接続されている。

【0022】

アームＡ３の初段の単位変換器５の第１端子５ａは、リアクトルＬ３の一方端子に接続されている。アームＡ３において、最終段以外の単位変換器５の第２端子５ｂは、後段の単位変換器５の第１端子５ａに接続されている。アームＡ３の最終段の単位変換器５の第２端子５ｂは、リアクトルＬ１の一方端子に接続されている。

【0023】

リアクトルＬ１〜Ｌ３は、アームＡ１〜Ａ３に流れる循環電流をそれぞれ抑制する。リアクトルＬ１〜Ｌ３は、アームＡ１〜Ａ３とは別に設けられていてもよいし、アームＡ１〜Ａ３のインダクタンス成分であっても構わない。変流器Ｃ１〜Ｃ３は、アームＡ１〜Ａ３に流れる交流電流Ｉｕｖ，Ｉｖｗ，Ｉｗｕをそれぞれ検出して、制御装置４に出力する。

【0024】

制御装置４は、無効電力指令値Ｑｒ、三相交流電圧Ｖｕ，Ｖｖ，Ｖｗ、交流電流Ｉｕｖ，Ｉｖｗ，Ｉｗｕ、後述する直流電圧Ｖｄｃなどの入力を受け、後述する制御信号ＧＣ、ゲートブロック信号ＧＢ、ゲートデブロック信号ＤＥＢ、導通指令Ｓｏｎなどを出力することにより、３つのアームＡ１〜Ａ３の各々（すなわち複数個の単位変換器５の各々）を制御する。無効電力指令値Ｑｒは、たとえば電力系統１の中央指令室（図示せず）から与えられる。電力変換装置１００は、無効電力指令値Ｑｒに応じた値の無効電力を電力系統１に供給する。

【0025】

図２は、単位変換器５の構成を示す回路ブロック図である。図２を参照して、単位変換器５は、主回路３０と、制御回路３２と、限流抵抗回路８０と、電源５０とを含む。

【0026】

主回路３０は、コンデンサを備えたフルブリッジ回路により構成される。具体的には、主回路３０は、第１端子５ａおよび第２端子５ｂを有する。主回路３０は、スイッチング素子１１〜１４と、ダイオードＤ１〜Ｄ４と、第１のコンデンサ１５とを含む。主回路３０は、スイッチング素子１１〜１４の導通／非導通を制御することにより第１のコンデンサ１５の電圧に応じた振幅の電圧パルスを第１端子５ａおよび第２端子５ｂ間に出力することで、電力変換を行なう。

【0027】

スイッチング素子１１〜１４は、自己消弧型電力用半導体素子であり、たとえばＩＧＢＴで構成されている。スイッチング素子１１，１３は第１の直流ラインＰＬおよび第２の直流ラインＮＬの間に直列に接続されている。スイッチング素子１２，１４は第１の直流ラインＰＬおよび第２の直流ラインＮＬの間に直列に接続されている。スイッチング素子１１，１２のコレクタはともに第１の直流ラインＰＬに接続され、スイッチング素子１３，１４のエミッタはともに第２の直流ラインＮＬに接続されている。スイッチング素子１１のエミッタとスイッチング素子１３のコレクタとの接続点は第１端子５ａに接続されている。スイッチング素子１２のエミッタとスイッチング素子１４のコレクタとの接続点は第２端子５ｂに接続されている。

【0028】

ダイオードＤ１〜Ｄ４は、スイッチング素子１１〜１４にそれぞれ逆並列に接続されている。第１のコンデンサ１５は、第１の直流ラインＰＬと第２の直流ラインＮＬとの間に電気的に接続され、直流電力を蓄える。

【0029】

単位変換器５において、スイッチング素子１１〜１４は制御回路３２によって導通／非導通が制御される。スイッチング素子１１，１３はそれぞれ相補的に導通状態とされる。スイッチング素子１２，１４はそれぞれ相補的に導通状態とされる。図２に示されるように、第２端子５ｂを基準とした第１端子５ａまでの電圧をセル電圧Ｖｃｅｌｌと定義すると、セル電圧Ｖｃｅｌｌは、スイッチング素子１１〜１４の導通／非導通によって制御される。

【0030】

具体的には、スイッチング素子１１，１４が共に導通状態であり、スイッチング素子１２，１３が共に非導通状態である場合、セル電圧Ｖｃｅｌｌは第１のコンデンサ１５の直流電圧Ｖｄｃと略等しい。スイッチング素子１１，１２が共に導通状態であり、スイッチング素子１３，１４が共に非導通状態である場合、セル電圧Ｖｃｅｌｌは略零である。スイッチング素子１１，１２が共に非導通状態であり、スイッチング素子１３，１４が共に導通状態である場合、セル電圧Ｖｃｅｌｌは略零である。スイッチング素子１１，１４が共に非導通状態であり、スイッチング素子１２，１３が共に導通状態である場合、セル電圧Ｖｃｅｌｌは第１のコンデンサ１５の直流電圧Ｖｄｃの極性を反転させた電圧に略等しい。

【0031】

アームＡ１〜Ａ３各々の全体の電圧は、対応するアームＡ１〜Ａ３に含まれる各単位変換器５のセル電圧Ｖｃｅｌｌの和で表される。したがって、アームＡ１〜Ａ３各々の全体の電圧は、各単位変換器５を構成するスイッチング素子１１〜１４の導通／非導通によって制御することができる。

【0032】

主回路３０は、スイッチＳ７をさらに含む。スイッチＳ７は、第１端子５ａと第２端子５ｂとの間に接続されている。スイッチＳ７は、制御回路３２からの導通指令Ｓｏｎに応じて閉成することにより、第１端子５ａおよび第２端子５ｂを短絡することが可能に構成されている。

【0033】

制御回路３２は、駆動回路４０，４２と、スイッチ操作回路４４と、Ｉ／Ｆ（インターフェイス）回路４８とを含む。制御回路３２は、制御装置４から受信した制御信号に従ってスイッチング素子１１〜１４の導通／非導通を制御するように構成される。

【0034】

Ｉ／Ｆ回路４８は、図示しない有線または無線で制御装置４と通信する。Ｉ／Ｆ回路４８は、制御装置４から、主回路３０のフルブリッジ回路を制御するための制御信号ＧＣを受信する。Ｉ／Ｆ回路４８はさらに、制御装置４から、フルブリッジ回路を構成するスイッチング素子１１〜１４を全て非導通に固定するためのゲートブロック信号ＧＢを受信する。より具体的には、スイッチング素子１１〜１４を全て非導通に固定するときには、ゲートブロック信号ＧＢは、Ｈレベルに活性化される。ゲートブロック信号ＧＢのＨレベルの活性化に応じて、ゲートデブロック信号ＤＥＢは、Ｌレベルに非活性化される。ＩＦ回路４８は、制御装置４から、フルブリッジ回路を構成するスイッチング素子１１〜１４の非導通固定を解除するためのゲートデブロック信号ＤＥＢを受信する。より具体的には、スイッチング素子１１〜１４の非導通固定を解除するときには、ゲートデブロック信号ＤＥＢは、Ｈレベルに活性化される。ゲートデブロック信号ＤＥＢのＨレベルの活性化に応じて、ゲートブロック信号ＧＢは、Ｌレベルに非活性化される。Ｉ／Ｆ回路４８は、受信した制御信号ＧＣ、ゲートブロック信号ＧＢ、およびゲートデブロック信号ＤＥＢを駆動回路４０，４２へ出力する。

【0035】

駆動回路４０は、制御信号ＧＣに応答してスイッチング素子１１，１３の導通／非導通を制御する。駆動回路４０は、ゲートブロック信号ＧＢに応答して、スイッチング素子１１，１３を非導通状態に固定された状態（停止状態、またはゲートブロック状態）とする。駆動回路４０は、ゲートデブロック信号ＤＥＢに応答して、スイッチング素子１１，１３の非導通固定状態が解除された状態（ゲートブロック状態ではない状態、またはゲートデブロック状態）とする。

【0036】

駆動回路４２は、制御信号ＧＣに応答してスイッチング素子１２，１４の導通／非導通を制御する。駆動回路４２は、ゲートブロック信号ＧＢに応答して、スイッチング素子１２，１４を非導通状態に固定された状態（停止状態、またはゲートブロック状態）とする。駆動回路４２は、ゲートデブロック信号ＤＥＢに応答して、スイッチング素子１２，１４の非導通固定状態が解除された状態（ゲートブロック状態ではない状態、またはゲートデブロック状態）とする。

【0037】

言い換えると、ゲートブロック信号ＧＢがＨレベル、およびゲートデブロック信号ＤＥＢがＬレベルのときに、スイッチング素子１１〜１４は、ゲートブロック状態となる。ゲートブロック信号ＧＢがＬレベル、およびゲートデブロック信号ＤＥＢがＨレベルのときに、スイッチング素子１１〜１４は、ゲートブロック状態ではない状態となる。

【0038】

制御装置４は、アームＡ１内のすべての単位変換器５へのゲートブロック信号ＧＢのレベルおよびゲートデブロック信号ＤＥＢのレベルを同時に制御する。これによって、アームＡ１内のすべての単位変換器５のスイッチング素子１１〜１４は、同時に非導通となるとともに、同時に非導通固定が解除される。アームＡ２、およびアームＡ３についても同様である。

【0039】

スイッチ操作回路４４は、スイッチＳ７を操作するための回路である。スイッチ操作回路４４は、励磁コイル１８への通電を制御装置４からの指令に応じて制御する。通常動作時、励磁コイル１８への電流供給が停止されているため、スイッチＳ７は非導通状態とされる。一方、制御装置４は、複数の単位変換器５のうちのいずれかの単位変換器５において、スイッチング素子の短絡故障等の異常を検知した場合には、この故障した単位変換器５に向けてスイッチＳ７の導通指令Ｓｏｎを出力する。故障した単位変換器５では、Ｉ／Ｆ回路４８が導通指令Ｓｏｎを受信してスイッチ操作回路４４へ出力する。導通指令Ｓｏｎに応じてスイッチ操作回路４４が励磁コイル１８に電流を供給することにより、スイッチＳ７が導通状態にされる。これにより、故障した単位変換器５の出力が短絡される。

【0040】

限流抵抗回路８０は、主回路３０と電源５０との間の第１の直流ラインＰＬに介挿される。限流抵抗回路８０は、第１のコンデンサ１５の直流電圧Ｖｄｃを降圧する。

【0041】

電源５０は、入力端子５０１，５０２を含む。入力端子５０１は第１の直流ラインＰＬに接続される。入力端子５０２は第２の直流ラインＮＬに接続される。電源５０は、第１のコンデンサ１５に電気的に並列に接続される。電源５０は、第１のコンデンサ１５の電圧を降圧して電源電圧を生成し、電源電圧を制御回路３２へ供給する。これにより、単位変換器５は、主回路３０から制御回路３２に電力を供給することができる自給式のセルを形成する。

【0042】

次に、電力変換装置１００の通常動作の概要を説明する。
制御装置４は、変流器Ｃ１〜Ｃ３からの交流電流Ｉｕｖ，Ｉｖｗ，Ｉｗｕに基づいて、交流ラインＵＬ，ＶＬ，ＷＬに流れる交流電流に応じたレベルの三相交流電流Ｉｕ，Ｉｖ，Ｉｗを求める。ただし、Ｉｕ＝Ｉｕｖ−Ｉｗｕ、Ｉｖ＝Ｉｖｗ−Ｉｕｖ、Ｉｗ＝Ｉｗｕ−Ｉｖｗである。

【0043】

制御装置４は、変圧器３からの三相交流電圧Ｖｕ，Ｖｖ，Ｖｗと演算器３１からの三相交流電流Ｉｕ，Ｉｖ，Ｉｗとに基づいて無効電力Ｑ０を求める。制御装置４は、無効電力指令値Ｑｒと無効電力Ｑ０との偏差ΔＱ＝Ｑｒ−Ｑ０を求める。

【0044】

制御装置４は、変流器Ｃ１〜Ｃ３からの交流電流Ｉｕｖ，Ｉｖｗ，Ｉｗｕ、変圧器３からの三相交流電圧Ｖｕ，Ｖｖ，Ｖｗなどに基づいて、それぞれ複数個の単位変換器５に対応する６０個の電圧指令値Ｖｄｃｒを生成する。

【0045】

制御装置４は、電圧指令値Ｖｄｃｒと直流電圧Ｖｄｃとの偏差ΔＶｄｃを求める。制御装置４は、電圧偏差ΔＶｄｃを０とし、かつ無効電力偏差ΔＱを０とするための制御演算を実行することにより、三相交流電圧指令値Ｖｕｖｒ，Ｖｖｗｒ，Ｖｗｕｒを生成する。

【0046】

換言すると、制御装置４は、電圧偏差ΔＶｄｃが０になるように各単位変換器５の有効電流制御を行なうとともに、無効電力偏差ΔＱが０になるように各単位変換器５の無効電流制御を行なう。

【0047】

三相交流電圧指令値Ｖｕｖｒ，Ｖｖｗｒ，Ｖｗｕｒを基に、アームＡ１〜Ａ３の各単位変換器５が運転され、直流電圧Ｖｄｃが電圧指令値Ｖｄｃｒに一致するとともに、無効電力Ｑ０が無効電力指令値Ｑｒに一致する。具体的には、制御装置４は、たとえばＰＷＭ（Pulse Width Modulation）制御に従って、電力変換装置が三相交流電圧指令値Ｖｕｖｒ，Ｖｖｗｒ，Ｖｗｕｒに相当する電圧を出力するための、制御信号ＧＣを生成する。制御装置４は、制御信号ＧＣをアームＡ１〜Ａ３の各単位変換器５の制御回路３２に出力する。各制御回路３２が、制御信号ＧＣに従って、スイッチング素子１１〜１４の各々を所定のタイミングで導通状態にすることにより、直流電圧が交流電圧に変換される。

【0048】

（参考例）
以下では、アームＡ１が２つの単位変換器５−１，５−２を備えるものとして説明する。

【0049】

図３は、参考例の単位変換器５−１，５−２の構成を表わす図である。
交流ラインＵＬと交流ラインＶＬとの間の交流電圧の振幅をＶｘとする。単位変換器５−１の第１のコンデンサ１５の直流電圧をＶｄｃ１、単位変換器５−２の第１のコンデンサ１５の直流電圧をＶｄｃ２とする。単位変換器５−１の限流抵抗回路８０−１に含まれるスイッチをスイッチＳＷ１とする。単位変換器５−２の限流抵抗回路８０−２に含まれるスイッチをスイッチＳＷ２とする。図３に示す単位変換器５−１は、以下のように動作する。単位変換器５−２も同様に動作する。

【0050】

第２のコンデンサ５１には、第１のコンデンサ１５からの電荷が限流抵抗回路８０−１を通じて供給される。電源１５０から制御回路３２に電力が供給される。ここで、制御回路３２の負荷電力と電源１５０で発生する損失電力との和をＰｏと定義する。Ｐｏが必要電力である。限流抵抗回路８０−１，８０−２の抵抗値をＲとすると、主回路３０から電源１５０への供給電力ＰＩＮは次式で表される。

【0051】

PIN=(Vdc-Vin)/R*Vin・・・（１）
制御回路３２への電源供給を維持するためには、ＰＩＮ≧Ｐｏの関係が成立する必要がある。ＰＩＮ＝Ｐｏの場合には、入力電圧Ｖｉｎは一定値に保たれる。ＰＩＮ＞Ｐｏの場合には、余剰電力（ＰＩＮ−Ｐｏ）によって、第２のコンデンサ５１は、過充電される。入力電圧Ｖｉｎは、電源１５０の内部回路仕様によって制約があり、その平均値はほぼ一定にする必要がある。このため、第２のコンデンサ５１と並列に設けられた過充電抑制回路５４内の抵抗Ｒ５が、余剰電力を消費することによって、入力電圧Ｖｉｎをほぼ一定値に維持している。ＰＩＮ＜Ｐｏの場合には、制御回路３２には、制御回路３２が必要する電力が供給されない。

【0052】

第１のコンデンサ１５の直流電圧Ｖｄｃは、主回路３０の運転状態に応じて所定の範囲で変動する。

【0053】

図４は、参考例における単位変換器５−１の動作を説明するための図である。単位変換器５−２の動作も同様である。

【0054】

図４には、直流電圧Ｖｄｃ１に対する、スイッチＳＷ１の状態、限流抵抗回路８０−１の抵抗値、および供給電力ＰＩＮが示されている。直線ＬＡは、スイッチＳＷ１がオンに設定されて限流抵抗回路８０−１の抵抗値がＲａとなる場合における直流電圧Ｖｄｃに対する供給電力ＰＩＮの値を表わす。直線ＬＢは、スイッチＳＷ１がオフに設定されて限流抵抗回路８０−１の抵抗値が（Ｒａ＋Ｒｂ）の場合における直流電圧Ｖｄｃに対する供給電力ＰＩＮの値を表わす。

【0055】

抵抗切替回路１８８−１が、直流電圧Ｖｄｃ１がＶＡ未満のときに、スイッチＳＷ１をオンに設定することによって、限流抵抗回路８０−１の抵抗値は、Ｒａとなる。このときには、供給電力ＰＩＮは、直線ＬＡ上の値となる。仮に、直流電圧Ｖｄｃ１がＶＡ未満のときに、スイッチＳＷ１がオフに設定されるとすると、供給電力ＰＩＮが直線ＬＢ上の値となるので、供給電力ＰＩＮが必要電力Ｐｏよりも小さくなる。その結果、制御回路３２には、制御回路３２が必要する電力が供給されない。

【0056】

抵抗切替回路１８８−１が、直流電圧Ｖｄｃ１がＶＡ以上のときに、スイッチＳＷ１をオフに設定することによって、限流抵抗回路８０−１の抵抗値は、（Ｒａ＋Ｒｂ）となる。このときには、供給電力ＰＩＮは、直線ＬＢ上の値となる。仮に、直流電圧Ｖｄｃ１がＶＡ以上のときには、スイッチＳＷ１がオンに設定されるとすると、供給電力ＰＩＮが直線ＬＡ上の値となるので、供給電力ＰＩＮと必要電力Ｐｏとの差が大きくなる。その結果、余剰電力が大きくなる。

【0057】

スイッチＳＷ１を図４に示すように設定することによって、余剰電力を小さくするとともに、制御回路３２に必要な電力を供給することができる。

【0058】

図５は、参考例におけるゲートブロック時におけるスイッチＳＷ１，ＳＷ２の状態、限流抵抗回路８０−１，８０−２の抵抗値、および直流電圧Ｖｄｃ１，Ｖｄｃ２の時間変化の一例を表わす図である。

【0059】

図５には、ゲートブロック開始時に直流電圧Ｖｄｃ１と直流電圧Ｖｄｃ２との間にアンバランスがないときのＶｄｃ１，Ｖｄｃ２の時間変化が示されている。

【0060】

時刻ｔ１において、単位変換器５−１のゲートブロック信号ＧＢおよび単位変換器５−２のゲートブロック信号がＨレベルに活性化されると、単位変換器５−１のスイッチング素子１１〜１４および単位変換器５−１のスイッチング素子１１〜１４が全て非導通に固定される。このときには、スイッチＳＷ１およびスイッチＳＷ２がオフのため、単位変換器５−１の限流抵抗回路８０−１の抵抗値、および単位変換器５−２の限流抵抗回路８０−２の抵抗値は、（Ｒａ＋Ｒｂ）である。

【0061】

その後、限流抵抗回路８０−１と限流抵抗回路８０−２の抵抗値が等しいので、直流電圧Ｖｄｃ１および直流電圧Ｖｄｃ２は、時間とともに同じように低下する。

【0062】

時刻ｔ２において、直流電圧Ｖｄｃ１およびＶｄｃ２が、Ｖ２まで下降すると、抵抗切替回路１８８−１，１８８−２によって、スイッチＳＷ１およびスイッチＳＷ２がオンに切り替えられる。その結果、単位変換器５−１の限流抵抗回路８０−１の抵抗値、および単位変換器５−２の限流抵抗回路８０−２の抵抗値は、Ｒａとなる。

【0063】

その後、２つの単位変換器５−１，５−２の限流抵抗回路８０−１、８０−２の抵抗値が等しいので、直流電圧Ｖｄｃ１および直流電圧Ｖｄｃ２は、時間とともに同じように低下する。

【0064】

時刻ｔ３において、直流電圧Ｖｄｃ１およびＶｄｃ１は、Ｖｘ／２となり、定常状態に達する。

【0065】

図６は、参考例におけるゲートブロック時におけるスイッチＳＷ１，ＳＷ２の状態、限流抵抗回路８０−１，８０−２の抵抗値、および直流電圧Ｖｄｃ１，Ｖｄｃ２の時間変化の別の例を表わす図である。

【0066】

図６には、ゲートブロック開始時に直流電圧Ｖｄｃ１と直流電圧Ｖｄｃ２との間にアンバランスがあるときのＶｄｃ１，Ｖｄｃ２の時間変化が示されている。

【0067】

時刻ｔ１において、単位変換器５−１のゲートブロック信号ＧＢおよび単位変換器５−２のゲートブロック信号が活性化されると、単位変換器５−１のスイッチング素子１１〜１４および単位変換器５−２のスイッチング素子１１〜１４が全て非導通に固定される。このときには、スイッチＳＷ１およびスイッチＳＷ２がオフのため、単位変換器５−１の限流抵抗回路８０−１の抵抗値、および単位変換器５−２の限流抵抗回路８０−２の抵抗値は、（Ｒａ＋Ｒｂ）である。

【0068】

その後、２つの単位変換器５−１，５−２の限流抵抗回路８０−１，８０−２の抵抗値が等しいので、直流電圧Ｖｄｃ１および直流電圧Ｖｄｃ２は、時間とともに同じように低下する。

【0069】

時刻ｔ２において、直流電圧Ｖｄｃ１がＶ２まで下降すると、抵抗切替回路１８８−１によって、スイッチＳＷ１がオンに切り替えられる。その結果、単位変換器５−１の限流抵抗回路８０−１の抵抗値は、Ｒａとなる。単位変換器５−２の限流抵抗回路８０−２の抵抗値は、（Ｒａ＋Ｒｂ）を維持する。

【0070】

その後、直流電圧Ｖｄｃ１および直流電圧Ｖｄｃ２は、時間とともに低下する。単位変換器５−１の限流抵抗回路８０−１の抵抗値が単位変換器５−２の限流抵抗回路８０−２の抵抗値よりも小さいので、直流電圧Ｖｄｃ１の低下速度が、直流電圧Ｖｄｃ２の低下速度よりも大きい。

【0071】

時刻ｔ３において、Ｖｄｃ１＋Ｖｄｃ２＜Ｖｘとなると、電力系統１から単位変換器５−２の第１のコンデンサ１５への充電が開始される。

【0072】

その後、Ｖｄｃ１＋Ｖｄｃ２＝Ｖｘを維持しながら、直流電圧Ｖｄｃ１は、時間とともに減少し、直流電圧Ｖｄｃ２は、時間とともに増加する。

【0073】

時刻ｔ４において、Ｖｄｃ１：Ｖｄｃ２＝（Ｒａ＋Ｒｂ）：Ｒａとなり、定常状態に達する。

【0074】

以上のように、ゲートブロック開始時に直流電圧Ｖｄｃ１と直流電圧Ｖｄｃ２との間にアンバランスがある場合には、ゲートブロックによって、そのアンバランスが拡大されてしまう。その結果、主回路３０および電源５０を構成する部品に耐圧を超える電圧が印可されることがある。また、直流電圧が低い方の単位変換器において、制御回路３２に必要な電力を供給できないことがある。

【0075】

図７は、実施の形態の単位変換器の回路ブロック図である。図７を参照して、限流抵抗回路８０は、抵抗Ｒａ，Ｒｂと、スイッチＳＷとを備える。電源５０は、第２のコンデンサ５１、電圧センサ４６，５２、過充電抑制回路５４、制御部５００、および電源回路５６を備える。過充電抑制回路５４は、スイッチＳ８と、抵抗Ｒ５とを含む。

【0076】

第１の直流ラインＰＬ上に抵抗Ｒａと抵抗Ｒｂとが直列に接続される。抵抗ＲｂとスイッチＳＷとが並列に接続される。スイッチＳＷは、制御部５００によって制御される。抵抗Ｒａの抵抗値をＲａ、抵抗Ｒｂの抵抗値をＲｂとする。スイッチＳＷがオンのときには、限流抵抗回路８０の抵抗は、Ｒａとなる。スイッチＳＷがオフのときには、限流抵抗回路８０の抵抗は、（Ｒａ＋Ｒｂ）となる。

【0077】

第２のコンデンサ５１は、第１の直流ラインＰＬ上の入力端子５０１と第２の直流ラインＮＬ上の入力端子５０２との間に接続される。第２のコンデンサ５１は、第１のコンデンサ１５から限流抵抗回路８０を介して与えられる電力により入力電圧Ｖｉｎを生成するように構成される。

【0078】

電源回路５６は、第１の直流ラインＰＬと第２の直流ラインＮＬとの間に電気的に接続され、第２のコンデンサ５１の電圧を電源電圧に変換するように構成される。

【0079】

電圧センサ４６は、第１のコンデンサ１５の端子間の直流電圧Ｖｄｃを検出し、検出値を制御部５００に出力する。電圧センサ５２は、第２のコンデンサ５１の端子間の電圧（以下、入力電圧）Ｖｉｎを検出し、検出値を制御部５００に出力する。

【0080】

スイッチＳ８および抵抗Ｒ５は、入力端子５０１と入力端子５０２との間に、電気的に直列に接続される。スイッチＳ８は、制御部５００により導通／非導通が制御される。スイッチＳ８が導通状態であるときに、抵抗Ｒ５に第２のコンデンサ５１の放電電流が流れ、第２のコンデンサ５１の入力電圧Ｖｉｎが低下する。すなわち、抵抗Ｒ５は第２のコンデンサ５１の過充電抑制抵抗である。スイッチＳ８は、トランジスタ、リレー等によって構成される。

【0081】

制御電源９０は、入力電圧ＶｉｎがＶ７まで上昇すると、電源５０を機能させるために起動される。制御電源９０の起動に伴って、制御電源起動信号ＵＣがＨレベルとなる。

【0082】

制御部５００は、電圧センサ５２の検出値に基づいて、スイッチＳ８の導通／非導通および電源回路５６の起動／停止を制御する。制御部５００は、電圧センサ４６の検出値に基づいて、限流抵抗回路８０のスイッチＳＷを制御する。制御部５００は、過充電抑制制御回路５３と、起動／停止回路５５と、抵抗切替回路８８とを備える。抵抗切替回路８８は、電圧検出回路８３と、ＯＲ回路８９と、ＡＮＤ回路８２とを備える。

【0083】

過充電抑制制御回路５３は、入力電圧Ｖｉｎに基づいて、スイッチＳ８を導通／非導通させることにより、第２のコンデンサ５１の過充電を抑制する。過充電抑制制御回路５３からスイッチＳ８へ出力される信号は、入力電圧Ｖｉｎの上昇時に入力電圧Ｖｉｎの検出値が閾値Ｖ３以上となったときにＬ（論理ロー）レベルからＨ（論理ハイ）レベルに遷移する。一方、過充電抑制制御回路５３からスイッチＳ８へ出力される信号は、入力電圧Ｖｉｎの下降時に入力電圧Ｖｉｎの検出値が閾値Ｖ４以下となったときにＨレベルからＬレベルに遷移する。ただし、Ｖ３＞Ｖ４である。

【0084】

スイッチＳ８は、過充電抑制制御回路５３から出力される信号がＨレベルのときに導通状態にされ、Ｌレベルのときに非導通状態にされるように構成される。

【0085】

起動／停止回路５５は、入力電圧Ｖｉｎの検出値に基づいて、電源回路５６の起動／停止を制御する。起動／停止回路５５から電源回路５６へ出力される信号は、入力電圧Ｖｉｎの上昇時に入力電圧Ｖｉｎの検出値が閾値Ｖ５以上となったときにＬレベルからＨレベルに遷移する。一方、起動／停止回路５５から電源回路５６へ出力される信号は、入力電圧Ｖｉｎの下降時に入力電圧Ｖｉｎの検出値が閾値Ｖ６以下となったときにＨレベルからＬレベルに遷移する。ただし、Ｖ５＞Ｖ６である。

【0086】

電源回路５６は、起動／停止回路５５の出力信号がＬレベルからＨレベルに遷移したときに起動され、制御回路３２に電源電圧を供給する。これによって、制御回路３２が起動される。一方、電源回路５６は、起動／停止回路５５の出力信号がＨレベルからＬレベルに遷移したときに停止される。これによって、電源回路５６から制御回路３２への電源電圧の供給が停止され、制御回路３２が停止される。

【0087】

抵抗切替回路８８は、第１のコンデンサ１５の電圧Ｖｄｃ、制御電源起動信号ＵＣ、およびゲートブロック信号ＧＢに基づいて、限流抵抗回路８０の抵抗値を切り替える。

【0088】

電圧検出回路８３から出力される信号は、直流電圧Ｖｄｃの上昇時に直流電圧Ｖｄｃの検出値が閾値Ｖ１（第１の閾値）以上となったときにＨレベルからＬレベルに遷移する。一方、電圧検出回路８３からスイッチＳＷへ出力される信号は、直流電圧Ｖｄｃの下降時に直流電圧Ｖｄｃの検出値が閾値Ｖ２（第２の閾値）以下となったときにＬレベルからＨレベルに遷移する。ただし、Ｖ１＞Ｖ２である。閾値Ｖ１は、直流電圧Ｖｄｃの上昇時のＶＡに相当する。閾値Ｖ２は、直流電圧Ｖｄｃの下降時のＶＡに相当する。閾値Ｖ１およびＶ２の大きさは、電力変換装置が起動後、複数のスイッチング素子１１〜１４がスイッチング動作する前において、第１のコンデンサ１５の電圧が安定する電圧である初期安定電圧ＶＳと、第１のコンデンサ１５の制御目標電圧ＶＲとの間である。

【0089】

ＯＲ回路８９は、電圧検出回路８３の出力信号とゲートブロック信号ＧＢとの論理和を出力する。ＡＮＤ回路８２は、ＯＲ回路８９の出力信号と、制御電源起動信号ＵＣとの論理積を表わす信号をスイッチＳＷへ出力する。

【0090】

スイッチＳＷは、制御電源起動信号ＵＣがＬレベルのときには、オフとなる。これによって、限流抵抗回路８０の抵抗値は、（Ｒａ＋Ｒｂ）となる。つまり、制御電源起動信号ＵＣがＨレベルとなるのは、入力電圧ＶｉｎがＶ７まで立ち上がった後であるから、スイッチＳＷは、電力変換装置１００の起動後、入力電圧ＶｉｎがＶ７以上となるまでは、オフとなる。

【0091】

スイッチＳＷは、制御電源起動信号ＵＣがＨレベルであり、抵抗切替回路８８の出力信号がＨレベルまたはゲートブロック信号ＧＢがＨレベルのときに、オンとなる。これによって、限流抵抗回路８０の抵抗値は、Ｒａとなる。スイッチＳＷは、抵抗切替回路８８の出力信号がＬレベルかつゲートブロック信号ＧＢがＬレベルのときに、オフとなる。これによって、限流抵抗回路８０の抵抗値は、（Ｒａ＋Ｒｂ）となる。

【0092】

図８は、実施の形態１の電源５０の動作を説明するための図である。直流電圧Ｖｄｃは、電力変換装置の運転範囲である下限電圧ＶＬと上限電圧ＶＨとの間で変化する。

【0093】

時刻ｔ０において、制御装置４によって、スイッチＳ１，Ｓ２，Ｓ３が導通状態にされて、電力変換装置１００が起動される。限流抵抗回路８０内のスイッチＳＷは、ノーマリオフのため、限流抵抗回路８０の抵抗値は、（Ｒａ＋Ｒｂ）である。単位変換器５では第１のコンデンサ１５の初期充電が実行され、第１のコンデンサ１５の直流電圧Ｖｄｃが上昇する。それに伴い、第２のコンデンサ５１は、直列接続された抵抗Ｒａおよび抵抗Ｒｂを介して充電されて、第２のコンデンサ５１の入力電圧Ｖｉｎも上昇する。

【0094】

時刻ｔ１において、入力電圧ＶｉｎがＶ７まで上昇すると、電源５０を機能させるための制御電源９０が起動する。制御電源９０の起動に伴って、制御電源起動信号ＵＣがＨレベルとなるとともに、電圧センサ４６，５２、過充電抑制制御回路５３、起動／停止回路５５、抵抗切替回路８８が動作を開始する。電圧センサ４６によって検出された第２のコンデンサ５１の直流電圧Ｖｄｃは、Ｖ１以下であるため、抵抗切替回路８８によって、スイッチＳＷへＨレベルの信号（オン指令）が送られる。これによって、スイッチＳＷがオンとなり、限流抵抗回路８０の抵抗値はＲａに低減される。

【0095】

時刻ｔ２において、入力電圧ＶｉｎがＶ５まで上昇すると、起動／停止回路５５によって、電源回路５６へＨレベルの信号が送られる。これによって、電源回路５６が起動され、制御回路３２に電源電圧が供給されて、制御回路３２が起動される。

【0096】

その後、第１のコンデンサ１５の電圧Ｖｄｃは、初期充電状態における安定点である初期安定電圧ＶＳに到達する。初期安定電圧ＶＳは、下限電圧ＶＬ以上に設定されている。このときには、ＰＩＮ＞Ｐｏとなるため、過充電抑制制御回路５３によって、過充電抑制回路５４が動作して、入力電圧ＶｉｎはＶ３〜Ｖ４の範囲内となるように制御される。

【0097】

時刻ｔ３において、制御装置４は、スイッチング素子１１〜１４の非導通固定を解除するためのゲートデブロック信号ＤＥＢをＨレベルに活性化する。Ｉ／Ｆ回路４８は、ゲートデブロック信号ＤＥＢを駆動回路４０，４２へ出力する。駆動回路４０は、ゲートデブロック信号ＤＥＢに応答して、スイッチング素子１１，１３の非導通固定状態を解除する。駆動回路４２は、ゲートデブロック信号ＤＥＢに応答して、スイッチング素子１２，１４の非導通固定状態を解除する。さらに、制御装置４は、直流電圧Ｖｄｃが制御目標電圧ＶＲと一致するようにするために、スイッチング素子１１〜１４の導通／非導通を制御する制御信号ＧＣを出力する。Ｉ／Ｆ回路４８は、制御信号ＧＣを駆動回路４０，４２へ出力する。駆動回路４０は、制御信号ＧＣに応答してスイッチング素子１１，１３の導通／非導通を制御する。駆動回路４２は、制御信号ＧＣに応答してスイッチング素子１２，１４の導通／非導通を制御する。これによって、第１のコンデンサ１５の直流電圧Ｖｄｃは、制御目標電圧ＶＲに向かって上昇する。

【0098】

時刻ｔ４において、第２のコンデンサ５１の直流電圧ＶｄｃがＶ１まで上昇すると、抵抗切替回路８８によって、スイッチＳＷへＬレベルの信号（オフ指令）が送られる。これによって、スイッチＳＷがオフとなり、限流抵抗回路８０の抵抗値は（Ｒａ＋Ｒｂ）に増加する。その結果、供給電力ＰＩＮが減少して余剰電力が抑えられる。その後も、第１のコンデンサ１５の電圧Ｖｄｃは、制御目標電圧ＶＲに向かって上昇し、制御目標電圧ＶＲに達した後、制御目標電圧ＶＲを維持する。

【0099】

時刻ｔ５において、制御装置４は、スイッチング素子１１〜１４を非導通状態に固定するためのゲートブロック信号ＧＢをハイレベルに活性化する。Ｉ／Ｆ回路４８は、ゲートブロック信号ＧＢを駆動回路４０，４２へ出力する。駆動回路４０は、ゲートブロック信号ＧＢに応答して、スイッチング素子１１，１３を非導通状態に固定する。駆動回路４２は、ゲートブロック信号ＧＢに応答して、スイッチング素子１２，１４を非導通状態に固定する。これによって、第１のコンデンサ１５の直流電圧Ｖｄｃは、制御目標電圧ＶＲから、初期安定電圧ＶＳに向かって、減少する。

【0100】

さらに、ゲートブロック信号ＧＢがＨレベルとなると、抵抗切替回路８８によって、スイッチＳＷへＨレベルの信号（オン指令）が送られる。これによって、スイッチＳＷがオンとなり、限流抵抗回路８０の抵抗値はＲａに低減される。これによって、供給電力ＰＩＮが増加する。

【0101】

時刻ｔ６において、制御装置４によって、スイッチＳ１，Ｓ２，Ｓ３が非導通状態にされて、電力変換装置１００が停止すると、第１のコンデンサ１５の直流電圧Ｖｄｃおよび入力電圧Ｖｉｎが減少する。

【0102】

時刻ｔ７において、入力電圧ＶｉｎがＶ６まで下降すると、起動／停止回路５５によって、電源回路５６へＬレベルの信号が送られる。これによって、電源回路５６が停止し、制御回路３２への電源電圧の供給が停止する。

【0103】

時刻ｔ８において、入力電圧ＶｉｎがＶ７まで下降すると、制御電源起動信号ＵＣがＬレベルとなる。これによって、抵抗切替回路８８によって、スイッチＳＷへＬレベルの信号（オフ指令）が送られるとともに、制御電源９０が停止する。制御電源９０の停止によって、電源５０の機能が停止する。

【0104】

図９は、実施の形態１において、直流電圧Ｖｄｃが増加するときの供給電力ＰＩＮの変化を表わす図である。図１０は、実施の形態１において、直流電圧Ｖｄｃが減少するときの供給電力ＰＩＮの変化を表わす図である。図９および図１０には、直流電圧Ｖｄｃが下限電圧ＶＬ以上のときの供給電力ＰＩＮが示されている。

【0105】

直線ＬＡは、スイッチＳＷがオンに設定されて限流抵抗回路８０の抵抗値がＲａとなる場合における直流電圧Ｖｄｃに対する供給電力ＰＩＮの値を表わす。直線ＬＢは、スイッチＳＷがオフに設定されて限流抵抗回路８０の抵抗値が（Ｒａ＋Ｒｂ）の場合における直流電圧Ｖｄｃに対する供給電力ＰＩＮの値を表わす。直線ＬＢ上の供給電力ＰＩＮの値が必要電力Ｐｏの値と一致するときの直流電圧Ｖｄｃの値がＶ２である。すなわち、制御回路３２が必要とする電力と電源５０が消費する電力との和と、スイッチＳＷがオフの状態において、直流電圧ＶｄｃがＶ２のときの制御回路３２への供給電力ＰＩＮとが一致するＶ１は、Ｖ２よりも大きな値に設定されている。

【0106】

図９を参照して、直流電圧ＶｄｃがＶ１未満のときには、スイッチＳＷがオンのため、限流抵抗回路８０の抵抗値はＲａである。その結果、直流電圧Ｖｄｃの増加とともに、供給電力ＰＩＮは、直線ＬＡ上を上昇する。

【0107】

直流電圧Ｖｄｃが増加してＶ１に達したときに、スイッチＳＷがオフとなるため、限流抵抗回路８０の抵抗値は（Ｒａ＋Ｒｂ）に増加する。その結果、直流電圧Ｖｄｃの増加とともに、供給電力ＰＩＮは、直線ＬＢ上を上昇する。仮に、直流電圧Ｖｄｃが増加してＶ１に達した後も、供給電力ＰＩＮが直線ＬＡ上で変化する場合には、供給電力ＰＩＮと必要電力Ｐｏとの差が増加するので、余剰電力が増加する。本実施の形態では、直流電圧Ｖｄｃが増加してＶ１に達したときに、供給電力ＰＩＮを直線ＬＢ上で変化させることによって、余剰電力を抑制することができる。

【0108】

図１０を参照して、直流電圧ＶｄｃがＶ２を超えるときには、スイッチＳＷがオフのため、限流抵抗回路８０の抵抗値は（Ｒａ＋Ｒｂ）である。その結果、直流電圧Ｖｄｃの減少とともに、供給電力ＰＩＮは、直線ＬＢ上を下降する。

【0109】

直流電圧Ｖｄｃが減少してＶ２に達したときに、スイッチＳＷがオンとなるため、限流抵抗回路８０の抵抗値はＲａに減少する。その結果、直流電圧Ｖｄｃの減少とともに、供給電力ＰＩＮは、直線ＬＡ上を下降する。仮に、直流電圧Ｖｄｃが減少してＶ２に達した後も、供給電力ＰＩＮが直線ＬＢ上で変化する場合には、供給電力ＰＩＮが必要電力Ｐｏよりも小さくなり、制御回路３２に必要な電力を供給することができない。本実施の形態では、直流電圧Ｖｄｃが減少してＶ２に達したときに、供給電力ＰＩＮを直線ＬＡ上で変化させることによって、供給電力ＰＩＮを必要電力Ｐｏ以上にすることができる。

【0110】

以上のように、本実施の形態によれば、直流電圧Ｖｄｃの大きさに応じて、限流抵抗回路８０の抵抗値を切り替えることによって、直流電圧Ｖｄｃが低電圧のときの電源供給の確保と、直流電圧Ｖｄｃが高電圧のときの電力損失の抑制とを両立させることができる。

【0111】

次に、実施の形態１による、複数の単位変換器５の間の直流電圧Ｖｄｃのバランスについて説明する。

【0112】

参考例と同様に、アームＡ１が２つの単位変換器５−１，５−２を備えるものとする。交流ラインＵＬと交流ラインＶＬとの間の交流電圧の振幅をＶｘとする。単位変換器５−１，５−２の第１のコンデンサ１５の直流電圧をＶｄｃ１，Ｖｄｃ２とする。単位変換器５−１の限流抵抗回路８０−１，単位変換器５−２の限流抵抗回路８０−２に含まれるスイッチをＳＷ１，ＳＷ２とする。単位変換器５−１，５−２の抵抗切替回路を８８−１，８８−２とする。

【0113】

図１１は、実施の形態１におけるゲートブロック時におけるスイッチＳＷ１，ＳＷ２の状態、限流抵抗回路８０−１，８０−２の抵抗値、および直流電圧Ｖｄｃ１，Ｖｄｃ２の時間変化の例を表わす図である。

【0114】

図１１には、ゲートブロック開始時に直流電圧Ｖｄｃ１と直流電圧Ｖｄｃ２の間にアンバランスがあるときのＶｄｃ１，Ｖｄｃ２の時間変化が示されている。

【0115】

時刻ｔ１において、単位変換器５−１のゲートブロック信号ＧＢおよび単位変換器５−２のゲートブロック信号が活性化されると、単位変換器５−１のスイッチング素子１１〜１４および単位変換器５−１のスイッチング素子１１〜１４が全て非導通に固定される。また、単位変換器５−１のゲートブロック信号ＧＢおよび単位変換器５−２のゲートブロック信号が活性化されると、単位変換器５−１，５−２の抵抗切替回路８８−１，８８−２によって、スイッチＳＷ１，ＳＷ２がオンに切り替えられる。その結果、単位変換器５−１，５−２の限流抵抗回路８０−１，８０−２の抵抗値は、Ｒａとなる。

【0116】

その後、２つの単位変換器５−１，５−２の限流抵抗回路８０−１，８０−２の抵抗値が等しいので、直流電圧Ｖｄｃ１および直流電圧Ｖｄｃ２は、時間とともに同じように低下する。

【0117】

時刻ｔ２において、Ｖｄｃ１＋Ｖｄｃ２＜Ｖｘとなると、電力系統１から単位変換器５−１の第１のコンデンサ１５への充電が開始される。

【0118】

その後、Ｖｄｃ１＋Ｖｄｃ２＝Ｖｘを維持しながら、直流電圧Ｖｄｃ１は、時間とともに増加し、直流電圧Ｖｄｃ２は、時間とともに減少する。

【0119】

時刻ｔ３において、Ｖｄｃ１＝Ｖｄｃ２＝Ｖｘ／２となり、定常状態に達する。
以上のように、本実施の形態によれば、ゲートブロックと同時に２つの単位変換器５−１，５−２の限流抵抗回路８０のスイッチＳＷをオンに設定して、限流抵抗回路８０−１，８０−２の抵抗値をＲａに揃える。これによって、ゲートブロック開始時に直流電圧Ｖｄｃ１と直流電圧Ｖｄｃ２との間にアンバランスがある場合でも、直流電圧Ｖｄｃ１と直流電圧Ｖｄｃ２との間のアンバランスを解消することができる。

【0120】

なお、説明の便宜上、アーム内の直列に接続された単位変換器の数が２つとしたが、これに限定されるものではない。アーム内の直列に接続された単位変換器の数がｎ個（ｎ≧３）でも同様の制御によって、複数の単位変換器の直流電圧の間のアンバランスを解消することができる。

【0121】

実施の形態２．
本実施の形態では、直流電圧Ｖｄｃの増加するときと、直流電圧Ｖｄｃが下降するときとで、共通の電圧Ｖ２を閾値電圧として、スイッチＳＷを切り替える。

【0122】

図１２は、実施の形態２において、直流電圧Ｖｄｃが増加するときおよび減少するときの供給電力ＰＩＮの変化を表わす図である。図１２には、直流電圧Ｖｄｃが下限電圧ＶＬ以上のときの供給電力ＰＩＮが示されている。

【0123】

直流電圧ＶｄｃがＶ２未満のときには、スイッチＳＷがオンのため、限流抵抗回路８０の抵抗値はＲａである。その結果、直流電圧Ｖｄｃの増加とともに、供給電力ＰＩＮは、直線ＬＡ上を上昇する。

【0124】

直流電圧Ｖｄｃが増加してＶ２に達したときに、スイッチＳＷがオフとなるため、限流抵抗回路８０の抵抗値は（Ｒａ＋Ｒｂ）に増加する。その結果、直流電圧Ｖｄｃの増加とともに、供給電力ＰＩＮは、直線ＬＢ上を上昇する。これによって、実施の形態１と同様に余剰電力を抑制することができる。

【0125】

直流電圧ＶｄｃがＶ２を超えるときには、スイッチＳＷがオフのため、限流抵抗回路８０の抵抗値は（Ｒａ＋Ｒｂ）である。その結果、直流電圧Ｖｄｃの減少とともに、供給電力ＰＩＮは、直線ＬＢ上を下降する。

【0126】

直流電圧Ｖｄｃが減少してＶ２に達したときに、スイッチＳＷがオンとなるため、限流抵抗回路８０の抵抗値はＲａに減少する。その結果、直流電圧Ｖｄｃの減少とともに、供給電力ＰＩＮは、直線ＬＡ上を下降する。これによって、供給電力ＰＩＮを必要電力Ｐｏ以上にすることができる。

【0127】

以上のように、本実施の形態によれば、直流電圧Ｖｄｃの増加するときと、直流電圧Ｖｄｃが下降するときとで、共通の電圧Ｖ２をスイッチＳＷを切り替える閾値電圧とした場合でも、実施の形態１と同様に、直流電圧Ｖｄｃが低電圧のときの電源供給の確保と、直流電圧Ｖｄｃが高電圧のときの電力損失の抑制とを両立させることができる。

【0128】

実施の形態３．
実施の形態１では、直流電圧Ｖｄｃの減少時に、供給電力ＰＩＮの値が必要電力Ｐｏの値と一致するときの直流電圧Ｖｄｃを、直流電圧Ｖｄｃの減少時のスイッチＳＷの切替ポイントである閾値Ｖ２とした。そして、ヒステリシスを持たせるために、直流電圧Ｖｄｃの増加時のスイッチＳＷの切替ポイントをＶ２よりも大きなＶ１とした。ヒステリシスによって、不要な切替えが頻繁に起こるのを防止することができる。

【0129】

本実施の形態では、直流電圧Ｖｄｃの減少時のスイッチＳＷの切替ポイントである閾値Ｖ２を直流電圧Ｖｄｃの減少時に、供給電力ＰＩＮが必要電力Ｐｏと一致するときの直流電圧Ｖｄｃの値よりも大きな値に設定する。

【0130】

図１３は、実施の形態３において、直流電圧Ｖｄｃが増加するときの供給電力ＰＩＮの変化を表わす図である。図１４は、実施の形態３において、直流電圧Ｖｄｃが減少するときの供給電力ＰＩＮの変化を表わす図である。図１３および図１４には、直流電圧Ｖｄｃが下限電圧ＶＬ以上のときの供給電力ＰＩＮが示されている。

【0131】

直線ＬＡは、限流抵抗回路８０の抵抗値がＲａの場合における直流電圧Ｖｄｃに対する供給電力ＰＩＮの値を表わす。直線ＬＢは、限流抵抗回路８０の抵抗値が（Ｒａ＋Ｒｂ）の場合における直流電圧Ｖｄｃに対する供給電力ＰＩＮの値を表わす。直線ＬＢ上の供給電力ＰＩＮの値が必要電力Ｐｏの値と一致するときの直流電圧Ｖｄｃの値は、切替ポイントであるＶ２よりも小さい。Ｖ１は、Ｖ２よりも大きな値に設定されている。

【0132】

以上のように、本実施の形態によれば、実施の形態１と同様に、直流電圧Ｖｄｃが低電圧のときの電源供給の確保と、直流電圧Ｖｄｃが高電圧のときの電力損失の抑制とを両立させることができる。

【0133】

なお、上記の実施の形態では、主回路が、フルブリッジ回路により構成されるものとして説明したが、これに限定されるものではない。主回路が、ハーフブリッジ回路により構成されてもよい。

【0134】

また、上記の実施形態では、ＯＲ回路８９にゲートブロック信号ＧＢが入力されるものとしたが、ＯＲ回路８９にインバータを介してゲートデブロック信号ＤＥＢが入力されるものとしてもよい。

【0135】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0136】

１ 電力系統、１ｕ，１ｖ，１ｗ 送電線、２，３ 変圧器、４ 制御装置、５ 単位変換器、５ａ 第１端子、５ｂ 第２端子、１１〜１４ スイッチング素子、１５，５１ コンデンサ、１８ 励磁コイル、３０ 主回路、３２ 制御回路、４０，４２ 駆動回路、４４ スイッチ操作回路、４６，５２ 電圧センサ、４８ Ｉ／Ｆ回路、５０ 電源、５３ 過充電抑制制御回路、５４ 過充電抑制回路、５５ 起動／停止回路、５６ 電源回路、５００ 制御部、５０１，５０２ 入力端子、８０，８０−１，８０−２ 限流抵抗回路、８２ ＡＮＤ回路、８３ 電圧検出回路、８８，１８８−１，１８８−２ 抵抗切替回路、８９ ＯＲ回路、９０ 制御電源、Ａ１〜Ａ３ アーム、Ｃ１〜Ｃ３ 変流器、Ｄ１〜Ｄ４ ダイオード、Ｉｕｖ，Ｉｖｗ，Ｉｗｕ 交流電流、Ｌ１〜Ｌ３ リアクトル、ＮＬ，ＰＬ 直流ライン、Ｒ１〜Ｒ３ 限流抵抗器、Ｒ５，Ｒａ，Ｒｂ 抵抗、Ｓ１〜Ｓ８，ＳＷ，ＳＷ１，ＳＷ２ スイッチ、ＵＬ，ＶＬ，ＷＬ 交流ライン。

【要約】

複数の単位変換器の各々は、主回路（３０）と、制御装置から受信した制御信号に従って複数のスイッチング素子（１１〜１４）を制御するように構成された制御回路（３２）と、第１のコンデンサ（１５）の電圧を降圧して電源電圧を生成し、電源電圧を制御回路（３２）へ供給する電源（５０）と、主回路（３０）と電源（５０）との間に配置され、抵抗値が可変の限流抵抗回路（８０）とを備える。電源（５０）は、第２のコンデンサ（５１）と、過充電抑制回路（５４）と、電源回路（５６）と、制御部（５００）とを備える。制御部（５００）は、第２のコンデンサ（５１）の電圧の大きさに応じて、過充電抑制回路（５４）を制御する過充電抑制制御回路（５３）と、複数のスイッチング素子（１１〜１４）のすべてを非導通に固定するゲートブロック状態であるか否か、および第１のコンデンサ（１５）の電圧の大きさに応じて、限流抵抗回路（８０）の抵抗値を切り替える抵抗切替回路（８８）とを含む。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】