特許 6892221 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6892221

(24)【登録日】2021年5月31日

(45)【発行日】2021年6月23日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 27/146 20060101AFI20210614BHJP

   H01L 21/8234 20060101ALI20210614BHJP

   H01L 27/06 20060101ALI20210614BHJP

   H01L 27/14 20060101ALI20210614BHJP

   H01L 31/10 20060101ALI20210614BHJP

【ＦＩ】

   H01L27/146 A

   H01L27/06 102A

   H01L27/14

   H01L31/10 A

【請求項の数】6

【全頁数】11

(21)【出願番号】特願2016-42297(P2016-42297)

(22)【出願日】2016年3月4日

(65)【公開番号】特開2017-157788(P2017-157788A)

(43)【公開日】2017年9月7日

【審査請求日】2019年1月11日

【審判番号】不服2020-13649(P2020-13649/J1)

【審判請求日】2020年9月30日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】二木 俊郎

【合議体】

【審判長】 恩田 春香

【審判官】 小田 浩

【審判官】 小川 将之

(56)【参考文献】

【文献】 特開２００７−０２７７４８（ＪＰ，Ａ）

【文献】 特開２００５−２９４５５４（ＪＰ，Ａ）

【文献】 特開２０１４−１５４７９３（ＪＰ，Ａ）

【文献】 特開２０１５−１０９３４３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１４６

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ３１／１０

(57)【特許請求の範囲】

【請求項1】

受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する第三の工程と、
前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、
前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、
前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程と、
前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する第七の工程と、
前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる第八の工程と、を備えることを特徴とする半導体装置の製造方法。

【請求項2】

前記第二の熱酸化膜は、前記ゲート電極の上面及び側面にも形成されることを特徴とする請求項１に記載の半導体装置の製造方法。

【請求項3】

前記イオン注入により前記ＭＯＳトランジスタ形成領域にも前記不純物が注入され、前記ＭＯＳトランジスタのＬＤＤ領域が形成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。

【請求項4】

受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳ
トランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する第三の工程と、
前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、
前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、
前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程と、
前記不純物領域の形成後に、前記第二の熱酸化膜上に、前記第二の熱酸化膜に接して第一の絶縁膜を形成する第七の工程と、
前記第一の絶縁膜上に第二の絶縁膜を形成する第八の工程と、
前記第一の絶縁膜をエッチングストッパとして異方性エッチングを行い、前記ＭＯＳトランジスタのゲート電極の側面上に前記第二の絶縁膜からなるサイドウォールを形成する第九の工程と、を備えることを特徴とする半導体装置の製造方法。

【請求項5】

前記不純物領域の前記シリコン基板の最表面における不純物濃度が１０^１９ｃｍ^−３以上であり、前記不純物領域の不純物濃度が１０^１７ｃｍ^−３以下となる前記シリコン基板表面からの深さが１００ｎｍ以下であることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。

【請求項6】

前記第二の熱酸化膜の厚さが３０ｎｍ以下であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関し、特に、紫外線のような短波長の光を検出するための半導体受光素子とＭＯＳトランジスタを同一シリコン基板上に形成する半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体受光素子には様々な種類があるが、その中でもシリコン基板を用いた受光素子は、ＭＯＳトランジスタなどを用いた集積回路を同一基板上に作製することにより、受光から信号処理まで一つのチップ上で行うことができるため、多くの用途で使用されている。

【0003】

しかし、シリコンにおける光の浸入深さ（シリコンに入射した光の強度が吸収により１／ｅに減衰する深さ）は、図７のような波長依存性をもっており、紫外線（ＵＶＡ：３２０〜４００ｎｍ、ＵＶＢ：２８０〜３２０ｎｍ）の場合、数ｎｍ〜数十ｎｍの領域で大部分の光が吸収されてしまう。このような特徴をもつシリコンを用いて紫外線を検出するための構造は、特許文献１や非特許文献１に示されている。

【0004】

具体的には、紫外線照射により発生した電子・正孔対を光電流として検出するために、ｐｎ接合の深さを数十〜１００ｎｍ程度に浅くする。また、シリコン最表面の不純物濃度を１０¹⁹ｃｍ^-3以上にし、且つ、深さ方向に対して濃度が徐々に低下する不純物プロファイルにすることで濃度勾配による電界を生じさせ、電子・正孔対を効率的に分離させて光電流が得られるようにする。

【0005】

さらに、このようなシリコン受光素子構造では、非特許文献２に記載されているように、紫外線照射によってシリコン上の絶縁膜に電荷がトラップされると、ｐｎ接合のバンド構造に影響が及んで、受光素子の感度特性が変動してしまうことが懸念される。このためシリコン表面に接する絶縁膜は電荷トラップの少ないシリコン熱酸化膜にする必要がある。シリコン最表面の不純物濃度を高濃度にすることは、絶縁膜中の固定電荷の影響を遮蔽するという利点もある。

【0006】

一方、シリコンを用いた紫外線受光素子をＭＯＳトランジスタと一緒に形成する従来の方法は、例えば特許文献２に開示されている。図８及び図９は、従来の製造方法を工程順に示す断面図である。図において、ＰＤは受光素子を形成する受光素子形成領域、ＴＲはＰＭＯＳトランジスタを形成するＭＯＳトランジスタ形成領域を表す。

【0007】

まず、図８（ａ）に示すように、ｐ型のシリコン基板１０１の表面にＮｗｅｌｌ領域１０２、素子分離領域１０３を形成し、必要に応じてトランジスタの閾値電圧を調節するためのイオン注入を行った後、ゲート酸化膜１０４を熱酸化により形成する。
次に、図８（ｂ）に示すように、ゲート電極材料であるポリシリコン膜１０５を堆積し、エッチングによりパターニングして、ゲート電極１０６を形成する（図８（ｃ））。

【0008】

その後、受光素子形成領域ＰＤ上を第１のフォトレジスト膜（図示せず）でマスクした状態で、ＭＯＳトランジスタ形成領域ＴＲにイオン注入を行い、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１０９を形成する（図８（ｄ））。

【0009】

第１のフォトレジスト膜を除去した後、全面に絶縁膜１１０を堆積し（図９（ａ））、受光素子形成領域ＰＤ上のゲート酸化膜１０４が除去されないように、受光素子形成領域ＰＤを第２のフォトレジスト膜（図示せず）でマスクした状態で異方性エッチングを行う。これにより、ゲート電極１０６の側面にサイドウォール１１１が形成されるとともに、受光素子形成領域ＰＤにはゲート酸化膜１０４と絶縁膜１１０が残存する（図９（ｂ））。

【0010】

続いて、ＭＯＳトランジスタ形成領域ＴＲにイオン注入を行い、ソース・ドレイン領域１１２を形成する（図９（ｃ））。
その後、受光素子形成領域ＰＤに浅い接合を形成するためのイオン注入を行い、不純物領域１０８を形成する（図９（ｄ））。

【0011】

このように、従来の製造方法によれば、シリコンを用いたｐｎ接合を有する紫外線受光素子とＭＯＳトランジスタとを同一シリコン基板に一緒に形成することができる。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特許第５６９２８８０号公報

【特許文献2】特開２０１４−１５４７９３号公報

【非特許文献】

【0013】

【非特許文献1】ＩＴＥ Ｔｒａｎｓ． Ｏｎ ＭＴＡ Ｖｏｌ．２ Ｎｏ．２ ｐｐ．１２３−１３０ （２０１４）

【非特許文献2】ＳＰＩＥ−ＩＳ＆Ｔ／Ｖｏｌ． ８２９８ ８２９８０Ｍ−１〜８（２０１２）

【発明の概要】

【発明が解決しようとする課題】

【0014】

しかしながら、図８及び図９に示した従来の製造方法では、受光素子形成領域ＰＤのシリコン基板表面に直接接する絶縁膜は、熱酸化膜ではあるものの、ゲート電極形成のためのパターニング後に残ったゲート酸化膜１０４であることから、ゲートパターニング時のエッチングダメージなどによる膜質低下が懸念される。上述のとおり、受光素子の感度特性の変動を抑制するには、シリコン表面に接する絶縁膜は電荷トラップの少ないシリコン熱酸化膜である必要があるため、膜質の低下したゲート酸化膜１０４がシリコン表面に接している受光素子は、信頼性が低いものとなってしまう。

【0015】

また、サイドウォール１１１形成のために堆積する絶縁膜１１０は、一般的にゲート酸化膜１０４より厚い（例えば特許文献２では、ゲート酸化膜厚１０ｎｍ〜５０ｎｍ、サイドウォール用絶縁膜厚２００ｎｍ〜５００ｎｍ）ため、ゲート酸化膜１０４とサイドウォール用絶縁膜１１０の積層膜を通して受光素子形成領域ＰＤにイオン注入を行い、不純物領域１０８を所望の濃度とするためには、１０¹⁶ｃｍ^-2を超えるドーズ量が必要となる。このドーズ量を一度の注入で行うとレジストが焼きついてしまうなどの製造上の障害が懸念されるため、通常は二回以上に分けて注入することになり、スループットが低下する。また、接合深さも２００ｎｍ程度となってしまい、本来紫外線を感度よく検出するために必要な１００ｎｍ以下の浅い接合を実現するのは難しい。さらに、シリコン最表面の不純物濃度を１０¹⁹ｃｍ^-3以上にすることも困難である。

【0016】

本発明は、以上のような課題を解決するためになされたものであり、信頼性の高い受光素子とＭＯＳトランジスタとを同一シリコン基板に一緒に形成することが可能な半導体装置の製造方法を提供するものである。

【課題を解決するための手段】

【0017】

本発明の半導体装置の製造方法は、受光素子形成領域とＭＯＳトランジスタ形成領域とを有するシリコン基板表面にＭＯＳトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、前記ポリシリコン膜をパターニングして、前記ＭＯＳトランジスタ形成領域に前記ＭＯＳトランジスタのゲート電極を形成する第三の工程と、前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して不純物領域を形成する第六の工程とを備えることを特徴とする。

【発明の効果】

【0018】

本発明によれば、ゲート電極の下部以外の第一の熱酸化膜を除去した後、新たに第二の熱酸化膜を形成するため、受光素子形成領域のシリコン基板表面に直接接する絶縁膜をポリシリコン膜のパターニングによるエッチングダメージを受けていない良質な熱酸化膜にすることができる。また、第二の熱酸化膜の膜厚は、ゲート酸化膜の膜厚と関係なく自由に設定可能である。したがって、電荷トラップの少ない良質な第二の熱酸化膜を適切な厚さ（例えば厚さ３０ｎｍ以下）で形成し、かかる第二の熱酸化膜を通して受光素子形成領域にイオン注入を行って不純物領域を形成することにより、イオン注入のドーズ量を低く抑えることができ、且つ不純物領域のシリコン基板の最表面における不純物濃度が１０¹⁹ｃｍ^-3以上で、不純物領域の不純物濃度が１０¹⁷ｃｍ^-3以下となるシリコン基板表面からの深さが１００ｎｍ以下であるような浅い接合を有する信頼性の高い受光素子を形成することが可能となる。

【図面の簡単な説明】

【0019】

【図1】本発明の第一の実施形態の半導体装置の製造方法を工程順に示す断面図である。

【図2】本発明の第一の実施形態の半導体装置の製造方法を工程順に示す断面図である。

【図3】本発明の第二の実施形態の半導体装置の製造方法を工程順に示す断面図である。

【図4】本発明の第三の実施形態の半導体装置の製造方法を工程順に示す断面図である。

【図5】膜厚１０ｎｍの熱酸化膜を通してＢＦ₂を注入したときのボロンの濃度プロファイルを示す図である。

【図6】膜厚３０ｎｍの熱酸化膜を通してＢＦ₂を注入したときのボロンの濃度プロファイルを示す図である。

【図7】シリコンに光が入射したときに光が浸入する深さの波長依存性を示す図である。

【図8】従来の半導体装置の製造方法を工程順に示す断面図である。

【図9】従来の半導体装置の製造方法を工程順に示す断面図である。

【発明を実施するための形態】

【0020】

［第一の実施形態］
図１及び図２は、第一の実施形態の半導体装置の製造方法を工程順に示した断面図である。
図において、ＰＤは受光素子を形成する受光素子形成領域、ＴＲはＰＭＯＳトランジスタを形成するＭＯＳトランジスタ形成領域を表す。

【0021】

まず、図１（ａ）に示すように、ｐ型のシリコン基板１の表面にＮｗｅｌｌ領域２、素子分離領域３を形成し、必要に応じてトランジスタの閾値電圧を調節するためのイオン注入を行う。
その後、シリコン基板１の全面を熱酸化することによりゲート酸化膜（「第一の熱酸化膜）ともいう）４を形成する。ゲート酸化膜の厚さは、例えば１０ｎｍである。

【0022】

次に、ゲート電極材料であるポリシリコン膜５を堆積し（図１（ｂ）)、これをエッチングによりパターニングして、ゲート電極６を形成する。ここで、エッチング後に残った異物などを取り除くため、ウエット処理を行い、ゲート電極６の下部以外の領域のゲート酸化膜４を除去する（図１（ｃ））。

【0023】

その後、全面を熱酸化することにより、シリコン基板１の表面、ゲート電極の側面及び上面上に熱酸化膜（「第二の熱酸化膜）ともいう）７を形成する（図１（ｄ））。この熱酸化膜７の厚さは、例えば受光素子形成領域ＰＤ上で１０ｎｍである。なお、この工程において、ゲート電極の側面を熱酸化することは、ゲート電極パターニング時のエッチングダメージの除去、後の工程のソース・ドレイン領域形成用のイオン注入におけるゲート電極の突き抜け防止などの役割を担う。

【0024】

次に、熱酸化膜７を通して受光素子形成領域ＰＤのＮｗｅｌｌ領域２にｐ型不純物のイオン注入を行い、ｐ型不純物領域８を形成する（図１（ｅ））。この注入条件は、例えばＢＦ₂，１０ｋｅＶ，５．０×１０¹³ｃｍ^-2である。これにより、浅いｐｎ接合が形成される。ここで、熱酸化膜７は、ゲート酸化膜（第一の熱酸化膜）４ではなく、ゲート酸化膜４を除去した後、新たに形成した熱酸化膜であることから、エッチングダメージ等を受けていない。さらに、熱酸化膜７の上に他の絶縁膜が形成されていない状態でイオン注入を行うことができる。

【0025】

したがって、イオン注入のドーズ量を上記のように低く抑えることができ、且つ不純物領域のシリコン基板の最表面における不純物濃度が１０¹⁹ｃｍ^-3以上で、不純物領域の不純物濃度が１０¹⁷ｃｍ^-3以下となるシリコン基板表面からの深さが１００ｎｍ以下であるような浅い接合を有する信頼性の高い受光素子を形成することが可能となる。
続いて、ＭＯＳトランジスタ形成領域ＴＲにｐ型不純物のイオン注入を行い、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域９を形成する（図２（ａ））。

【0026】

次に、全面に絶縁膜１０を堆積する（図２（ｂ））。この絶縁膜１０の厚さは例えば３００ｎｍである。続いて、受光素子形成領域ＰＤをレジストからなるマスク層Ｒで覆った状態で異方性エッチングを行い、ゲート電極６の側面にサイドウォール１１を形成する（図２（ｃ））。この時、ＭＯＳトランジスタ形成領域ＴＲのＬＤＤ領域９表面は熱酸化膜７まで除去されるが、受光素子形成領域ＰＤはマスク層Ｒで覆われているため絶縁膜１０が残存し、これにより、シリコン基板表面に直接接している熱酸化膜７にエッチングダメージが入りにくくなる。

【0027】

その後、図２（ｄ）に示すように、ＭＯＳトランジスタ形成領域ＴＲにｐ型不純物のイオン注入を行い、ソース・ドレイン領域１２を形成する。そして、受光素子形成領域ＰＤの浅い接合が損なわれないよう、例えば９５０℃、１秒といった高温短時間の活性化アニールを行う。

【0028】

上記のようにして形成された受光素子形成領域ＰＤのボロンの濃度プロファイルを図５に示す。上述のとおり、受光素子形成領域ＰＤ上の熱酸化膜７の厚さは１０ｎｍ、イオン注入条件は、ＢＦ₂，１０ｋｅＶ，５．０×１０¹³ｃｍ^-2である。

【0029】

図５に示すように、シリコン最表面のボロン濃度は２×１０¹⁹ｃｍ^-3、ボロン濃度が１０¹⁷ｃｍ^-3以下となるシリコン表面からの深さは５５ｎｍであり、紫外線を高感度で検出するために必要な不純物プロファイルが実現できている。

【0030】

このように、本実施形態によれば、不純物領域８形成のためのイオン注入のドーズ量は１０¹³ｃｍ^-2台であるため、従来の製造方法において生じるような製造上の障害をともなうことなく、ＭＯＳトランジスタの製造工程と整合した製造方法により、図５に示すような不純物プロファイルを有する信頼性の高い受光素子をＭＯＳトランジスタと一緒に形成することが可能となる。

【0031】

［第二の実施形態］
本発明の第二の実施形態の製造方法を説明するための工程断面図を図３に示す。図３（ａ）は図１（ｄ）と同一の工程を示しており、この工程までは第一の実施形態と同様であるため、説明を省略する。ただし、本実施形態では、熱酸化膜７の厚さを第一の実施形態よりも厚く、３０ｎｍとしている。

【0032】

かかる状態で、図３（ｂ）に示すように受光素子形成領域ＰＤに浅い接合形成用のイオン注入を行う。イオン注入条件は、例えばＢＦ₂，１５ｋｅＶ，５．３×１０¹⁴ｃｍ^-2である。このイオン注入は、ＭＯＳトランジスタ形成領域ＴＲにも同時に行われてＬＤＤ領域９が形成される。
図３（ｂ）の工程の後は、図２（ｂ）以降と同じ工程を経ることにより、ＰＭＯＳトランジスタと受光素子を同一シリコン表面上に形成することができる。

【0033】

本実施形態の手法を用いると、受光素子形成領域ＰＤの不純物領域８の形成、すなわち浅い接合形成用のイオン注入がＭＯＳトランジスタのＬＤＤ領域９形成用のイオン注入を兼ねるため、第一の実施形態と比べて工程数を削減することができる。

【0034】

本実施形態における受光素子形成領域ＰＤのボロンの濃度プロファイルを図６に示す。上述のとおり、受光素子形成領域ＰＤ上の熱酸化膜７の厚さは３０ｎｍ、イオン注入条件はＢＦ₂，１５ｋｅＶ，５．０×１０¹⁴ｃｍ^-2である。

【0035】

図６に示すように、シリコン最表面のボロン濃度は２×１０¹⁹ｃｍ^-3、ボロン濃度が１０¹⁷ｃｍ^-3以下となるシリコン表面からの深さは６５ｎｍであり、紫外線を高感度で検出するために必要な不純物プロファイルが実現できている。

【0036】

図５及び図６からわかるように、酸化膜を通してイオン注入を行う場合、酸化膜厚を１０ｎｍから３０ｎｍに変えると、シリコン最表面のボロン濃度を１０¹⁹ｃｍ^-3以上にするために、注入ドーズ量を一桁大きくする必要がある。また酸化膜を厚くすると注入エネルギーも上げる必要があり、浅い接合を制御性良く形成することが困難となる。このため酸化膜の厚さは３０ｎｍ以下にすることが望ましい。

【0037】

［第三の実施形態］
本発明の第三の実施形態の製造方法を説明するための工程断面図を図４に示す。図４（ａ）は図２（ａ）と同一の工程を示しており、この工程までは第一の実施形態と同様であるため、説明を省略する。

【0038】

次に、図４（ｂ）に示すように、サイドウォール形成用の絶縁膜１０ａ及び１０ｂを堆積する。ここで、絶縁膜１０ａは厚さ２０ｎｍのシリコン窒化膜、絶縁膜１０ｂは厚さ２８０ｎｍのシリコン酸化膜である。また、受光素子形成領域表面上の熱酸化膜７の厚さは３０ｎｍ以下である。

【0039】

続いて、図４（ｃ）に示すように、異方性エッチングを用いてゲート電極の側面上に絶縁膜（シリコン酸化膜）１０ｂからなるサイドウォール１１ｂを形成する。この時、酸化膜のエッチングレートは速く、窒化膜のエッチングレートは遅いエッチング条件を用いることにより、絶縁膜（シリコン窒化膜）１０ａはエッチングストッパとして残る。このようにすることで、受光素子形成領域ＰＤのシリコン表面に直接接している熱酸化膜７に対するエッチングダメージを低減することができる。サイドウォール１１ｂ形成後はイオン注入を行ってソース・ドレイン領域１２を形成する（図４（ｄ））。
以上により、同一シリコン基板上にＭＯＳトランジスタと受光素子を一緒に形成することができる。

【0040】

本実施形態の手法を用いると、サイドウォール１１ｂ形成時に、受光素子形成領域ＰＤ上の絶縁膜をレジストで覆う必要がないので、工程数を削減することができる。なお、本実施形態では窒化膜１０ａと酸化膜１０ｂの積層構造を用いているが、窒化膜がシリコン表面近くに存在すると、電荷トラップとして作用し、受光素子特性やＭＯＳトランジスタ特性に影響を及ぼす場合がある。そのような場合は、酸化膜／窒化膜／酸化膜のような三層以上の構造にすることも可能である。

【0041】

また受光素子形成領域ＰＤ上に存在する窒化膜と酸化膜との積層構造は、それぞれの膜厚を最適設計することにより、特定の光の波長に対して選択的に透過率を高くすることができるので、特定の波長に高い感度をもつ受光素子を作製することも可能となる。

【0042】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記各実施形態においては、Ｎｗｅｌｌ領域にＰＭＯＳトランジスタと最表面がｐ型となる受光素子を作製する例を示したが、Ｐｗｅｌｌ領域にＮＭＯＳトランジスタと最表面がｎ型となる受光素子を作製することももちろん可能である。この場合、砒素、リン、アンチモンなどのイオン種を浅いｐｎ接合を形成するためのイオン注入に用いる。
また、上記各実施形態では、イオン注入のイオン種にＢＦ₂を用いたが、ボロン単体やボロンを含むクラスターイオン等をイオン注入に用いてもよい。

【符号の説明】

【0043】

１ シリコン基板
２ Ｎｗｅｌｌ領域
３ 素子分離領域
４ ゲート酸化膜
５ ポリシリコン膜
６ ゲート電極
７ 熱酸化膜
８ 不純物領域
９ ＬＤＤ領域
１０，１０ａ，１０ｂ 絶縁膜
１１，１１ｂ サイドウォール
１２ ソース・ドレイン領域
Ｒ マスク層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】