特許 6896063 イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6896063

(24)【登録日】2021年6月10日

(45)【発行日】2021年6月30日

(54)【発明の名称】イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長

(51)【国際特許分類】

   H01L 21/338 20060101AFI20210621BHJP

   H01L 29/778 20060101ALI20210621BHJP

   H01L 29/812 20060101ALI20210621BHJP

   H01L 21/20 20060101ALI20210621BHJP

   H01L 21/265 20060101ALI20210621BHJP

   H01L 29/872 20060101ALI20210621BHJP

   H01L 21/329 20060101ALI20210621BHJP

   H01L 29/868 20060101ALI20210621BHJP

   H01L 29/861 20060101ALI20210621BHJP

【ＦＩ】

   H01L29/80 H

   H01L21/20

   H01L21/265 H

   H01L21/265 J

   H01L29/86 301D

   H01L29/86 301P

   H01L29/91 A

   H01L29/91 F

【請求項の数】13

【全頁数】12

(21)【出願番号】特願2019-508190(P2019-508190)

(86)(22)【出願日】2017年8月2日

(65)【公表番号】特表2019-528571(P2019-528571A)

(43)【公表日】2019年10月10日

(86)【国際出願番号】US2017045010

(87)【国際公開番号】WO2018034840

(87)【国際公開日】20180222

【審査請求日】2019年2月15日

(31)【優先権主張番号】62/376,722

(32)【優先日】2016年8月18日

(33)【優先権主張国】US

【前置審査】

(73)【特許権者】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】ファン，キウチュル

(72)【発明者】

【氏名】シュルツ，ブライアン，ディー．

(72)【発明者】

【氏名】カー，アマンダ

【審査官】 綿引 隆

(56)【参考文献】

【文献】 特開２０１０−２３８７５２（ＪＰ，Ａ）

【文献】 特開２０１４−０２２７５２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／８７２

Ｈ０１Ｌ ２１／２０

Ｈ０１Ｌ ２１／２６５

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／３３８

(57)【特許請求の範囲】

【請求項1】

半導体構造を形成する方法であって、
表面上にバッファ層を有する単結晶基板を用意することであり、前記バッファ層の下部はその中に、炭素、鉄、又はベリリウムをドープされており、前記バッファ層の上部は、アンドープであり、ある抵抗率の度合いを有する、用意することと、
前記バッファ層の前記上部の前記抵抗率の度合いを増加させることであり、前記バッファ層に、窒素イオンであるドーパントをイオン注入することを有する、増加させることと、
前記イオン注入されたバッファ層上に、チャネル層と該チャネル層上に形成されるバリア層とを有する半導体層を形成することと、
を有する方法。

【請求項2】

前記半導体層は、前記イオン注入されたバッファ層の表面上に形成され、前記半導体層は、前記イオン注入されたバッファ層の前記表面と同じ面内格子構造を有する、請求項１に記載の方法。

【請求項3】

前記バッファ層はＩＩＩ族窒化物である、請求項１に記載の方法。

【請求項4】

前記半導体層はワイドバンドギャップ半導体層である、請求項１又は３に記載の方法。

【請求項5】

前記基板は結晶学的格子構造を有し、前記半導体層は結晶学的格子構造を有し、前記バッファ層は、前記基板の前記結晶学的格子構造と前記半導体層の前記結晶学的格子構造との間の整合をもたらす、請求項１又は３に記載の方法。

【請求項6】

前記イオン注入に先立って、前記バッファ層上にイオン注入保護層が形成され、前記ドーパントをイオン注入することは、前記ドーパントが前記イオン注入保護層を通り抜けるようにして、前記バッファ層に前記ドーパントを注入する、請求項１又は３に記載の方法。

【請求項7】

前記イオン注入の後に前記イオン注入保護層が除去され、露出された前記バッファ層上に前記半導体層が形成される、請求項６に記載の方法。

【請求項8】

前記ワイドバンドギャップ半導体層内に高電子移動度トランジスタを形成すること、を含む請求項４に記載の方法。

【請求項9】

半導体構造を形成する方法であって、
表面上にバッファ層を有する単結晶基板を用意することであり、前記バッファ層の下部はその中に、炭素、鉄、又はベリリウムをドープされており、前記バッファ層の上部はアンドープである、用意することと、
前記バッファ層の前記上部の抵抗率を増加させることであり、
前記バッファ層上にイオン注入保護層を設けることと、
前記バッファ層に、窒素イオンであるドーパントをイオン注入することと、
前記イオン注入保護層を除去して前記バッファ層を露出させることと、
を有する、増加させることと、
前記イオン注入されたバッファ層上に、チャネル層と該チャネル層上に形成されるバリア層とを有する結晶半導体層を形成することと
を有し、
前記バッファ層の前記上部の前記抵抗率が前記イオン注入によって増加される、
方法。

【請求項10】

単結晶基板と、
前記基板の表面上のバッファ層と、
前記バッファ層上に形成された、チャネル層と該チャネル層上に形成されたバリア層とを有する半導体層と、
を有し、
前記バッファ層の上部は、イオン注入された窒素イオンである抵抗性ドーパントを有し、前記バッファ層の下部はその中に、炭素、鉄、又はベリリウムをドープされている、
半導体構造体。

【請求項11】

前記バッファ層はＩＩＩ族窒化物である、請求項１０に記載の構造体。

【請求項12】

前記半導体層はワイドバンドギャップ半導体層である、請求項１１に記載の構造体。

【請求項13】

前記ワイドバンドギャップ半導体層内に高電子移動度トランジスタを含む、請求項１２に記載の構造体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、ＩＩＩ族窒化物バッファ層を有する方法及び構造に関し、より具体的には、高抵抗ＩＩＩ族窒化物バッファ層を有する方法及び構造に関する。

【背景技術】

【0002】

技術的に知られているように、数多くの半導体デバイスにＩＩＩ族窒化物が使用されている。ＩＩＩ族窒化物は、窒化インジウム（ＩｎＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、及び、Ｉｎ_ｘ（Ａｌ_ｙＧａ_１−ｙ）_１−ｘＮ（ただし、０≦ｘ≦１、０≦ｙ≦１）及びＢ_ｚ（Ｉｎ_ｘ（Ａｌ_ｙＧａ_１−ｙ）_１−ｘ）_１−ｚＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）を含め、それらの関連合金の全てを含む材料系列である。電子デバイスは、しばしば、２つの異なるＩＩＩ族窒化物材料が共にエピタキシャル接合されるときに起こって、得られるヘテロ接合に電気的に活性なキャリアを生成する分極不整合を利用するように、ＩＩＩ族窒化物材料を使用する。

【0003】

技術的に知られているように、数多くの用途において、これらのＩＩＩ族窒化物は、シリコンカーバイド（ＳｉＣ）、シリコン（Ｓｉ）、又はサファイア（Ａｌ_２Ｏ_３）基板などの単結晶基板の上に成長される。基板の結晶学的格子構造とＩＩＩ族窒化物の結晶学的格子構造との間の結晶学的格子構造の不一致のために、ＩＩＩ族窒化物のエピタキシャル成長中にミスフィット転位が形成して、エピタキシャル層内の歪みを低減させ、ＩＩＩ族窒化物の面内格子パラメータがそのバルク格子構造に向かって緩和することを可能にする。電気的用途では、典型的に、材料が緩和することを可能にし、成長プロセス中に可能な限り多く欠陥を抑制するために、活性デバイス領域が成長される前に、１つ以上のＩＩＩ族窒化物材料からなるバッファ層が、１ミクロンを超える厚さで基板上に成長される。

【0004】

バッファ層は、基板と結晶半導体デバイス層との間に成長される遷移層であり、基板界面でのミスフィット転位に由来する結晶学的欠陥が結晶半導体デバイス層に伝播することを最小限に抑えるものである。格子不整合に起因するバッファ層内の転位の減少は、後に結晶半導体デバイス層から製造されるトランジスタの性能及び信頼性の双方にとって重要である。

【0005】

技術的に知られているように、数多くの用途において、結晶半導体デバイス層はワイドバンドギャップ半導体材料からなる。ワイドバンドギャップとは、電子が２つの準位の間で切り替わるときに半導体作用を生み出すエネルギー準位の差を参照してのものである。例えば、シリコン及びその他の一般的な非ワイドバンドギャップ材料は０．５−１．５電子ボルト（ｅＶ）程度のバンドギャップを持つのに対して、ワイドバンドギャップ材料は対照的に、典型的に２−６．２ｅＶ程度のバンドギャップを持つ。ワイドバンドギャップＩＩＩ族窒化物半導体材料の例は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、及び窒化インジウムアルミニウム（ＩｎＡｌＮ）を含む。

【0006】

ここでも、基板とワイドバンドギャップ半導体材料との間の結晶学的格子構造の不一致のために、２つの格子構造間で遷移するようにバッファ層が使用される。バッファ層は、１層以上の材料を含むことができ、例えばＳｉＣ、Ｓｉ、又はサファイアなどの基板の上に成長されせた、例えば窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、又は窒化インジウムガリウム（ＩｎＧａＮ）などの層を含み得る。

【0007】

これらのワイドバンドギャップ材料が成長されることになる表面における格子整合バッファ層の結晶品質は、これらのワイドバンドギャップ材料を用いて構築される電気回路及びデバイスの性能及び信頼性の双方にとって重要である。基板とワイドバンドギャップ材料との間の格子不整合は結晶欠陥を引き起こす。基板とワイドバンドギャップ材料との間に遷移層としてバッファ層が成長され、それが、構築される例えばトランジスタ及びダイオードなどの能動電気コンポーネント用のワイドバンドギャップ材料への結晶欠陥の伝播を最小化する。バッファ層における欠陥はまた、多くの用途において望ましくないものである電気的に活性なキャリアを生じさせ得る。故に、活性ワイドバンドギャップ材料層に結晶欠陥が伝播するのを防ぐとともに高い抵抗率を有するバッファ層を成長させることが重要である。

【0008】

これまた技術的に知られているように、乏しい品質のバッファ層は、トランジスタの動作において当該バッファ層が十分に高い抵抗率を有していない場合、ワイドバンドギャップ半導体へのリーク電流の経路を提供してしまい得る。より具体的には、欠陥密度を低減することに加えて、上述のように、バッファ層はまた、無線周波数（ＲＦ）用途用のトランジスタを含む多くの用途において、高い電気抵抗率を有する必要がある。上述のように、例えばトランジスタなどの電子デバイスの動作においてバッファ層が十分に高い抵抗率を有していない場合、バッファ層は、結晶半導体デバイス層の先へのリーク電流の経路を提供してしまい得る。バッファ層のエピタキシャル成長中に、例えばＦｅ（鉄）、Ｂｅ（ベリリウム）、及びＣ（炭素）などの不純物ドーパントをバッファ層に導入することによってなど、バッファ層に十分な抵抗率を与える試みが為されてきた。これらの不純物は、バッファ層の導電率を低下させ得るが、それとともに、結晶半導体デバイス層内のキャリア濃度を低下させることによって、又はデバイス動作中の望ましくない電荷トラッピングによって、結晶半導体デバイス層から製造されるデバイスの電気性能に悪影響を及ぼし得る。

【0009】

バッファ層及び結晶半導体層は、分子線エピタキシー（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）、及び化学ビームエピタキシー（ＣＢＥ）を含め、エピタキシャル結晶材料層を生み出す幾つかの技術によって成長されることができる。再現可能な高品質バッファ層材料を成長させるためには、例えば基板温度、バッファ層の組成、バッファ層の厚さ、及び不純物ドーピングレベルなど、ＭＢＥ、ＭＯＣＶＤ、又はＣＢＥを用いて必要とされる成長条件が重要である。

【発明の概要】

【0010】

本開示によれば、方法が提供され、当該方法は、表面上にバッファ層を有する単結晶基板を用意することであり、上記バッファ層は、ある抵抗率の度合いを有する、用意することと、上記バッファ層の上記抵抗率の度合いを増加させることであり、上記バッファ層にドーパントをイオン注入することを有する、増加させることと、上記イオン注入されたバッファ層上に半導体層を形成することとを有する。

【0011】

一実施形態において、上記半導体層はワイドバンドギャップ半導体層である。

【0012】

一実施形態において、上記基板は結晶学的格子構造を有し、上記半導体層は結晶学的格子構造を有し、上記バッファ層は、上記基板の上記結晶学的格子構造と上記半導体層の上記結晶学的格子構造との間の整合をもたらす。

【0013】

一実施形態において、上記イオン注入に先立って、上記バッファ層上にイオン注入保護層が形成され、上記ドーパントをイオン注入することは、上記ドーパントが上記イオン注入保護層を通り抜けるようにして、上記バッファ層に上記ドーパントを注入する。

【0014】

一実施形態において、上記イオン注入の後に上記イオン注入保護層が除去され、露出された上記バッファ層上に上記半導体層が形成される。

【0015】

一実施形態において、上記バッファ層はＩＩＩ族窒化物である。

【0016】

一実施形態において、上記半導体層はワイドバンドギャップ半導体層である。

【0017】

一実施形態において、上記ワイドバンドギャップ半導体材料内に高電子移動度トランジスタが形成される。

【0018】

一実施形態において、半導体構造体が提供され、当該構造体は、単結晶基板と、上記基板の表面上のバッファ層であり、その中にイオン注入された抵抗性ドーパントを有するバッファ層と、上記イオン注入されたバッファ層上に配置された半導体層とを有する。

【0019】

このような方法では、イオン注入を用いることによって、バッファ層が高抵抗材料へと転換され得る。これは特に、ワイドバンドギャップ材料上に構築されたトランジスタの動作中にバッファ材料を通るリーク電流を最小化するのに有用である。イオン注入技術は現在、イオン注入された領域が高抵抗になるので、能動トランジスタを構築する活性領域を電気絶縁するため、及び能動トランジスタ間でのクロストークを防止するために使用されているが、本発明者が認識したことには、トランジスタの下方のバッファ層に対して使用されるイオン注入が効果的であり、それが、バッファ層を高抵抗の格子整合層へと転換する有利な方法を提供する。本発明者が認識したことには、イオン注入を用いることで、ＩＩＩ族窒化物の結晶構造を有意に変えることなく、ＩＩＩ族窒化物の抵抗率を大いに高めることができ、電気絶縁性のイオン注入されたＩＩＩ族窒化物材料の表面上に単結晶半導体層をエピタキシャル成長させることが可能となる。ここに開示される方法は、バッファ層を作り出す際の更なる許容度を提供する。何故なら、イオン注入は、バッファ層が例えばミスフィット転位などの高い欠陥密度を有する（これは、イオン注入なしでは、望ましくなく導電性となる）かどうかにかかわらずに、バッファ層材料を高抵抗材料に転換するからである。イオン注入は、バッファ層の表面より下のバッファ層の材料を損傷させ得るが、バッファ層から頂面は、それを後続のエピタキシャル成長に許容可能にするのに十分な原子オーダーのものである。故に、例えばＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、又はＩｎＧａＮなどのエピタキシャル単結晶ＩＩＩ族窒化物膜をバッファ層の上に成長させることができる。

【0020】

このような方法では、バッファ層材料の品質にかかわらずに、イオン注入がバッファ層材料を高抵抗に転換するので、ドープされたバッファ層が比較的単純で再現可能なプロセスで形成されて、高抵抗バッファ層を生成する。

【0021】

本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。

【図面の簡単な説明】

【0022】

【図1A】図１Ａ−１Ｅは、本開示に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図1B】図１Ａ−１Ｅは、本開示に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図1C】図１Ａ−１Ｅは、本開示に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図1D】図１Ａ−１Ｅは、本開示に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図1E】図１Ａ−１Ｅは、本開示に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図1F】本開示に従った、図１Ｅに示した構造の更に詳細な断面図である。

【図2A】図２Ａ−２Ｃは、本開示の他の一実施形態に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図2B】図２Ａ−２Ｃは、本開示の他の一実施形態に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【図2C】図２Ａ−２Ｃは、本開示の他の一実施形態に従った製造方法の様々な段階における、基板の結晶学的格子構造を半導体層の結晶学的格子構造まで遷移させるバッファ層を基板と半導体材料との間に配置した、基板上に半導体材料を有する構造の概略断面図である。

【0023】

様々な図中の似通った参照符号は同様の要素を指し示している。

【発明を実施するための形態】

【0024】

次いで、図１Ａを参照するに、ここでは例えばシリコンカーバイド（ＳｉＣ）、シリコン（Ｓｉ）又はサファイア（Ａｌ_２Ｏ_３）である単結晶基板１２が、単結晶基板１２の上面にエピタキシャルに堆積された単結晶のバッファ層１４を有している。バッファ層１４は、例えば窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などの１つ以上のＩＩＩ族窒化物材料を有し得るとともに、単結晶基板１２の頂部に形成され得る。バッファ層１４は、しばしば、材料が緩和することを可能にし、成長プロセス中に可能な限り多く欠陥を抑制するために、１ミクロンを超える厚さで成長される。ここでは、バッファ層１４は、例えば窒化ガリウム（ＧａＮ）であり、例えばバックグラウンド電子キャリア濃度を例えば１０^１５−１０^１６／ｃｍ^３のオーダーで有する。

【0025】

バッファ層１４の上面の表面上にイオン注入保護層１６が堆積されている。イオン注入保護層１６は、インサイチュ又はエクスサイチュで成長させることができ、また、エッチングプロセスにより選択的に除去されることが可能な任意の材料とすることができる。ここでは、例えば、イオン注入保護層１６は、窒化シリコン（ＳｉＮ_ｘ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（ＡｌＯ_ｘ）、又は二酸化シリコン（ＳｉＯ_２）である。イオン注入保護層１６は、例えばＭＢＥ、ＣＶＤ、電子ビーム、スパッタリング、又はＡＬＤといった任意の堆積技術によって堆積することができる。

【0026】

次いで、図１Ｂを参照するに、図１Ａに示した構造の上面が、イオン注入プロセス１７（矢印によって示される）にかけられ、ここでは例えばＮ^＋又はＮ^＋＋（窒素イオン）であるイオンが注入され、ここでは例えば１０^２０−１０^２１／ｃｍ^３のオーダーでバッファ層内に電気的に補償する欠陥を作り出すことによって、バッファ層１４の抵抗率が、より高い抵抗率のバッファ層１４’まで増加させる。これは、バッファ層１４の抵抗率を一桁以上の大きさで増加させる。例えば、これと同じ注入は、Ｓｉ（１１１）基板上での成長中にＳｉ原子でドープされた１００ｎｍのＧａＮバッファの抵抗率を、４０オーム／スクエアのシート抵抗率から、Ｓｉ（１１１）基板からの抵抗率の寄与のために測定限界である３０，０００オーム／スクエアよりも高くまで増加させることができる。イオンの大部分は、イオン注入保護層１６を貫いてバッファ層１４に注入される。注入中に注入エネルギー及び窒素ドーズ量を変えることによって、バッファ層１４の上部に均一な欠陥分布が得られる。注入の最大深さは最大注入エネルギーによって決定され、ここでは例えば、イオンは、この例において、バッファ層１４の表面の下およそ６００ｎｍの深さまで均一に注入される。バッファ層１４の注入領域の抵抗率は、注入されたイオンにより高められ、注入されたイオンのドーズ量の関数である。

【0027】

なお、イオン注入は、ＩＩＩ族窒化物バッファ層１４内に欠陥及び無秩序さを作り出し、注入ドーズ量とともに格子損傷が増加する。ＩＩＩ族窒化物バッファ層１４の表面も、この窒素注入によって幾らかの損傷を被ることが予期されるが、損傷の程度は、例えばイオンサイズ、ドーズ量、及び注入エネルギーなどの注入条件に依存する。数１００ｋｅＶ程度の中程度のエネルギーレベルでの窒素のような軽い元素の注入では、注入されたバッファ１４’上でのエピタキシャル成長に必要な長距離の結晶性又は原子配列を変えるのに十分でない。なお、このイオン注入は、バッファ層１４’の頂部から基板１２内まで延びてもよいし、あるいは、バッファ層１４’の頂部からバッファ層１４’内の領域まで部分的にのみ延びてもよい。言い換えれば、注入エネルギー及びイオン注入技術を制御することによって、バッファ層１４’を部分的に注入してもよいし、あるいは、全体的に注入してもよい。

【0028】

なお、このイオン注入は、ＩＩＩ族窒化物バッファ層１４を堆積させるのに使用される成長システムとはエクスサイチュで行われる。故に、イオン注入保護層１６なしでの、そのようなエクスサイチュ処理では、バッファ層１４が、イオン注入ビームに直接的に曝されるだけでなく、空気中の炭化水素及び不純物に不注意に曝され得る。しかしながら、このイオン注入プロセスは、例えばＭＢＥ、ＭＯＣＶＤ、又はＣＢＥなどの材料成長チャンバにイオン注入ツールを取り付けることによって、インサイチュで行われることができる。

【0029】

なお、バッファ層１４の上面にイオン注入保護層１６を堆積させることによって、バッファ層１４の表面曝露を最小限に抑えることができる。イオン注入保護層１６は、インサイチュで又はエクスサイチュで成長されることができ、また、エッチングプロセスによって選択的に除去されることが可能な任意の材料とすることができ、ここでは例えば、イオン注入保護層１６は、窒化シリコン（ＳｉＮ_ｘ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（ＡｌＯ_ｘ）、又は二酸化シリコン（ＳｉＯ_２）である。イオン注入保護層１６のインサイチュ堆積は、エクスサイチュ堆積よりも、空気中の炭化水素及び不純物へのバッファ層１４の表面曝露に対する良好な保護を提供するが、インサイチュ堆積及びエクスサイチュ堆積のどちらでも、堆積されたイオン注入保護層１６が、イオン注入ビームへのバッファ層１４の表面の曝露を減らすことによって、イオン注入中の更なる保護を提供する。イオン注入後、この犠牲層が湿式又は乾式のいずれかのエッチングプロセスによって除去され、下に位置するＩＩＩ族窒化物バッファ層表面が、後述する結晶半導体層の成長のために露出される。

【0030】

次いで、図１Ｃを参照するに、イオン注入保護層１６が湿式又は乾式のいずれかのエッチングプロセスによって除去され、下に位置するイオン注入された高抵抗バッファ層１４’の表面が露出される。

【0031】

次いで、図１Ｄを参照するに、ここでは例えば図１Ｅ中の電界効果トランジスタ（ＦＥＴ）２０である能動デバイスを形成するための、ここでは例えばワイドバンドギャップ材料である結晶半導体層１８が成長される。結晶半導体層１８は、例えば、図１Ｅ及び１Ｆに示すように、高電子移動度トランジスタ（ＨＥＭＴ）構造２０を形成するために、例えばＧａＮチャネル層１８Ａ（図１Ｆ）及びＡｌＧａＮバリア層１８Ｂなどの１つ以上のＩＩＩ族窒化物材料を含むことができる。半導体層１８は、イオン注入されたバッファ層１４’の表面と同じ面内格子構造を有し、ここでは例えば、図１Ｆに示すように、半導体層１８は、アンドープのＧａＮチャネル層１８Ａ（図１Ｆ）及びＡｌＧａＮバリア層１８Ｂを含み、バッファ層１４’は主に、注入された歪み緩和ＧａＮ層１４Ｃ’（図１Ｆ）を含むとともに、イオンを注入されていないＧａＮ層の部分１４Ｂ’と、全てがＳｉＣ基板１２上にあるＡｌＮ核生成層１４Ａ’とを含む。注入された層１４Ｃ’、アンドープのＧａＮチャネル層１８Ａは、この例ではともに同じ材料であり、故に、格子整合されている。続くＡｌＧａＮバリア層１８Ｂは、ＧａＮ層１８Ａ及び１４Ｃ’と同じ面内格子パラメータを有するように歪まされる。イオン注入されたバッファ層の表面上に形成される半導体層１８が、イオン注入されたバッファ層１４’の面内格子パラメータと同じ面内格子パラメータを有することがしばしば望まれ、それにより、格子不整合から生じる追加の欠陥のデバイス性能に対する影響が低減される。

【0032】

ここで、この例では、何らかの従来処理を用いて、図示のように、オーミックソース及びドレインコンタクトとショットキーゲートコンタクトとを有する三端子電界効果トランジスタ（ＦＥＴ）２０が結晶半導体層１８上に形成される。イオン注入された高抵抗バッファ層１４’の領域は、キャリアが高抵抗バッファ層１４’を通って電流を運ぶことを防止するのに十分な抵抗性を有し（図１Ｅに矢印によって示す）、それにより、キャリアを結晶半導体層１８に閉じ込める。

【0033】

次いで、図１Ｆを参照するに、この構造のより詳細な略図が示されている。故に、半導体層１８は、この例では、アンドープのＧａＮチャネル層１８ＡとＡｌＧａＮバリア層１８Ｂとを含むように、より詳細に示されている。バッファ層１４’は、抵抗性のＧａＮ層１４Ｃ’を形成するように窒素イオンが注入された、およそ１００ｎｍ−１０００ｎｍのＧａＮ層と、イオンが注入されていないＧａＮ層１４Ｂ’と、その全てがＳｉＣ基板１２上にあるＡｌＮ核生成層１４Ａ’とを含んでいる。この構成では、抵抗性のＧａＮ層が、アンドープのＧａＮチャネル層１８Ａに含まれる電子に対する電気的な閉じ込めを提供する。何らかの従来プロセスを用いて、層１８Ｂとオーミックコンタクトするソース及びドレインコンタクトが形成されるとともに、層１８Ｂとショットキーコンタクトするゲート電極が形成される。

【0034】

なお、窒素イオン注入は、ＡｌＧａＮ／ＧａＮ半導体層１８を有する高電子移動度トランジスタ（ＨＥＭＴ）デバイス内に高抵抗領域を作り出すことができる。窒素イオン注入では、窒素がＩＩＩ族窒化物材料内に例えば空孔及び窒素格子間原子などの欠陥を作り出し、それらの材料を電気抵抗性にする。窒素注入エネルギーが増すにつれて、欠陥の分布は、材料のより深部を中心とするようになり、より低い窒素注入エネルギーは、材料の表面により近い欠陥を作り出す。注入における注入エネルギー及び窒素ドーズ量を変えることにより、材料中の均一な欠陥分布を達成することができる。注入の最大深さは、最大注入エネルギーによって決定される。バッファ内の欠陥分布は、温度的に比較的安定であり、注入によって作り出された高抵抗バッファ層をアニールアウトすることなく、ＩＩＩ族窒化物バッファ層１４を標準的なワイドバンドギャップエピタキシャル材料層成長温度まで再加熱することを可能にする。結晶半導体層１８用の、例えばＭＢＥなどの、より低い成長温度での技術は、例えばＭＯＣＶＤなどの、より高い成長温度での技術よりも好ましい。というのは、成長から生じる熱アニールによって、より少ない損傷が除去されるからである。しかしながら、バッファ層１４’のうち注入された層内の高められた抵抗率が、結晶半導体層１８の成長後に、注入前のバッファ層１４における同じ層の抵抗率よりも一桁高いままである限り、如何なる技術も好適である。

【0035】

一実施形態において、ＧａＮバッファ１４’（図１Ｆ）の底部は、イオン注入に先立って、例えば成長プロセス中に例えば炭素、鉄、及びベリリウムなどの不純物を添加してバッファ層の抵抗率を高めることによって、エピタキシャル成長中に意図的にドープされ、ＧａＮバッファ層１４’のうち上部５００ｎｍだけがアンドープのままにされる。注入深さはバッファ層１４Ｃ’の表面から５００ｎｍより深く、故にバッファ層１４’全体が注入後に抵抗性であるが、バッファ層１４Ｃ’の頂部はイオン注入からであり、底部半分は、層１４Ｂ’におけるエピタキシャル成長中の不純物ドーピングからである。この実施形態の利点は、エピタキシャル成長中に付加されるドーピング不純物は、半導体層１８内のＧａＮチャネル層１８Ａに対して離れたままであることができ、故に、この実施形態は、抵抗率を高めるために注入イオンをバッファ層１４全体に駆動する必要性を除去することである。

【0036】

次いで、図２Ａ−２Ｃを参照するに、ここでは、図１のイオン注入保護層１６が使用されない実施形態が示されている。故に、ここでは、バッファ層１４に直接的にイオン１７が注入される。その後、図１Ｃに関して上述したように、イオン注入された高抵抗バッファ層１４’上に結晶半導体層１８（図２Ｃ）が形成される。

【0037】

もはや理解されるはずのことには、本開示に従った半導体構造を形成する方法は、表面上にバッファ層を有する単結晶基板を用意することであり、上記バッファ層は、ある抵抗率の度合いを有する、用意することと、上記バッファ層の上記抵抗率の度合いを増加させることであり、上記バッファ層にドーパントをイオン注入することを有する、増加させることと、上記イオン注入されたバッファ層上に半導体層を形成することとを含む。当該方法は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：上記半導体層はワイドバンドギャップ半導体層である；上記基板は結晶学的格子構造を有し、上記半導体層は結晶学的格子構造を有し、上記バッファ層は、上記基板の上記結晶学的格子構造と上記半導体層の上記結晶学的格子構造との間の整合をもたらす；上記半導体層は、上記イオン注入されたバッファ層の表面上に形成され、上記半導体層は、上記イオン注入されたバッファ層の上記表面と同じ面内格子構造を有する；上記イオン注入に先立って、上記バッファ層上にイオン注入保護層が形成され、上記ドーパントをイオン注入することは、上記ドーパントが上記イオン注入保護層を通り抜けるようにして、上記バッファ層に上記ドーパントを注入する；上記イオン注入の後に上記イオン注入保護層が除去され、露出された上記バッファ層上に上記半導体層が形成される；上記バッファ層はＩＩＩ族窒化物である；上記半導体層はワイドバンドギャップ半導体層である；上記基板は結晶学的格子構造を有し、上記半導体層は結晶学的格子構造を有し、上記バッファ層は、上記基板の上記結晶学的格子構造と上記半導体層の上記結晶学的格子構造との間の整合をもたらす；上記イオン注入に先立って、上記バッファ層上にイオン注入保護層が形成され、上記ドーパントをイオン注入することは、上記ドーパントが上記イオン注入保護層を通り抜けるようにして、上記バッファ層に上記ドーパントを注入する；上記イオン注入の後に上記イオン注入保護層が除去され、露出された上記バッファ層上に上記半導体層が形成される；又は上記ワイドバンドギャップ半導体材料内に高電子移動度トランジスタを形成する。

【0038】

これまたもはや理解されるはずのことには、本開示に従った半導体構造を形成する方法は、表面上にバッファ層を有する単結晶基板を用意することと、上記バッファ層の抵抗率を増加させることであり、上記バッファ層上にイオン注入保護層を設けることを有する、増加させることと、上記バッファ層にドーパントをイオン注入することと、上記イオン注入保護層を除去して上記バッファ層を露出させることと、上記イオン注入されたバッファ層上に結晶半導体層を形成することとを含み、上記バッファ層の上記抵抗率が上記イオン注入によって増加される。

【0039】

これまたもはや理解されるはずのことには、本開示に従った半導体構造体は、単結晶基板と、上記基板の表面上のバッファ層であり、その中にイオン注入された抵抗性ドーパントを有するバッファ層と、上記イオン注入されたバッファ層上の半導体層とを含む。当該半導体構造体は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：上記バッファ層はＩＩＩ族窒化物である；上記半導体層はワイドバンドギャップ半導体層である；上記ワイドバンドギャップ半導体材料内に高電子移動度トランジスタを含む；上記バッファ層の上部は、上記イオン注入されたイオンを有し、上記バッファ層の下部はその中に、上記イオン堆積に先立ってドーパントを提供されている；又は上記バッファ層の上記下部に提供されている上記ドーパントは、上記バッファ層の形成中に提供されている。

【0040】

本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。例えば、この方法は、イオン注入されたバッファ層１４’上に、図１Ｆに関連して説明した例に示したもの以外の数多くのデバイス、例えば、ショットキーダイオード、ＰＮダイオード、及びＰＩＮダイオードなどのワイドバンドギャップダイオードなど、を形成するために使用されてもよい。また、図１Ｆにおける層１４及び１８を構成する層は、数多くの従来デバイス及びＩＩＩ族窒化物層の構成の単なる一例である。また、この方法は、任意の方位の材料上で使用されてもよく、特定の結晶学的方位又は極性に限定されるものではない。また、注入後のエピタキシャル成長を可能にしながら、より高い電気抵抗を提供するためにＩＩＩ族窒化物に注入されることが可能な元素には、窒素の他に、例えばＢｅ、Ｃ、及びＡｒなどの多数の元素が存在する。また、一部の用途では、成長中に追加の不純物ドーピング原子を添加しないバッファ層１４を有することが望ましいことがあり、一部の用途では、成長中にバッファ層１４の一部又は全体を不純物原子でドーピングすることが望ましいことがある。また、理解されるべきことには、例えば、自立型ＩＩＩ族窒化物基板、又は基板１２の結晶構造に対して単一の明確な結晶方位を有する１つ以上の結晶ＩＩＩ族窒化物被覆層の堆積を可能にする任意の結晶基板など、他の単一化合物基板１２が使用されてもよい。これは、別の結晶材料上への１つ以上の結晶材料の堆積によって形成されるヘテロ接合構造、又は、１つ以上のＩＩＩ族窒化物材料の結晶成長を支援する結晶性の表面領域を画成するように１つ以上の層をともに接合することによって形成されるヘテロ接合構造を含む。従って、その他の実施形態も以下の請求項の範囲内にある。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図2A】

【図2B】

【図2C】