特許 6899487 ＴＦＴ基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6899487

(24)【登録日】2021年6月16日

(45)【発行日】2021年7月7日

(54)【発明の名称】ＴＦＴ基板及びその製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20210628BHJP

   H01L 29/786 20060101ALI20210628BHJP

   G09F 9/30 20060101ALI20210628BHJP

   G09F 9/00 20060101ALI20210628BHJP

   G02F 1/1368 20060101ALI20210628BHJP

【ＦＩ】

   H01L29/78 612D

   H01L29/78 627C

   H01L29/78 618B

   H01L29/78 616S

   H01L29/78 616J

   G09F9/30 338

   G09F9/30 348A

   G09F9/00 338

   G02F1/1368

【請求項の数】11

【全頁数】12

(21)【出願番号】特願2020-520000(P2020-520000)

(86)(22)【出願日】2017年12月14日

(65)【公表番号】特表2020-537346(P2020-537346A)

(43)【公表日】2020年12月17日

(86)【国際出願番号】CN2017116283

(87)【国際公開番号】WO2019095482

(87)【国際公開日】20190523

【審査請求日】2020年4月7日

(31)【優先権主張番号】201711140087.2

(32)【優先日】2017年11月16日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】519293715

【氏名又は名称】深▲せん▼市華星光電半導体顕示技術有限公司

【氏名又は名称原語表記】ＳＨＥＮＺＨＥＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＩＳＰＬＡＹ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】110002181

【氏名又は名称】特許業務法人ＩＰ−ＦＯＣＵＳ

(72)【発明者】

【氏名】徐 洪遠

【審査官】 岩本 勉

(56)【参考文献】

【文献】 米国特許出願公開第２０１６／０３０７９７６（ＵＳ，Ａ１）

【文献】 韓国公開特許第１０−２０１６−０１２４９７８（ＫＲ，Ａ）

【文献】 特開２００９−２７１５２７（ＪＰ，Ａ）

【文献】 韓国公開特許第１０−２００９−０１１６１３１（ＫＲ，Ａ）

【文献】 米国特許出願公開第２００９／０２７８１３１（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１１／０１５７５０７（ＵＳ，Ａ１）

【文献】 中国特許出願公開第１０２１１６９８４（ＣＮ，Ａ）

【文献】 特開２００７−１８３６２０（ＪＰ，Ａ）

【文献】 中国特許出願公開第１９９１４７０（ＣＮ，Ａ）

【文献】 米国特許出願公開第２００９／０３２１７４０（ＵＳ，Ａ１）

【文献】 中国特許出願公開第１０１６１４９１７（ＣＮ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｇ０２Ｆ １／１３６８

Ｇ０９Ｆ ９／００

Ｇ０９Ｆ ９／３０

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

ＴＦＴ基板の製造方法であって、
ベース基板を提供し、前記ベース基板上にアレイ状に配列されるＴＦＴを製造するステップＳ１と、
すべてのＴＦＴ上に金属薄膜及び透明導電薄膜を連続的に積層するステップＳ２と、
前記透明導電薄膜上にフォトレジストをコーティングし、ハーフトーンマスクによってフォトレジストを露光及び現像し、第２フォトレジスト層及び厚さが第２フォトレジスト層の厚さよりも大きい第１フォトレジスト層が得られるように前記フォトレジストをパターニング処理するステップＳ３と、
第１フォトレジスト層及び第２フォトレジスト層によって被覆されていない透明導電薄膜及び金属薄膜をエッチングするステップＳ４と、
第２フォトレジスト層が除去されるとともに第１フォトレジスト層の厚さが小さくなるように第１フォトレジスト層及び第２フォトレジスト層をアッシング処理するステップＳ５と、
残留した第１フォトレジスト層によって被覆されていない金属薄膜が露出されるように露出した透明導電薄膜をエッチングするステップＳ６と、
パッシベーション層として絶縁性の金属酸化物薄膜が形成されるように露出した前記金属薄膜を酸化処理するステップＳ７と、
残留した第１フォトレジスト層によって被覆される金属薄膜及び透明導電薄膜が画素電極として露出されるように残留した第１フォトレジスト層を剥離するステップＳ８と、を含み、
前記第１フォトレジスト層のパターンは、形成される画素電極のパターンと一致し、前記ＴＦＴのソースから離間するドレインの部分は、第１フォトレジスト層によって被覆され、
前記ＴＦＴのドレインの他部分、ソース及びチャネル層は、前記第２フォトレジスト層によって被覆され、
前記画素電極は、前記ＴＦＴのソースから離間するドレインの部分に接触する、
ＴＦＴ基板の製造方法。

【請求項2】

前記金属薄膜の材料は、アルミニウム、モリブデン又はチタンであり、
前記ステップＳ７において形成される金属酸化物薄膜は、酸化アルミニウム薄膜、酸化モリブデン薄膜又は酸化チタン薄膜である、
請求項１に記載のＴＦＴ基板の製造方法。

【請求項3】

前記透明導電薄膜の材料は、酸化インジウムスズである、
請求項１に記載のＴＦＴ基板の製造方法。

【請求項4】

前記金属薄膜の厚さは、５０ｎｍ未満である、
請求項１に記載のＴＦＴ基板の製造方法。

【請求項5】

前記ＴＦＴは、酸化物半導体ＴＦＴである、
請求項１に記載のＴＦＴ基板の製造方法。

【請求項6】

前記ステップＳ７において、酸素プラズマによって露出した前記金属薄膜を酸化処理する、
請求項１に記載のＴＦＴ基板の製造方法。

【請求項7】

ベース基板と、前記ベース基板上にアレイ状に配列されるＴＦＴと、前記ＴＦＴ上に設けられるパッシベーション層及び画素電極とを含むＴＦＴ基板であって、
前記画素電極は、金属薄膜と、前記金属薄膜上に積層される透明導電薄膜とを含み、前記画素電極における金属薄膜は、前記ＴＦＴのソースから離間するドレインの部分に接触し、
前記パッシベーション層は、前記ＴＦＴのドレインの他部分、ソース及びチャネル層を被覆し、前記パッシベーション層は、画素電極における金属薄膜と一体化した絶縁性の金属酸化物薄膜である、
ＴＦＴ基板。

【請求項8】

前記画素電極における金属薄膜の材料は、アルミニウム、モリブデン又はチタンであり、
前記パッシベーション層は、酸化アルミニウム薄膜、酸化モリブデン薄膜又は酸化チタン薄膜であり、
前記画素電極における透明導電薄膜の材料は、酸化インジウムスズである、
請求項７に記載のＴＦＴ基板。

【請求項9】

前記画素電極における金属薄膜の厚さは、５０ｎｍ未満である、
請求項７に記載のＴＦＴ基板。

【請求項10】

前記ＴＦＴは、酸化物半導体ＴＦＴである、
請求項７に記載のＴＦＴ基板。

【請求項11】

ＴＦＴ基板の製造方法であって、
ベース基板を提供し、前記ベース基板上にアレイ状に配列されるＴＦＴを製造するステップＳ１と、
すべてのＴＦＴ上に金属薄膜及び透明導電薄膜を連続的に積層するステップＳ２と、
前記透明導電薄膜上にフォトレジストをコーティングし、ハーフトーンマスクによってフォトレジストを露光及び現像し、第２フォトレジスト層及び厚さが第２フォトレジスト層の厚さよりも大きい第１フォトレジスト層が得られるように前記フォトレジストをパターニング処理するステップＳ３と、
第１フォトレジスト層及び第２フォトレジスト層によって被覆されていない透明導電薄膜及び金属薄膜をエッチングするステップＳ４と、
第２フォトレジスト層が除去されるとともに第１フォトレジスト層の厚さが小さくなるように第１フォトレジスト層及び第２フォトレジスト層をアッシング処理するステップＳ５と、
残留した第１フォトレジスト層によって被覆されていない金属薄膜が露出されるように露出した透明導電薄膜をエッチングするステップＳ６と、
パッシベーション層として絶縁性の金属酸化物薄膜が形成されるように露出した前記金属薄膜を酸化処理するステップＳ７と、
残留した第１フォトレジスト層によって被覆される金属薄膜及び透明導電薄膜が画素電極として露出されるように残留した第１フォトレジスト層を剥離するステップＳ８と、を含み、
前記第１フォトレジスト層のパターンは、形成される画素電極のパターンと一致し、前記ＴＦＴのソースから離間するドレインの部分は、第１フォトレジスト層によって被覆され、
前記ＴＦＴのドレインの他部分、ソース及びチャネル層は、前記第２フォトレジスト層によって被覆され、
前記画素電極は、前記ＴＦＴのソースから離間するドレインの部分に接触し、
前記金属薄膜の材料は、アルミニウム、モリブデン又はチタンであり、
前記ステップＳ７において形成される金属酸化物薄膜は、酸化アルミニウム薄膜、酸化モリブデン薄膜又は酸化チタン薄膜であり、
前記透明導電薄膜の材料は、酸化インジウムスズであり、
前記金属薄膜の厚さは、５０ｎｍ未満であり、
前記ＴＦＴは、酸化物半導体ＴＦＴであり、
前記ステップＳ７において、酸素プラズマによって露出した前記金属薄膜を酸化処理する、
ＴＦＴ基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示技術の分野に関し、特にＴＦＴ基板及びその製造方法に関するものである。

【背景技術】

【0002】

フラット表示装置は、薄型、省電力、無放射など、多くの利点を有し、広く適用されている。従来のフラット表示装置は、主に液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）及び有機発光ディスプレイ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ，ＯＬＥＤ）を含む。

【0003】

従来の市場にある液晶ディスプレイのほとんどは、筐体と、筐体内に設けられる液晶パネルと、筐体内に設けられるバックライトモジュール（Ｂａｃｋｌｉｇｈｔ Ｍｏｄｕｌｅ）とを含むバックライト型液晶ディスプレイである。液晶パネルの構造は、カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ，ＣＦ）基板、薄膜トランジスタアレイ基板（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ，ＴＦＴ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ，ＴＦＴ基板と略称する）及び二つの基板間に配置される液晶層（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｌａｙｅｒ）により構成される。その動作原理は、二つの基板に駆動電圧を印加することによって液晶層の液晶分子の回転を制御し、バックライトモジュールの光を屈折させて画像を生成することである。

【0004】

有機発光ディスプレイには、同様にＴＦＴ基板が必要であり、ＴＦＴをスイッチング部材及び駆動部材として、ＴＦＴ基板上にアレイ状に配列される画素構造を製造する。

【0005】

酸化物半導体（例えば、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ）など）をＴＦＴのチャネル層とする技術は、現在人気のある技術である。酸化物半導体は高いキャリア移動度を有するため、ＴＦＴの画素電極への充放電速度が大幅に向上し、より速いリフレッシュレートが実現される。また、酸化物半導体はアモルファスシリコンプロセスとの互換性が高いため、酸化物半導体は徐々に、ＬＣＤ及びＯＬＥＤにおけるＴＦＴのチャネル層の優先材料になっている。

【0006】

ＴＦＴ基板では、各絶縁層（例えば、ゲート絶縁層、パッシベーション層など）の材料は一般に酸化ケイ素（ＳｉＯｘ）及び窒化ケイ素（ＳｉＮｘ）の積層構造が使用されるが、ＳｉＯｘをエッチングするガスは一般にテトラフルオロメタン（ＣＦ_４）が使用される。このガスは、金属（例えば、銅（Ｃｕ）など）の表面に化合物を形成しやすく、金属表面の電気的接触特性に影響を与えてしまう。この問題を解決するために、ＴＦＴ基板を製造する場合、通常はＴＦＴゲートに必要なビアとＴＦＴのソース／ドレインに必要なビアを別々にエッチングする。すなわち、ゲート絶縁層に対する穴処理とパッシベーション層に対する穴処理を別々に行い、その後、パッシベーション層上に画素電極を製造する。フォトマスクを用いてゲート絶縁層を穴処理し、別のフォトマスクを用いてパッシベーション層を穴処理し、さらに別のフォトマスクを用いてパターン化された画素電極を製造する必要がある。ＴＦＴ基板の製造プロセス全体に必要なフォトマスクの数が多く、製造コストが高いことがわかる。

【発明の概要】

【0007】

本発明の目的は、製造プロセスに必要なフォトマスクの数を減らし、製造コストを節約し、生産能力を向上させることができるＴＦＴ基板の製造方法を提供することにある。

【0008】

本発明の別の目的は、製造コストが低く、生産能力が高いＴＦＴ基板を提供することにある。

【0009】

上記目的を実現するために、本発明によれば、まず、ＴＦＴ基板の製造方法であって、
ベース基板を提供し、前記ベース基板上にアレイ状に配列されるＴＦＴを製造するステップＳ１と、
すべてのＴＦＴ上に金属薄膜及び透明導電薄膜を連続的に積層するステップＳ２と、
前記透明導電薄膜上にフォトレジストをコーティングし、ハーフトーンマスクによってフォトレジストを露光及び現像し、第２フォトレジスト層及び厚さが第２フォトレジスト層の厚さよりも大きい第１フォトレジスト層が得られるように前記フォトレジストをパターニング処理するステップＳ３と、
第１フォトレジスト層及び第２フォトレジスト層によって被覆されていない透明導電薄膜及び金属薄膜をエッチングするステップＳ４と、
第２フォトレジスト層が除去されるとともに第１フォトレジスト層の厚さが小さくなるように第１フォトレジスト層及び第２フォトレジスト層をアッシング処理するステップＳ５と、
残留した第１フォトレジスト層によって被覆されていない金属薄膜が露出されるように露出した透明導電薄膜をエッチングするステップＳ６と、
パッシベーション層として絶縁性の金属酸化物薄膜が形成されるように露出した前記金属薄膜を酸化処理するステップＳ７と、
残留した第１フォトレジスト層によって被覆される金属薄膜及び透明導電薄膜が画素電極として露出されるように残留した第１フォトレジスト層を剥離するステップＳ８と、を含み、
前記第１フォトレジスト層のパターンは、形成される画素電極のパターンと一致し、前記ＴＦＴのソースから離間するドレインの部分は、第１フォトレジスト層によって被覆され、
前記ＴＦＴのドレインの他部分、ソース及びチャネル層は、前記第２フォトレジスト層によって被覆され、
前記画素電極は、前記ＴＦＴのソースから離間するドレインの部分に接触する、
ＴＦＴ基板の製造方法が提供される。

【0010】

前記金属薄膜の材料は、アルミニウム、モリブデン又はチタンであり、
前記ステップＳ７において形成される金属酸化物薄膜は、酸化アルミニウム薄膜、酸化モリブデン薄膜又は酸化チタン薄膜である。

【0011】

前記透明導電薄膜の材料は、酸化インジウムスズである。

【0012】

前記金属薄膜の厚さは、５０ｎｍ未満である。

【0013】

前記ＴＦＴは、酸化物半導体ＴＦＴである。

【0014】

前記ステップＳ７において、酸素プラズマによって露出した前記金属薄膜を酸化処理する。

【0015】

本発明によれば、ベース基板と、前記ベース基板上にアレイ状に配列されるＴＦＴと、前記ＴＦＴ上に設けられるパッシベーション層及び画素電極とを含むＴＦＴ基板であって、
前記画素電極は、金属薄膜と、前記金属薄膜上に積層される透明導電薄膜とを含み、前記画素電極における金属薄膜は、前記ＴＦＴのソースから離間するドレインの部分に接触し、
前記パッシベーション層は、前記ＴＦＴのドレインの他部分、ソース及びチャネル層を被覆し、前記パッシベーション層は、画素電極における金属薄膜と一体化した絶縁性の金属酸化物薄膜である、
ＴＦＴ基板がさらに提供される。

【0016】

前記画素電極における金属薄膜の材料は、アルミニウム、モリブデン又はチタンであり、
前記パッシベーション層は、酸化アルミニウム薄膜、酸化モリブデン薄膜又は酸化チタン薄膜であり、
前記画素電極における透明導電薄膜の材料は、酸化インジウムスズである。

【0017】

前記画素電極における金属薄膜の厚さは、５０ｎｍ未満である。

【0018】

前記ＴＦＴは、酸化物半導体ＴＦＴである。

【0019】

本発明によれば、ＴＦＴ基板の製造方法であって、
ベース基板を提供し、前記ベース基板上にアレイ状に配列されるＴＦＴを製造するステップＳ１と、
すべてのＴＦＴ上に金属薄膜及び透明導電薄膜を連続的に積層するステップＳ２と、
前記透明導電薄膜上にフォトレジストをコーティングし、ハーフトーンマスクによってフォトレジストを露光及び現像し、第２フォトレジスト層及び厚さが第２フォトレジスト層の厚さよりも大きい第１フォトレジスト層が得られるように前記フォトレジストをパターニング処理するステップＳ３と、
第１フォトレジスト層及び第２フォトレジスト層によって被覆されていない透明導電薄膜及び金属薄膜をエッチングするステップＳ４と、
第２フォトレジスト層が除去されるとともに第１フォトレジスト層の厚さが小さくなるように第１フォトレジスト層及び第２フォトレジスト層をアッシング処理するステップＳ５と、
残留した第１フォトレジスト層によって被覆されていない金属薄膜が露出されるように露出した透明導電薄膜をエッチングするステップＳ６と、
パッシベーション層として絶縁性の金属酸化物薄膜が形成されるように露出した前記金属薄膜を酸化処理するステップＳ７と、
残留した第１フォトレジスト層によって被覆される金属薄膜及び透明導電薄膜が画素電極として露出されるように残留した第１フォトレジスト層を剥離するステップＳ８と、を含み、
前記第１フォトレジスト層のパターンは、形成される画素電極のパターンと一致し、前記ＴＦＴのソースから離間するドレインの部分は、第１フォトレジスト層によって被覆され、
前記ＴＦＴのドレインの他部分、ソース及びチャネル層は、前記第２フォトレジスト層によって被覆され、
前記画素電極は、前記ＴＦＴのソースから離間するドレインの部分に接触し、
前記金属薄膜の材料は、アルミニウム、モリブデン又はチタンであり、
前記ステップＳ７において形成される金属酸化物薄膜は、酸化アルミニウム薄膜、酸化モリブデン薄膜又は酸化チタン薄膜であり、
前記透明導電薄膜の材料は、酸化インジウムスズであり、
前記金属薄膜の厚さは、５０ｎｍ未満であり、
前記ＴＦＴは、酸化物半導体ＴＦＴであり、
前記ステップＳ７において、酸素プラズマによって露出した前記金属薄膜を酸化処理する、
ＴＦＴ基板の製造方法がさらに提供される。

【発明の効果】

【0020】

本発明に係るＴＦＴ基板の製造方法によれば、一つのハーフトーンマスクによってパッシベーション層及び画素電極を製造することができる。従来技術と比較して、製造プロセスに必要なマスクの数を減らすことができるので、製造コストが節約され、製造工程が減らされ、生産能力が向上する。本発明に係るＴＦＴ基板によれば、金属薄膜及び前記金属薄膜上に積層される透明導電薄膜によって画素電極が構成されるとともに、パッシベーション層は画素電極における金属薄膜と一体化した絶縁性の金属酸化物薄膜であり、上記ＴＦＴ基板の製造方法によって製造することができるため、製造コストが低く、生産能力が高い。

【図面の簡単な説明】

【0021】

本発明の特徴及び技術内容をさらに理解するために、以下の本発明に関する詳細な説明及び図面を参照されたいが、図面は参照及び説明のためにのみ提供され、本発明を限定することを意図するものではない。

【0022】

【図1】本発明に係るＴＦＴ基板の製造方法のフローチャートである。

【図2】本発明に係るＴＦＴ基板の製造方法のステップＳ１を示す概略図である。

【図3】本発明に係るＴＦＴ基板の製造方法のステップＳ２を示す概略図である。

【図4】本発明に係るＴＦＴ基板の製造方法のステップＳ３を示す概略図である。

【図5】本発明に係るＴＦＴ基板の製造方法のステップＳ４を示す概略図である。

【図6】本発明に係るＴＦＴ基板の製造方法のステップＳ５を示す概略図である。

【図7】本発明に係るＴＦＴ基板の製造方法のステップＳ６を示す概略図である。

【図8】本発明に係るＴＦＴ基板の製造方法のステップＳ７を示す概略図である。

【図9】本発明に係るＴＦＴ基板の製造方法のステップＳ８を示す概略図及び本発明に係るＴＦＴ基板の構造を示す概略図である。

【発明を実施するための形態】

【0023】

本発明に採用される技術的手段及びその効果をさらに説明するために、以下では、本発明の好適実施例及びその図面を参照しながら詳細に説明する。

【0024】

図１を参照して、本発明によれば、まず、下記のステップを含むＴＦＴ基板の製造方法が提供される。

【0025】

ステップＳ１では、図２を参照して、ベース基板１を提供し、前記ベース基板１上にアレイ状に配列されるＴＦＴ１０を製造する。

【0026】

具体的には、前記ベース基板１は、ガラス基板であることが好ましい。

【0027】

前記ＴＦＴ１０の構造形式は限定されず、バックチャネル（ＢＣＥ）型ＴＦＴであってもよく、エッチストップ（ＥＳＬ）型ＴＦＴであってもよい。ＢＣＥ型ＴＦＴを例として、図２に示すように、前記ＴＦＴ１０は、ベース基板１上に設けられるゲート１０４と、前記ゲート１０４及びベース基板１を被覆するゲート絶縁層１０５と、前記ゲート１０４の上方に位置するようにゲート絶縁層１０５上に設けられるチャネル層１０３と、チャネル層１０３の両側にそれぞれ接触するようにゲート絶縁層１０５上に設けられるソース１０２及びドレイン１０１とを含み、これは従来技術と異なっていない。従来の通常の製造プロセスによってＴＦＴ１０を製造することができ、ここではこれ以上説明しない。

【0028】

さらに、前記ＴＦＴ１０は、酸化物半導体ＴＦＴであることが好ましい。すなわち、ＴＦＴ１０のチャネル層１０３の材料は、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ）又は他の適切な酸化物から選択される。

【0029】

ステップＳ２では、図３を参照して、すべてのＴＦＴ１０上に金属薄膜２及び透明導電薄膜３を連続的に積層する。

【0030】

具体的には、前記金属薄膜２の材料は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）又はチタン（Ｔｉ）であることが好ましい。最終的に形成される画素電極の光透過性能を助けるために、前記金属薄膜２の厚さは５０ｎｍ未満であることが好ましい。

【0031】

前記透明導電薄膜３の材料は、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ，ＩＴＯ）であることが好ましい。

【0032】

ステップＳ３では、図４を参照して、前記透明導電薄膜３上にフォトレジストをコーティングし、異なる領域でフォトレジストが受ける光強度が異なるようにハーフトーンマスク（Ｈａｌｆ Ｔｏｎｅ Ｍａｓｋ）によってフォトレジストを露光し、現像すると第２フォトレジスト層４２及び厚さが第２フォトレジスト層４２の厚さよりも大きい第１フォトレジスト層４１が得られるように前記フォトレジストをパターニング処理する。

【0033】

第１フォトレジスト層４１のパターンは、形成される画素電極のパターンと一致し、前記ＴＦＴ１０のソース１０２から離間するドレイン１０１の部分は、第１フォトレジスト層４１によって被覆される。前記ＴＦＴ１０のドレイン１０１の他部分、ソース１０２及びチャネル層１０３は、前記第２フォトレジスト層４２によって被覆される。

【0034】

ステップＳ４では、図５を参照して、エッチング液を用いて、第１フォトレジスト層４１及び第２フォトレジスト層４２によって被覆されていない透明導電薄膜３及び金属薄膜２をエッチングする。

【0035】

ステップＳ５では、図６を参照して、第２フォトレジスト層４２が除去されるとともに第１フォトレジスト層４１の厚さが小さくなるように第１フォトレジスト層４１及び第２フォトレジスト層４２をアッシング（Ａｓｈ）処理する。

【0036】

ステップＳ６では、図７を参照して、エッチング液を用いて、残留した第１フォトレジスト層４１によって被覆されていない金属薄膜２が露出されるように露出した透明導電薄膜３をエッチングする。

【0037】

ステップＳ７では、図８を参照して、酸素プラズマ（Ｏ_２ Ｐｌａｓｍａ）を用いて、パッシベーション層２０として、例えば、酸化アルミニウム（ＡｌＯ_Ｘ）薄膜、酸化モリブデン（ＭｏＯ_Ｘ）薄膜又は酸化チタン（ＴｉＯ_Ｘ）薄膜など、絶縁性の金属酸化物薄膜が形成されるように露出した前記金属薄膜２を酸化処理する。

【0038】

ステップＳ８では、図９を参照して、残留した第１フォトレジスト層４１によって被覆される金属薄膜２及び透明導電薄膜３が画素電極３０として露出されるように残留した第１フォトレジスト層４１を剥離する。

【0039】

前記画素電極３０は、前記ＴＦＴ１０のソース１０２から離間するドレイン１０１の部分に接触する。

【0040】

上記ＴＦＴ基板の製造方法によれば、一つのハーフトーンマスクによってパッシベーション層２０及び画素電極３０を製造することができる。パッシベーション層２０は画素電極３０における金属薄膜２と一体化した金属薄膜を酸化処理することによって製造され、パッシベーション層２０において穴処理する必要がなく、画素電極３０が前記ＴＦＴ１０のソース１０２から離間するドレイン１０１の部分に直接接触する。従来技術と比較して、製造プロセスに必要なフォトマスクの数を減らすことができ、それにより、製造コストが節約され、製造工程が減らされ、生産能力が向上する。

【0041】

図９を参照して、本発明によれば、上記ＴＦＴ基板の製造方法によって製造されるＴＦＴ基板であって、ベース基板１と、前記ベース基板１上にアレイ状に配列されるＴＦＴ１０と、前記ＴＦＴ１０上に設けられるパッシベーション層２０及び画素電極３０とを含むＴＦＴ基板がさらに提供される。

【0042】

前記画素電極３０は、金属薄膜２と、前記金属薄膜２上に積層される透明導電薄膜３とを含み、前記画素電極３０における金属薄膜２は、前記ＴＦＴ１０のソース１０２から離間するドレイン１０１の部分に接触する。

【0043】

前記パッシベーション層２０は、前記ＴＦＴ１０のドレイン１０１の他部分、ソース１０２及びチャネル層１０３を被覆し、前記パッシベーション層２０は、画素電極３０における金属薄膜２と一体化した絶縁性の金属酸化物薄膜である。

【0044】

具体的には、前記ベース基板１は、ガラス基板であることが好ましい。

【0045】

前記ＴＦＴ１０の構造形式は限定されず、バックチャネル（ＢＣＥ）型ＴＦＴであってもよく、エッチストップ（ＥＳＬ）型ＴＦＴであってもよい。ＢＣＥ型ＴＦＴを例として、図２に示すように、前記ＴＦＴ１０は、ベース基板１上に設けられるゲート１０４と、前記ゲート１０４及びベース基板１を被覆するゲート絶縁層１０５と、前記ゲート１０４の上方に位置するようにゲート絶縁層１０５上に設けられるチャネル層１０３と、チャネル層１０３の両側にそれぞれ接触するようにゲート絶縁層１０５上に設けられるソース１０２及びドレイン１０１とを含み、これは従来技術と異ならない。さらに、前記ＴＦＴ１０は、酸化物半導体ＴＦＴであることが好ましい。すなわち、ＴＦＴ１０のチャネル層１０３の材料は、ＩＧＺＯ又は他の適切な酸化物から選択される。

【0046】

前記画素電極３０における金属薄膜２の材料は、Ａｌ、Ｍｏ又はＴｉであることが好ましい。金属薄膜２の厚さは５０ｎｍ未満であることが好ましい。

【0047】

前記画素電極３０における透明導電薄膜３の材料は、ＩＴＯであることが好ましい。

【0048】

前記パッシベーション層２０は、ＡｌＯ_Ｘ薄膜、ＭｏＯ_Ｘ薄膜又はＴｉＯ_Ｘ薄膜であることが好ましい。

【0049】

本発明に係るＴＦＴ基板によれば、金属薄膜２及び前記金属薄膜２上に積層される透明導電薄膜３によって画素電極３０が構成されるとともに、パッシベーション層２０は画素電極３０における金属薄膜２と一体化した絶縁性の金属酸化物薄膜であり、上記ＴＦＴ基板の製造方法によって製造することができるため、製造コストが低く、生産能力が高い。

【0050】

以上のように、本発明に係るＴＦＴ基板の製造方法によれば、一つのハーフトーンマスクによってパッシベーション層及び画素電極を製造することができる。従来技術と比較して、製造プロセスに必要なマスクの数を減らすことができるので、製造コストが節約され、製造工程が減らされ、生産能力が向上する。本発明に係るＴＦＴ基板によれば、金属薄膜及び前記金属薄膜上に積層される透明導電薄膜によって画素電極が構成されるとともに、パッシベーション層は画素電極における金属薄膜と一体化した絶縁性の金属酸化物薄膜であり、上記ＴＦＴ基板の製造方法によって製造することができるため、製造コストが低く、生産能力が高い。

【0051】

上記のように、当業者にとって、本発明の技術手段及び技術的概念に従って、さまざまな他の対応する変更及び変形を行うことができ、これらのすべての変更及び変形は、いずれも本発明の特許請求の範囲の保護範囲に属するべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】