特許 6913481 大容量格納装置、システム、及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6913481

(24)【登録日】2021年7月14日

(45)【発行日】2021年8月4日

(54)【発明の名称】大容量格納装置、システム、及び方法

(51)【国際特許分類】

   G06F 12/10 20160101AFI20210727BHJP

   G06F 12/00 20060101ALI20210727BHJP

   G06F 3/08 20060101ALI20210727BHJP

   G06F 3/06 20060101ALI20210727BHJP

【ＦＩ】

   G06F12/10

   G06F12/00 591

   G06F12/00 597U

   G06F3/08 H

   G06F3/06 301K

【請求項の数】11

【全頁数】22

(21)【出願番号】特願2017-31935(P2017-31935)

(22)【出願日】2017年2月23日

(65)【公開番号】特開2017-151988(P2017-151988A)

(43)【公開日】2017年8月31日

【審査請求日】2020年2月20日

(31)【優先権主張番号】62/299,502

(32)【優先日】2016年2月24日

(33)【優先権主張国】US

(31)【優先権主張番号】15/133,187

(32)【優先日】2016年4月19日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】特許業務法人共生国際特許事務所

(72)【発明者】

【氏名】キウ，シェング

(72)【発明者】

【氏名】キ，ヤンソク

【審査官】 北村 学

(56)【参考文献】

【文献】 特表２０１４−５１３３５６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１５／０２２０４３２（ＵＳ，Ａ１）

【文献】 特開２００６−２２１６２７（ＪＰ，Ａ）

【文献】 特開２００８−１５２７８８（ＪＰ，Ａ）

【文献】 特表２０１５−５１８９８７（ＪＰ，Ａ）

【文献】 特開２０１２−０５８７７０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１５／０３１７０８８（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１４／０２８１０４０（ＵＳ，Ａ１）

【文献】 Xiang Song et al.，Architecting Flash-based Solid-State Drive for High-performance I/O Virtualization，IEEE Computer Architecture Letters，IEEE，２０１４年，Vol.13，No.2，p.61-64，＜DOI: 10.1109/L-CA.2013.22＞＜ＵＲＬ：https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6570727＞

(58)【調査した分野】（Int.Cl.，ＤＢ名）

ＩＰＣ Ｇ０６Ｆ １２／００−１２／１２８

Ｇ０６Ｆ １３／１６−１３／１８

(57)【特許請求の範囲】

【請求項1】

ホストの複数の仮想マシンに割当てられ、第１名称空間が付加される第１仮想機能及び第２名称空間が付加される第２仮想機能と、
前記第１仮想機能と通信（ｉｎｔｅｒａｃｔ）するように構成された第１仮想フラッシュ変換階層インスタンス及び前記第２仮想機能と通信するように構成された第２仮想フラッシュ変換階層インスタンスと、
複数の物理ブロックを含み、前記複数の物理ブロックの各々が複数の物理ページを含み、前記複数の物理ブロックが第１セットの物理ブロック、及び前記第１セットの物理ブロックとは分離された（ｄｉｓｊｏｉｎｔ）第２セットの物理ブロックを含むフラッシュメモリと、
前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスを実行するように構成されたコントローラと、を備え、
前記第１仮想フラッシュ変換階層インスタンスは、論理ページナンバに向けられたストレージアクセス要請を受信して、前記第１セットの物理ブロック内の物理ページナンバにのみ向けられたストレージアクセス要請を生成するように構成され、
前記第２仮想フラッシュ変換階層インスタンスは、論理ページナンバに向けられたストレージアクセス要請を受信して、前記第２セットの物理ブロック内の物理ページナンバにのみ向けられたストレージアクセス要請を生成するように構成され、
前記第１セットの物理ブロックと前記第２セットの物理ブロックとは、互いに区別され、
前記第１仮想フラッシュ変換階層インスタンスによって前記第１セットの物理ブロックに格納された第１セットのデータは、前記第２仮想フラッシュ変換階層インスタンスによって前記第２セットの物理ブロックに格納された第２セットのデータに混合されなく、
前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスの各々は、それぞれのセットの物理ブロックに対するガーベッジコレクション動作を遂行するように更に構成され、
前記第１仮想フラッシュ変換階層インスタンスは、第１加重値を有し、
前記第２仮想フラッシュ変換階層インスタンスは、第２加重値を有し、
前記第１セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第１の複数の追加提供ブロック（ｏｖｅｒｐｒｏｖｉｓｉｏｎ）を含み、
前記第２セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第２の複数の追加提供ブロックを含み、
前記第１セットの物理ブロック内の物理ブロックの数に対する前記第１の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第１加重値に比例するように調節され、
前記第２セットの物理ブロック内の物理ブロックの数に対する前記第２の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第２加重値に比例するように調節されることを特徴とする大容量格納装置。

【請求項2】

前記第１仮想フラッシュ変換階層インスタンスに割り当てられた前記第１セットの物理ブロックは、前記大容量格納装置の第１のパッケージに割り当てられ、
前記第２仮想フラッシュ変換階層インスタンスに割り当てられた前記第２セットの物理ブロックは、前記大容量格納装置の第２のパッケージに割り当てられ、
前記大容量格納装置は、前記ストレージアクセス要請に応答して、第１仮想フラッシュ変換階層インスタンスの前記第１セットの物理ブロック又は第２仮想フラッシュ変換階層インスタンスの前記第２セットの物理ブロックを、新しい物理ブロックに割り当てるように構成されるページ割当器を含むことを特徴とする請求項１に記載の大容量格納装置。

【請求項3】

ホストと、
大容量格納装置と、を備え、
前記ホストは、
第１名称空間（ｎａｍｅｓｐａｃｅ）に関連付けされ、前記大容量格納装置でインスタンス化された（ｉｎｓｔａｎｔｉａｔｅｄ）第１仮想フラッシュ変換階層インスタンスにストレージアクセス要請を送信するように構成された第１仮想マシンと、
第２名称空間に関連付けされ、前記大容量格納装置でインスタンス化された第２仮想フラッシュ変換階層インスタンスにストレージアクセス要請を送信するように構成された第２仮想マシンと、を含み、
前記大容量格納装置は、複数の物理ブロックを有するフラッシュメモリを含み、
前記複数の物理ブロックの各々は、複数の物理ページ、第１セットの物理ブロック、及び第２セットの物理ブロックを含み、
前記第１セットの物理ブロックと前記第２セットの物理ブロックとは、互いに分離（ｄｉｓｊｏｉｎｔ）及び区別（ｄｉｓｔｉｎｃｔ）され、
前記第１仮想フラッシュ変換階層インスタンスによって前記第１セットの物理ブロックに格納された第１セットのデータは、前記第２仮想フラッシュ変換階層インスタンスによって前記第２セットの物理ブロックに格納された第２セットのデータと混合されず、
前記第１仮想フラッシュ変換階層インスタンスは、前記第１セットの物理ブロック内の物理ページにのみ向けられたストレージアクセス要請を生成するように構成され、
前記第２仮想フラッシュ変換階層インスタンスは、前記第２セットの物理ブロック内の物理ページにのみ向けられたストレージアクセス要請を生成するように構成され、
前記大容量格納装置は、前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスを実行するように構成されたコントローラを更に含み、
前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスの各々は、それぞれのセットの物理ブロックに対するガーベッジコレクション動作を遂行するように更に構成され、
前記第１仮想フラッシュ変換階層インスタンスは、第１加重値を有し、
前記第２仮想フラッシュ変換階層インスタンスは、第２加重値を有し、
前記第１セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第１の複数の追加提供ブロックを含み、
前記第２セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第２の複数の追加提供ブロックを含み、
前記第１セットの物理ブロック内の物理ブロックの数に対する前記第１の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第１加重値に比例するように調節され、
前記第２セットの物理ブロック内の物理ブロックの数に対する前記第２の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第２加重値に比例するように調節されることを特徴とするシステム。

【請求項4】

前記ホストは、前記第２名称空間に関連付けされ、前記第２仮想フラッシュ変換階層インスタンスにストレージアクセス要請を送信するように構成された第３仮想マシンを更に含むことを特徴とする請求項３に記載のシステム。

【請求項5】

前記ホストは、前記第１仮想マシン及び前記第２仮想マシンの各々に、仮想マシンの予測される書込み動作レベルに比例する加重値を割当するように構成されたハイパバイザ（ｈｙｐｅｒｖｉｓｅｒ）を更に含むことを特徴とする請求項３に記載のシステム。

【請求項6】

前記ホストは、前記第１仮想マシン及び前記第２仮想マシンの各々に、仮想マシンのサービスの永続的ストレージ品質（ｐｅｒｓｉｓｔｅｎｔ ｓｔｏｒａｇｅ ｑｕａｌｉｔｙ）に比例する加重値を割当するように構成されたハイパバイザを更に含むことを特徴とする請求項３に記載のシステム。

【請求項7】

前記第１仮想フラッシュ変換階層インスタンスに割り当てられた前記第１セットの物理ブロックは、前記大容量格納装置の第１のパッケージに割り当てられ、
前記第２仮想フラッシュ変換階層インスタンスに割り当てられた前記第２セットの物理ブロックは、前記大容量格納装置の第２のパッケージに割り当てられ、
前記大容量格納装置は、前記ストレージアクセス要請に応答して、第１仮想フラッシュ変換階層インスタンスの前記第１セットの物理ブロック又は第２仮想フラッシュ変換階層インスタンスの前記第２セットの物理ブロックを、新しい物理ブロックに割り当てるように構成されるページ割当器を含むことを特徴とする請求項３に記載のシステム。

【請求項8】

ホストによって、第１名称空間及び第２名称空間を生成する段階と、
前記ホストによって、複数の物理ブロックを含む大容量格納装置の第１仮想フラッシュ変換階層インスタンスと通信（ｉｎｔｅｒａｃｔ）するように構成された第１仮想機能に前記第１名称空間を付加する段階と、
前記ホストによって、前記大容量格納装置の第２仮想フラッシュ変換階層インスタンスと通信するように構成された第２仮想機能に前記第２名称空間を付加する段階と、
前記第１仮想フラッシュ変換階層インスタンスによって、第１論理ページナンバに向けられた（ｄｉｒｅｃｔｅｄ ｔｏ）第１ストレージアクセス要請を受信する段階と、
前記第１仮想フラッシュ変換階層インスタンスによって、前記複数の物理ブロックの中の第１サブセット内の物理ページナンバにのみ向けられたストレージアクセス要請を生成する段階と、
前記第２仮想フラッシュ変換階層インスタンスによって、第２論理ページナンバに向けられた第２ストレージアクセス要請を受信する段階と、
前記第２仮想フラッシュ変換階層インスタンスによって、前記複数の物理ブロックの中の第２サブセット内の物理ページナンバにのみ向けられたストレージアクセス要請を生成する段階と、を有し、
前記第１サブセットと前記第２サブセットとは、互いに分離（ｄｉｓｊｏｉｎｔ）及び区別（ｄｉｓｔｉｎｃｔ）され、
前記第１仮想フラッシュ変換階層インスタンスによって前記第１サブセットに格納された第１セットのデータは、前記第２仮想フラッシュ変換階層インスタンスによって前記第２サブセットに格納された第２セットのデータに混合されなく、
前記第１仮想フラッシュ変換階層インスタンスによって、前記第１サブセットに対するガーベッジコレクション動作を遂行する段階を更に含み、
前記第１仮想フラッシュ変換階層インスタンスは、第１加重値を有し、
前記第２仮想フラッシュ変換階層インスタンスは、第２加重値を有し、
前記第１サブセットは、ガーベッジコレクション動作の間のデータの格納のために予約された第１の複数の追加提供ブロックを含み、
前記第２サブセットは、ガーベッジコレクション動作の間のデータの格納のために予約された第２の複数の追加提供ブロックを含み、
前記第１サブセット内の物理ブロックの数に対する前記第１の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第１加重値に比例するように調節され、
前記第２サブセット内の物理ブロックの数に対する前記第２の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第２加重値に比例するように調節されることを特徴とする方法。

【請求項9】

前記ホストによって、第１仮想マシン及び第２仮想マシンを生成する段階と、
前記ホストによって、前記第１仮想機能を前記第１仮想マシンに割当する段階と、
前記ホストによって、前記第２仮想機能を前記第２仮想マシンに割当する段階と、を更に含むことを特徴とする請求項８に記載の方法。

【請求項10】

前記ホスト上のゲスト装置ドライバによって、前記第１名称空間を含む読出し要請を構成する段階と、
前記大容量格納装置によって、前記第１仮想機能を通じて前記読出し要請を受信する段階と、
前記第１仮想フラッシュ変換階層インスタンスによって、前記読出し要請を処理する段階と、
前記第１仮想機能を通じて、前記読出し要請の結果を返す段階と、を更に含むことを特徴とする請求項９に記載の方法。

【請求項11】

前記ホスト上のゲスト装置ドライバによって、書き込まれるべきデータ及び前記第１名称空間に対する識別子を含む書込み要請を構成する段階と、
前記大容量格納装置によって、前記第１仮想機能を通じて、前記書込み要請を受信する段階と、
前記第１仮想フラッシュ変換階層インスタンスによって、前記書込み要請を処理する段階と、
前記第１仮想フラッシュ変換階層インスタンスによって、前記大容量格納装置のページ割当器から、書込み可能な物理ページに対応する１つ以上の物理ページナンバを要請する段階と、
前記ページ割当器から１つ以上の物理ページナンバを受信する段階と、
前記受信された１つ以上の物理ページナンバに対応する１つ以上の物理ページに前記データを書き込む段階と、を更に含むことを特徴とする請求項９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明に係る実施形態の１つ又はそれ以上の様相（ａｓｐｅｃｔ）は大容量格納装置に係り、さらに詳細には、仮想フラッシュ変換階層インスタンス（ｖｉｒｔｕａｌ ｆｌａｓｈ ｔｒａｎｓｌａｔｉｏｎ ｌａｙｅｒ ｉｎｓｔａｎｃｅｓ）を通じた大容量ストレージへのアクセスを提供する方法及びシステムに関する。

【背景技術】

【0002】

ソリッドステートドライブ（半導体（大容量）格納装置、以下、フラッシュ（永久）ストレージと同義に用いる）を含むホストマシン（ｈｏｓｔ ｍａｃｈｉｎｅ）が複数の仮想マシン（ｖｉｒｔｕａｌ ｍａｃｈｉｎｅｓ）を駆動（ｒｕｎ）するシステムにおいて、シングルルート入出力仮想化（ＳＲ−ＩＯＶ、ｓｉｎｇｌｅ ｒｏｏｔ ｉｎｐｕｔ／ｏｕｔｐｕｔ ｖｉｒｔｕａｌｉｚａｔｉｏｎ）は、各仮想マシンが、インタフェイスを通じて永久ストレージ（ｐｅｒｓｉｓｔｅｎｔ ｓｔｏｒａｇｅ）と相互作用（ｉｎｔｅｒａｃｔ）することを可能にする。
ここで該インタフェイスは各仮想マシンに対して独立した大容量格納装置をエミュレート（ｅｍｕｌａｔｅ）する。しかし、仮に該インタフェイスが前記ソリッドステートドライブにおいて共有されたフラッシュ変換階層を使用すれば、１つの仮想マシンと相互作用する永久ストレージインタフェイスの性能が、他の仮想マシン及び永久ストレージ間の相互作用によって影響を受けるか、又は低下し得る。

【0003】

即ち、仮想マシンの各々の永久ストレージアクセス動作の最中に、複数の仮想マシンの相互作用を減少する方法及びシステムが必要である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第９，００３，０７１号公報

【特許文献2】米国特許公開第２０１４／０３０４４５３号明細書

【特許文献3】米国特許公開第２０１５／０１３４９３０号明細書

【特許文献4】米国特許公開第２０１５／０１４９６６１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の実施形態の目的は、仮想マシンを意識した（ｖｉｒｔｕａｌ ｍａｃｈｉｎｅ ａｗａｒｅ）仮想フラッシュ変換階層を提供することにある。

【課題を解決するための手段】

【0006】

本発明の実施形態による大容量格納装置は、ホストの複数の仮想マシンに割当てられ、第１名称空間が付加される第１仮想機能及び第２名称空間が付加される第２仮想機能と、前記第１仮想機能と通信（ｉｎｔｅｒａｃｔ）するように構成された第１仮想フラッシュ変換階層インスタンス及び前記第２仮想機能と通信するように構成された第２仮想フラッシュ変換階層インスタンスと、複数の物理ブロックを含み、前記複数の物理ブロックの各々が複数の物理ページを含み、前記複数の物理ブロックが第１セットの物理ブロック、及び前記第１セットの物理ブロックとは分離された（ｄｉｓｊｏｉｎｔ）第２セットの物理ブロックを含むフラッシュメモリと、前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスを実行するように構成されたコントローラと、を備え、前記第１仮想フラッシュ変換階層インスタンスは、論理ページナンバに向けられたストレージアクセス要請を受信して、前記第１セットの物理ブロック内の物理ページナンバにのみ向けられたストレージアクセス要請を生成するように構成され、前記第２仮想フラッシュ変換階層インスタンスは、論理ページナンバに向けられたストレージアクセス要請を受信して、前記第２セットの物理ブロック内の物理ページナンバにのみ向けられたストレージアクセス要請を生成するように構成され、前記第１セットの物理ブロックと前記第２セットの物理ブロックとは、互いに区別され、前記第１仮想フラッシュ変換階層インスタンスによって前記第１セットの物理ブロックに格納された第１セットのデータは、前記第２仮想フラッシュ変換階層インスタンスによって前記第２セットの物理ブロックに格納された第２セットのデータに混合されなく、前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスの各々は、それぞれのセットの物理ブロックに対するガーベッジコレクション動作を遂行するように更に構成され、前記第１仮想フラッシュ変換階層インスタンスは、第１加重値を有し、前記第２仮想フラッシュ変換階層インスタンスは、第２加重値を有し、前記第１セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第１の複数の追加提供ブロック（ｏｖｅｒｐｒｏｖｉｓｉｏｎ）を含み、前記第２セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第２の複数の追加提供ブロックを含み、前記第１セットの物理ブロック内の物理ブロックの数に対する前記第１の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第１加重値に比例するように調節され、前記第２セットの物理ブロック内の物理ブロックの数に対する前記第２の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第２加重値に比例するように調節されることを特徴とする。

【0007】

前記第１仮想フラッシュ変換階層インスタンスに割り当てられた前記第１セットの物理ブロックは、前記大容量格納装置の第１のパッケージに割り当てられ、前記第２仮想フラッシュ変換階層インスタンスに割り当てられた前記第２セットの物理ブロックは、前記大容量格納装置の第２のパッケージに割り当てられ、前記大容量格納装置は、前記ストレージアクセス要請に応答して、第１仮想フラッシュ変換階層インスタンスの前記第１セットの物理ブロック又は第２仮想フラッシュ変換階層インスタンスの前記第２セットの物理ブロックを、新しい物理ブロックに割り当てるように構成されるページ割当器を含むことが好ましい。

【0008】

本発明の実施形態によるシステムは、ホストと、大容量格納装置と、を備え、前記ホストは、第１名称空間（ｎａｍｅｓｐａｃｅ）に関連付けされ、前記大容量格納装置でインスタンス化された（ｉｎｓｔａｎｔｉａｔｅｄ）第１仮想フラッシュ変換階層インスタンスにストレージアクセス要請を送信するように構成された第１仮想マシンと、第２名称空間に関連付けされ、前記大容量格納装置でインスタンス化された第２仮想フラッシュ変換階層インスタンスにストレージアクセス要請を送信するように構成された第２仮想マシンと、を含み、前記大容量格納装置は、複数の物理ブロックを有するフラッシュメモリを含み、前記複数の物理ブロックの各々は、複数の物理ページ、第１セットの物理ブロック、及び第２セットの物理ブロックを含み、前記第１セットの物理ブロックと前記第２セットの物理ブロックとは、互いに分離（ｄｉｓｊｏｉｎｔ）及び区別（ｄｉｓｔｉｎｃｔ）され、前記第１仮想フラッシュ変換階層インスタンスによって前記第１セットの物理ブロックに格納された第１セットのデータは、前記第２仮想フラッシュ変換階層インスタンスによって前記第２セットの物理ブロックに格納された第２セットのデータと混合されず、前記第１仮想フラッシュ変換階層インスタンスは、前記第１セットの物理ブロック内の物理ページにのみ向けられたストレージアクセス要請を生成するように構成され、前記第２仮想フラッシュ変換階層インスタンスは、前記第２セットの物理ブロック内の物理ページにのみ向けられたストレージアクセス要請を生成するように構成され、前記大容量格納装置は、前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスを実行するように構成されたコントローラを更に含み、前記第１仮想フラッシュ変換階層インスタンス及び前記第２仮想フラッシュ変換階層インスタンスの各々は、それぞれのセットの物理ブロックに対するガーベッジコレクション動作を遂行するように更に構成され、前記第１仮想フラッシュ変換階層インスタンスは、第１加重値を有し、前記第２仮想フラッシュ変換階層インスタンスは、第２加重値を有し、前記第１セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第１の複数の追加提供ブロックを含み、前記第２セットの物理ブロックは、ガーベッジコレクション動作の間のデータの格納のために予約された第２の複数の追加提供ブロックを含み、前記第１セットの物理ブロック内の物理ブロックの数に対する前記第１の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第１加重値に比例するように調節され、前記第２セットの物理ブロック内の物理ブロックの数に対する前記第２の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第２加重値に比例するように調節されることを特徴とする。

【0009】

前記ホストは、前記第２名称空間に関連付けされ、前記第２仮想フラッシュ変換階層インスタンスにストレージアクセス要請を送信するように構成された第３仮想マシンを更に含むことが好ましい。
前記ホストは、前記第１仮想マシン及び前記第２仮想マシンの各々に、仮想マシンの予測される書込み動作レベルに比例する加重値を割当するように構成されたハイパバイザ（ｈｙｐｅｒｖｉｓｅｒ）を更に含むことが好ましい。
前記ホストは、前記第１仮想マシン及び前記第２仮想マシンの各々に、仮想マシンのサービスの永続的ストレージ品質（ｐｅｒｓｉｓｔｅｎｔ ｓｔｏｒａｇｅ ｑｕａｌｉｔｙ）に比例する加重値を割当するように構成されたハイパバイザを更に含むことが好ましい。
前記第１仮想フラッシュ変換階層インスタンスに割り当てられた前記第１セットの物理ブロックは、前記大容量格納装置の第１のパッケージに割り当てられ、前記第２仮想フラッシュ変換階層インスタンスに割り当てられた前記第２セットの物理ブロックは、前記大容量格納装置の第２のパッケージに割り当てられ、前記大容量格納装置は、前記ストレージアクセス要請に応答して、第１仮想フラッシュ変換階層インスタンスの前記第１セットの物理ブロック又は第２仮想フラッシュ変換階層インスタンスの前記第２セットの物理ブロックを、新しい物理ブロックに割り当てるように構成されるページ割当器を含むことが好ましい。

【0010】

本発明の実施形態による方法は、ホストによって、第１名称空間及び第２名称空間を生成する段階と、前記ホストによって、複数の物理ブロックを含む大容量格納装置の第１仮想フラッシュ変換階層インスタンスと通信（ｉｎｔｅｒａｃｔ）するように構成された第１仮想機能に前記第１名称空間を付加する段階と、前記ホストによって、前記大容量格納装置の第２仮想フラッシュ変換階層インスタンスと通信するように構成された第２仮想機能に前記第２名称空間を付加する段階と、前記第１仮想フラッシュ変換階層インスタンスによって、第１論理ページナンバに向けられた（ｄｉｒｅｃｔｅｄ ｔｏ）第１ストレージアクセス要請を受信する段階と、前記第１仮想フラッシュ変換階層インスタンスによって、前記複数の物理ブロックの中の第１サブセット内の物理ページナンバにのみ向けられたストレージアクセス要請を生成する段階と、前記第２仮想フラッシュ変換階層インスタンスによって、第２論理ページナンバに向けられた第２ストレージアクセス要請を受信する段階と、前記第２仮想フラッシュ変換階層インスタンスによって、前記複数の物理ブロックの中の第２サブセット内の物理ページナンバにのみ向けられたストレージアクセス要請を生成する段階と、を有し、前記第１サブセットと前記第２サブセットとは、互いに分離（ｄｉｓｊｏｉｎｔ）及び区別（ｄｉｓｔｉｎｃｔ）され、前記第１仮想フラッシュ変換階層インスタンスによって前記第１サブセットに格納された第１セットのデータは、前記第２仮想フラッシュ変換階層インスタンスによって前記第２サブセットに格納された第２セットのデータに混合されなく、前記第１仮想フラッシュ変換階層インスタンスによって、前記第１サブセットに対するガーベッジコレクション動作を遂行する段階を更に含み、前記第１仮想フラッシュ変換階層インスタンスは、第１加重値を有し、前記第２仮想フラッシュ変換階層インスタンスは、第２加重値を有し、前記第１サブセットは、ガーベッジコレクション動作の間のデータの格納のために予約された第１の複数の追加提供ブロックを含み、前記第２サブセットは、ガーベッジコレクション動作の間のデータの格納のために予約された第２の複数の追加提供ブロックを含み、前記第１サブセット内の物理ブロックの数に対する前記第１の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第１加重値に比例するように調節され、前記第２サブセット内の物理ブロックの数に対する前記第２の複数の追加提供ブロック内の物理ブロックの数の比率は、前記第２加重値に比例するように調節されることを特徴とする。

【0011】

前記ホストによって、第１仮想マシン及び第２仮想マシンを生成する段階と、前記ホストによって、前記第１仮想機能を前記第１仮想マシンに割当する段階と、前記ホストによって、前記第２仮想機能を前記第２仮想マシンに割当する段階と、を更に含むことが好ましい。
前記ホスト上のゲスト装置ドライバによって、前記第１名称空間を含む読出し要請を構成する段階と、前記大容量格納装置によって、前記第１仮想機能を通じて前記読出し要請を受信する段階と、前記第１仮想フラッシュ変換階層インスタンスによって、前記読出し要請を処理する段階と、前記第１仮想機能を通じて、前記読出し要請の結果を返す段階と、を更に含むことが好ましい。
前記ホスト上のゲスト装置ドライバによって、書き込まれるべきデータ及び前記第１名称空間に対する識別子を含む書込み要請を構成する段階と、前記大容量格納装置によって、前記第１仮想機能を通じて、前記書込み要請を受信する段階と、前記第１仮想フラッシュ変換階層インスタンスによって、前記書込み要請を処理する段階と、前記第１仮想フラッシュ変換階層インスタンスによって、前記大容量格納装置のページ割当器から、書込み可能な物理ページに対応する１つ以上の物理ページナンバを要請する段階と、前記ページ割当器から１つ以上の物理ページナンバを受信する段階と、前記受信された１つ以上の物理ページナンバに対応する１つ以上の物理ページに前記データを書き込む段階と、を更に含むことが好ましい。

【発明の効果】

【0012】

本発明の実施形態によれば、仮想マシンを意識した仮想フラッシュ変換階層が提供され、これに従ってシステムの性能が向上される。

【図面の簡単な説明】

【0013】

本発明の特徴及び長所は詳細な説明、特許請求の範囲、及び以下の添付された図面を参照して理解され、認定される。

【図1】本発明の実施形態による大容量格納装置と連結されたホストのブロック図である。

【図2】従来技術のフラッシュ変換階層を含む大容量格納装置と接続した複数の仮想マシンのブロック図である。

【図3】本発明の実施形態に係る複数の仮想フラッシュ変換階層インスタンスを含む大容量格納装置と接続した複数の仮想マシンのブロック図である。

【図4】本発明の実施形態に係る仮想マシンを意識したＮＡＮＤページ割当器及び複数の仮想フラッシュ変換階層インスタンスを通じて大容量格納装置と接続した複数の仮想マシンのブロック図である。

【図5】フラッシュメモリの従来技術のフラッシュ変換階層、ＮＡＮＤページ割当器、及びフラッシュメモリの複数の物理ブロックのブロック図である。

【図6】本発明の実施形態に係る仮想マシンを意識したＮＡＮＤページ割当器及び複数の仮想フラッシュ変換階層インスタンスを含む大容量格納装置と接続した複数の仮想マシンのブロック図である。

【図7】本発明の実施形態に係る仮想マシン意識したＮＡＮＤページ割当器及び複数の仮想フラッシュ変換階層インスタンスを含む大容量格納装置と接続した複数の仮想マシンのブロック図である。

【図8】本発明の実施形態に係る大容量格納装置のフラッシュパッケージ及びパッケージのフラッシュブロックの組織化（ｏｒｇａｎｉｚａｔｉｏｎ）を示すブロック図である。

【図9】本発明の実施形態に係る複数のフラッシュブロックと接続した複数の仮想フラッシュ変換階層インスタンスのブロック図である。

【図10】本発明の実施形態に係るガーベッジコレクションの間における追加提供ブロック（ｏｖｅｒｐｒｏｖｉｓｉｏｎ ｂｌｏｃｋｓ）へのデータマイグレーションを説明するデータ流れ図である。

【図11】本発明の実施形態に係る装置初期化の順序図である。

【図12】本発明の実施形態に係る読出し要請処理の順序図である。

【図13】本発明の実施形態に係る書込み要請処理の順序図である。

【発明を実施するための形態】

【0014】

添付された図面と連関される詳細な記述は、本発明に従って提供されるソリッドステートドライブ（ＳＳＤ、ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）のための仮想マシンを意識した（ＶＭ−ａｗａｒｅ）フラッシュ変換階層（ＦＴＬ、ｆｌａｓｈ ｔｒａｎｓｌａｔｉｏｎ ｌａｙｅｒ）設計の例示的な実施形態の説明を意図し、本発明が構成されるか、或いは活用される唯一の形態を示すとは意図していない。詳細な記述は説明された実施形態と連関されて本発明の特徴を示す。しかし、同一又は等価な機能及び構造は、本発明の思想及び範囲内に含まれる意図を有する他の実施形態によっても達成できることは、よく理解されるべきである。本文の他の箇所にも記載されたように、類似な参照番号は類似な構成又は特徴を示す。

【0015】

図１はソリッドステートドライブ１０３と連結されたホスト１０２を示す。図２は、ＳＲ−ＩＯＶ ＮＶＭｅ ＳＳＤ｛以下、「ＳＲ−ＩＯＶ」 「ＮＶＭｅ」 「ＳＳＤ」に分割すると、「ＳＲ−ＩＯＶ」（Ｓｉｎｇｌｅ Ｒｏｏｔ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ、シングルルート入出力仮想化）、 「ＮＶＭｅｍ」（Ｎｏｎ Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ、不揮発性メモリエキスプレス）、 「ＳＳＤ」（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ、ソリッドステートドライブ）を使用する従来技術によるシステム構造（ａｒｃｈｉｔｅｃｔｕｒｅ）を示す。複数の仮想マシン１００はホスト１０２上で動作（ｒｕｎ）する。ホスト１０２はプロセッサ（例えば、マイクロプロセッサ）及びメモリを含む。仮想マシン１００は多様な仮想機能１０５（ｖｉｒｔｕａｌ ｆｕｎｃｔｉｏｎｓ）を呼出（ｃａｌｌ）して永久ストレージ（ｐｅｒｓｉｓｔｅｎｔ ｓｔｏｒａｇｅ）と相互作用（ｉｎｔｅｒａｃｔ）する。
仮想機能１０５はホスト１０２のゲスト装置ドライバによって提供される。本文で使用されるように、“ホスト”は１つ又はそれ以上の大容量格納装置と連結され、これを使用するコンピュータ（例えば、サーバ）である。各仮想マシンはストレージアクセス要請（例えば、永久ストレージからのデータ読出し、永久ストレージへのデータ書込み、又は永久ストレージのデータ消去に対する要請）を生成する。各ストレージアクセス要請は仮想機能としての呼出（ｃａｌｌ）を通じて生成される。永久ストレージはハードディスク、及び／又はＳＳＤ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）、及び／又はＵＳＢスティック或いはサムドライブ（ｔｈｕｍｂ ｄｒｉｖｅ）、及び／又はメモリカード等のような大容量格納装置により具現される。
シングルルート入／出力仮想化（ＳＲ−ＩＯＶ）は、多様なＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）ハードウェア機能の中で、大容量格納装置に対して、その資源へのアクセスを区分可能にするために使用される。
これらの機能は、ＰＣＩｅ物理的機能ＰＦ（１０７）及び１つ又はそれ以上のＰＣＩｅ仮想機能（ＶＦｓ）１０５を含む。各物理的機能１０７及び仮想機能１０５には、入／出力メモリ管理部１０４（ＩＯＭＭＵ、ｉｎｐｕｔ／ｏｕｔｐｕｔ ｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ）が相異なるトラフィックストリーム（ｔｒａｆｆｉｃ ｓｔｒｅａｍｓ）を区分可能にする一意的なＰＣＩｅ ＲＩＤ（Ｒｅｑｕｅｓｔｅｒ ｉｄｅｎｔｉｆｉｅｒ、要求者識別子）が割当てられる。斯くして、仮想機能１０５を相異なる仮想マシン１００（ＶＭｓ）に割当ててあるので、仮想マシン１００及び大容量格納装置の間でデータを伝送する間において、他の仮想マシン１００の入／出力ストリームと互いに干渉することを防止できる。

【0016】

ソリッドステートドライブ１０３のフラッシュメモリは物理ブロック１１０（ｐｈｙｓｉｃａｌ ｂｌｏｃｋｓ）（又はフラッシュブロック）及び物理ページ１２０（ｐｈｙｓｉｃａｌ ｐａｇｅｓ）として組織化される。物理ブロック１１０は１回の動作で消去される最も小さいメモリ単位であり、物理ページ１２０は１回の動作で書き込まれる最も小さいメモリ単位である。各物理ブロック１１０は複数の物理ページ１２０を含む。物理ページ１２０の大きさは具現に従って変わる。フラッシュメモリのページはＮＡＮＤページ割当器１３０（ＮＡＮＤ ｐａｇｅ ａｌｌｏｃａｔｏｒ）によって割当される。
ホスト１０２は論理ページナンバ（ｌｏｇｉｃａｌ ｐａｇｅ ｎｕｍｂｅｒｓ）に向けられた（ｄｉｒｅｃｔｅｄ ｔｏ）ストレージアクセス要請（例えば、論理ページナンバのページに格納されたデータを要請すること、論理ページナンバのページにデータ書込みを要請すること、又は論理ページナンバのページに格納されたデータの消去を要請すること）等を使用して大容量格納装置と相互作用（ｉｎｔｅｒａｃｔ）する。
物理ページ１２０に新しいデータを書き込むことが、物理ページ１２０を含む物理ブロック１１０の全体のコンテンツを他のところに格納（セーブ）し、物理ブロック１１０を消去し、同一のページ位置に以前データを代替する新しいデータが格納されたコンテンツを該物理ブロックに再び書き込むことを要求するので、論理ページナンバを物理ページナンバに直接的又は静的に（ｄｉｒｅｃｔｌｙ ｏｒ ｓｔａｔｉｃａｌｌｙ）マッピングすることは非効率的である。本文で使用されるように、“物理ページナンバ”は大容量格納装置内でページを一意的に識別する識別子（ｉｄｅｎｔｉｆｉｅｒ）（例えば、数字）である。

【0017】

このような面倒な動作を回避するために、フラッシュ変換階層１２５は論理ページナンバを動的に（ｄｙｎａｍｉｃａｌｌｙ）物理ページナンバに変換するか、又はマッピングする。新しいデータを或る論理ページナンバのページにデータに上書き（ｏｖｅｒｗｒｉｔｅ）する場合、物理ページ１２０を含む物理ブロック１１０を消去する代わりに、フラッシュ変換階層１２５は現在の論理ページナンバと現在対応する物理ページ１２０を無効（ｉｎｖａｌｉｄ）としてマーキングする。フラッシュ変換階層１２５は論理ページナンバから物理ページ１２０へのマッピングを更新して、論理ページナンバを新しい物理ページ１２０にマッピングし、新しい物理ページ１２０に新しいデータを書き込む。
時には、フラッシュ変換階層１２５は“ガーベッジコレクション（ｇａｒｂａｇｅ ｃｏｌｌｅｃｔｉｏｎ）”であると称される動作を遂行する。この動作により、物理ブロック１１０の有効なコンテンツが１つ又はそれ以上の他の物理ブロック１１０内の他の物理ページ１２０に移動した後に、無効としてマーキングされた物理ページ１２０の大きい部分（例えば、設定閾値を超過する部分）を含む物理ブロック１１０が消去され、この消去された物理ブロック１１０に新しいデータを書き込むことが可能になる。フラッシュ変換階層１２５はソリッドステートドライブ１０３のコントローラ（例えば、マイクロコントローラ）で駆動されるソフトウェア形態で具現される。

【0018】

一部の実施形態で、複数の仮想機能１０５は相異なる複数の仮想マシン１００に割当され、各仮想機能１０５は大容量格納装置上に予約された名称空間（ｎａｍｅｓｐａｃｅ）（例えば、図２の名称空間Ａ（ＮＳＡ）及び名称空間Ｂ（ＮＳＢ）として記載された名称空間）と連関される。図２の例示的なシステムで、第１仮想機能ＶＦ１、第２仮想機能ＶＦ２のような２つの仮想機能は１つの名称空間（ＮＳＢ）を共有する。相異なる仮想マシン１００（例えば、第０仮想マシンＶＭ０）からのストレージアクセス要請は相異なる仮想機能１０５（この場合、第０仮想機能ＶＦ０）を呼出（ｃａｌｌ）することによって処理される。これはホスト管理下の仮想マシン１００と大容量格納装置のホストインタフェイス階層（ＨＩＬ、ｈｏｓｔ ｉｎｔｅｒｆａｃｅ ｌａｙｅｒ）の間において、入／出力経路が分離される結果をもたらす。

【0019】

しかし、相異なる仮想マシン１００に割当された物理ページ１２０が物理ブロック１１０を共有する可能性がある。相異なる仮想マシン１００からのストレージアクセス要請は大容量格納装置において論理ページナンバで識別される論理ページにマッピングされ、論理ページナンバに向けられたストレージアクセス要請のフォーマットに載せてフラッシュ変換階層１２５に伝達される。斯くして、フラッシュ変換階層１２５の入力には、該入力の起源となった仮想マシンと特定ストレージアクセス要請を連結する意味ある情報が無いことがあり得る。
結果的に、例えば、第１仮想マシン（例えば、ＶＭ１）からの書込み要請は物理ページ１２０の無効化をもたらし、次いで、該物理ページ１２０の無効化は物理ブロック１１０に影響を与えるガーベッジコレクションを発生させる。これは、ストレージアクセス要請、例えば、同一の物理ブロック１１０の物理ページ１２０にマッピングされた論理ページに対する、第２仮想マシン（例えば、ＶＭ２）によって伝送された読出し要請の処理を遅延させる。このように、或る仮想マシン１００に提供されるサービス品質が他の仮想マシン１００によって伝送されたストレージアクセス要請によって影響を受ける。即ち、サービス品質が低下し、より予測不能になる。

【0020】

シングルルート入出力仮想化（ＳＲ−ＩＯＶ）が有する特徴の装置仮想化をさらに向上するために、フラッシュ変換階層（ＦＴＬ）１２５が仮想化（ｖｉｒｔｕａｌｉｚｅｄ）される。例えば、フラッシュ変換階層１２５が、複数の仮想フラッシュ変換階層（ｖＦＴＬ、ｖｉｒｔｕａｌ ｆｌａｓｈ ｔｒａｎｓｌａｔｉｏｎ ｌａｙｅｒ）インスタンス２１０により置換されて、入／出力経路は複数の相異なる仮想マシン１００に対する複数の仮想フラッシュ変換階層インスタンス２１０の時点で分離される。

【0021】

図３は、本発明の実施形態に係る複数の仮想フラッシュ変換階層インスタンスを含む大容量格納装置と接続した複数の仮想マシンのブロック図である。
図３において、破線内が本発明に係る大容量格納装置に属し、破線外の仮想マシン１００（ＶＭ１、ＶＭ２、ＶＭ３）がホスト（１０２、即ち、ユーザコンピュータ）に属する。破線内の機能ブロックのうち、複数の物理ブロック１１０がハードウェアであるのに対して、残りは全てコントローラ上で動くソフトウェアであり、コントローラのハードウェアは、コア部と外部入出力部（対仮想マシン（ホスト）、対物理ブロック）を含むが、全て記載を省略してある。
図３を参照すれば、一実施形態で、仮想フラッシュ変換階層（ＦＴＬ）インスタンス２１０が各割当された仮想機能又は名称空間に対して生成される。特定の仮想機能からのストレージアクセス要請が該仮想機能の名称空間と連関され、従って、名称空間と連関された仮想フラッシュ変換階層インスタンス２１０に伝達される。図２のシステムの状況と異なり、図３の実施形態では、名称空間は論理ページナンバのセット（集合）又は範囲にマッピングされない代わりに、個別の仮想フラッシュ変換階層インスタンス２１０（例えば、ｖＦＴＬ１、ｖＦＴＬ２）にマッピングされる。結果的に、相異なる仮想装置１００からのストレージアクセス要請は仮想フラッシュ変換階層で分離されているので、１つの仮想マシンが提出したストレージアクセス要請が、他の仮想マシンの享受するサービス品質に及ぼす悪影響を軽減できる。物理ページ１２０は仮想マシンを意識したＮＡＮＤページ割当器（ＶＭ−ａｗａｒｅ ＮＡＮＤ ｐａｇｅ ａｌｌｏｃａｔｏｒ）２３０によって割当される。

【0022】

図４を参照すれば、一実施形態で上述されたように、各仮想フラッシュ変換階層（ｖＦＴＬ）インスタンス２１０は大容量格納装置（例えば、ソリッドステートドライブ１０３）のコントローラ上で駆動されるファームウェアのフラッシュ変換階層（ＦＴＬ）におけるソフトウェア構成要素である。これは従来技術のフラッシュ変換階層（ＦＴＬ）ソフトウェアのフル機能を有するが、そのようなフラッシュ変換階層（ＦＴＬ）ソフトウェアと異なり、仮想マシン及び仮想機能名称空間（ｖｉｒｔｕａｌ ｆｕｎｃｔｉｏｎ ｎａｍｅｓｐａｃｅ）に従って、又は大容量格納装置名称空間に従って組織化され、設計される。
図４で、第１仮想マシンＶＭ１及び第２仮想マシンＶＭ２の２つの仮想マシン１００が示される。各仮想マシンは装置名称空間管理者１０６によって別々の装置名称空間（ｓｅｐａｒａｔｅ ｄｅｖｉｃｅ ｎａｍｅｓｐａｃｅ）に割当される。第１仮想マシンＶＭ１がストレージアクセス要請、例えば、書込み要請を発行する場合、大容量格納装置は該ストレージアクセス要請を第１仮想フラッシュ変換階層インスタンス２１０ａ（ｖＦＴＬ１）に伝送（ｒｏｕｔｅ）する。書込み要請は例えば、８セクタサイズを有する論理ページ（そして対応する物理ページ）の割当を要求する。物理ページは物理ページナンバ（ｐｐｎ、ｐｈｙｓｉｃａｌ ｐａｇｅ ｎｕｍｂｅｒ）によって識別される。
第１仮想フラッシュ変換階層インスタンス２１０ａは、ＶＭを意識したＮＡＮＤページ割当器２３０に対する、対応するストレージアクセス要請を生成して物理ページ１２０のナンバ（即ち、物理ページナンバ（ｐｐｎ））を提供するよう要求する。ここで物理ページ１２０のナンバは、書込み要請を実行するのに必要なメモリの大きさ（例えば、８セクタ）に対応する。以後、割当された物理フラッシュページに書込みデータをフラッシュ（ｆｌｕｓｈ、一斉書き込み）する。従ってストレージアクセス要請は割当された物理ページの物理ページナンバ（ｐｐｎ）を要請することをさらに含む。
最後に、仮想フラッシュ変換階層インスタンス２１０ａは論理から物理へのマッピング（ｌｏｇｉｃａｌ ｔｏ ｐｈｙｓｉｃａｌ ｍａｐｐｉｎｇｓ）（例えば、仮想マシン論理ブロックアドレス（ＶＭ−ＬＢＡ）又は論理ページナンバ（ｌｐｎ）からＮＡＮＤフラッシュページナンバなどの物理ページナンバ（ｐｐｎ）へのマッピング）を更新する。他方、第２仮想マシンＶＭ２によって生成されたストレージアクセス要請は追加処理のために第２仮想フラッシュ変換階層インスタンス２１０ｂに伝送（ｒｏｕｔｅ）される。
情報又は要請を交換することを必要としない点で、第１及び第２仮想フラッシュ変換階層インスタンス２１０ａ、２１０ｂなどの仮想フラッシュ変換階層インスタンスは、互いに独立的であり、互いを意識しない（ｕｎａｗａｒｅ）。このようにして、本システムは第１仮想マシンＶＭ１によって生成されたストレージアクセス要請及び第２仮想マシンＶＭ２によって生成されたストレージアクセス要請の間の干渉を防止できる。

【0023】

図５を参照すれば、上述されたように従来技術によるフラッシュ変換階層１２５及びＮＡＮＤページ割当器１３０は、入力されるストレージアクセス要請のソース（ｓｏｕｒｃｅ）に従って区分しない。例えば、３つの相異なる仮想マシン１００からのデータが同一の物理ブロック１１０に書き込まれ得る。図５で、第１仮想マシンＶＭ１、第２仮想マシンＶＭ２、及び第３仮想マシンＶＭ３のような３つの仮想マシン１００からのデータを含むページはＤ１、Ｄ２、及びＤ３の参照番号が各々付与される。図示されたように、物理ブロック１１０の各々で、多数の相異なる仮想マシン１００からのデータが混合される。

【0024】

それに対して、図６を参照すれば、本発明の或る実施形態では、第１仮想マシンＶＭ１、第２仮想マシンＶＭ２、及び第３仮想マシンＶＭ３からなる３つの仮想マシン１００からのストレージアクセス要請は、各々、３つの別々の仮想フラッシュ変換階層インスタンスｖＦＴＬ１、ｖＦＴＬ２、ｖＦＴＬ３によって処理され、該仮想フラッシュ変換階層インスタンスの各々は、それらの各々の名称空間（及び仮想マシン１００）と既に連関されたブロックのページに対する要請を、又は利用可能であるページがあまりにも少ない場合、現在何れの名称空間又は仮想マシンとも連関されないブロックのページに対する要請を、ＶＭを意識したＮＡＮＤページ割当器２３０に向けて生成する。
このようにして、ＶＭを意識したＮＡＮＤページ割当器２３０は結果的に、図６で、Ｄ１、Ｄ２、及びＤ３の参照番号が付与された各々、第１仮想マシンＶＭ１、第２仮想マシンＶＭ２、及び第３仮想マシンＶＭ３からのデータは混合されず、区分された物理ブロック１１０に書き込まれる。

【0025】

図７を参照すれば、一実施形態で、仮想マシンを意識したＮＡＮＤページ割当器２３０はリストを維持する。該リストは、各仮想フラッシュ変換階層インスタンス２１０に対して、「自由」（ｆｒｅｅ、有効データが書き込まれていない）ページを含む単数又は複数の物理ブロック１１０である“オープンフラッシュブロック（ＯＦＢ、ｏｐｅｎ ｆｌａｓｈ ｂｌｏｃｋ）”を含む。任意の仮想フラッシュ変換階層インスタンス２１０が新しい物理ページナンバを要請する場合、仮想マシンを意識したＮＡＮＤページ割当器２３０は要請した仮想フラッシュ変換階層インスタンス２１０に対してリスティングされたオープンフラッシュブロック１１０の内の次に利用可能である物理ページナンバを返還（ｒｅｔｕｒｎ）する。
書込み要請が仮想フラッシュ変換階層インスタンス２１０から受信され、要請した仮想フラッシュ変換階層インスタンス２１０に対してリスティングされたオープンフラッシュブロック１１０の空間が充分でない場合、又は書込み要請の実行が現在のオープンフラッシュブロック１１０を万杯に満たす場合、仮想マシンを意識したＮＡＮＤページ割当器２３０は書込み要請を遂行するために新しい物理ブロック１１０を割当する。
書込み要請の完了の後に新しい物理ブロック１１０が部分的に空いた空間（ｐａｒｔｉａｌｌｙ ｅｍｐｔｙ）を維持する場合、仮想マシンを意識したＮＡＮＤページ割当器２３０は新しい物理ブロック１１０のアドレスをオープンフラッシュブロック１１０のリストに追加する。
例えば、図７の第２仮想フラッシュ変換階層インスタンス（ｖＦＴＬ２）と連関されたオープンフラッシュブロック１１０が書込み要請によって満杯になり全てのページが使用された場合、仮想マシンを意識したＮＡＮＤページ割当器２３０は新しい物理ブロック１１０’を割当し、それを第２仮想フラッシュ変換階層インスタンスｖＦＴＬ２のオープンフラッシュブロックとして認識する。

【0026】

図８を参照すれば、仮想マシンを意識したＮＡＮＤページ割当器２３０は、相異なる仮想フラッシュ変換階層インスタンス２１０の物理ブロック１１０を、相異なるフラッシュパッケージ、ダイ、又はプレーンに優先的に分散するように新しいフラッシュブロック１１０を割当するように構成される。パッケージはチャンネル（例えば、図示されたように、Ｃｈａｎｎｅｌ＃０、Ｃｈａｎｎｅｌ＃１、等）に組織化される。これは、例えば、特定仮想フラッシュ変換階層インスタンス２１０が新しいブロックに対する要請を生成する時、仮想フラッシュ変換階層インスタンス２１０に割当された他の物理ブロック１１０を既に含むパッケージの物理ブロック１１０を割当することによって具現される。又はどのパッケージも「自由」物理ブロック１１０を含まない場合、どの物理ブロック１１０も未だ割当されなかったパッケージの物理ブロック１１０を割当することによって具現される。
斯くして、例えば、第１仮想フラッシュ変換階層インスタンスに割当された第１物理ブロック（図８に“フラッシュブロック１（Ｆｌａｓｈ ｂｌｏｃｋ １）”と記載される）は第１仮想フラッシュ変換階層インスタンスに割当された他の物理ブロック１１０と共に大容量格納装置のパッケージナンバ０（Ｐｋｇ＃０）に割当される。第２仮想フラッシュ変換階層インスタンスに割当された第２物理ブロック（図８に“フラッシュブロック２（Ｆｌａｓｈ ｂｌｏｃｋ ２）”と記載される）は第２仮想フラッシュ変換階層インスタンスに割当された他の物理ブロック１１０と共に大容量格納装置のパッケージナンバ１（Ｐｋｇ＃１）に割当される。このようなパッケージは、例えば、大容量格納装置（例えば、ソリッドステートドライブ１０３）の印刷回路基板（又は印刷配線基板）にハンダ付けされた（ｓｏｌｄｅｒｅｄ）集積回路である。

【0027】

図９を参照すれば、一部の実施形態で、「自由」フラッシュブロックの数が大容量格納装置のために定義された閾値（ｔｈｒｅｓｈｏｌｄ）より低くなる度に、ガーベッジコレクションＧＣが遂行される。各仮想フラッシュ変換階層インスタンス２１０は自らガーベッジコレクションを管理する。各、仮想フラッシュ変換階層インスタンス２１０を初期化する間に、特定な数の追加提供フラッシュブロック（ｏｖｅｒｐｒｏｖｉｓｉｏｎ ｆｌａｓｈ ｂｌｏｃｋｓ）１１０が該、仮想フラッシュ変換階層インスタンス２１０に割当される。
ガーベッジコレクション動作の間において、設定された閾値を超過する無効物理ページ部分を含む物理ブロックは、該物理ブロックの有効物理ページのコンテンツが他の物理ブロック、例えば追加提供ブロック（ｏｖｅｒｐｒｏｖｉｓｉｏｎ ｂｌｏｃｋｓ）に先ず移動された後に、消去され、新規な格納（書込み）のために使用可能になる。
このように、追加提供ブロックは、無効化された物理ページ１２０を含む物理ブロック１１０が消去され、格納のために再び使用可能になる前に、一部の格納空間を、例えば、無効化された物理ページ１２０の空間を使用せず放置しながら、ストレージの特定の容量を提供するために使用される。
例えば、図１０に示したように、ガーベッジコレクションを遂行して多数の無効物理ページ１２０を含む物理ブロック１１０を解除（ｆｒｅｅ ｕｐ、ガーベッジの無い状態にする）する場合、各仮想フラッシュ変換階層インスタンス２１０は先ず有効データを含む物理ページの内容（図１０では「有効」と記載）を追加提供ブロック１１０の「自由」ページ（図１０では、「空き」と記載）へ移動し、その後に、物理ブロック１１０を消去して解除（ｆｒｅｅｄ＿ｕｐ）する。
繰り返して述べると、追加提供（ｏｖｅｒｐｒｏｖｉｓｉｏｎ）は無効ページを消去する前に、ガーベッジコレクションによって無効ページを含む物理ブロック１１０から有効データが移動される「自由」ページを含む、追加的な「自由」フラッシュブロック１１０を提供できる。

【0028】

基本的に、各仮想フラッシュ変換階層インスタンス２１０に提供される追加提供フラッシュブロック１１０の数は、仮想フラッシュ変換階層インスタンス２１０に割当された物理ブロック１１０の数に比例する。しかし、一部の実施形態で、割当されたブロックの数に対する追加提供フラッシュブロック１１０の数の比率は各仮想フラッシュ変換階層インスタンス２１０に割当された加重値に従って調節（例えば、加重値に従って比例するように調節）されることができる。例えば、各仮想フラッシュ変換階層インスタンス２１０の加重値は使用者によって定義（ｕｓｅｒ−ｄｅｆｉｎｅｄ）される。一部の実施形態で、各仮想マシンは加重値（例えば、使用者によって定義された加重値、又はハイパバイザによって割当された加重値（ｈｙｐｅｒｖｉｓｏｒ−ａｓｓｉｇｎｅｄ ｗｅｉｇｈｔ））を有する。各仮想フラッシュ変換階層インスタンス２１０の加重値は仮想フラッシュ変換階層インスタンス２１０と連結された仮想マシンの加重値である。又は複数の仮想マシンが仮想フラッシュ変換階層インスタンス２１０を共有する場合、各仮想フラッシュ変換階層インスタンス２１０の加重値はこのような仮想マシンの加重値の合計（ｔｏｔａｌ）である。

【0029】

仮想マシンの加重値は、仮想マシンの予想される書込み動作レベル（例えば、該仮想マシンが書込み動作を要請する周期、又は該仮想マシンに予想される単位時間当たり書込みデータの総量）、又は該仮想マシンに適したサービス品質に比例する。

【0030】

大容量格納装置が第１仮想マシンＶＭ１及び第２仮想マシンＶＭ２に対して仮想フラッシュ変換階層インスタンス２１０を各々設定する場合、ホスト１０２は第１仮想マシンＶＭ１及び第２仮想マシンＶＭ２の各々の加重値を設定する。以後、第１仮想マシンＶＭ１及び第２仮想マシンＶＭ２に各々対応するファームウェア、例えば第１仮想フラッシュ変換階層インスタンス及び第２仮想フラッシュ変換階層インスタンスは第１仮想フラッシュ変換階層インスタンス及び第２仮想フラッシュ変換階層インスタンスに割当された物理的容量に基づいて多数の追加提供ブロックを割当する。

【0031】

一実施形態で、装置初期化（ｄｅｖｉｃｅ ｉｎｉｔｉａｌｉｚａｔｉｏｎ）は図１１に示したように遂行される。
６００段階で、ホスト１０２はＳＲ−ＩＯＶ（シングルルート入出力仮想化）を活性化し、大容量格納装置に対して第１仮想機能ＶＦ０を含む仮想機能１０５（図３及び関連段落の記述を参照）を設定する。
６０２段階で、ホスト１０２は仮想フラッシュ変換階層の特徴を活性化する。
６０４段階で、ホスト１０２は名称空間（ｎａｍｅｓｐａｃｅ）を生成し、名称空間を第１仮想機能ＶＦ０に添付する。
６０６段階で、大容量格納装置は第１仮想機能ＶＦ０の名称空間の論理ブロックアドレス範囲に従って仮想フラッシュ変換階層インスタンスを生成する。
６０８段階で、ホスト１０２は第１仮想機能ＶＦ０を第１仮想マシンに割当し、第１仮想機能ＶＦ０を活性化する。このようなプロセスは他の仮想マシン及び名称空間に対して反複され得る。

【0032】

一実施形態で、読出し要請処理は図１２に図示されたように遂行される。
６１０段階で、仮想マシンは、例えば開始論理ブロックアドレス０及び８セクタサイズの読出し要請を発行する。
６１２段階で、ホスト１０２上のゲスト装置ドライバは、要請情報（ｒｅｑｕｅｓｔ ｉｎｆｏｒｍａｔｉｏｎ）を含む、対応するＮＶＭｅ（Ｎｏｎ Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）読出し要請を構成する。ＮＶＭｅ読出し要請は名称空間識別子をまた含む。
６１４段階で、大容量格納装置は要請した仮想マシンに添付された仮想機能を通じて読出し要請を受信する。
６１６段階で、大容量格納装置は読出し要請を管理し、要請した仮想マシンが付着された仮想フラッシュ変換階層インスタンスに読出し要請を伝送（ｐａｓｓ）する。
６１８段階で、仮想フラッシュ変換階層インスタンスは読出し要請が要請したフラッシュページを読み出し、対応する仮想機能の完了キュー（ＣＱ、ｃｏｍｐｌｅｔｉｏｎ ｑｕｅｕｅ）に完了応答を伝送する。以後にゲスト装置ドライバはサブミッションキュー（ＳＱ、ｓｕｂｍｉｓｓｉｏｎ ｑｕｅｕｅ）を通知する。
６２０段階で、ゲスト装置ドライバはインタラプトを管理し、サブミッションキューを更新する。読出し動作の結果は仮想機能によって仮想マシンへ返還される。

【0033】

一実施形態で、書込み要請処理は図１３に示したように遂行される。
６２２段階で、仮想マシンは例えば、開始論理ブロックアドレス０及び８セクタサイズを有する書込み要請を発行する。
６２４段階で、ホスト１０２のゲスト装置ドライバは要請情報を含む、対応するＮＶＭｅ書込み要請を構成する。ＮＶＭｅ書込み要請は名称空間識別子をまた含む。
６２６段階で、大容量格納装置は要請した仮想マシンに添付された仮想機能を通じて書込み要請を受信する。
６２８段階で、大容量格納装置は書込み要請を管理し、要請した仮想マシンが付着された仮想フラッシュ変換階層インスタンスに書込み要請を伝送する。
６３０段階で、仮想フラッシュ変換階層インスタンスはＮＡＮＤページ割当器に新しい物理ページナンバを要請し、（例えば、仮想フラッシュ変換階層インスタンスはＮＡＮＤページ割当器から新しい物理ページナンバを要請する）データをフラッシュページに書き込み、マッピングエントリを更新する。
６３２段階で、仮想フラッシュ変換階層インスタンスは対応する仮想機能の完了キュー（ＣＱ）に書込み完了を伝送する。
６３４段階で、ホスト１０２のゲスト装置ドライバはインタラプトを管理し、サブミッションキュー（ＳＱ）を更新する。

【0034】

このように、本実施形態は、仮想マシンを意識した仮想フラッシュ変換階層を提供し、これに従ってシステムの性能が向上される。

【0035】

ハードウェア、ファームウェア、及びソフトウェアの組合せを含む“コントローラ（ｃｏｎｔｒｏｌｌｅｒ）”の用語が本文で使用され、データ又はデジタル信号を処理するために採用される。コントローラハードウェアは、例えばＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、汎用又は特殊目的中央処理ユニット、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、及びＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙｓ）のようにプログラム可能なロジック装置を含む。コントローラで、本文に記載されたように、各機能が各機能を遂行するように物理的に接続され、構成されたハードウェアによって各機能が遂行される。又はＣＰＵのように非一時的なストレージ媒体に格納された命令語を実行するように構成されたさらに汎用のハードウェアによって各機能が遂行される。コントローラは単一印刷配線基板（ＰＷＢ、ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）で製作されるか、又はＰＷＢが多数連結された構造に分散され得る。コントローラは他のコントローラを含み得る。例えば、コントローラはＰＷＢ上に連結されたＦＰＧＡ、及びＣＰＵのように２つのコントローラを含む。

【0036】

本文に記載された本発明の実施形態に係る大容量格納装置及び／又は他の関連された装置又は構成は、適切なハードウェア、ファームウェア（例えば、ＡＳＩＣ）、ソフトウェア、又はそれらの組合せを活用して具現される。例えば、大容量格納装置の多様な要素は単一の集積回路（ＩＣ、ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）チップ又は別々のＩＣチップ上に形成される。また、大容量格納装置の多様な要素は軟性印刷回路フィルム、テープキャリヤパッケージ（ＴＣＰ）、印刷回路基板（ＰＣＢ）上に具現されるか、又は１つの基板上に形成される。
また、大容量格納装置の多様な要素は、１つ又はそれ以上のコンピューティング装置で本文に記載された多様な機能を遂行するために他のシステム構成要素と相互作用し、コンピュータプログラム命令語を実行し、１つ又はそれ以上のプロセッサで駆動（ｒｕｎ）する、プロセス又はスレッドである。コンピュータプログラム命令語はランダムアクセスメモリ（ＲＡＭ、ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などの標準メモリ装置を使用してコンピューティング装置内に具現されるメモリに格納される。コンピュータプログラム命令語はＣＤ−ＲＯＭ、フラッシュドライブ等の他の非一時的なコンピュータ読出し可能な媒体に格納される。
また、当業者は、本発明の以上の例示的な実施形態の思想から逸脱することなく、多様なコンピューティング装置の機能が１つのコンピューティング装置に組合わされるか、又は集積でき、特定のコンピューティング装置の機能が１つ又はそれ以上の他のコンピューティング装置にわたって分散できることを認知すべきである。

【0037】

たとえば、“第１”、“第２”、“第３”等の用語が、本文で、多様な要素、構成、領域、階層、及び／又はセクションを説明するために使用されるが、該要素、構成、領域、階層、及び／又はセクションはこのような用語に限定されない。このような用語は単純に１つの要素、構成、領域、階層、及び／又はセクションを他の１つの要素、構成、領域、階層、及び／又はセクションから区分するために使用される。即ち、第１の要素、構成、領域、階層、又はセクションは本発明の技術的思想及び範囲からの逸脱することなく、第２の要素、構成、領域、階層、及び／又はセクションを指し得る。

【0038】

本文で使用された用語は、単に特定の実施形態を説明するために使用されており、本発明を限定する意図はない。本文で使用されるように、“実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）”、“約（ａｂｏｕｔ）”及び類似の用語は、近似用語（ｔｅｒｍｓ ｏｆ ａｐｐｒｏｘｉｍａｔｉｏｎ）として使用され、程度（ｄｅｇｒｅｅ）の用語として使用されていないので、当業者ならば認識されるであろう、測定値又は演算値における固有の偏差（ズレ）を説明することと意図される。

【0039】

本文で使用されるように、文脈上そうではないと明確に指指されない限り、単数用語は複数の用語を含むと意図される。“含む”の用語が本文で使用される場合、この用語は特徴、整数、段階、動作、要素、及び／又は構成要素の存在を明示するが、追加的な１つ又はそれ以上の特徴、整数、段階、動作、要素、構成要素、及び／又はそれらのグループの存在を排除しないことはよく理解されよう。本文で使用されたように、“及び／又は”の用語は列挙された要素の１つ又はそれ以上の組合せの全体を含む。“少なくとも１つ”のような表現が列挙された要素の先に使用される場合、要素の全体リストを変形し、リストの個別的な要素を変形しない。また、“であり得る（ｍａｙ）”の用語は本発明の実施形態を説明している際には、“本発明の１つ又はそれ以上の実施形態”を参照する。また、“例示的な（ｅｘｅｍｐｌａｒｙ）”の用語は例又は説明を参照するように意図される。本文で使用されるように、“使用（ｕｓｅ）”の用語は“活用する時（ｕｔｉｌｉｚｅ）”の用語と類似と看做される。

【0040】

１つの要素が他の１つの要素と連結される（ｃｏｎｎｅｃｔｅｄ ｔｏ、ｃｏｕｐｌｅｄ ｔｏ）と称される場合、これは直接的な連結されるか、又は１つ又はそれ以上の中間要素が存在する。それに反して、１つの要素が他の１つの要素と直接的（ｄｉｒｅｃｔｌｙ ｏｎ）又は直接的連結（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ、ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）と称される場合、中間要素が存在しない。

【0041】

本文の数値的な範囲は参照された範囲内に含まれた同一の数値的精度（ｎｕｍｅｒｉｃａｌ ｐｒｅｃｉｓｉｏｎ）の全てのサブ範囲（ｓｕｂ−ｒａｎｇｅ）を含むと意図される。例えば、“１．０〜１０．０“の範囲は１．０の最小値及び１０．０の最大値の間の全てのサブ範囲、即ち、１．０より大きいか、或いは同一の最小値及び１０．０より小さいか、或いは同一の最大値を有する全てのサブ範囲、例えば、２．４〜７．６の範囲を含むと意図される。本文で参照された最大数値上の制限はそれに含まれたそれより低い数値的制限を全て含むと意図される。本文で参照された最小数値上の制限はそれに含まれたそれより高い数値的制限を全て含むことと意図される。

【0042】

「ＳＲ−ＩＯＶ ＮＶＭｅ ＳＳＤ」（シングルルート−入出力仮想化 不揮発性メモリエキスプレス ソリッドステートドライブ）のための「ＶＭを意識したＦＴＬ」（仮想マシンを意識したフラッシュ変換階層）設計の例示的な実施形態が本文で詳細に説明されたが、多様な変形及び変化は当業者によって遂行されよう。従って、本発明の理論に従って構成されたＳＲ−ＩＯＶ ＮＶＭｅ ＳＳＤのためのＶＭを意識したＦＴＬ設計は、本文で詳細に記載されたのと異なる場合を含み得るが、本発明は以下の特許請求の範囲及びそれらの均等物で定義される。

【符号の説明】

【0043】

１００ 仮想マシン（ＶＭ１、ＶＭ２、ＶＭ３、・・・）
１０２ ホスト
１０３ ソリッドステートドライブ（ＳＳＤ）
１０４ 入力／出力メモリ管理部（ＩＯＭＭＵ）
１０５ 仮想機能（ＶＦ０、ＶＦ１、ＶＦ２、・・・）
１０６ 装置名称空間管理者
１０７ 物理的機能（ＰＦ）
１１０、１１０’ 物理ブロック、フラッシュブロック
１２０ 物理ページ
１２５ フラッシュ変換階層（ＦＴＬ）
１３０ ＮＡＮＤページ割当器
２１０ 仮想フラッシュ変換階層（ｖＦＴＬ）インスタンス
２１０ａ、２１０ｂ 第１、第２
２３０ ＶＭを意識したＮＡＮＤページ割当器
ＬＢＡ 論理ブロックアドレス
ＮＳＡ、ＮＳＢ 名称空間Ａ、Ｂ
ＯＦＢ オープンフラッシュブロック
ｐｐｎ 物理ページナンバ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】