特許 6919453 感圧センサ装置、及び感圧センサユニット

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6919453

(24)【登録日】2021年7月28日

(45)【発行日】2021年8月18日

(54)【発明の名称】感圧センサ装置、及び感圧センサユニット

(51)【国際特許分類】

   G01L 5/00 20060101AFI20210805BHJP

【ＦＩ】

   G01L5/00 101Z

【請求項の数】9

【全頁数】17

(21)【出願番号】特願2017-183251(P2017-183251)

(22)【出願日】2017年9月25日

(65)【公開番号】特開2019-60622(P2019-60622A)

(43)【公開日】2019年4月18日

【審査請求日】2020年6月23日

(73)【特許権者】

【識別番号】000222118

【氏名又は名称】東洋インキＳＣホールディングス株式会社

(73)【特許権者】

【識別番号】711004506

【氏名又は名称】トーヨーケム株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(74)【代理人】

【識別番号】100124936

【弁理士】

【氏名又は名称】秦 恵子

(72)【発明者】

【氏名】丸山 健二郎

(72)【発明者】

【氏名】池上 智紀

【審査官】 公文代 康祐

(56)【参考文献】

【文献】 特開２００６−１８４０９８（ＪＰ，Ａ）

【文献】 特開２００４−１０９０６６（ＪＰ，Ａ）

【文献】 特開２００２−０４８６５８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００６／０２７２４２９（ＵＳ，Ａ１）

【文献】 特開平０６−０８２３２０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｌ １／２０

Ｇ０１Ｌ ５／００

Ｇ０１Ｌ ５／２２

(57)【特許請求の範囲】

【請求項1】

互いに近接するように配置された第１及び第２の電極と、前記第１の電極に駆動電圧を供給可能なトランジスタと、を備える検出セルを複数有し、当該複数の検出セルが行方向及び列方向にマトリックス状に配置された基板と、
前記第１及び第２の電極と対向するように配置された第３の電極を備えるフィルムと、
前記基板と前記フィルムとを離間して配置するスペーサと、を備え、
前記各々の検出セルは、前記トランジスタが前記第１の電極に駆動電圧を供給している際に、前記フィルムが前記基板に近づく方向に変位して前記第３の電極が前記第１及び第２の電極に接触して前記第１の電極と前記第２の電極とが導通状態となることで圧力を検出するように構成されており、
前記各々のトランジスタは、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されており、
前記第３の電極は、前記列方向に配置された複数の検出セルに渡ってライン状に伸びるように配置されている、
感圧センサ装置。

【請求項2】

前記スペーサは、前記検出セルの行方向の両側に各々配置されており、且つ前記列方向に配置された複数の検出セルに渡ってライン状に伸びるように配置されている、請求項１に記載の感圧センサ装置。

【請求項3】

前記同一行方向に配置された複数のトランジスタの各々のゲートに接続されているゲート配線と、
前記ゲート配線と接続され、前記同一行方向に配置された複数のトランジスタを同一のタイミングで駆動し、且つ列方向において前記複数のトランジスタを順番に駆動するシフトレジスタと、を更に備える、
請求項１または２に記載の感圧センサ装置。

【請求項4】

同一列方向に配置された前記検出セルが各々備える前記第２の電極を互いに接続している検出配線と、
前記検出配線の電圧と、前記シフトレジスタが駆動しているトランジスタに関する情報と、に基づいて圧力の検出を行う検出回路と、を備える、
請求項３に記載の感圧センサ装置。

【請求項5】

前記複数のトランジスタは、前記基板の前記第１及び第２の電極が配置されている側の面と逆側の面に配置されている、請求項１乃至４のいずれか一項に記載の感圧センサ装置。

【請求項6】

前記基板の前記複数のトランジスタが配置されている面には保護基板が設けられており、
前記保護基板を平面視した際、前記保護基板の前記複数のトランジスタが配置されている位置と重畳する位置には凹部が形成されている、
請求項５に記載の感圧センサ装置。

【請求項7】

請求項１乃至６のいずれか一項に記載の感圧センサ装置が複数接続された感圧センサユニットであって、
前記感圧センサユニットは、第１の感圧センサ装置と第２の感圧センサ装置とを備え、
前記第１の感圧センサ装置が備える前記各々のトランジスタは、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されており、
前記第２の感圧センサ装置が備える前記各々のトランジスタは、前記第１の感圧センサ装置が備える前記各々のトランジスタの駆動が終了した後、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されている、
感圧センサユニット。

【請求項8】

前記第１及び第２の感圧センサ装置の各々は、前記第１及び第２の感圧センサ装置が各々備える複数のトランジスタを駆動する第１及び第２のシフトレジスタを備え、
前記第１及び第２のシフトレジスタは互いに直列に接続されると共に、同一のクロック信号が供給され、
前記第１のシフトレジスタは、前記第１の感圧センサ装置の前記複数のトランジスタを駆動し、
前記第２のシフトレジスタは、前記第１のシフトレジスタによる前記第１の感圧センサ装置の前記複数のトランジスタの駆動が終了した後、前記第２の感圧センサ装置の前記複数のトランジスタを駆動する、
請求項７に記載の感圧センサユニット。

【請求項9】

請求項４に記載の感圧センサ装置が複数接続された感圧センサユニットであって、
前記感圧センサユニットは、第１の感圧センサ装置と第２の感圧センサ装置とを備え、
前記第１の感圧センサ装置が備える前記各々のトランジスタは、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されており、
前記第２の感圧センサ装置が備える前記各々のトランジスタは、前記第１の感圧センサ装置が備える前記各々のトランジスタの駆動が終了した後、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されており、
前記第１及び第２の感圧センサ装置の各々は、前記第１及び第２の感圧センサ装置が各々備える複数のトランジスタを駆動する第１及び第２のシフトレジスタを備え、
前記第１及び第２のシフトレジスタは互いに直列に接続されると共に、同一のクロック信号が供給され、
前記第１のシフトレジスタは、前記第１の感圧センサ装置の前記複数のトランジスタを駆動し、
前記第２のシフトレジスタは、前記第１のシフトレジスタによる前記第１の感圧センサ装置の前記複数のトランジスタの駆動が終了した後、前記第２の感圧センサ装置の前記複数のトランジスタを駆動し、
前記第１の感圧センサ装置が備える前記検出配線および前記第２の感圧センサ装置が備える前記検出配線は互いに対応するように直列に接続されており、
前記検出回路は、前記検出配線の電圧と、前記第１及び第２のシフトレジスタが駆動しているトランジスタに関する情報と、に基づいて圧力の検出を行う、
感圧センサユニット。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は感圧センサ装置、及び感圧センサユニットに関し、特にマトリクス状に配置された複数の検出セルを備える感圧センサ装置、及び感圧センサユニットに関する。

【背景技術】

【0002】

近年、感圧センサ装置が様々な分野で用いられている。例えば、感圧センサ装置を床に設置することで、感圧センサ装置の上を通過する人の人数や移動方向などを把握することができる。

【0003】

特許文献１には、アクティブマトリックス型のＴＦＴ基板を用いた指紋センサに関する技術が開示されている。特許文献１に開示されている技術では、集積回路チップに複数の感圧セルがマトリックス状に配置されている。この感圧セルは接触電極を備えており、集積回路チップの上側に配置された導電シートがこの接触電極に接触することで指紋を検出している。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６−１４５３１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１に開示されている技術では、集積回路チップと対向する位置に導電シートが設けられている。この導電シートは、絶縁フィルムの裏面全体に導電膜を蒸着することで形成することができる。ここで、特許文献１に開示されている技術はサイズの小さい指紋センサに関する技術であるため、導電膜の面積が小さく、絶縁フィルムの裏面全体に蒸着を用いて容易に導電膜を形成することができる。

【0006】

しかしながら、指紋センサよりもサイズが大きい感圧センサ装置（例えば、床に設置する感圧センサ装置など）の場合は、感圧センサの面積が大きいため、蒸着を用いてフィルムに導電膜を形成することは困難である。また、サイズが大きい感圧センサ装置では、フィルムに電極を形成する際、マトリクス状に配置された複数の検出セルと対応する位置に位置決めをして電極を形成することが困難であるという問題がある。

【0007】

上記課題に鑑み本発明の目的は、フィルムに電極を形成する際に電極の位置決めが容易な構造を備える感圧センサ装置、及び感圧センサユニットを提供することである。

【課題を解決するための手段】

【0008】

本発明の一態様にかかる感圧センサ装置は、互いに近接するように配置された第１及び第２の電極と、前記第１の電極に駆動電圧を供給可能なトランジスタと、を備える検出セルを複数有し、当該複数の検出セルが行方向及び列方向にマトリックス状に配置された基板と、前記第１及び第２の電極と対向するように配置された第３の電極を備えるフィルムと、前記基板と前記フィルムとを離間して配置するスペーサと、を備える。前記各々の検出セルは、前記トランジスタが前記第１の電極に駆動電圧を供給している際に、前記フィルムが前記基板に近づく方向に変位して前記第３の電極が前記第１及び第２の電極に接触して前記第１の電極と前記第２の電極とが導通状態となることで圧力を検出するように構成されており、前記各々のトランジスタは、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されており、前記第３の電極は、前記列方向に配置された複数の検出セルに渡ってライン状に伸びるように配置されている。

【0009】

本発明の一態様にかかる感圧センサユニットは、上記の感圧センサ装置が複数接続された感圧センサユニットである。前記感圧センサユニットは、第１の感圧センサ装置と第２の感圧センサ装置とを備え、前記第１の感圧センサ装置が備える前記各々のトランジスタは、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されており、前記第２の感圧センサ装置が備える前記各々のトランジスタは、前記第１の感圧センサ装置が備える前記各々のトランジスタの駆動が終了した後、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ列方向に配置された複数のトランジスタが順番に駆動するように構成されている。

【発明の効果】

【0010】

本発明により、フィルムに電極を形成する際に電極の位置決めが容易な構造を備える感圧センサ装置、及び感圧センサユニットを提供することができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１にかかる感圧センサ装置を示す上面図である。

【図2】実施の形態１にかかる感圧センサ装置が備える検出セルを示す断面図である。

【図3】図２に示す検出セルに圧力が印加された状態を示す断面図である。

【図4】実施の形態１にかかる感圧センサ装置が備える下部電極の構成例を示す上面図である。

【図5】実施の形態１にかかる感圧センサ装置の背面に保護基板を設けた構成例を示す断面図である。

【図6】実施の形態１にかかる感圧センサ装置の背面に保護基板を設けた構成例を示す断面図である。

【図7】実施の形態１にかかる感圧センサ装置の回路図である。

【図8】実施の形態１にかかる感圧センサ装置の駆動波形を示すタイミングチャートである。

【図9】実施の形態１にかかる感圧センサ装置の検出動作を説明するための図である。

【図10】実施の形態１にかかる感圧センサ装置のシステム構成の一例を示すブロック図である。

【図11】実施の形態２にかかる感圧センサユニットを示す上面図である。

【図12】実施の形態２にかかる感圧センサユニットのシステム構成の一例を示すブロック図である。

【図13】実施の形態２にかかる感圧センサユニットの駆動波形を示すタイミングチャートである。

【図14】実施の形態２にかかる感圧センサユニットの他の構成例を示す上面図である。

【発明を実施するための形態】

【0012】

＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。
図１は、実施の形態１にかかる感圧センサ装置を示す上面図である。図２は、実施の形態１にかかる感圧センサ装置が備える検出セルを示す断面図である。

【0013】

図１に示すように、本実施の形態にかかる感圧センサ装置１は、複数の検出セル１０が行方向及び列方向にマトリックス状に配置されている。図１では、８行×１０列の検出セル１０を備える例を示しているが、本実施の形態にかかる感圧センサ装置１では、行方向および列方向に設ける検出セル１０の数は任意に決定することができる。

【0014】

図２に示すように、検出セル１０は、基板１１上に形成されている。基板１１は、プリント配線基板等のリジッド基板を用いて構成することができる。基板１１の上面には、互いに近接するように配置された下部電極１２、１３（第１及び第２の電極）が配置されている。下部電極１２、１３の材料には、例えば銅やアルミニウムなどの金属材料や、カーボンブラックやグラファイトなどの炭素系材料を用いることができる。下部電極１２、１３は、例えば印刷工程を用いて基板１１に形成してもよい。また、例えば、下部電極１２、１３を印刷したフィルムを基板１１に貼り合わせて形成してもよい。下部電極１２には、トランジスタ（図７参照）を介して駆動電圧が供給される。

【0015】

基板１１の上部にはフィルム１５が配置されている。基板１１とフィルム１５との間にはスペーサ１７が設けられている。スペーサ１７は、検出セル１０の行方向の両側（換言すると、下部電極１２、１３の両側）に各々配置されている。スペーサ１７を設けることで、基板１１とフィルム１５とを離間して配置することができる。また、フィルム１５の下面には上部電極１４（第３の電極）が形成されている。上部電極１４は、下部電極１２、１３と対向するように配置されている。

【0016】

図１に示すように、フィルム１５は、基板１１上に形成された複数の検出セル１０を覆うように配置されている。また、上部電極１４は、列方向に配置された複数の検出セル１０に渡ってライン状に伸びるように配置されている。例えば、上部電極１４は、フィルム１５の下面に導電性のテープを貼り付けることで形成することができる。例えば、上部電極１４には、アルミテープや銅テープを用いることができる。また、上部電極１４は印刷工程を用いてフィルム１５に形成してもよい。スペーサ１７についても同様に、列方向に配置された複数の検出セル１０に渡ってライン状に伸びるように配置してもよい。

【0017】

図３に示すように、本実施の形態にかかる感圧センサ装置１は、各々の検出セル１０の上面に応力Ｆ１が印加された際に、上部電極１４が下部電極１２、１３に接触することで圧力を検出するように構成されている。つまり、各々の検出セル１０は、トランジスタが下部電極１２に駆動電圧を供給している際に、フィルム１５が基板１１に近づく方向に変位して上部電極１４が下部電極１２、１３に接触して下部電極１２、１３が導通状態となることで圧力を検出するように構成されている。

【0018】

また、本実施の形態にかかる感圧センサ装置を作製する際は、図２に示すように、下部電極１２、１３が形成された基板１１と上部電極１４が形成されたフィルム１５とを準備する。そして、スペーサ１７を介して基板１１とフィルム１５とを貼り合わせる。このように、本実施の形態にかかる感圧センサ装置は、スペーサ１７を介して基板１１とフィルム１５とを貼り合わせて作製することができるので、大面積の感圧センサ装置を安価かつ効率的に作製することができる。

【0019】

図４は、本実施の形態にかかる感圧センサ装置が備える下部電極の構成例を示す上面図である。本実施の形態にかかる感圧センサ装置１では、図４に示すように櫛形電極を用いて下部電極１２、１３を構成してもよい。このように櫛形電極を用いた場合は、上部電極１４と下部電極１２、１３とが一部において接触した場合であっても、下部電極１２と下部電極１３とが導通するので、感圧センサ装置の感度を高めることができる。

【0020】

図５は、本実施の形態にかかる感圧センサ装置の背面に保護基板を設けた構成例を示す断面図である。図５に示すように、本実施の形態にかかる感圧センサ装置では、各々の検出セル１０_１が備えるトランジスタ２５が基板１１の背面（基板１１の下部電極１２、１３が配置されている側の面と逆側の面）に設けられている。このように基板１１の背面にトランジスタ２５を設けることで、基板１１の表面を平坦にすることができる。よって、基板１１にフィルム１５を貼り合わせる際に、貼り合わせ加工が容易になる。また、トランジスタ２５を基板１１の背面に設けることで、フィルム１５に応力が印加された際にこの応力がトランジスタに印加されることを抑制することができる。よって、トランジスタが破損することを抑制することができる。

【0021】

図５に示すように、基板１１の背面には保護基板２６が設けられている。保護基板２６は基板１１よりも軟らかい材料で構成されている。よって、基板１１に保護基板２６を貼り合わせた際に、トランジスタ２５の周囲において保護基板２６がトランジスタ２５の形状にあわせて変形するので、トランジスタ２５を取り囲むように保護基板２６を配置することができる。したがって、保護基板２６を用いてトランジスタ２５を保護することができる。

【0022】

また、図６に示すように、本実施の形態にかかる感圧センサ装置では、保護基板２７のトランジスタ２５と対応する位置に凹部２８を形成してもよい。換言すると、保護基板２７を平面視した際、保護基板２７のトランジスタ２５が配置されている位置と重畳する位置に凹部２８を形成してもよい。このように、保護基板２７に凹部２８を形成することで、トランジスタ２５と保護基板２７とが干渉することを抑制することができる。この場合も、保護基板２７は基板１１よりも軟らかい材料を用いて構成してもよい。また、図６に示す構成では凹部２８を形成しているので、基板１１と同様に硬い材料で保護基板２７を構成してもよい。

【0023】

図７は、本実施の形態にかかる感圧センサ装置の回路図である。図７に示すように、各々の検出セル１０は、トランジスタＴｒ、及び下部電極１２、１３を備える。なお、本明細書では、トランジスタを総称して示す場合、トランジスタＴｒと記載する。

【0024】

例えば、トランジスタＴｒ１１は、電源線ＤＬ１と下部電極１２との間に接続されており、ゲートはゲート配線ＧＬ１に接続されている。他のトランジスタの接続についても同様である。電源線ＤＬ１〜ＤＬ１０は、各々の検出セル１０の下部電極１２に駆動電圧を供給する。各々の電源線ＤＬ１〜ＤＬ１０は電圧供給源（不図示）に接続されている。

【0025】

また、各々の検出配線ＳＬ１〜ＳＬ１０は、同一列方向に配置された検出セル１０が各々備える下部電極１３を互いに接続している。各々の検出配線ＳＬ１〜ＳＬ１０は、検出回路２２に接続されている。

【0026】

ゲート配線ＧＬ１〜ＧＬ８は、同一行方向に配置された複数のトランジスタＴｒの各々のゲートに接続されている。例えば、ゲート配線ＧＬ１は１行目に配置されたトランジスタＴｒ１１〜Ｔｒ１１０のゲートに接続されている。また、ゲート配線ＧＬ２は２行目に配置されたトランジスタＴｒ２１〜Ｔｒ２１０のゲートに接続されている。他のゲート配線についても同様である。ゲート配線ＧＬ１〜ＧＬ８はシフトレジスタ２１に接続されている。シフトレジスタ２１は、各々のゲート配線ＧＬ１〜ＧＬ８にゲート駆動信号を供給する。

【0027】

シフトレジスタ２１は、同一行方向に配置された複数のトランジスタが同一のタイミングで駆動し、且つ複数のトランジスタが列方向において順番に駆動するように、各々のゲート配線ＧＬ１〜ＧＬ８にゲート駆動信号を供給する。

【0028】

図８ は、本実施の形態にかかる感圧センサ装置の駆動波形を示すタイミングチャートである。シフトレジスタ２１にはクロック信号ＣＬＫが供給されており、このクロック信号ＣＬＫに同期して、各々のゲート配線ＧＬ１〜ＧＬ８に順番にハイレベルのゲート駆動信号が供給される。

【0029】

具体的には、図８に示すように、タイミングｔ１においてシフトレジスタ２１からゲート配線ＧＬ１にハイレベルのゲート駆動信号が供給される。これにより、１行目のトランジスタＴｒ１１〜Ｔｒ１１０がオン状態となり、１行目の検出セル１０の下部電極１２に駆動電圧が供給される。これにより、１行目の検出セル１０が活性状態となる。この状態で、検出セル１０に応力Ｆ１が印加されて（図３参照）、上部電極１４が下部電極１２、１３に接触すると、下部電極１２と下部電極１３とが導通状態となり、押圧された検出セル１０に対応する検出配線ＳＬ１〜ＳＬ１０に駆動電圧が供給されて検出配線ＳＬ１〜ＳＬ１０の電圧が上昇する。

【0030】

検出回路２２は、検出配線ＳＬ１〜ＳＬ１０の電圧と、シフトレジスタ２１が駆動しているトランジスタＴｒに関する情報と、に基づいて圧力の検出を行う。つまり、検出回路２２は、電圧が上昇した検出配線ＳＬ１〜ＳＬ１０を特定することで、圧力を検出した検出セル１０の列の位置を特定することができる。また、検出回路２２は、このときシフトレジスタ２１がハイレベルのゲート駆動信号を供給しているゲート配線ＧＬ１〜ＧＬ８の情報を取得することで、圧力を検出した検出セル１０の行の位置を特定することができる。タイミングｔ１では、ゲート配線ＧＬ１にハイレベルのゲート駆動信号が供給されているので、１行目の検出セル１０が特定される。このようにして、検出回路２２は圧力を検出した検出セル１０の位置を特定することができる。

【0031】

その後、図８に示すタイミングｔ２において、シフトレジスタ２１は、ゲート配線ＧＬ２にハイレベルのゲート駆動信号を供給する。これにより、２行目のトランジスタＴｒ２１〜Ｔｒ２１０がオン状態となり、２行目の検出セル１０の下部電極１２に駆動電圧が供給される。これにより、２行目の検出セル１０が活性状態となる。

【0032】

以降、同様に、タイミングｔ３〜ｔ８において、順番にゲート配線ＧＬ３〜ＧＬ８にハイレベルのゲート駆動信号が供給され、各々のタイミングで３〜８行目の検出セル１０が活性状態となる。

【0033】

シフトレジスタ２１は、ゲート配線ＧＬ８にハイレベルのゲート駆動信号を供給した後のタイミングｔ９において、再びゲート配線ＧＬ１にハイレベルのゲート駆動信号を供給する。これにより、再び１行目の検出セル１０が活性状態となる。以降、同様に、シフトレジスタ２１は、クロック信号ＣＬＫに同期して、各々のゲート配線ＧＬ１〜ＧＬ８に順番にハイレベルのゲート駆動信号を供給する。

【0034】

図９は、本実施の形態にかかる感圧センサ装置の検出動作を説明するための図である。図９では、各々の検出セル１０が人の足１９_１、１９_２を検出している例を示している。また、図９では圧力を検出している検出セル１０をハッチングで示している。以下、図９を用いて、本実施の形態にかかる感圧センサ装置の検出動作について説明する。

【0035】

まず、ゲート配線ＧＬ１にハイレベルのゲート駆動信号が供給されると、１行目の全ての検出セル１０が活性状態となる。図９に示す場合は、１行目の全ての検出セル１０に圧力が印加されていないため、１行目の検出セル１０は圧力を検出しない。次に、ゲート配線ＧＬ２にハイレベルのゲート駆動信号が供給されると、２行目の全ての検出セル１０が活性状態となる。このとき、２つの検出セル１０に圧力が印加されているため、検出配線ＳＬ６、ＳＬ７の電圧が上昇し、圧力が検出される。次に、ゲート配線ＧＬ３にハイレベルのゲート駆動信号が供給されると、３行目の全ての検出セル１０が活性状態となる。このとき、２つの検出セル１０に圧力が印加されているため、検出配線ＳＬ６、ＳＬ７の電圧が上昇し、圧力が検出される。

【0036】

次に、ゲート配線ＧＬ４にハイレベルのゲート駆動信号が供給されると、４行目の全ての検出セル１０が活性状態となる。このとき、３つの検出セル１０に圧力が印加されているため、検出配線ＳＬ２、ＳＬ３、ＳＬ７の電圧が上昇し、圧力が検出される。次に、ゲート配線ＧＬ５にハイレベルのゲート駆動信号が供給されると、５行目の全ての検出セル１０が活性状態となる。このとき、４つの検出セル１０に圧力が印加されているため、検出配線ＳＬ２、ＳＬ３、ＳＬ６、ＳＬ７の電圧が上昇し、圧力が検出される。次に、ゲート配線ＧＬ６にハイレベルのゲート駆動信号が供給されると、６行目の全ての検出セル１０が活性状態となる。このとき、１つの検出セル１０に圧力が印加されているため、検出配線ＳＬ２の電圧が上昇し、圧力が検出される。次に、ゲート配線ＧＬ７にハイレベルのゲート駆動信号が供給されると、７行目の全ての検出セル１０が活性状態となる。このとき、２つの検出セル１０に圧力が印加されているため、検出配線ＳＬ２、ＳＬ３の電圧が上昇し、圧力が検出される。次に、ゲート配線ＧＬ８にハイレベルのゲート駆動信号が供給されると、８行目の全ての検出セル１０が活性状態となる。図９に示す場合は、８行目の検出セル１０に圧力が印加されていないため、８行目の検出セル１０は圧力を検出しない。

【0037】

以上の動作により、感圧センサ装置を用いて人の足１９_１、１９_２を検出することができる。

【0038】

図１０は、本実施の形態にかかる感圧センサ装置のシステム構成の一例を示すブロック図である。本実施の形態にかかる感圧センサ装置１では、複数の検出セル１０を備える検出セルアレイ５０、及びシフトレジスタ２１がセンサパネル１００に設けられている。複数の検出セル１０およびシフトレジスタ２１は同一の基板に形成されていてもよく、また各々別々に形成されていてもよい。

【0039】

センサパネル１００には、駆動回路３１および検出回路２２が接続されている。駆動回路３１は、シフトレジスタ２１にクロック信号ＣＬＫを供給する。また、検出回路２２は、検出配線ＳＬ１〜ＳＬ１０と接続されており、検出配線ＳＬ１〜ＳＬ１０の電圧と、シフトレジスタ２１が駆動しているトランジスタＴｒに関する情報（つまり、駆動回路３１から取得した駆動情報）と、に基づいて圧力の検出を行う。例えば、駆動回路３１および検出回路２２は、ＦＰＧＡ（Field-Programmable Gate Array）３３を用いて構成することができる。

【0040】

処理回路３４は、検出回路２２で検出された検出結果を用いて、所定の処理を実施する。例えば、処理回路３４は、検出回路２２で検出された検出結果を用いて、人が歩いている方向や人数を求めることができる。処理回路３４で処理された情報は、入出力ポートを介して他の電子機器に出力される。例えば、処理回路３４をディスプレイに接続することで、ディスプレイに感圧センサ装置１の検出結果を表示することができる。

【0041】

また、処理回路３４は、ＦＰＧＡ（３３）のプログラムの書き換え等を行うことができる。例えば、ユーザは入出力ポートを介して、処理回路にプログラム書き換えの指示を出すことができる。処理回路３４は、例えばＣＰＵ（Central Processing Unit）を用いて構成することができる。

【0042】

なお、図１０では、駆動回路３１、検出回路２２、及び処理回路３４を、センサパネル１００と別に設けた構成例を示したが、本実施の形態にかかる感圧センサ装置１では、センサパネル１００に駆動回路３１、検出回路２２、及び処理回路３４を設けてもよい。

【0043】

「発明が解決しようとする課題」で説明したように、特許文献１に開示されている技術では、集積回路チップと対向する位置に導電シートが設けられている。この導電シートは、絶縁フィルムの裏面全体に導電膜を蒸着することで形成することができる。ここで、特許文献１に開示されている技術はサイズの小さい指紋センサに関する技術であるため、導電膜の面積が小さく、絶縁フィルムの裏面全体に蒸着を用いて容易に導電膜を形成することができる。

【0044】

しかしながら、指紋センサよりもサイズが大きい感圧センサ装置（例えば、床に設置する感圧センサ装置など）の場合は、感圧センサの面積が大きいため、蒸着を用いてフィルムに導電膜を形成することは困難である。また、サイズが大きい感圧センサ装置では、フィルムに電極を形成する際、マトリクス状に配置された複数の検出セルと対応する位置に位置決めをして電極を形成することが困難であるという問題があった。

【0045】

このような問題を解決するために、本実施の形態にかかる感圧センサ装置では、図１に示したように、フィルム１５に上部電極１４を配置する際に、列方向に配置された複数の検出セル１０に渡ってライン状に伸びるように上部電極１４を配置している。よって、複数の検出セル１０の各々に個別に上部電極を配置する必要がないので、フィルム１５に上部電極１４を配置する際の位置決めが容易になる。

【0046】

つまり、本実施の形態にかかる感圧センサ装置では、上部電極１４を列方向に伸びるように構成しているので、フィルム１５に上部電極１４を配置する際に、上部電極１４の列方向における位置決めが不要になる。よって、フィルム１５に上部電極１４を配置する際の位置決めが容易になる。

【0047】

また、本実施の形態にかかる感圧センサ装置では、上部電極１４がライン状に伸びる方向を、複数のトランジスタが順番に駆動する方向と同一にしている。換言すると、上部電極１４がライン状に伸びる方向と複数のトランジスタが同一のタイミングで駆動する方向とが交差するようにしている。これにより、同時に活性状態となっている検出セル１０からみると、各々の上部電極１４が物理的に分離しているように構成することができる。よって、上部電極１４をライン状とすることによって生じる、隣接する検出セル１０への影響を抑制することができる。

【0048】

また、本実施の形態にかかる感圧センサ装置１では、図１に示したように、スペーサ１７についても同様に、列方向に配置された複数の検出セル１０に渡ってライン状に伸びるように配置している。このようにスペーサ１７を配置することで、スペーサ１７の列方向における位置決めが不要になる。よって、スペーサ１７を配置する際の位置決めが容易になる。

【0049】

以上で説明した本実施の形態にかかる発明により、フィルムに電極を形成する際に電極の位置決めが容易な構造を備える感圧センサ装置を提供することができる。

【0050】

＜実施の形態２＞
次に、本発明の実施の形態２について説明する。実施の形態２では、実施の形態１で説明した感圧センサ装置を複数接続した感圧センサユニットについて説明する。図１１は、本実施の形態にかかる感圧センサユニットを示す上面図である。

【0051】

図１１に示すように、本実施の形態にかかる感圧センサユニット２では、複数のセンサパネル１００_１〜１００_９が接続部材３８を用いて接続されている。図１１に示す例では、９枚のセンサパネル１００_１〜１００_９を接続して、全体として矩形状のユニットを形成している例を示しているが、使用するセンサパネルの枚数や並べ方は任意に決定することができる。例えば、９枚のセンサパネル１００_１〜１００_９を図１４のように接続して感圧センサユニット３を構成してもよい。接続部材３８は、各々のセンサパネル１００_１〜１００_９のシフトレジスタ２１および検出配線ＳＬ１〜ＳＬ１０（図１２参照）を電気的に接続する。

【0052】

各々のセンサパネル１００_１〜１００_９は、センサパネル１００_１、センサパネル１００_２、・・・、センサパネル１００_９の順に接続部材３８を用いて直列に接続されている。センサパネル１００_１は、ＦＰＧＡ３３（駆動回路３１及び検出回路２２。図１０参照）に接続されている。ＦＰＧＡ３３は、処理回路３４に接続されている。ＦＰＧＡ３３は、各々のセンサパネル１００_１〜１００_９を駆動し、また、各々のセンサパネル１００_１〜１００_９における圧力を検出する。

【0053】

図１２は、本実施の形態にかかる感圧センサユニットのシステム構成の一例を示すブロック図である。なお、図１２では、２つのセンサパネル１００_１、１００_２が接続されている場合を示すが、３つ以上のセンサパネルが接続される場合も同様である。

【0054】

図１２に示すように、２つのセンサパネル１００_１、１００_２は互いに直列に接続されている。具体的には、センサパネル１００_１のシフトレジスタ２１_１とセンサパネル１００_２のシフトレジスタ２１_２は互いに直列に接続されている。また、センサパネル１００_１のシフトレジスタ２１_１とセンサパネル１００_２のシフトレジスタ２１_２には、駆動回路３１から同一のクロック信号ＣＬＫが供給される。

【0055】

また、センサパネル１００_１の検出配線ＳＬ１〜ＳＬ１０とセンサパネル１００_２の検出配線ＳＬ１〜ＳＬ１０は、互いに対応するように直列に接続されている。また、センサパネル１００_１の検出配線ＳＬ１〜ＳＬ１０は検出回路２２に接続されている。

【0056】

上述したように、センサパネル１００_１のシフトレジスタ２１_１とセンサパネル１００_２のシフトレジスタ２１_２は互いに直列に接続されている。よって、センサパネル１００_１のシフトレジスタ２１_１は、クロック信号ＣＬＫに同期して各々の検出セル１０_１が備えるトランジスタを駆動する。その後、センサパネル１００_２のシフトレジスタ２１_２は、クロック信号ＣＬＫに同期して各々の検出セル１０_２が備えるトランジスタを駆動する。

【0057】

図１３は、本実施の形態にかかる感圧センサユニットの駆動波形を示すタイミングチャートである。シフトレジスタ２１_１、２１_２にはクロック信号ＣＬＫが供給されており、このクロック信号ＣＬＫに同期して、各々のゲート配線ＧＬ１１〜ＧＬ１８、ＧＬ２１〜ＧＬ２８に順番にハイレベルのゲート駆動信号を供給する。

【0058】

具体的には、図１３に示すように、タイミングｔ２１においてセンサパネル１００_１のシフトレジスタ２１_１は、ゲート配線ＧＬ１１にハイレベルのゲート駆動信号を供給する。これにより、図１２に示すセンサパネル１００_１の１行目のトランジスタがオン状態となり、１行目の全ての検出セル１０_１が活性状態となる。この状態で、任意の検出セル１０_１に応力Ｆ１が印加されて（図３参照）、上部電極１４が下部電極１２、１３に接触すると、下部電極１２と下部電極１３とが導通状態となり、押圧された検出セル１０_１に対応する検出配線ＳＬ１〜ＳＬ１０に駆動電圧が供給されて検出配線ＳＬ１〜ＳＬ１０の電圧が上昇する。

【0059】

図１２に示す検出回路２２は、検出配線ＳＬ１〜ＳＬ１０の電圧と、シフトレジスタ２１_１が駆動しているトランジスタＴｒに関する情報と、に基づいて圧力の検出を行う。つまり、検出回路２２は、電圧が上昇した検出配線ＳＬ１〜ＳＬ１０を特定することで、圧力を検出した検出セル１０_１の列の位置を特定することができる。また、検出回路２２は、このときシフトレジスタ２１_１がハイレベルのゲート駆動信号を供給しているゲート配線の情報を取得することで、圧力を検出したセンサパネル１００_１の検出セル１０_１の行の位置を特定することができる。タイミングｔ２１では、ゲート配線ＧＬ１１にハイレベルのゲート駆動信号が供給されているので、１行目の検出セル１０_１が特定される。このようにして、検出回路２２は圧力を検出した検出セル１０_１の位置を特定することができる。

【0060】

以降、同様に、シフトレジスタ２１_１は、順番にゲート配線ＧＬ１２〜ＧＬ１８にハイレベルのゲート駆動信号を供給する。これにより、各々のタイミングでセンサパネル１００_１の２〜８行目の検出セル１０_１が活性状態となる。

【0061】

図１３に示すように、センサパネル１００_１のシフトレジスタ２１_１がゲート配線ＧＬ１８にハイレベルのゲート駆動信号を供給した後のタイミングｔ２２において、センサパネル１００_２のシフトレジスタ２１_２は、ゲート配線ＧＬ２１にハイレベルのゲート駆動信号を供給する。これにより、図１２に示すセンサパネル１００_２の１行目のトランジスタがオン状態となり、１行目の検出セル１０_２が活性状態となる。この状態で、検出セル１０_２に応力Ｆ１が印加されて（図３参照）、上部電極１４が下部電極１２、１３に接触すると、下部電極１２と下部電極１３とが導通状態となり、検出配線ＳＬ１〜ＳＬ１０に駆動電圧が供給されて検出配線ＳＬ１〜ＳＬ１０の電圧が上昇する。

【0062】

図１２に示す検出回路２２は、検出配線ＳＬ１〜ＳＬ１０の電圧と、シフトレジスタ２１_２が駆動しているトランジスタＴｒに関する情報と、に基づいて圧力の検出を行う。つまり、検出回路２２は、電圧が上昇した検出配線ＳＬ１〜ＳＬ１０を特定することで、圧力を検出した検出セル１０_２の列の位置を特定することができる。また、検出回路２２は、このときシフトレジスタ２１_２がハイレベルのゲート駆動信号を供給しているゲート配線の情報を取得することで、圧力を検出したセンサパネル１００_２の検出セル１０_２の行の位置を特定することができる。タイミングｔ２２では、ゲート配線ＧＬ２１にハイレベルのゲート駆動信号が供給されているので、１行目の検出セル１０_２が特定される。このようにして、検出回路２２は圧力を検出した検出セル１０_２の位置を特定することができる。

【0063】

以降、同様に、シフトレジスタ２１_２は、順番にゲート配線ＧＬ２２〜ＧＬ２８にハイレベルのゲート駆動信号を供給する。これにより、各々のタイミングでセンサパネル１００_２の２〜８行目の検出セル１０_２が活性状態となる。

【0064】

図１３に示すように、センサパネル１００_２のシフトレジスタ２１_２がゲート配線ＧＬ２８にハイレベルのゲート駆動信号を供給した後のタイミングｔ２３において、センサパネル１００_１のシフトレジスタ２１_１は、再びゲート配線ＧＬ１１にハイレベルのゲート駆動信号を供給する。これにより、再び、図１２に示すセンサパネル１００_１の１行目の検出セル１０_１が活性状態となる。以降、同様に、シフトレジスタ２１_１、２１_２は、クロック信号ＣＬＫに同期して、各々のゲート配線ＧＬ１１〜ＧＬ１８、ＧＬ２１〜ＧＬ２８に順番にハイレベルのゲート駆動信号を供給する。

【0065】

ここで、シフトレジスタ２１_１、２１_２が、各々のゲート配線ＧＬ１１〜ＧＬ１８、ＧＬ２１〜ＧＬ２８にハイレベルのゲート駆動信号を供給するタイミング、換言すると、シフトレジスタ２１_１、２１_２が、各々のゲート配線ＧＬ１１〜ＧＬ１８、ＧＬ２１〜ＧＬ２８を列方向に走査する速度は、シフトレジスタ２１_１、２１_２に供給するクロック信号ＣＬＫのクロック周波数を調整することで変更することができる。例えば、クロック周波数を高くすることで、シフトレジスタ２１_１、２１_２が、各々のゲート配線ＧＬ１１〜ＧＬ１８、ＧＬ２１〜ＧＬ２８を列方向に走査する速度を速くすることができる。逆に、クロック周波数を低くすることで、シフトレジスタ２１_１、２１_２が、各々のゲート配線ＧＬ１１〜ＧＬ１８、ＧＬ２１〜ＧＬ２８を列方向に走査する速度を遅くすることができる。

【0066】

本実施の形態にかかる感圧センサユニットでは、複数のセンサパネル１００_１、１００_２を直列に接続して構成しているため、１つのセンサパネルの中の１つの行に配置されている検出セル１０のみが同時に活性状態となる。このため、複数のセンサパネル１００_１、１００_２の各々の検出セル１０_１、１０_２が活性状態となるタイミングは列方向においてずれてしまうが、シフトレジスタ２１_１、２１_２に供給するクロック信号ＣＬＫのクロック周波数を高くすることで、列方向における各々の検出セルが活性状態となるタイミングのずれを少なくすることができる。一方、クロック周波数を高くしすぎると、各々の検出セル１０_１、１０_２が活性状態となる期間が短くなり、各々の検出セル１０_１、１０_２の検出精度が低下するおそれがある。

【0067】

よって、本実施の形態かかる感圧センサユニットでは、各々のセンサパネル１００が備えるシフトレジスタ２１に供給するクロック信号のクロック周波数は、感圧センサユニットを構成するセンサパネルの枚数（センサパネルの面積）や各々の検出セル１０の検出精度を考慮して決定する必要がある。例えば、感圧センサユニットを構成するセンサパネルの枚数（センサパネルの面積）が多い場合は、クロック周波数を高くすることで、列方向における各々の検出セル１０が活性状態となるタイミングのずれを抑制することができる。

【0068】

以上、本発明を上記実施の形態に即して説明したが、本発明は上記実施の形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。

【符号の説明】

【0069】

１ 感圧センサ装置
２、３ 感圧センサユニット
１０ 検出セル
１１ 基板
１２ 下部電極（第１の電極）
１３ 下部電極（第２の電極）
１４ 上部電極（第３の電極）
１５ フィルム
１７ スペーサ
２１ シフトレジスタ
２２ 検出回路
２５ トランジスタ
２６、２７ 保護基板
２８ 凹部
３１ 駆動回路
３３ ＦＰＧＡ
３４ 処理回路
５０ 検出セルアレイ
１００ センサパネル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】